PatentDe  


Dokumentenidentifikation DE19908399B4 02.09.2004
Titel Verfahren zur Herstellung von Mehrschichtdioden oder Thyristoren mit Emitterkurzschlusstruktur
Anmelder Robert Bosch GmbH, 70469 Stuttgart, DE
Erfinder Spitz, Richard, 72766 Reutlingen, DE;
Goerlach, Alfred, 72127 Kusterdingen, DE;
Will, Barbara, Dr., 71083 Herrenberg, DE;
Uebbing, Helga, 72770 Reutlingen, DE;
Qu, Ning, Dr., 72770 Reutlingen, DE
DE-Anmeldedatum 26.02.1999
DE-Aktenzeichen 19908399
Offenlegungstag 07.09.2000
Veröffentlichungstag der Patenterteilung 02.09.2004
Veröffentlichungstag im Patentblatt 02.09.2004
IPC-Hauptklasse H01L 21/328
IPC-Nebenklasse H01L 29/74   H01L 29/861   

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zur Herstellung von Mehrschichtdioden beziehungsweise Thyristoren mit Emitterkurzschlussstruktur. Aus dem Buch „Power Semiconductor Devices" von B. Jayant Baliga, 1995, ISBN-Nummer 0-534-94098-6, PWS Publishing Company, Seite 266, sind bereits Thyristoren mit Emitterkurzschlußstruktur bekannt, bei denen die oberste stark n-dotierte Schicht der Mehrschichtanordnung durch Fotolitografie auf festgelegte Bereiche an der Oberfläche begrenzt ist.

Aus der DE-OS 15 39 665 sind Verfahren zur Herstellung steuerbarer Halbleiterelemente mit pnpn-Struktur bekannt, bei denen durch Vertiefungen gebildete Kurzschlüsse in der Emitterzone vorgesehen sind. Diese Vertiefungen werden mit Hilfe eines Ätzvorgangs erzeugt.

Die DE-OS 28 15 606 zeigt einen Thyrister mit Rillen darstellenden Nebenflusskanälen, die aus der Basisschicht ausgeätzt wurden und zum Nebenschließen des Emitterübergangs dienen.

Aus dem abstract der japanischen Offenlegungsschrift 60004259 A ist die Herstellung von Transistoren bekannt, bei denen verschieden dotierte Halbleiterstrukturen in einem Chip erzeugt werden. Die Transistoren sind gegeneinander mit Hilfe von Gräben abgegrenzt, die bis in den Kollektorbereich reichen. Die Vereinzelung der Transistoren erfolgt durch Einsägen an den dafür vorgesehenen Stellen.

Das erfindungsgemäße Verfahren mit den Merkmalen des Anspruchs 1 hat demgegenüber den Vorteil, eine Emitterkurzschlußstruktur bereitzustellen, die in einfacher Weise und parallel mit Einkerbungen zum Vereinzeln der Dioden bzw. Thyristoren aus dem verwendeten Wafer herstellbar ist. Die diffundierten Schichten weisen überdies aufgrund ihrer lateralen Erstreckung über den ganzen Siliziumwafer eine hohe Homogenität auf, wodurch eine hohe Ausbeute bei der Herstellung einzelner Dioden beziehungsweise Thyristoren erzielt wird.

Durch die in den abhängigen Ansprüchen und in der Beschreibung aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Anspruche 1 angegebenen Verfahren möglich.

Zeichnung

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. 1 zeigt einen Siliziumwafer, 2 einen Siliziumwafer mit Einkerbungen und 3 einen Siliziumwafer unmittelbar vor dem Zerteilen in einzelne Chips.

1 zeigt die Seitenansicht eines Teils eines Siliziumwafers 1 mit einem Durchmesser von 125 Millimetern und einer Dicke von 200 Mikrometern. Er zeigt eine Schichtanordnung 2, 3, 4, 5. Vor dem Einbringen der Schichtanordnung hat der (Roh-)Wafer eine Phosphordotierung von ca. 2,5 × 101 Atomen pro Kubikzentimeter aufgewiesen. Im folgenden wird die Herstellung der Schichtanordnung beschrieben.

Auf beiden Seiten des Rohwafers wird zunächst zur Erzeugung der p-dotierten Schichten 5 und 3 eine ca. 2 Mikrometer dicke Glasschicht mit ca. 3,2 Gewichtsprozent Bor abgeschieden. Die Abscheidung erfolgt durch chemische Dampfabscheidung, engl. Chemical Vapor Deposition („CVD"), aus Borsilan unter Atmosphärendruck (Atmospheric Pressure CVD, „APCVD"). Nach diesem Belegungsschritt folgt ein erster Diffusionsschritt, um das Bor in den Siliziumwafer einzutreiben. Die Diffusionszeit beträgt ca. 28 Stunden bei einer Temperatur von ca. 1265 Grad Celsius unter oxidierender Atmosphäre. Nach diesem Diffusionsschritt werden die Glasschichten auf beiden Waferseiten durch Eintauchen in fünfzigprozentige Flußsäure entfernt.

In einem weiteren Schritt wird auf einer Seite des Wafers, die nunmehr als Vorderseite bezeichnet wird, zur Erzeugung der n-dotierten obersten Schicht 2 wieder über APCVD eine ca. 1,6 Mikrometer dicke Glasschicht, die 6,5 Gewichtsprozent Phosphor enthält, abgeschieden. Als Gas ist Phosphorsilan verwendbar.

Zur weiteren Ausbildung der p-dotierten Schicht 5 wird in einem weiteren Schritt auf die der Vorderseite gegenüberliegenden Rückseite des Wafers mit APCVD eine 3 Mikrometer dicke Glasschicht mit 5 Gewichtsprozent Bor aufgebracht. Die auf der Vorder- und der Rückseite in diesem und im zuvor beschriebenen Belegungsschritt aufgebrachten Dotierstoffe werden nun in einem weiteren Diffusionsschritt bei 1265 Grad Celsius 15 Stunden lang unter oxidierender Atmosphäre eingetrieben. Nach diesem Diffusionsschritt werden die Glasschichten auf beiden Waferseiten wieder durch Eintauchen in fünfzigprozentige Flußsäure entfernt.

Nunmehr liegt der Siliziumwafer in der in 1 dargestellten Schichtenfolge vor, wobei die stark n-dotierte Schicht 2 ein Dicke von 20 Mikrometern aufweist, die p-dotierte Schicht 3 eine Dicke von 45 Mikrometern und die stark p-dotierte Schicht 5 eine Dicke von 50 Mikrometern. Die n-dotierte Schicht 4 weist die Dotierung des verwendeten Rohwafers auf.

In einem weiteren Schritt werden Rillen in die Schicht 2 eingebracht, beispielsweise durch Sägen mit einer Diamantsäge, so das der Rillengrund jeweils in der Schicht 3 liegt, so daß die Schicht 2 im Bereich der Rillen vollständig durchtrennt ist. 2 zeigt den Siliziumwafer 1 mit darin eingebrachten Rillen 10 in Querschnittsseitenansicht. Der Abstand der parallel verlaufenden Rillen liegt wahlweise in einem Bereich zwischen 2 und 3 Millimetern, insbesondere in einem Bereich von 2,2 bis 2,6 Millimetern, die Rillentiefe beträgt zirka 30 Mikrometer. Dabei wird unter einem Winkel von ca. 90 Grad zu den in 2 ersichtlichen Rillen eine zweite Gruppe von Rillen angeordnet, so daß die Vorderseite in rechteckige, insbesondere quadratische, Bereiche aufgeteilt wird.

In einem weiteren Schritt werden simultan auf beiden Seiten des Wafers Metallschichten aufgesputtert, zunächst eine 70 Nanometer dicke Chromschicht, gefolgt von einer 160 Nanometer dicken Nickel-Vanadium-Schicht und einer 100 Nanometer dicken Silberschicht. 3 zeigt den Siliziumwafer mit aufgebrachten Metallschichten, wobei die Metallschicht auf der Rückseite den Rückseitenkontakt 21 und die Metallschicht auf der Vorderseite den Emitterkurzschlußkontakt 20 bildet. Der Emitterkurzschlußkontakt schließt die oberste stark n-dotierte Schicht 2 mit der darunterliegenden p-dotierten Schicht 3 kurz.

In einem weiteren Schritt wird der Wafer beispielsweise entlang jeder zweiten Rille, oder, wie in 3 gezeigt, entlang jeder dritten Rille, jeweils in der Rillenmitte entlang der Zerteilungslinien 25 durch einen Sägeschritt zerteilt. Wird der Wafer entlang jeder zweiten Rille zerteilt, so ergeben sich durch die Zerteilung Chips mit einzelnen Vierschichtdioden (Thyristordioden) mit Chipmaßen von zirka 4,5 mal 4,5 Millimetern.

Die Chips werden anschließend in an sich bekannte Einpreßdiodengehäuse eingelötet und mit Epoxidharz vergossen. Typische elektrische Kenngrößen für die Vierschichtdioden sind:

Kippspannung: 49 bis 52 Volt,

Kippstrom: 0,8 bis 1,2 Ampere.

In analoger Weise zu Vierschichtdioden können auch Dreischichtdioden (Transistordioden) mit einer n+/n/p/n+ – Schichtenfolge hergestellt werden. Der einzige Unterschied zum beschriebenen Herstellungsverfahren besteht darin, daß bei den Belegungsschritten auf der Rückseite des Wafers eine zirka 1,6 Mikrometer dicke Glasschicht mit 6,5 Gewichtsprozent Phosphor (statt Bor) abgeschieden wird. Nach dem zweiten Diffusionsschritt beträgt die Dicke der rückseitigen, stark n-dotierten Schicht analog zur vorgenannten Schicht 5 zirka 50 Mikrometer. Typische elektrische Kenngrößen für die Dreischichtdioden sind: Kippspannung: 49 bis 52 Volt,

Kippstrom: 0,8 bis 1,2 Ampere,

Flußspannung: 1,5 bis 2,0 Volt bei einem Strom von 100 Ampere in Durchlaßrichtung.

Das beschriebene Verfahren kann in alternativen Ausführungsformen auch mit anderen Schritten durchgeführt werden, die ebenfalls zu den beschriebenen Schichtanordnungen (zum Beispiel der Schichtanordnung 2, 3, 4, 5) führen. Dazu zählen beispielsweise Foliendiffusionsverfahren, Gasphasenbelegungsverfahren und/oder Ionenimplantationsverfahren. Ferner wird durch Variation der Chipmaße, der Rillentiefen, des Rillenmusters sich kreuzender Rillen, der Schichtdicken oder der Kennwerte des Rohwafers eine Variation der elektrischen Kenngrößen der Dioden ermöglicht. Wie aus der in der Beschreibungseinleitung genannten Literaturstelle ersichtlich, unterscheiden sich Thyristoren von Vierschichtdioden im wesentlichen durch einen zusätzlichen Gateanschluß. Somit ist es möglich, mit kleinen Änderungen des beschriebenen Herstellungsverfahrens auch Thyristoren herzustellen, die einen durch eine Rille realisierten Emitterkurzschluß aufweisen.


Anspruch[de]
  1. Verfahren zur Herstellung von Mehrschichtdioden oder Thyristoren mit Emitterkurzschlussstruktur, beidem in einem ersten Schritt aus einem Halbleiterwafer (1) eine Mehrschichtanordnung (2,3,4,5) erzeugt wird, bei dem

    in einem weiteren Schritt Rillen auf einer Vorderseite der Mehrschichtanordnung eingesägt werden, so dass die oberste Schicht (2) der Mehrschichtanordnung (2, 3, 4, 5) vollständig durchtrennt wird,

    in einem weiteren Schritt ein Rückseitenkontakt (21) auf der der Vorderseite gegenüberliegenden Rückseite der Mehrschichtanordnung sowie ein Emitterkurzschlusskontakt (20) auf der Vorderseite und in den eingesägten Rillen aufgebracht werden, wobei die oberste Schicht (2) und die darunterliegende Schicht (3) kurzgeschlossen werden und einen Emitterkurzschluss bilden

    und in einem weiteren Schritt die Mehrschichtanordnung entlang eines Teils der eingesägten Rillen zerteilt wird zur Erzeugung vereinzelter Mehrschicht-Chips, so dass zusätzlich zu den Rillen, entlang derer die Zerteilung erfolgt, jeder Mehrschicht-Chip zumindest eine weitere vom Zerteilen nicht beanspruchte Rille aufweist.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Rillen äquidistant angeordnet werden.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zwei Gruppen von Rillen angeordnet werden, die sich unter einem Winkel von ca. 90 Grad schneiden, so dass die Vorderseite in rechteckige, insbesondere quadratische, Bereiche aufgeteilt wird.
  4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass für die oberste Schicht (2) eine Dicke von zirka 20 Mikrometern, für die darunterliegende Schicht (3) eine Dicke von zirka 45 Mikrometern und für die Rillen eine Tiefe von zirka 30 Mikrometern gewählt wird.
  5. Verfahren nach Anspruch 3 und 4, dadurch gekennzeichnet, dass die Rillen jeder Gruppe in einem Abstand von zirka 2,5 mm angeordnet werden.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Mehrschichtanordnung in einem chemischen Dampfabscheideverfahren, insbesondere in einem APCVD-Verfahren, erzeugt wird.
  7. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Mehrschichtanordnung in einem Foliendiffusionsverfahren, einem Gasphasenbelegungsverfahren und/oder mittels eines Ionenimplantationsverfahrens erzeugt wird.
Es folgen 3 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com