PatentDe  


Dokumentenidentifikation DE102004033254A1 31.03.2005
Titel Verfahren und Vorrichtung zum Schalten von Hochspannung eines Ultraschalltransducerarrays
Anmelder General Electric Co., Schenectady, N.Y., US
Erfinder Wodnicki, Robert G., Niskayuna, N.Y., US
Vertreter Rüger und Kollegen, 73728 Esslingen
DE-Anmeldedatum 08.07.2004
DE-Aktenzeichen 102004033254
Offenlegungstag 31.03.2005
Veröffentlichungstag im Patentblatt 31.03.2005
IPC-Hauptklasse H03K 17/10
IPC-Nebenklasse H03K 17/687   
Zusammenfassung Ein Hochspannungsumschalt-Schaltkreis, zu dem gehören: ein Schalter (X1-X3), der EIN- und AUS-Zustände und eine parasitäre Gatekapazität aufweist, und ein Steuerschaltkreis (C1-C3), der dazu dient, den Schalter ein- und auszuschalten. Der Schalter enthält ein Paar DMOS-Fets (MD1 und MD2) mit einem gemeinsam benutzten Gateanschluss, wobei die Quellen der DMOS-FETs miteinander verbunden sind und die Drains der DMOS-FETs mit den Eingangs- bzw. Ausgangsanschlüssen (S1 und S2) des Schalters verbunden sind und mit einem Vorspannungspegel vorgespannt sind. Zu dem Steuerschaltkreis gehören: ein Programmierungstransistor (M4), dessen Drain an den gemeinsam benutzten Gateanschluss des Schalters angeschlossen ist, dessen Source verbunden ist, um eine Programmierungsspannung entgegenzunehmen, und dessen Gate verbunden ist, um eine Gate-Spannung des Programmierungstransistors entgegenzunehmen; eine erste Schaltung (12), die dazu dient, einen ersten Übergang von einem ersten Pegel zu einem zweiten (niedrigeren) Pegel der Programmierungsspannung zu veranlassen; und eine zweite Schaltung (M7 und M8), die dazu dient, einen zweiten Übergang von einem ersten Pegel zu einem zweiten Pegel der Gate-Spannung des Programmierungstransistors zu veranlassen. Der zweite Pegel der Programmierungsspannung ist um einen ausreichenden Betrag höher als der Vorspannungspegel, um den Schalter einzuschalten. Der erste Pegel der Gate-Spannung des Programmierungstransistors ist etwa gleich dem ...

Beschreibung[de]
HINTERGRUND ZU DER ERFINDUNG

Die Erfindung betrifft ganz allgemein integrierte Hochspannungsumschalt-Schaltungen. Insbesondere betrifft die Erfindung integrierte Hochspannungsumschalt-Schaltungen für die Verwendung in Verbindung mit einem Array von Elementen. Zu solchen Arrays zählen, ohne darauf beschränken zu wollen, Ultraschalltransducerarrays, LCD-Pixelarrays, und dergleichen.

Zum Zweck einer Veranschaulichung werden im folgenden anhand eines Ultraschalltransducerarrays, z.B. des sogenannten "Kreisringmosaikarrays", vielfältige Ausführungsbeispiele der Erfindung für den Einsatz in der Ultraschallbildgebung beschrieben. Ein Kreisringmosaikarray bedient sich der Idee, die aktive Öffnung eines Ultraschalltransducers in ein Mosaik sehr kleiner Subelemente zu unterteilen und dann aus diesen Subelementen ringförmige Elemente zu bilden, indem diese mittels elektronischer Schalter untereinander verschaltet werden. Allerdings ist die Geometrie der Arrayelemente nicht auf ringförmige Formen beschränkt. Diese Array-"Elemente" lassen sich elektronisch entlang der Fläche der Mosaikarrayanordnung "bewegen", um durch Verändern der Schalterkonfiguration einen Scanvorgang durchzuführen. Andere Elementkonfigurationen ermöglichen eine Strahlsteuerung, die ein Akquirieren von volumetrischen Datensätzen erlaubt. Mittels einer Konfiguration von mehrfachen konzentrischen ringförmigen Elementen wird eine optimale Ultraschallbildqualität erzielt, indem die Elementformen an die akustischen Phasenfronten angepasst werden. Die Schalter der vorliegenden Erfindung sind nicht auf eine Verwendung in Mosaikarrayanordnungen beschränkt, sondern könnten vielmehr im Zusammenhang mit Standard-Ultraschalltransducern verwendet werden.

Herkömmliche Ultraschallbildgebungssysteme weisen ein Array von Ultraschalltransducern auf, die dazu dienen, einen Ultraschallstrahl abzustrahlen und anschließend den von dem zu untersuchenden Objekt reflektierten Strahl zu empfangen. Ein derartiger Scanvorgang beinhaltet eine Reihe von Messungen, bei denen die fokussierte Ultraschallwelle abgestrahlt wird, das System nach einer kurzen Zeitspanne auf den Empfangsmodus umschaltet, und die reflektierte Ultraschallwelle empfangen, strahlgebündelt und für eine Anzeige verarbeitet wird. Typischerweise werden die Abstrahlung und der Empfang während jeder Messung in die gleiche Richtung fokussiert, um Daten von einer Reihe von Punkten entlang einer akustischen Strahl- oder Abtastzeile zu erlangen. Der Empfänger wird während des Empfangs der reflektierten Ultraschallwellen dynamisch auf eine Folge von Bereichen entlang der Abtastzeile fokussiert.

Für eine Ultraschallbildgebung weist der Array gewöhnlich eine Vielzahl von Transducern auf, die in einer oder mehreren Zeilen angeordnet sind und mit gesonderten Spannungen betrieben werden. Durch wählen der Schaltverzögerung (oder Phase) und der Amplitude der verwendeten Spannungen, kann der einzelne Transducer in einer vorgegebenen Zeile angesteuert werden, um Ultraschallwellen zu erzeugen, die sich verbinden, um eine Nutzultraschallwelle zu bilden, die sich entlang einer bevorzugten Vektorrichtung fortbewegt und in einen ausgewählten Bereich entlang des Strahls fokussiert wird.

Dieselben Prinzipien gelten, wenn die Transducersonde verwendet wird, um in einem Empfangsmodus das reflektierte akustische Signal zu empfangen. Die an den Empfangstransducern erzeugten Spannungen werden addiert, so dass das Nettosignal den von einer einzelnen Fokuszone in dem Objekt reflektierten Ultraschall kennzeichnet. Wie im Falle des Sendemodus wird dieser fokussierte Empfang der Ultraschallenergie erreicht, indem auf das Signal aus jedem Empfangstransducer gesonderte Schaltverzögerungen (und/oder Phasenverschiebungen) und Verstärkungsgrade angewandt werden. Die Schaltverzögerungen werden mit wachsender Tiefe des zurückgegebenen Signals geeignet angepasst, um ein dynamisches Fokussieren beim Empfang zu erzielen.

Die Qualität oder Auflösung des erzeugten Bildes hängt u. A. von der Anzahl von Transducern ab, die die Abstrahl- bzw. Empfangsöffnungen des Transducerarrays bilden. Um eine hohe Bildqualität zu erreichen, ist daher sowohl für zwei- als auch für dreidimensionale Bildgebungsanwendungen eine große Anzahl von Transducern erwünscht. Die Ultraschalltransducer sind gewöhnlich in einer in der Hand zu haltenden Transducersonde angeordnet, die über ein elastisches Kabel an eine Elektronikeinheit angeschlossen ist, die die Transducersignale verarbeitet und Ultraschallbilder erzeugt. Die Transducersonde kann sowohl die Ultraschallsendeschaltung als auch die Ultraschallempfangsschaltung tragen.

Es ist bekannt, Hochspannungskomponenten in die Sendeschaltung einzubeziehen, um die einzelnen Ultraschalltransducer zu treiben, während hoch integrierte digitale logische Schaltungen niedriger Spannung verwendet werden, um Sendesignale an den Hochspannungstreiber auszugeben. Die Hochspannungstreiber arbeiten gewöhnlich mit Spannungen von bis zu etwa 100 Volt, während die Niederspannungslogikschaltung im Falle einer TTL-Logik eine Betriebsspannung in der Größenordnung von 5 Volt aufweist. Der Hochspannungstreiber kann in Form von einzelnen Komponenten oder als integrierter Schaltkreis hergestellt werden, während die Niederspannungslogikschaltung als ein gesonderter integrierter Schaltkreis hergestellt oder auf einem einzigen Chip mit der Hochspannungsschaltung kombiniert werden kann. Zusätzlich zu der Sendeschaltung, die den Hochspannungstreiber und die Niederspannungslogikschaltung einschließt, kann der Transducerkopf eine rauscharme, mit Niederspannung betriebene analoge Empfangsschaltung aufweisen. Die Niederspannungsempfangsschaltung weist ebenso wie die Sendelogikschaltung gewöhnlich eine Betriebsspannung in der Größenordnung von 5 Volt auf, und kann ein gesonderter integrierter Schaltkreis sein oder kann zusammen mit der Niederspannungssendelogikschaltung als ein monolithischer integrierter Schaltkreis hergestellt sein.

Um die Anzahl von Transducern zu maximieren, um Ultraschallbilder hoher Qualität zu erzielen, ist es erwünscht, so viele Schaltkreise wie möglich in einem möglichst kleinen Volumen zu integrieren, um unabhängig davon, ob die Schaltung innerhalb einer Transducersonde oder in einer davon gesonderten Elektronikeinheit angeordnet ist, die Abmessung und Komplexität der Schaltung zu reduzieren. Darüber hinaus verlangen manche Anwendungen, beispielsweise eine Ultraschallbildgebung sehr hoher Frequenz, dass die Sendeschaltung so nahe wie möglich an dem Transducer angeordnet ist, um eine durch lange Anschlusskabel hervorgerufene Signalbelastung zu vermeiden.

Darüber hinaus ist erforderlich, dass der integrierte Schaltkreis Schalter enthält, die dazu dienen, ausgewählte Ultraschalltransducer des Arrays während des Sendens an die zugehörigen Hochspannungstreiber und während des Empfangs an zugeordnete Empfänger anzukoppeln. Ein vorgeschlagenes Ultraschalltransducerarray, das integrierte Hochspannungtreiberschaltungen verwendet, ist ein sogenanntes "Kreisringmosaikarray". Im Falle einer Kreisringmosaikarray-Ultraschallsonde werden sowohl Matrix- als auch Zugriffsschalter benötigt, die in der Lage sind, den für das Senden verwendeten hohen Spannungen standzuhalten. Da das Array mehr als 40.000 Schalter aufweist, stellt eine geringe Leistungsaufnahme im Betrieb ebenfalls einen wichtigen Gesichtspunkt dar. Darüber hinaus muss es möglich sein, eine große Anzahl solcher Schalter in Reihe zu kaskadieren. Schließlich sollte der Schalter über die Fähigkeit verfügen, seinen Schaltzustand unabhängig von zusätzlicher Logik beizubehalten, um dadurch den digitalen Schaltungsaufwand zu vereinfachen und auch den Einsatz unterschiedlicher Abstrahl- und Empfangsöffnungen zu ermöglichen.

Gegenwärtig verwenden Ultraschallgeräte im Handel erhältliche integrierte Hochspannungsschalter-Schaltkreise, die im Allgemeinen in Gruppen von acht Schaltern pro Vorrichtung gepackt sind. Ein für diese Technologie typisches Patent stellt das US-Patent 4 595 847 dar. Im Allgemeinen verwendet diese Vorrichtung Hochspannungs-DMOS-Schalter, die Rücken an Rücken integriert sind. Dies ist aus dem Stand der Technik hinlänglich als eine Vorkehrung bekannt, die aufgrund der in den Vorrichtungen enthaltenen parasitären Substratdioden zu treffen ist. [Siehe beispielsweise "Using the Power MOSFET's Integral Reverse Rectifier," Fragale et al., Proc. PowerCon 7: Seventh National Solid-State Power Conversion Conference, San Diego, Kalifornien, März 1980 (7. Nationale Konferenz für Halbleiter-Energieumwandlung).] Ein wichtiges Merkmal dieser Vorrichtung ist die Fähigkeit, an beiden Signalanschlüssen hohen Spannungen standzuhalten, während der Gatesteueranschluss gegenüber dieser Spannung floated. Eine Pegelumsetzer, dient dazu, dem Schalter zu ermöglichen, in dieser Weise zu arbeiten.

Eine der vorliegenden Erfindung ähnelnde Anwendung stellt das Treiben eines LCD-Displays (LCD) dar. Das LCD benötigt zwar hohe Spannungen (100V) jedoch keinen großen Strom. Eine Lösung für dieses Problem von LCD-Treibern ist von Doutreloigne et al. in einer Veröffentlichung mit dem Titel "A Versatile Micropower High-Voltage Flat-Panel Display Driver etc." erörtert und auch in der veröffentlichten Europäischen Patentanmeldung Nr. 1089433 offenbart. Diese Vorrichtung setzt ebenfalls Hochspannungs-DMOS-Schalter ein; sie verwendet allerdings einen dynamisch vorgespannten Pegelumsetzer. Der Vorteil des Einsatzes eines dynamisch vorgespannten Pegelumsetzers besteht darin, dass dieser keinen Ruhestrom verbraucht. Die Technik einer dynamischen Speicherung einer Steuerspannung ist aus dem Stand der Technik hinlänglich bekannt und ist am häufigsten in dynamischen Schieberegistern und in dynamischen RAMs anzutreffen, die in kommerzieller Elektronik verbreitet Verwendung finden. Insbesondere offenbart die US-Patentschrift 5 212 474 einen Hochspannungspegelumsetzer, der eine dynamische Spannungsspeicherung verwendet, um eine Vorrichtung mit geringer Leistungsaufnahme und geringem Formfaktor zu schaffen.

In der US-Patentschrift 6 288 603 offenbaren Zanuccoli et al. einen bidirektionalen Hochspannungsschalter, der in einer ähnlichen Weise wie der von Doutreloigne et al. offenbarte Schalter funktioniert, mit der verbesserten Eigenschaft, dass er in der Lage ist, unabhängig von Versorgungsspannungen an den Schalteranschlüssen zu arbeiten. Diese Vorrichtung verwendet ebenfalls einen dynamischen Pegelumsetzer, der eine Steuerspannung an dem Gate des Schalter-FET speichert. Die Vorrichtung eignet sich für einen Betrieb mit einem einzelnen NMOS-Bauelement und setzt verhältnismäßig großen Aufwand für dieses Ziel ein.

Für Ultraschalltransducerarrays besteht ein Bedarf sowohl nach Matrix- als auch Zugriffsschaltern, die in der Lage sind, den für die Abstrahlung verwendeten hohen Spannungen standzuhalten und dabei geringe Leistung aufzunehmen. Dabei muss es möglich sein, eine große Anzahl solcher Schalter in Reihe zu kaskadieren. Außerdem werden im Falle eines Kreisringmosaikarrays integrierte Hochspannungsschaltelemente benötigt, die möglichst geringe Abmessungen aufweisen, um in den engen Rasterabstand zwischen den Ultraschalltransducern hineinzupassen. Letztendlich sollten diese Schalter in der Lage sein, unabhängig von zusätzlicher Logik und mittels kontrollierter Änderung des Einschaltwiderstands ihren Zustand beizubehalten.

KURZBESCHREIBUNG DER ERFINDUNG

Die vorliegende Erfindung betrifft Hochspannungsumschalt-Schaltkreise, Vorrichtungen, die Hochspannungsumschalt-Schaltkreise verwenden und Verfahren zum Programmieren von Hochspannungsumschalt-Schaltkreisen. Obwohl die offenbarten Ausführungsbeispiele für den Einsatz in einem Ultraschalltransducerarray geeignet sind, sind die hier offenbarten Hochspannungsumschalt-Schaltkreise nicht auf Ultraschallbildgebungsanwendungen beschränkt.

Ein Aspekt der Erfindung ist ein Verfahren eines Betriebs eines Schalter mit EIN- und AUS-Zuständen und mit einer parasitären Gatekapazität, wobei der Schalter ein Paar DMOS-FETs mit einem gemeinsam benutzten Gateanschluss enthält, die Quellen der DMOS-FETs miteinander verbunden sind, und die Drains der DMOS-FETs mit den Eingangs- bzw. Ausgangsanschlüssen des Schalters verbunden sind, und der gemeinsam benutzte Gateanschluss mit einem Drain eines Programmierungstransistors verbunden ist, wobei an dem Gate des Programmierungstransistors eine Gate-Spannung anliegt, an der Source für den Programmierungstransistor eine Programmierungsspannung anliegt, und die Drains des DMOS-FETs mit einem Vorspannungspegel vorgespannt sind. Zu dem Verfahren gehören die folgenden Schritte: (a) Wechseln von einem ersten Pegel der Programmierungsspannung zu einem zweiten Pegel der Programmierungsspannung, wobei der zweite Pegel der Programmierungsspannung niedriger ist als der erste Pegel der Programmierungsspannung und um einen ausreichenden Betrag höher ist als der Vorspannungspegel, um den Schalter einzuschalten; und (b) Wechseln von einem ersten Pegel der Gate-Spannung des Programmierungstransistors zu einem zweiten Pegel der Gate-Spannung des Programmierungstransistors, wobei der erste Pegel der Gate-Spannung des Programmierungstransistors etwa gleich dem ersten Pegel der Programmierungsspannung ist, und der zweite Pegel der Gate-Spannung des Programmierungstransistors um einen ausreichenden Betrag niedriger als der zweite Pegel der Programmierungsspannung ist, um den Programmierungstransistor einzuschalten, wobei der zweite Pegel der Programmierungsspannung über den Programmierungstransistor an dem gemeinsam benutzten Gateanschluss des Schalters anliegt.

Eine weiterer Aspekt ist ein Schaltkreis, zu dem gehören: ein Schalter mit EIN- und AUS-Zuständen und mit einer parasitären Gatekapazität, wobei der Schalter ein Paar DMOS-FETs mit einem gemeinsam benutzten Gateanschluss enthält, die Quellen der DMOS-FETs miteinander verbunden sind, und die Drains der DMOS-FETs mit den Eingangs- bzw. Ausgangsanschlüssen des Schalters verbunden und mit einem Vorspannungspegel vorgespannt sind; und ein Steuerschaltkreis, der dazu dient, den Schalter ein- und auszuschalten, wobei zu dem Steuerschaltkreis gehören: ein Programmierungstransistor, dessen Drain an den gemeinsam benutzten Gateanschluss des Schalters angeschlossen ist, dessen Source an eine Programmierungsspannung geschaltet ist, und dessen Gate an eine Gate-Spannung des Programmierungstransistorsgeschaltet ist; eine erste Schaltung, die dazu dient, einen ersten Wechsel von einem ersten Pegel der Programmierungsspannung zu einem zweiten Pegel der Programmierungsspannung zu veranlassen, wobei der zweite Pegel der Programmierungsspannung niedriger ist als der erste Pegel der Programmierungsspannung und um einen ausreichenden Betrag höher ist als der Vorspannungspegel, um den Schalter einzuschalten; und eine zweite Schaltung, die dazu dient einen zweiten Wechsel von einem ersten Pegel der Gate-Spannung des Programmierungstransistors zu einem zweiten Pegel der Gate-Spannung des Programmierungstransistors zu veranlassen, wobei der erste Pegel der Gate-Spannung des Programmierungstransistors etwa gleich dem ersten Pegel der Programmierungsspannung ist, und der zweite Pegel der Gate-Spannung des Programmierungstransistors um einen ausreichenden Betrag niedriger ist als der zweite Pegel der Programmierungsspannung, um den Programmierungstransistor einzuschalten, wobei der zweite Pegel der Programmierungsspannung über den Programmierungstransistor auf den gemeinsam benutzten Gateanschluss des Schalters angewandt wird.

Noch ein Aspekt der Erfindung ist ein Schaltkreis, zu dem gehören: ein Schalter mit EIN- und AUS-Zuständen und mit einer parasitären Gatekapazität, wobei der Schalter ein Paar DMOS-FETs mit einem gemeinsam benutzten Gateanschluss enthält, die Quellen der DMOS-FETs miteinander verbunden sind, und die Drains der DMOS-FETs mit den Eingangs- bzw. Ausgangsanschlüssen des Schalters verbunden sind; ein Steuerschaltkreis, der dazu dient, den Schalter ein- und auszuschalten, wobei der Steuerschaltkreis einen ersten Pegelumsetzer mit einem Eingangsanschluss und einem Ausgangsanschluss aufweist, und ein Programmierungstransistor, dessen Drain an den gemeinsam benutzten Gateanschluss des Schalters angeschlossen ist, dessen Source mit einem ersten Anschluss verbunden ist, von dem der Programmierungstransistor Strom zieht, und dessen Gate so geschaltet ist, dass es eine Spannung aufnimmt, die durch den ersten Pegelumsetzer von einer Ausgangsspannung abgeleitet ist; und ein Widerstand, der quer über den Ausgangsanschluss des Schalters und einem zweiten Anschluss verbunden ist. Der Schalter schaltet in Reaktion auf die folgenden Bedingungen ein: ein erster Gatesteuerspannungspegel ist an dem Eingangsanschluss des ersten Pegelumsetzers angelegt, was dazu führt, das der Programmierungstransistor Strom durchlässt, während erste und zweite Vorspannungspegel auf den ersten bzw. zweiten Anschluss angelegt sind, um eine Schalter-Gate-Source-Spannung hervorzubringen, die den Schalter einschaltet.

Noch ein weiterer Aspekt ist eine Vorrichtung, zu der gehören: ein Schalter mit EIN- und AUS-Zuständen und mit einer parasitären Gatekapazität, wobei der Schalter ein Paar DMOS-FETs mit einem gemeinsam benutzten Gateanschluss enthält, die Sources der DMOS-FETs miteinander verbunden sind, und die Drains der DMOS-FETs mit den Eingangs- bzw. Ausgangsanschlüssen des Schalters verbunden und mit einem Vorspannungspegel vorgespannt sind; und ein Steuerschaltkreis, der dazu dient, den Schalter ein- und auszuschalten, wobei der Steuerschaltkreis erste und zweite Steuerzustände aufweist, wobei der erste und der zweite Steuerzustand jeweils eine Funktion einer Programmierungsspannung und einer Programmierungs-Gatespannung ist, die an unterschiedlichen Anschlüssen des Steuerschaltkreises angelegt sind. In dem ersten Steuerungszustand des Steuerschaltkreises weist die Programmierungsspannung einen ersten Spannungspegel auf, und die Programmierungs-Gatespannung weist einen Spannungspegel auf, der niedriger ist als der erste Spannungspegel, mit dem Ergebnis, dass der Schalter eingeschaltet ist. In dem zweiten Steuerzustand des Steuerschaltkreises weist die Programmierungsspannung einen zweiten Spannungspegel auf, der niedriger ist als der erste Spannungspegel, und die Programmierungs-Gatespannung weist einen Spannungspegel auf, der niedriger ist als der zweite Spannungspegel, mit dem Ergebnis, dass der Schalter ausgeschaltet ist.

Noch ein Aspekt der Erfindung ist ein Verfahren zum Betreiben eines Hochspannungsumschalt-Schaltkreises, mit den folgenden Schritten: Programmieren eines ersten Einschaltwiderstandswertes für den Hochspannungsumschalt-Schaltkreis unter einem ersten Satz von Betriebsbedingungen, zu denen ein erster wert für einen vorgegebenen Parameter gehört, indem eine erste Programmierungsspannung an ein Gate des Hochspannungsumschalt-Schaltkreises angelegt wird; Ermitteln, dass sich der Parameter unter einem zweiten Satz von Betriebsbedingungen von dem ersten Wert zu einem zweiten Wert verändert hat; und Programmieren eines zweiten Einschaltwiderstandswertes für den Hochspannungsumschalt-Schaltkreis unter dem zweiten Satz von Betriebsbedingungen, indem eine gegenüber der ersten Programmierungsspannung unterschiedliche zweite Programmierungsspannung an das Gate angelegt wird.

Noch ein weiterer Aspekt der Erfindung ist ein Verfahren zum Programmieren von Hochspannungsumschalt-Schaltkreisen, mit den folgenden Schritten: (a) Herstellen von ersten und zweiten Hochspannungsumschalt-Schaltkreisen; (b) Ermitteln einer ersten Gate-Source-Spannung, die bewirkt, dass der erste Hochspannungsumschalt-Schaltkreis einen gewünschten Einschaltwiderstand aufweist; (c) Ermitteln einer zweiten Gate-Source-Spannung, die bewirkt, dass der zweite Hochspannungsumschalt-Schaltkreis den gewünschten Einschaltwiderstand aufweist, wobei die erste und zweite Gate-Source-Spannung unterschiedlich sind; (d) Programmieren eines Steuerschaltkreises, um eine erste Gate-Spannung für den ersten Hochspannungsumschalt-Schaltkreis bereitzustellen, wobei die erste Gate-Spannung von den Ergebnissen von Schritt (b) abhängt; und (e) Programmieren des Steuerschaltkreises, um eine zweite Gate-Spannung für den zweiten Hochspannungsumschalt-Schaltkreis bereitzustellen, wobei die zweite Gate-Spannung von den Ergebnissen von Schritt (c) abhängt, wobei die erste und zweite Gate-Spannungen zwar unterschiedlich sind, jedoch während des Betriebs der ersten und zweiten Hochspannungsumschalt-Schaltkreise etwa die gleichen Einschaltwiderstände erzeugen.

Andere Aspekte der Erfindung sind nachstehend offenbart und beansprucht.

KURZBESCHREIBUNG DER ZEICHNUNGEN

1 zeigt in einem Diagramm einen Hochspannungsumschalt-Schaltkreis, der in der US-Patentanmeldung SNr. 10/248 968 offenbart ist.

2 zeigt in einem Diagramm einen Hochspannungsumschalt-Schaltkreis gemäß einem Ausführungsbeispiel der Erfindung.

3 zeigt in einem Diagramm einen Hochspannungsumschalt-Schaltkreis gemäß noch einem Ausführungsbeispiel der Erfindung.

4 zeigt in einem Diagramm einen Hochspannungsumschalt-Schaltkreis mit einem floatenden PMOS-Klemmschaltkreis gemäß einem weiteren Ausführungsbeispiel der Erfindung.

5 zeigt in einem Diagramm einen Hochspannungsumschalt-Schaltkreis mit floatender Steuerlogik gemäß noch einem weiteren Ausführungsbeispiel der Erfindung.

6 zeigt in einem Diagramm einen Hochspannungsumschalt-Schaltkreis mit floatender Steuerlogik gemäß einer Abwandlung des in 5 gezeigten Ausführungsbeispiels.

7 veranschaulicht in einem Graph die Gatesteuerspannungen VP und VN, die Gate-Spannung des Programmierungstransistors Vgate (gestrichelte Linien) und die Programmierungsspannung Vdd_CNTL für den in 6 dargestellten Schaltkreis.

8 veranschaulicht in einem Graph die Gate-Spannung des Programmierungstransistors Vgate (gestrichelte Linie) und die Programmierungsspannung Vdd_CNTL näher im Detail.

9 zeigt ein Diagramm einer Kaskade von Hochspannungsumschalt-Schaltkreisen, die dazu dienen, Ultraschalltransducer eines Arrays selektiv zu treiben.

DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

Eingangs sei vermerkt, dass die in den Figuren gezeigten Anschlüsse an die Masse Vereinfachungen darstellen. In jedem der hier offenbarten Ausführungsbeispiele wird der Masseanschluss gewöhnlich an ein negatives Potential erfolgen, das häufig mit Vss bezeichnet wird. Während es am einfachsten ist, dieses Potential als Masse zu zeigen und in einigen Fällen in der Tat die Masse verwendet wird, versteht sich, dass die Masse nur für eine Referenzspannung steht und dass abhängig von der Anwendung auch andere (gegenüber der Masse) sowohl positive als auch negative Spannungen verwendet werden könnten.

Die Erfindung betrifft Umschalt-Schaltkreise, die die oben erwähnten Probleme lösen. Eine große Anzahl von Schaltern lassen sich unmittelbar in einem Hochspannungs-CMOS-Verfahren integrieren, so dass sie Ultraschallsendepulsspannungen widerstehen. Die Gate-Spannung lässt sich für jeden Schalter eindeutig programmieren. Die Erfindung ermöglicht einen leistungsarmen Betrieb und erlaubt es, Schalter zu kaskadieren, ohne einen wesentlichen Verluststrom zu verbrauchen, wenn der Schalter eingeschaltet ist. Außerdem schafft die Erfindung Schalter, die über ihren eigenen lokalen Speicher verfügen, d. h. die Schalter besitzen die Fähigkeit, ihren Schaltzustand zu speichern. Darüber hinaus schafft die Erfindung Schalter, die für einen Einsatz in einem Kreisringmosaikarray ausreichend klein sind. Im folgenden werden vielfältige Ausführungsbeispiele der Erfindung zur Veranschaulichung anhand der Zeichnungen beschrieben.

1 zeigt einen Hochspannungsumschalt-Schaltkreis, wie er in der US-Patentanmeldung SNr. 10/248,968 offenbart ist. Transistoren MD1 und MD2 sind DMOS-FETs, die Rücken an Rücken verschaltet sind (die Sourceknoten sind zusammen kurzgeschlossen), um einen bipolaren Betrieb zu ermöglichen. Diese Verbindung ist aufgrund der parasitären Substratdioden (wie sie in dem Schema gezeigt sind) erforderlich, die andernfalls für jede der Vorrichtungen während der positiven oder negativen Phase des Ultraschallsendepulses einen Strompfad von dem Drain zur Quelle bereitstellen würden.

In dem in 1 gezeigten Ausführungsbeispiel fließt Strom durch die Schalteranschlüsse S1 und S2 sobald sowohl MD1 als auch MD2 eingeschaltet sind. Um den Schalter einzuschalten, muss die Gate-Spannung dieser Vorrichtungen um eine Schwellwertspannung höher sein als deren Sourcespannung. Oberhalb der Schwellwertspannung variiert der Einschaltwiderstand im umgekehrten Verhältnis zu der Gate-Spannung. Da die Sourcespannung (für niedrigen Einschaltwiderstand und niedrigen Strom) nahe an der Drainspannung liegen wird, wird die Sourcespannung der Ultraschalsendepulsspannung folgen. Um zu erreichen, dass die Gate-Source-Spannung konstant bleibt, muss die Gate-Spannung ebenfalls der Sendepulsspannung folgen. Dies lässt sich erreichen, indem die Source und das Gate von dem Schaltersteuerschaltkreis isoliert werden und indem an dem Gate ein festes Potential gegenüber der Quelle angeboten wird. Wie oben beschrieben, wird dies aus dem Stand der Technik für Ultraschall mittels statischer Pegelumsetzer erreicht. In dem in 1 gezeigten Ausführungsbeispiel wird ein dynamischer Pegelumsetzer verwendet. Dieser Pegelumsetzer arbeitet wie folgt:

Ein Transistor M4 ist ein Hochspannungs-PMOS-Transistor, der hinsichtlich des Betriebsmaximums (z.B. 100 V) zwischen seinem Drain- und Source-Anschluss spannungsfest ist. Das Source des Transistors M4 ist wie gezeigt mit der globalen Schaltergatevorspannung Vg0 (nominal 5 V) vorgespannt. Um den Schalter einzuschalten, wird die Gate-Spannung VP des Transistors M4 von High (5V) nach Low (0V) überführt, wodurch bewirkt wird, dass die globale Vorspannung Vg0 über den Transistor M4 an den gemeinsam benutzten Gateanschluss der FETs MD1 und MD2 anliegt. Die Diode D1 ist vorgesehen, um zu verhindern, das der Transistor M4 einschaltet, wenn die DMOS-Schalter-Gatespannung nach oberhalb von Vg0 driftet. Sobald die Schalter-Gatespannung Vg0 erreicht hat, hält die parasitäre Gatekapazität der FETs MD1 und MD2 diese Spannung aufrecht. Aus diesem Grund kann der Transistor M4, sobald sich die Schalter-Gatespannung stabilisiert hat, ausgeschaltet werden, um Energie zu sparen. Ein Verluststrom an dem Drain des Transistors M4 wird gegebenenfalls die Vorspannung an dem Schaltergate abführen, jedoch kann diese Spannung, falls erforderlich, periodisch erneut programmiert werden. Die Tatsache, dass der Einschaltzustand wirkungsvoll in der Schaltergatekapazität gespeichert wird, bedeutet, dass der Schalter über seinen eigenen Speicher verfügt, was vorteilhaft ist, da keine zusätzlichen Zustands-Flip-Flop-Schaltungen für diesen Zweck vorgesehen werden müssen.

Wenn sich der Schalter in dem EIN-Zustand befindet, kann er mittels des Gate-Clamp-NMOS-Transistors M1 ausgeschaltet werden. Dies geschieht durch Anlegen einer Einschaltspannung an das Gate des Transistors M1 mittels des aus Transistoren M2, M3, M5 und M6 aufgebauten Pegelumsetzers. Wenn dieser Transistor eingeschaltet wird, erzwingt er, dass die Schaltergatespannung gleich der Schalter-Sourcespannung ist, wodurch der Schalter MD1 und MD2 in seinen AUS-Zustand versetzt wird. Der Vorgang einer erzwungenen Angleichung dieser Spannungen führt die nach dem oben beschriebenen Einschaltvorgang auf der Gatekapazität verbliebene Ladung wirkungsvoll ab. Sobald die Ladung entfernt ist, braucht der Transistor M1 nicht mehr eingeschaltet sein. Dies bedeutet, dass der Steuerungspegelumsetzerschaltkreis für diese Vorrichtung ausgeschaltet werden kann, sobald der Schalter stabilisiert ist, und dies spart Energie ein. Auch in diesem Fall kann der AUS-Zustand für eine längere Periode gespeichert und erforderlichenfalls erneut programmiert werden.

Noch immer Bezug nehmend auf 1, enthält der Schaltkreis ferner einen Vorwiderstand R1, der es ermöglicht, einen der Anschlüsse des Schalters (d. h. S2) auf einem konstanten Potential Vtb zu halten. Diese Spannung wird genutzt, um den Ultraschalltransducer vorzuspannen, der normalerweise an diesen Anschluss angeschlossen wird, und wirkt außerdem als ein "Ableitwiderstand", um eine rasche Rückkehr des Transducers in dessen Ruhezustand zu ermöglichen. Das Hinzufügen von R1 ermöglicht auch das Kaskadieren von Schaltern. Ohne den zusätzlichen Pfad nach Masse ist es gegebenenfalls nicht möglich, einen Schalter zuverlässig einzuschalten, der zwischen zwei anderen Schalter isoliert ist, die ausgeschaltet sind, da sich die floatenden Anschlüsse nicht auf einem bekannten Potential befinden. Da die Sourcespannung in der Tat nicht gesteuert ist, würde ein Weglassen des Vorwiderstands zum Verbleiben einer unberechenbaren Spannung an den DMOS-Gate-Source-Anschlüssen führen. Diese Spannung kann zu niedrig sein, um den Schalter einzuschalten, schaltet ihn möglicherweise mit dem falschen Einschaltwiderstand ein, oder ist möglicherweise ausreichend hoch, um die Vorrichtung zu beschädigen.

2 zeigt ein Ausführungsbeispiel der vorliegenden Erfindung, das eine Reduzierung der Abmessung des Hochspannungsumschalt-Schaltkreises bei der Herstellung ermöglicht. Auf die Diode D1 (siehe 1) kann verzichtet werden, vorausgesetzt der Schaltkreis wird auf eine spezielle weise betrieben. Zu beachten ist, dass der Transistor M4 nun gegenüber Vdd und nicht gegenüber Vg0 vorgespannt ist. Dies ermöglicht den Verzicht auf eine zusätzliche globale Signalleitung, wodurch Fläche eingespart wird. Darüber hinaus wird hierdurch ermöglicht, dass sich sämtliche PMOS-Transistoren (M3, M4, M5 und M7) dieselbe dotierte Vertiefung teilen, was die Schaltkreisdichte weiter verbessert. Die Transistoren M7 und M8 stellen einen Pegelumsetzer für die Steuerspannung für diese neue Vorspannungskonfiguration bereit. Für den in 1 gezeigten Schaltkreis wird normalerweise Vg0 verwendet, um über Vgs der beiden DMOS-FETs MD1 und MD2 bezüglich der Transducervorspannung Vtb eine Einschaltspannung zu programmieren. In dem in 2 gezeigten Schaltkreis existieren zwei Wege, um ohne Vg0 dieselbe Wirkung zu erzielen: 1) Vtb wird während des Programmierens so verändert, dass die Differenz Vdd – Vtb gleich der gewünschten Spannung Vgs ist, die für ein Einschalten des Schalters zu programmieren ist. 2) Vdd wird während des Programmierens so veränderte, dass die Differenz Vdd – Vtb gleich der gewünschten Spannung Vgs ist, die für ein Einschalten des Schalters zu programmieren ist.

Beispielsweise wird in dem Fall, in dem Vdd um einen Einschaltprogrammierungsspannungspegel verändert wird, so dass die Differenz Vdd – Vtb gleich der zu programmierenden gewünschten Vgs ist, Vdd zwischen zwei Spannungspegeln übergehen. Wenn der Ultraschalltransducer angesteuert wird, steigt die Spannung des Sendepulses bis auf eine hohe Treiberspannung, beispielsweise 40 V. Während der Transducer angesteuert wird, muss Vdd mindestens gleich der Treiberspannung sein, in diesem Falle 40V. Während des Programmierens des Schalters bezüglich der Transducervorspannung Vtb wird die Spannung Vdd jedoch zu einem niedrigeren Spannungspegel übergehen. Zu Erörterungszwecken wird angenommen, dass Vtb gleich 20 V ist. In diesem Fall muss die Spannung Vdd, um den Schalter einzuschalten, von 40 V auf einen Pegel übergehen, bei dem die Differenz zwischen Vdd und Vtb, abhängig von der Gate-Source-Spannung Vgs, bei der die Schaltertransistoren einschalten, gleich 5 bis 10 V ist. In diesem Fall muss Vdd für ein Einschalten des Schalters von 40 V auf 25-30 V übergehen.

Noch immer Bezug nehmend auf 2, ist der Gate-Programmierungstransistor mit M4 bezeichnet. Die Gate-Source-Spannung dieser Vorrichtung wird auf dem Wert Null Volt gehalten, bis sie verwendet wird, um den Schalter einzuschalten. Diese kann, wie in 2 gezeigt, mittels eines Pegelumsetzers (der Transistoren M7 und M8 aufweist) durchgeführt werden, der ebenfalls mit der Spannung Vdd vorgespannt ist. Um den Schalter einzuschalten, muss der Transistor M4 eingeschaltet werden, so dass Ladung von dem Potential Vdd durch den Transistor M4 und auf die Gates von Transistoren MD1 und MD2 fließen kann. Im Falle des zweiten der beiden in dem vorhergehenden Absatz beschrieben Programmierverfahren wird dies bewirkt, indem zunächst die Spannung Vdd auf die Einschaltprogrammierungsspannung gesenkt wird und anschließend der Transistor M4 eingeschaltet wird. Um den Transistor M4 einzuschalten, wird dessen Gate-Spannung auf einen um etwa 5 V unterhalb dessen Sourcespannung liegenden Wert gesenkt, und in diesem Falle 5 V unterhalb jeder beliebigen Einschaltprogrammierungsspannung. Dieses Absenken der Gate-Spannung des Transistors M4 wird mittels des Pegelumsetzers (M7 und M8) bewirkt.

Nachdem der Schalter eingeschaltet ist, muss die Spannung Vdd wieder den Hochspannungswert annehmen, d. h. in dem oben angeführten Beispiel 40 V. Der Grund hierfür liegt darin, dass die Signalschwingung, die durch den Schalter verläuft nach oben durch Vdd beschränkt ist. Somit muss Vdd, um einen Hochspannungspuls durch den Schalter durchzulassen, höher sein als die höchste Spannung, die der Schalter während des Pulses erfährt. Während der Ultraschalltransducer angesteuert wird, bleibt der Transistor M4 ausgeschaltet.

Noch immer Bezug nehmend auf 2, stellen Transistoren M7 und M8 einen Pegelumsetzer für die Vp Eingangssteuerspannung bereit. Diese Schaltung ermöglicht es, eine Steuerspannung zu verwenden, die unabhängig von der Schalter-Gatespannung Vdd ist. Beispielsweise könnte Vp für einen Betrieb mit geringer Leistungsaufnahme vorteilhafterweise zwischen 0-3,3 V oder 0-1,5 V pendeln, während die Schalter-Gatesteuerspannung Vdd, (wie oben beschrieben) abhängig von den Typen der verwendeten DMOS-FETs, auf einen Wert zwischen 25 und 30 V eingestellt werden würde.

Die "Vdd"-Anschlüsse könnten alle dieselben sein oder sie könnten aufgeteilt sein: In letzterem Fall würden die PMOS-Transistoren M3 und M5 sich die Spannung Vdd1 teilen, während die PMOS-Transistoren M4 und M7 sich die Spannung Vdd2 teilen würden, wobei Vdd2 einen Übergang erfährt und Vdd1 statisch verharrt. Allerdings wird es bevorzugt, dass sämtliche dieser Transistoren dieselbe Spannung Vdd gemeinsam nutzen, da dies bedeutet, dass eine stromführende Leiterbahn weniger zu verlegen ist und sich sämtliche Transistoren in der gleichen Vertiefung befinden, was Layoutfläche einspart.

3 zeigt noch ein Ausführungsbeispiel der Erfindung, das Verbesserungen gegenüber dem Schaltkreis von 2 vorweist. In diesem Falle wurde der Transducervorwiderstand R1 in dem Schaltkreis von 2 gegen einen MOSFET MR1 ausgetauscht. Der übrige Schaltkreis ist identisch. Der MOSFET MR1 wird mittels einer Steuerspannung VRC gesteuert, die global für das gesamte Array vorgesehen sein kann, oder kann innerhalb jedes Ultraschalltransducers des Arrays lokal gesteuert werden. Dies läuft auf einen Kompromiss zwischen der Komplexität der Verzweigungen und der Komplexität der lokalen Schaltung hinaus. Der MOSFET MR1 wird durch VRC vorgespannt, so dass ein gewünschter Widerstand erreicht wird. Der Vorteil diese Verbesserung ist, dass der Wert des Vorwiderstands angepasst werden kann. Beispielsweise kann, da sich der Widerstand temperaturabhängig ändert, ein System geschaffen werden, das die Temperatur misst und anschließend die Gate-Spannung des Widerstands MOSFET MR1 geeignet einstellt, so dass den Widerstand in dessen optimalen Wert einzugrenzen. Darüber hinaus kann, abhängig von dem verwendeten Herstellungsverfahren, der MOSFET MR1 in der Herstellung weniger Fläche verbrauchen und so die Schaltkreisdichte weiter verbessern.

Der MOSFET MR1 ersetzt den Vorwiderstand, der normalerweise zwischen den Ultraschalltransducerknoten und dem Vtb-Knoten vorhanden sein würde. Dieser Widerstand sollte möglichst groß sein, so dass weder der Sender noch der Transducer belastet werden. Fatalerweise wachsen mit der Höhe des Widerstands zwangsläufig dessen Maße, so dass gewöhnlich ein Kompromiss (in der Größenordnung von 200 Kiloohm) geschlossen wird. Wenn ein MOSFET verwendet wird, um den Vorwiderstand vorzusehen, würde der Widerstand daher wahrscheinlich möglichst groß gewählt werden, er würde allerdings auch in diesem Falle durch die Maße der Vorrichtung beschränkt sein.

Zusätzlich zu den oben erörterten, auf Widerstand basierenden Verfahren, ist es ferner möglich, kaskadiert extern vorzuspannen, wie es in der US-Patentanmeldung SNr. 10/248 968 offenbart ist. Wie in dieser früheren Patentanmeldung offenbart, wird es durch serielles Einschalten von Schaltern möglich, die Vorspannung über ein Netzwerk von Schaltern zu kaskadieren, die in diesem Falle keine Widerstandsvorspannen für den Betrieb benötigen.

Eine Verbesserung gegenüber dem Schaltkreis von 2 ist in 4 gezeigt. Dieser Schaltkreis arbeitet in einer ähnlichen Weise wie der Schaltkreis in 2, mit dem Unterschied, dass das floatende NMOS-Paar der Transistoren (M1 und M2), die die DMOS Transistor-Gatespannung festhalten, durch floatende PMOS-Transistoren ersetzt ist. Dieser Unterschied ist maßgebend, da für manche CMOS-Prozesse keine floatenden NMOS-Transistoren erhältlich sind, und ein Floaten der Transistoren für ein einwandfreies Funktionieren des Schaltkreises erforderlich ist. Diese Veränderung vereinfacht außerdem den Schaltkreis, da die Anzahl der benötigten Pegelumsetzertransistoren vermindert ist (d. h. Transistoren M3 und M5 in dem Schaltkreis von 2 wurden eliminiert).

5 zeigt einen Schaltkreis, der eine Erweiterung des durch den Schaltkreis in 2 ausgeführten Konzepts darstellt. In dem Schaltkreis von 5 wurde der Klemmschaltkreis vollkommen eliminiert. Der Vorteil dieser Anordnung besteht darin, dass der Schaltkreis wesentlich kleiner ist, da auf einen Einsatz der Klemmtransistoren und deren zugeordneten Pegelumsetzer verzichtet werden kann. Die Pegelumsetzer 12 und 14 werden weiter für die Kommunikation mit der floatenden Steuerlogik 10 benötigt, jedoch werden die Pegelumsetzer von einer großen Anzahl solcher Schalter gemeinsam verwendet und bilden daher keine wesentliche Fläche über den Gesamtschaltkreis hinaus. Der Widerstand R1 könnte durch den in 3 gezeigten MOSFET MR1 ersetzt werden.

Der Betrieb des in 5 gezeigten Schaltkreises läuft wie folgt ab: Das Programmieren des Schalters in den EIN-Zustand ähnelt dem Betrieb des in 2 gezeigten Schaltkreises in dem zuvor beschriebenen Beispiel, insofern dass die Versorgungsspannung Vdd während des Programmierens verändert wird, um die Differenzspannung Vdd – Vtb quer über die Gates des DMOS-FETs MD1 und MD2 bereitzustellen. Jedoch wird ein Ausschalten des Schalters auf eine andere Weise bewirkt. Während in dem Ausführungsbeispiel von 2 ein gesonderter Ausschalt-Schaltkreis vorgesehen ist, werden in dem in 5 veranschaulichten Ausführungsbeispiel, sowohl die Programmierungsspannungen sowohl für ein Einschalten als auch für ein Ausschalten (unterschiedlichen Spannungsübergängen Vdd entsprechend) über den Transistor M4 an das gemeinsame Gate des Schalters angelegt. während eines Ausschaltens des Schalters wird die Differenz Vdd – Vtb im Wesentlichen auf Null vermindert. Es sind daher zwei Programmierungszyklen erforderlich. In dem ersten Zyklus reicht die Spannungsdifferenz Vdd – Vtb (gewöhnlich 5 V) aus, um den DMOS-Schalter einzuschalten. In dem nächsten Zyklus ist Vdd – Vtb ausreichend nahe bei Null, um den Schalter mit einer angemessenen Isolierung auszuschalten. Die Gatesteuerspannung VP ist in dem Zyklus aktiv, in dem Vdd – Vtb = 5 V zutrifft, wohingegen die Gatesteuerspannung VN in dem Zyklus aktiv ist, in dem Vdd – Vtb = 0 V zutrifft.

Somit wird die Spannung Vdd in dem in 5 dargestellten Ausführungsbeispiel zwischen drei Spannungspegeln umgeschaltet. Wenn der Ultraschalltransducer angesteuert wird, steigt die Spannung des Sendepulses bis zu einer hohen Treiberspannung, beispielsweise 40 V. Während der Transducer angesteuert wird, muss Vdd mindestens gleich der Treiberspannung sein, in diesem Falle 40V. Während des Programmierens des Schalters bezüglich der Transducervorspannung Vtb wird die Spannung Vdd jedoch auf zwei unterschiedliche tiefere Spannungspegel übergehen. Zu Erörterungszwecken wird für Vtb ein Wert von 20 V angenommen. In diesem Falle muss die Spannung Vdd, um den Schalter einzuschalten, von 40 V auf einen Pegel übergehen, bei dem die Differenz zwischen Vdd und Vtb, abhängig von der Gate-Source-Spannung Vgs, 5 bis 10 V beträgt, eine Spannung, bei der die Schaltertransistoren einschalten. In diesem Fall muss Vdd für ein Einschalten des Schalters von 40 V auf 25-30 V wechseln. Um den Schalter auszuschalten, muss Vdd so nahe wie möglich an Vtb herangeführt werden, beispielsweise muss Vdd von 40 V aus so genau wie möglich zu der Spannung von 20 V wechseln.

Noch immer Bezug nehmend auf 5, wird die Gate-Source-Spannung des Transistors M4 bei Null Volt gehalten, bis der Schalter für den Einschaltzustand zu programmieren ist. Dies wird bewirkt, indem zunächst die Spannung Vdd auf die Einschaltprogrammierungsspannung gesenkt und anschließend der Transistor M4 eingeschaltet wird. Um den Transistor M4 einzuschalten, wird dessen Gate-Spannung auf einen um etwa 5 V unterhalb dessen Sourcespannung liegenden Wert gesenkt, und in diesem Falle auf 5 V unterhalb einer beliebigen Einschaltprogrammierungsspannung. Dieses Absenken der Gate-Spannung des Transistors M4 wird durch Aktivieren der Gatesteuerspannung VP bewirkt.

Nachdem der Schalter eingeschaltet ist, muss die Spannung Vdd aus den zuvor anhand von 2 beschriebenen Gründen zu der hohen Spannung zurückkehren, d. h. in dem oben angeführten Beispiel auf 40 V.

Um den Schalter auszuschalten, muss die Spannung Vdd von der hohen Spannung (z.B. 40 V) zu der Ausschaltprogrammierungsspannung (z.B. 20 V) übergehen. Allgemeiner ausgedrückt bedeutet dies, das Vdd so nahe wie möglich an Vtb herangeführt werden muss. Um den Transistor M4 eingeschaltet zu halten, muss dessen Gate-Spannung unterhalb dessen neuer Sourcespannung gesenkt werden, d. h. um etwa 5 V unterhalb des Ausschaltprogrammierungsspannungspegels von Vdd. Dieses Absenken der Gate-Spannung des Transistors M4 wird durch Aktivieren der Gatesteuerspannung VN bewirkt.

Sämtliche der in 15 gezeigten Schaltkreise verfügen über folgende Vorteile: (1) sie benötigen geringe Leistung, da kein Ruhestrom erforderlich ist, um die Vorrichtung in dem EIN- oder AUS-Zustand zu halten; ein Stromverbrauch findet lediglich während des Übergangs von einem Zustand in den nächsten statt; (2) sie weisen einen Zustandsspeicher auf, da der Schalter-Zustand effektiv in der Schaltergatekapazität gespeichert wird; und (3) sie ermöglichen ein Kaskadieren von Schaltern da im EIN-Zustand weder ein Ruhevorspannungsstrom noch ein Spannungsabfall existieren. Darüber hinaus sind die Abmessungen der in 25 veranschaulichten Schaltkreise reduziert, d. h. die Schaltkreisdichte ist im Vergleich zu dem in 1 gezeigten Schaltkreis verbessert. Insbesondere, da das in 5 gezeigte Ausführungsbeispiel lediglich einen Transistor aufweist, und die Pegelumsetzer von mehreren Schaltern gemeinsam genutzt werden, ist die Abmessung des Schaltkreises im Vergleich zu den in 14 dargestellten Schaltkreisen reduziert. Darüber hinaus ermöglicht das Ausführungsbeispiel von 3, in dem ein Vorspannungs-MOSFET den Transducervorwiderstand ersetzt, aufgrund eines gesteuerten Vorwiderstands eine verbesserte Flexibilität.

Anstatt die Pegelumsetzer (wie in 5 gezeigt) der Steuerlogik voranzustellen, können diese für jeden Schalter durch einen einzigen Pegelumsetzer zwischen der Steuerlogik und dem Programmierungstransistor M4 ersetzt werden. In letzterem Fall ist die Steuerlogik nicht floatend. Diese würde Pegelumsetzer in jeder Schalterzelle erforderlich machen, wäre aber dennoch ein gangbarer Weg, um die Erfindung durchzuführen.

In dem in 5 gezeigten Schaltkreis, ist die (hier als die "Programmierungsspannung" bezeichnete) globale Vorspannung nicht statisch, sondern verändert sich vielmehr während des Programmierungszyklus. Allerdings ist es auch möglich, die endgültige programmierte Spannung zu ändern, die an den Schalter-FET-Gates verbleibt, um unterschiedliche Einschaltwiderstände für die einzelnen Schalter zu programmieren. Dies kann durchgeführt werden, indem der Pegel sorgfältig ausgewählt wird, den die Programmierungsspannung während jenem Abschnitt des Programmierungszyklus annimmt, der den Schalter einschaltet und die Gate-Source-Spannung der Schalter-FETs einstellt. Während der Programmierungszyklus selbst von Schalter zu Schalter weitestgehend unverändert bleibt, wird die aktuell programmierte Gate-Source-Spannung sich daher von einem Schalter zum nächsten nach einem Muster unterscheiden, das vordefiniert ist und in dem außerhalb des Arrays untergebrachten Programmierungsschaltkreis gespeichert ist. Auf diese Weise verändert sich die Programmierungsspannung von Schalter zu Schalter, um unterschiedliche Spannungen auf den DMOS-FETs in dem EIN-Zustand vorzusehen, um den Widerstand zu ändern. Während des Programmierungszyklus erfährt die globale Vorspannung abhängig davon, ob der Programmierungszyklus des Ein- oder Ausschaltens des Schalters verwendet wird, eine wesentlich höhere Anzahl von Änderungen, kehrt jedoch immer zu der höchsten Spannung (z.B. 40 V oder 100 V) zurück, sobald das Programmieren beendet ist, um zu ermöglichen, dass der Hochspannungspuls in der richtigen Weise durchgelassen oder gesperrt wird.

Ein Merkmal des Schaltkreises von 5 ist, dass Source und Körper (Bulk) des Programmierungstransistors M4 zusammengeschlossen sind. Dies ist ein nützliches Merkmal, da es hilft, das für CMOS-Schaltkreise typische Problem eines Latch-up (Blockierens) zu verhindern. Es eliminiert ferner die Erfordernis einer zusätzlichen Spannungsleitung, die durch den Schaltkreis zu verzweigen ist, um den Körperanschluss der Vorrichtung vorzuspannen.

Die obige Verbindung bewirkt ferner, dass ein Schalter, der für den EIN-Zustand programmiert ist, durch den den AUS-Zustand programmierenden Puls zurückzusetzen, indem ein Entladungspfad über die parasitäre Drain-Substratdiode des Programmierungstransistors bereit gestellt ist. Dieser Effekt bedeutet, dass es im Falle eines Programmierens eines Arrays von Schalterzellen nicht möglich ist, einige Zellen selektiv auf AUS zu programmieren und andere eingeschaltet zu lassen: denn sämtliche Zellen werden automatisch zurückgesetzt, da der programmierende Puls von sämtlichen Zellen parallel erfahren wird. Dieses Merkmal stellt kein Problem dar, wenn sämtliche Zellen bei jedem auftretenden Programmierungszyklus jedesmal erneut programmiert werden, wie es bei einem Array der Fall ist, der lokale digitale Speicher aufweist, um den Schalterzustand beizubehalten. Allerdings erweist es sich im Falle eines nicht vorhandenen lokalen digitalen Speichers als nützlich, einen AUS-Programmierungszyklus zu ermöglichen, in dem Schalter, die den EIN-Zustand aufweisen, nicht betroffen sind.

6 zeigt in einer schematischen Darstellung einen Hochspannungsschalter mit einer verbesserten Programmierung des AUS-Zustands. Der Schaltkreis in 6 sieht eine geringe Modifikation gegenüber dem Schaltkreis nach 5 vor, die es ermöglicht, lediglich jene Schalter in den AUS-Zustand zu programmieren, die ausgewählt wurden. Durch trennen des Körperanschlusses von der Source des Programmierungstransistors M4 und anbinden an eine gesonderte Vorspannung Vdd_BIAS, wird der Pfad zum Entladen der DMOS-FETs während des AUS-Programmierungszyklus eliminiert. Die Spannung Vdd_BIAS wird gewöhnlich an der höchsten Spannung konstant gehalten, die die Source des Programmierungstransistors M4 erfährt (beispielsweise 100V). Während die Programmierungsspannung Vdd_CNTL von dieser Hochspannung zu den niedrigeren Programmierungsspannungen (z.B. 25 V für EIN, 20 V für AUS) übergehen wird, verharrt Vdd_BIAS auf der hohen Spannung, um die parasitäre Drain-Diode des Programmierungstransistors konstant umgekehrt vorzuspannen, wodurch verhindert wird, dass die Drain-Diode die Gates der DMOS-FETs entlädt.

Es ist ein weiterer Pfad vorhanden, durch den die DMOS-FETs eine Entladung erfahren können, falls der Programmierungs-FET M4 selbst unabsichtlich eingeschaltet wird. Dies könnte geschehen, wenn die Gate-Spannung von M4 auf einem geringeren Potential als die Gate-Spannungen der DMOS-FETs gehalten wird. Diese Situation könnte in dem Schaltkreis von 6 auftreten, falls die floatende Steuerlogik 10 bezüglich der Programmierungsspannung Vdd_CNTL vorgespannt wird, wenn nicht durch eine zusätzliche Schaltung ein Auftreten dieser anomalen Bedingung verhindert wird. Diese Situation lässt sich, wie nachstehend beschrieben, durch eine sorgfältige Wahl der Programmierungsspannungen vermeiden.

7 zeigt eine typische Folge von Programmierungszyklen, die veranschaulicht, wie das Ausführungsbeispiel von 6 arbeitet. Die gestrichelte Linie repräsentiert die Spannung, wie sie an dem Gate des Programmierungstransistors M4 auftritt, während die durchgezogene Linie die an der Source für den Programmierungstransistor vorhandene Spannung repräsentiert, die als Programmierungsspannung mit Vdd_CNTL bezeichnet wurde. In diesem Beispiel wird vorausgesetzt, dass die Drain- (und damit die Source-) Anschlüsse der DMOS-FETs mit 20 V vorgespannt sind. Demzufolge wird ein Ein- und Ausschalten der Schalter durch Verändern der DMOS-FET-Gate-Spannung gegenüber der Transducervorspannung (Vtb) von 20 V erreicht. Die Steuersignale VP und VN sind TTL- oder -CMOS-Pegel gegenüber Masse. Diese stellen Pegel dar, die nach oben, hin zu dem Pegel der floatenden Steuerlogik 10 verschoben sind, die diese Signale anschließend zusammen mit (nicht gezeigten) globalen Programmierungszyklussignalen verwendet, um die korrekte Gate-Spannung (Vgate) für den Programmierungstransistor einzustellen.

Die Folge beginnt mit dem ersten Zyklus, der den Schalter einschaltet. Dies wird erreicht, indem die DMOS-Gate-Spannungen mit deren Drain/Sourcespannungen (d. h. 20 V) in Übereinstimmung gebracht wird. Die Spannung wird über den Programmierungstransistor M4 angelegt, indem dessen Source auf eine Spannung von 20 V gebracht wird, während dessen Gate gleichzeitig auf ein Spannung vorgespannt wird, die um 5 V unterhalb der Programmierungsspannung (d. h. bei 15 V) liegt, um ihn einzuschalten. Zu beachten ist, dass nach jedem Zyklus sowohl die Programmierungsspannung als auch die Gate-Spannung des Programmierungstransistors zu der Systemhochspannung (in diesem Beispiel 40 V) zurückkehren. Dies ist von Bedeutung, da der Schalter ohne dieses Merkmal nicht in der Lage wäre, den Hochspannungssendepuls in der richtigen Weise durchzulassen oder zu blockieren.

Der zweite Zyklus schaltet die DMOS-FETs ein. Dieses Mal beträgt die erforderliche Programmierungsspannung 25 V und das Gate des Programmierungstransistors wird bei 20 V gehalten, um den Programmierungstransistor wieder einzuschalten, und damit die Programmierungsspannung zu den Gates der Schalter-FETs hindurch gelangen zu lassen.

In dem dritten Zyklus wird der Schalter in Vorbereitung für den vierten Zyklus wieder ausgeschaltet. Der vierte Zyklus veranschaulicht den Fall, bei dem der Schalter gesperrt gehalten wird, obwohl die Programmierungsspannung anzeigen würde, dass der Schalter eingeschaltet werden sollte. Dieser Zyklus ist von großer Bedeutung, da er wahrscheinlich in einem Array von Schaltern auftritt, bei dem während eines vorgegebenen Programmierungszyklus nicht sämtliche der Schalter eingeschaltet sein müssen. Da der Programmierungsspannungsbus (Vdd_CNTL) sämtlichen Schaltern in dem Array gemein ist, liegt an jedem Schalter die EIN-Spannung während des EIN-Programmierungszyklus an. Für jene Schalter, für die der AUS-Zustand beibehalten werden muss, werden deren Programmierungs-FETs ausgeschaltet, indem die Gates dieser Vorrichtungen mit einer Spannung vorgespannt werden, die mit der EIN-Spannung (in diesem Falle 25 V) übereinstimmt.

In dem fünften Zyklus wird der Schalter in Vorbereitung für den sechsten Zyklus wieder eingeschaltet. Der sechste Zyklus veranschaulicht den Fall, bei dem der EIN-Zustand des Schalters aufrecht erhalten wird, obwohl die Programmierungsspannung anzeigen würde, dass der Schalter ausgeschaltet werden sollte. Auch hier ist dieser Fall von Bedeutung, da es in einem Array häufig vorkommt, dass für viele Schalter der EIN-Zustand aufrecht erhalten werden muss, während einige der übrigen Schalter ausgeschaltet sind.

Ein wichtiges Merkmal für den sechsten Zyklus ist, dass die Gate-Spannung des Programmierungstransistors tatsächlich um 5 V höher ist als die Programmierungsspannung. Dies wird durchgeführt, um zu verhindern, dass der Programmierungstransistor Ladung von den DMOS-FETs (MD1 und MD2 in 6) abführt. Gewöhnlich würde die Gate-Spannung des Programmierungstransistors mit der Programmierungsspannung übereinstimmen, um den EIN-Zustand (wie es in dem vierten Zyklus der Fall ist, bei dem der AUS-Zustand aufrecht erhalten wird) beizubehalten. Da sich die DMOS-FETs in dem EIN-Zustand befinden und daher an deren Gates 25 V aufweisen, würde ein Anwenden der Programmierungsspannung (20 V) auf das Gate des Programmierungs-FET allerdings bewirken, dass der Gate-Drain-Verbindungspunkt dieser Vorrichtung einschaltet. Dies wiederum würde der Ladung erlauben, von den DMOS-FET-Gates abzufließen, wodurch der Schalter ausgeschaltet würde, während er seinen EIN-Zustand beibehalten sollte.

Es ist wichtig, dass Vdd_CNTL – Vgate niemals die Durchschlagspannung des MOSFET-Gates überschreitet. Diese kann mittels des im folgenden anhand von 8 dargestellten Pulsschwingungsverlaufs erreicht werden. In diesem Falle folgt Vgate mit Ausnahme der Stelle in der Mitte, wo der Spannungsabfall erfolgt, der Spannung Vdd_CNTL in engem Abstand. Dieser mittlere Ausschlag ist die Stelle, an der die Programmierung der Gate-Spannung des Programmierungstransistors tatsächlich stattfindet. Tatsächlich darf die Breite des Spannungsabfallpulses gleich der Breite des Vdd_CNTL-Pulses (jedoch nicht größer als diese) sein, solange die Differenzspannung Vdd_CNTL – Vgate an keinem Punkt die Gate-Spannung überschreitet, bei der der Durchbruch des Gates erfolgt (im Falle von Hochspannungs-CMOS-Transistoren gewöhnlich 5-10 V).

Es sollte klar sein, dass die Programmierungssequenz in 7 nicht die erforderliche Reihenfolge der Ereignisse hinsichtlich Zyklus 1 vor Zyklus 2, usw. darstellt. Im Allgemeinen stehen der Zyklus 1, Zyklus 2, Zyklus 4 und Zyklus 6 für sich und sind voneinander unabhängig. Diese können und werden in beliebiger Reihenfolge entweder vor dem Abstrahlen, nach dem Abstrahlen, während des Empfangs und in manchen Fällen sogar während des (auf anderen Kanälen erfolgenden) Abstrahlens vorkommen. Die vorliegende Erfindung ist nicht auf eine spezielle Reihenfolge der Betriebszustände für die in 7 gezeigten unterschiedlichen Schaltzyklen beschränkt.

Gemäß einem Betriebsmodus werden sämtliche Schalter in einem Array zurückgesetzt, indem diese sämtlich mit einem AUS-Zyklus (Zyklus 1 in 7) programmiert werden. Der Programmierungsschaltkreis schaltet anschließend mittels des EIN-Zyklus (Zyklus 2 in 7) lediglich jene Schalter ein, die eingeschaltet werden sollen.

Jeder beliebige der in 26 gezeigten Schaltkreise kann als Teil einer Kaskade von Schaltern verwendet werden. Die in 8 gezeigte exemplarische Kaskade weist drei in Reihe verbundene Schalter X1, X2 und X3 auf, obwohl es klar sein sollte, dass sich auch mehr als drei Schalter in der gezeigten Weise kaskadieren lassen. Die Zustände der Schalter X1 bis X3 werden mittels entsprechender Schaltersteuerschaltkreise C1 bis C3 gesteuert. Für dieses Beispiel kann jeder der Steuerschaltkreise in der oben anhand von 7 beschriebenen Weise arbeiten.

Es ist ein (nicht gezeigter) digitaler Schaltkreis vorhanden, der VN und VP in jedem der oben offenbarten Schaltkreise steuert. In einem Ausführungsbeispiel verfügt dieser digitale Schaltkreis über ein lokales Gedächtnis über den Schaltzustand des Schalters. Ein externes Steuerungssystem (Programmierungsschaltkreis 12 in 8) programmiert über eine oder mehrere Datenleitungen 18 sämtliche Schalterspeicher in der Weise, dass diese exklusiv den EIN-, AUS- oder KEIN_WECHSEL-Zustand annehmen. Anschließend wird eine globale Ansteuerungsleitung 14 (siehe 8) verwendet, um den Zustand auf den aktuellen Schaltersteuerschaltkreis anzuwenden.

Auf diese weise sind VN und VP beide gleich Null, bis die Ansteuerungsleitung aktiviert ist. In diesem Zustand behält der Schalter von selbst seinen letzten Zustand bei. Wenn die globale Ansteuerungsleitung 14 aktiviert wird, wird der gespeicherte Schalterzustand an den Schalter selbst übertragen, indem entweder VN auf High (Ausschalten des Schalters) oder VP auf Low (Einschalten des Schalter) oder sowohl VN als auch VP auf Low (keine Änderung des Schaltzustands) gesetzt werden. Die globale Schaltergate Programmierungsspannungsanschlüsse jedes Schalters X1-X3 in 8 sind mit einem Bus 16 verbunden. Der Bus 16 führt die oben beschriebenen Programmierungsspannungen Vdd_CNTL.

Die globale Ansteuerungsleitung 14 ermöglicht in Verbindung mit dem globalen Schaltergateprogrammierungsspannungsbus 16 ein unabhängiges Programmieren der Einschaltspannung jedes Schalters X1-X3. Insbesondere kann jeder Schalter mit dessen eigener eindeutiger Gate-Einschaltspannung programmiert werden, die verwendet werden kann, um die Einschaltwiderstände sämtlicher Schalter in dem Array einzustellen, um herstellungsbedingte Abweichungen zu korrigieren. In dem hier verwendeten Sinne bezeichnet der Begriff "Einschaltwiderstand" den widerstand des MOSFET zwischen dem Drain und der Quelle, wenn die Vorrichtung eingeschaltet ist. Der Wert dieses Widerstands ergibt sich aus der Spannung zwischen Gate und Source sowie aus vielen Prozessparametern der Herstellung. Da die Prozessparameter gewöhnlich über den Wafer hinweg variieren, ist es wahrscheinlich, dass sich die Einschaltwiderstände von Schalter zu Schalter abhängig von der Stelle des Wafers, von der der Chip stammt, unterscheiden. Solche herstellungsbedingte Abweichungen lassen sich durch ein Ändern der Spannung an dem Gate des MOSFET ausgleichen. Durch Programmieren unterschiedlicher Gate-Spannungen können unterschiedliche Einschaltwiderstände programmiert werden. Diese Technik kann verwendet werden, um Abweichungen in der Bauelementcharakteristik zu korrigieren, sowie um gesteuerte Einschaltwiderstandswerte für andere Anwendungen zu programmieren.

Der Einschaltwiderstand in einem Array kann mittels des Programmierungsschwingungsverlaufs gemäß 7 gesteuert werden, indem die während des EIN-Zyklus von Schalter zu Schalter angewendete Gate-Spannung verändert wird. Zunächst werden sämtliche Schaltersteuerschaltkreise abgewählt (d. h. VN und VP wird in sämtlichen Schaltkreisen mittels der globalen Ansteuerungsleitung 14 auf Low gesetzt) und anschließend wird die für einen ersten Schalter bestimmte Gate-Spannung an den globalen Gatespannungsbus 16 angelegt. Der (erste) Schalter, der diese Spannung empfängt, wird dann auf den EIN-Zustand "programmiert" (d. h. der Schalter wird aktiviert, so dass dessen Widerstand von dem Megaohmbereich auf einige Hundert Ohm sinkt, und zwischen der Source und dem Drain der Vorrichtung Strom zu fließen beginnt). Sobald die Spannung sich stabilisiert hat, wird der Programmierungsschaltkreis 12 ausgeschaltet. Anschließend wird die Gate-Spannung für einen zweiten Schalter an den globalen Gatespannungsbus 16 angelegt. Der (zweite) Schalter, der diese Spannung empfängt, wird anschließend auf den EIN-Zustand programmiert. Diese Folge kann wiederholt werden, bis jeder Schalter in dem Array seine korrekte Einschaltspannung empfängt. Außerdem können Gruppen von Schalter, die ähnliche Einschaltspannungen aufweisen, gleichzeitig vorgespannt werden, indem die globale Gate-Spannung vor einem Einschalten jedes Schalters in dem Array nicht verändert wird. Schließlich könnten in einem Array für jede Zeile von Schaltern gesonderte Programmierungsspannungsbusse 16 verwendet werden, um die Geschwindigkeit des Programmierens zu steigern.

Noch immer Bezug nehmend auf 8, kann ein erster Ultraschalltransducer U1 durch den Ultraschalltreiber 10 getrieben werden, wenn sich ein Sende-/Empfangs-(T/R)-Schalter 20 (Transmit/Receive) in seinem Schalterzustand für Senden befindet, und der Schalter X1 eingeschaltet ist; ein zweiter Ultraschalltransducer U2 kann durch den Ultraschalltreiber 10 getrieben werden, wenn sich der T/R Schalter 20 in seinem Schalterzustand für Senden befindet, und beide Schalter X1 und X2 eingeschaltet sind; und ein dritter Ultraschalltransducer U3 kann durch den Ultraschalltreiber 10 getrieben werden, wenn sich der T/R Schalter 20 in seinem Schalterzustand für Senden befindet, und sämtliche Schalter X1, X2 und X3 eingeschaltet sind. In diesem Fall, bei dem keine Vorwiderstände vorausgesetzt werden, muss eine Einschalt-Folge nachgereicht werden, um einen Gleichstrompfad während des Programmierens vorzusehen. Beispielsweise seien drei Schalter: X1, X2, und X3 von links nach rechts kaskadiert, wobei Schalter X1, mit dem Ultraschalltreiber verbunden ist, dann muss zuerst X1 eingeschaltet werden. Hierdurch wird der von X1 und X2 gemeinsam verwendete Anschluss über X1 mit dem Ultraschalltreiber verbunden. Anschließend kann X2 eingeschaltet werden, wodurch der von X2 und X3 gemeinsam verwendete Anschluss ebenfalls mit dem Treiber verbunden wird. Zuletzt kann X3 ebenfalls eingeschaltet werden. Im Empfangsmodus werden die durch den entsprechenden Ultraschalltransducer detektierten zurückkehrenden Signale von einem Empfänger 22 über die entsprechenden Schalter und über den auf seinen Schalterzustand für Empfang geschalteten T/R Schalter 20 entgegengenommen.

Bevor die Schalter programmiert werden können, um herstellungsbedingte Abweichungen zu korrigieren, muss eine Kalibrierung durchgeführt werden. In Abhängigkeit von dem Grad der benötigten Genauigkeit, könnte eine Kalibrierung an einem oder zwei veranschaulichten Schaltern (die z.B. jeweils an den Enden eines Arrays von Schaltern angeordnet sind) durchgeführt werden und in letzterem Fall ein Mittelwert verwendet werden. Eine Kalibrierung könnte auch nur einmal erfolgen (z.B. während der Herstellung) und dann während des Betriebs verwendet werden. Ferner könnten komplexere Algorithmen, die eine Funktion von Gruppen einiger oder aller Schalter sind, verwendet werden. Diese könnten Histogramme, Mittelungsverfahren, statistische Verfahren, usw. einschließen, die sich am besten zum Bestimmen eines kennzeichnenden Indikators für eine Kalibrierung eignen. Eine Kalibrierung könnte auch wiederholt während des Betriebs durchgeführt werden, um Veränderungen von Parametern aufgrund von Temperaturschwankungen auszugleichen. Außerdem könnte ein Schalterwiderstand in manchen Anwendungen auch durch das System angepasst werden, um eine Verzögerung und/oder Dämpfung in gewissen Anwendungen zu verbessern.

Ein Hochspannungsumschalt-Schaltkreis zu dem gehören: ein Schalter X1-X3, der EIN- und AUS-Zustände und eine parasitäre Gatekapazität aufweist, und ein Steuerschaltkreis C1-C3, der dazu dient, den Schalter ein- und auszuschalten. Der Schalter enthält ein Paar DMOS-FETs MD1 und MD2 mit einem gemeinsam benutzten Gateanschluss, wobei die Quellen der DMOS-FETs miteinander verbunden sind und die Drains der DMOS-FETs mit den Eingangs- bzw. Ausgangsanschlüssen S1 und S2 des Schalters verbunden sind und mit einem Vorspannungspegel vorgespannt sind. Zu dem Steuerschaltkreis gehören: ein Programmierungstransistor M4, dessen Drain an den gemeinsam benutzten Gateanschluss des Schalters angeschlossen ist, dessen Source verbunden ist, um eine Programmierungsspannung entgegenzunehmen, und dessen Gate verbunden ist, um eine Gate-Spannung des Programmierungstransistors entgegenzunehmen; eine erste Schaltung 12, die dazu dient, einen ersten Übergang von einem ersten Pegel zu einem zweiten (niedrigeren) Pegel der Programmierungsspannung zu veranlassen; und eine zweite Schaltung M7 und M8, die dazu dient, einen zweite Übergang von einem ersten Pegel zu einem zweiten Pegel der Gate-Spannung des Programmierungstransistors zu veranlassen. Der zweite Pegel der Programmierungsspannung ist um einen ausreichenden Betrag höher als der Vorspannungspegel, um den Schalter einzuschalten. Der erste Pegel der Gate-Spannung des Programmierungstransistors ist etwa gleich dem ersten Pegel der Programmierungsspannung, und der zweite Pegel der Gate-Spannung des Programmierungstransistors ist um einen ausreichenden Betrag niedriger als der zweite Pegel der Programmierungsspannung, um den Programmierungstransistor einzuschalten, wobei der zweite Pegel der Programmierungsspannung über den Programmierungstransistor auf den gemeinsam benutzten Gateanschluss des Schalters angelegt wird.

Während die Erfindung anhand von bevorzugten Ausführungsbeispielen beschrieben wurde, ist es dem Fachmann klar, dass an deren Elementen vielfältige Änderungen vorgenommen werden können und die Beispiele durch äquivalente Ausführungen substituiert werden können, ohne dass der Schutzumfang der Erfindung berührt ist. Darüber hinaus können vielfältige Abwandlungen durchgeführt werden, um eine spezielle Situation an die Lehre der Erfindung anzupassen, ohne von dem hauptsächlichen Gegenstand der Erfindung abzuweichen. Demzufolge ist es nicht beabsichtigt, die Erfindung auf das spezielle Ausführungsbeispiel zu beschränken, das als die am besten geeignete Weise der Verwirklichung der Erfindung erachtet wird, vielmehr soll die Erfindung sämtliche Ausführungsbeispiele einbeziehen, die in den Schutzbereich der beigefügten Patentansprüche fallen.


Anspruch[de]
  1. Schaltkreis, zu dem gehören:

    ein Schalter mit EIN- und AUS-Zuständen und mit einer parasitären Gatekapazität, wobei der Schalter ein Paar DMOS-FETs (MD1 und MD2) mit einem gemeinsam benutzten Gateanschluss enthält, die Quellen der DMOS-FETs miteinander verbunden sind, und die Drains der DMOS-FETs mit den Eingangs- bzw. Ausgangsanschlüssen (S1 und S2) des Schalters verbunden und mit einem Vorspannungspegel vorgespannt sind; und

    ein Steuerschaltkreis zum Ein- und Ausschalten des Schalters, wobei zu dem Steuerschaltkreis gehören:

    ein Programmierungstransistor (M4), dessen Drain an den gemeinsam benutzten Gateanschluss des Schalters angeschlossen ist, dessen Source verbunden ist, um eine Programmierungsspannung entgegenzunehmen, und dessen Gate verbunden ist, um eine Gate-Spannung des Programmierungstransistors entgegenzunehmen;

    eine erste Schaltung (12), die dazu dient, einen ersten Übergang von einem ersten Pegel der Programmierungsspannung zu einem zweiten Pegel der Programmierungsspannung zu veranlassen, wobei der zweite Pegel der Programmierungsspannung niedriger ist als der erste Pegel der Programmierungsspannung, und um einen ausreichenden Betrag höher ist als der Vorspannungspegel, um den Schalter einzuschalten; und eine zweite Schaltung (M7 und M8), die dazu dient einen zweiten Übergang von einem ersten Pegel der Gate-Spannung des Programmierungstransistors zu einem zweiten Pegel der Gate-Spannung des Programmierungstransistors zu veranlassen, wobei der erste Pegel der Gate-Spannung des Programmierungstransistors etwa gleich dem ersten Pegel der Programmierungsspannung ist, und der zweite Pegel der Gate-Spannung des Programmierungstransistors um einen ausreichenden Betrag niedriger ist als der zweite Pegel der Programmierungsspannung, um den Programmierungstransistor einzuschalten, wobei der zweite Pegel der Programmierungsspannung über den Programmierungstransistor an den gemeinsam benutzten Gateanschluss des Schalters angelegt wird.
  2. Schaltkreis nach Anspruch 1, bei dem die zweite Schaltung eine floatende Steuerlogik (10) aufweist.
  3. Schaltkreis nach Anspruch 1, bei dem die zweite Schaltung einen Pegelumsetzer (12, 14) aufweist.
  4. Schaltkreis nach Anspruch 1, bei dem die erste Schaltung nach dem zweiten Übergang einen dritten Übergang von dem zweiten Pegel der Programmierungsspannung zurück zu dem ersten Pegel der Programmierungsspannung veranlasst, und die zweite Schaltung einen vierten Übergang von dem zweiten Pegel der Gate-Spannung des Programmierungstransistors zurück zu dem ersten Pegel der Gate-Spannung des Programmierungstransistors veranlasst.
  5. Schaltkreis nach Anspruch 4, zu dem ferner gehören:

    ein Treiberschaltkreis (10), der an den Eingangsanschluss des Schalters gekoppelt ist, und ein Ultraschalltransducer, der an den Ausgangsanschluss des Schalters gekoppelt ist und durch den Treiberschaltkreis getrieben wird, wenn der Schalter und der Treiberschaltkreis beide eingeschaltet sind.
  6. Schaltkreis nach Anspruch 5, zu dem ferner gehören:

    ein Empfänger (22), der an den Eingangsanschluss des Schalters gekoppelt ist, und ein Ultraschalltransducer, der an den Ausgangsanschluss des Schalters gekoppelt ist, wobei der Ultraschalltransducer an den Empfänger gekoppelt ist, wenn der Schalter und der Empfänger beide eingeschaltet sind.
  7. Schaltkreis nach Anspruch 4, bei dem die erste Schaltung einen fünften Übergang von dem ersten Pegel der Programmierungsspannung zu einem dritten Pegel der Programmierungsspannung veranlasst, der niedriger ist als der zweite Pegel der Programmierungsspannung und ausreichend nahe an dem Vorspannungspegel, um den Schalter auszuschalten; und die zweite Schaltung einen sechsten Übergang von dem ersten Pegel der Gate-Spannung des Programmierungstransistors zu einem dritten Pegel der Gate-Spannung des Programmierungstransistors veranlasst, der um einen ausreichenden Betrag niedriger ist als der dritte Pegel der Programmierungsspannung, um den Programmierungstransistor einzuschalten, wobei der dritte Pegel der Programmierungsspannung über den Programmierungstransistor an den gemeinsam benutzten Gateanschluss des Schalters angelegt wird.
  8. Schaltkreis nach Anspruch 7, bei dem die erste Schaltung nach dem sechsten Übergang einen siebenten Übergang von dem dritten Pegel der Programmierungsspannung zurück zu dem ersten Pegel der Programmierungsspannung veranlasst, und die zweite Schaltung einen achten Übergang von dem dritten Pegel der Gate-Spannung des Programmierungstransistors zurück zu dem ersten Pegel der Gate-Spannung des Programmierungstransistors veranlasst, und die erste Schaltung nach dem achten Übergang einen neunten Übergang von dem ersten Pegel der Programmierungsspannung zurück zu dem zweiten Pegel der Programmierungsspannung veranlasst, und die zweite Schaltung einen zehnten Übergang von dem ersten Pegel der Gate-Spannung des Programmierungstransistors zu einem vierten Pegel der Gate-Spannung des Programmierungstransistors veranlasst, der ausreichend nahe an dem zweite Pegel der Programmierungsspannung liegt, um den Programmierungstransistor auszuschalten.
  9. Schaltkreis nach Anspruch 1, zu dem ferner ein dritter Schaltkreis zum Abschalten des Schalters gehört, wobei der dritte Schaltkreis einen Transistor aufweist, dessen Drain an den gemeinsam benutzten Gateanschluss des Schalters angeschlossen ist und dessen Source mit den verbundenen Quellen des Schalters verbunden ist.
  10. Schaltkreis nach Anspruch 1, zu dem ferner gehören:

    mehrere Ultraschalltransducer (U1-U3);

    eine Treiberschaltung (10);

    ein Empfänger (22); und

    mehrere Hochspannungsumschalt-Schaltkreise (X1-X3), die mit der Vielzahl von Ultraschalltransducern verbunden sind, wobei jeder der Umschalt-Schaltkreise einen entsprechenden Schalter nach Anspruch 1 aufweist, wobei die Treiberschaltung oder der Empfänger mittels eines oder mehrerer der Schalter an einen beliebigen der Ultraschalltransducer gekoppelt wird.
Es folgen 6 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com