PatentDe  


Dokumentenidentifikation DE102004040432A1 20.10.2005
Titel Integrierte Speicherschaltung und Verfahren zum automatischen Erkennen von Fehlern in der integrierten Speicherschaltung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Pöchmüller, Peter, 82008 Unterhaching, DE
Vertreter Wilhelm & Beck, 80636 München
DE-Anmeldedatum 20.08.2004
DE-Aktenzeichen 102004040432
Offenlegungstag 20.10.2005
Veröffentlichungstag im Patentblatt 20.10.2005
IPC-Hauptklasse G11C 29/00
Zusammenfassung Integrierte Speicherschaltung mit
einem mit einer Adresse adressierbaren Datenspeicherbereich (2) zum Speichern von Nutzdaten;
einem dem Datenspeicherbereich (2) zugeordneten Prüfspeicherbereich zum Speichern eines Prüfbits, das den in dem Datenspeicherbereich (2) gespeicherten Nutzdaten zugeordnet ist, einen redundanten Datenspeicherbereich (13);
einer Überprüfungseinheit (9) zum Feststellen, ob beim Auslesen der Nutzdaten aus dem Datenspeicherbereich (2) ein Resultat einer Prüffunktion, die auf die ausgelesenen Nutzdaten ausgeführt wird, mit dem den Nutzdaten zugeordneten Prüfbit übereinstimmt; und
eine Redundanzeinheit (10), die dem Datenspeicherbereich (2) abhängig von einem Feststellungsergebnis in der Überprüfungseinheit den redundanten Datenspeicherbereich (13) zuordnet, so dass bei einem nachfolgenden Adressieren des Datenspeicherbereichs (2) stattdessen auf den redundanten Datenspeicherbereich (13) zugegriffen wird.

Beschreibung[de]

Die Erfindung betrifft eine integrierte Speicherschaltung, die automatisch Fehler erkennt und diese repariert. Die Erfindung betrifft weiterhin ein Verfahren zum automatischen Erkennen von Fehlern in einer integrierten Speicherschaltung.

Die Qualität und Funktionsfähigkeit von elektronischen Komponenten, die DRAM-Speicherschaltungen enthalten, werden durch Degradationsmechanismen beeinträchtigt. Einer der Mechanismen besteht darin, dass die Speicherzellen der Speicherschaltungen aufgrund der Wärmeentwicklungen beim Auflöten der Speicherschaltungen auf Speichermodule degradieren können. Die Wärmeentwicklung kann beispielsweise zu einer Abnahme der Datenhaltezeit führen, die zu Speicherzellen mit Randverhalten führt, bei dem sie den Modultest zwar bestehen, jedoch in der späteren Anwendung nicht korrekt arbeiten. Zusätzlich tritt als zweiter Degradationsmechanismus die Degradation an Schwachstellen während des Betriebs der späteren Anwendung auf, was zu einer Fehlfunktion nach einer bestimmten Betriebsdauer führt. Diese Fehler sind dann in der Regel permanent und machen einen Austausch des Speichermoduls notwendig, da ein Reparieren der fehlerhaften Speicherschaltung im laufenden Betrieb nicht möglich ist.

Herkömmliche Fehlerkorrekturverfahren in integrierten Speicherschaltungen sehen vor, dass für jeweils acht Nutzdatenbits drei Reparaturbits vorzusehen sind, damit der Ausfall eines der Nutzdatenbits mithilfe der Reparaturbits korrigiert werden kann, so dass die ursprünglichen Daten wieder hergestellt werden. Das Vorsehen einer solchen Fehlerkorrektur in einer integrierten Speicherschaltung würde einen erheblichen zusätzlichen Flächenbedarf für die Reparaturbits benötigen und kommt daher für viele Anwendungen der integrierten Speicherschaltung aufgrund der hohen Kosten nicht in Betracht.

Es ist Aufgabe der vorliegenden Erfindung, eine integrierte Speicherschaltung und ein Verfahren zur Verfügung zu stellen, wobei Fehler in einer integrierten Speicherschaltung während des Betriebs der Speicherschaltung automatisch erkannt werden können und diese Fehler repariert werden können.

Diese Aufgabe wird durch die integrierte Speicherschaltung nach Anspruch 1 sowie das Verfahren nach Anspruch 5 gelöst.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine integrierte Speicherschaltung mit einem mit einer Adresse adressierbaren Datenspeicherbereich zum Speichern von Nutzdaten, einen dem Datenspeicherbereich zugeordneten Prüfspeicherbereich zum Speichern eines Prüfbits bezüglich der in dem Datenspeicherbereich gespeicherten Nutzdaten und einem redundanten Datenspeicherbereich vorgesehen. Die integrierte Speicherschaltung umfasst weiterhin eine Überprüfungseinheit zum Feststellen, ob beim Auslesen der Nutzdaten aus dem Datenspeicherbereich ein Resultat einer Prüffunktion, die auf die ausgelesenen Nutzdaten ausgeführt wird, mit dem den Nutzdaten zugeordneten Prüfbit übereinstimmt. In einer Redundanzeinheit wird der Adresse des Datenspeicherbereichs abhängig von einem Feststellungsergebnis in der Überprüfungseinheit der redundante Datenspeicherbereich zugeordnet, so dass bei einem nachfolgenden Adressieren des Datenspeicherbereichs statt dessen auf den redundanten Datenspeicherbereich zugegriffen wird.

Die integrierte Speicherschaltung hat den Vorteil, dass bei jedem Auslesen von Nutzdaten aus dem Datenspeicherbereich diese mithilfe der Prüffunktion und des Prüfbits überprüft werden, so dass das Auftreten eines Fehlers erkannt werden kann.

Mithilfe der Redundanzeinheit wird beim Erkennen eines Fehlers der Datenspeicherbereich durch den redundanten Datenspeicherbereich so ersetzt, dass bei einem nächsten Adressieren des Datenspeicherbereichs mit der Adresse, an der zuvor ein Fehler aufgetreten ist, Daten in den redundanten Datenspeicherbereich geschrieben bzw. ausgelesen werden. Zwar werden beim ersten Auslesen der fehlerhaften Daten diese von der Speicherschaltung ausgegeben, da jedoch nicht jeder Fehler zwangsläufig zu einer Funktionsstörung in der Applikation führt, kann dieser einmalige Fehler in vielen Fällen toleriert werden.

Die Redundanzeinheit kann einen Fehleradressenspeicher aufweisen, in den bei Feststellen, dass das Resultat der Prüffunktion und das Prüfbit voneinander abweichen, die Adresse des Datenspeicherbereichs gespeichert wird, wobei die Redundanzeinheit so gestaltet ist, dass bei einem Anliegen einer Adresse, die der gespeicherten Adresse entspricht, auf den redundanten Datenspeicherbereich zugegriffen wird. Auf diese Weise kann nach dem Erkennen eines Fehlers die Adresse des fehlerhaften Datenspeicherbereichs dauerhaft gespeichert werden und beim nachfolgenden Adressieren des Datenspeicherbereichs auf den redundanten Datenspeicherbereich zugegriffen werden.

Gemäß einer weiteren Ausführungsform der Erfindung weist die Datenspeichereinheit DRAM-Speicherzellen auf, wobei eine Selbstauffrischschaltung vorgesehen ist, die selbsttätig einen Auffrischvorgang mit den Speicherzellen durchführt. Die Selbstauffrischschaltung ist ausgestaltet, um Nutzdaten aus dem Speicherbereich mit der Adresse beim Auffrischen der Speicherzellen auszulesen und der Überprüfungseinheit zu übergeben. Auf diese Weise kann bei einem Auffrischvorgang der Speicherbereiche im Rahmen eines Selbstauffrischens der Speicherzellen kontinuierlich überprüft werden, ob die Speicherschaltung fehlerhafte Speicherzellen aufweist und diese Speicherzellen durch Ersetzen des Datenspeicherbereichs, in dem sich sie fehlerhafte Speicherzelle befindet, durch einen redundanten Datenspeicherbereich zu korrigieren.

Gemäß einer bevorzugten Ausführungsform ist die Prüffunktion eine Paritäts-Funktion („parity check"-Funktion), bei der überprüft wird, ob die Summe der einzelnen Bits der Nutzdaten an der Adresse des Datenspeicherbereichs gerade oder ungerade ist.

Gemäß einem weiteren Aspekt der vorliegenden Erfindung ist ein Verfahren zum automatischen Erkennen von Fehlern in einer integrierten Speicherschaltung vorgesehen. Das Verfahren umfasst die Schritte des Auslesens von Nutzdaten aus einem mit einer Adresse adressierbaren Datenspeicherbereich, des Auslesens eines den Nutzdaten zugeordneten Prüfbit aus einem dem Datenspeicherbereich zugeordneten Prüfspeicherbereich, des Feststellens, ob ein Resultat einer Prüffunktion, die auf die ausgelesenen Nutzdaten ausgeführt wird, mit dem Prüfbit übereinstimmt und des Zuordnens eines redundanten Datenspeicherbereichs zu dem Datenspeicherbereich abhängig von einem Ergebnis des Feststellens, so dass bei einem nachfolgenden Adressieren des Datenspeicherbereichs mit der Adresse statt dessen auf einen redundanten Datenspeicherbereich zugegriffen wird.

Das erfindungsgemäße Verfahren hat den Vorteil, dass während des Betriebs der Speicherschaltung ständig beim Auslesen von Nutzdaten überprüft wird, ob die Nutzdaten ordnungsgemäß gespeichert wurden oder nicht, und dass beim Erkennen eines Fehlers mit der Adresse des ausgelesenen Datenspeicherbereichs ein redundanter Datenspeicherbereich zugeordnet wird, auf den bei einem nachfolgenden Adressieren des Datenspeicherbereichs zugegriffen wird.

Insbesondere wird bei Feststellen, dass das Resultat der Prüffunktion und das Prüfbit voneinander abweichen, die Adresse des Datenspeicherbereichs als Fehleradresse gespeichert, wobei bei einem Anliegen einer Adresse, die der gespeicherten Fehleradresse entspricht, auf den redundanten Datenspeicherbereich zugegriffen wird.

Gemäß einer weiteren Ausführungsform der Erfindung führt die integrierte Speicherschaltung selbsttätig einen Auffrischvorgang mit Speicherzellen des Datenspeicherbereichs durch, wobei bei dem Auffrischvorgang die Nutzdaten aus dem Datenspeicherbereich an der Adresse zum Auffrischen der Speicherzellen ausgelesen werden. Ebenso wie oben beschrieben, wird nun bei den während des Auffrischvorgangs ausgelesenen Nutzdaten festgestellt, ob das Resultat der Prüffunktion, die auf die beim Auffrischvorgang ausgelesenen Nutzdaten ausgeführt wird, mit dem dem Datenspeicherbereich zugeordneten Prüfbit übereinstimmt. Abhängig von dem Feststellungsergebnis wird dem Datenspeicherbereich der redundante Datenspeicherbereich zugeordnet, so dass bei einem nachfolgenden Adressieren des Datenspeicherbereiches mit der Adresse statt dessen auf den redundanten Datenspeicherbereich zugegriffen wird. Auf diese Weise werden die Speicherzellen der integrierten Speicherschaltung permanent während des Auffrischens während eines Selbstauffrischvorgangs auf ihre ordnungsgemäße Funktion überprüft, so dass bei Auftreten eines Fehlers sofort der betreffende Datenspeicherbereich durch einen redundanten Datenspeicherbereich ersetzt werden kann. Da im allgemeinen die Zugriffe auf die Datenspeicherbereiche während eines Selbstauffrischvorgangs sehr viel häufiger sind als Zugriffe aufgrund eines Auslesens bzw. Beschreibens der Speicherzelle können Fehler erkannt und repariert werden, bevor es zu einem externen Zugriff auf den betreffenden Datenspeicherbereich kommt und der Fehler dadurch möglicherweise die Funktion der Anwendung, in der die integrierte Speicherschaltung betrieben wird, stört oder behindert.

Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird nachfolgend anhand der beigefügten Zeichnungen näher erläutert. Es zeigen:

1 eine integrierte Speicherschaltung gemäß einer ersten Ausführungsform der Erfindung, und

2 eine integrierte Speicherschaltung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.

In 1 ist ein Blockschaltbild einer erfindungsgemäßen integrierten Speicherschaltung gemäß einer ersten Ausführungsform dargestellt. Die Speicherschaltung weist ein Speicherzellenfeld 1 mit Speicherzellen (nicht gezeigt) auf, wobei die Speicherzellen in Datenspeicherbereichen 2, z.B. entlang von Wortleitungen bei einem DRAM-Speicherzellenfeld, angeordnet sind, von denen einer beispielhaft gepunktet dargestellt ist. Jedem Datenspeicherbereich 2 ist ein Prüfspeicherbereich 3 zugeordnet, von denen einer beispielhaft gepunktet dargestellt ist. Jeder Datenspeicherbereich weist ein bestimmte Anzahl von Speicherzellen auf, z.B. 32, 64 oder eine andere beliebige Anzahl. Der Speicherbereich der Prüfspeicherbereiche 3 weist vorzugsweise lediglich ein Bit auf, um ein einzelnes Prüfbit zu speichern.

Beispielsweise sind die Speicherzellen des Speicherzellenfeldes 1 als DRAM-Speicherzellen ausgebildet. Sie können jedoch auch als andere Arten von Speicherzellen konstruiert sein, wie beispielsweise SRAM-, MRAM oder sonstige Arten von Speicherzellen.

Um die Speicherzellen des Speicherzellenfeldes 1 zu adressieren, sind erste Ausleseverstärker 4 und zweite Ausleseverstärker 5 vorgesehen, mit denen das aus den jeweiligen Speicherzellen auszulesende Datum verstärkt wird. Die ersten und zweiten Ausleseverstärker 4, 5 dienen beim Schreiben eines Datums in die Speicherzellen als Signaltreiber. Die Datenspeicherbereiche 2 bzw. die Prüfspeicherbereiche 3 in dem Speicherzellenfeld 1 können über Zeilenadressen ZA und Spaltenadressen SA adressiert werden, so dass ein über die zweiten Ausleseverstärker 5 und die ersten Schreibleseverstärker 4 anliegendes Datum in die Speicherzellen des adressierten Datenspeicherbereiches 2 bzw. über die ersten und zweiten Schreibleseverstärker 4, 5 ausgelesen werden können.

Die in das Speicherzellenfeld 1 hineinzuschreibenden Daten werden an Dateneingängen 7 der integrierten Speicherschaltung bereit gestellt und über eine Schalteinrichtung 6 auf internen Datenleitungen 8 an die zweiten Schreibleseverstärker 5 übertragen. Die zu schreibenden Daten liegen an einer Überprüfungseinheit 9 an, die aus den zu schreibenden Daten ein Prüfbit generiert und in den dem adressierten Datenspeicherbereich 3 zugeordneten Prüfspeicherbereich 3 hineinschreibt.

Zum Auslesen werden die Daten über die internen Datenleitungen 8 von den zweiten Schreibleseverstärkern 5 an die Schalteinrichtung 6 übertragen, die die dort anliegenden Daten gemäß einem Schaltzustand an die externen Datenein-/Ausgänge 7 ausgibt. Beim Auslesen von Daten aus einem Datenspeicherbereich 2 werden die Daten über die internen Datenleitungen 8 von der Überprüfungseinheit 9 empfangen. Ebenso wird das gemeinsam mit den Daten aus dem Datenspeicherbereich aus dem Prüfspeicherbereich 3 empfangene Prüfbit, das den ausgelesenen Daten zugeordnet ist, von der Überprüfungseinheit 9 empfangen. Die Überprüfungseinheit 9 führt auf die aus dem adressierten Datenspeicherbereich empfangenen Nutzdaten eine Prüffunktion aus, deren Resultat ein 1-Bit-Wert ist, der mit dem im Wesentlichen gleichzeitig aus dem Prüfspeicherbereich 3 ausgelesenen Prüfbit verglichen wird. Abhängig von einer Übereinstimmung oder Nichtübereinstimmung des Resultats der Prüffunktion und des Prüfbits wird ein Fehlersignal FS generiert, das an eine Redundanzeinheit 10 weitergeleitet wird. Beispielsweise kann das Fehlersignal einen High-Pegel annehmen, wenn das Resultat der Prüffunktion und das Prüfbit verschieden sind, und einen Low-Pegel annehmen, wenn das Resultat der Prüffunktion und das Prüfbit identisch sind.

Das Fehlersignal FS wird der Redundanzeinheit 10 bereitgestellt, die beim Empfangen eines Fehlersignals, das einen Fehler anzeigt, die Adresse des Datenspeicherbereichs 2, der den Fehler enthält, als Fehleradresse in einem Fehleradressenspeicher 11 speichert. Die Redundanzeinheit 10 hat die Aufgabe, extern anliegende Zeilenadressen EZA und extern anliegende Spaltenadressen ESA zu überprüfen, ob diese bereits als Fehleradressen in dem Fehleradressenspeicher 11 gespeichert sind. Sind die extern anliegenden Adressen EZA, ESA nicht in dem Fehleradressenspeicher 11 gespeichert, so wurde in den entsprechenden Datenspeicherbereich bisher noch kein Fehler erkannt, und die Adresse wird unverändert als Zeilenadresse ZA und Spaltenadresse SA an das Speicherzellenfeld 1 angelegt.

Liegen als externe Adressen EZA, ESA eine Adresse an, die bereits in dem Fehleradressenspeicher 11 als Fehleradresse gespeichert ist, so generiert die Redundanzeinheit 10 ein Schaltsteuersignal SS, das an die Schalteinrichtung 6 angelegt wird. Die Schalteinrichtung 6 verbindet dann die externen Datenein-/Ausgänge 7 über weitere interne Datenleitungen 12 mit einem redundanten Speicher 13, der einen oder mehrere redundante Speicherbereiche umfasst, die vorzugsweise die gleiche Wortgröße aufweisen wie der Datenspeicherbereich 2 im Speicherzellenfeld 1.

Je nachdem, ob nun Daten in die integrierte Speicherschaltung geschrieben werden sollen oder daraus ausgelesen werden sollen, wird nun anstelle des Datenspeicherbereiches 2 der redundante Datenspeicherbereich im redundanten Speicher 13 adressiert, in dem die Daten gespeichert werden und aus dem die Daten entsprechend ausgelesen werden können.

Auf diese Weise ist es möglich, eine integrierte Speicherschaltung bereit zu stellen, die bei Erkennen eines Fehlers in einem Datenspeicherbereich diesen durch Speichern der entsprechenden Fehleradresse in dem Fehleradressenspeicher 11 markiert, so dass bei einem nächsten Adressieren dieses Datenspeicherbereichs statt dessen der redundante Datenspeicherbereich im redundanten Speicher 13 angesprochen wird. Somit kann jeder Auslesevorgang dazu verwendet werden, den gerade adressierten Datenspeicherbereich zu überprüfen und bei Auftreten eines Fehlers zu ersetzen.

Die Prüffunktion ist vorzugsweise eine Paritätsfunktion, deren Resultat angibt, ob die durch die einzelnen Bits dargestellte Wert gerade oder ungerade ist. Die Paritätsfunktion ist in einfacher Weise zu realisieren, indem die einzelnen Bits übertragsfrei addiert werden, wobei das Resultat Null eine gerade Zahl und das Resultat Eins eine ungerade Zahl angibt. Als Prüffunktion kann auch jede andere Funktion gewählt werden, mit der ein 1-Bit-Fehler in den Nutzdaten erkannt werden kann.

Der redundante Datenspeicherbereich 13 kann als Register mit Latch-Zellen oder mit SRAM-Zellen ausgebildet sein, die in der integrierten Speicherschaltung neben dem Speicherzellenfeld 1 angeordnet sind. Alternativ kann der redundante Speicherzellenbereich 13 auch als Teil des Speicherzellenfeldes 1 ausgebildet sein, wobei die Speicherzellen des redundanten Datenspeicherbereichs auf gleiche Weise wie die Speicherzellen des Speicherzellenfeldes 1 ausgebildet sind, z.B. als DRAM-Zellen.

Obwohl die Datenbusbreite des internen Datenbusses 8, des weiteren internen Datenbusses 12 sowie die Anzahl der Datenein-/Ausgänge 7 in 1 lediglich beispielhaft mit vier gezeigt ist, können integrierte Speicherschaltungen auch mit anderen Datenbusbreiten und Breiten der Datenein-/Ausgänge 7 vorgesehen sein.

In 2 ist eine weitere Ausführungsform der vorliegenden Erfindung dargestellt. Die integrierte Speicherschaltung gemäß der 2 weist in den grundlegenden Elementen den gleichen Aufbau auf, wie die Ausführungsform der 1, wobei Elemente gleicher oder ähnlicher Funktion im Wesentlichen mit dem gleichen Bezugszeichen versehen sind. Zusätzlich zu den durch die 1 dargestellten Ausführungsformen ist eine Selbstauffrischeinheit 14 vorgesehen, die ein bei DRAM-Speicherzellen notwendiges Wiederauffrischen der Speicherinhalte unabhängig von extern angelegten Signalen durchführt. Die Selbstauffrischeinheit 14 arbeitet, wenn die integrierte Speicherschaltung deaktiviert ist und keine Speicherzugriffe stattfinden. Dazu generiert die Selbstauffrischeinheit 14 Zeilen und Spaltenadressen ZA, SA, um die Speicherzellen eines Datenspeicherbereiches zu aktivieren, auszulesen und die Inhalte der Speicherzellen erneut in die jeweiligen Speicherzellen hineinzuschreiben, um die darin befindlichen Daten zu erhalten. Verfahren zum Auffrischen von Speicherzellen sind einem Fachmann bekannt und werden daher nicht ausführlich hierin beschrieben. Ein solches Auffrischen erfolgt üblicherweise innerhalb vorgegebener Zeitabstände, z.B. alle 64 ms.

Das Überprüfen, ob das Speicherzellenfeld 1 fehlerhafte Speicherzellen aufweist, kann gemäß der Ausführungsform der 2 auch bei einem Selbstauffrischvorgang durchgeführt werden, wobei das Aktivieren eines Datenspeicherbereichs 2 durch Anlegen der entsprechenden Zeilenadresse und das Aktivieren der betreffenden Zeilenleitung die in dem Datenspeicherbereich 2 und in dem Prüfspeicherbereich 3 befindlichen Daten ausgelesen werden. Die ausgelesenen Daten werden beim Auffrischen der Überprüfungseinheit 9 zugeführt und dort entsprechend dem oben beschriebenen Verfahren das Fehlersignal generiert. Abhängig von dem Fehlersignal wird dann die beim Auffrischvorgang aktivierte Adresse als Fehleradresse gespeichert oder nicht.

Somit kann die integrierte Speicherschaltung selbsttätig während eines Auffrischvorgangs automatisch nach fehlerhaften Speicherzellen suchen und die fehlerhaften Datenspeicherbereiche als Fehleradressen in dem Fehleradressenspeicher 11 kennzeichnen. Insbesondere ist es vorteilhaft, wenn die integrierte Redundanzeinheit 10 und die Selbstauffrischeinheit 14 nach dem Einschalten, d.h. nach dem Anlegen der Versorgungsspannung, zunächst in einen Selbstauffrischmodus versetzt werden, bis mindestens jede der Speicherzellen einmalig aufgefrischt worden ist. Dabei können bereits zu Beginn des Betreibens der integrierten Speicherschaltung 1 feststellbare Fehler erkannt und repariert werden, so dass bei einem erstmaligen Beschreiben der Speicherzellen der integrierten Speicherschaltung bereits am Anfang erkannten fehlerhaften Speicherbereiche 2 nicht mehr zur Speicherung von funktionsrelevanten Daten verwendet werden können.

Um den laufenden Betrieb des Gesamtsystems, in dem die integrierte Speicherschaltung 1 betrieben wird, so wenig wie möglich vom Auftreten eines Fehlers beeinflussen zu lassen, kann vorgesehen sein, dass, wenn ein Fehler während eines Selbstauffrischvorgangs erkannt wird, der Inhalt des fehlerhaften Datenspeicherbereichs 2 z.B. über die Schalteinrichtung 6 in einen dem fehlerhaften Datenspeicherbereich zugeordneten redundanten Datenspeicherbereich des redundanten Speichers 13 kopiert wird, da es möglich ist, dass ein großer Teil der in dem fehlerhaften Datenspeicherbereich 2 gespeicherten Daten gültig ist und lediglich nur eines oder wenige Bits der Nutzdaten fehlerhaft sind. Somit können unter Umständen die Auswirkungen eines aufgetretenen Fehlers auf die Funktionsfähigkeit des Gesamtsystems reduziert werden.

In den in den Figuren gezeigten Ausführungsformen ist aus Gründen der Übersichtlichkeit nur ein redundanter Datenspeicherbereich im redundanten Speicher 13 dargestellt. Es ist jedoch zweckmäßig mehrere solcher redundanten Datenspeicherbereiche 13 vorzusehen, die den einzelnen Speicherplätzen des Fehleradressenspeichers 11 zugeordnet sind, so dass abhängig von der Position der gespeicherten Fehleradresse in dem Fehleradressenspeicher 11 der fehlerhafte Datenspeicherbereich 2 durch den entsprechenden redundanten Datenspeicherbereich repariert wird.

1Speicherzellenfeld 2Datenspeicherbereich 3Prüfspeicherbereich 4erster Schreibleseverstärker 5zweiter Schreibleseverstärker 6Schalteinrichtung 7Datenein-/Ausgänge 8interner Datenbus 9Überprüfungseinheit 10Redundanzeinheit 11Fehleradressenspeicher 12weiterer interner Datenbus 13redundanter Datenspeicherbereich 14Selbstauffrischeinheit

Anspruch[de]
  1. Integrierte Speicherschaltung umfassend:

    einen mit einer Adresse adressierbaren Datenspeicherbereich (2) zum Speichern von Nutzdaten;

    einen dem Datenspeicherbereich (2) zugeordneten Prüfspeicherbereich (3) zum Speichern eines Prüfbits, das den in dem Datenspeicherbereich (2) gespeicherten Nutzdaten zugeordnet ist,

    einen redundanten Datenspeicherbereich (13);

    eine Überprüfungseinheit (9) zum Ausführen einer Prüffunktion auf ausgelesenen Nutzdaten und zum Feststellen, ob beim Auslesen der Nutzdaten aus dem Datenspeicherbereich (2) ein Resultat der Prüffunktion mit dem den Nutzdaten zugeordneten Prüfbit übereinstimmt;

    eine Redundanzeinheit (10), die der Adresse des Datenspeicherbereichs (2) abhängig von einem Feststellungsergebnis in der Überprüfungseinheit (9) den redundanten Datenspeicherbereich (13) zuordnet, so dass bei einem nachfolgendem Adressieren des Datenspeicherbereichs (2) stattdessen auf den redundanten Datenspeicherbereich (13) zugegriffen wird.
  2. Speicherschaltung nach Anspruch 1, wobei die Redundanzeinheit (10) einen Fehleradressenspeicher (11)aufweist, in den beim Feststellen, dass das Resultat der Prüffunktion und das Prüfbit voneinander abweichen, die Adresse des Datenspeicherbereichs (2) gespeichert wird, wobei die Redundanzeinheit (10) so gestaltet ist, dass bei einem Anliegen einer Adresse, die der gespeicherten Adresse entspricht, auf den redundanten Datenspeicherbereich (13) zugegriffen wird.
  3. Speicherschaltung nach Anspruch 1 oder 2, wobei die Datenspeichereinheit (2) DRAM-Speicherzellen aufweist, wobei eine Selbstauffrischschaltung (14) vorgesehen ist, die selbsttätig einen Auffrischvorgang mit den Speicherzellen durchführt, wobei die Selbstauffrischschaltung ausgestaltet ist, um die Nutzdaten aus dem Datenspeicherbereich (2) mit der Adresse beim Auffrischen der Speicherzellen auszulesen, und der Überprüfungseinheit (9) zu übergeben.
  4. Speicherschaltung nach einem der Ansprüche 1 bis 3, wobei die Prüffunktion eine Paritäts-Funktion ist.
  5. Verfahren zum automatischen Erkennen von Fehlern in einer integrierten Speicherschaltung, mit folgenden Schritten:

    Auslesen von Nutzdaten aus einem mit einer Adresse adressierbaren Datenspeicherbereich (2);

    Auslesen eines der Nutzdaten zugeordneten Prüfbits aus einem dem Datenspeicherbereich (2) zugeordneten Prüfspeicherbereich;

    Feststellen, ob ein Resultat einer Prüffunktion, die auf die ausgelesenen Nutzdaten ausgeführt wird, mit dem Prüfbit übereinstimmt;

    Zuordnen eines redundanten Datenspeicherbereich (13) zu dem Datenspeicherbereich abhängig von einem Ergebnis des Feststellens, so dass bei einem nachfolgendem Adressieren des Datenspeicherbereichs(2) mit der Adresse stattdessen auf einem redundanten Datenspeicherbereich (13) zugegriffen wird.
  6. Verfahren nach Anspruch 5, wobei bei Feststellen, dass das Resultat der Prüffunktion und das Prüfbit voneinander abweichen, die Adresse des Datenspeicherbereichs (2) als Fehleradresse gespeichert wird, und wobei bei einem Anliegen einer Fehlerdresse, die der gespeicherten Adresse entspricht, auf den redundanten Datenspeicherbereich (13) zugegriffen wird.
  7. Verfahren nach Anspruch 5 oder 6, wobei die selbsttätig einen Auffrischvorgang mit Speicherzellen des Datenspeicherbereichs (2) durchführt,

    wobei bei dem Auffrischvorgang die Nutzdaten aus dem Datenspeicherbereich (2) mit der Adresse zum Auffrischen der Speicherzellen ausgelesen werden,

    wobei festgestellt wird, ob das Resultat der Prüffunktion, die auf die beim Auffrischvorgang ausgelesenen Nutzdaten ausgeführt wird, mit dem dem Datenspeicherbereich (2) zugeordneten Prüfbit übereinstimmt,

    wobei dem Datenspeicherbereich (2) abhängig von dem Feststellungsergebnis der redundante Datenspeicherbereich (13) zugeordnet wird, so dass bei einem nachfolgendem Adressieren des Datenspeicherbereichs (2) mit der Adresse stattdessen auf den redundanten Datenspeicherbereich (13) zugegriffen wird.
Es folgen 2 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com