PatentDe  


Dokumentenidentifikation DE102004021062A1 24.11.2005
Titel Verfahren zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten
Anmelder Siemens AG, 80333 München, DE
Erfinder Busch, Georg, 48683 Ahaus, DE
DE-Anmeldedatum 29.04.2004
DE-Aktenzeichen 102004021062
Offenlegungstag 24.11.2005
Veröffentlichungstag im Patentblatt 24.11.2005
IPC-Hauptklasse H05K 3/00
IPC-Nebenklasse H05K 3/42   
Zusammenfassung Es wird ein vereinfachtes, kostengünstiges Verfahren zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten vorgeschlagen, welche Stellen aufweisen, an denen Durchkontaktierungen realisiert sind. Ein solches Verfahren verzichtet auf einen sehr aufwändigen Bürstvorgang und verwendet ausschließlich kostengünstige Lackvarianten. Trotzdem wird zusätzlich erreicht, dass weitere Leiterbahnen oder entsprechende Schichten nicht nur bis zu den Durchkontaktierungen, sondern ohne Weiteres sogar direkt darüber hinweg geführt werden können.

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten gemäß dem Oberbegriff des Anspruchs 1.

Bei der Herstellung von Leiterplatten und/oder entsprechenden Konstrukten mit Stellen, an denen Durchkontaktierungen realisiert sind, existiert das Problem, dass eine auf das Leiterbahnenbild aufgebrachte Isolierlack-Schicht insbesondere an den Öffnungskanten der Durchgangsbohrungen der Durchkontaktierungen keine sichere Isolierung gewährleistet.

Der Grund hierfür ist zum einen, dass der Isolierlack in die Durchgangsbohrungen läuft und sich an den Öffnungskanten der Durchgangsbohrungen quasi abstreift. Hierdurch wird die Dicke der Isolierlack-Schicht an den betreffenden Kanten zumindest sehr dünn. Zum anderen ist die Isolierlack-Schicht nicht zu 100% porendicht, so dass es kleine und kleinste Löcher gibt, die den elektrischen Widerstand in Bezug auf die darunter angeordnete elektrisch leitende Schicht, die in diesem Fall die elektrische Durchkontaktierung bildet, kleiner als Unendlich werden lassen.

Dies wirkt sich zum Beispiel dann nachteilig aus, wenn oberhalb der Durchkontaktierung eine weitere elektrisch leitende Schicht, sei es in Form zum Beispiel einer weiteren Leiterbahn oder in Form zum Beispiel einer größeren Fläche, angeordnet wird. Der Vorteil, der hier erzielt wird, ist, dass die Oberfläche der Leiterplatte oder eines entsprechenden Konstrukts wesentlich intensiver genutzt wird. Es werden nämlich auch diejenigen Bereiche verwendet, die ansonsten frei gelassen werden, um Kurzschlüsse zu den Durchkontaktierungen sicher zu verhindern.

Bei den Kurzschlüssen muss es sich dabei nicht zwangsläufig jeweils um extrem niederohmige Kurzschlüsse handeln. Kurzschlüsse sind auch dann vorhanden, wenn der Isolationswiderstand kleiner Unendlich wird, so dass die Möglichkeit besteht, dass Kriechströme fließen.

Aufgabe der vorliegenden Erfindung ist es, ein einfaches und kostengünstiges Verfahren zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten mit Stellen, an denen Durchkontaktierungen realisiert sind, zumindest in deren Nähe weiter Leiterbahnen oder Ähnliches vorgesehen sind, anzugeben.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren gelöst, das die im Anspruch 1 angegebenen Verfahrensschritte aufweist.

Dieses Verfahren hat den Vorteil, dass es einfach in der Abwicklung ist und dass trotzdem sichergestellt ist, dass keine Kurzschlüsse zwischen den Durchkontaktierungen und den zumindest in der Nähe der Durchkontaktierungen angeordneten Leiterbahnen oder dementsprechend Ähnlichen fabriziert sind.

Das Verfahren ist einfach in der Abwicklung und es ist kostengünstig, weil insbesondere ein sehr aufwendiger Bürst-Verfahrensschritt, in dem die Oberfläche der Leiterplatte oder eines entsprechenden Konstrukts gebürstet wird, eingespart wird. Das Verfahren ist auch deshalb einfach und kostengünstig, weil durchwegs Standardmittel verwendbar sind und es somit nicht notwendig ist, Spezialmittel zumindest bei manchen Verfahrensschritten zu verwenden. Das Verfahren gewährleistet die Kurzschlusssicherheit insbesondere auch oberhalb der Durchkontaktierungen, weil oberhalb der Durchkontaktierungen praktisch drei Isolierschichten aufgebracht sind. Erstens ist damit eine insgesamt relativ dicke Gesamtisolierschicht realisiert und ist zweitens die Wahrscheinlichkeit, dass bei drei Isolierschichten dreimal eine offene Pore der jeweiligen Isolierschicht jeweils genau aufeinander trifft, praktisch ausgeschlossen.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.

Danach können identische Standardmittel in mehreren Verfahrensschritten eingesetzt werden, in denen vormals wenigstens zum Teil Spezialmittel erforderlich waren.

Ein weiterer Vorteil ist, dass die Standartmittel kostengünstige Mittel sein können.

Ein weiterer Vorteil ist, dass die oberhalb der Durchkontaktierungen angeordneten Leiterbahnen oder dergleichen mit kostengünstigem Karbon realisiert sein können.

Schließlich ist es vorteilhaft, dass die Vereinzelung der Leiterplatten oder der entsprechenden Konstrukten nach wie vor durch einfaches Fräsen aus einem größeren Gebilde heraus erfolgen kann.

Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand einer Zeichnung näher erläutert.

In der einzigen Figur sind auf der linken Seite die Abläufe eines bisherigen Verfahrens und auf der rechten Seite die Abläufe des erfindungsgemäßen Verfahrens zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten mit Stellen, an denen Durchkontaktierungen im Größenbereich von 20 &mgr;m realisiert sind, in deren Nähe bzw. oberhalb derer weitere Leiterbahnen oder Entsprechendes angeordnet sind, einander gegenübergestellt.

Das bisherige Verfahren weist am Beispiel der Herstellung einer Leiterplatte folgende Verfahrensschritte auf:

  • 1. Bohren der Durchgangsbohrungen für die Durchkontaktierungen;
  • 2. Herstellen der Durchkontaktierungen;
  • 3. Füllen der Bohrungen der Durchkontaktierungen mit einer ätzbeständigen Plugging-Paste (= ein Spezialmittel);
  • 4. Bürsten der Oberflächen, damit es möglich wird, nachfolgend auf planen und sauberen Flächen das Ätzbild (Leiterbahnenbild) zu erzeugen;
  • 5. Ätzen der Leiterplatte, worunter alle Maßnahmen zu verstehen sind, die notwendig sind, dass ein fertiges Leiterbahnenbild erzeugt ist;
  • 6. Lackieren der Oberflächen mit einem Stopplack, so dass eine erste Lackschicht aufgebracht ist, die wenigstens geringfügig die elektrisch leitenden Flächen und Flächenteile (Leiterbahnen) bedeckt und auch die Oberflächen der Durchkontaktierungen und weiter die Zwischenräume zwischen den elektrisch leitenden Flächenteilen wenigstens zum Teil verfüllt;
  • 7. Aufbringen des eigentlichen Isolierlacks (ISO-Lack), so dass insgesamt erstens wieder eine plane Oberfläche gegeben ist und zweitens eine sichere Isolierung in Bezug auf die darunter angeordneten elektrisch leitenden Flächen und Flächenteile besteht, weshalb es dann möglich ist, dass auf diesen Oberflächen weitere elektrisch leitende Flächen und Flächenteile vorsehbar sind mit Ausnahme oberhalb der Durchkontaktierungen, weil dort letztlich durch das Fehlen einer Verfüllung der Durchkontaktierungen doch keine plane Oberfläche entsteht. Hier läuft jedesmal der Lack zumindest etwas in die Durchkontaktierung hinein;
  • 8. Aufbringen von weiteren elektrisch leitenden Flächen und Flächenteilen (zum Beispiel Karbon-Leiterbahnen (1)), wobei aus Gründen der Vermeidung von Kurzschlüssen insbesondere an den Randkanten (2) der Durchgangsbohrungen der Durchkontaktierungen, an denen sich nur eine besonders dünne Isolierung ausbildet, ein relativ großer Abstand eingehalten wird;
  • 9. Prüfen der Leiterplatte, und
  • 10. Vereinzeln der Leiterplatte durch Herausfräsen der Leiterplatte aus einem Verbund von Leiterplatten, in dem eine Leiterplatte aus Gründen der Wirtschaftlichkeit in der Regel hergestellt wird.

Demgegenüber weist das erfindungsgemäße Verfahren am Beispiel der Herstellung einer Leiterplatte folgende Verfahrensschritte auf:

  • 1. Bohren der Durchgangsbohrungen für die Durchkontaktierungen;
  • 2. Herstellen der Durchkontaktierungen;
  • 3. Ätzen der Leiterplatte, worunter alle Maßnahmen zu verstehen sind, die notwendig sind, dass ein fertiges Leiterbahnenbild erzeugt ist;
  • 4. Füllen der Bohrungen der Durchkontaktierungen mit einer Standard-Plugging-Paste (= Standardmittel in Form einer einen Einspareffekt erzielenden und den Verfahrensablauf vereinfachenden kostengünstigen Lackvariante), wobei an dieser Stelle auf ein aufwendiges und teures Bürsten der Oberflächen verzichtet werden kann (dies ergibt zusammen mit dem Weglassen des aufwendigen und teuren Bürstens der Oberflächen vor dem Ätzen, wie das beim vormaligen Verfahrensablauf ansonsten notwendig war, einen weiteren wesentlichen Einsparungseffekt und eine weitere Vereinfachung des Verfahrensablaufs);
  • 5. Lackieren der Oberflächen mit einem Stopplack, so dass eine erste Lackschicht aufgebracht ist, die wenigstens geringfügig die elektrisch leitenden Flächen und Flächenteile (Leiterbahnen) bedeckt und auch die Zwischenräume zwischen den elektrisch leitenden Flächenteilen wenigstens zum Teil verfüllt;
  • 6. Aufbringen des eigentlichen Isolierlacks (ISO-Lack), so dass insgesamt erstens wieder eine plane Oberfläche gegeben ist und zweitens eine sichere Isolierung in bezug auf die darunter angeordneten elektrisch leitenden Flächen und Flächenteile besteht, weshalb es dann möglich ist, dass auf diesen Oberflächen weitere elektrisch leitende Flächen und Flächenteile vorsehbar sind, und zwar auch direkt oberhalb der Durchkontaktierungen;
  • 7. Aufbringen von weiteren elektrisch leitenden Flächen und Flächenteilen (zum Beispiel Karbon-Leiterbahnen (3)), wobei diese elektrisch leitenden Flächen und Flächenteile jetzt auch mindestens bis zu den Durchkontaktierungen und sogar direkt darüber hinweg geführt sein können;
  • 8. Prüfen der Leiterplatte, und
  • 9. Vereinzeln der Leiterplatte durch Herausfräsen der Leiterplatte aus einem Verbund von Leiterplatten, in dem eine Leiterplatte aus Gründen der Wirtschaftlichkeit in der Regel hergestellt wird.

Die Standard-Plugging-Paste, der Stopplack und der Isolierlack können jeweils identisch sein, das heißt aus eben einer einzigen kostengünstigen Lackvariante bestehen.

Das Aufbringen der Lackschichten kann mittels des an sich bekannten und einfach zu realisierenden Siebdruckverfahrens bewerkstelligt werden.


Anspruch[de]
  1. Verfahren zur Herstellung von Leiterplatten und/oder entsprechenden Konstrukten mit Stellen, an denen Durchkontaktierungen im Größenbereich von 20&mgr;m realisiert sind, zumindest in deren Nähe weiter Leiterbahnen oder eine elektrisch leitende Schicht vorgesehen sind, gekennzeichnet durch folgende wesentlichen Verfahrensschritte:

    – Bohren von im Größenbereich von 20 &mgr;m liegenden Durchgangsbohrungen für die nachfolgende Herstellung der Durchkontaktierungen;

    – Durchkontaktieren, indem eine elektrisch leitende Gesamtschicht aufgebaut wird;

    – Ätzen des Leiterbahnenbildes in die elektrisch leitende Gesamtschicht;

    – Bohrungen der Durchgänge füllen mit einem Standardmittel;

    – Lackieren der Oberflächen, auf denen Durchkontaktierungen vorhanden sind, zumindest in deren Nähe später Leiterbahnen vorgesehen sind;

    – Isolierlack (ISO-Lack), welcher ein Standardmittel ist, aufbringen auf die Oberflächen der Leiterplatte und/oder des entsprechenden Konstrukts;

    – Herstellen von oberhalb der Durchkontaktierungen angeordneten Leiterbahnen;

    – Prüfen der Leiterplatte bzw. des entsprechenden Konstrukts;

    – Vereinzeln der Leiterplatte bzw. des entsprechenden Konstrukts
  2. Verfahren nach Anspruch 1, dadurch gekennzeich – net, dass die Standardmittel in den verschiedenen Verfahrensschritten jeweils identisch sind;
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn– zeichnet, dass die Standardmittel in den verschiedenen Verfahrensschritten jeweils kostengünstige Lackvarianten sind.
  4. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zumindest die oberhalb der Durchkontaktierungen angeordneten Leiterbahnen mit Karbon (3) realisiert sind.
  5. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Vereinzeln der Leiterplatten bzw. der entsprechenden Konstrukte durch einen Fräsvorgang bewerkstelligt ist.
Es folgt ein Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com