PatentDe  


Dokumentenidentifikation DE202005014705U1 22.12.2005
Titel Leiterplattenanordnung
Anmelder FUBA PRINTED CIRCUITS GMBH, 37534 Gittelde, DE
Vertreter Sobisch & Callies, 44269 Dortmund
DE-Aktenzeichen 202005014705
Date of advertisement in the Patentblatt (Patent Gazette) 22.12.2005
Registration date 17.11.2005
Application date from patent application 16.09.2005
IPC-Hauptklasse H05K 1/02
IPC-Nebenklasse H05K 3/00   

Beschreibung[de]

Die Erfindung bezieht sich auf eine Leiterplattenanordnung entsprechend dem Oberbegriff des Anspruchs 1.

Elektrische Leiterplatten bestehen im einfachsten Fall aus einer dielektrischen Trägerplatte, die einseitig oder auch beidseitig ein elektrisches Leiterbild trägt. Im letzteren Fall stehen die Leiterbilder regelmäßig über sogenannte Durchkontaktierungen elektrisch in Verbindung. Letztere werden durch durchgängige, innenseitig mit einer metallischen Beschichtung überzogene Bohrungen gebildet, so dass diese Beschichtung ein Element der durch die Leiterbilder dargestellten Schaltung bildet. Neben durchgängigen metallisierten Bohrungen sind die Leiterplatten auch durch sacklochartige metallisierte Bohrungen gekennzeichnet, die immer dann benutzt werden, wenn keine durchgängigen Bohrungen erforderlich sind. Die Leiterplatten sind zur Bestückung mit elektrischen Bauelementen bestimmt, und zwar regelmäßig durch Verlötung.

Derartige Leiterplatten kommen auch in der Form der sogenannten Mehrebenen-Leiterplatten zum Einsatz, bei denen mehrere Trägerplatten übereinander angeordnet sind, zwischen denen sich elektrische Leiterbilder befinden, die zur Gänze oder zumindest teilweise über Durchkontaktierungen untereinander in elektrischer Verbindung stehen.

Die großtechnische Herstellung dieser Leiterplatten erfolgt üblicherweise auf der Grundlage von Fertigungspaneelen, die als Trägerplatten fungieren, aus einem dielektrischen Werkstoff bestehen und regelmäßig mehrere flächige, mit Abstand nebeneinander angeordnete, jeweils eine Leiterplatte bildende Leiterbilder tragen. Die Flächenabschnitte der Trägerplatte zwischen den Leiterbildern werden nach erfolgter Herstellung beim Vereinzeln der Leiterplatten verworfen.

Im Zuge einer fortschreitenden Miniaturisierung und einer hiermit einher gehenden Erhöhung der Bestückungsdichte kommen heute beispielsweise sacklochartige Bohrungen zum Einsatz deren Durchmesser in der Größenordnung von 0,1 mm und deren Tiefe in der Größenordnung von 0,05 mm liegt. Dies wirft zunehmend Probleme auf, die die Sicherung einer durch gleichförmige elektrische Parameter gekennzeichneten, reproduzierbaren Metallisierung insbesondere im Bereich dieser Bohrungen betreffen.

Regelmäßig erfolgt die Herstellung der Leiterplatten und deren Bestückung mit elektrischen Bauteilen in unterschiedlichen Unternehmen, so dass an der Schnittstelle zwischen Hersteller und Nutzer Leiterplatten mit einer definierten Qualität übergeben werden müssen. Dies macht herstellerseitig besondere Maßnahmen zur Qualitätssicherung bzw. zur Qualitätskontrolle erforderlich. Es ist zwar bekannt, das auf einer fertigen Leiterplatte installierte Leitungsnetzwerk einer elektrischen Funktionsprüfung zu unterziehen, und zwar mit dem Ziel unerwünschte Verbindungen zwischen Leitungselementen bzw. unterbrochene Leitungsverbindungen zu erkennen. Diese Testmethode führt jedoch insbesondere bei sehr kleinen Strukturen zu fehlerhaften Aussagen, da z. B. die Metallisierungen u. U. örtlich geschwächt sein können, wobei diese Schwächungen unmittelbar nach der Herstellung mit der vorstehenden Testmethode nicht erkennbar sind. Wird jedoch nutzerseitig die Leiterplatte mit elektrischen Bauelementen bestückt, kann es infolge der durch den Lötvorgang örtlich eingebrachten Wärme zu übermäßigen Dehnungen und örtlichem Trennen von Verbindungen im Bereich dieser Schwächungen kommen. Die ausgerüstete Leiterplatte ist somit nicht einsetzbar und muss verworfen werden.

Es ist vor diesem Hintergrund die Aufgabe der Erfindung, eine Leiterplattenanordnung der eingangs genannten Art mit Hinblick auf eine zumindest herstellerseitig verbesserte Möglichkeit einer realistischen Qualitätskontrolle hin auszugestalten. Gelöst ist diese Aufgabe bei einer solchen Leiterplattenanordnung durch die Merkmale des Kennzeichnungsteils des Anspruchs 1.

Erfindungswesentlich ist hiernach die Anordnung wenigstens eines Teststreifens, nämlich eines elektrischen Leiterelements, das in gleicher Weise wie die Leiterbilder im übrigen hergestellt worden ist und das zumindest eine metallisierte Bohrung einbindet. Der Teststreifen endet in Messpunkten, die beispielsweise eine Widerstandsmessung ermöglichen, wobei der Widerstandsmesswert, gegebenenfalls unter Zugrundelegung eines Toleranzfeldes als Kriterium für eine mögliche Fehlerhaftigkeit des zu prüfenden Produktes herangezogen wird. Die Prüfung wird herstellerseitig zweckmäßigerweise erst durchgeführt, nachdem in einem Ofen eine definierte Wärmebehandlung durchgeführt worden ist, die darauf abzielt, die durch ein Lötverfahren gegebene thermische Belastung möglichst realistisch nachzubilden, und zwar sowohl hinsichtlich der Höhe der einwirkenden Temperaturen als auch deren Zeitablaufs. Zum Zweck der Durchführung dieser Prüfung wird der Teststreifen aus dem Fertigungspaneel beispielsweise durch Fräsen herausgetrennt und anschließend der genannten Wärmebehandlung zugeführt. Es wird somit nicht das Fertigungspaneel in seiner Gesamtheit sondern nur der/die Teststreifen dieser Behandlung unterzogen. Metallisierungen, deren Qualität als nicht tolerierbar anzusehen ist, deren Fehlerhaftigkeit ansonsten erst bei einem Lötprozess, somit auf einer anderen Fertigungsstufe erkennbar wird, können somit bereits herstellerseitig anhand des Verhaltens des Teststreifens unter einem definierten Wärmeeinfluss erkannt werden. Zweckmäßigerweise werden mehrere derartiger Teststreifen entlang der Trägerplatte vorgesehen, um ein hohes Maß an statistischer Absicherung der aus der Widerstandsmessung/den Widerstandsmessungen abgeleiteten Aussage zu gewinnen.

Die Merkmale der Ansprüche 2 und 3 sind auf die nähere Ausgestaltung eines Teststreifens gerichtet. Dieser bildet keinen Bestandteil des eigentlichen Leiterbildes und wird nach erfolgtem Funktionstest, z. B. einer Widerstandsmessung verworfen. Die Teststreifenmessung kann mit der Erhebung einer statistischen Stichprobe verglichen werden, so dass diese mit der Maßgabe in der Fläche der Trägerplatte verteilt angeordnet werden, dass ein hohes Maß an Wahrscheinlichkeit für das Erkennen fehlerhafter, nicht mehr zu tolerierender Qualitätsabweichungen gegeben ist. Von dem Ergebnis der an den einzelnen Teststreifen vorgenommenen Messungen wird somit auf den Zustand des Fertigungspaneels als Ganzes geschlossen. Der Teststreifen besteht hiernach aus einer Mehrzahl an Widerstandselementen, die untereinander über metallisierte Bohrungen in Verbindung stehen. Die Leitungselemente, die somit eine Widerstandskette bilden erstrecken sich beispielsweise oberhalb und unterhalb einer Trägerplatte. Durch das Einbinden mehrerer metallisierter Bohrungen verbessern sich die Aussichten, fehlerhafte Metallisierungen erkennen zu können.

Die Merkmale der Ansprüche 4 bis 6 sind auf die flächenhafte und räumliche Verteilung der Teststreifen gerichtet. So ist bei einer Mehrebenen-Leiterplatte stets jeder der Trägerplatten wenigstens ein Teststreifen zugeordnet. Die Teststreifen befinden sich im übrigen in den Randbereichen der Trägerplatte bzw. des Fertigungspaneels, die nach erfolgtem Funktionstest verworfen werden können. Im Falle mehrerer Teststreifen sind diese in der Ebene vorzugsweise gleichförmig verteilt.

Gemäß den Merkmalen der Ansprüche 7 und 8 ist ein Fertigungspaneel als größte herstellerseitige Fertigungseinheit in mehrere Nutzen unterteilt, deren jeder als Träger einer oder mehrerer Leiterplatten fungiert. Sowohl die herstellerseitige Fertigungseinheit als auch die Nutzen weisen Randbereiche auf, die zur Aufnahme von Teststreifen eingerichtet sind. Diese Ausgestaltung bringt den Vorteil mit sich, dass der Empfänger des Fertigungspaneels einen jeden der regelmäßig mehreren Nutzen vor der Bestückung mit elektrischen Bauelementen nochmals prüfen kann, und zwar in gleicher Weise wie vorstehend bereits beschrieben. Dass heißt, es werden die Teststreifen vereinzelt und nach erfolgter Wärmebehandlung einer Prüfung, beispielsweise einer Widerstandsmessung unterzogen. Auf diese Weise ist eine noch differenziertere Prüfung möglich, und damit ein weiter erhöhtes Maß an statistischer Sicherheit.

Wesentlich ist, dass sich entsprechend den Merkmalen des Anspruchs 9 die Messpunkte in einer frei zugänglichen Oberfläche des Fertigungspaneels befinden, so dass diese mit einer Messeinrichtung in Verbindung bringbar sind.

Eine erfindungsgemäß ausgestaltete Leiterplatte bzw. eine Leiterplattenanordnung bieten sowohl dem Hersteller als auch dem Nutzer dieser Produkte in einfacher Weise ein hohes Maß an Sicherheit, schadhafte Leiterplatten zu erkennen.

Die Erfindung wird im Folgenden unter Bezugnahme auf die in den Zeichnungen schematisch wiedergegebenen Ausführungsbeispiele näher erläutert werden. Es zeigen:

1 eine Draufsicht auf ein erstes Ausführungsbeispiel eines erfindungsgemäß ausgerüsteten Fertigungspaneels;

2 eine vergrößerte Darstellung eines ersten Ausführungsbeispiels eines in das Fertigungspaneel integrierten Teststreifens in einer Draufsicht entsprechend dem Pfeil II der 3;

3 eine Schnittdarstellung des Teststreifens gemäß 2 in einer Ebene III-III;

4. eine vergrößerte Darstellung eines zweiten Ausführungsbeispiels eines in ein Fertigungspaneel integrierten Teststreifens in der Draufsicht entsprechend Pfeil IV der 5;

5 eine Schnittdarstellung des Teststreifens gemäß 4 in einer Ebene V-V;

6 eine Draufsicht auf ein zweites Ausführungsbeispiels eines erfindungsgemäß ausgerüsteten Fertigungspaneels.

Mit 1 ist in 1 ein global rechteckiges Fertigungspaneel bezeichnet, welches vier Leiterplatten 2, 2', 2", 2"' trägt, die jeweils ein zeichnerisch nicht dargestelltes kundenspezifisches elektrisches Leiterbild tragen. Das Fertigungspaneel 1 wird im einfachsten Fall durch eine aus einem dielektrischen Werkstoff bestehende Trägerplatte 8 gebildet, auf der in dem Flächenbereich der genannten Leiterplatten in an sich bekannter Weise Leiterbilder aufgetragen worden sind. In Betracht kommen jedoch auch sogenannte Mehrebenen-Leiterplatten, bei denen eine Trägerplatte beidseitig mit Leiterbildern belegt ist, die untereinander über Durchkontaktierungen leitfähig in Verbindung stehen. Schließlich kann es sich auch um solche Mehrebenen-Leiterplatten handeln, bei denen mehrere, sich parallel zueinander erstreckende dielektrische, wenigstens einseitig mit Leiterbildern bestückte Trägerplatten zu einer Funktionseinheit zusammengefasst sind, bei der die Leiterbilder der einzelnen Trägerplatten wenigstens teilweise über Durchkontaktierungen leitfähig miteinander in Verbindung stehen.

Mit 3, 4 sind erfindungsgemäß Teststreifen bezeichnet, deren jeder, wie die 2 und 3 im Einzelnen zeigen durch Messpunkte 5, 6 charakterisiert ist, welche im Bereich einer freien Oberfläche 7 einer Trägerplatte 8 angeordnet sind. Diese Messpunkte 6, 7 sind als extern abgreifbare Schnittstellen für elektrische Funktionsprüfungen korrigiert, hier zur Prüfung des elektrischen Widerstands zwischen diesen Punkten, die somit die Enden einer Widerstandskette definieren, die aus einer Folge von Leitungselementen 9, 10 besteht, die sich jeweils abwechselnd auf der Oberseite der Trägerplatte 8 bzw. auf der Unterseite, zum Teil in die Substanz der Trägerplatte eingebunden erstrecken. Die Leitungselemente 9, 10 stehen untereinander über Durchkontaktierungen 11 in Verbindung, somit durchgängige Bohrungen der Trägerplatte 8, über welche eine elektrisch leitfähige Verbindung zwischen den ober- und unterseitigen Leitungselementen 9, 10 hergestellt ist. Wesentlich ist, dass sich die Messpunkte 5, 6 für die Durchführung einer Widerstandsmessung zwischen diesen stets in einer frei zugänglichen Oberfläche des Fertigungspaneels 1 befinden.

Die Trägerplatte 8 ist in zeichnerisch nicht dargestellter Weise mit zahlreichen sacklochartigen Bohrungen, sogenannten Microvias versehen, die bezüglich der Trägerplatte 8 ober- und/oder unterseitig angeordnet sein können. Diese, mit Mitteln der Lasertechnik hergestellten, extrem kleinen Bohrungen sind metallisiert und dienen als Anbindungspunkte zur elektrischen Verknüpfung unterschiedlicher Leiterbahnebenen der mehreren Leiterbahnebenen einer Mehrebenen-Leiterplatte.

Eine jede auf vorstehende Weise definierbare, mit derartigen Bohrungen versehene Trägerplatte 8 bildet eine "Microvia-Lage". Erfindungsgemäß ist bei einer Mehrebenen-Leiterplatte jede Microvia-Lage mit wenigstens einem Teststreifen 3' versehen, dessen Messpunkte 5', 6' wiederum in einer äußeren freien Oberfläche 7 gelegen sind, wie z.B. in den 4 und 5 erkennbar ist, welche ein Ausführungsbeispiel eines Teststreifens 3' zeigt, der ausgehend von einer freien Oberfläche 7 einer zweiten Trägerplatte 8' zugeordnet ist, die sich unterhalb einer ersten Trägerplatte 8 befindet.

Der grundsätzliche Aufbau dieses Teststreifens 3' entspricht demjenigen der 2, 3, wobei die Messpunkte 5', 6' über Durchkontaktierungen 12, 13, welche die bezüglich der Darstellung gemäß 5 obere Trägerplatte 8 durchdringen, mit den Enden der durch die Leitungselemente 9', 10' und die Durchkontaktierungen 11' gebildeten Widerstandskette in einer elektrisch leitfähigen Verbindung stehen.

In vergleichbarer Weise sind sämtliche der mehreren Leiterbahnebenen der Mehrebenen-Leiterplatte mit Teststreifen 3' versehen, deren jeweilige Messpunkte sich in einer äußeren freien Oberfläche befinden.

Wesentlich ist, dass sich die Teststreifen außerhalb der Flächenbereiche der Leiterplatten 2 bis 2''' befinden.

Derartige Teststreifen 3, 4, 3' befinden sich regelmäßig in einem Randbereich des Fertigungspaneels 1, wie in 1 gezeigt. Sie können jedoch auch an unterschiedlichen Stellen, einschließlich der sich zwischen den Leiterplatten 2, 2', 2", 2''' erstreckenden Flächenbereiche angeordnet sein, um eine möglichst realistische Funktionsprüfung durchführen zu können.

Die auf diese Weise hergestellten Teststreifen werden aus dem Fertigungspaneel ausgefräst und anschließend einer Wärmebehandlung in einem Durchlaufofen unterzogen, welche darauf abzielt, den Teststreifen einem definierten Wärmeeinfluss auszusetzen, der sowohl hinsichtlich der zugrundeliegenden Temperaturen als auch des zeitlichen Ablaufs einem Lötprozess nachgebildet ist. Der Zweck dieser Wärmebehandlung besteht darin, die durch einen Lötprozess während des Bestückens der Leiterplatte mit elektrischen Bauelementen erzeugte thermische Beanspruchung nachzubilden.

Unvollkommene Metallisierungen, insbesondere im Bereich der genannten sacklochartigen Bohrungen, welche bei einem bloßen Funktionstest der Leiterplatten im thermisch unbelasteten Zustand unentdeckt blieben, die bei einem Lötprozess jedoch beispielsweise zu Unterbrechungen von Leitungsverbindungen führen würden, können bei einem in diesem Sinne thermisch vorbehandelten Teststreifen zuverlässig erkannt werden, nämlich durch eine Messung des elektrischen Widerstands zwischen jeweils zwei Messpunkten 5, 6 bzw. 5', 6'. Für den Fall, dass der ermittelte Widerstandsmesswert außerhalb eines vorgegebenen Toleranzfeldes liegt, kann von einer zumindest qualitativ unzureichenden Metallisierung insbesondere im Bereich der genannten sacklochartigen Bohrung und damit einem defekten Paneel ausgegangen werden. Dies bedeutet, dass alle betroffenen Leiterplatten dieses Paneels, die anhand ihrer Kennzeichnung, z. B. Nummerierung identifizierbar sind, aussortiert und verworfen werden.

Ergibt ein auf diese Weise durchgeführter Funktionstest hingegen, dass die gemessenen Widerstandswerte innerhalb eines Toleranzfeldes liegen, können die den Leiterplatten 2, 2', 2", 2''' zugeordneten Flächenabschnitte vereinzelt, als qualitativ geprüfte elektrische Leiterplatten veräußert und mit elektrischen Bauteilen, nämlich durch Verlötung bestückt werden.

6 zeigt ein Ausführungsbeispiel eines Fertigungspaneels 14, welches wiederum mit Teststreifen 15, 16 in gleicher Weise wie das Fertigungspaneel 1 bestückt ist. Unterschiede zu dem erstgenannten Paneel ! bestehen darin, dass anstelle von vier Leiterplatten 2 bis 2''' nunmehr drei Bestückungsnutzen 17, 18, 19 vorgesehen sind, die voneinander beabstandet sind und die jeweils zwei Leiterplatten 17', 17", 18', 18", 19', 19" aufweisen.

Ein jeder der drei Bestückungsnutzen ist wiederum mit Teststreifen 20, 21 versehen, wobei der Aufbau und die Anordnung dieser Teststreifen in gleicher Weise wie bei dem erstgenannten Ausführungsbeispiel angelegt sind.

Dieses Fertigungspaneel 14 ermöglicht seitens des Herstellers ein Abtrennen der Teststreifen 15, 16 nach einer vorausgegangenen Wärmebehandlung eine globale Qualitätsprüfung, und zwar vor der Auslieferung an einen Kunden der Leiterplatten 17', 17" usw., der diese in der Form der genannten Bestückungsnutzen erhält. Kundenseitig besteht nunmehr nach Vereinzelung der Bestückungsnutzen 17 bis 19 die Möglichkeit, einen weiteren Funktionstest mittels der Teststreifen 20, 21 durchzuführen, wobei diese Teststreifen 20, 21 abgetrennt, einer Wärmebehandlung und anschließend einer Widerstandsmessung unterzogen werden.

Ein im Sinne der 6 konzipiertes Fertigungspaneel ist somit für eine hersteller- und eine kundenseitige Qualitätskontrolle eingerichtet. Im Ergebnis und bezogen auf die einzelne Leiterplatte 17', 17", 18' usw. ergibt sich auf diese Weise ein höherer Grad an statistischer Absicherung der Richtigkeit des Rückschlusses von dem Ergebnis der Widerstandsmessung des Teststreifens/der Teststreifen auf den qualitativen Zustand, insbesondere im Bereich der genannten Metallisierungen der Leiterplatten.


Anspruch[de]
  1. Leiterplattenanordnung, bestehend aus wenigstens einer dielektrischen Trägerplatte (8, 8", 14), die zumindest einseitig mit wenigstens einem elektrischen Leiterbild belegt ist, wobei die genannte Trägerplatte mit jeweils metallisierten durchgängigen und/oder sacklochartigen Bohrungen versehen ist, deren jeweilige Metallisierung ein Element eines Leiterbildes bildet, wobei die Leiterbilder zusammen mit den diesen jeweils zugeordneten Flächenabschnitten der wenigstens einen Trägerplatte (8, 8", 14) elektrische Leiterplatten (2, 2', 2", 2''': 17', 17", 18', 18", 19', 19") bilden, gekennzeichnet durch wenigstens einen Teststreifen (3, 4; 3'; 15, 16, 20, 21), der aus einem, zumindest eine metallisierte Bohrung einbeziehenden, in endseitigen Messpunkten (5, 6; 5', 6') endenden elektrischen Leiterelement besteht, wobei sich der genannte Teststreifen außerhalb des/der Leiterbilder befindet und in gleicher Weise wie diese hergestellt ist.
  2. Leiterplattenanordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Leiterelement des Teststreifens (3, 4; 3'; 15, 16, 20, 21) aus einer Folge von Widerstandselementen (9, 10) besteht, die über metallisierte Bohrungen (11, 12, 13, 11') untereinander in Verbindung stehen und eine Widerstandskette zwischen den genannten Messpunkten bilden.
  3. Leiterplattenanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sich das Leiterelement wenigstens teilweise beiderseits der Trägerplatte (8, 8', 14) erstreckt
  4. Leiterplattenanordnung nach einem der vorrangegangenen Ansprüche 1 bis 3, dadurch gekennzeichnet, dass sich der wenigstens eine Teststreifen (3, 4, 3', 15, 16) in dem Randbereich eines mehrere Leiterplatten tragenden Fertigungspaneels (1, 14) befindet.
  5. Leiterplattenanordnung nach einem der vorrangegangenen Ansprüche 1 bis 4, dadurch gekennzeichnet, dass sich der wenigstens eine Teststreifen in einem Flächenabschnitt zwischen zwei Leiterplatten befindet.
  6. Leiterplattenanordnung nach einem der vorrangegangenen Ansprüche 1 bis 5, dadurch gekennzeichnet, dass bei Mehrebenen-Leiterplatten jeder der mehreren Trägerplatten (8, 8') wenigstens ein Teststreifen (3") zugeordnet ist.
  7. Leiterplattenanordnung nach einem der vorrangegangenen Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Fertigungspaneel (14) mehrere, voneinander beabstandete Nutzen (17, 18, 19) aufweist, deren jeder wenigstens eine Leiterplatte (17', 17"; 18', 18"; 19', 19") trägt und dass zumindest einer der genannten mehreren Nutzen mit wenigstens einem Teststreifen (20, 21) versehen ist.
  8. Leiterplattenanordnung nach Anspruch 7, dadurch gekennzeichnet, dass das Fertigungspaneel (14) außerhalb der Flächenabschnitte des/der Nutzen (17, 18, 19) und jeder Nutzen (17, 18, 19) innerhalb seines Flächenabschnitts mit wenigstens einem Teststreifen (15, 16; 20, 21) versehen ist.
  9. Leiterplattenanordnung nach einem der vorrangegangenen Ansprüche 1 bis 8, dadurch gekennzeichnet, dass sich die Messpunkte (5, 6; 5', 6') eines jeden Teststreifens in einer freien, zum Zweck der Durchführung einer elektrischen Funktionsprüfung zugänglichen Oberfläche (7) der Anordnung befinden.
Es folgen 2 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com