PatentDe  


Dokumentenidentifikation DE102004012280B4 29.12.2005
Titel Verfahren zur Herstellung einer Halbleiterstruktur
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Wege, Stephan, 01328 Dresden, DE;
Seitz, Mihel, 01445 Radebeul, DE
Vertreter PAe Reinhard, Skuhra, Weise & Partner GbR, 80801 München
DE-Anmeldedatum 12.03.2004
DE-Aktenzeichen 102004012280
Offenlegungstag 06.10.2005
Veröffentlichungstag der Patenterteilung 29.12.2005
Veröffentlichungstag im Patentblatt 29.12.2005
IPC-Hauptklasse H01L 21/308
IPC-Nebenklasse H01L 21/31   H01L 27/108   H01L 21/8242   

Beschreibung[de]

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiterstruktur.

Aus der EP 0 942 461 A2 ist ein Verfahren zur Reduzierung von schwarzem Silizium bei der Halbleiterfertigung unter Verwendung, einer Abschirmeinrichtung und einer Schutzschicht bekannt.

Die Reduzierung von schwarzem Silizium durch Vorsehen einer dielektrischen Schicht als Abdeckschicht ist aus der EP 0 928 018 A2 bekannt.

2003/0139052 A1 bezieht sich auf die nachträgliche Entfernung von Silizium-Spikes und die Erzeugung einer Schutzschicht gegen schwarzes Silizium.

Die US 2004/0005516 A1 offenbart ein lithographisches Verfahren, bei dem bei der Belichtung Fotolack im Randbereich des Wafers nicht belichtet wird und somit bei der Entwicklung zum Schutz gegen schwarzes Silizium stehen gelassen wird.

Die US 2001/0055664 A1 betrifft ein Verfahren zum Ätzen einer Isolationsschicht unter Verwendungseines, einer Abschirmeinrichtung und Katalysators als Gas oder Zwischenschicht in der elektronischen Komponente.

Obwohl auf beliebige Halbleiterstrukturen anwendbar, bei denen Gräben mittels einer Hartmaske geätzt werden, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik mit Bezug auf Kondensatorgräben (sogenannte "deep trenches") für eine Halbleiterspeichervorrichtung erläutert.

Allgemein erfolgt die Herstellung der Kondensatorgräben durch eine Plasmaätzung in ein kristallines Silizium-Halbleitersubstrat. Bei dieser Plasmaätzung kann sich durch eine nicht vollständige Bedeckung des Randbereichs des Wafers durch die zur Plasmaätzung benötigte Hartmaske sogenanntes "black silicon" bilden. Ausserdem findet am Rand eine Maskenerosion statt.

3 ist eine schematische Darstellung eines beispielhaften Herstellungsverfahrens zur Erläuterung der der vorliegenden Erfindung zugrundeliegenden Problematik.

In 3 bezeichnet Bezugszeichen 1 ein Silizium-Halbleitersubstrat. Auf dem Silizium-Halbleitersubstrat 1 sind eine Siliziumnitridschicht 5, eine Siliziumoxidschicht 10 (z.B. Borsilikatglas), eine Polysiliziumschicht 15, eine Antireflexionsschicht 20 sowie eine darüberliegende Fotolackmaske 25 mit Öffnungen 50 für zu bildende Kondensatorgräben DT vorgesehen.

Bei der Ätzung der Kondensatorgräben DT wird der von dem Schichtstapel nicht bedeckte Randbereich RB des Silizium-Halbleitersubstrats 1 (Wafersubstrat) durch einen metallischen Abschirmring vor einem Ätzangriff durch das Plasma geschützt.

Das Plasma läßt sich aber nicht digital am Randbereich durch den Abschirmring AR abschalten. Vielmehr gibt es eine langreichweitige Wechselwirkung in dem produktiven zentralen Bereich des Wafers hinein. Dies resultiert zum einen durch die mit dem Abschirmring AR verbundene Verbiegung der elektrischen Feldlinien F als auch durch die Störung der Strömungsdynamik am Rande des Abschirmrings AR.

Als Ergebnis zeigen sich nicht vollständig geöffnete Löcher in der Polysiliziumschicht 15, schräg geätzte Löcher oder Löcher mit einer stark reduzierten kritischen Dimension, und zwar vor allem im äußeren Bereich des Wafers, wo die Feldverbiegung am stärksten ist.

Die so geätzten Strukturen in der Polysiliziumschicht 15 erzeugen somit Fehler bei der Strukturübertragung in die darunterliegende Siliziumoxidschicht 10. Diese Fehler in der durch die geätzte Siliziumoxidschicht 10 gebildeten Hartmaske ergeben dann fehlerhafte Kondensatorgräben bei der Ätzung des Silizium-Halbleitersubstrats 1. Somit entstehen zum einen Probleme mit erhöhter Defektdichte und zum anderen kann durch diesen Effekt der Einsatz der Naßchemie für ein isotropes Aufätzen der Kondensatorgräben DT zur Vergrößerung der effektiven Wandfläche massiv gestört werden, so dass wiederum Defektdichteprobleme bzw. elektrische Ausfälle entstehen.

Die der vorliegenden Erfindung zugrunde liegende Aufgabe besteht darin, die Bildung von "black silicon" bei der Kondensatorätzung zu vermeiden, eine bessere Uniformität der kritischen Dimensionen zu gewährleisten und das Phänomen der Maskenerrosion im äußersten Randbereich des Wafers auszuschalten.

Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren für eine Halbleiterstruktur gelöst.

Die vorliegende Erfindung hat den wesentlichen Vorteil, dass die Selektivität bei der Strukturierung der Silizium-Hartmaske über die Fotolackmaske durch Zwischenschaltung der Oxidschicht wesentlich verbessert werden kann.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht im Vorsehen einer dünnen Maskierungsschicht aus Siliziumoxid über und seitlich der zweiten Hartmaskenschicht aus Silizium und über einem freiliegenden Randbereich des Halbleitersubstrats.

Vorzugsweise wird die Maskierungsschicht inklusive einer optionell verwendeten Antireflexionsschicht in einem Ätzreaktor geätzt, wobei der Randbereich durch eine Abschirmeinrichtung, z.B. durch einen Abschirmring, abgedeckt wird. Hierbei wird zweckmäßigerweise eine zum Silizium hochselektive Ätzchemie verwendet. Somit kann sichergestellt werden, dass alle Löcher komplett in die Maskierungsschicht aus Siliziumoxid dimensionstreu übertragen werden. Der eingangs geschilderte Feldlinieneffekt ist geometriebedingt. Dabei spielt die Schichtdicke die entscheidende Rolle. Bei der Ätzung der dünnen Maskierungsschicht aus Siliziumoxid von typischerweise 25 nm ist dieser Effekt zu vernachlässigen.

Danach wird die Ätzung der ersten und zweiten Hartmaskenschicht aus Siliziumoxid bzw. Polysilizium in einem Reaktor ohne störende Abschirmeinrichtung durchgeführt.

Insbesondere dient die Maskierungsschicht aus Siliziumoxid als Hartmaske bei der Strukturierung der zweiten Hartmaskenschicht aus Silizium. Falls aufgrund mangelnder Selektivität zur Fotolackmaske der Abtrag vom Fotolack bzw. eine Aufweitung der kritischen Dimension erfolgen würde, dient die Struktur der Maskierungsschicht aus Siliziumoxid als Maske, welche die kritische Dimension bestimmt.

In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des Erfindungsgegenstandes.

Gemäß einer bevorzugten Weiterbildung wird die Maskierungsschicht aus Siliziumoxid durch einen Abscheidungsprozess vorgesehen.

Gemäß einer weiteren bevorzugten Weiterbildung wird die Maskierungsschicht aus Siliziumoxid durch einen thermischen Oxidationsprozess vorgesehen.

Gemäß einer weiteren bevorzugten Weiterbildung wird die zweite Hartmaskenschicht aus Polysilizium vorgesehen.

Gemäß einer weiteren bevorzugten Weiterbildung wird die zweite Hartmaskenschicht aus amorphem Silizium vorgesehen.

Gemäß einer weiteren bevorzugten Weiterbildung wird zwischen dem Halbleitersubstrat und der ersten Hartmaskenschicht eine Siliziumnitridschicht vorgesehen, welche durch einen fünften Plasmaprozess unter Verwendung der geöffneten ersten Hartmaskenschicht geöffnet wird.

Gemäß einer weiteren bevorzugten Weiterbildung ist der erste Plasmaprozess hochselektiv gegenüber Silizium.

Gemäß einer weiteren bevorzugten Weiterbildung wird die erste Hartmaskenschicht aus Silanoxid hergestellt.

Ein besonderer Vorteil ergibt sich aus der Erfindung bei Verwendung einer ersten Hartmaskenschicht aus Silanoxid. Erfahrungen mit diesem Material haben gezeigt, dass zur Stabilität ein Temperaturschritt benötigt wird. Dieser Effekt läßt sich beispielsweise durch die Abscheidung von einer zweiten Hartmaskenschicht aus Polysilizium auf der ersten Hartmaskenschicht aus Silanoxid erreichen.

Es ist aber durchaus auch vorstellbar, dass man amorphes Silizium abscheidet und die Maskierungsschicht aus Siliziumoxid durch einen Niedrigtemperaturschritt (z.B. nasse thermische Oxidation bei typischerweise 400°C) unterhalb des Phasenübergangs (amorph/kristallin) des Siliziums erstellt. Dies hätte den zusätzlichen Vorteil, dass man die Materialeigenschaften der ersten Hartmaskenschicht aus Silanoxid ohne die Topographie von Polysilizium erhalten könnte. Dies nämlich hätte zur Folge, dass die Dicke einer Antireflexionsbeschichtung unterhalb der Fotolackmaske von typischerweise 80 nm auf typischerweise 40 nm reduziert werden könnte, was bei minimalen Strukturbreiten von unter 100 nm eine deutliche Entspannung des Fotolackbudgets bedeutet.

Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.

Es zeigen:

1a, b schematische Darstellungen aufeinanderfolgender Stadien im Herstellungsverfahren zur Erläuterung einer ersten Ausführungsform der vorliegenden Erfindung;

2a, b schematische Darstellungen aufeinanderfolgender Stadien im Herstellungsverfahren zur Erläuterung einer zweiten Ausführungsform der vorliegenden Erfindung; und

3 eine schematische Darstellung eines beispielhaften Herstellungsverfahrens zur Erläuterung der der vorliegenden Erfindung zugrundeliegenden Problematik.

In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.

1a, b sind schematische Darstellungen aufeinanderfolgender Stadien im Herstellungsverfahren zur Erläuterung einer ersten Ausführungsform der vorliegenden Erfindung.

Gemäß 1a wird im Unterschied zum mit Bezug auf 3 beschriebenen Verfahren nach dem Vorsehen der Schichten 5 aus Siliziumnitrid, 10 aus Borsilikatglas (BSG) und 15 aus Polysilizium eine Siliziumoxidschicht 30 mittels eines CVD-Verfahrens abgeschieden, welche die zweite Hartmaskenschicht 15 aus Polysilizium an ihrer Oberseite und seitlich abdeckt und auch den Randbereich RB des Halbleitersubstrats 1 abdeckt.

Nach dem Vorsehen der Maskierungsschicht 30 aus Siliziumoxid wird, wie bereits im Zusammenhang mit 3 erläutert, eine Antireflexionsschicht 20 und darüber eine Fotolackmaske 25 mit Öffnungen 50 für die späteren Gräben DT vorgesehen.

Hierauf erfolgt eine Reihe von mehreren Plasmaätzschritten.

In einem ersten Plasmaätzschritt werden dann unter Verwendung des bereits beschriebenen Abschirmringes AR die Antireflexionsschicht 20 und die Maskierungsschicht 30 aus Siliziumoxid hochselektiv gegenüber Silizium unter Verwendung der Fotolackmaske 50 geätzt, was zur Struktur führt, die in 1a gezeigt ist.

Weiter mit Bezug auf 1b werden dann weitere Plasmaätzschritte durchgeführt, um sukzessive die Schichten 15 aus Polysilizium, 10 aus BSG-Glas und 5 aus Siliziumnitrid zu öffnen und schließlich in einem abschließenden Ätzschritt Gräben DT im Halbleitersubstrat 1 zu bilden. Dies führt zur in 1b gezeigten Struktur.

2a, b sind schematische Darstellungen aufeinanderfolgender Stadien im Herstellungsverfahren zur Erläuterung einer zweiten Ausführungsform der vorliegenden Erfindung.

Bei der zweiten Ausführungsform gemäß 2 wird im Unterschied zur ersten Ausführungsform die Maskierungsschicht 30' aus Siliziumoxid nicht durch eine Abscheidung, sondern durch eine nasse thermische Oxidation bei 400°C gewonnen. Auch ist bei dieser Ausführungsform die zweite Hartmaskenschicht 15' aus amorphem Silizium und die erste Hartmaskenschicht 10' aus Silanoxid.

Zur Erreichung des Prozeßzustandes gemäß 2b werden in dem ersten Plasmaprozess die Antireflexionsschicht 20 und die Maskierungsschicht 30 hochselektiv gegenüber Silizium geätzt, woran anschließend, wie bereits beschrieben, die Schichten 15', 10' und 5 geöffnet werden und abschließend die Gräben DT 1 im Halbleitersubstrat gebildet werden.

Obwohl die vorliegende Erfindung vorstehend anhand zweier bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.

Insbesondere ist die Erfindung für beliebige Grabenstrukturen verwendbar.

1Halbleitersubstrat DTGraben 5Siliziumnitridschicht 10, 10'Siliziumoxidschicht 15Polysiliziumschicht 15'amorphe Siliziumschicht 20Antireflexionsschicht 25Fotolackmaske 30, 30'Siliziumoxidschicht ARAbschirmring FFeldlinie RBRandbereich 50Maskenöffnung

Anspruch[de]
  1. Verfahren zur Herstellung einer Halbleiterstruktur mit den Schritten:

    Bereitstellen eines Halbleitersubstrats (1) aus Silizium mit einer ersten Hartmaskenschicht (10; 10') aus Siliziumoxid und einer darüberliegenden zweiten Hartmaskenschicht (15; 15') aus Silizium;

    Vorsehen einer Maskierungsschicht (30; 30') aus Siliziumoxid über und seitlich der zweiten Hartmaskenschicht (15; 15') aus Silizium und über einem freiliegenden Randbereich (RB) des Halbleitersubstrats (1);

    Vorsehen einer Fotolackmaske (25) über der Maskierungsschicht (30; 30') mit Öffnungen entsprechend von im Halbleitersubstrat (1) zu bildenden Gräben (DT);

    Öffnen der Maskierungsschicht (30; 30') in einem ersten Plasmaprozess unter Verwendung der Fotolackmaske (25), wobei der Randbereich (RB) durch eine Abschirmeinrichtung (AR) abgedeckt wird;

    Öffnen der ersten Hartmaskenschicht (10; 10') und zweiten Hartmaskenschicht (15; 15') in einem zweiten und dritten Plasmaprozess; und

    Bilden der Gräben (DT) in dem Halbleitersubstrat (1) in einem vierten Plasmaprozess unter Verwendung der geöffneten ersten Hartmaskenschicht (10; 10');

    wobei der Randbereich (RB) im zweiten bis vierten Plasmapro zess nicht durch die Abschirmeinrichtung (AR) abgedeckt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Maskierungsschicht (30) aus Siliziumoxid durch einen Abscheidungsprozess vorgesehen wird.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Maskierungsschicht (30) aus Siliziumoxid durch einen thermischen Oxidationsprozess vorgesehen wird.
  4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Hartmaskenschicht (15) aus Polysilizium vorgesehen wird.
  5. Verfahren nach einem der vorangehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die zweite Hartmaskenschicht (15') aus amorphem Silizium vorgesehen wird.
  6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem Halbleitersubstrat (1) und der ersten Hartmaskenschicht (10; 10') eine Siliziumnitridschicht (5) vorgesehen wird, welche durch einen fünften Plasmaprozess unter Verwendung der geöffneten ersten Hartmaskenschicht (10; 10') geöffnet wird.
  7. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste Plasmaprozess hochselektiv gegenüber Silizium ist.
  8. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste Hartmaskenschicht (10; 10') aus Silanoxid hergestellt wird.
Es folgen 3 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com