PatentDe  


Dokumentenidentifikation DE102004021155B3 29.12.2005
Titel Wanderwellenverstärker
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Grewing, Christian, 40489 Düsseldorf, DE;
Friedrich, Martin, 45892 Gelsenkirchen, DE;
Winterberg, Kay, 47906 Kempen, DE;
Waasen, Stefan van, 47178 Duisburg, DE;
Li Puma, Guiseppe, 44791 Bochum, DE;
Wiesbauer, Andreas, Pörtschach, AT;
Sandner, Christoph, Villach, AT
Vertreter PAe Reinhard, Skuhra, Weise & Partner GbR, 80801 München
DE-Anmeldedatum 29.04.2004
DE-Aktenzeichen 102004021155
Veröffentlichungstag der Patenterteilung 29.12.2005
Veröffentlichungstag im Patentblatt 29.12.2005
IPC-Hauptklasse H03F 3/60
IPC-Nebenklasse H03F 3/45   
Zusammenfassung Wanderwellenverstärker (1) mit einem ersten selbstsperrenden MOS-Transistor (10) mit einem Drain-, Source- und Gate-Anschluss (11, 12, 13), wobei der Drain-Anschluss (11) an einen Knoten (14) einer Drain-Leitung (4), die über einen Anschluss-Widerstand (5) an ein erstes Versorgungsspannungspotenzial (VDD) angeschlossen ist, verbunden ist, wobei der Gate-Anschluss (13) an einen Knoten (16) einer Gate-Leitung (6), an die ein Eingangssignal (IN) eingekoppelt ist, verbunden ist und wobei der Source-Anschluss (12) über einen ersten Widerstand (15) an ein zweites Versorgungsspannungspotenzial (VSS) gekoppelt ist; mit mindestens einem zweiten selbstsperrenden MOS-Transistor (17, 18) mit einem Drain-, Source- und Gate-Anschluss (19-24), wobei der Drain-Anschluss (19, 20) an einen zweiten Knoten (15, 16) der Drain-Leitung (4) verbunden ist, wobei der Gate-Anschluss (23, 24) an einen zweiten Knoten (27, 28) der Gate-Leitung (6) verbunden ist und der Source-Anschluss (21, 22) über einen zweiten Widerstand (29, 30) an das zweite Versorgungsspannungspotenzial (VSS) gekoppelt ist; und mit einem selbstsperrenden Bias-MOS-Transistor (31) mit einem Drain-, Source- und Gate-Anschluss (32, 33, 34), wobei der Drain-Anschluss (32) an eine Referenzstromquelle (35) angeschlossen ist, wobei der Gate-Anschluss (34) an den Drain-Anschluss (32) und über einen Einkoppel-Widerstand (36) an die Gate-Leitung (6) verbunden ist und wobei der Source-Anschluss (33) über einen Anschlusswiderstand (36) an ...

Beschreibung[de]

Die Erfindung betrifft einen Wanderwellenverstärker insbesondere zum Verstärken eines hochfrequenten Signals über einen großen Frequenzbereich.

Wanderwellenverstärker, die auch als verteilte Verstärker (distributed amplifier) bezeichnet werden, dienen der Verstärkung von hochfrequenten Signalen. Dabei sind mehrere Verstärkerstufen so miteinander verschaltet, dass deren Kapazitäten getrennt sind, die Ausgangsströme jedoch additiv miteinander verknüpft sind. Durch das Addieren der verstärkten Ausgangsströme gelingt zunächst zwar nur eine mäßige Verstärkung, die verteilten Kapazitäten erlauben jedoch eine große Frequenzbandbreite.

In der Vergangenheit sind sogenannte Wanderfeldröhren zur Hochfrequenzverstärkung verwendet worden. Heutzutage finden Halbleiterbauelemente (Transistoren) als aktive, verstärkende Elemente Verwendung. Zunehmende Miniaturisierung und die verbreitete Verwendung von Mikrowellen zur Datenübertragung in Frequenzbereichen zwischen beispielsweise 2 und 11 GHz führen vermehrt zum Einsatz von CMOS-Bauelementen. Besonders für zukünftige sogenannte UWB-Übertragungstechniken (ultra wide band) werden geeignete Verstärker benötigt. Um kleine und verbrauchsgünstige Hochfrequenzverstärker zu schaffen, ist der Einsatz von selbstsperrenden CMOS-Transistoren besonders geeignet. Selbstsperrende CMOS-Transistoren erfordern allerdings die Einspeisung eines Vorspannungspotenzials bzw. Bias-Potenzials zur Einstellung ihrer Arbeitspunkte.

Die 1 zeigt einen CMOS-Wanderwellenverstärker nach dem Stand der Technik, wie er beispielsweise in Hee-Tae Ahn, David J. Allstot, "A 0.5-8.5 GHz Fully Differential CMOS Distributed Amplifier" in IEEE Journal of Solid-state Circuist, vol. 37, No. 8, August 2002, dargestellt ist.

Demgemäß sind vier Transistoren T1-T4 vorgesehen, die parallel in Source-Schaltung angeordnet sind. Die Drain-Anschlüsse D der Transistoren T1-T4 sind an eine Drain-Leitung DL angeschlossen, die an ein erstes Versorgungsspannungspotenzial VDD gelegt ist, wobei zwischen den Drain-Anschlüssen D der Transistoren T1-T4 jeweils schematisch Verzögerungselemente DE dargestellt sind. Die Verzögerungselemente DE stellen Eigenschaften der entsprechenden Leitungen dar. Die Drain-Leitung DL ist an dem Drain-Anschluss D des ersten Transistors T1 über einen ersten Widerstand R1 an ein Massepotenzial GND verbunden, und sie ist an dem Drain-Anschluss D des vierten Transistors T4 über einen zweiten Widerstand R2 an das Massenpotenzial GND verbunden. An dem Drain-Anschluss D des vierten Transistors T4 ist ein Ausgangssignal OUT abgreifbar. Die Source-Anschlüsse der Transistoren T1-T4 sind an das Massepotenzial GND verbunden.

Die Gate-Anschlüsse G der Transistoren T1-T4 sind an eine Gate-Leitung GL verbunden, in die an einem Eingangsanschluss IP ein hochfrequentes Eingangssignal IN eingekoppelt ist. Zwischen den Knoten der Gate-Leitung GL, an die die Gate-Anschlüsse G der Transistoren T1-T4 angeschlossen sind, sind schematisch Verzögerungselemente DE als Leitungseigenschaften gezeichnet. Die Gate-Leitung GL ist an dem Gate-Anschluss G des vierten Transistors T4 über einen dritten Widerstand R3 an das Massepotenzial GND angeschlossen. Ferner ist zwischen der Gate-Leitung GL und dem Massepotenzial GND eine Bias-Spannungsquelle VS geschaltet, die die Gate-Leitung GL und somit die Gate-Anschlüsse G der Transistoren T1-T4 auf ein Biaspotenzial UBIAS hebt. Letzteres ist erforderlich, da die Transistoren T1-T4 als selbstsperrende CMOS-Transistoren vorgesehen sind. Das Einkoppeln des Bias-Potenzials über den Eingang bzw. die Gate-Leitung ist jedoch sehr empfindlich gegenüber Temperatur- und Fertigungsschwankungen. Zudem muss das Biaspotenzial UBIAS bei Änderungen des Eingangssignalpegels sorgfältig nachgeführt werden, um die Arbeitspunkteinstellung zu gewährleisten.

Aus der US-Patentschrift US 6,049,250 ist eine ähnliche verteilte Verstärkungsanordnung bekannt mit parallel in Source-Schaltung angeordneten Transistoren, deren Gate-Anschlüsse über Widerstände mit einem Bias-Potenzial beaufschlagt werden. In dem genannten Dokument US 6,049,250 sind die entsprechenden Source-Anschlüsse der Transistoren über weitere Widerstände an Masse verbunden vorgesehen.

Die DE-Offenlegungsschrift DE 198 27 702 A1 offenbart die Ansteuerung eines Endstufentransistors einer Verstärkerschaltung mittels eines Referenzstromtransistors, der räumlich und geometrisch dem Endstufentransistor nachempfunden ist. Der Referenzstromtransistor wird gemäß DE 198 27 702 A1 ferner in einer Stromspiegelschaltung verwendet.

Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Wanderwellenverstärker zu schaffen, der selbstsperrende MOS-Transistoren aufweist, wobei deren Arbeitspunkteinstellung tolerant gegenüber Temperatur und Fertigungsschwankungen aufwandsgünstig vorgenommen ist. Insbesondere soll der Wanderwellenverstärker differenziell ausführbar sein und einen niedrigen Stromverbrauch aufweisen.

Erfindungsgemäß ist diese Aufgabe durch einen Wanderwellenverstärker mit den Merkmalen des Patentanspruchs 1 sowie einen differenziellen Wanderwellenverstärker mit den Merkmalen des Patentanspruchs 4 gelöst.

Demgemäß ist ein Wanderwellenverstärker vorgesehen, mit einem ersten selbstsperrenden MOS-Transistor mit einem Drain-, Source- und Gate-Anschluss, wobei der Drain-Anschluss an einen Knoten einer Drain-Leitung, die über einen ersten Anschluss-Widerstand an ein erstes Versorgungsspannungspotenzial angeschlossen ist, verbunden ist, wobei der Gate-Anschluss an einen Knoten einer Gate-Leitung, an die ein Eingangssignal eingekoppelt ist verbunden ist, und wobei der Source-Anschluss über einen ersten Widerstand an ein zweites Versorgungsspannungspotenzial gekoppelt ist.

Der erfindungsgemäße Wanderwellenverstärker weist ferner mindestens einen zweiten selbstsperrenden MOS-Transistor mit einem Drain-, Source- und Gate-Anschluss auf, wobei der Drain-Anschluss an einen zweiten Knoten der Drain-Leitung verbunden ist, wobei der Gate-Anschluss an einen zweiten Knoten der Gate-Leitung verbunden ist und wobei der Source-Anschluss über einen zweiten Widerstand an das zweite Versorgungsspannungspotenzial gekoppelt ist.

Der erfindungsgemäße Wanderwellenverstärker hat außerdem einen selbstsperrenden Bias-MOS-Transistor mit einem Drain-, Source- und Gate-Anschluss, wobei der Drain-Anschluss an eine Referenzstromquelle angeschlossen ist, wobei der Gate-Anschluss an den Drain-Anschluss und über einen Einkoppel-Widerstand an die Gate-Leitung verbunden ist, und wobei der Source-Anschluss über einen Abschlusswiderstand an das zweite Versorgungsspannungspotenzial geschaltet ist. Dabei bildet der selbstsperrende Bias-MOS-Transistor mit mindestens einem der zweiten selbstsperrenden MOS-Transistoren einen Stromspiegel, und ein Ausgangssignal des Wanderwellenverstärkers ist an einem Knoten der Drain-Leitung abgreifbar.

Es ist außerdem ein differenzieller erfindungsgemäßer Wanderwellenverstärker vorgesehen mit einem Gate-Leitungspaar, in das ein differenzielles Eingangssignal eingekoppelt ist, wobei das Mittenpotenzial des Eingangssignals an einem Masse-Knoten zwischen zwei Spannungsteiler-Widerständen, die seriell zwischen die entsprechenden Gate-Leitungen geschaltet sind, abgreifbar ist.

Der differenzielle erfindungsgemäße Wanderwellenverstärker sieht ein Drain-Leitungspaar vor, an dem ein differenzielles Ausgangssignal abgreifbar ist, wobei die entsprechenden Drain-Leitungen jeweils über einen Widerstand an ein erstes Versorgungsspannungspotenzial verbunden sind.

Der erfindungsgemäße differenzielle Wanderwellenverstärker weist mindestens eine Differenzverstärkerstufe auf, die einen ersten und einen zweiten MOS-Verstärkungstransistor und einen MOS-Stromquellentransistor mit jeweils einem Drain-, Sourceund Gate-Anschluss aufweist. Dabei sind die Drain-Anschlüsse der MOS-Verstärkungstransistoren an jeweils eine der Drain-Leitungen verbunden, und die Gate-Anschlüsse der MOS-Verstärkungstransistoren sind jeweils an eine der Gate-Leitungen verbunden. Die Source-Anschlüsse der MOS-Verstärkungstransistoren sind an den Drain-Anschluss des MOS-Stromquellentransistors verbunden, und der Source-Anschluss des MOS-Stromquellentransistors ist an ein zweites Versorgungsspannungspotenzial geschaltet.

Der erfindungsgemäße differentielle Wanderwellenverstärker hat ferner eine Kaskodenanordnung, die einen ersten und einen zweiten MOS-Kaskodentransistor mit jeweils einem Drain-, Source- und Gate-Anschluss aufweist, wobei der Drain-Anschluss des ersten MOS-Kaskodentransistors an eine Referenzstromquelle angeschlossen ist, wobei der Drain-Anschluss und der Gate-Anschluss des ersten MOS-Kaskodentransistors an den Masse-Knoten verbunden sind, wobei der Source-Anschluss des ersten MOS-Kaskodentransistors und der Drain-Anschluss und der Gate-Anschluss des zweiten MOS-Kaskodentransistors an den Gate-Anschluss des mindestens einen MOS-Stromquellentransistors verbunden ist, und wobei der Source-Anschluss des zweiten MOS-Kaskodentransistors an das zweite Versorgungsspannungspotenzial geschaltet ist. Dabei bilden die mindestens eine Differenzverstärkerstufe und die Kaskodenanordnung einen Stromspiegel.

Die der Erfindung zugrundeliegende Idee besteht darin, die Arbeitspunkteinstellung der selbstsperrenden MOS-Transistoren von dem Eingang des Wanderwellenverstärkers zu entkoppeln und über den Abschluss der Eingangsleitung bzw. Gate-Leitung vorzunehmen. Dies geschieht durch Ausbilden eines Stromspiegels aus den selbstsperrenden (Verstärkungs-)MOS-Transistoren und einem Bias-MOS-Transistor, bzw. bei dem differenziellen Wanderwellenverstärker durch Ausbilden eines Kaskodenstromspiegels der eingesetzten Differenzverstärkerstufen mit den MOS-Kaskodentransistoren.

Dies hat den Vorteil, dass die Arbeitspunkteinstellung automatisch in Abhängigkeit von dem Signalpegel des Eingangssignals bzw. des Mittenpotenzials beim differenziellen Wanderwellenverstärker vorgenommen wird. Die erfindungsgemäße Arbeitspunkteinstellung ist außerdem sehr robust gegenüber Temperatur- und Fertigungsschwankungen, da Temperaturänderungen die Potenziale an den Verstärker-MOS-Transistoren und Kaskoden bzw. Bias-MOS-Transistoren gleich ändern.

In einer bevorzugten Ausführungsform ist zwischen dem Gate-Anschluss des selbstsperrenden Bias-MOS-Transistors bzw. des ersten Kaskoden-MOS-Transistors und dem zweiten Versorgungsspannungspotenzial ein Pufferkondensator vorgesehen. Dieser optionale Kondensator unterdrückt vorteilhaft Störungen durch Fehlanpassungen und verbessert die Signaleigenschaften des Wanderwellenverstärkers.

Vorteilhafterweise ist das Eingangssignal über einen Einkoppelkondensator an die entsprechende Gate-Leitung eingekoppelt.

Die MOS-Transistoren sind vorteilhaft alle selbstsperrende MOS-Transistoren. Die hat insbesondere den Vorteil, dass eine Integration des erfindungsgemäßen Wanderwellenverstärkers in eine digitale Schaltkreisumgebung besonders aufwandsgünstig erfolgen kann. Üblicherweise werden Standard-CMOS-Fertigungstechnologien für digitale integrierte Schaltungen eingesetzt, wobei selbstsperrende MOS-Transistoren als steuerbare Schaltelemente vorgesehen sind. Der erfindungsgemäße Wanderwellenverstärker ist dann besonders vorteilhaft für Anwendungen der digitalen Nachrichtenübertragung geeignet, wie beispielsweise in UWB-Anwendungen (ultra wide band).

Das Eingangssignal weist vorzugsweise eine Frequenzbandbreite von 2 bis 11 GHz auf. Dies ist der vorgesehene Frequenzbereich für das UWB. Ferner sind zwischen den Knoten der Gateund/oder Drain-Leitungen Induktivitäten vorgesehen.

Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche sowie der Beschreibung unter Bezugnahme auf die Figuren.

Die Erfindung wird nachfolgend anhand der schematischen Figuren und der Ausführungsbeispiele näher erläutert. Es zeigt dabei:

1 einen Wanderwellenverstärker nach dem Stand der Technik;

2 einen erfindungsgemäßen Single-Ended Wanderwellenverstärker; und

3 einen erfindungsgemäßen differenziellen Wanderwellenverstärker.

In den Figuren sind gleiche bzw. funktionsgleiche Elemente mit gleichen Bezugszeichen versehen.

Die 1 ist bereits in der Einleitung beschrieben.

Die 2 zeigt einen erfindungsgemäßen Wanderwellenverstärker 1 in einer einpolig geerdeten bzw. Single-Ended-Ausführung.

Der erfindungsgemäße Wanderwellenverstärker 1 weist einen Eingang 2 zum Einkoppeln eines Eingangssignals IN und einen Ausgang 3 zum Auskoppeln eines Ausgangssignals OUT auf. Es ist eine Drain-Leitung 4 vorgesehen, die an den Ausgang 3 geführt ist, und über einen Anschluss-Widerstand 5 an ein erstes Versorgungsspannungspotenzial VDD angeschlossen ist.

Es ist ferner eine Gate-Leitung 6 vorgesehen, die über einen Kondensator 7 an den Eingang 2 angeschlossen ist, und über einen Einkoppelwiderstand 8 und einen (optionalen) Pufferkondensator 9 an ein zweites Versorgungsspannungspotenzial VSS angeschlossen ist.

Es ist ein erster selbstsperrender MOS-Transistor 10 mit einem Drain-, Source- und Gate-Anschluss 11, 12, 13 vorgesehen, wobei der Drain-Anschluss 11 an einen Knoten 14 der Drain-Leitung 4 verbunden ist, der Source-Anschluss 12 über einen ersten Widerstand 15 an das zweite Versorgungsspannungspotenzial VSS angeschlossen ist, und wobei der Gate-Anschluss 13 an einen Knoten 16 der Gate-Leitung 6 verbunden ist.

Es sind weitere selbstsperrende MOS-Transistoren 17, 18 mit jeweils einem Drain-, Source- und Gate-Anschluss 19, 20, 21, 22, 23, 24 vorgesehen, wobei die jeweiligen Drain-Anschlüsse 19, 20 an zweite Knoten 25, 26 der Drain-Leitung 4 verbunden sind, und wobei die Gate-Anschlüsse 23, 24 jeweils an zweite Knoten 27, 28 der Gate-Leitung 6 verbunden sind. Die Source-Anschlüsse 21, 22 der weiteren Transistoren 7, 17, 18 sind über weitere Widerstände 29, 30 an das zweite Versorgungsspannungspotenzial VSS geschaltet.

Es ist ferner ein selbstsperrender Bias-MOS-Transistor 31 mit einem Drain-, Source- und Gate-Anschluss 32, 33, 34 vorgesehen, wobei der Drain-Anschluss 32 an eine Referenzstromquelle 35 angeschlossen ist, die an das erste Versorgungsspannungspotenzial VDD gekoppelt ist. Der Source-Anschluss 33 des selbstsperrenden Bias-MOS-Transistors 31 ist über einen Einkoppel-Widerstand 36 an das zweite Versorgungsspannungspotenzial VSS gekoppelt. Der Gate-Anschluss 34 und der Drain-Anschluss 32 des Bias-MOS-Transistors 31 sind miteinander verbunden und zwischen dem Abschlusswiderstand 8 und Pufferkondensator 9 angeschlossen. Der selbstsperrende Bias-MOS-Transistor 31, die Referenzstromquelle bilden somit jeweils mit einem der ersten oder zweiten MOS-Transistoren 10, 17, 18 einen Stromspiegel 37. Der Pufferkondensator 9 ist lediglich optional und liefert ein verbessertes Signalverhalten. An den Gate- und Drain-Leitungen 6, 4 sind Leitungselemente LE dargestellt, die die Leitungseigenschaften charakterisieren, wie beispielsweise Induktivitäten, Widerstände, Kapazitäten.

Durch die Wahl der Stromspiegelverhältnisse, beispielsweise durch Bestimmung der Fläche der Hochfrequenztransistoren 10, 17, 18 und der Fläche des Bias-Transistors 31 (durch Verändern der Kanallänge und/oder -Breite) sowie Variation der Verbindungselemente bzw. Leitungselemente LE kann praktisch eine beliebige Übertragungslinie des erfindungsgemäßen Wanderwellenverstärkers 1 vorgegeben werden. In der Regel sind die Verstärkungstransistoren 10, 17, 18 ir minimalen Kanallänge ausgeführt, um eine höchste Schnelligkeit zu erreichen. Zudem wird dadurch eine besonders niedrige Leistungsaufnahme erreicht. Ein bevorzugtes Spiegelverhältnis kann beispielsweise 1:10 betragen.

Die 3 zeigt einen erfindungsgemäßen differenziellen Wanderwellenverstärker 101.

Es ist ein Gate-Leitungspaar 102, 103 vorgesehen, das zum Einkoppeln eines differenziellen Eingangssignals IN an ein Eingangsanschlusspaar 104, 105 verbunden ist. Zwischen das Gate-Leitungspaar 102, 103 sind zwei Spannungsteiler-Widerstände 106, 107 seriell geschaltet, sodass an einem Masse-Knoten 108 zwischen den beiden Spannungsteiler-Widerständen 106, 107 das Mittenpotenzial des differenziellen Eingangssignals abgreifbar ist.

Ferner ist ein Drain-Leitungspaar 109, 110 vorgesehen, das an ein Ausgangsanschlusspaar 111, 112 zum Auskoppeln eines differenziellen Ausgangssignals OUT verbunden ist. Die entsprechenden Drain-Leitungen 109, 110 sind jeweils über einen Anschluss-Widerstand 113, 114 an ein erstes Versorgungsspannungspotenzial VDD gekoppelt.

Der erfindungsgemäße differenzielle Wanderwellenverstärker 101 weist ferner zwei Differenzverstärkerstufen 115, 116 auf, die jeweils einen ersten und einen zweiten MOS-Verstärkungstransistor 117, 118, 119, 120 und jeweils einen MOS-Stromquellentransistor 121, 122 aufweisen mit jeweils einem Drain-, Source- und Gateanschluss 123-140. Dabei sind die Drain-Anschlüsse 123-126 der MOS-Verstärkungstransistoren 117-120 an jeweils eine der Drain-Leitungen 109, 110 verbunden. Die Gate-Anschlüsse 135-138 der Verstärkungstransistoren 117-120 sind jeweils an eine der Gate-Leitungen 102, 103 verbunden. Die Source-Anschlüsse 127, 128 der MOS-Verstärkungstransistoren 121, 122 sind an ein zweites Versorgungsspannungspotenzial VSS geschaltet.

Es ist eine Kaskodenanordnung 141 vorgesehen, die einen ersten und einen zweiten MOS-Kaskoden-Transistor 142, 143 mit jeweils einem Drain-, Source- und Gate-Anschluss 144-149 aufweist, wobei der Drain-Anschluss 144 des ersten MOS-Kaskoden-Transistors 142 an eine Referenzstromquelle 150 angeschlossen ist, die an das erste Versorgungsspannungspotenzial VDD verbunden ist. Der Drain-Anschluss 144 und der Gate-Anschluss 148 des ersten MOS-Kaskodentransistors 142 ist an den Masse-Knoten 108 verbunden. Der Source-Anschluss 146 des ersten MOS-Kaskoden-Transistors 142 und der Drain-Anschluss 145 und der Gate-Anschluss 149 des zweiten MOS-Kaskoden-Transistors 193 ist sind mit den Gate-Anschlüssen 139, 140 der MOS-Stromquellentransistoren 121, 122 verbunden. Der Source-Anschluss 147 des zweiten MOS-Kaskoden-Transistors 143 ist an das zweite Versorgungsspannungspotenzial VSS geschaltet.

Die Kaskodenanordnung 141 bildet somit jeweils mit den Differenzverstärkerstufen 115, 116 einen (Kaskoden-)Stromspiegel. An den Gate- und Drain-Leitungen 102, 103, 109, 110 sind Leitungselemente LE dargestellt, die die Leitungseigenschaften charakterisieren, wie beispielsweise Induktivitäten, Widerstände, Kapazitäten. Es ist ein optionaler Pufferkondensator 151 zwischen dem Gate-Anschluss 48 des ersten Kaskoden-MOS-Transistors 142 und dem zweiten Versorgungsspannungspotenzial VSS vorgesehen.

Der erfindungsgemäße differenzielle Wanderwellenverstärker 101 ist besonders unempfindlich gegenüber Temperaturschwankungen, da eine Temperaturänderung zwar die Gate-Potenziale am ersten MOS-Kaskodentransistor 142 und den Verstärkungstransistoren 117-120 ändert, dadurch wird jedoch lediglich eine Verschiebung aller Potenziale geschehen. Die Arbeitspunkteinstellung ist also dadurch nicht betroffen. Eine Ausgangskennlinie des erfindungsgemäßen differenziellen Wanderwellenverstärkers 101 kann durch Wahl der Größenverhältnisse der Stromquellen-Transistoren 121, 122 mit dem zweiten Kaskoden-Transistor 143 praktisch beliebig bestimmt werden. Durch die Wahl der selbstsperrenden MOS-Transistoren und der Kaskodenanordnung ist der differenzielle Wanderwellenverstärker 101 besonders leicht mit anderer digitaler Elektronik kombinierbar, da CMOS-Standardtechnologie zur Fertigung einsetzbar ist.

Die Erfindung schafft also einen Wanderwellenverstärker, der über einen weiten Frequenzbereich, zum Beispiel für Ultra-Wide-Band-Anwendungen zwischen 3 und 8 GHz verwendbar ist, der gegenüber Temperatur- und Fertigungsschwankungen unempfindlich ist, und der eine besonders niedrige Leistungsaufnahme aufweist. Ferner sind praktisch beliebige Übertragungskennlinien durch die Wahl der Verstärkungstransistoren und Kaskoden- bzw. Bias-MOS-Transistoren und der Leitungselemente erreichbar.

Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie nicht darauf beschränkt, sondern auf vielfältige Art und Weise modifizierbar. So sei der erfindungsgemäße Wanderwellenverstärker nicht auf die gezeigte Anzahl von Verstärkungstransistoren bzw. Differenzverstärkerstufen beschränkt. Vielmehr können beliebig viele Verstärkerstufen zwischen Drain- und Gate-Leitungen vorgesehen werden. Es sind auch modifizierte Kaskodenanordnungen bzw. alternative Anordnungen für Bias-Transistoren möglich, um die erfindungsgemäßen Stromspiegelschaltungen auszuführen.

VDD, VSSVersorgungsspannungspotenzial DEVerzögerungselement DLDrain-Leitung GLGate-Leitung GNDMasse GGate DDrain SSource T1-T4MOS-Transistor R1,R2,R3Widerstand INEingangssignal OUTAusgangssignal UBIASBiaspotenzial VSSpannungsquelle 1Wanderwellenverstärker 2Eingang 3Ausgang 4Drain-Leitung 5Anschluss-Widerstand 6Gate-Leitung 7Kondensator 8Einkoppel-Widerstand 9Pufferkondensator 10selbstsperrender MOS-Transistor 11Drain-Anschluss 12Source-Anschluss 13Gate-Anschluss 14Knoten 15Widerstand 16Knoten 17, 18selbstsperrender MOS-Transistor 19, 20Drain-Anschluss 21, 22Source-Anschluss 23, 23Gate-Anschluss 25, 26Knoten 28, 27Knoten 29, 30Widerstand 31Bias-MOS-Transistor 32Drain-Anschluss 33Source-Anschluss 34Gate-Anschluss 35Referenzstromquelle 36Abschluss-Widerstand 37Stromspiegel 101differenzieller Wanderwellenverstärker 102, 103Gate-Leitungspaar 104, 105Eingangsanschlusspaar 106, 107Spannungsteiler-Widerstand 108Masse-Knoten 109, 110Drain-Leitungspaar 111, 112Ausgangsanschlusspaar 113, 114Anschluss-Widerstand 115, 116Differenzverstärkerstufe 117-120MOS-Verstärkungstransistor 121, 122MOS-Stromquellentransistor 123-128Drain-Anschluss 129-134Source-Anschluss 135-140Gate-Anschluss 141Kaskodenanordnung 142, 143MOS-Kaskodentransistor 144, 145Drain-Anschluss 146, 147Source-Anschluss 148, 149Gate-Anschluss 150Referenzstromquelle 151Pufferkondensator

Anspruch[de]
  1. Wanderwellenverstärker (1) mit:

    (a) einem ersten selbstsperrenden MOS-Transistor (10) mit einem Drain-, Source- und Gate-Anschluss (11, 12, 13), wobei der Drain-Anschluss (11) an einen ersten Knoten (14) einer Drain-Leitung (4), die über einen Anschluss-Widerstand (5) an ein erstes Versorgungsspannungspotenzial (VDD) angeschlossen ist, verbunden ist, wobei der Gate-Anschluss (13) an einen ersten Knoten (16) einer Gate-Leitung (6), an die ein Eingangssignal (IN) eingekoppelt ist, verbunden ist und wobei der Source-Anschluss (12) über einen ersten Widerstand (15) an ein zweites Versorgungsspannungspotenzial (VSS) gekoppelt ist;

    (b) mindestens einem zweiten selbstsperrenden MOS-Transistor (17, 18) mit einem Drain-, Source- und Gate-Anschluss (19-24), wobei der Drain-Anschluss (19, 20) an einen zweiten Knoten (15, 16) der Drain-Leitung (4) verbunden ist, wobei der Gate-Anschluss (23, 24) an einen zweiten Knoten (27, 28) der Gate-Leitung (6) verbunden ist und der Source-Anschluss (21, 22) über einen zweiten Widerstand (29, 30) an das zweite Versorgungsspannungspotenzial (VSS) gekoppelt ist; und mit

    (c) einem selbstsperrenden Bias-MOS-Transistor (31) mit einem Drain-, Source- und Gate-Anschluss (32, 33, 34), wobei der Drain-Anschluss (32) an eine Referenzstromquelle (35) angeschlossen ist, wobei der Gate-Anschluss (34) an den Drain-Anschluss (32) und über einen Einkoppel-Widerstand (8) an die Gate-Leitung (6) verbunden ist, und wobei der Source-Anschluss (33) über einen Abschlusswiderstand (36) an das zweite Versorgungsspannungspotenzial (VSS) geschaltet ist; und

    wobei der selbstsperrende Bias-MOS-Transistor (31) mit mindestens einem der zweiten selbstsperrenden MOS-Transistoren (10, 17, 18) einen Stromspiegel (37) bildet, und wobei ein Ausgangssignal (OUT) des Wanderwellenverstärkers (1) an der Drain-Leitung (4) abgreifbar ist.
  2. Wanderwellenverstärker (1) nach Anspruch 1, dadurch gekennzeichnet, dass zwischen dem Gate-Anschluss (34) des selbstsperrenden Bias-MOS-Transistors (31) und dem zweiten Versorgungsspannungspotenzial (VSS) ein pufferkondensator (9) vorgesehen ist.
  3. Wanderwellenverstärker (1) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Eingangssignal (IN) über einen Einkoppelkondensator (7) an die Gate-Leitung (6) eingekoppelt ist.
  4. Differenzieller Wanderwellenverstärker (101) mit:

    (a) einem Gate-Leitungspaar (102, 103), in das ein differenzielles Eingangssignal (IN) eingekoppelt ist, wobei das Mittenpotenzial des Eingangssignals (IN) an einem Masse-Knoten (108) zwischen zwei Spannungsteiler-Widerständen (106, 107), die seriell zwischen die entsprechenden Gate-Leitungen (102, 103) geschaltet sind, abgreifbar ist;

    (b) einem Drain-Leitungspaar (109, 110), an dem ein differenzielles Ausgangssignal (OUT) abgreifbar ist, wobei die entsprechenden Drain-Leitungen (109, 110) jeweils über einen Anschluss-Widerstand (113, 114) an ein erstes Versorgungsspannungspotenzial (VDD) verbunden sind;

    (c) mindestens einer Differenzverstärkerstufe (115, 116), die einen ersten und zweiten MOS-Verstärkungstransistor (117-120) und einen MOS-Stromquellentransistor (121, 122) mit jeweils einem Drain-, Source- und Gate-Anschluss (123-140) aufweist, wobei die Drain-Anschlüsse (123-126) der MOS-Verstärkungstransistoren (123-126) an jeweils eine der Drain-Leitungen (109, 110) verbunden sind, wobei die Gate-Anschlüsse (135-138) jeweils an eine der Gate-Leitungen (102, 103) verbunden sind, wobei die Source-Anschlüsse (129-132) der MOS-Verstärkungstransistoren (117-120) an den Drain-Anschluss (127, 128) des MOS-Stromquellentransistors (121, 122) verbunden sind, und wobei der Source-Anschluss (122, 134) des MOS-Stromquellentransistors (121, 122) an ein zweites Versorgungsspannungspotenzial (VSS) gekoppelt ist; und mit

    (d) einer Kaskodenanordnung (141), die einen ersten und einen zweiten MOS-Kaskoden-Transistor (142, 143) mit jeweils einem Drain-, Source- und Gate-Anschluss (144-149) aufweist, wobei der Drain-Anschluss (144) des ersten MOS-Kaskoden-Transistors (142) an eine Referenzstromquelle (150) angeschlossen ist, wobei der Drain-Anschluss (144) und der Gate-Anschluss (148) des ersten MOS-Kaskoden-Transistors (142) an den Masse-Knoten (108) verbunden sind, wobei der Source-Anschluss (146) des ersten MOS-Kaskoden-Transistors (142) und der Drain-Anschluss (145) und der Gate-Anschluss (149) des zweiten MOS-Kaskoden-Transistors (143) an den Gate-Anschluss (139, 140) des mindestens einen MOS-Stromquellentransistors (121, 122) verbunden ist, und wobei der Source-Anschluss (147) des zweiten MOS-Kaskoden-Transistors (143) an das zweite Versorgungsspannungspotenzial geschaltet ist; und

    wobei die mindestens eine Differenzverstärkerstufe (115, 116) und die Kaskodenanordnung (141) einen Stromspiegel bilden.
  5. Wanderwellenverstärker (101) nach Anspruch 4, dadurch gekennzeichnet, dass zwischen dem Gate-Anschluss (148) des ersten Kaskoden-MOS-Transistors (142) und dem zweiten Versorgungsspannungspotenzial (VSS) ein Pufferkondensator (151) vorgesehen ist.
  6. Wanderwellenverstärker (101) nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass die MOS-Transistoren (117-122, 142, 143) selbstsperrende MOS-Transistoren sind.
  7. Wanderwellenverstärker (1, 101) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass das Eingangssignal (IN) eine Frequenzbandbreite von 2 bis 11 Gigahertz aufweist.
  8. Wanderwellenverstärker (1, 101) nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass zwischen den Knoten (14, 16, 25-28) der Gate- und/oder Drain-Leitung (4, 6, 102, 103, 109, 110) Induktivitäten vorgesehen sind.
Es folgen 3 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com