PatentDe  


Dokumentenidentifikation DE102005026636A1 29.12.2005
Titel Nichtflüchtiges Speicherbauelement
Anmelder Samsung Electronics Co., Ltd., Suwon, Kyonggi, KR
Erfinder Chae, Dong-Hyuk, Seoul, KR;
Byeon, Dae-Seok, Yongin, Kyonggi, KR
Vertreter Patentanwälte Ruff, Wilhelm, Beier, Dauster & Partner, 70174 Stuttgart
DE-Anmeldedatum 03.06.2005
DE-Aktenzeichen 102005026636
Offenlegungstag 29.12.2005
Veröffentlichungstag im Patentblatt 29.12.2005
IPC-Hauptklasse G11C 29/00
IPC-Nebenklasse G11C 16/12   
Zusammenfassung Die Erfindung bezieht sich auf ein nichtflüchtiges Speicherbauelement mit einem Speicherzellenfeld (110), welches in Zeilen und Spalten angeordnete Speicherzellen umfasst, und einem Wortleitungsspannungsgenerator (200) zum Erzeugen einer Wortleitungsspannung (Vpgm) in Reaktion auf Schrittsteuersignale (STEPi).
Erfindungsgemäß ist eine Programmiersteuereinheit (160 bis 190) zum Erzeugen der Schrittsteuersignale (STEPi) derart vorgesehen, dass ein Inkrement der Wortleitungsspannung (Vpgm) betriebsartabhängig veränderbar ist.
Verwendung z. B. für Halbleiterspeicherbausteine vom NAND-Flashspeichertyp.

Beschreibung[de]

Die Erfindung betrifft ein nichtflüchtiges Speicherbauelement, insbesondere ein nichtflüchtiges Halbleiterspeicherbauelement.

Allgemein werden Halbleiterspeicherbauelemente im gepackten Zustand und/oder im Waferzustand, d.h. auf Packungs- bzw. Waferebene oder im Packungs- bzw. Waferstadium, überprüft, um Fehler oder Defekte festzustellen. Dies wird dadurch umgesetzt, dass Daten in Speicherzellen gespeichert werden und die gespeicherten Daten aus den Speicherzellen ausgelesen werden. Es werden beispielsweise Testdaten in Speicherzellen eines nichtflüchtigen Speicherbauelements programmiert und dann wird ein Lesevorgang mit einer variierten Wortleitungsspannung ausgeführt. Als Ergebnis des Lesevorgangs kann eine Schwellwertspannungsverteilung der Speicherzellen gemessen werden. Defekte des Speicherbauelements, wie Kurzschlüsse zwischen den Speicherzellen, Bitleitungen oder Wortleitungen und Unterbrechungen der Bitleitungen oder Wortleitungen, können durch Analysieren der gemessenen Schwellwertspannungsverteilung beurteilt werden. Ein Programmiervorgang für diese Überprüfung, welcher nachfolgend auch als Testprogrammiervorgang bezeichnet wird, wird auf die gleiche Weise wie ein normaler Programmiervorgang ausgeführt.

Allgemein wird hierfür ein Schema mit Inkrementalschrittimpulsprogrammierung (ISPP) eingesetzt, um die Schwellwertspannungsverteilung genau zu steuern. Bei diesem in 1 dargestellten ISPP-Schema wird eine Programmierspannung Vpgm schrittweise erhöht, wenn Programmierschleifen eines Programmierzyklus wiederholt werden. Wie allgemein bekannt ist, umfasst jede Programmierschleife eine Programmierperiode und eine Programmierverifizierperiode. Die Programmierspannung Vpgm wird um ein vorgegebenes Inkrement &Dgr;Vpgm erhöht und eine Programmierzeitspanne tPGM wird fortlaufend während jeder Programmierschleife beibehalten. Gemäß dem oben beschriebenen ISPP-Schema wird eine Schwellwertspannung einer Speicherzelle während jeder Programmierschleife um einen Wert &Dgr;Vpgm erhöht. Daher sollte das Inkrement der Programmierspannung auf einen kleinen Wert gesetzt werden, um eine schmale Breite der Schwellwertspannungsverteilung der abschließend programmierten Speicherzellen zu erhalten. Mit der Abnahme des Inkrementwertes der Programmierspannung nimmt die Anzahl der Programmierschleifen eines Programmierzyklus zu. Entsprechend kann die Anzahl der Programmierschleifen festgelegt werden, um eine optimale Schwellwertspannungsverteilung ohne Begrenzung der Leistungsfähigkeit des Speicherbauelements zu erhalten.

Beispielhafte Schaltungen zum Erzeugen einer Programmierspannung gemäß dem ISPP-Schema sind in der Patentschrift US 5.642.309 und in der koreanischen Offenlegungsschrift 2002-39744 beschrieben.

Zum Messen der Schwellwertspannungsverteilung der Speicherzellen, um zu bestimmen, ob ein Defekt existiert, ist es nicht notwendig, die Schwellwertspannungsverteilung genau zu steuern. Dies ist dadurch begründet, dass ein Überprüfungsvorgang ausgeführt wird, um zu bestätigen, ob die Speicherzellen normal programmiert sind oder ob programmierte Zellen fälschlicherweise als gelöschte Speicherzellen beurteilt werden, und nicht beurteilt wird, ob Speicherzellen in einer gewünschten Schwellwertspannungsverteilung liegen. Eine Verkürzung der Überprüfungszeit bedeutet eine Steigerung der Produktivität. Entsprechend wird, wenn der Testprogrammiervorgang auf die gleiche Weise wie der normale Programmiervorgang ausgeführt wird, die gleiche Zeitspanne zur Programmierung der Speicherzellen während des Testprogrammiervorgangs benötigt wie während des normalen Programmiervorgangs. Zudem wird während des Testprogrammierungsvorgangs die Programmierspannung auf die gleiche Weise wie während des normalen Programmiervorgangs erzeugt. Daher ist es schwierig, die erforderliche Zeitspanne für den Testprogrammiervorgang zu reduzieren. Es ist jedoch wünschenswert, die Produktivität durch Verkürzung der erforderlichen Zeitspanne für die Programmierung der Speicherzellen während des Testprogrammiervorgangs zu steigern.

Es ist daher Aufgabe der Erfindung, ein nichtflüchtiges Speicherbauelement mit einer verkürzten Überprüfungszeitspanne zur Verfügung zu stellen.

Die Erfindung löst diese Aufgabe durch ein nichtflüchtiges Speicherbauelement mit den Merkmalen des Patentanspruchs 1 oder 4.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:

1 ein schematisches Diagramm einer Veränderung einer Wortleitungsspannung gemäß einem herkömmlichen Programmierverfahren,

2 ein schematisches Blockdiagramm eines erfindungsgemäßen nichtflüchtigen Speicherbauelements,

3 ein Schaltbild eines Ausführungsbeispiels einer Multiplexerschaltung aus 2,

4 ein schematisches Blockdiagramm eines Wortleitungsspannungsgenerators für das Speicherbauelement aus 2,

5 ein Schaltbild eines Ausführungsbeispiels eines Spannungsteilers aus 4 und

6 ein schematisches Diagramm einer Veränderung einer Wortleitungsspannung bei einem erfindungsgemäßen Programmierverfahren.

2 zeigt schematisch ein erfindungsgemäßes nichtflüchtiges Speicherbauelement 100, das als Flashspeicherbauelement ausgeführt ist. Selbstverständlich kann die Erfindung auch auf andere Speicherbauelemente wie MROM, PROM, FRAM usw. angewendet werden.

Das Speicherbauelement 100 umfasst ein Speicherzellenfeld 110, welches in Zeilen und Spalten angeordnete Speicherzellen mit in Zeilenrichtung verlaufenden Wortleitungen und in Spaltenrichtung verlaufenden Bitleitungen umfasst. Jede der Speicherzellen kann Daten mit einem Bit speichern. Alternativ kann jede der Speicherzellen Daten mit n Bit speichern, wobei n eine ganze Zahl größer als eins ist. Eine Zeilenauswahlschaltung 120 wählt wenigstens eine der Zeilen in Reaktion auf eine Zeilenadresse aus und treibt die ausgewählte Zeile mit einer Wortleitungsspannung von einem Wortleitungsspannungsgenerator 200. Eine Abtastverstärker- und Zwischenspeicherschaltung 130 wird von einer Steuerlogik 160 gesteuert und liest während eines Lese-/Verifizierungsvorgangs Daten aus dem Speicherzellenfeld 110 aus. Die während des Lesevorgangs ausgelesenen Daten werden über eine Dateneingabe-/Datenausgabeschaltung 140 an einen externen Anschluss ausgegeben, während Daten, welche während des Verifizierungsvorgangs gelesen werden, an eine Bestanden/Nichtbestanden-Überprüfungsschaltung 150 ausgegeben werden. Die Abtastverstärker- und Zwischenspeicherschaltung 130 empfängt während eines Programmiervorgangs in das Speicherzellenfeld 110 zu schreibende Daten über die Dateneingabe-/Datenausgabeschaltung 140 und treibt die entsprechenden Bitleitungen gemäß den empfangenen Daten mit einer Programmierspannung, z.B. einer Massespannung, oder einer Programmiersperrspannung, z.B. einer Versorgungsspannung.

Die Überprüfungsschaltung 150 beurteilt, ob Datenwerte von der Abtastverstärker- und Zwischenspeicherschaltung 130 während eines Programmier-/Löschverifizierungsvorgangs den gleichen Wert haben, d.h. einen gültigen Datenwert, und gibt ein Bestanden/Nichtbestanden-Signal PF als Beurteilungsergebnis an die Steuerlogik 160 aus. Die Steuerlogik 160 aktiviert den Wortleitungsspannungsgenerator 200 in Reaktion auf einen Befehl, welcher Informationen über einen Programmierzyklus umfasst, und steuert die Abtastverstärker- und Zwischenspeicherschaltung 130 während jeder Programmierschleife des Programmierzyklus. Die Steuerlogik 160 aktiviert in Reaktion auf das Bestanden/Nichtbestanden-Signal PF von der Überprüfungsschaltung 150 ein Aufwärtszählsignal CNT_UP. Zeigt das Bestanden/Nichtbestanden-Signal PF beispielsweise an, dass wenigstens ein Datenwert von der Abtastverstärker- und Zwischenspeicherschaltung 130 ein Nichtbestanden-Datenwert aufweist, dann aktiviert die Steuerlogik 160 das Aufwärtszählsignal CNT_UP. Das bedeutet, dass für den Fall, dass ein Programmiervorgang der aktuellen Programmierschleife nicht normal ausgeführt worden ist, die Steuerlogik 160 das Aufwärtszählsignal CNT_UP aktiviert. Andererseits deaktiviert die Steuerlogik 160 für den Fall, dass der Programmiervorgang der aktuellen Programmierschleife normal ausgeführt worden ist, das Aufwärtszählsignal CNT_UP, so dass der Programmierzyklus beendet ist.

Ein Schleifenzähler 170 zählt die Anzahl der Programmierschleifen in Reaktion auf die Aktivierung des Aufwärtszählsignals CNT_UP. Ein Decoder 180 decodiert die Ausgabe des Schleifenzählers 170, um Schrittsteuersignale STEPi (i = 0 bis n) zu erzeugen. Nimmt der Ausgabewert des Schleifenzählers 170 beispielsweise zu, dann werden die Schrittsteuersignale STEPi sequentiell aktiviert. Eine Multiplexerschaltung 190 gibt in Abhängigkeit davon, ob das Modusauswahlsignal MODE_SEL aktiviert ist, die Schrittsteuersignale STEPi an den Wortleitungsspannungsgenerator 200 aus. Zeigt das Modusauswahlsignal MODE_SEL beispielsweise einen normalen Programmiervorgang an, dann werden die Schrittsteuersignale STEPi ohne Modifikation an den Wortleitungsspannungsgenerator 200 übertragen. Zeigt das Modusauswahlsignal MODE_SEL einen Testprogrammiervorgang an, dann wird die Aktivierungsreihenfolge der Schrittsteuersignale STEPi geändert und die Schrittsteuersignale STEPi werden entsprechend modifiziert an den Wortleitungsspannungsgenerator 200 übertragen. Für den Fall, dass das Modusauswahlsignal MODE_SEL aktiviert ist, werden, obwohl die Schrittsteuersignale STEPi vom Decoder 180 sequentiell aktiviert werden, nur bestimmte der Schrittsteuersignale, z.B. STEP0, STEP3, STEP4 usw., von der Multiplexerschaltung 190 sequentiell aktiviert, was nachfolgend detaillierter beschrieben wird.

Der Wortleitungsspannungsgenerator 200 wird durch ein Freigabesignal EN von der Steuerlogik 160 aktiviert und erzeugt die Wortleitungsspannung in Reaktion auf die über die Multiplexerschaltung 190 übertragenen Schrittsteuersignale STEPi. Der Wortleitungsspannungsgenerator 200 erhöht die Wortleitungsspannung während des normalen Programmiervorgangs schrittweise mit der sequentiellen Aktivierung der Schrittsteuersignale STEPi. Analog erhöht der Wortleitungsspannungsgenerator 200 die Wortleitungsspannung während des Testprogrammiervorgangs schrittweise mit der sequentiellen Aktivierung der entsprechenden Schrittsteuersignale STEPi. Das bedeutet, dass bei der Erfindung das Inkrement der Wortleitungsspannung während des Testprogrammiervorgangs auf einen anderen Wert als während des normalen Programmiervorgangs gesetzt wird. Das Inkrement der Wortleitungsspannung ist beispielsweise größer, wenn das Modusauswahlsignal MODE_SEL einen Testprogrammiervorgang anzeigt, als wenn das Modusauswahlsignal MODE_SEL einen normalen Programmiervorgang anzeigt. Je größer das Inkrement der Wortleitungsspannung ist, umso größer ist die Veränderung der Schwellwertspannung. Das bedeutet, dass mit dem Ansteigen des Inkrements der Wortleitungsspannung die Zeitspanne zur Programmierung einer Speicherzelle bis auf eine Sollschwellwertspannung verkürzt wird. Daraus resultiert, dass die Zeitspanne für den Testprogrammiervorgang kürzer als für den normalen Programmiervorgang wird.

Im dargestellten Ausführungsbeispiel kann das Modusauswahlsignal MODE_SEL von der Steuerlogik 160, einer Bondschaltung oder einer Schmelzsicherungsschaltung erzeugt werden. Die Steuerlogik 160 kann z.B. ausgeführt sein, um in Reaktion auf einen Testbefehl das Modusauswahlsignal MODE_SEL zu aktivieren. Im Fall einer Bondschaltung kann das Modusauswahlsignal MODE_SEL mit einem aktiven Zustand von einer Testeinheit zur Verfügung gestellt werden. Im Fall einer Schmelzsicherungsschaltung kann selbige so ausgeführt sein, dass das Modusauswahlsignal MODE_SEL nach dem Testprogrammiervorgang deaktiviert wird. Das Modusauswahlsignal MODE_SEL wird nur während des Testprogrammiervorgangs aktiviert, unhängig davon, welche der oben genannten Schaltungen eingesetzt wird.

In 2 bilden der Zähler 170, der Decoder 180 und die Multiplexerschaltung 190 einen Schrittsteuersignalgenerator, welcher die Schrittsteuersignale in Reaktion auf das Aufwärtszählsignal und das Modusauswahlsignal erzeugt.

3 zeigt ein mögliches Ausführungsbeispiel für die Multiplexerschaltung 190 aus 2. Wie aus 3 ersichtlich ist, umfasst die Multiplexerschaltung 190 in diesem Fall eine Mehrzahl von Multiplexern MUX0 bis MUXm, von welchen jeder eines von zwei Eingabesignalen in Reaktion auf das Modusauswahlsignal MODE_SEL auswählt. Jeder der Multiplexer umfasst zwei UND-Gatter, ein NOR-Gatter und zwei Inverter. In 3 repräsentieren mit einem Kreis markierte Elemente einen Inverter. Die Multiplexer MUX0 bis MUXm werden mit jeweils einem oder zwei korrespondierenden Schrittsteuersignalen STEP0 bis STEPm und dem Modusauswahlsignal MODE_SEL versorgt. In diesem Ausführungsbeispiel werden zwei der Schrittsteuersignale STEP0, STEP1, ..., STEPn jeweils als ein Eingabesignal an einen Teil der Multiplexer MUX0, MUX3, ..., MUXm angelegt. Wie aus 3 ersichtlich ist, wird ein anderer Eingang der verbleibenden Multiplexer auf einen niedrigen Pegel gesetzt.

Mit der Wiederholung der Programmierschleifen aktiviert der Decoder 180 unabhängig vom Betriebsmodus sequentiell die Schrittsteuersignale STEPi. Weist das Modusauswahlsignal MODE_SEL einen Pegel auf, der einen normalen Programmiervorgang anzeigt, dann aktiviert die Multiplexerschaltung 190 die Schrittsteuersignale STEPi sequentiell in der gleichen Aktivierungsreihenfolge wie die Eingabesignale. Das bedeutet, dass das Schrittsteuersignal STEP0 während der Aktivierung des Eingabesignals STEP0 aktiviert wird, das Schrittsteuersignal STEP1 wird während der Aktivierung des Eingabesignals STEP1 aktiviert, und das Schrittsteuersignal STEPm wird während der Aktivierung des Eingabesignals STEPm aktiviert. Verbleibende Schrittsteuersignale werden in der gleichen Reihenfolge aktiviert, wie oben angegeben. Andererseits wird, wenn das Modusauswahlsignal MODE_SEL einen niedrigen Pegel aufweist, welcher einen Testprogrammiervorgang anzeigt, das Schrittsteuersignal STEP0 während der Aktivierung des Eingabesignals STEP0 aktiviert, das Schrittsteuersignal STEP3 wird während der Aktivierung des Eingabesignals STEP1 aktiviert und das Schrittsteuersignal STEPm wird während der Aktivierung des Eingabesignals STEPn aktiviert. Das bedeutet, dass, obwohl die Eingabesignale der Multiplexerschaltung 190 sequentiell aktiviert werden, bestimmte der Schrittsteuersignale STEPi sequentiell aktiviert werden.

4 zeigt eine mögliche Realisierung des Wortleitungsspannungsgenerators 200 aus 2. Wie aus 4 ersichtlich ist, umfasst der Wortleitungsspannungsgenerator 200 in diesem Fall eine Ladungspumpe 210, einen Spannungsteiler 220, einen Referenzspannungsgenerator 230, einen Komparator 240, einen Oszillator 250 und einen Takttreiber 260 und wird vom Freigabesignal EN der Steuerlogik 160 aus 2 aktiviert.

Die Ladungspumpe 210 erzeugt eine Wortleitungsspannung Vpgm als Programmierspannung in Reaktion auf ein Taktsignal CLK. Der Spannungsteiler 220 teilt die Wortleitungsspannung Vpgm in Reaktion auf die Schrittsteuersignale STEPi und gibt eine geteilte Spannung Vdvd aus. Der Komparator 240 vergleicht die geteilte Spannung Vdvd vom Spannungsteiler 220 mit einer Referenzspannung Vref vom Referenzspannungsgenerator 230 und erzeugt ein Taktfreigabesignal CLK_EN als Vergleichsergebnis. Ist die geteilte Spannung Vdvd beispielsweise niedriger als die Referenzspannung Vref, dann aktiviert der Komparator 240 das Taktfreigabesignal CLK_EN. Der Takttreiber 260 gibt das Taktsignal CLK in Reaktion auf das Taktfreigabesignal CLK_EN als Oszillationssignal des Oszillators 250 aus. Ist das Taktfreigabesignal CLK_EN beispielsweise auf einem hohen Pegel aktiviert, dann wird das Oszillationssignal OSC als Taktsignal CLK ausgegeben. Das bedeutet, dass die Ladungspumpe 210 arbeitet. Ist das Taktfreigabesignal CLK_EN auf einem niedrigen Pegel deaktiviert, dann wird das Oszillationssignal OSC gesperrt, so dass das Taktsignal CLK nicht toggelt. Das bedeutet, dass die Ladungspumpe 210 nicht arbeitet.

Im dargestellten Ausführungsbeispiel bilden der Referenzspannungsgenerator 230, der Komparator 240, der Oszillator 250 und der Takttreiber 260 eine Schaltung, welche die Ladungspumpe 210 gemäß der geteilten Spannung des Spannungsteilers 220 steuert.

Wie oben bereits ausgeführt ist, wird das Taktsignal CLK so erzeugt, dass die Ladungspumpe 210 arbeitet, wenn die Wortleitungsspannung Vpgm niedriger als eine erforderliche Spannung ist. Erreicht die Wortleitungsspannung Vpgm die erforderliche Spannung, dann wird kein Taktsignal CLK erzeugt, so dass die Ladungspumpe 210 nicht arbeitet. Die Wortleitungsspannung wird gemäß den oben beschriebenen Stufen erzeugt.

5 zeigt ein Schaltbild eines Ausführungsbeispiels des Spannungsteilers aus 4. Wie aus 5 ersichtlich ist, umfasst der Spannungsteiler 220 einen Entladungsteil 220a, einen ersten und zweiten Widerstand R10 und R20 und einen variablen Widerstandsteil 220b. Der Entladungsteil 220a ist mit einem Eingabeanschluss ND1 zum Empfangen der Wortleitungsspannung Vpgm verbunden und setzt eine hohe Spannung, z.B. die Wortleitungsspannung, am Eingabeanschluss ND1 in Reaktion auf das Freigabesignal EN auf die Versorgungsspannung. Der Entladungsteil 220a umfasst Inverter 301 und 302, einen PMOS-Transistor 303 und NMOS-Transistoren 304 und 305 vom Verarmungstyp, welche gemäß der 5 verschaltet sind. Die NMOS-Transistoren 304 und 305 vom Verarmungstyp sind bekannte Transistoren für hohe Spannung, welche hergestellt sind, um eine hohe Spannung auszuhalten.

Der erste Widerstand R10 ist zwischen dem Eingabeanschluss ND1 und einem Ausgabeanschluss ND2 zum Ausgeben der geteilten Spannung Vdvd eingeschleift. Der zweite Widerstand R20 ist zwischen dem Ausgabeanschluss ND2 und dem variablen Widerstandsteil 220b eingeschleift. Der variable Widerstandsteil 220b umfasst eine Mehrzahl von Widerstandswerten, welche in Reihe gemäß der sequentiellen Aktivierung der Schrittsteuersignale STEPi auswählbar sind. Der variable Widerstandsteil 220b umfasst eine Mehrzahl von Widerständen R30 bis R3m und eine Mehrzahl von NMOS-Transistoren 306 bis 310, welche gemäß 5 verschaltet sind. Die Widerstände R30 bis R3m korrespondieren jeweils mit den NMOS-Transistoren 306 bis 310. Die NMOS-Transistoren 306 bis 310 werden jeweils von den korrespondierenden Schrittsteuersignalen STEPi gesteuert. Nur eines der Schrittsteuersignale ist in einer jeweiligen Programmierschleife aktiviert.

Die geteilte Spannung Vdvd wird durch die Widerstandswerte der Widerstände R10 und R20 und des variablen Widerstandsteils 220b bestimmt und gemäß Gleichung 1 berechnet: Vdvd = Vpgm(R2/(R1 + R2))(1)

In Gleichung 1 repräsentiert R1 den Widerstandwert des Widerstands R10 und R2 repräsentiert die Summe der Widerstandswerte des Widerstands R20 und des variablen Widerstandsteils 220b. Die mittels der Gleichung 1 bestimmte, geteilte Spannung Vdvd wird vom Komparator 240 mit der Referenzspannung Vref verglichen. Die Wortleitungsspannung Vpgm wird gemäß dem Vergleichsergebnis um das vorgegebene Inkrement erhöht. Die Wortleitungsspannung Vpgm kann gemäß Gleichung 2 bestimmt werden: Vpgm = Vref(1 + R1/R2)(2)

Wie aus Gleichung 2 deutlich wird, ist das Inkrement der Wortleitungsspannung Vpgm umgekehrt proportional zur Veränderung des Widerstandswerts R2. Das Inkrement der Wortleitungsspannung Vpgm wird im Pegel erhöht, wenn der Widerstandswert R2 abnimmt. Das bedeutet, dass, wenn die Schrittsteuersignale STEPi sequentiell aktiviert werden, der Widerstandswert R2 weiterhin abnimmt, wodurch die Wortleitungsspannung Vpgm schrittweise um das Inkrement erhöht wird.

Wie oben ausgeführt ist, wird die Aktivierungsreihenfolge der Schrittsteuersignale STEPi in Abhängigkeit davon geändert, ob das Modusauswahlsignal MODE_SEL einen Testprogrammiervorgang anzeigt. Zeigt das Modusauswahlsignal MODE_SEL beispielsweise einen normalen Programmiervorgang an, dann werden die Schrittsteuersignale STEP0, STEP1, STEP2, ..., STEPm vom Decoder sequentiell aktiviert. Zeigt das Modusauswahlsignal MODE_SEL einen Testprogrammiervorgang an, dann werden bestimmte Schrittsteuersignale, z.B. STEP0, STEP2, STEP4, von der Multiplexerschaltung 190 sequentiell aktiviert. Daraus resultiert, dass das Inkrement der Wortleitungsspannung Vpgm während des Testprogrammiervorgangs einen höheren Pegel als während eines normalen Programmiervorgangs aufweist.

Wie aus 6 ersichtlich ist, ist das Inkrement &Dgr;VpgmT der Wortleitungsspannung Vpgm während des Testprogrammiervorgangs, wenn das Modusauswahlsignal MODE_SEL den Testprogrammiervorgang anzeigt, größer als das Inkrement &Dgr;VpgmN während des normalen Programmiervorgangs. Mit dem Ansteigen des Inkrementpegels der Wortleitungsspannung Vpgm werden die Speicherzellen unter den gleichen Programmierbedingungen schneller programmiert. Das bedeutet, dass die für den Testprogrammiervorgang erforderliche Zeitspanne verglichen mit der für den normalen Programmiervorgang erforderlichen Zeitspanne verkürzt ist.

Unter Bezugnahme auf die zugehörigen Zeichnungen wird nachstehend die Funktionsweise der Erfindung detaillierter erklärt. Wie allgemein bekannt ist, umfasst ein Programmierzyklus für ein nichtflüchtiges Speicherbauelement, wie ein NAND-Flashspeicherbauelement, eine Mehrzahl von Programmierschleifen, welche jeweils aus einer Programmierperiode und einer Programmierverifizierungsperiode aufgebaut sind. Bevor ein Testprogrammiervorgang ausgeführt wird, werden zu programmierende Daten in die Abtastverstärker- und Zwischenspeicherschaltung 130 geladen. Danach wird der Testprogrammiervorgang ausgeführt, wenn dem nichtflüchtigen Speicherbauelement ein Programmierbefehl zur Verfügung gestellt wird. Das Modusauswahlsignal MODE_SEL wird während des Testprogrammiervorgangs auf einen niedrigen Pegel gesetzt. Das Modusauswahlsignal MODE_SEL ist ein Signal mit aktiv niedrigem Pegel.

Die Steuerlogik 160 aktiviert das Freigabesignal EN in Reaktion auf die Eingabe des Programmierbefehls, und der Wortleitungsspannungsgenerator 200 beginnt in Reaktion auf die Aktivierung des Freigabesignals EN, die Wortleitungsspannung Vpgm zu erzeugen. Hierbei wird während der ersten Programmierschleife das Schrittsteuersignal STEP0 mittels des Schleifenzählers 170 und des Decoders 180 aktiviert. Zeigt das Modusauswahlsignal MODE_SEL den Testmodus an, dann aktiviert die Multiplexerschaltung 190 das Schrittsteuersignal STEP0. Hierbei wird die Programmierspannung Vpgm durch die Gleichung 2 bestimmt. Erreicht die Wortleitungsspannung Vpgm einen gewünschten Spannungspegel der ersten Programmierschleife, dann werden die Speicherzellen auf die bekannte Weise programmiert.

Wird ein Programmiervorgang der ersten Programmierschleife beendet, dann wird ein Programmierverifizierungsvorgang ausgeführt. Während des Programmierverifizierungsvorgangs liest die Abtastverstärker- und Zwischenspeicherschaltung 130 Daten aus dem Speicherzellenfeld 110 aus und gibt die ausgelesenen Daten an die Überprüfungsschaltung 150 aus. Die Überprüfungsschaltung 150 beurteilt, ob die Datenwerte von der Abtastverstärker- und Zwischenspeicherschaltung 130 den gleichen Wert haben, d.h. einen Bestanden-Datenwert. Weist wenigstens einer der Datenwerte einen Nichtbestanden-Datenwert auf, dann aktiviert die Steuerlogik 160 das Aufwärtszählsignal CNT_UP. Der Schleifenzähler 170 führt einen Aufwärtszählvorgang in Reaktion auf das Aufwärtszählsignal CNT_UP aus. Der Zählerstand zeigt eine nächste Programmierschleife an. Der Zählerstand wird vom Decoder 180 decodiert, so dass das Schrittsteuersignal STEP1 aktiviert wird. Obwohl das Schrittsteuersignal STEP1 vom Decoder 180 aktiviert wird, aktiviert die Multiplexerschaltung 190 während des Testprogrammiervorgangs das Schrittsteuersignal STEP3. Entsprechend wird die Wortleitungsspannung Vpgm um ein gegebenes Inkrement erhöht, da der Widerstandswert R2 des Spannungsteilers 220 verglichen mit dem normalen Programmiervorgang erhöht ist, bei welchem das Schrittsteuersignal STEP1 aktiviert ist. Der oben beschriebene Testprogrammiervorgang wird solange wiederholt, bis die Datenwerte von der Abtastverstärker- und Zwischenspeicherschaltung 130 alle den Bestanden-Datenwert aufweisen.

In anderen Worten ausgedrückt, das Inkrement der Wortleitungsspannung Vpgm wird während des Testprogrammiervorgangs durch Steuern der Aktivierungsreihenfolge der an den Spannungsteiler 220 angelegten Schrittsteuersignale vergrößert. Mit der Vergrößerung des Inkrements der Wortleitungsspannung Vpgm während des Testprogrammiervorgangs wird die erforderliche Zeitspanne zum Ausführen des Testprogrammiervorgangs verkürzt.

Im dargestellten Ausführungsbeispiel ist das Modusauswahlsignal MODE_SEL ein Signal mit aktiv niedrigem Pegel. Selbstverständlich kann das Modusauswahlsignal MODE_SEL auch als Signal mit aktiv hohem Pegel ausgeführt werden. Gemäß der obigen Beschreibung wird das Inkrement der Wortleitungsspannung abhängig vom Betriebsmodus verändert, während das Inkrement während eines ausgewählten Betriebsmodus konstant bleibt. Selbstverständlich kann die Wortleitungsspannung auch während jeder der Programmierschleifen des eingestellten Betriebsmodus verändert werden.


Anspruch[de]
  1. Nichtflüchtiges Speicherbauelement mit

    – einem Speicherzellenfeld (110), welches in Zeilen und Spalten angeordnete Speicherzellen umfasst, und

    – einem Wortleitungsspannungsgenerator (200) zum Erzeugen einer Wortleitungsspannung (Vpgm) in Reaktion auf Schrittsteuersignale (STEPi),

    gekennzeichnet durch

    – eine Programmiersteuereinheit (160 bis 190) zum Erzeugen der Schrittsteuersignale (STEPi) derart, dass ein Inkrement der Wortleitungsspannung (Vpgm) betriebsartabhängig veränderbar ist.
  2. Speicherbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Programmiersteuereinheit folgende Komponenten umfasst:

    – eine Steuerlogik (160), welche ein Aufwärtszählsignal (CNT_UP) in Abhängigkeit davon erzeugt, ob jede Programmierschleife eines Programmierzyklus als bestanden abgeschlossen ist, und

    – einen Schrittsteuersignalgenerator (170 bis 190) zum Erzeugen der Schrittsteuersignale (STEPi) in Reaktion auf das Aufwärtszählsignal (CNT_UP) und ein Modusauswahlsignal (MODE_SEL), welches den Betriebsmodus anzeigt.
  3. Nichtflüchtiges Speicherbauelement mit

    – einem Speicherzellenfeld (110), welches in Zeilen und Spalten angeordnete Speicherzellen umfasst,

    – einem Wortleitungsspannungsgenerator (200) zum Erzeugen einer Wortleitungsspannung (Vpgm) in Reaktion auf Schrittsteuersignale (STEPi) und

    – einer Steuerlogik (160), welche ein Aufwärtszählsignal (CNT_UP) in Abhängigkeit davon erzeugt, ob jede Programmierschleife eines Programmierzyklus als bestanden abgeschlossen ist,

    gekennzeichnet durch

    – einen Schrittsteuersignalgenerator zum Erzeugen der Schrittsteuersignale (STEPi) in Reaktion auf das Aufwärtszählsignal (CNT_UP) und ein Modusauswahlsignal (MODE_SEL), wobei ein Inkrement der Wortleitungsspannung (Vpgm) in Abhängigkeit davon veränderbar ist, ob das Modusauswahlsignal (MODE_SEL) aktiviert ist.
  4. Speicherbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Inkrement der Wortleitungsspannung (Vpgm) während eines Testprogrammiermodus größer als während eines normalen Programmiermodus ist.
  5. Speicherbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Inkrement der Wortleitungsspannung (Vpgm) während eines Testprogrammiermodus und/oder eines normalen Programmiermodus konstant ist.
  6. Speicherbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass jede der Speicherzellen als Mehrfachpegelspeicherzelle zum Speichern von Daten mit n Bit ausgeführt ist.
  7. Speicherbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass jede der Speicherzellen als Einfachpegelspeicherzelle zum Speichern von Daten mit 1 Bit ausgeführt ist.
  8. Speicherbauelement nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der Schrittsteuersignalgenerator die Schrittsteuersignale (STEPi) in Reaktion auf das Aufwärtszählsignal (CNT_UP) sequentiell aktiviert, wenn das Modusauswahlsignal (MODE_SEL) einen normalen Programmiermodus anzeigt.
  9. Speicherbauelement nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, dass der Schrittsteuersignalgenerator einen Teil der Schrittsteuersignale (STEPi) in Reaktion auf das Aufwärtszählsignal (CNT_UP) sequentiell aktiviert, wenn das Modusauswahlsignal (MODE_SEL) einen Testprogrammiermodus anzeigt.
  10. Speicherbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das Inkrement der Wortleitungsspannung (Vpgm) während des Testprogrammiermodus N-mal größer als während des normalen Programmiermodus ist.
  11. Speicherbauelement nach einem der Ansprüche 2 bis 10, dadurch gekennzeichnet, dass das Modusauswahlsignal (MODE_SEL) während des Testprogrammiermodus aktiviert ist.
  12. Speicherbauelement nach einem der Ansprüche 2 bis 11, dadurch gekennzeichnet, dass die Wortleitungsspannung (Vpgm) immer dann schrittweise erhöht wird, wenn eine Programmierschleife des Programmierzyklus wiederholt wird.
Es folgen 6 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com