PatentDe  


Dokumentenidentifikation DE60108911T2 12.01.2006
EP-Veröffentlichungsnummer 0001461710
Titel PROZESSORSCHNITTSTELLE MIT GERINGEM OVERHEAD
Anmelder Nokia Corporation, Espoo, FI
Erfinder Beale, John, Reading, Berkshire RG30 4UB, GB
Vertreter Eisenführ, Speiser & Partner, 80335 München
DE-Aktenzeichen 60108911
Vertragsstaaten AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LI, LU, MC, NL, PT, SE, TR
Sprache des Dokument EN
EP-Anmeldetag 27.12.2001
EP-Aktenzeichen 012751467
WO-Anmeldetag 27.12.2001
PCT-Aktenzeichen PCT/EP01/15347
WO-Veröffentlichungsnummer 0003065234
WO-Veröffentlichungsdatum 07.08.2003
EP-Offenlegungsdatum 29.09.2004
EP date of grant 09.02.2005
Veröffentlichungstag im Patentblatt 12.01.2006
IPC-Hauptklasse G06F 13/28(2006.01)A, F, I, ,  ,  ,   

Beschreibung[de]
Gebiet der Erfindung

Die vorliegende Erfindung betrifft ein Verfahren und ein System zum Durchführen einer Datenübertragung zwischen einem Speicher einer Prozessoreinrichtung, wie beispielsweise einem digitalen Signalprozessor (DSP), und einem mit der Prozessoreinrichtung verbundenen Schaltkreis, wie beispielsweise einem Anwender spezifischen integrierten Schaltkreis (ASIC).

Hintergrund der Erfindung

Architekturen mit verteiltem Speicher eignen sich besonders zur Umsetzung von Datenflussverarbeitung und Datenflussverarbeitung ist andererseits das, worauf nahezu jeder DSP und eine damit zusammenhängende Anwendung hinauslaufen. Die ideale Anpassung zwischen DSP und Datenflusssystemen wird weiter durch den Bedarf an in Echtzeit ablaufenden DSP-Anwendungen verstärkt, d. h., diese müssen Daten entsprechend einer bestimmten Anforderung bzgl. Durchsatz und/oder Latenzzeit verarbeiten. Bei Systemen mit verteiltem Speicher kann es schwierig sein, aufgrund der Unsicherheiten über die Speicherkonkurrenz eine Wartezeit zu garantieren.

Falls die zentrale Verarbeitungseinheit (CPU) eines DSPs ihren aktuellen Task anhalten und Daten auf oder von dem Chip bewegen muss, geht die Leistung zurück. Daher sind Direktspeicherzugriff(DMA)-Steuerungen für die Ausführung von Befehlssequenzen, automatischer Initialisierung und Ähnlichem vorgesehen. In Systemen mit Datenverarbeitung in Echtzeit ermöglicht dies einen von der CPU unabhängigen Ablauf des DMA. Ein DMA erfordert hauptsächlich, dass der DSP nicht auf den involvierten Speicher zugreift. Um dies zu erreichen, kann die CPU angehalten oder vom Bussystem abgekoppelt werden, um sicherzustellen, dass die CPU und die DMA-Steuerung nicht versuchen konkurrierend auf die Speicher zuzugreifen. Während der DMA-Operation werden an den Speichern durch die DMA-Steuerung erzeugte Adressen angelegt. Nach Abschluss der DMA-Operation bestimmen wiederum durch die CPU erzeugte Adressen, auf welches Speicherwort zugegriffen wird. So bietet der DMA eine Datenübertragung, die es ermöglicht, Daten zwischen einer Peripherie-Steuerung und einem Systemspeicher ohne Beteiligung der Host-CPU zu bewegen. Die Daten können durch die Peripherie-Steuerung selbst oder durch eine gesonderte DMA-Steuerung einer dritten Partei bewegt werden.

Das Anhalten oder Abkoppeln der CPU wird gewöhnlich auf Grundlage von Unterbrechungsprogrammen durchgeführt, die durch externe Schaltkreise ausgelöst werden, die beabsichtigen, auf den gemeinsam benutzten Speicher des DSP zuzugreifen. Daher ist ein hoher Verwaltungsaufwand für Unterbrechungen und damit verbundene Kernauslastungen des DSPs mit häufigen Unterbrechungsdienstprogrammen (ISRs) verbunden, die im Fall von Datenbewegungen zwischen dem gemeinsam genutzten Speicher und externen Einrichtungen oder mit dem DSP verbundenen Schaltkreisen ausgelöst werden.

Die Schrift EP 09 088 301 A1 offenbart einen auf einem DSP basierenden Kommunikationsadapter, der mehrere digitale Signalprozessoren und Netzwerkschnittstellenschaltkreise zur Bereitstellung eines Mehrkanaltelefonleitungsanschlusses umfasst. Jeder digitale Signalprozessor unterbricht seinen Host-Prozessor durch Übertragung eines Unterbrechungssteuerungsblocks in Form von Daten an einen Datenspeicher des Host-Prozessors und veranlasst mittels anschließendem Senden einer Unterbrechung den Host-Prozessor den Datenspeicher zu untersuchen. Dadurch werden mehrere Unterbrechungen an den Host-Prozessor von einem einzelnen DSP gebündelt und können gemeinsam bearbeitet werden. Daher kann der Verwaltungsaufwand für die individuelle Bearbeitung jeder Unterbrechung reduziert werden. Die Unterbrechungsblöcke werden mittels einer DMA-Operation in den Speicher des Host-Prozessors geschrieben.

Falls jedoch diese Lösung des Standes der Technik zum Bündeln von Unterbrechungen von Datenbewegungen zwischen gemeinsam genutzten Speicher eines DSP und eines externen Schalkreises verwendet wird, muss die CPU des DSP dennoch jede Unterbrechung des Unterbrechungsblocks bearbeiten, um die entsprechenden ISRs auszulösen, welche für die Datenbewegung erforderlich sind. Daher würde der Verwaltungsaufwand weiterhin ein Problem darstellen.

Zusammenfassung der Erfindung

Es ist daher eine Aufgabe der vorliegenden Erfindung ein Verfahren und ein System für eine Datenübertragung zwischen einem Speicher einer Prozessoreinrichtung und einem mit der Prozessoreinrichtung verbundenen Schaltkreis bereitzustellen, mittels dem der Verwaltungsaufwand von Unterbrechungen und die damit verbundene Kernauslastung reduziert werden kann.

Diese Aufgabe wird durch ein Verfahren zum Durchführen einer Datenübertragung zwischen einem Speicher einer Prozessoreinrichtung und einem mit der Prozessoreinrichtung verbundenen Schaltkreis gelöst, wobei das Verfahren die Schritte umfasst:

Einrichten eines Direktspeicherzugriffs (DMA) zum Übertragen von Daten zu dem Schaltkreis;

Auslösen einer DMA-Übertragung der Daten zu der Prozessoreinrichtung; Hinzufügen der DMA-Übertragung zu einem Transaktionsprotokoll;

Bereitstellen des Transaktionsprotokolls für die Prozessoreinrichtung, wenn das Transaktionsprotokoll eine vorbestimmte Tiefengrenze erreicht hat; und Informieren der Prozessoreinrichtung über die Verfügbarkeit des Transaktionsprotokolls.

Weiter wird die obige Aufgabe durch eine Prozessoreinrichtung mit einem Speicher, auf den mittels eines damit verbundenen Schaltkreises zugegriffen werden kann, gelöst, wobei die Prozessoreinrichtung zum Validieren von Daten, die mittels eines Direktspeicherzugriffs zu dem Speicher übertragen werden, basierend auf einem der Prozessoreinrichtung bereitgestellten Transaktionsprotokoll, ausgestaltet ist.

Zusätzlich wird die obige Aufgabe durch eine integrierte Schaltung mit Zugriffsmitteln zum Bereitstellen eines Zugriffs auf eine Prozessoreinrichtung gelöst, wobei die integrierte Schaltung zum Einrichten eines Direktspeicherzugriffs zum Übertragen von Daten über die Zugriffsmittel, um eine DMA-Übertragung der Daten auszulösen, zum Hinzufügen der DMA-Übertragung zu einem Transaktionsprotokoll, zum Bereitstellen des Transaktionsprotokolls für die Prozessoreinrichtung, wenn das Transaktionsprotokoll eine vorbestimmte Tiefengrenze erreicht hat, und zum Abgeben einer die Verfügbarkeit des Transaktionsprotokolls anzeigenden Information, ausgestaltet ist.

Schließlich wird die obige Aufgabe durch ein System zum Durchführen eines Datentransfers zwischen einem Speicher einer Prozessoreinrichtung und einem an die Prozessoreinrichtung angeschlossenen Schaltkreis gelöst, wobei der Schaltkreis zum Einrichten eines Direktspeicherzugriffs zum Übertragen von Daten, zum Auslösen einer DMA-Übertragung der Daten zu der Prozessoreinrichtung, zum Hinzufügen der DMA-Übertragung zu einem Transaktionsprotokoll, zum Bereitstellen des Transaktionsprotokolls für die Prozessoreinrichtung, wenn das Transaktionsprotokoll eine vorbestimmte Tiefengrenze erreicht hat, und zum Informieren der Prozessoreinrichtung über die Verfügbarkeit des Transaktionsprotokolls, ausgestaltet ist; und wobei die Prozessoreinrichtung zum Validieren der übertragenen Daten basierend auf dem bereitgestellten Transaktionsprotokoll ausgestaltet ist.

Demgemäß wird ein vorprogrammierter DMA bereitgestellt, der an Schnittstellen angeordnet ist, die von dem externen Schaltkreis gehostet sind, um Daten zwischen dem Speicher und dem externen Schaltkreis zu übertragen, wobei durch Verwendung des Transaktionsprotokolls die Anforderungen hinsichtlich der Steuerung an den Prozessor reduziert werden können. Daher können mit einer einzelnen DMA-Operation eine Vielzahl von Datenübertragungen gebündelt werden, da die Prozessoreinrichtung die übertragenen Daten auf der Grundlage des verfügbaren Transaktionsprotokolls, sobald die Prozessoreinrichtung über die Verfügbarkeit, z. B. Übertragung oder Abfrage, des Transaktionsprotokolls informiert worden ist, validieren oder qualifizieren kann. Da die Prozessoreinrichtung lediglich in die Signalisierung der Informationen betreffend die Bereitstellung, z. B. Übertragung oder Abfrage, des Transaktionsprotokolls eingebunden ist, kann der Verwaltungsaufwand für Unterbrechungen und die damit verbundene Kernauslastung deutlich reduziert werden. Außerdem wird die Notwendigkeit einer manuellen Datenbewegung verhindert sowie eine Anpassung der Datenrate kann zwischen dem gemeinsam verwendeten Speicher und dem auf dem Chip angeordneten Bussystem des externen Schaltkreises bereitgestellt werden, um so die Blockierung des Systems zu reduzieren.

Aufgrund der Tatsache, dass mehrere in dem Speicher gehaltene Datenstrukturen unter Verwendung einer einzigen Prozessoreinbindung validiert werden können, z. B. durch eine Unterbrechungsdienstroutine, wird der Verwaltungsaufwand der Kernverarbeitung, besonders wenn unter einem Echtzeitbetriebssystem (RTOS) eine Kontextschaltung notwendig ist. Darüber hinaus ist langsames Polling des Transaktionsstatus im externen Schaltkreis durch den Kern nicht erforderlich, da das Transaktionsprotokoll im Speicher der Prozessoreinrichtung lokal gespeichert werden kann. Da Mittel zum Synchronisieren und Validieren der Datenstruktur ohne großen Verwaltungsaufwand durch den Kern vorgesehen sind, sind wesentliche Datenbewegungen zwischen dem mehrfach genutztem Speicher und dem externen Schaltkreis daher im Hintergrund möglich.

Bevorzugt werden die Schritte b) und c) wiederholt, bis die Tiefengrenze erreicht worden ist. Dadurch können große Datenmengen durch entsprechende DMA-Übertragungen ohne Unterbrechung der Prozessoreinrichtung übertragen werden. Die DMA-Übertragung kann durch Hardware oder Software ausgelöst werden. Das Transaktionsprotokoll kann konfigurierbar oder nicht konfigurierbar sein.

Der Informierungsschritt kann mittels Initialisierung einer Unterbrechungsoperation durchgeführt werden, z. B. durch Auslösen eines Unterbrechungsdienstprogramms in der Prozessoreinrichtung.

Außerdem kann das Transaktionsprotokoll mittels eines eigenen DMA-Kanals übertragen oder an eine Datenübertragung angehängt werden. Alternativ kann das Transaktionsprotokoll in dem angeschlossenem Schalkreis für eine einer qualifizierenden Unterbrechung folgenden Abfragen gehalten werden.

Kurze Beschreibung der Zeichnungsfiguren

Im Folgenden wird die vorliegende Erfindung in größerem Detail basierend auf dem bevorzugten Ausführungsbeispiel unter Bezugnahme auf die Zeichnungsfiguren beschrieben, in denen:

1 ein Blockschaltbild eines digitalen Signalprozessors zeigt, der an einem ASIC angeschlossen ist; und

2 Flussdiagramme eines Datenübertragungsverfahrens gemäß des bevorzugten Ausführungsbeispiels zeigt.

Beschreibung des bevorzugten Ausführungsbeispiels

Das bevorzugte Ausführungsbeispiel wird nun auf Grundlage eines vorprogrammierten DMAs beschrieben, der an einer ASIC-gehosteten Schnittstelle angeordnet ist, um eine Datenbewegung zwischen einem mehrfach genutzten Speicher 16 eines DSP oder einer Mikrokontrollereinheit (MCU) 10 und einem ASIC 20, wie in der 1 gezeigt, bereitzustellen.

Gemäß 1 besitzt der DSP 10 eine CPU 12 zum Steuern der DSP-Operationen, die auf einem im Programmspeicher (nicht gezeigt) gespeicherten Steuerprogramm basieren. Außerdem ist eine Host-Schnittstelle 14 zum Steuern einer Datenübertragung zu einer Slave-Schnittstelle 22, die auf dem ASIC 20 angeordnet ist, vorgesehen. Eine Unterbrechungssteuerungseinrichtung 17 ist in dem DSP 10 angeordnet, um die Ausführung von Unterbrechungsdienstprogrammen zu steuern, auf Grundlage eines Unterbrechungssteuerungssignals, das von einer Ressourcenverwaltung 24 des ASIC 20 empfangen wurde. Weiter wird eine Salve-Schnittstelle 18 des DSP 10 durch eine Host-Schnittstelle 26 des ASIC 20 gesteuert, um Daten von dem ASIC 20 zu dem mehrfach genutzten Speicher 16 des DSP 10 zu übertragen.

In dem ASIC 20 ist ein Speicher 28 zum Speichern von Daten vorgesehen, die beispielweise zum mehrfachgenutzten Speicher 16 übertragen werden sollen. Die Host-Schnittstelle 26 besitzt eine DMA-Steuerung zum Steuern von DMA-Übertragungen über die Slave-Schnittstelle 18 zu dem mehrfach genutzten Speicher 16. Außerdem ist eine DMA-Transaktionsaufzeichnung oder ein DMA-Transaktionsprotokoll mit Informationen über eine DMA-Übertragungsvorgeschichte von dem ASIC 20 zu dem DSP an der Host-Schnittstelle gespeichert. Die Ressourcenverwaltung 24 ist ausgelegt, eine Ressourcensteuerung des ASIC 20 bereitzustellen, um die Datenübertragung von dem Speicher 28 zu der Host-Schnittstelle 26 unter Steuerung durch die DMA-Steuerung zuermöglichen.

Wie durch die gepunkteten Pfeile in 1 angedeutet, besteht eine DMA-Übertragung von dem ASIC 20 zu dem DSP 10 wenigstens aus zwei Phasen, d. h. einer ersten DMA-Übertragung DMA#1 zum Übertragen der jeweiligen Daten DATAX zu dem mehrfachgenutzten Speicher 16 des DSP 10 und einer direkten oder späterfolgenden zweiten DMA-Übertragung DMA#2 zum Übertragen des DMA-Transaktionsprotokolls von der Host-Schnittstelle 26 zu dem mehrfach genutztem Speicher 16. Dadurch können große Mengen von Daten von dem Speicher 28 des ASIC 20 zu dem mehrfach genutzten Speicher 16 des DSP 10 durch Verwendung von DMA-Operationen ohne Einbindung der CPU 12 übertragen werden. Die CPU 12 wird anschließend von der Datenübertragung durch ein Unterbrechungssteuerungssignal informiert, das von der Ressourcenverwaltung 24 an die Unterbrechungssteuerungseinrichtung 17 nach der Übertragung des DMA-Transaktionsprotokolls gesendet wird.

Ein Beispiel für eine Datenbewegung von dem ASIC 20 zu dem DSP 10 wird nun auf Grundlage der in 2 dargestellten Flussdiagrammen beschrieben.

In einer Initialisierungsphase wird in Schritt S101 der DMA für die Übertragung der ersten Daten DATAX in dem ASIC 20 eingerichtet. Anschließend wird in Schritt S102 auch ein DMA für die Übertragung des DMA-Transaktionsprotokolls in dem ASIC 20 eingerichtet. Dadurch werden beide für die Datenbewegung von dem ASIC 20 zu dem mehrfachgenutzten Speicher 16 des DSP benötigten DMA-Übertragungsoperationen initialisiert.

Anschließend wird bei der DMA-Steuerung des ASIC 20 ein Laufzeit-DMA-Steuerungsprogramm gestartet, um die DMA-Übertragung der erforderlichen Datenmenge zu steuern. In Schritt S201 wird die DMA-Übertragung der ersten Daten DATAX ausgelöst und eine Information, die die Übertragung der ersten Daten DATAX anzeigt, wird dem DMA-Transaktionsprotokoll hinzugefügt (Schritt S301). In ähnlicher Weise werden nachfolgende DMA-Übertragungen von weiteren Daten DATAY, DATAZ und DATAA in aufeinanderfolgenden Schritten S202 bis S204 ausgelöst, währen das DMA-Transaktionsprotokoll nacheinander in den Schritten S302 bis 304 aktualisiert wird. Daher enthält das DMA-Transaktionsprotokoll, nachdem die Datenübertragungsoperation abgeschlossen worden ist, Übertragungsinformationen, die die zu dem mehrfachgenutzten Speicher 16 des DSP 10 übertragenen Daten angeben.

Wenn die DMA-Steuerung feststellt, dass das DMA-Transaktionsprotokoll eine vorherbestimmte Tiefengrenze erreicht hat, wird in Schritt S401 eine Prozedur zur Übertragungsbenachrichtigung eingeleitet. Anschließend wird in Schritt S402 eine DMA-Übertragung des DMA-Transaktionsprotokolls ausgelöst, um das DMA-Transaktionsprotokoll an den DSP 10 zu übertragen und es in dem mehrfachgenutzten Speicher 16 zu speichern. Danach löst die DMA-Steuerung eine Unterbrechung der CPU 12 des DSP 10 durch Anlegen einer entsprechenden Steuerinformation an die Ressourcenverwaltung 24 (Schritt S403) aus. In Reaktion auf diese Unterbrechung qualifiziert oder validiert die CPU 12 die zu dem mehrfachgenutzten speicherübertragenen Daten auf Grundlage des DMA-Transaktionsprotokolls, welches auch in dem mehrfachgenutzten Speicher 16 abgelegt ist (Schritt S404). Um dies zu erreichen, kann die Unterbrechungssteuerungsinformation, die von der Ressourcenverwaltung 24 der Unterbrechungssteuerungseinrichtung 17 zugeführt worden ist, eine entsprechende Adressinformation beinhalten, die die Adresse des DMA-Transaktionsprotokolls anzeigt. Das DMA-Transaktionsprotokoll kann dann eine Information aufweisen, die Adressbereiche der übertragenen Daten anzeigt. Der Abschluss der DMA-Bewegung im Transaktionsprotokoll kann durch Verwendung von DMA-Kanalnummern angezeigt werden.

Das vorgeschlagene Konzept für Prozessorschnittstellen ermöglicht daher zwischen dem ASIC 20 und dem mehrfachgenutzten Speicher 16 signifikante Datenbewegungen im Hintergrund, ohne hohen Verwaltungsaufwand beim Kern am DSP 10 auszulösen.

Es sei angemerkt, dass die vorliegende Erfindung nicht auf das oben beschriebene bevorzugte Ausführungsbeispiel beschränkt ist, sondern für jegliche DMA-Übertragungen zwischen Prozessoreinrichtungen und mit der Prozessoreinrichtung verbundene andere Schaltkreise verwendet werden kann. Außerdem kann die Signalisierung des DMA-Transaktionsprotokolls zu dem DSP 10 durch beliebige Signalisierungsoptionen durchgeführt werden und ist nicht auf eine Unterbrechungsoperation beschränkt. Die DMA-Übertragung kann durchgeführt werden zu oder von jedem im Speicher abgebildeten Ort auf dem ASIC 20 oder jedem anderen mit dem DSP 10 verbundenen Schaltkreis. Die Übertragung des Transaktionsprotokolls benötigt nicht notwendigerweise einen DMA-Kanal (beispielsweise DMA#2 in 1). Es könnte an eine Datenübertragung angehängt werden oder könnte sogar in dem ASIC 20 für eine einer qualifizierenden Unterbrechung folgenden Abfrage zurückgehalten werden. Dies könnte einen Unterbrechungsstatus beinhalten. Daher ist in 1 der DMA#2 optional. Das Transaktionsprotokoll könnte beispielsweise an die nächste Datenübertragung angehängt werden. Der DMA ist nicht notwendigeweise auf der Host-Schnittstelle 26 des ASIC 20 angeordnet, sondern kann auch an einen ASIC OCB angehängt werden. Außerdem muss die Unterbrechung nicht notwendigerweise zwischen zwei Einrichtungen durchgeführt werden, sondern könnte auch innerhalb des DSP 10 ausgelöst werden. Daher sind die Schritte S102, S402, S402 und S403 in der 2 für den speziellen Fall optionale Schritte, der in der Anordnung gemäß 1 angezeigt ist. Die DMA-Übertragung könnte auch in Software ausgelöst werden. Das bevorzugte Ausführungsbeispiel kann daher innerhalb des Umfangs der angefügten Ansprüche variieren.


Anspruch[de]
  1. Verfahren zum Durchführen einer Datenübertragung zwischen einem Speicher (16) einer Prozessoreinrichtung (10) und einem mit der Prozessoreinrichtung (10) verbundenen Schaltkreis (20), wobei das Verfahren die Schritte umfasst:

    a) Einrichten eines Direktspeicherzugriffs (DMA) zum Übertragen von Daten zu dem Schaltkreis (20);

    b) Auslösen einer DMA-Übertragung der Daten zu der Prozessoreinrichtung (10);

    c) Hinzufügen der DMA-Übertragung zu einem Transaktionsprotokoll;

    gekennzeichnet durch das weitere Umfassen der Schritte

    d) Bereitstellen des Transaktionsprotokolls für die Prozessoreinrichtung (10), wenn das Transaktionsprotokoll eine vorbestimmte Tiefengrenze erreicht hat; und

    e) Informieren der Prozessoreinrichtung (10) über die Verfügbarkeit des Transaktionsprotokolls.
  2. Verfahren nach Anspruch 1, wobei die Schritte b) und c) wiederholt werden, bis die Tiefengrenze erreicht worden ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei der Informationsschritt durch Einleiten einer Unterbrechungsoperation durchgeführt wird.
  4. Verfahren nach Anspruch 3, wobei die Unterbrechungsoperation ein Unterbrechungsdienstprogramm einleitet.
  5. Verfahren nach einem der vorgenannten Ansprüche, des Weiteren umfassend den Schritt des Validierens der übertragenen Daten an der Prozessoreinrichtung (10) basierend auf dem verfügbaren Transaktionsprotokoll.
  6. Verfahren nach einem der vorgenannten Ansprüche, wobei der Schaltkreis ein ASIC ist.
  7. Verfahren nach einem der vorgenannten Ansprüche, des Weiteren umfassend den Schritt des Speicherns des Transaktionsprotokolls in dem Speicher (16).
  8. Prozessoreinrichtung mit einem Speicher (16), auf den mittels eines Schaltkreises (20) zugegriffen werden kann, dadurch gekennzeichnet, dass die Prozessoreinrichtung (10) ausgestaltet ist zum Validieren von Daten, die mittels eines Direktspeicherzugriffs zu dem Speicher (16) übertragen werden, basierend auf einem der Prozessoreinrichtung bereitgestellten Transaktionsprotokoll, das Information über den Direktspeicherzugriff umfasst.
  9. Prozessoreinrichtung nach Anspruch 8, wobei die Prozessoreinrichtung (10) ausgestaltet ist zum Validieren der übertragenen Daten im Ansprechen auf eine durch den angeschlossenen Schaltkreis (20) ausgelöste Unterbrechung.
  10. Prozessoreinrichtung nach Anspruch 8 oder 9, wobei die Prozessoreinrichtung ein digitaler Signalprozessor (10) ist.
  11. Integrierte Schaltung mit Zugriffsmitteln (22) zum Bereitstellen eines Zugriffs auf eine Prozessoreinrichtung (10), wobei die integrierte Schaltung (20) zum Einrichten eines Direktspeicherzugriffs (DMA) zum Übertragen von Daten über die Zugriffsmittel (22), um eine DMA-Übertragung der Daten zu triggern ausgestaltet ist, dadurch gekennzeichnet, dass sie des Weiteren zum Hinzufügen der DMA-Übertragung zu einem Transaktionsprotokoll, zum Bereitstellen des Transaktionsprotokolls für die Prozessoreinrichtung, wenn das Transaktionsprotokoll eine vorbestimmte Tiefengrenze erreicht hat, und zum Abgeben einer die Verfügbarkeit des Transaktionsprotokolls anzeigenden Information ausgestaltet ist.
  12. Integrierte Schaltung nach Anspruch 11, wobei die integrierte Schaltung (20) zum Abgeben der Information durch Auslösen einer Unterbrechung ausgestaltet ist.
  13. Integrierte Schaltung nach Anspruch 11 oder 12, wobei die integrierte Schaltung ein ASIC ist.
  14. System zum Durchführen eines Datentransfers zwischen einem Speicher (16) einer Prozessoreinrichtung (10) und einem an die Prozessoreinrichtung (10) angeschlossenen Schaltkreis (20),

    a) wobei der Schaltkreis (20) zum Einrichten eines Direktspeicherzugriffs (DMA) zum Übertragen von Daten, zum Auslösen einer DMA-Übertragung der Daten zu der Prozessoreinrichtung (10) ausgestaltet ist,

    dadurch gekennzeichnet, dass der Schaltkreis des Weiteren

    zum Addieren der DMA-Übertragung zu einem Transaktionsprotokoll, zum Bereitstellen des Transaktionsprotokolls für die Prozessoreinrichtung (10), wenn das Transaktionsprotokoll eine vorbestimmte Tiefengrenze erreicht hat, und zum Informieren der Prozessoreinrichtungen (10) über die Verfügbarkeit des Transaktionsprotokolls ausgestaltet ist; und

    b) wobei die Prozessoreinrichtung (10) zum Validieren der übertragenen Daten basierend auf dem bereitgestellten Transaktionsprotokoll ausgestaltet ist.
Es folgen 2 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com