Dokumentenidentifikation |
DE102004036786A1 23.03.2006 |
Titel |
Chip mit Zustandselement, Konfigurationseinrichtung und Ausleseeinrichtung sowie Verfahren zum Betrieb, Konfigurieren und Überprüfen der Konfiguration desselben |
Anmelder |
Infineon Technologies AG, 81669 München, DE |
Erfinder |
Zielbauer, Jürgen, Dr., 81737 München, DE; Nikutta, Wolfgang, Dr., 81541 München, DE |
Vertreter |
Schoppe, Zimmermann, Stöckeler & Zinkler, 82049 Pullach |
DE-Anmeldedatum |
29.07.2004 |
DE-Aktenzeichen |
102004036786 |
Offenlegungstag |
23.03.2006 |
Veröffentlichungstag im Patentblatt |
23.03.2006 |
IPC-Hauptklasse |
G11C 29/00(2006.01)A, F, I, 20051228, B, H, DE
|
Zusammenfassung |
Ein Chip mit einer konfigurierbaren integrierten Schaltungsanordnung, einem Zustandselement, das mehrere mögliche Zustände aufweist und dessen aktueller Zustand mindestens einmal verändert werden kann, einer Konfigurationseinrichtung zum Konfigurieren der konfigurierbaren integrierten Schaltungsanordnung in Abhängigkeit von dem aktuellen Zustand eines Zustandselements und einer Ausleseeinrichtung zum Ermöglichen des Auslesens einer Information, die von dem aktuellen Zustand des Zustandselements abhängt, ermöglicht das Auslesen einer Konfigurationsinformation, die insbesondere bei einem Chiphersteller für Diagnosezwecke verwendet werden kann. Durch das Hinzufügen einer Prüfsumme, die ebenfalls in dem Chip gespeichert wird, können ungewollte Veränderungen der Konfiguration auf einfache Weise detektiert werden.
|
Beschreibung[de] |
Die vorliegende Erfindung bezieht sich im Allgemeinen auf einen Chip
mit einer konfigurierbaren integrierten Schaltungsanordnung sowie einem Zustandsspeicher
zum Speichern der Konfigurationsinformation, im Speziellen auf einen Chip, der die
Überprüfung der Funktionalität von dauerhaft programmierbaren Elementen, die die
Konfiguration einer integrierten Schaltungsanordnung festlegen, ermöglicht.
Der Fortschritt in der Mikroelektronik erlaubt die Realisierung von
immer komplexeren Schaltungsfunktionen in einer integrierten Schaltung. Die Zuverlässigkeit
und Wiederholbarkeit der technologischen Abläufe wird dabei ständig verbessert.
Dennoch ist es auch heute noch üblich, dass insbesondere bei hochintegrierten Schaltungen
durch technologische Imperfektionen einzelne Schaltungsteile einen Fehler aufweisen
und dadurch nicht ordnungsgemäß arbeiten. Insbesondere bei analogen Schaltungen
schwanken die Schaltungseigenschaften in Abhängigkeit von den Prozessparametern.
Würden keine weitergehenden Maßnahmen getroffen, so wären die beschriebenen Schaltungen
praktisch nicht einsetzbar. Die Ausbeute bei der Herstellung wäre sehr gering, was
die Herstellung unwirtschaftlich machen würde.
Entsprechend wurden Vorgehensweisen und Schaltungskonzepte entwickelt,
um die Ausbeute bei der Herstellung von integrierten Schaltungen deutlich zu erhöhen.
Hochintegrierte Schaltungen weisen häufig eine Vielzahl an redundanten Schaltungselementen
oder Schaltungsblöcken auf. Diese können bei Bedarf einen aufgrund eines technologischen
Fehlers defekten Schaltungsteil ersetzen. In manchen Fällen sind Schaltungselemente
in dem ursprünglichen Herstellungszustand einer integrierten Schaltung automatisch
aktiviert, und werden nur dann abgeschaltet, wenn sie defekt sind oder nicht benötigt
werden. Insbesondere bei analogen Schaltungen, teilweise aber auch bei digitalen
Schaltungen, ist es vorteilhaft, einige Parameter nach der Herstellung dauerhaft
einzustellen. Durch dieses „Trimmen", das heißt ein Modifizieren bzw. Justieren
einer Schaltung, können Abweichungen in den Schaltungseigenschaften, wie sie durch
herstellungsbedingte Schwankungen entstehen können, ausgeglichen werden.
Die Konfiguration einer integrierten Schaltung, sei es durch Aktivieren
bzw. Deaktivieren von redundanten Elementen oder durch Trimmen, findet im Wesentlichen
bei dem Hersteller einer integrierten Schaltung statt. Dabei wird die Funktion einer
Schaltung getestet bzw. die Schaltungseigenschaften vermessen. Basierend auf dem
Ergebnis dieser Analysen wird dann die integrierte Schaltung entsprechend modifiziert.
Die Schaltungsmodifikation erfolgt dabei in der Regel dauerhaft und ist insbesondere
bei einem bestimmungsgemäßen Betrieb der Schaltung nicht von außen erkennbar.
Es bestehen mehrere Möglichkeiten, die Konfiguration einer Schaltung
festzulegen. All diese beruhen im Wesentlichen darauf, dass der Zustand von Speicherelementen,
die einen Zustand dauerhaft speichern können, verändert wird. Abhängig von der Art
der verwendeten Zustandspeicherelemente kann die Modifikation eines Schaltungsteils
sowohl auf Wafer-Ebene als auch bei bereits in ein Gehäuse verbauten Schaltungen
erfolgen. Eine optische Programmierung der Zustandsspeicherelemente ist möglich
durch Verdampfen von Metall- oder Halbleiterkontakten mit Hilfe eines Laserstrahls.
Dies ist freilich nur auf Wafer-Ebene bzw. im ungehäusten und ungedicten bzw. noch
nicht vereinzelten Zustand möglich. Eine elektrische Programmierung z. B. durch
Verdampfen von Metall- oder Halbleiterkontakten mit Hilfe eines Überspannungsimpulses
oder durch andere dauerhaft programmierbare Elemente wie EEPROM- oder FLASH-Zellen
kann sowohl auf Wafer-Ebene als auch bei der eingehäusten integrierten Schaltung
erfolgen.
Als Zustandsspeicherelemente können somit Metall- oder Halbleiterkontakte,
EEPROM-Zellen, FLASH-Zellen oder andere dauerhaft programmierbare Elemente (z.B.
Fuse-Elemente oder Antifuse-Elemente) verwendet werden. In manchen Fällen ist eine
Programmierung eines Speicherelements nur einmal möglich, es kann jedoch auch vorkommen,
dass eine Umprogrammierung ein- oder mehrmals möglich ist. Insbesondere ist es aber
in der Regel nicht wünschenswert, dass ein Anwender der integrierten Schaltung derartige
Modifikationen vornimmt. Diese sind vielmehr dem Hersteller einer Schaltung vorbehalten.
7 zeigt ein Schaltbild einer Einrichtung
zum Speichern und Weitergeben einer Konfigurationsinformation für eine integrierte
Schaltungsanordnung gemäß dem Stand der Technik. Die Einrichtung zum Speichern und
Weitergeben einer Konfigurationsinformation ist in der Gesamtheit mit
910 bezeichnet. Die Einrichtung umfasst mehrere Speicherzellen
912. Eine Speicherzelle 912 besteht aus einem Zustandselement
M, einem Pull-Up-Widerstand 914 sowie einem Speichergatter G. Das Zustandselement
M, das bei der gezeigten Ausführungsform aus einem unterbrechbaren Kontakt (z.B.
Metallkontakt) besteht, ist zwischen das Bezugspotential GND und einen Dateneingang
D des Speichergatters G geschaltet. Der Dateneingang D des Speichergatters G ist ferner
über einen Pull-Up-Widerstand 914 mit der positiven Versorgungsspannung
VDD verbunden. Das Ausgangssignal am Ausgang Q des Speichergatters G wird einer
hier nicht gezeigten Einrichtung zur Konfiguration der konfigurierbaren integrierten
Schaltungsanordnung als Konfigurationsspeichersignal 916 zugeführt. Die
Takteingänge T aller Speichergatter G sind miteinander verbunden und bekommen ein
Ansteuersignal über einen Takteingang 918.
Jedes Speichergatter G übernimmt bei dieser Anordnung bei Anliegen
eines Taktsignals an einem Takteingang T den Zustand an seinem Eingang D, speichert
diesen dauerhaft und gibt ihn danach dauerhaft an seinem Ausgang Q aus. Ist ein
Metallkontakt M zu dem Zeitpunkt, an dem das Taktsignal 918 aktiv ist,
intakt, so liegt der Eingang D des Speichergatters G auf einem niedrigen Potential,
andernfalls wird der Eingang D durch einen Pull-Up-Widerstand 914 auf ein
hohes Potential VDD gezogen. Nach der Initialisierungssequenz, bei der das Taktsignal
918 aktiv ist, und die einmalig bei Inbetriebnahme des Chips erfolgt, ist
in den Speichergattern G entweder eine "0" (Metallkontakt M ist intakt) oder eine
"1" (Metallkontakt M ist geöffnet) gespeichert. Diese Information steht an einem
Bus als Konfigurations-Speichersignal 916 zur internen Verwendung in dem
Chip zur Verfügung. Das Konfigurations-Speichersignal bestimmt damit die Konfiguration
der konfigurierbaren integrierten Schaltungsanordnung. Insbesondere wird dadurch
das Ersetzen defekter Elemente durch redundante Elemente, das Aktivieren oder Deaktivieren
von Elementen und die Justage von Schaltungseigenschaften gesteuert. Weiterhin ist
anzumerken, dass gemäß dem Stand der Technik der hier beispielhaft gezeigte Metallkontakt
M durch jedes andere mindestens einmal programmierbare und mindestens zwei Zustände
besitzende Elemente ersetzt werden kann.
Das Problem einer derartigen durch programmierbare Zustandsspeicherelemente
modifizierbaren integrierten Schaltung ist die Tatsache, dass die Zustandsspeicherelemente
in manchen Fällen bei dem Programmiervorgang nicht auf den gewünschten Zustand eingestellt
werden bzw. dass sich der Zustand eines Zustandspeicherelements nachträglich durch
Degradationseffekte verändert. Ein zunächst geöffneter Metall- oder Halbleiterkontakt
kann Degradationseffekten unterworfen sein, die dazu führen, dass er sich im Laufe
der Zeit wieder schließt. Ursache dafür können z. B. die beim Verdampfen des Kontakts
zurückbleibenden Metallpartikels sein, aber auch chemische Reaktionen des Gehäusematerials
(ausgasende Lösungsmittel), die zu einer leitfähigen Überbrückung des geöffneten
Kontakts führen können. Umgekehrt können anfänglich noch geschlossene Kontakte durch
die Wechselwirkung mit der Umwelt degradieren und so geöffnet werden. Dies wird
dadurch begünstigt, dass derartige Kontakte weniger stark geschützt bzw. abgedeckt
sein dürfen, um zur Programmierung des gewünschten Zustands von außen zugänglich
zu sein. Auch andere zur dauerhaften Speicherung eines Zustands verwendbare Elemente,
wie z. B. EEPROM-Zellen oder FLASH-Zellen, haben eine begrenzte Zuverlässigkeit
und können durch Degradationseffekte, z. B. Ladungsträgerverluste, die zuvor gespeicherten
Informationen verlieren.
Die Folge einer solchen Veränderung des Zustands eines Zustandsspeicherelements
ist, dass die nach der Fertigung einprogrammierte Information verfälscht wird, und
dass sich die Konfiguration der Schaltungsanordnung verändert bzw. die tatsächlich
einprogrammierte Konfiguration von der gewünschten abweicht. Beispielsweise ist
die Ersetzung eines defekten Elements durch ein geeignetes redundantes Element nicht
mehr gewährleistet, oder es wird ein zu ersetzendes defektes Element ungewollt aktiviert
bzw. durch ein falsches redundantes Element ersetzt. Insbesondere bei analogen integrierten
Schaltungen oder bei Sensoren wird die integrierte Schaltung unbemerkt dejustiert.
Für den Hersteller einer integrierten Schaltung, dessen Aufgabe es
ist, eine Fehlfunktion einer integrierten Schaltung zu erkennen und auch die letztendliche
Fehlerursache zu identifizieren, bringt dies große Probleme mit sich. Das äußere
Verhalten der Schaltung, das mit üblichen Testgeräten für integrierte Schaltungen
überprüft werden kann, erlaubt keinen Rückschluss darüber, ob eine Fehlfunktion
der integrierten Schaltung durch einen Defekt in der eigentlichen Schaltungsanordnung
oder durch eine gegenüber dem Soll-Zustand verfälschte Konfiguration der Schaltung
verursacht wird. Eine solche Aussage ist aber notwendig, um die Zuverlässigkeit
einzelner Schaltungsteile beurteilen und ggf. gezielt verbessern zu können. Somit
ist bei herkömmlichen Schaltungen die Degradation eines Zustandselements als Fehlerursache
von außen nicht erkennbar, was sowohl die Erkennung eines Fehlers als auch die Ermittlung
der letztendlichen Fehlerursache erschwert.
Einen genaueren Aufschluss über die Fehlerursache kann nur eine Überprüfung
der Zustände der zur Konfiguration der integrierten Schaltungsanordnung verwendeten
Zustandsspeicherelemente liefern. Bei herkömmlichen Chips ist eine solche Überprüfung
nur sehr schwierig möglich. Werden Metall- oder Halbleiterkontakte als Zustandsspeicherelemente
verwendet, so ist bei herkömmlichen Chips eine destruktive Bestimmung des Zustands
möglich. Dazu muss zunächst das Bauelement aus seinem Gehäuse entfernt werden. Danach
müssen alle Metall- oder Halbleiterkontakte so freigelegt werden, dass sie einer
elektrischen und optischen Überprüfung zugänglich sind. Auf optischem Weg wird dann
der Sollzustand des Kontakts ermittelt. Eine optische Begutachtung gibt insbesondere
eine Aussage darüber, ob ein Kontakt durch Einwirkung eines Laserstrahls oder eines
elektrischen Überspannungsimpulses in einen festgelegten Zustand versetzt werden
sollte. Anschließend wird der Zustand des Halbleiterkontakts auf elektrischem Wege
vermessen und das Ergebnis der Messung mit dem optisch ermittelten Sollzustand verglichen.
Ein solches Vorgehen ist sehr arbeitsaufwendig, da jeder einzelne in Frage kommende
Metallkontakt optisch bewertet und vermessen werden muss. Der Arbeitsaufwand erhöht
sich insbesondere auch dadurch, dass bei hochintegrierten Speicherprodukten mehrere
tausend derartiger Kontakte verwendet werden.
Des Weiteren entsteht ein großes Problem, falls Zustandsspeicherelemente
verwendet werden, deren Sollzustand nicht durch eine optische Überprüfung ermittelbar
ist. Dies sind insbesondere solche Speicherelemente, bei denen nicht durch einen
Laserstrahl oder einen Überspannungsimpuls ein Kontakt unterbrochen bzw. geschlossen
wird. Werden beispielsweise EEPROM- oder FLASH-Zellen zur dauerhaften Speicherung
einer Schaltungskonfiguration verwendet, so kann der Sollzustand nicht auf optischem
Wege erkannt werden. Entsprechend ist es nicht möglich, eine Abweichung des Ist-Zustands
von dem Sollzustand zu erkennen.
Es ist also bei herkömmlichen Chips nur mit hohem Aufwand oder gar
nicht möglich, Informationen über die interne Konfiguration, die durch dauerhaft
programmierbare Zustandsspeicherelemente bestimmt wird, zu ermitteln. Damit ist
es insbesondere nicht oder nur mit sehr hohem Aufwand möglich, eine Abweichung der
tatsächlichen Konfigurationen von einer Sollkonfiguration zu erkennen. Eine nachträgliche
Änderung der Konfigurationsinformationen durch Degradationseffekte kann nicht auf
einfache Weise detektiert werden.
Bisherige Ansätze zur nachträglichen Bestimmung einer Schaltungskonfiguration
sind nur destruktiv möglich. Das heißt, die integrierte Schaltung ist nach der Feststellung
des Konfigurationszustands nicht mehr brauchbar. Eine Feststellung des Zustands
der die Konfiguration speichernden Elemente erfordert weiterhin eine Entfernung
der integrierten Schaltung aus dem Gehäuse. Dies verursacht hohe Kosten. Eine Feststellung
des Soll-Zustands einer Konfiguration der integrierten Schaltung ist nur in manchen
Fällen durch eine aufwendige und fehlerträchtige optische Begutachtung der Halbleiteroberfläche
möglich. Die für die Überprüfung der Konfigurationsinformation benötigte Zeit ist
sehr hoch.
Insgesamt lässt sich festhalten, dass bei herkömmlichen Chips eine
Überprüfung der in Speicherelementen gespeicherten Konfigurationsinformation, wenn
überhaupt, dann nur mit sehr großem Zeit- und Kostenaufwand möglich ist.
Aufgabe der vorliegenden Erfindung ist es, einen Chip mit einer konfigurierbaren
integrierten Schaltung zu schaffen, bei dem der Konfigurationszustand der integrierten
Schaltungsanordnung in effizienterer Weise überprüft werden kann.
Diese Aufgabe wird durch einen Chip gemäß Anspruch 1 sowie durch Verfahren
zum Überprüfen einer Konfiguration und zum Festlegen einer Konfiguration gemäß den
Ansprüchen 20, 22 und 23 gelöst.
Ein erfindungsgemäßer Chip umfasst eine konfigurierbare integrierte
Schaltungsanordnung, ein Zustandselement, das mehrere mögliche Zustände aufweist
und dessen aktueller Zustand mindestens einmal verändert werden kann, eine Konfigurationseinrichtung
zum Konfigurieren der konfigurierbaren integrierten Schaltungsanordnung abhängig
von dem aktuellen Zustand des Zustandselements und eine Ausleseeinrichtung zum Ermöglichen
des Auslesens einer Information, die von dem aktuellen Zustand des Zustandselements
abhängt.
Kerngedanke der vorliegenden Erfindung ist die Erkenntnis, dass es
vorteilhaft ist, eine Information über die Konfiguration einer konfigurierbaren
integrierten Schaltungsanordnung, die herkömmlicherweise von außen durch Programmieren
eines Zustandselements festgelegt wird, und die intern zur Konfiguration einer konfigurierbaren
integrierten Schaltung verwendet wird, auch von außen auslesbar zu machen.
Insofern liegt der Erfindung die Idee zugrunde, Informationen über
die Konfiguration einer konfigurierbaren integrierten Schaltungsanordnung, die herkömmlicherweise
nur in den Chip einprogrammiert, aber nicht zurückgelesen werden können, für Diagnosezwecke
auslesbar zu machen. Es wurde dabei erkannt, dass der zusätzliche Aufwand, den eine
Ausleseeinrichtung darstellt, gerechtfertigt ist, obwohl diese zum Betrieb einer
konfigurierbaren integrierten Schaltungsanordnung nicht nötig ist. Vielmehr ist
die Ausleseeinrichtung ein Merkmal eines Chips, das auf Seiten des Herstellers die
Verifikation der programmierten Schaltungskonfiguration ermöglicht und die Analyse
einer Fehlfunktion erleichtert.
Der Vorteil eines erfindungsgemäßen Chips mit einer Ausleseeinrichtung,
die eine Information über die aktuelle Konfiguration einer konfigurierbaren integrierten
Schaltungsanordnung liefert, besteht darin, dass somit Informationen von außen zugänglich
sind, die insbesondere auf Seiten eines Chipherstellers benötigt werden und die
bei herkömmlichen Ausführungsformen eines Chips nicht verfügbar sind. Die Möglichkeit,
die Konfiguration der integrierten Schaltungsanordnung zu jedem Zeitpunkt (d.h.
unmittelbar nach der Herstellung als auch zu jedem späteren Zeitpunkt) auszulesen,
ermöglicht es dabei, im Gegensatz zu herkömmlichen Lösungen, die richtige Programmierung
einer Konfiguration zu verifizieren. Das Auslesen der Konfigurationsinformation
ist zu jedem Zeitpunkt möglich, ohne den Chip dabei zu zerstören. Insbesondere ermöglicht
es die vorliegende Ausführungsform eines Chips, die Ursache für einen eventuell
auftretenden Fehler wesentlich schneller und mit geringerem Kostenaufwand einzugrenzen,
als dies bei Chips der Fall ist, bei denen der Zustand der Speicherelemente, die
die Konfiguration der integrierten Schaltungsanordnung bestimmen, nicht auslesbar
ist. Eine Degradation eines Zustandselements kann zu jedem Zeitpunkt erkannt werden.
Das Vorhandensein einer Ausleseeinrichtung ermöglicht es, das Auslesen
der Konfigurationsinformation automatisierbar zu machen. Insbesondere kann die Konfigurationsinformation
auch mit Hilfe eines herkömmlichen Testgeräts für integrierte Schaltungen ausgelesen
werden. Es ist somit nicht mehr nötig, den Halbleiter- bzw. Siliziumchip bzw. das
Substrat für eine Prüfung des Konfigurationszustands bzw. zum Ermitteln einer nachträglichen
Schaltungsmodifikation freizulegen. Dies spart in erheblichem Maße Kosten. Außerdem
ist die herkömmliche Vorgehensweise, die eine fehlerträchtige manuelle optische
Ermittlung einer nachträglichen Schaltungsmodifikation umfasst, damit nicht mehr
nötig. Letztlich bringt ein erfindungsgemäßer Chip eine große Zeitersparnis beim
Ermitteln einer nachträglichen Schaltungsmodifikation.
Weiterhin ist es bei einem erfindungsgemäßen Chip möglich, die Konfigurationsinformation
aus einem beliebigen Zustandspeicherelement auszulesen, auch wenn das Auswerten
des Zustandsspeicherelements das Vorhandensein einer auf dem Chip integrierten Auswerteschaltung
erfordert. Eine auf dem Chip bereits integrierte Auswerteschaltung kann somit bei
einem erfindungsgemäßen Chip weiterverwendet werden. Es ist also bei der Überprüfung
des Konfigurationszustands keine externe Schaltung nötig, die den Zustand eines
Zustandspeicherelements auf einer physikalischen Ebene auslesen kann. Vielmehr kann
eine gegen Störungen wesentlich weniger empfindliche und weniger aufwendige digitale
Schaltungsanordnung verwendet werden, um den Zustand aus dem Chip auszulesen.
Bei einem bevorzugten Ausführungsbeispiel ist die Ausleseeinrichtung
so ausgelegt, dass sie während eines Auslesebetriebszustands des Chips zum Auslesen
der Konfiguration aktiv ist und während eines Funktionsbetriebszustands des Chips,
in dem der Chip seine bestimmungsgemäße Funktion ausführt, nicht aktiv ist. Eine
solche Auslegung bringt den Vorteil, dass die Ausleseeinrichtung den normalen, bestimmungsgemäßen
Betrieb des Chips nicht beeinflusst. Die Ausleseeinrichtung ist somit transparent
bei einem normalen Betrieb des Chips.
Bevorzugterweise ist es möglich, einen Chip so auszulegen, dass die
Ausleseeinrichtung durch einen beim bestimmungsgemäßen Betrieb der integrierten
Schaltung nicht auftretenden externen Befehl aktivierbar ist. Dies ermöglicht es
dem Hersteller des Chips, den Auslesebetriebszustands des Chips zu aktivieren, während
bei normaler Verwendung des Chips der Auslesebetriebszustand nicht aktiviert wird.
Bei einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Chips
umfasst die Ausleseeinrichtung einen von außen zugänglichen Anschluss. Eine solche
Auslegung bringt den Vorteil, dass ein Auslesen der Konfigurationsinformation auch
dann möglich ist, wenn der Chip in ein Gehäuse verpackt ist. Somit ist es zum Auslesen
der Konfigurationsinformation nicht nötig, das Gehäuse des Chips zu entfernen.
Bei einem weiteren bevorzugten Ausführungsbeispiel weist der Chip
eine Einrichtung zum wahlweisen Verbinden des von außen zugänglichen Anschlusses,
der zum Auslesen der Konfigurationsinformation verwendet wird, mit der Ausleseeinrichtung
und mit einem anderen internen Anschluss der integrierten Schaltung auf. Eine solche
Anordnung bietet den Vorteil, dass ein von außen zugänglicher Anschluss des Chips
in dem Auslesebetriebszustand zum Auslesen der Konfigurationsinformation verwendet
werden kann, während er in dem Funktionsbetriebszustand des Chips eine andere Aufgabe
erfüllt. Eine solche Schaltungsanordnung ermöglicht es also, ein und denselben externen
Anschluss des Chips sowohl zum Auslesen der Konfigurationsinformation als auch zur
Übertragung von Nutzinformation, die beim normalen Betrieb des Chips anfällt, verwendet
werden kann. Somit kann die Pinzahl im Vergleich zu einem Chip, der keine Ausleseeinrichtung
aufweist, konstant gehalten werden. Dies verringert die durch die Ausleseeinrichtung
entstehenden zusätzlichen Kosten. Weiterhin ist es somit möglich, die Ausleseeinrichtung
in bestehende Chipdesigns zu integrieren, ohne dass sich dadurch beim bestimmungsgemäßen
Betrieb des Chips eine von außen erkennbare elektrische oder mechanische Veränderung
ergibt.
Bei einem bevorzugten Ausführungsbeispiel weist der Chip eine erste
Gruppe von Zustandselementen zum Speichern einer Information über die Konfiguration
der integrierten Schaltungsanordnung und mindestens ein Referenzstandselement zum
Speichern einer Referenzprüfsumme auf, deren Zustand auslesbar ist. Eine solche
Auslegung ermöglicht es, anhand der Referenzprüfsumme zu überprüfen,
ob sich der Zustand eines Zustandselements oder Referenzzustandselements seit dem
Programmieren verändert hat. Insbesondere kann eine Veränderung eines Zustands eines
Zustandselements und damit der Konfiguration der integrierten Schaltungsanordnung
nachgewiesen werden, ohne eine extern gespeicherte oder hergeleitete Information
über den Sollzustand der Zustandselemente zu haben.
Vielmehr ist sämtliche Information, die nötig ist, um eine Veränderung
bzw. Verfälschung der Konfiguration nachzuweisen, auf dem Chip selbst enthalten
und auslesbar. Somit kann mit Hilfe der auf dem Chip gespeicherten Prüfsumme die
Degradation eines defekten Kontaktes als Fehlerursache nachgewiesen werden, selbst
wenn eine originale Reparaturinformation, die den Soll-Zustand der Kontakte bzw.
Zustandselemente beschreibt, zum Vergleich nicht vorliegt.
Geeignete Verfahren zum Festlegen einer Konfiguration eines Chips
bzw. zum Überprüfen der Konfiguration eines Chips sind auszuführen, um die Merkmale
eines erfindungsgemäßen Chips ausnützen zu können.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden
nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 ein Blockschaltbild eines erfindungsgemäßen
Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
2 ein Schaltbild eines Ausführungsbeispiels
einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben
einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung;
3 ein Schaltbild eines weiteren Ausführungsbeispiels
einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben
einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung;
4 ein Schaltbild eines weiteren Ausführungsbeispiels
einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben
einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung;
5 ein Flussdiagramm eines erfindungsgemäßen
Verfahrens zum Festlegen einer Konfiguration eines Chips mit einer konfigurierbaren
integrierten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden
Erfindung;
6 ein Flussdiagramm eines erfindungsgemäßen
Verfahrens zum Überprüfen einer Konfiguration eines Chips mit einer konfigurierbaren
integrierten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden
Erfindung; und
7 ein Schaltbild einer Einrichtung zum
Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare
integrierte Schaltungsanordnung gemäß dem Stand der Technik.
1 zeigt ein Blockschaltbild eines erfindungsgemäßen
Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, der mit
50 bezeichnet ist. Kern des Chips ist eine konfigurierbare integrierte
Schaltungsanordnung 52. Der Chip weist eine Reihe von externen Ein- und/oder
Ausgängen 54, 56, 58 auf.
Einige der Ein- und/oder Ausgänge 54 sind mit der konfigurierbaren
integrierten Schaltungsanordnung 52 sowie einer Zustands-Steuereinrichtung
60 verbunden. Einige weitere der Ein- und/oder Ausgänge 56 sind
direkt mit der konfigurierbaren integrierten Schaltungsanordnung 52 verbunden.
Die Zustands-Steuereinrichtung 60 liefert Steuersignale 62 an
die konfigurierbare integrierte Schaltungsanordnung 52 sowie weitere Steuersignale
64 an eine Ausleseeinrichtung 66. Die Ausleseeinrichtung
66 erhält Zustands-Informationssignale 68 von der Konfigurations-Speichereinrichtung
70. Die Konfigurations-Speichereinrichtung gibt Konfigurations-Speichersignale
72 an eine Konfigurationseinrichtung 74 aus. Diese beeinflusst
wiederum die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung
52 über Konfigurations-Steuersignale 76. Weiterhin ist die Ausleseeinrichtung
66 mit einem Ein- und/oder Ausgang 78 der konfigurierbaren integrierten
Schaltungsanordnung 52 sowie mit einem externen Ein- und/oder Ausgang
58 des Chips verbunden. Weiterhin wirkt die Zustandssteuereinrichtung
60 auf die Konfigurations-Speichereinrichtung 70 sowie auf die
Konfigurationseinrichtung 74.
Im Folgenden wird die Funktion des erfindungsgemäßen Chips
50 näher beschrieben. Dabei werden zwei Betriebszustände unterschieden,
ein Funktionsbetriebszustand, in dem der Chip seine bestimmungsgemäße Aufgabe erfüllt,
und ein Auslesebetriebszustand, währenddessen eine Information über die Konfiguration
der konfigurierbaren integrierten Schaltungsanordnung aus dem Chip ausgelesen werden
kann. Weiterhin ist ein Initialisierungsbetriebszustand möglich, in dem die erforderliche
Konfiguration in die konfigurierbare integrierbare Schaltungsanordnung übertragen
wird. Weiterhin können andere Betriebszustände existieren, diese sind jedoch für
die Beschreibung der Funktionalität hier nicht relevant. Der Zustand
des Chips wird hierbei durch eine Zustandssteuereinheit 60 aufgrund eines
oder mehrerer Eingangssignale 54 festgelegt.
Während eines Funktionsbetriebszustands erfüllt der Chip
50 seine bestimmungsgemäße Aufgabe. Diese wird durch die konfigurierbare
integrierte Schaltungsanordnung 52 erfüllt. Die konfigurierbare integrierte
Schaltungsanordnung 52 ist über eine Mehrzahl von externen Ein- und/oder
Ausgängen 54, 56 mit der externen Beschaltung des Chips
50 verbunden. Ein internes Ein- und/oder Ausgangssignal 78 der
konfigurierbaren integrierten Schaltungsanordnung 52 ist über die Ausleseeinrichtung
66 an einen externen Ein- und/oder Ausgang 58 des Chips
50 durchgeschaltet. Die Konfigurationsspeichereinrichtung 70,
die Konfigurationseinrichtung 74 sowie die Ausleseeinrichtung
66 befinden sich in einem statischen Zustand, sind also im Wesentlichen
inaktiv. Die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung
52 ist statisch festgelegt und ändert sich während des Funktionsbetriebszustands
nicht.
Der Funktionsbetriebszustand ist der normale Betriebszustand des Chips
50, in dem dieser seine bestimmungsgemäße Aufgabe erfüllt. Bevor der Chip
in diesen Betriebszustand übergehen kann, muss zunächst ein Initialisierungsbetriebszustand
angenommen werden. Gesteuert durch die Zustandssteuereinrichtung 60 wird
in diesem Betriebszustand der Zustand der Zustandselemente M als Konfigurationsspeichersignal
72 an die Konfigurationseinrichtung 74 weitergegeben. Die Konfigurationseinrichtung
74 legt dann die Konfiguration der konfigurierbaren integrierten Schaltungseinrichtung
52 so fest, dass diese ihre bestimmungsgemäße Aufgabe korrekt ausführen
kann. Dabei werden insbesondere defekte Funktionseinheiten durch redundante Funktionseinheiten
ersetzt bzw, deaktiviert. Der Chip kann während dieser Phase seine bestimmungsgemäße
Funktion nicht oder nur unvollständig erfüllen.
Weiterhin existiert ein Auslesebetriebszustand des Chips
50. In diesem wird die Ausleseeinrichtung 66 von der Zustandssteuereinrichtung
60 so angesteuert, dass sie eine Information über den Zustand der Zustandselemente
M in Form eines Zustandsinformationssignals 68 von der Konfigurationsspeichereinrichtung
70 übernimmt und an dem externen Ein- und/oder Ausgangsanschluss
58 des Chips ausgibt. Der Chip erfüllt auch in diesem Betriebszustand seine
bestimmungsgemäße Funktion nicht oder nur teilweise. Insbesondere ist der externe
Ein- und/oder Ausgangsanschluss 58 des Chips von dem internen Ein- und/oder
Ausgang 78 der konfigurierbaren integrierten Schaltungsanordnung
52 getrennt.
Der erfindungsgemäße Chip kann dabei gegenüber dem hier gezeigten
Ausführungsbeispiel in einem weiten Umfang verändert sein, solange sichergestellt
ist, dass die Konfiguration einer konfigurierbaren integrierten Schaltungsanordnung
durch eines oder mehrere Zustandselemente M festgelegt wird, wobei eine Information
über den Zustand der Zustandselemente mittels einer Ausleseeinrichtung
66 auslesbar ist.
Insbesondere kann bei einem Ausführungsbeispiel die Konfigurationseinrichtung
74 in die konfigurierbare integrierte Schaltungsanordnung 52 integriert
sein.
Weiterhin ist es nicht zwingend erforderlich, dass die Konfiguration
der konfigurierbaren integrierten Schaltungseinrichtung in einem speziell dafür
ausgelegten Initialisierungsbetriebszustand festgelegt wird. Vielmehr kann die Konfiguration
auch instantan mit dem Einschalten des Chips festgelegt werden. Damit entfällt insbesondere
die Notwendigkeit, die Konfigurationsspeichereinrichtung 70 sowie die Konfigurationseinrichtung
74 mit Steuersignalen zu versorgen.
Weiterhin kann die Beschaltung der Zustandssteuereinrichtung
60 in einem weiten Rahmen verändert werden. Diese kann auch in die konfigurierbare
integrierte Schaltungsanordnung 52 integriert sein.
Es ist auch nicht nötig, dass die Ausleseeinrichtung 66 mit
einem internen Ein- und/oder Ausgang 78 der konfigurierbaren integrierten
Schaltungsanordnung 52 verbunden ist. Eine solche Verbindung ermöglicht
lediglich die Benutzung eines externen Ein- und/oder Ausgangspins 58 sowohl
während eines Funktionsbetriebszustands als auch während eines Auslesebetriebszustands
in unterschiedlichen Funktionen. Sind genügend externe Ausgänge des Chips
50 vorhanden, so kann ein Ausgang alleine für das Auslesen der Konfigurationsinformation
reserviert werden.
Selbstverständlich kann die Anzahl der Ein- und/oder Ausgänge
54, 56, 58 des Chips verändert werden. Insbesondere ist
es möglich, mehr als einen externen Ein- und/oder Ausgang des Chips zum Auslesen
der Konfigurationsinformation zu verwenden. Weiterhin kann die Ausleseeinrichtung
66 auch direkt von einem explizit dafür vorgesehenen Steuereingang ohne
Zwischenschaltung einer Zustandssteuereinrichtung 60 gesteuert werden.
Dies ist immer dann zweckmäßig, wenn eine genügend große Anzahl an externen Ein-
und/oder Ausgängen bei dem Chip zur Verfügung stehen. Es vereinfacht hierbei die
Schaltungsanordnung der Zustandssteuereinrichtung 60. Bei einer solchen
Einrichtung ist als Konsequenz ein Auslesen der Konfiguration unabhängig von dem
gegenwärtigen Betriebszustand des Chips möglich. Insofern besteht bei einer solchen
Anordnung keine Wechselwirkung zwischen der eigentlichen Funktionalität
des Chips und der Einrichtung zum Auslesen der Konfigurationsinformation. Es ist
somit, abgesehen von der Ausleseeinrichtung, keinerlei Änderung des Chipdesigns
nötig.
Die Ausleseeinrichtung 66 kann ganz oder teilweise auf dem
gleichen Substrat wie die konfigurierbare integrierte Schaltungsanordnung, die Konfigurationseinrichtung
und das Zustandselement integriert werden. Insbesondere ist es zweckmäßig, die elektronischen
Komponenten der Ausleseeinrichtung auf dem Halbleiterchip zu integrieren. Weitere
zu der Ausleseeinrichtung gehörende Teileinrichtungen, wie beispielsweise ein externer
elektrischer Anschluss oder eine Einrichtung zur drahtlosen Koppelung, können auf
dem Substrat integriert oder extern ausgeführt sein.
2 zeigt ein Schaltbild eines Ausführungsbeispiels
einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben
einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung.
Diese umfasst eine Ausleseeinrichtung 66 sowie eine Konfigurationsspeichereinrichtung
70. Die Ausleseeinrichtung 66 umfasst dabei einen Parallel-Seriell-Wandler
92 sowie einen Multiplexer 94. Der Parallel-Seriell-Wandler empfängt
ein Steuersignal 96 zum Laden der parallelen Information an seinem Ladeeingang
LS sowie ein Taktsignal 98 and seinem Takteingang TS.
Des Weiteren empfängt der Parallel-Seriell-Wandler an seinen Dateneingängen D1 bis
Dn n Zustandsinformationssignale 68 von der Konfigurationsspeichereinrichtung
70. Am Ausgang QS des Parallel-Seriell-Wandlers 92
steht ein serielles Konfigurationssignal 100 zur Verfügung und wird einem
Eingang E2 eines Multiplexers 94 zugeführt. Der Multiplexer empfängt weiterhin
an seinem Eingang E1 ein internes Signal 102 von einem internen Ein- und/oder
Ausgang 78 der konfigurierbaren integrierten Schaltungsanordnung. Ferner
wird der Multiplexer mit einem Steuersignal 104 an seinem Steuereingang
SM versorgt. Der Ausgang AM des Multiplexers ist mit einem
externen Ein- und/oder Ausgang 58 des Chips verbunden.
Die Konfigurationsspeichereinrichtung 70 umfasst n Speicherzellen
110, die jeweils ein Zustandselement M, einen Pull-Up-Widerstand
112 sowie ein Speichergatter G umfassen. Das Zustandselement M ist dabei
mit dem Bezugspotential GND sowie mit dem Dateneingang D des Speichergatters G verbunden.
Weiterhin ist der Dateneingang D des Speichergatters G über einen Pull-Up-Widerstand
112 mit der positiven Versorgungsspannung VDD verbunden. Der Takteingang
T eines jeden Speichergatters G ist mit einem weiteren Steuereingang 114
verschaltet. Die Ausgänge Q der Speichergatter G liefern die Zustands-Informationssignale
68 an die Ausleseeinrichtung 66 sowie die Konfigurations-Speichersignale
72 an die Konfigurationseinrichtung. Dabei liefert bei dem vorliegenden
Ausführungsbeispiel jeder Ausgang Q eines Speichergatters G sowohl ein Zustands-Informationssignal
68 als auch ein Konfigurations-Speichersignal 72. Damit stehen
insgesamt n Konfigurations-Speichersignale 72 sowie n Zustands-Informationssignale
68 zur Verfügung.
Aufbauend auf der strukturellen Beschreibung wird im Folgenden die
Funktionsweise der Schaltungsanordnung gemäß 2 beschrieben.
Die Konfigurationsspeichereinrichtung 70 umfasst mehrere Speicherzellen
110, die jeweils eine binäre Information über die Konfiguration der konfigurierbaren
integrierten Schaltungsanordnung speichern können. Jede Speicherzelle
110 enthält dabei ein Zustandselement M, das bei dem gezeigten Ausführungsbeispiel
durch einen unterbrechbaren Kontakt realisiert ist. Diesem Kontakt ist ein Speichergatter
G nachgeschaltet. Der Speichergatter G übernimmt bei Anliegen eines Taktsignals
114 an seinem Takteingang T den Zustand an seinem Dateneingang D, speichert
diesen dauerhaft und gibt ihn danach dauerhaft an seinem Ausgang Q aus. War der
Metallkontakt, der in diesem Fall das Speicherelement M darstellt, zu dem Zeitpunkt,
an dem ein Taktsignal an dem Eingang des Speichergatters anlag, intakt, so lag der
Eingang D des Speichergatters auf einem niedrigen Potential, andernfalls wurde dieser
durch den Pull-Up-Widerstand 112 auf ein hohes Potential gezogen. Nach
der Initialisierungssequenz, die einmalig bei Inbetriebnahme des Chips erfolgt,
ist in den Speichergattern G entweder eine Null (Metallkontakt M war intakt) oder
eine 1 (Metallkontakt M war geöffnet) gespeichert. Diese Information steht als Konfigurations-Speichersignal
72 für die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung
zur internen Verwendung zur Verfügung. Somit können in Abhängigkeit von dem Zustand
der Metallkontakte M defekte Elemente der konfigurierbaren integrierten Schaltungsanordnung
durch redundante Elemente ersetzt, defekte Elemente deaktiviert oder weitere Schaltungseigenschaften
justiert werden. Die Ausgangssignale der Speichergatter G sind weiterhin als Zustandsinformationssignale
68 intern verfügbar. Sie sind bei der gezeigten Ausführung mit den Dateneingängen
D1 bis Dn eines Parallel-Seriell-Wandlers verbunden. Durch ein nur dem Hersteller
zur Verfügung stehendes externes Kommando generiert eine zusätzliche Steuerlogik,
die mit der Ausleseeinrichtung verbunden ist, zunächst ein Steuersignal
96, das einem Ladeeingang LS des Parallel-Seriell-Wandlers zugeführt
wird. Aufgrund dieses Steuersignals liest der Parallel-Seriell-Wandler parallel
alle Eingänge D1 bis Dn ein. In einem zweiten Schritt wird von der Steuerlogik ein
Taktsignal 98 generiert, wodurch der Parallel-Seriell-Wandler die zuvor
eingelesenen Zustands-Informationssignale, die von den Zuständen der Metallkontakte
M abgeleitet werden, als binäre Folge an seinem seriellen Ausgang
QS ausgibt. Damit diese Information extern verfügbar gemacht werden kann,
wird ein drittes Steuersignal an dem Eingang SM des Multiplexers
94 generiert. Dadurch wird die Verbindung zwischen dem Eingang E1 und dem
Ausgang AM des Multiplexers unterbrochen, über die im normalen Betrieb
ein interner Ein- und/oder Ausgang 78 der konfigurierbaren integrierten
Schaltungsanordnung, an dem ein internes Signal 102 anliegt, mit einem
externen Anschluss 58 des Bauelements verbunden ist. Statt dessen wird
eine Verbindung zwischen dem Eingang E2 des Multiplexers 94 und dem Ausgang
AM des Multiplexers hergestellt. Dadurch wird die Information der ausgelesenen
Metallkontakte M taktsynchron auf den externen Anschluss 58 des Chips ausgegeben.
3 zeigt ein Schaltbild eines weiteren
Ausführungsbeispiels einer Ausleseeinrichtung, kombiniert mit einer Einrichtung
zum Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare
integrierte Schaltungsanordnung. Die Schaltungsanordnung ist gegenüber der in
2 gezeigten Schaltungsanordnung nur geringfügig verändert,
so dass hier nur die Unterschiede beschrieben werden. Insbesondere bezeichnen gleiche
Bezugszeichen gleiche Schaltungselemente. Die Konfigurationsspeichereinrichtung
70 ist gegenüber dem in 2 gezeigten ersten
Ausführungsbeispiel vollkommen unverändert. Die Ausleseeinrichtung 66 hingegeben
weist größere Veränderungen auf. Zentrales Element der neuen Ausleseeinrichtung
66 ist ein Adressdekodierer 122. An dessen Eingang liegt ein paralleles
Steuersignal 124, das eine Adressinformation darstellt. Der Adressdekodierer
122 schaltet genau einen seiner Ausgänge A1 bis An in einen aktiven Zustand
(1-aus-n Auswahlschaltung). Die Ausgänge des Adressdekodierers sind mit den Steuereingängen
126 von Transfergattern 128 verbunden. Die Transfergatter
128 empfangen an ihren Eingängen die Zustandsinformationssignale
68 und sind an ihren Ausgängen alle mit dem Eingang E2 des Multiplexers
94 verbunden.
Bei der hier vorliegenden Ausleseeinrichtung 66 wird der
Zustand der Metallkontakte M, der an den Ausgängen Q des Speichergatters G verfügbar
ist, über Transfergatter 128 an den Eingang E2 des Multiplexers
94 weitergeleitet. Ein Adressdekodierer 122 (1-aus-n Auswahlschaltung)
sorgt dabei dafür, dass maximal einer seiner Ausgänge A1 bis An, die mit den Steuereingängen
126 der Transfergatter verbunden sind, aktiv ist. Dadurch kann nur eines
der Transfergatter eine Information von seinem Eingang zu seinem Ausgang und damit
an den Eingang E2 des Multiplexers 94 weiterleiten. Die Auswahl erfolgt
hierbei durch die Angabe einer Adressinformation an den Eingängen 124 (I1-Ik)
des Adressdekodierers 122.
4 zeigt ein Schaltbild eines weiteren
Ausführungsbeispiels einer Ausleseeinrichtung, kombiniert mit einer Einrichtung
zum Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare
integrierte Schaltungsanordnung. Dieses Ausführungsbeispiel ist gegenüber dem in
2 gezeigten Ausführungsbeispiel nur geringfügig modifiziert.
Die Struktur der Schaltungsanordnung ist weitgehend identisch. Gleiche Elemente
werden mit den gleichen Bezugszeichen bezeichnet wie in den Ausführungsbeispielen
gemäß 2 und 3.
Der wesentliche Unterschied besteht hierbei darin, dass es bei dem vorliegenden
Ausführungsbeispiel m Speicherzellen gibt, anstatt wie bei den vorherigen Ausführungsbeispielen
n Speicherzellen. Die Zahl m ist hierbei größer als die Zahl n. Zum Konfigurieren
der konfigurierbaren integrierbaren Schaltungsanordnung werden hierbei n Konfigurationsspeichersignale
72 verwendet. Andererseits ermöglicht die Ausleseeinrichtung
66 das Auslesen von m gespeicherten Zuständen. Die m-n Speicherzellen,
die nicht zur Speicherung einer für die Konfiguration der konfigurierbaren integrierten
Schaltungsanordnung relevanten Information benutzt werden, werden stattdessen für
die Speicherung einer geeigneten Prüfsumme verwendet. Die Prüfsumme wird während
des Produktionstests des Chips aus den einzuprogrammierenden Zuständen der n für
die Konfiguration des Chips verantwortlichen Speicherzellen ermittelt und in die
zusätzlichen Speicherzellen eingeschrieben. Das Auslesen der Prüfsummeninformation
erfolgt in der gleichen Weise wie das Auslesen der Konfigurationsinformation. Der
Vergleich der aus dem Chip ausgelesenen Prüfsumme mit einer anhand der aus dem Chip
ausgelesenen Konfigurationsinformationen ermittelten Prüfsumme erfolgt nicht auf
dem Chip selbst, sondern extern.
Die gezeigten Ausführungsbeispiele können in einem weiten Rahmen verändert
werden, ohne von dem Kerngedanken der Erfindung abzuweichen. Insbesondere kann sowohl
die Konfigurationsspeichereinrichtung 70 als auch die Ausleseeinrichtung
66 stark verändert werden.
Bei einem Ausführungsbeispiel kann anstelle des Metallkontakts M ein
anderes Zustandselement verwendet werden. Anstelle des Metallkontakts M kann jedes
andere, mindestes einmal programmierbare und mindestens zwei Zustände aufweisende
Element verwendet werden. Dies kann insbesondere ein Metallkontakt, ein Halbleiterkontakt,
ein Metall-Halbleiterkontakt, eine EEPROM-Zelle oder eine FLASH-Zelle sein, aber
auch eine neuartige Speicherzelle, wie z.B. ein magnetisches Speicherelement. Dies
bringt eine große Freiheit bei der Auswahl eines geeigneten Zustandselements mit
sich.
Es können auch verschiedene Programmiermethoden angewendet werden,
so z. B. eine Programmierung auf optischem Wege durch einen Laserstrahl
oder eine elektrische Programmierung.
Weiterhin ist es nicht zwingend nötig, Speichergatter G zu verwenden.
Vielmehr ist prinzipiell auch ein einfacher Puffer ausreichend, um den Zustand des
Zustandselements M an die Konfigurationseinrichtung und die Ausleseeinrichtung weiterzugeben.
Damit liegt der Zustand der Zustandselemente dauerhaft, das heißt, ab dem Zeitpunkt,
an dem der Chip mit Strom versorgt wird, in der gesamten Schaltung an. Damit ist
ein Initialisierungsbetriebszustand nicht mehr notwendig. Insbesondere ist mit einer
solchen Anordnung auch eine Veränderung des Zustands des Speicherelements während
eines Dauerbetriebs des Chips detektierbar.
Auch die Ausleseeinrichtung 66 kann vielfältig verändert
werden. Prinzipiell kann jede Einrichtung als Ausleseeinrichtung verwendet werden,
die ausgelegt ist, um ein in paralleler Form vorliegendes Zustandsinformationssignal
68 an einem oder mehreren externen Anschlüssen des Chips zur Verfügung
zu stellen. Es ist lediglich erforderlich, dass aus den extern zur Verfügung stehenden
Signalen eine Information über der Zustand der Zustandselemente zurückgewonnen werden
kann. Insbesondere kann auch der Multiplexer 94 entfallen, falls ein eigener
externer Anschluss des Chips zum Auslesen der Konfigurationsinformation verfügbar
ist.
Die Ansteuerung der Konfigurationsspeichereinrichtung 70
und der Ausleseeinrichtung 66 kann verschiedenartig gestaltet sein. Insbesondere
können die Steueranschlüsse auf externe Anschlüsse des Chips herausgeführt sein,
wenn genügend externe Anschlüsse zur Verfügung stehen. Weiterhin kann eine zusätzliche
Logikschaltung zur Ansteuerung vorgesehen sein, z. B, eine Zustandssteuereinrichtung
60.
Weiterhin kann die Art und Weise, auf die Konfigurationsinformation
ausgegeben werden, verschieden sein. Bei einem Ausführungsbeispiel kann die Konfigurationsinformation
an einem von außen zugänglichen Anschluss ausgegeben werden. Daneben ist es möglich,
die Konfigurationsinformation drahtlos auszugeben. Dies ist insbesondere bei solchen
Chips wünschenswert, die für die Anwendung in drahtlosen Systemen ausgelegt sind.
Insbesondere kann auf dem Chip ein Transponder vorhanden sein, der eine drahtlose
Übertragung ermöglicht. Auch eine optische Ausgabe der Konfigurationsinformation
ist denkbar.
Weiterhin kann die Art und Weise, in der die konfigurierbare integrierte
Schaltungsanordnung konfiguriert wird, stark variieren. In einem bevorzugten Ausführungsbeispiel
ist die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung während
eines Funktionsbetriebszustands, in der die integrierte Schaltungsanordnung ihre
bestimmungsgemäße Aufgabe erfüllt, unveränderlich. Eine Einstellung bzw. Veränderung
der Konfiguration ist typischerweise nur in einem speziellen Konfigurationsbetriebszustand
möglich. Bei einem bevorzugten Ausführungsbeispiel erfolgt die Einstellung der Konfiguration
der konfigurierbaren integrierten Schaltung nur nach dem Einschalten der Betriebsspannung
des Chips. Das heißt insbesondere, die Konfiguration ist während des bestimmungsgemäßen
Betriebs des Chips unveränderlich. Das Auslesen der Konfiguration kann entweder
zu jedem Zeitpunkt erlaubt sein oder nur in einem speziellen Auslesebetriebszustand.
Das Auslesen wird dabei im Wesentlichen durch einige externe Steuerleitungen gesteuert.
Diese können identisch sein mit Ein- und/oder Ausgangsleitungen, die während des
bestimmungsgemäßen Betriebs der integrierten Schaltungsanordnung anderweitig verwendet
werden.
Eine Konfiguration eines Chips in der angegebenen Weise ist insbesondere
bei hochintegrierten Speicherchips, Mikroprozessoren, Signalprozessoren oder Logikbausteinen
vorteilhaft. Jedoch sind noch andere Anwendungsbereiche denkbar, bei denen eine
Konfiguration eines Chips dauerhaft geändert werden muss.
Die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung
ist auf eine Vielzahl von verschiedenen Wegen möglich. Bevorzugterweise wird ein
defektes Schaltungselement der konfigurierbaren integrierten Schaltungsanordnung
durch ein redundantes Schaltungselement ersetzt. Hierzu ist es notwendig, dass die
konfigurierbare integrierte Schaltungsanordnung eine Einrichtung zum Umschalten
zwischen mehreren redundanten Schaltungsteilen besitzt. Diese wird von der Konfigurationseinrichtung
angesteuert. In manchen Fällen ist es ausreichend, ein Schaltungselement der konfigurierbaren
integrierten Schaltung zu aktivieren oder zu deaktivieren. Weiterhin ist es bei
Analogschaltungen, aber auch bei sehr kritisch dimensionierten Digitalschaltungen,
notwendig, eine Eigenschaft der konfigurierbaren integrierten Schaltungen zu justieren.
Dabei kann insbesondere eine Spannung, ein Strom oder eine Verstärkung auf einen
von mehreren diskreten möglichen Werten eingestellt werden. Dies kann beispielsweise
notwendig sein, um bestimmte Referenz-, Schwell- oder Betriebsspannungen anzupassen,
so dass technologische Schwankungen die Funktion der integrierten Schaltung nicht
beeinträchtigen. Ebenso kann es wünschenswert sein, einen Strom einzustellen, der
beispielsweise einer Transistorstufe zugeführt wird. In ähnlicher Weise ist es möglich,
beispielsweise eine Verstärkungskonstante eines Verstärkers einzustellen. Bei der
Beeinflussung von analogen Größen wird von einer wertdiskreten Einstellung ausgegangen.
Die diskreten Zustände des Zustandselements werden hierbei mit Hilfe eines Digital-nach-Analog-Wandlers
auf einen analogen Wert abgebildet.
Weitgehende Flexibilität besteht darin, in welcher Form eine Information
über den Zustand der Zustandselemente ausgegeben wird. Bei den anhand von
2 bis 4 beschriebenen
Ausführungsbeispielen wird jeweils der Zustand selbst des Zustandelements nach außen
ausgegeben. Es ist aber genauso gut möglich, chipintern eine andere Information
aus den Zuständen der Zustandselemente abzuleiten und diese auszugeben. Hierbei
ist insbesondere die Berechnung einer Prüfsumme aus den Zuständen der Zustandselemente
vorteilhaft. Damit ist eine starke Verringerung der auszugebenden Datenmenge möglich,
während gleichzeitig mit hoher Zuverlässigkeit festgestellt werden kann, ob sich
der Zustand einer oder mehrerer Zustandselemente gegenüber einem Soll-Zustand verändert
hat.
Die Speicherung einer Prüfsumme, die aus dem Soll-Zustand der Zustandselemente
abgeleitet ist, lässt sich in vielerlei Weise technisch vorteilhaft nutzen. Bei
einem erfindungsgemäßen Chip ist es vorteilhaft, eine erste Gruppe von Zustandselementen
zur Speicherung einer Information über die Konfiguration der konfigurierbaren Schaltungsanordnung
zu verwenden, und eine zweite Gruppe von Zustandselementen zur Speicherung einer
Prüfsumme, die aus dem Sollstand der Zustandselemente der ersten Gruppe abgeleitet
ist, zu verwenden. In der einfachsten Ausführungsform wird dann der Zustand der
Zustandselemente der ersten Gruppe sowie der Zustand der Zustandselemente der zweiten
Gruppe ausgelesen. Damit ist der Ist-Zustand der Chipkonfiguration sowie der Ist-Zustand
der die Prüfsumme speichernden Zustandselemente von außen zugänglich. Hat sich der
Ist-Zustand gegenüber dem Soll-Zustand verändert, so wird die ausgelesene Prüfsumme
nicht mehr gleich einer Prüfsumme sein, die aus den Zuständen der die Konfiguration
des Chips festlegenden Zustandselemente abgeleitet wird. Somit ist es möglich, eine
Aussage darüber zu treffen, ob der Ist-Zustand der Zustandselemente von einem Soll-Zustand
abweicht. Bei der Schaltungsanordnung gemäß dem anhand von 4
beschriebenen Ausführungsbeispiel erfolgt die Auswertung der Prüfsumme extern, das
heißt außerhalb des Chips. Andererseits ist es auch möglich, aus den Ist-Zuständen
der die Konfiguration des Chips beschreibenden Zustandselemente auf dem Chip eine
Prüfsumme abzuleiten, und diese mit der auf dem Chip gespeicherten Prüfsumme zu
vergleichen. Damit ist auf dem Chip eine Information verfügbar, ob sich der Zustand
der Konfiguration gegenüber einem Soll-Zustand verändert hat. Diese Aussage kann
entweder direkt von außen zugänglich gemacht werden, oder einem Eingang einer Selbsttesteinrichtung
(BITE) zugeführt werden. Eine solche Anordnung bringt den großen Vorteil mit sich,
dass eine Überprüfung, ob sich der Ist-Zustand der Konfiguration des Chips gegenüber
dem Soll-Zustand verändert hat, nicht nur auf Seiten des Herstellers möglich ist,
sondern zu jedem Zeitpunkt, das heißt, auch dann, wenn der Chip seine bestimmungsgemäße
Funktion ausführt. Damit kann selbst beim Endanwender, der ein auf dem Chip basierendes
Produkt verwendet, ein Selbsttest der Chipkonfiguration durchgeführt werden.
5 zeigt ein Flussdiagramm eines erfindungsgemäßen
Verfahrens zum Festlegen einer Konfiguration eines Chips mit einer konfigurierbaren
integrierten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden
Erfindung. Es wird dabei davon ausgegangen, dass ein Chip eine erste Gruppe von
Zustandselementen aufweist, die mehrere mögliche Zustände aufweisen und deren aktueller
Zustand mindestens einmal verändert werden kann. Die Zustandselemente der ersten
Gruppe von Zustandselementen dienen zum Speichern einer Information über die Konfiguration
der integrierten Schaltung. Weiterhin enthält der hier vorausgesetzte Chip mindestens
ein Referenzzustandselement, das mehrere mögliche Zustände aufweist und dessen aktueller
Zustand mindestens einmal verändert werden kann. Das Referenzzustandselement dient
zum Speichern einer Referenzprüfsumme. Die konfigurierbare integrierte Schaltungsanordnung,
die in dem Chip enthalten ist, wird durch eine Konfigurationseinrichtung abhängig
von dem aktuellen Zustand der Zustandselemente der ersten Gruppe von Zustandselementen
konfiguriert. Weiterhin umfasst der hier vorausgesetzte Chip eine Einrichtung, die
es ermöglicht, eine Information, die von dem aktuellen Zustand der Zustandselemente
der ersten Gruppe von Zustandselementen abhängt, sowie die Referenzprüfsumme auszulesen.
Ein geeigneter Chip wurde in seiner Gesamtheit anhand von 1
beschrieben. Weitere Details wurden anhand von 4 näher
erläutert.
Das Festlegen einer Konfiguration des Chips erfolgt dabei in mehreren
Schritten. Als erstes werden die Zustände der ersten Gruppe von Zustandselementen
aufgrund der erforderlichen Konfiguration der integrierten Schaltungsanordnung eingestellt.
Daraufhin wird basierend auf den Soll-Zuständen der ersten Gruppe
von Zustandselementen eine Referenzprüfsumme gebildet. Diese wird in den Chip durch
Einstellen des Zustands des Referenzzustandselements bzw. der Referenzzustandselemente
eingespeichert. Daraufhin werden die Zustände aller Zustandselemente aus dem Chip
ausgelesen. Somit ist der tatsächliche Zustand der Zustandselemente auf dem Chip,
der auch als Ist-Zustand bezeichnet wird, bekannt. Er wird dann mit dem erforderlichen
und vorher bestimmten Soll-Zustand verglichen. Abhängig von dem Ergebnis dieses
Vergleichs wird eine Aussage darüber getroffen, ob der Zustand aller Zustandselemente
auf dem Chip korrekt eingestellt ist.
Die Durchführung eines solchen Verfahrens bringt mehrere Vorteile
gegenüber herkömmlichen Verfahren mit sich. Insbesondere ermöglicht es das Verfahren,
auf dem Chip eine Referenzprüfsumme einzuspeichern. Anhand der Referenzprüfsumme
kann zu einem späteren Zeitpunkt ohne Kenntnis des Soll-Zustands der Zustandselemente
festgestellt werden, ob der Ist-Zustand der Zustandselemente von dem Soll-Zustand
abweicht. Dies ermöglicht eine gegenüber herkömmlichen Verfahren wesentlich vereinfachte
Überprüfung des Chips zu einem späteren Zeitpunkt, da der Soll-Zustand herkömmlicherweise
nicht festgehalten und durch ein aufwendiges Verfahren aus hardwaremäßigen Veränderungen
des Chips abgeleitet werden muss. Weiterhin erlaubt es das erfindungsgemäße Verfahren,
zu überprüfen, ob die Konfigurationsinformation korrekt in dem Chip eingespeichert
worden ist. Dies ist sehr vorteilhaft, da es auch beim Einspeichern der Konfiguration
zu Fehlern kommen kann, die sofort erkannt werden sollen.
Das beschriebene Verfahren kann in verschiedener Weise verändert werden.
Insbesondere ist es nicht notwendig, die Ist-Zustände der Zustandselemente direkt
im Anschluss an die Programmierung auszulesen und mit dem Soll-Zustand zu vergleichen.
Dies kann unterbleiben, falls das Verfahren zum Programmieren der Zustände der Zustandselemente
sehr zuverlässig ist und durch die Prüfsumme lediglich eine Veränderung der Zustände
nach einer längeren Betriebszeit erkannt werden soll. Weiterhin ist es nicht zwingend
erforderlich, eine Referenzprüfsumme einzuspeichern. Dies ist insbesondere dann
nicht möglich, wenn nicht genügend Zustandselemente zur Verfügung stehen, die eine
Information über eine Referenzprüfsumme aufnehmen können, das heißt, wenn alle Zustandselemente
für die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung verwendet
werden.
Weiterhin ist es möglich, die Abfolge der Schritte zu vertauschen.
Insbesondere ist es denkbar, direkt nach dem Einstellen des Zustands eines Zustandselements
die Korrektheit des eingestellten Zustands zu überprüfen. Ob eine solche Maßnahme
sinnvoll ist, hängt im Wesentlichen von der Struktur und Konfiguration der Ausleseeinrichtung
ab.
Im übrigen ist es denkbar, schon während des Einstellens des Zustands
eines Zustandselements den Zustand regelmäßig auszulesen. Ein solches Vorgehen ermöglicht
es z. B., die Zeit, die zum Einstellen des Zustands eines Zustandselements aufgewendet
wird, zu minimieren. So ist es möglich, an das Zustandselement so lange eine Programmierspannung
oder eine andere zur Einstellung des Zustands geeignete Einwirkung anzulegen, bis
dieses den gewünschten Soll-Zustand aufweist. Nach dem Ablauf einer bestimmten zusätzlichen
Zeitdauer, die sicherstellt, dass das Zustandselement zuverlässig den erforderlichen
Zustand angenommen hat, kann die Programmierspannung dann von dem Zustandselement
abgetrennt werden. Ähnliche Verfahren, bei denen die Programmierzeit in Abhängigkeit
von einem aus dem zu programmierenden Element ausgelesenen Ist-Zustand abgeleitet
wird, sind z. B. von der Programmierung von EPROMs bekannt.
6 zeigt ein Flussdiagramm eines erfindungsgemäßen
Verfahrens zum Überprüfen einer Konfiguration eines Chips mit einer konfigurierbaren
integrierten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden
Erfindung. Die Voraussetzungen an den Chip sind hierbei die gleichen wie bei der
Durchführung des anhand von 5 beschriebenen Verfahrens.
Bei der Durchführung des Verfahrens wird zuerst eine Information, die von dem aktuellen
Zustand der Zustandselemente der ersten Gruppe von Zustandselementen abhängt, ausgelesen.
Diese Zustandselemente legen die Konfiguration der konfigurierbaren integrierten
Schaltungsanordnung, die in dem Chip enthalten ist, fest. Anschließend wird die
Referenzprüfsumme, die in einem oder mehreren Referenzzustandselementen in dem Chip
gespeichert ist, ausgelesen. Anschließend wird aus der aus dem Chip ausgelesenen
Information, die von dem aktuellen Zustand der Zustandselemente der ersten Gruppe
von Zustandselementen abhängt, eine Prüfsumme gebildet. Diese wird mit der aus dem
Chip ausgelesenen Referenzprüfsumme verglichen. Sind die Zustände aller Zustandselemente
auf dem Chip gegenüber einem Soll-Zustand unverändert, so stimmen die Prüfsumme
und die Referenzprüfsumme überein. Somit kann aufgrund des Vergleichs der Prüfsummen
eine Aussage darüber getroffen werden, ob der Zustand der auf dem Chip vorhandenen
Zustandselemente einem Soll-Zustand entspricht.
Damit ermöglicht es das beschriebene Verfahren, ohne Kenntnis des
Sollzustands der Zustandselemente auf dem Chip unter Verwendung der auf dem Chip
gespeicherten Referenzprüfsumme einen nachträgliche Veränderung des Zustands der
Zustandselemente zu erkennen. Eine solche Zustandsveränderung verändert die Konfiguration
des Chips und führt im Regelfall zu einer Fehlfunktion des Chips. Somit schafft
das erfindungsgemäße Verfahren ein mächtiges Hilfsmittel zur Fehlerdiagnose an Chips.
Insbesondere ist es nicht mehr nötig, den Sollzustand der Zustandselemente des Chips
entweder auf einem Datenträger zu speichern und bereitzuhalten oder aus physikalischen
Veränderungen an dem Chip in einem aufwendigen Verfahren zu bestimmen.
Die vorliegende Erfindung schafft somit einen Chip, bei dem die Information
über die Konfiguration einer konfigurierbaren integrierten Schaltungsanordnung auslesbar
ist. Der technische Aufwand ist dabei gering. Dennoch bietet der erfindungsgemäße Chip
insbesondere für den Chip-Hersteller eine Vielzahl von Vorteilen. Die Diagnose von
Konfigurationsfehlern wird wesentlich erleichtert und das Einspeichern der Konfiguration
kann beschleunigt werden. Schließlich kann durch Einführen einer Referenzprüfsumme
eine Überprüfung des Chips zu jedem beliebigen Zeitpunkt ohne Vorliegen irgendeiner
Information über den Chip durchgeführt werden. Bei geeigneter Auslegung ist sogar
eine Selbsttesteinrichtung realisierbar, die während eines laufenden Betriebs bei
einem Endverbraucher eine unzulässige Änderung der Chipkonfiguration detektieren
kann. Weiterhin wurden mehrere erfindungsgemäße Verfahren vorgestellt, die den Betrieb
eines erfindungsgemäßen Chips ermöglichen.
|
Anspruch[de] |
- Chip (50) mit folgenden Merkmalen:
einer konfigurierbaren integrierten Schaltungsanordnung (52);
einem Zustandselement (M), das mehrere mögliche Zustände aufweist und dessen aktueller
Zustand mindestens einmal verändert werden kann;
einer Konfigurationseinrichtung (74) zum Konfigurieren der konfigurierbaren
integrierten Schaltungsanordnung (52) abhängig von dem aktuellen Zustand
des Zustandselements (M); und
einer Ausleseeinrichtung (66) zum Ermöglichen des Auslesens einer Information,
die von dem aktuellen Zustand des Zustandselements (M) abhängt.
- Chip (50) gemäß Anspruch 1, bei dem die konfigurierbare integrierte
Schaltungsanordnung derart ausgebildet ist, dass eine Konfiguration der konfigurierbaren
integrierten Schaltungsanordnung (52) während eines Funktionsbetriebszustands
des Chips, in dem der Chip seine bestimmungsgemäße Funktion ausführt, zeitlich unveränderlich
ist.
- Chip (50) gemäß Anspruch 1 oder 2, bei dem die Konfigurationseinrichtung
(74) ausgebildet ist, um beim Konfigurieren
ein defektes Schaltungselement der konfigurierbaren integrierten Schaltungsanordnung
(52) durch ein redundantes Schaltungselement der konfigurierbaren integrierten
Schaltung (52) zu ersetzen,
ein Schaltungselement der konfigurierbaren integrierten Schaltung (52)
zu aktivieren,
ein Schaltungselement der konfigurierbaren integrierten Schaltung (52)
zu deaktivieren,
eine Eigenschaft der konfigurierbaren integrierten Schaltung (52) zu justieren,
eine Spannung auf einen von mehreren diskreten möglichen Spannungswerten einzustellen,
einen Strom auf einen von mehreren diskreten möglichen Stromwerten einzustellen
und/oder
eine Verstärkung auf einen von mehreren diskreten möglichen Verstärkungswerten einzustellen.
- Chip (50) gemäß einem der Ansprüche 1 bis 3, bei dem die Ausleseeinrichtung
(66) so ausgelegt ist, dass sie während eines Auslesebetriebszustands des
Chips zum Auslesen der Konfiguration aktiv ist und während eines Funktionsbetriebszustands
des Chips, in dem der Chip seine bestimmungsgemäße Funktion ausführt, nicht aktiv
ist.
- Chip (50) gemäß einem der Ansprüche 1 bis 4, bei dem die Ausleseeinrichtung
(66) durch ein bei einem bestimmungsgemäßen Betrieb der integrierten Schaltung
nicht auftretendes externes Kommando aktivierbar ist.
- Chip (50) gemäß einem der Ansprüche 1 bis 5, bei dem die Ausleseeinrichtung
(66) einen von außen zugänglichen Anschluss (58) zum Ausgeben
einer Information über die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung
umfasst.
- Chip (50) gemäß Ansprüche 6 mit folgendem Merkmal• einer
Einrichtung (94) zum wahlweisen Verbinden des von außen zugänglichen Anschlusses
(58) mit einem internen Anschluss (78) der konfigurierbaren integrierten
Schaltungsanordnung (52).
- Chip (50) gemäß einem der Ansprüche 1 bis 7, bei dem das Zustandselement
(M) einen Metallkontakt, einen Halbleiterkontakt, einen Metall-Halbleiterkontakt,
eine EEPROM-Zelle, eine FLASH-Zelle, ein Anti-Fuse-Element, ein Fuse-Element oder
eine magnetische Speicherzelle umfasst.
- Chip (50) gemäß einem der Ansprüche 1 bis 7, bei dem das Zustandselement
(M) derart ausgebildet ist, dass der Zustand des Zustandselements (M) durch eine
punktuelle optische Einwirkung veränderbar ist.
- Chip (50) gemäß einem der Ansprüche 1 bis 7, bei dem das
Zustandselement (M) derart ausgebildet ist, dass der Zustand des Zustandselements
(M) durch ein elektrisches Programmiersignal veränderbar ist.
- Chip (50) gemäß einem der Ansprüche 1 bis 10, der mindestens
zwei Zustandselemente (M), die mehrere mögliche Zustände aufweisen und deren aktueller
Zustand mindestens einmal verändert werden kann, aufweist,
wobei die Konfigurationseinrichtung (74) zum Konfigurieren der konfigurierbaren
integrierten Schaltungsanordnung (52) abhängig von dem aktuellen Zustand
der mindestens zwei Zustandselemente (M) ausgebildet ist, und
die Ausleseeinrichtung (66) zum Ermöglichen des Auslesens einer Information,
die von dem aktuellen Zustand der mindestens zwei Zustandselemente (M) abhängt,
ausgebildet ist.
- Chip (50) gemäß Anspruch 11, bei dem die Ausleseeinrichtung
(66) so ausgebildet ist, dass die Information, die von dem aktuellen Zustand
der Zustandselemente (M) abhängt, der aktuelle Zustand der Zustandselemente (M)
ist.
- Chip (50) gemäß einem der Ansprüche 1 bis 12, mit den folgenden
Merkmalen:
einer ersten Gruppe von Zustandselementen (M), die mehrere mögliche Zustände aufweisen
und deren aktueller Zustand mindestens einmal verändert werden kann, zum Speichern
einer Information über die Konfiguration der integrierten Schaltungsanordnung (52);
mindestens einem Referenzzustandselement (M), das mehrere mögliche Zustände aufweist
und dessen aktueller Zustand mindestens einmal verändert werden kann, zum Speichern
einer Referenzprüfsumme; und
einer erweiterten Ausleseeinrichtung (66), die ausgebildet ist, um ferner
das Auslesen der Referenzprüfsumme zu ermöglichen.
- Chip (50) gemäß einem der Ansprüche 1 bis 13, bei dem die
Ausleseeinrichtung (66) einen Parallel-Seriell-Wandler (92) umfasst.
- Chip (50) gemäß einem der Ansprüche 1 bis 14, bei dem die
Ausleseeinrichtung (66) eine 1-aus-n-Auswahlschaltung (122) umfasst.
- Chip (50) gemäß einem der Ansprüche 1 bis 15, wobei der Chip
(50) ein hochintegrierter Speicher, ein Mikroprozessor, ein Signalprozessor
oder ein Logikbaustein ist.
- Chip (50) gemäß einem der Ansprüche 1 bis 15, wobei der Chip
(50) ein hochintegrierter Speicherchip ist und die Konfigurationseinrichtung
(52) ausgebildet ist, um einen defekten Speicherblock durch einen redundanten
Speicherblock zu ersetzen.
- Chip (50) gemäß einem der Ansprüche 1 bis 15, wobei der Chip
(50) ein hochintegrierter Mikroprozessorchip ist und die Konfigurationseinrichtung
(52) ausgebildet ist, um eine defekte Mikroprozessorteileinheit durch eine
redundante Mikroprozessorteileinheit zu ersetzen.
- Chip (50) gemäß einem der Ansprüche 1 bis 18, wobei der Chip
(50) ein Halbleiter-Substrat, auf dem die konfigurierbare integrierte Schaltungsanordnung,
die Konfigurationseinrichtung und das Zustandselement integriert sind, sowie ein
Gehäuse aufweist, das das Halbleiter-Substrat häust.
- Verfahren zum Überprüfen einer Konfiguration eines Chips (50)
mit einer konfigurierbaren integrierten Schaltungsanordnung (52), einem
Zustandselement (M), das mehrere mögliche Zustände aufweist und dessen aktueller
Zustand mindestens einmal verändert werden kann, einer Konfigurationseinrichtung
(74) zum Konfigurieren der konfigurierbaren integrierten Schaltungsanordnung
(52) abhängig von dem aktuellen Zustand des Zustandselements (M) und einer
Ausleseeinrichtung (66) zum Ermöglichen des Auslesens einer Information,
die von dem aktuellen Zustand des Zustandselements (M) abhängt, auf ihre Korrektheit
hin, mit folgenden Schritten:
Auslesen der Information, die von dem aktuellen Zustand des Zustandselements (M)
abhängt;
Vergleichen der ausgelesenen Information mit einer Vergleichsinformation, um ein
Vergleichsergebnis zu erhalten; und
Treffen einer Aussage darüber, ob die Konfiguration der konfigurierbaren integrierten
Schaltungsanordnung (52) korrekt ist, abhängig von dem Vergleichsergebnis.
- Verfahren gemäß Anspruch 20, das ferner folgenden Schritt umfasst:
Überführen des Chips in einen Auslesezustand.
- Verfahren zum Festlegen einer Konfiguration eines Chips (50)
mit einer konfigurierbaren integrierten Schaltungsanordnung (52), einer
ersten Gruppe von Zustandselementen (M), die mehrere mögliche Zustände aufweisen
und deren aktueller Zustand mindestens einmal verändert werden kann, zum Speichern
einer Information über die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung
(52), mindestens einem Referenzzustandselement (M), das mehrere mögliche
Zustände aufweist und dessen aktueller Zustand mindestens einmal verändert werden
kann, zum Speichern einer Referenzvergleichsinformation, einer Konfigurationseinrichtung
(74) zum Konfigurieren der konfigurierbaren integrierten Schaltungsanordnung
(52) abhängig von dem aktuellen Zustand des Zustandselements (M) und einer
Ausleseeinrichtung (66) zum Ermöglichen des Auslesens einer Information,
die von dem aktuellen Zustand des Zustandselements (M) abhängt, und der Referenzvergleichsinformation,
mit folgenden Schritten:
Einstellen der Zustände der Zustandselemente (M) der ersten Gruppe von Zustandselementen
(M) abhängig von einer gewünschten Konfiguration der konfigurierbaren integrierten
Schaltungsanordnung (52);
Bilden einer Referenzvergleichsinformation abhängig von der gewünschten Konfiguration
der konfigurierbaren integrierten Schaltungsanordnung; und
Einstellen des Zustands des Referenzzustandselements (M) abhängig von der Referenzvergleichsinformation.
- Verfahren zum Überprüfen der Konfiguration eines Chips (50)
mit einer konfigurierbaren integrierten Schaltungsanordnung (52), einer
ersten Gruppe von Zustandselementen (M), die mehrere mögliche Zustände
aufweisen und deren aktueller Zustand mindestens einmal verändert werden kann, zum
Speichern einer Information über die Konfiguration der integrierten Schaltungsanordnung
(52), mindestens einem Referenzzustandselement (M), das mehrere mögliche
Zustände aufweist und dessen aktueller Zustand mindestens einmal verändert werden
kann, zum Speichern einer Referenzvergleichsinformation, einer Konfigurationseinrichtung
(74) zum Konfigurieren der konfigurierbaren integrierten Schaltungsanordnung
(52) abhängig von dem aktuellen Zustand des Zustandselements (M) und einer
Ausleseeinrichtung (66) zum Ermöglichen des Auslesens einer Information,
die von dem aktuellen Zustand des Zustandselements (M) abhängt, und der Referenzvergleichsinformation,
auf Korrektheit hin, mit folgenden Schritten:
Auslesen der Information, die von dem aktuellen Zustand der Zustandselemente (M)
der ersten Gruppe von Zustandselementen abhängt;
Auslesen der Referenzvergleichsinformation;
Bilden eines Prüfwerts aus der aus dem Chip (50) ausgelesenen Information,
abhängig von dem aktuellen Zustand der Zustandselemente (M) der ersten Gruppe von
Zustandselementen;
Vergleichen der Referenzvergleichsinformation und des Prüfwerts, um ein Vergleichsergebnis
zu erhalten; und
Treffen einer Aussage darüber, ob die Konfiguration der konfigurierbaren integrierten
Schaltungsanordnung (52) korrekt ist, abhängig von dem Vergleichsergebnis.
- Verfahren gemäß Anspruch 23, das ferner folgenden Schritt umfasst:
Überführen des Chips (50) in einen Auslesezustand.
Es folgen 7 Blatt Zeichnungen
|
|
Patent Zeichnungen (PDF)
|