Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

1 ein Blockschaltbild eines erfindungsgemäßen Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;

2 ein Schaltbild eines Ausführungsbeispiels einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung;

3 ein Schaltbild eines weiteren Ausführungsbeispiels einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung;

4 ein Schaltbild eines weiteren Ausführungsbeispiels einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung;

5 ein Flussdiagramm eines erfindungsgemäßen Verfahrens zum Festlegen einer Konfiguration eines Chips mit einer konfigurierbaren integrierten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;

6 ein Flussdiagramm eines erfindungsgemäßen Verfahrens zum Überprüfen einer Konfiguration eines Chips mit einer konfigurierbaren integrierten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung; und

7 ein Schaltbild einer Einrichtung zum Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung gemäß dem Stand der Technik.

1 zeigt ein Blockschaltbild eines erfindungsgemäßen Chips gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, der mit 50 bezeichnet ist. Kern des Chips ist eine konfigurierbare integrierte Schaltungsanordnung 52. Der Chip weist eine Reihe von externen Ein- und/oder Ausgängen 54, 56, 58 auf.

Einige der Ein- und/oder Ausgänge 54 sind mit der konfigurierbaren integrierten Schaltungsanordnung 52 sowie einer Zustands-Steuereinrichtung 60 verbunden. Einige weitere der Ein- und/oder Ausgänge 56 sind direkt mit der konfigurierbaren integrierten Schaltungsanordnung 52 verbunden. Die Zustands-Steuereinrichtung 60 liefert Steuersignale 62 an die konfigurierbare integrierte Schaltungsanordnung 52 sowie weitere Steuersignale 64 an eine Ausleseeinrichtung 66. Die Ausleseeinrichtung 66 erhält Zustands-Informationssignale 68 von der Konfigurations-Speichereinrichtung 70. Die Konfigurations-Speichereinrichtung gibt Konfigurations-Speichersignale 72 an eine Konfigurationseinrichtung 74 aus. Diese beeinflusst wiederum die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung 52 über Konfigurations-Steuersignale 76. Weiterhin ist die Ausleseeinrichtung 66 mit einem Ein- und/oder Ausgang 78 der konfigurierbaren integrierten Schaltungsanordnung 52 sowie mit einem externen Ein- und/oder Ausgang 58 des Chips verbunden. Weiterhin wirkt die Zustandssteuereinrichtung 60 auf die Konfigurations-Speichereinrichtung 70 sowie auf die Konfigurationseinrichtung 74.

Im Folgenden wird die Funktion des erfindungsgemäßen Chips 50 näher beschrieben. Dabei werden zwei Betriebszustände unterschieden, ein Funktionsbetriebszustand, in dem der Chip seine bestimmungsgemäße Aufgabe erfüllt, und ein Auslesebetriebszustand, währenddessen eine Information über die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung aus dem Chip ausgelesen werden kann. Weiterhin ist ein Initialisierungsbetriebszustand möglich, in dem die erforderliche Konfiguration in die konfigurierbare integrierbare Schaltungsanordnung übertragen wird. Weiterhin können andere Betriebszustände existieren, diese sind jedoch für die Beschreibung der Funktionalität hier nicht relevant. Der Zustand des Chips wird hierbei durch eine Zustandssteuereinheit 60 aufgrund eines oder mehrerer Eingangssignale 54 festgelegt.

Während eines Funktionsbetriebszustands erfüllt der Chip 50 seine bestimmungsgemäße Aufgabe. Diese wird durch die konfigurierbare integrierte Schaltungsanordnung 52 erfüllt. Die konfigurierbare integrierte Schaltungsanordnung 52 ist über eine Mehrzahl von externen Ein- und/oder Ausgängen 54, 56 mit der externen Beschaltung des Chips 50 verbunden. Ein internes Ein- und/oder Ausgangssignal 78 der konfigurierbaren integrierten Schaltungsanordnung 52 ist über die Ausleseeinrichtung 66 an einen externen Ein- und/oder Ausgang 58 des Chips 50 durchgeschaltet. Die Konfigurationsspeichereinrichtung 70, die Konfigurationseinrichtung 74 sowie die Ausleseeinrichtung 66 befinden sich in einem statischen Zustand, sind also im Wesentlichen inaktiv. Die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung 52 ist statisch festgelegt und ändert sich während des Funktionsbetriebszustands nicht.

Der Funktionsbetriebszustand ist der normale Betriebszustand des Chips 50, in dem dieser seine bestimmungsgemäße Aufgabe erfüllt. Bevor der Chip in diesen Betriebszustand übergehen kann, muss zunächst ein Initialisierungsbetriebszustand angenommen werden. Gesteuert durch die Zustandssteuereinrichtung 60 wird in diesem Betriebszustand der Zustand der Zustandselemente M als Konfigurationsspeichersignal 72 an die Konfigurationseinrichtung 74 weitergegeben. Die Konfigurationseinrichtung 74 legt dann die Konfiguration der konfigurierbaren integrierten Schaltungseinrichtung 52 so fest, dass diese ihre bestimmungsgemäße Aufgabe korrekt ausführen kann. Dabei werden insbesondere defekte Funktionseinheiten durch redundante Funktionseinheiten ersetzt bzw, deaktiviert. Der Chip kann während dieser Phase seine bestimmungsgemäße Funktion nicht oder nur unvollständig erfüllen.

Weiterhin existiert ein Auslesebetriebszustand des Chips 50. In diesem wird die Ausleseeinrichtung 66 von der Zustandssteuereinrichtung 60 so angesteuert, dass sie eine Information über den Zustand der Zustandselemente M in Form eines Zustandsinformationssignals 68 von der Konfigurationsspeichereinrichtung 70 übernimmt und an dem externen Ein- und/oder Ausgangsanschluss 58 des Chips ausgibt. Der Chip erfüllt auch in diesem Betriebszustand seine bestimmungsgemäße Funktion nicht oder nur teilweise. Insbesondere ist der externe Ein- und/oder Ausgangsanschluss 58 des Chips von dem internen Ein- und/oder Ausgang 78 der konfigurierbaren integrierten Schaltungsanordnung 52 getrennt.

Der erfindungsgemäße Chip kann dabei gegenüber dem hier gezeigten Ausführungsbeispiel in einem weiten Umfang verändert sein, solange sichergestellt ist, dass die Konfiguration einer konfigurierbaren integrierten Schaltungsanordnung durch eines oder mehrere Zustandselemente M festgelegt wird, wobei eine Information über den Zustand der Zustandselemente mittels einer Ausleseeinrichtung 66 auslesbar ist.

Insbesondere kann bei einem Ausführungsbeispiel die Konfigurationseinrichtung 74 in die konfigurierbare integrierte Schaltungsanordnung 52 integriert sein.

Weiterhin ist es nicht zwingend erforderlich, dass die Konfiguration der konfigurierbaren integrierten Schaltungseinrichtung in einem speziell dafür ausgelegten Initialisierungsbetriebszustand festgelegt wird. Vielmehr kann die Konfiguration auch instantan mit dem Einschalten des Chips festgelegt werden. Damit entfällt insbesondere die Notwendigkeit, die Konfigurationsspeichereinrichtung 70 sowie die Konfigurationseinrichtung 74 mit Steuersignalen zu versorgen.

Weiterhin kann die Beschaltung der Zustandssteuereinrichtung 60 in einem weiten Rahmen verändert werden. Diese kann auch in die konfigurierbare integrierte Schaltungsanordnung 52 integriert sein.

Es ist auch nicht nötig, dass die Ausleseeinrichtung 66 mit einem internen Ein- und/oder Ausgang 78 der konfigurierbaren integrierten Schaltungsanordnung 52 verbunden ist. Eine solche Verbindung ermöglicht lediglich die Benutzung eines externen Ein- und/oder Ausgangspins 58 sowohl während eines Funktionsbetriebszustands als auch während eines Auslesebetriebszustands in unterschiedlichen Funktionen. Sind genügend externe Ausgänge des Chips 50 vorhanden, so kann ein Ausgang alleine für das Auslesen der Konfigurationsinformation reserviert werden.

Selbstverständlich kann die Anzahl der Ein- und/oder Ausgänge 54, 56, 58 des Chips verändert werden. Insbesondere ist es möglich, mehr als einen externen Ein- und/oder Ausgang des Chips zum Auslesen der Konfigurationsinformation zu verwenden. Weiterhin kann die Ausleseeinrichtung 66 auch direkt von einem explizit dafür vorgesehenen Steuereingang ohne Zwischenschaltung einer Zustandssteuereinrichtung 60 gesteuert werden. Dies ist immer dann zweckmäßig, wenn eine genügend große Anzahl an externen Ein- und/oder Ausgängen bei dem Chip zur Verfügung stehen. Es vereinfacht hierbei die Schaltungsanordnung der Zustandssteuereinrichtung 60. Bei einer solchen Einrichtung ist als Konsequenz ein Auslesen der Konfiguration unabhängig von dem gegenwärtigen Betriebszustand des Chips möglich. Insofern besteht bei einer solchen Anordnung keine Wechselwirkung zwischen der eigentlichen Funktionalität des Chips und der Einrichtung zum Auslesen der Konfigurationsinformation. Es ist somit, abgesehen von der Ausleseeinrichtung, keinerlei Änderung des Chipdesigns nötig.

Die Ausleseeinrichtung 66 kann ganz oder teilweise auf dem gleichen Substrat wie die konfigurierbare integrierte Schaltungsanordnung, die Konfigurationseinrichtung und das Zustandselement integriert werden. Insbesondere ist es zweckmäßig, die elektronischen Komponenten der Ausleseeinrichtung auf dem Halbleiterchip zu integrieren. Weitere zu der Ausleseeinrichtung gehörende Teileinrichtungen, wie beispielsweise ein externer elektrischer Anschluss oder eine Einrichtung zur drahtlosen Koppelung, können auf dem Substrat integriert oder extern ausgeführt sein.

2 zeigt ein Schaltbild eines Ausführungsbeispiels einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung. Diese umfasst eine Ausleseeinrichtung 66 sowie eine Konfigurationsspeichereinrichtung 70. Die Ausleseeinrichtung 66 umfasst dabei einen Parallel-Seriell-Wandler 92 sowie einen Multiplexer 94. Der Parallel-Seriell-Wandler empfängt ein Steuersignal 96 zum Laden der parallelen Information an seinem Ladeeingang L_S sowie ein Taktsignal 98 and seinem Takteingang T_S. Des Weiteren empfängt der Parallel-Seriell-Wandler an seinen Dateneingängen D1 bis Dn n Zustandsinformationssignale 68 von der Konfigurationsspeichereinrichtung 70. Am Ausgang Q_S des Parallel-Seriell-Wandlers 92 steht ein serielles Konfigurationssignal 100 zur Verfügung und wird einem Eingang E2 eines Multiplexers 94 zugeführt. Der Multiplexer empfängt weiterhin an seinem Eingang E1 ein internes Signal 102 von einem internen Ein- und/oder Ausgang 78 der konfigurierbaren integrierten Schaltungsanordnung. Ferner wird der Multiplexer mit einem Steuersignal 104 an seinem Steuereingang S_M versorgt. Der Ausgang A_M des Multiplexers ist mit einem externen Ein- und/oder Ausgang 58 des Chips verbunden.

Die Konfigurationsspeichereinrichtung 70 umfasst n Speicherzellen 110, die jeweils ein Zustandselement M, einen Pull-Up-Widerstand 112 sowie ein Speichergatter G umfassen. Das Zustandselement M ist dabei mit dem Bezugspotential GND sowie mit dem Dateneingang D des Speichergatters G verbunden. Weiterhin ist der Dateneingang D des Speichergatters G über einen Pull-Up-Widerstand 112 mit der positiven Versorgungsspannung VDD verbunden. Der Takteingang T eines jeden Speichergatters G ist mit einem weiteren Steuereingang 114 verschaltet. Die Ausgänge Q der Speichergatter G liefern die Zustands-Informationssignale 68 an die Ausleseeinrichtung 66 sowie die Konfigurations-Speichersignale 72 an die Konfigurationseinrichtung. Dabei liefert bei dem vorliegenden Ausführungsbeispiel jeder Ausgang Q eines Speichergatters G sowohl ein Zustands-Informationssignal 68 als auch ein Konfigurations-Speichersignal 72. Damit stehen insgesamt n Konfigurations-Speichersignale 72 sowie n Zustands-Informationssignale 68 zur Verfügung.

Aufbauend auf der strukturellen Beschreibung wird im Folgenden die Funktionsweise der Schaltungsanordnung gemäß 2 beschrieben. Die Konfigurationsspeichereinrichtung 70 umfasst mehrere Speicherzellen 110, die jeweils eine binäre Information über die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung speichern können. Jede Speicherzelle 110 enthält dabei ein Zustandselement M, das bei dem gezeigten Ausführungsbeispiel durch einen unterbrechbaren Kontakt realisiert ist. Diesem Kontakt ist ein Speichergatter G nachgeschaltet. Der Speichergatter G übernimmt bei Anliegen eines Taktsignals 114 an seinem Takteingang T den Zustand an seinem Dateneingang D, speichert diesen dauerhaft und gibt ihn danach dauerhaft an seinem Ausgang Q aus. War der Metallkontakt, der in diesem Fall das Speicherelement M darstellt, zu dem Zeitpunkt, an dem ein Taktsignal an dem Eingang des Speichergatters anlag, intakt, so lag der Eingang D des Speichergatters auf einem niedrigen Potential, andernfalls wurde dieser durch den Pull-Up-Widerstand 112 auf ein hohes Potential gezogen. Nach der Initialisierungssequenz, die einmalig bei Inbetriebnahme des Chips erfolgt, ist in den Speichergattern G entweder eine Null (Metallkontakt M war intakt) oder eine 1 (Metallkontakt M war geöffnet) gespeichert. Diese Information steht als Konfigurations-Speichersignal 72 für die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung zur internen Verwendung zur Verfügung. Somit können in Abhängigkeit von dem Zustand der Metallkontakte M defekte Elemente der konfigurierbaren integrierten Schaltungsanordnung durch redundante Elemente ersetzt, defekte Elemente deaktiviert oder weitere Schaltungseigenschaften justiert werden. Die Ausgangssignale der Speichergatter G sind weiterhin als Zustandsinformationssignale 68 intern verfügbar. Sie sind bei der gezeigten Ausführung mit den Dateneingängen D1 bis Dn eines Parallel-Seriell-Wandlers verbunden. Durch ein nur dem Hersteller zur Verfügung stehendes externes Kommando generiert eine zusätzliche Steuerlogik, die mit der Ausleseeinrichtung verbunden ist, zunächst ein Steuersignal 96, das einem Ladeeingang L_S des Parallel-Seriell-Wandlers zugeführt wird. Aufgrund dieses Steuersignals liest der Parallel-Seriell-Wandler parallel alle Eingänge D1 bis Dn ein. In einem zweiten Schritt wird von der Steuerlogik ein Taktsignal 98 generiert, wodurch der Parallel-Seriell-Wandler die zuvor eingelesenen Zustands-Informationssignale, die von den Zuständen der Metallkontakte M abgeleitet werden, als binäre Folge an seinem seriellen Ausgang Q_S ausgibt. Damit diese Information extern verfügbar gemacht werden kann, wird ein drittes Steuersignal an dem Eingang S_M des Multiplexers 94 generiert. Dadurch wird die Verbindung zwischen dem Eingang E1 und dem Ausgang A_M des Multiplexers unterbrochen, über die im normalen Betrieb ein interner Ein- und/oder Ausgang 78 der konfigurierbaren integrierten Schaltungsanordnung, an dem ein internes Signal 102 anliegt, mit einem externen Anschluss 58 des Bauelements verbunden ist. Statt dessen wird eine Verbindung zwischen dem Eingang E2 des Multiplexers 94 und dem Ausgang A_M des Multiplexers hergestellt. Dadurch wird die Information der ausgelesenen Metallkontakte M taktsynchron auf den externen Anschluss 58 des Chips ausgegeben.

3 zeigt ein Schaltbild eines weiteren Ausführungsbeispiels einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung. Die Schaltungsanordnung ist gegenüber der in 2 gezeigten Schaltungsanordnung nur geringfügig verändert, so dass hier nur die Unterschiede beschrieben werden. Insbesondere bezeichnen gleiche Bezugszeichen gleiche Schaltungselemente. Die Konfigurationsspeichereinrichtung 70 ist gegenüber dem in 2 gezeigten ersten Ausführungsbeispiel vollkommen unverändert. Die Ausleseeinrichtung 66 hingegeben weist größere Veränderungen auf. Zentrales Element der neuen Ausleseeinrichtung 66 ist ein Adressdekodierer 122. An dessen Eingang liegt ein paralleles Steuersignal 124, das eine Adressinformation darstellt. Der Adressdekodierer 122 schaltet genau einen seiner Ausgänge A1 bis An in einen aktiven Zustand (1-aus-n Auswahlschaltung). Die Ausgänge des Adressdekodierers sind mit den Steuereingängen 126 von Transfergattern 128 verbunden. Die Transfergatter 128 empfangen an ihren Eingängen die Zustandsinformationssignale 68 und sind an ihren Ausgängen alle mit dem Eingang E2 des Multiplexers 94 verbunden.

Bei der hier vorliegenden Ausleseeinrichtung 66 wird der Zustand der Metallkontakte M, der an den Ausgängen Q des Speichergatters G verfügbar ist, über Transfergatter 128 an den Eingang E2 des Multiplexers 94 weitergeleitet. Ein Adressdekodierer 122 (1-aus-n Auswahlschaltung) sorgt dabei dafür, dass maximal einer seiner Ausgänge A1 bis An, die mit den Steuereingängen 126 der Transfergatter verbunden sind, aktiv ist. Dadurch kann nur eines der Transfergatter eine Information von seinem Eingang zu seinem Ausgang und damit an den Eingang E2 des Multiplexers 94 weiterleiten. Die Auswahl erfolgt hierbei durch die Angabe einer Adressinformation an den Eingängen 124 (I1-Ik) des Adressdekodierers 122.

4 zeigt ein Schaltbild eines weiteren Ausführungsbeispiels einer Ausleseeinrichtung, kombiniert mit einer Einrichtung zum Speichern und Weitergeben einer Konfigurationsinformation für eine konfigurierbare integrierte Schaltungsanordnung. Dieses Ausführungsbeispiel ist gegenüber dem in 2 gezeigten Ausführungsbeispiel nur geringfügig modifiziert. Die Struktur der Schaltungsanordnung ist weitgehend identisch. Gleiche Elemente werden mit den gleichen Bezugszeichen bezeichnet wie in den Ausführungsbeispielen gemäß 2 und 3. Der wesentliche Unterschied besteht hierbei darin, dass es bei dem vorliegenden Ausführungsbeispiel m Speicherzellen gibt, anstatt wie bei den vorherigen Ausführungsbeispielen n Speicherzellen. Die Zahl m ist hierbei größer als die Zahl n. Zum Konfigurieren der konfigurierbaren integrierbaren Schaltungsanordnung werden hierbei n Konfigurationsspeichersignale 72 verwendet. Andererseits ermöglicht die Ausleseeinrichtung 66 das Auslesen von m gespeicherten Zuständen. Die m-n Speicherzellen, die nicht zur Speicherung einer für die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung relevanten Information benutzt werden, werden stattdessen für die Speicherung einer geeigneten Prüfsumme verwendet. Die Prüfsumme wird während des Produktionstests des Chips aus den einzuprogrammierenden Zuständen der n für die Konfiguration des Chips verantwortlichen Speicherzellen ermittelt und in die zusätzlichen Speicherzellen eingeschrieben. Das Auslesen der Prüfsummeninformation erfolgt in der gleichen Weise wie das Auslesen der Konfigurationsinformation. Der Vergleich der aus dem Chip ausgelesenen Prüfsumme mit einer anhand der aus dem Chip ausgelesenen Konfigurationsinformationen ermittelten Prüfsumme erfolgt nicht auf dem Chip selbst, sondern extern.

Die gezeigten Ausführungsbeispiele können in einem weiten Rahmen verändert werden, ohne von dem Kerngedanken der Erfindung abzuweichen. Insbesondere kann sowohl die Konfigurationsspeichereinrichtung 70 als auch die Ausleseeinrichtung 66 stark verändert werden.

Bei einem Ausführungsbeispiel kann anstelle des Metallkontakts M ein anderes Zustandselement verwendet werden. Anstelle des Metallkontakts M kann jedes andere, mindestes einmal programmierbare und mindestens zwei Zustände aufweisende Element verwendet werden. Dies kann insbesondere ein Metallkontakt, ein Halbleiterkontakt, ein Metall-Halbleiterkontakt, eine EEPROM-Zelle oder eine FLASH-Zelle sein, aber auch eine neuartige Speicherzelle, wie z.B. ein magnetisches Speicherelement. Dies bringt eine große Freiheit bei der Auswahl eines geeigneten Zustandselements mit sich.

Es können auch verschiedene Programmiermethoden angewendet werden, so z. B. eine Programmierung auf optischem Wege durch einen Laserstrahl oder eine elektrische Programmierung.

Weiterhin ist es nicht zwingend nötig, Speichergatter G zu verwenden. Vielmehr ist prinzipiell auch ein einfacher Puffer ausreichend, um den Zustand des Zustandselements M an die Konfigurationseinrichtung und die Ausleseeinrichtung weiterzugeben. Damit liegt der Zustand der Zustandselemente dauerhaft, das heißt, ab dem Zeitpunkt, an dem der Chip mit Strom versorgt wird, in der gesamten Schaltung an. Damit ist ein Initialisierungsbetriebszustand nicht mehr notwendig. Insbesondere ist mit einer solchen Anordnung auch eine Veränderung des Zustands des Speicherelements während eines Dauerbetriebs des Chips detektierbar.

Auch die Ausleseeinrichtung 66 kann vielfältig verändert werden. Prinzipiell kann jede Einrichtung als Ausleseeinrichtung verwendet werden, die ausgelegt ist, um ein in paralleler Form vorliegendes Zustandsinformationssignal 68 an einem oder mehreren externen Anschlüssen des Chips zur Verfügung zu stellen. Es ist lediglich erforderlich, dass aus den extern zur Verfügung stehenden Signalen eine Information über der Zustand der Zustandselemente zurückgewonnen werden kann. Insbesondere kann auch der Multiplexer 94 entfallen, falls ein eigener externer Anschluss des Chips zum Auslesen der Konfigurationsinformation verfügbar ist.

Die Ansteuerung der Konfigurationsspeichereinrichtung 70 und der Ausleseeinrichtung 66 kann verschiedenartig gestaltet sein. Insbesondere können die Steueranschlüsse auf externe Anschlüsse des Chips herausgeführt sein, wenn genügend externe Anschlüsse zur Verfügung stehen. Weiterhin kann eine zusätzliche Logikschaltung zur Ansteuerung vorgesehen sein, z. B, eine Zustandssteuereinrichtung 60.

Weiterhin kann die Art und Weise, auf die Konfigurationsinformation ausgegeben werden, verschieden sein. Bei einem Ausführungsbeispiel kann die Konfigurationsinformation an einem von außen zugänglichen Anschluss ausgegeben werden. Daneben ist es möglich, die Konfigurationsinformation drahtlos auszugeben. Dies ist insbesondere bei solchen Chips wünschenswert, die für die Anwendung in drahtlosen Systemen ausgelegt sind. Insbesondere kann auf dem Chip ein Transponder vorhanden sein, der eine drahtlose Übertragung ermöglicht. Auch eine optische Ausgabe der Konfigurationsinformation ist denkbar.

Weiterhin kann die Art und Weise, in der die konfigurierbare integrierte Schaltungsanordnung konfiguriert wird, stark variieren. In einem bevorzugten Ausführungsbeispiel ist die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung während eines Funktionsbetriebszustands, in der die integrierte Schaltungsanordnung ihre bestimmungsgemäße Aufgabe erfüllt, unveränderlich. Eine Einstellung bzw. Veränderung der Konfiguration ist typischerweise nur in einem speziellen Konfigurationsbetriebszustand möglich. Bei einem bevorzugten Ausführungsbeispiel erfolgt die Einstellung der Konfiguration der konfigurierbaren integrierten Schaltung nur nach dem Einschalten der Betriebsspannung des Chips. Das heißt insbesondere, die Konfiguration ist während des bestimmungsgemäßen Betriebs des Chips unveränderlich. Das Auslesen der Konfiguration kann entweder zu jedem Zeitpunkt erlaubt sein oder nur in einem speziellen Auslesebetriebszustand. Das Auslesen wird dabei im Wesentlichen durch einige externe Steuerleitungen gesteuert. Diese können identisch sein mit Ein- und/oder Ausgangsleitungen, die während des bestimmungsgemäßen Betriebs der integrierten Schaltungsanordnung anderweitig verwendet werden.

Eine Konfiguration eines Chips in der angegebenen Weise ist insbesondere bei hochintegrierten Speicherchips, Mikroprozessoren, Signalprozessoren oder Logikbausteinen vorteilhaft. Jedoch sind noch andere Anwendungsbereiche denkbar, bei denen eine Konfiguration eines Chips dauerhaft geändert werden muss.

Die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung ist auf eine Vielzahl von verschiedenen Wegen möglich. Bevorzugterweise wird ein defektes Schaltungselement der konfigurierbaren integrierten Schaltungsanordnung durch ein redundantes Schaltungselement ersetzt. Hierzu ist es notwendig, dass die konfigurierbare integrierte Schaltungsanordnung eine Einrichtung zum Umschalten zwischen mehreren redundanten Schaltungsteilen besitzt. Diese wird von der Konfigurationseinrichtung angesteuert. In manchen Fällen ist es ausreichend, ein Schaltungselement der konfigurierbaren integrierten Schaltung zu aktivieren oder zu deaktivieren. Weiterhin ist es bei Analogschaltungen, aber auch bei sehr kritisch dimensionierten Digitalschaltungen, notwendig, eine Eigenschaft der konfigurierbaren integrierten Schaltungen zu justieren. Dabei kann insbesondere eine Spannung, ein Strom oder eine Verstärkung auf einen von mehreren diskreten möglichen Werten eingestellt werden. Dies kann beispielsweise notwendig sein, um bestimmte Referenz-, Schwell- oder Betriebsspannungen anzupassen, so dass technologische Schwankungen die Funktion der integrierten Schaltung nicht beeinträchtigen. Ebenso kann es wünschenswert sein, einen Strom einzustellen, der beispielsweise einer Transistorstufe zugeführt wird. In ähnlicher Weise ist es möglich, beispielsweise eine Verstärkungskonstante eines Verstärkers einzustellen. Bei der Beeinflussung von analogen Größen wird von einer wertdiskreten Einstellung ausgegangen. Die diskreten Zustände des Zustandselements werden hierbei mit Hilfe eines Digital-nach-Analog-Wandlers auf einen analogen Wert abgebildet.

Weitgehende Flexibilität besteht darin, in welcher Form eine Information über den Zustand der Zustandselemente ausgegeben wird. Bei den anhand von 2 bis 4 beschriebenen Ausführungsbeispielen wird jeweils der Zustand selbst des Zustandelements nach außen ausgegeben. Es ist aber genauso gut möglich, chipintern eine andere Information aus den Zuständen der Zustandselemente abzuleiten und diese auszugeben. Hierbei ist insbesondere die Berechnung einer Prüfsumme aus den Zuständen der Zustandselemente vorteilhaft. Damit ist eine starke Verringerung der auszugebenden Datenmenge möglich, während gleichzeitig mit hoher Zuverlässigkeit festgestellt werden kann, ob sich der Zustand einer oder mehrerer Zustandselemente gegenüber einem Soll-Zustand verändert hat.

Die Speicherung einer Prüfsumme, die aus dem Soll-Zustand der Zustandselemente abgeleitet ist, lässt sich in vielerlei Weise technisch vorteilhaft nutzen. Bei einem erfindungsgemäßen Chip ist es vorteilhaft, eine erste Gruppe von Zustandselementen zur Speicherung einer Information über die Konfiguration der konfigurierbaren Schaltungsanordnung zu verwenden, und eine zweite Gruppe von Zustandselementen zur Speicherung einer Prüfsumme, die aus dem Sollstand der Zustandselemente der ersten Gruppe abgeleitet ist, zu verwenden. In der einfachsten Ausführungsform wird dann der Zustand der Zustandselemente der ersten Gruppe sowie der Zustand der Zustandselemente der zweiten Gruppe ausgelesen. Damit ist der Ist-Zustand der Chipkonfiguration sowie der Ist-Zustand der die Prüfsumme speichernden Zustandselemente von außen zugänglich. Hat sich der Ist-Zustand gegenüber dem Soll-Zustand verändert, so wird die ausgelesene Prüfsumme nicht mehr gleich einer Prüfsumme sein, die aus den Zuständen der die Konfiguration des Chips festlegenden Zustandselemente abgeleitet wird. Somit ist es möglich, eine Aussage darüber zu treffen, ob der Ist-Zustand der Zustandselemente von einem Soll-Zustand abweicht. Bei der Schaltungsanordnung gemäß dem anhand von 4 beschriebenen Ausführungsbeispiel erfolgt die Auswertung der Prüfsumme extern, das heißt außerhalb des Chips. Andererseits ist es auch möglich, aus den Ist-Zuständen der die Konfiguration des Chips beschreibenden Zustandselemente auf dem Chip eine Prüfsumme abzuleiten, und diese mit der auf dem Chip gespeicherten Prüfsumme zu vergleichen. Damit ist auf dem Chip eine Information verfügbar, ob sich der Zustand der Konfiguration gegenüber einem Soll-Zustand verändert hat. Diese Aussage kann entweder direkt von außen zugänglich gemacht werden, oder einem Eingang einer Selbsttesteinrichtung (BITE) zugeführt werden. Eine solche Anordnung bringt den großen Vorteil mit sich, dass eine Überprüfung, ob sich der Ist-Zustand der Konfiguration des Chips gegenüber dem Soll-Zustand verändert hat, nicht nur auf Seiten des Herstellers möglich ist, sondern zu jedem Zeitpunkt, das heißt, auch dann, wenn der Chip seine bestimmungsgemäße Funktion ausführt. Damit kann selbst beim Endanwender, der ein auf dem Chip basierendes Produkt verwendet, ein Selbsttest der Chipkonfiguration durchgeführt werden.

5 zeigt ein Flussdiagramm eines erfindungsgemäßen Verfahrens zum Festlegen einer Konfiguration eines Chips mit einer konfigurierbaren integrierten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Es wird dabei davon ausgegangen, dass ein Chip eine erste Gruppe von Zustandselementen aufweist, die mehrere mögliche Zustände aufweisen und deren aktueller Zustand mindestens einmal verändert werden kann. Die Zustandselemente der ersten Gruppe von Zustandselementen dienen zum Speichern einer Information über die Konfiguration der integrierten Schaltung. Weiterhin enthält der hier vorausgesetzte Chip mindestens ein Referenzzustandselement, das mehrere mögliche Zustände aufweist und dessen aktueller Zustand mindestens einmal verändert werden kann. Das Referenzzustandselement dient zum Speichern einer Referenzprüfsumme. Die konfigurierbare integrierte Schaltungsanordnung, die in dem Chip enthalten ist, wird durch eine Konfigurationseinrichtung abhängig von dem aktuellen Zustand der Zustandselemente der ersten Gruppe von Zustandselementen konfiguriert. Weiterhin umfasst der hier vorausgesetzte Chip eine Einrichtung, die es ermöglicht, eine Information, die von dem aktuellen Zustand der Zustandselemente der ersten Gruppe von Zustandselementen abhängt, sowie die Referenzprüfsumme auszulesen. Ein geeigneter Chip wurde in seiner Gesamtheit anhand von 1 beschrieben. Weitere Details wurden anhand von 4 näher erläutert.

Das Festlegen einer Konfiguration des Chips erfolgt dabei in mehreren Schritten. Als erstes werden die Zustände der ersten Gruppe von Zustandselementen aufgrund der erforderlichen Konfiguration der integrierten Schaltungsanordnung eingestellt.

Daraufhin wird basierend auf den Soll-Zuständen der ersten Gruppe von Zustandselementen eine Referenzprüfsumme gebildet. Diese wird in den Chip durch Einstellen des Zustands des Referenzzustandselements bzw. der Referenzzustandselemente eingespeichert. Daraufhin werden die Zustände aller Zustandselemente aus dem Chip ausgelesen. Somit ist der tatsächliche Zustand der Zustandselemente auf dem Chip, der auch als Ist-Zustand bezeichnet wird, bekannt. Er wird dann mit dem erforderlichen und vorher bestimmten Soll-Zustand verglichen. Abhängig von dem Ergebnis dieses Vergleichs wird eine Aussage darüber getroffen, ob der Zustand aller Zustandselemente auf dem Chip korrekt eingestellt ist.

Die Durchführung eines solchen Verfahrens bringt mehrere Vorteile gegenüber herkömmlichen Verfahren mit sich. Insbesondere ermöglicht es das Verfahren, auf dem Chip eine Referenzprüfsumme einzuspeichern. Anhand der Referenzprüfsumme kann zu einem späteren Zeitpunkt ohne Kenntnis des Soll-Zustands der Zustandselemente festgestellt werden, ob der Ist-Zustand der Zustandselemente von dem Soll-Zustand abweicht. Dies ermöglicht eine gegenüber herkömmlichen Verfahren wesentlich vereinfachte Überprüfung des Chips zu einem späteren Zeitpunkt, da der Soll-Zustand herkömmlicherweise nicht festgehalten und durch ein aufwendiges Verfahren aus hardwaremäßigen Veränderungen des Chips abgeleitet werden muss. Weiterhin erlaubt es das erfindungsgemäße Verfahren, zu überprüfen, ob die Konfigurationsinformation korrekt in dem Chip eingespeichert worden ist. Dies ist sehr vorteilhaft, da es auch beim Einspeichern der Konfiguration zu Fehlern kommen kann, die sofort erkannt werden sollen.

Das beschriebene Verfahren kann in verschiedener Weise verändert werden. Insbesondere ist es nicht notwendig, die Ist-Zustände der Zustandselemente direkt im Anschluss an die Programmierung auszulesen und mit dem Soll-Zustand zu vergleichen. Dies kann unterbleiben, falls das Verfahren zum Programmieren der Zustände der Zustandselemente sehr zuverlässig ist und durch die Prüfsumme lediglich eine Veränderung der Zustände nach einer längeren Betriebszeit erkannt werden soll. Weiterhin ist es nicht zwingend erforderlich, eine Referenzprüfsumme einzuspeichern. Dies ist insbesondere dann nicht möglich, wenn nicht genügend Zustandselemente zur Verfügung stehen, die eine Information über eine Referenzprüfsumme aufnehmen können, das heißt, wenn alle Zustandselemente für die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung verwendet werden.

Weiterhin ist es möglich, die Abfolge der Schritte zu vertauschen. Insbesondere ist es denkbar, direkt nach dem Einstellen des Zustands eines Zustandselements die Korrektheit des eingestellten Zustands zu überprüfen. Ob eine solche Maßnahme sinnvoll ist, hängt im Wesentlichen von der Struktur und Konfiguration der Ausleseeinrichtung ab.

Im übrigen ist es denkbar, schon während des Einstellens des Zustands eines Zustandselements den Zustand regelmäßig auszulesen. Ein solches Vorgehen ermöglicht es z. B., die Zeit, die zum Einstellen des Zustands eines Zustandselements aufgewendet wird, zu minimieren. So ist es möglich, an das Zustandselement so lange eine Programmierspannung oder eine andere zur Einstellung des Zustands geeignete Einwirkung anzulegen, bis dieses den gewünschten Soll-Zustand aufweist. Nach dem Ablauf einer bestimmten zusätzlichen Zeitdauer, die sicherstellt, dass das Zustandselement zuverlässig den erforderlichen Zustand angenommen hat, kann die Programmierspannung dann von dem Zustandselement abgetrennt werden. Ähnliche Verfahren, bei denen die Programmierzeit in Abhängigkeit von einem aus dem zu programmierenden Element ausgelesenen Ist-Zustand abgeleitet wird, sind z. B. von der Programmierung von EPROMs bekannt.

6 zeigt ein Flussdiagramm eines erfindungsgemäßen Verfahrens zum Überprüfen einer Konfiguration eines Chips mit einer konfigurierbaren integrierten Schaltungsanordnung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Voraussetzungen an den Chip sind hierbei die gleichen wie bei der Durchführung des anhand von 5 beschriebenen Verfahrens. Bei der Durchführung des Verfahrens wird zuerst eine Information, die von dem aktuellen Zustand der Zustandselemente der ersten Gruppe von Zustandselementen abhängt, ausgelesen. Diese Zustandselemente legen die Konfiguration der konfigurierbaren integrierten Schaltungsanordnung, die in dem Chip enthalten ist, fest. Anschließend wird die Referenzprüfsumme, die in einem oder mehreren Referenzzustandselementen in dem Chip gespeichert ist, ausgelesen. Anschließend wird aus der aus dem Chip ausgelesenen Information, die von dem aktuellen Zustand der Zustandselemente der ersten Gruppe von Zustandselementen abhängt, eine Prüfsumme gebildet. Diese wird mit der aus dem Chip ausgelesenen Referenzprüfsumme verglichen. Sind die Zustände aller Zustandselemente auf dem Chip gegenüber einem Soll-Zustand unverändert, so stimmen die Prüfsumme und die Referenzprüfsumme überein. Somit kann aufgrund des Vergleichs der Prüfsummen eine Aussage darüber getroffen werden, ob der Zustand der auf dem Chip vorhandenen Zustandselemente einem Soll-Zustand entspricht.

Damit ermöglicht es das beschriebene Verfahren, ohne Kenntnis des Sollzustands der Zustandselemente auf dem Chip unter Verwendung der auf dem Chip gespeicherten Referenzprüfsumme einen nachträgliche Veränderung des Zustands der Zustandselemente zu erkennen. Eine solche Zustandsveränderung verändert die Konfiguration des Chips und führt im Regelfall zu einer Fehlfunktion des Chips. Somit schafft das erfindungsgemäße Verfahren ein mächtiges Hilfsmittel zur Fehlerdiagnose an Chips. Insbesondere ist es nicht mehr nötig, den Sollzustand der Zustandselemente des Chips entweder auf einem Datenträger zu speichern und bereitzuhalten oder aus physikalischen Veränderungen an dem Chip in einem aufwendigen Verfahren zu bestimmen.

Die vorliegende Erfindung schafft somit einen Chip, bei dem die Information über die Konfiguration einer konfigurierbaren integrierten Schaltungsanordnung auslesbar ist. Der technische Aufwand ist dabei gering. Dennoch bietet der erfindungsgemäße Chip insbesondere für den Chip-Hersteller eine Vielzahl von Vorteilen. Die Diagnose von Konfigurationsfehlern wird wesentlich erleichtert und das Einspeichern der Konfiguration kann beschleunigt werden. Schließlich kann durch Einführen einer Referenzprüfsumme eine Überprüfung des Chips zu jedem beliebigen Zeitpunkt ohne Vorliegen irgendeiner Information über den Chip durchgeführt werden. Bei geeigneter Auslegung ist sogar eine Selbsttesteinrichtung realisierbar, die während eines laufenden Betriebs bei einem Endverbraucher eine unzulässige Änderung der Chipkonfiguration detektieren kann. Weiterhin wurden mehrere erfindungsgemäße Verfahren vorgestellt, die den Betrieb eines erfindungsgemäßen Chips ermöglichen.