PatentDe  


Dokumentenidentifikation DE10013935B4 13.04.2006
Titel Vorrichtung zum Erzeugen eines auf einen Referenztakt synchronisierten Taktsignals
Anmelder Micronas GmbH, 79108 Freiburg, DE
Erfinder Beintken, Hartmut, 81541 München, DE;
Schöne, Andreas, 81673 München, DE;
Hahn, Marko, 15370 Petershagen, DE;
Schu, Markus, 85435 Erding, DE;
Scheffler, Günter, 80939 München, DE;
Wendel, Dirk, 82008 Unterhaching, DE;
Englert, Ulrich, 81549 München, DE;
Gerstenberg, Berhard, 81825 München, DE;
Schreck, Andrea, 81669 München, DE
Vertreter Westphal, Mussgnug & Partner, 80336 München
DE-Anmeldedatum 21.03.2000
DE-Aktenzeichen 10013935
Offenlegungstag 04.10.2001
Veröffentlichungstag der Patenterteilung 13.04.2006
Veröffentlichungstag im Patentblatt 13.04.2006
IPC-Hauptklasse H03K 5/05(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H04N 9/64(2006.01)A, L, I, 20051017, B, H, DE   H04L 7/06(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Vorrichtung zum Erzeugen eines Taktsignals, welches auf einen Referenztakt synchronisiert ist.

Bei einem digitalen Fernsehgerät ist es beispielsweise erforderlich, den Systemtakt, mit dem der Decoder des Fernsehgeräts betrieben wird, auf den Sender des jeweils empfangenen Fernsehsignals zu synchronisieren. Auch für andere Anwendungen der Videoverarbeitung ist die Erzeugung eines auf einen Referenztakt synchronisierten Taktsignals erforderlich. So wird für die meisten integrierten Schaltungen zur Videoverarbeitung ein sogenannter zeilen- oder farbträgerverkoppelter Takt benötigt, wobei als Referenz für die Takterzeugung entweder die horizontalen Synchronisationsimpulse oder der Colourburst des entsprechenden Videosignals benutzt werden können.

Zur Erzeugung des auf einen Referenztakt synchronisierten Taktsignals wird in der Regel ein Phasenregelkreis ('Phase Locked Loop') verwendet, bei dem ein analoger Phasendetektor die Phasenabweichung zwischen der von einem spannungsgesteuerten Oszillator ('Voltage Controlled Oscillator', VCO) augenblicklich erzeugten Taktfrequenz und der dem Phasenregelkreis zugeführten Referenztaktfrequenz erfaßt und in ein Stellsignal für den spannungsgesteuerten Oszillator umsetzt. Von dem spannungsgesteuerten Oszillator wird ein Ausgangssignal mit einer dem Stellsignal entsprechenden Taktfrequenz generiert, so daß im eingeregelten Zustand die von dem spannungsgesteuerten Oscillator erzeugte Taktfrequenz auf die Referenztaktfrequenz abgestimmt bzw. synchronisiert ist.

Derartige herkömmliche Phasenregelkreise weisen jedoch analoge Baugruppen auf, deren Funktionen nur schwer testbar sind. Zudem sind diese analogen Baugruppen stets technologieabhängig.

Ein Phasenregelkreis mit einem digitalen Oszillator und einem Phasendetektor, der sowohl analoge als auch digitale Komponenten umfasst, ist beispielsweise in der DE 690 13 382 T2 beschrieben.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine Vorrichtung zum Erzeugen eines auf einen Referenztakt synchronisierten Taktsignals vorzuschlagen, bei dem die zuvor beschriebenen Probleme gelöst sind.

Diese Aufgabe wird erfindungsgemäß durch eine Vorrichtung mit den Merkmalen des Anspruches 1 gelöst. Die Unteransprüche definieren jeweils vorteilhafte und bevorzugte Ausführungsformen der vorliegenden Erfindung.

Die erfindungsgemäße Vorrichtung ist in Form eines vollständig digital aufgebauten Phasenregelkreises ausgestaltet. Zur Erzeugung des auf den Referenztakt synchronisierten Taktsignals wird eine digital gesteuerte bzw. vollkommen digital ausgestaltete Oszillatoreinrichtung ('Digital Timing Oscillator', DTO) verwendet. Eine digitale Steuereinrichtung, deren Funktion insbesondere in Form von entsprechender Software implementiert sein kann, vergleicht einen dem Referenztakt entsprechenden Zeitreferenzwert mit einem der von der digitalen Oszillatoreinrichtung augenblicklich erzeugten Taktfrequenz entsprechenden Zeitreferenzwert, um die somit ermittelte Phasenabweichung in einen entsprechenden, vorzugsweise inkrementellen, digitalen Stellwert für die digitale Oszillatoreinrichtung umzusetzen.

Die erfindungsgemäße Vorrichtung verwendet ausschließlich digitale Implementierungen, wobei insbesondere der herkömmliche analoge spannungsgesteuerte Oszillator durch einen vollständig digitalen Oszillator ersetzt ist. Es entfallen bei der vorliegenden Erfindung daher analoge Komponenten oder Baugruppen, so daß die mit dem eingangs beschriebenen Stand der Technik verbundenen Probleme nicht auftreten.

Die vorliegende Erfindung läßt sich vorzugsweise zur Erzeugung eines auf einen Sender eines Videosignals synchronisierten Systemtakts für einen Videosignal-Decoder oder zur Erzeugung eines mit einem Videosignal verkoppelten Taktsignals aus einem hochfrequenten freilaufenden, d.h. nicht-verkoppelten, Takt auf dem Gebiet der digitalen Fernsehtechnik verwenden. Die vorliegende Erfindung ist jedoch nicht auf diese bevorzugten Anwendungsbereiche beschränkt, sondern kann allgemein überall dort eingesetzt werden, wo ein auf einen Referenztakt synchronisiertes Taktsignal erzeugt werden soll.

Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele näher erläutert.

1 zeigt ein vereinfachtes Blockschaltbild einer erfindungsgemäßen Vorrichtung gemäß einem ersten Ausführungsbeispiel, und

2 zeigt die Anwendung einer erfindungsgemäßen Vorrichtung zur Erzeugung eines mit einem Videosignal verkoppelten Taktsignals aus einem hochfrequenten freilaufenden Takt.

Im Umfeld eines digitalen Fernsehempfängers ist es erforderlich, den Systemtakt des zur Decodierung des empfangenen Fernsehsignals im Fernsehempfänger vorgesehenen Decoders auf den Sender zu synchronisieren. Dazu werden in dem digitalen Eingangssignal des Fernsehempfängers sogenannte PCR-Werte mitgeliefert, die als Zeitreferenz des jeweiligen Senders angesehen werden können.

Diese digitalen PCR-Werte werden bei der in 1 gezeigten Vorrichtung zur Erzeugung eines auf den Sender synchronisierten Taktsignals ausgewertet.

Zu diesem Zweck umfaßt die in Form einer digitalen Phasenregelschleife 6 ausgestaltete Vorrichtung eine digitale Steuerung 3, welche die Funktion eines digitalen Phasendetektors wahrnimmt und den jeweils anliegenden digitalen PCR-Wert mit einem internen Zeitreferenzwert des Decoders vergleicht. Dieser sogenannte STC-Wert wird von einer als Zähler ausgestalteten Einrichtung 5 in Abhängigkeit von der jeweils augenblicklichen Ausgangsfrequenz fT eines digital gesteuerten oder voll digital ausgestalteten Oszillators ('Digital Timing Oscillator') 4 erzeugt.

Die auf diese Weise festgestellte Abweichung zwischen dem jeweils anliegenden PCR-Wert und dem augenblicklichen STC-Wert ist ein direktes Maß für den Phasenfehler zwischen der dem PCR-Wert entsprechenden Referenztaktfrequenz des Senders und der von dem digitalen Oszillator 4 augenblicklich erzeugten Taktfrequenz fT. Die digitale Steuerung 3 umfaßt neben der Funktion eines digitalen Phasendetektors auch die Funktion eines digitalen Schleifenfilters, wodurch der festgestellte digitale Phasenfehler weiterverarbeitet und in einen digitalen Stellwert INCR für den digital gesteuerten Oscillator 4 umgesetzt wird.

Der digitale Stellwert INCR wird insbesondere in Form eines inkrementellen Stellwerts erzeugt, wobei abhängig von dem digitalen Phasenfehler die Ausgangsfrequenz fT des digital gesteuerten Oszillators 4 in diskreten ±-Schritten verstellt wird.

Der digitale Oszillator 4, der in Form eines rückgekoppelten Addierers ausgestaltet sein kann, wird mit einem hochfrequenten freilaufenden Takt f0 von beispielsweise 567 MHz, 648 MHz oder 729 MHz betrieben und erzeugt abhängig von dem jeweils verwendeten Wert für f0 im eingeregelten Zustand (d.h. bei minimiertem oder im Idealfall eliminiertem Phasenfehler) eine leicht veränderte Ausgangstaktfrequenz fT zwischen 108 MHz und maximal 113,4 MHz, 129,6 MHz bzw. 121,5 MHz, die als Systemfrequenz für den Empfängerdecoder und – wie bereits beschrieben worden ist – auch als Grundlage für die Erzeugung des internen digitalen Zeitreferenzwerts STC durch den Zähler 5 dient.

Bei dem in 1 gezeigten Ausführungsbeispiel wird der in dem Empfangssignal enthaltene digitale PCR-Wert nicht direkt der digitalen Steuerung 3, deren Funktionen insbesondere durch Software implementiert sein können, zugeführt, sondern über einen PCR-Filter 1, der vorzugsweise hardwaremäßig ausgestaltet ist und eine Vorfilterung vornimmt, sowie über eine Unterabtaststufe 2, die eine Unterabtastung mit einer Frequenz fs (beispielsweise im Bereich 0,5 Hz ... 1 Hz) durchführt.

In 2 ist ein weiteres Anwendungsbeispiel der vorliegenden Erfindung dargestellt. Bei integrierten Schaltungen zur Videoverarbeitung, wie sie beispielsweise in digitalen Fernsehgeräten eingesetzt werden, ist es oft erforderlich, die internen Takte mit dem empfangenen analogen Videosignal (FBAS-Signal) zu verkoppeln, wobei prinzipiell zwei verschiedene Verkoppelungen, nämlich eine Zeilenverkopplung oder eine Farbträgerverkopplung, möglich sind. Im ersten Fall werden als Referenz für die Takterzeugung die horizontalen Syncimpulse des Videosignals verwendet, während im zweiten Fall der sogenannte Colourburst des Videosignals verwendet wird.

Das ankommende analoge Videosignal wird entweder mit dem verkoppelten oder einem freilaufenden Takt analog/digitalgewandelt. Wurde für die Analog/Digital-Umsetzung ein freilaufender Takt verwendet, muß das digitalisierte Videosignal nach der Analog/Digital-Umsetzung in das verkoppelte Taktsystem interpoliert werden. Dies ist mit der erfindungsgemäßen Vorrichtung leicht möglich, da (wie nachfolgend noch näher erläutert wird) der freilaufende Takt und der verkoppelte Takt aus ein und demselben hochfrequenten Takt abgeleitet werden können und somit die exakte Phasenbeziehung zwischen dem freilaufenden Takt und dem verkoppelten Takt ständig bekannt ist.

Bei dem in 2 gezeigten Fall wird das analoge FBAS-Signal von einem Analog/Digital-Wandler 7 mit einem freilaufenden Takt fT2 abgetastet und in ein entsprechendes digitales FBAS-Signal umgesetzt. Diese Abtastung wird für den folgenden digitalen Farbdecoder benötigt.

Im vorliegenden Fall beträgt der freilaufende Takt fT2 = 20,25 MHz und wird aus einem ebenfalls freilaufenden hochfrequenten und quarzverkoppelten Takt f0 = 648 MHz durch Teilung gewonnen. Zu diesem Zweck ist ein Teiler 15 vorgesehen, der lediglich die Zustandswechsel des höchstwertigen Bits ('Most Significant Bit', MSB), d.h. des Bits Nr. 4, der von einem mit dem hochfrequenten Takt f0 betriebenen 5 Bit-Zähler 13 erzeugten und dem jeweiligen Zählerstand entsprechenden Datenwörter überwacht und über ein ebenfalls mit f0 betriebenes Register 16 als Takt fT2 ausgibt. Auf diese Weise wird das freilaufende Taktsignal fT2 = f0/32 = 20,25 MHz erzeugt.

In einem digitalen 100 Hz-Fernsehgerät soll das Bild nach einer entsprechenden 100 Hz-Umsetzung am Ausgang mit 36 MHz zeilenverkoppelt angezeigt werden. Zur Erzeugung dieses zeilenverkoppelten Takts kann der erfindungsgemäße digitale Phasenregelkreis 6 mit dem digital gesteuerten Oszillator in Kombination mit einem Interpolator 12 verwendet werden. Der Einfachheit halber ist in 2 der gesamte digitale Phasenregelkreis 6 lediglich in Form einer einzigen Schaltungskomponente dargestellt.

Die digitale Steuereinrichtung 3 mit dem digitalen Phasendetektor und dem digitalen Schleifenfilter des digitalen Phasenregelkreises (vgl. 1) wird mit dem verkoppelten Takt fT1 betrieben und bestimmt die Phasenabweichung zwischen den in dem FBAS-Signal enthaltenen horizontalen Syncimpulsen und den augenblicklich von dem digitalen Oszillator 4 (vgl. 1) erzeugten Taktimpulsen, die als das verkoppelte Taktsignal fT1 ausgegeben werden.

Die Frequenz der von dem digitalen Oszillator 4 augenblicklich erzeugten Taktimpulse werden analog zu 1 von einem ebenfalls mit dem verkoppelten Takt fT1 betriebenen Zähler 5 in ein entsprechendes digitales STC-Wort umgesetzt und der digitalen Steuereinrichtung 3 zugeführt. Die Phasenabweichung wird von der digitalen Steuereinrichtung 3 in einen inkrementellen Stellwert INCR für den mit dem hochfrequenten Takt f0 betriebenen digitalen Oszillator 4 umgesetzt, so daß im eingeregelten Zustand von dem digitalen Oszillator 4 eine an die Horizontalfrequenz des FBAS-Signal angepaßte und damit verkoppelte Ausgangsfrequenz fT1 erzeugt wird. Das in 1 gezeigte Filter 1 des digitalen Phasenregelkreises 6 wird bei dem in 2 gezeigten Anwendungsfall mit dem freilaufenden Takt fT2 betrieben.

Der Zählerstand des 5 Bit-Zählers 13 gibt die augenblickliche Phase des freilaufenden Takts fT2 (20,25 MHz) mit einer Phasenauflösung < 3 ns wieder. Wird der augenblickliche Zählerstand des Zählers 13 mit jeder aktiven Taktflanke des verkoppelten Takts fT1 (36 MHz) in einem Register 14 abgespeichert, kann dieser gespeicherte Wert direkt zur Umrechnung der 20,25MHz-Abtastwerte in entsprechende 36 MHz-Abtastwerte benutzt werden, da der in dem Register 14 jeweils gespeicherte Wert ein Maß für die Phasenabweichung zwischen dem verkoppelten Taktsignal fT1 (36 MHz) und dem freilaufenden Taktsignal fT2 (20,25 MHz) ist.

Zu diesem Zweck ist der bereits erwähnte und mit dem verkoppelten Takt fT1 betriebene Interpolator 12 vorgesehen, dem jeweils der in dem Register 14 gespeicherte Zählerstand zugeführt wird. Bei dem dargestellten Ausführungsbeispiel führt der Interpolator 12 eine lineare Interpolation durch, die für den betrachteten Fall der Syncerkennung ausreichend ist. Für die lineare Interpolation genügt die Erfassung von zwei Abtastwerten des von dem Analog/Digital-Wandler 7 mit der freilaufenden Taktfrequenz fT2 = 20,25 MHz bereitgestellten digitalen FBAS-Signals. Daher sind dem Analog/Digital-Wandler 7 zwei mit dem freilaufenden Takt fT2 betriebene Register 8 und 9 nachgeschaltet, in denen zwei aufeinanderfolgende Abtastwerte des digitalen FBAS-Signals gespeichert werden. Um diese Abtastwerte dem Interpolator 12 zur Verfügung zu stellen, müssen die Abtastwerte gleichzeitig mit dem in dem Register 14 zu speichernden Phasenwert gespeichert werden. Diese Aufgabe übernehmen zwei mit dem verkoppelten Takt fT1 betriebene Register 10 und 11, in denen somit jeweils ein Abtastwert aus dem 20,25 MHz-System synchron zu dem Register 14 abgespeichert wird.

Soll mit Hilfe des Interpolators 12 nicht nur eine lineare, sondern eine höherwertigere Interpolation durchgeführt werden, die mehr als zwei Abastwerte des digitalen FBAS-Signals voraussetzt, muß die Anzahl der mit dem freilaufenden Takt fT2 betriebenen Register sowie die Anzahl der mit dem verkoppelten Takt fT1 betriebenen Register entsprechend erhöht werden.


Anspruch[de]
  1. Vorrichtung zum Erzeugen eines auf einen Referenztakt synchronisierten Taktsignals,

    – mit einer digital ausgestalteten, ausschließlich digitale Komponenten oder Baugruppen umfassenden, Oszillatoreinrichtung (4) zum Erzeugen eines Taktsignals mit einer bestimmten Taktfrequenz (fT), und

    – mit einer ausschließlich digitale Komponenten und Baugruppen umfassenden digitalen Steuereinrichtung (3), die einen dem Referenztakt entsprechenden ersten digitalen Zeitreferenzwert (PCR) und einen der von der digitalen Oszillatoreinrichtung (4) augenblicklich erzeugten Taktfrequenz (fT) entsprechenden zweiten digitalen Zeitreferenzwert (STC) empfängt und derart ausgestaltet ist, daß sie den ersten digitalen Zeitreferenzwert (PCR) mit dem zweiten digitalen Zeitreferenzwert (STC) vergleicht und abhängig von der Abweichung zwischen den beiden digitalen Zeitreferenzwerten einen digitalen Stellwert (INCR) für die digitale Oszillatoreinrichtung (4) erzeugt,

    wobei die digitale Oszillatoreinrichtung (4) abhängig von dem ihr zugeführten digitalen Stellwert (INCR) die Taktfrequenz (fT) des Taktsignals einstellt.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine digitale Zeitreferenzwert-Erzeugungseinrichtung (5) zum Erzeugen des zweiten digitalen Zeitreferenzwerts (STC) in Abhängigkeit von der augenblicklich von der digitalen Oszillatoreinrichtung (4) erzeugten Taktfrequenz (fT) vorgesehen ist.
  3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die digitale Zeitreferenzwert-Erzeugungseinrichtung (5) in Form eines Zählers ausgestaltet ist, welcher den zweiten digitalen Zeitreferenzwert (STC) in Abhängigkeit von der augenblicklich von der digitalen Oszillatoreinrichtung (4) erzeugten Taktfrequenz (fT) erzeugt.
  4. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die digitale Steuereinrichtung (3) die Funktion eines digitalen Phasendetektors zum Vergleichen des ersten und zweiten digitalen Zeitreferenzwerts (PCR, STC) und die Funktion eines digitalen Filters umfaßt.
  5. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Funktionen der digitale Steuereinrichtung (3) durch Software implementiert sind.
  6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die digitale Oszillatoreinrichtung (4) die Taktfrequenz (fT) des Taktsignals in Abhängigkeit von dem ihr zugeführten digitalen Stellwert (INCR) aus einem hochfrequenten Takt (f0) gewinnt.
  7. Verwendung einer Vorrichtung nach einem der vorhergehenden Ansprüche zum Erzeugen eines auf einen Sender eines Videosignals synchronisierten Systemtakts eines Videosignal-Decoders,

    dadurch gekennzeichnet,

    daß der erste digitale Zeitreferenzwert (PCR) eine in einem entsprechenden Videosignal enthaltene Zeitreferenz des Senders des Videosignals darstellt, und

    daß das von der digitalen Oszillatoreinrichtung (4) erzeugte Taktsignal (fT) als Systemtakt für den Videosignal-Decoder dient.
  8. Verwendung nach Anspruch 7, dadurch gekennzeichnet, daß der Videosignal-Decoder Bestandteil eines digitalen Fernsehgeräts ist.
  9. Verwendung einer Vorrichtung nach einem der Ansprüche 1-6 zum Erzeugen eines mit einem Videosignal verkoppelten Taktsignals,

    dadurch gekennzeichnet,

    daß das analoge Videosignal (FBAS) mit einem nicht mit dem Videosignal verkoppelten Takt (fT2) analog/digital-gewandelt wird,

    daß die daraus resultierenden digitalen Abtastwerte des Videosignals (FBAS) über einen Interpolator (12) der digitalen Steuereinrichtung (3) der Vorrichtung (6) als erste digitale Zeitreferenzwerte zugeführt werden, und

    daß das von der digitalen Oszillatoreinrichtung (4) daraufhin erzeugte Taktsignal (fT1) als das mit dem Videosignal (FBAS) verkoppelte Taktsignal ausgegeben wird.
Es folgt ein Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com