PatentDe  


Dokumentenidentifikation DE102004022327B4 27.04.2006
Titel Integrierter Halbleiterspeicher
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Auge, Jürgen, Dr., 82008 Unterhaching, DE;
Pröll, Manfred, 84405 Dorfen, DE;
Schroeppel, Frank, 82024 Taufkirchen, DE;
Kliewer, Jörg, Dr., 81737 München, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 06.05.2004
DE-Aktenzeichen 102004022327
Offenlegungstag 01.12.2005
Veröffentlichungstag der Patenterteilung 27.04.2006
Veröffentlichungstag im Patentblatt 27.04.2006
IPC-Hauptklasse G11C 29/00(2006.01)A, F, I, 20060125, B, H, DE

Beschreibung[de]

Die Erfindung betrifft einen integrierten Halbleiterspeicher, bei dem während eines Tests des integrierten Halbleiterspeichers die Anzahl der fehlerhaften Speicherzellen erfassbar ist.

Integrierte Halbleiterspeicher, beispielsweise DRAM (= Dynamic random access memory) – Halbleiterspeicher, durchlaufen während ihrer Herstellung etliche Tests auf unterschiedlichen Ebenen, bevor sie an einen Kunden ausgeliefert werden. Im Allgemeinen werden integrierte Halbleiterspeicher bereits während ihrer Herstellung auf Scheibenebene (Waferebene) getestet, indem Kontaktspitzen eines Testers an speziell dafür vorgesehenen Orten im Schaltungslayout platziert werden, um wichtige Designparameter zu messen. Wenn ein Speicherbaustein im Frontend einer Herstellungslinie die Funktionsprüfung auf Waferebene erfolgreich bestanden hat, werden die einzelnen Speicherchips aus dem Wafer herausgesägt und die Chips in einem Gehäuse verschweißt. Der fertig gehäuste Speicherbaustein wird anschließend auf Komponenten- bzw. Modulebene einem erneuten Funktionstest unterzogen. Beim Test auf Komponentenebene werden die Speicherchips einzeln getestet, wo hingegen beim Moduletest die Funktionsweise der Speicherchips in einer möglichen Applikation getestet wird.

Die Tests auf Komponenten- und Modulebene umfassen im allgemeinen mehrere Testschritte, die typischerweise bei unterschiedlichen Temperaturen auf einer begrenzten Anzahl von Testsockeln durchgeführt werden. Auf Grund thermomechanischer Effekte sowie aus Sockel-Verschleißgründen kann es dabei zu Kontaktfehlern zwischen Sockel und Testkomponente kommen. Die Ausfallrate ist stark vom Sockeltyp und deren Wartung abhängig, liegt aber typischerweise im Prozentbereich. Um fehlerfreie Bauteile, die auf Grund von Kontaktfehlern einen Test nicht erfolgreich bestanden haben, nicht verwerfen zu müssen, wird bei integrierten Halbleiterspeichern im allgemeinen ein zweiter Test mit den gleichen Testbedingungen durchgeführt. Alle Halbleiterchips, die beim zweiten Testdurchlauf den Test bestehen, werden als fehlerfreie Bausteine eingestuft. Es wird in diesem Fall davon ausgegangen, dass beim ersten Testdurchlauf ein Kontaktfehler die Ursache für den Ausfall war.

Problematisch ist diese Vorgehensweise jedoch in Bezug auf marginale oder sporadisch ausfallende Speicherbausteine. Sporadisch ausfallende Bausteine sind instabile Ausfälle, bei denen die Spezifikation bei mehrmaliger Wiederholung eines Tests unvorhergesehen bei einem Testdurchlauf erfüllt und bei einem späteren erneuten Testdurchlauf mit den gleichen Testbedingungen nicht erfüllt sind. Solche instabilen Ausfälle beruhen beispielsweise auf Aufladungseffekten von Kontaktlöchern, die durch einen vorherigen Prozess, beispielsweise einen Ätzprozess, mit Schmutzresten behaftet sind. Bei marginal ausfallenden Bausteinen, sogenannten Grenzgängern, liegen die gemessenen Parameter an der Spezifikationsgrenze. Da die zu messenden Designparameter jedoch in aller Regel mit einem ausreichenden Testvorhalt gemessen werden, stellen solche Grenzgänger im Vergleich zu sporadischen Ausfallteilen ein geringeres Problem dar. Sporadisch ausfallende Bauteile hingegen müssen als potentielles Qualitätsrisiko angesehen werden.

Bei integrierten Halbleiterspeicherchips lassen sich bei einem Funktionstest Kontaktausfälle von marginalen bzw. sporadischen Ausfällen sehr gut anhand der Anzahl der ausgefallenen Speicherzellen eines Speicherbausteins unterscheiden. Es hat sich gezeigt, dass Kontaktausfälle, die beispielsweise durch einen schlechten Kontakt zwischen einem Dateneingangsanschluss, einer Kommandoleitung oder einer Adressleitung und einem Kontaktanschluss des Testsockels verursacht werden, zu einer sehr hohen Anzahl von Ausfallzellen innerhalb eines Speicherzellenfeldes eines Halbleiterspeichers führen. Bei marginal oder sporadisch ausfallenden Halbleiterspeichern beschränkt sich die Anzahl der fehlerhaften Speicherzellen eines Speicherzellenfeldes auf deutlich weniger Einzelzellen als dies bei Kontaktausfällen der Fall ist. Bei einem Halbleiterspeicher von beispielsweise einer Speicherkapazität von 512 MB liegt die Fehleranzahl aufgrund von marginal bzw. sporadisch ausfallenden Speicherzellen beispielsweise im Bereich von 1000 Einzelzellen pro Speicherbaustein. Es handelt sich dabei in der Regel um schwache Einzelzellen oder fehlerhafte Bit- oder Wortleitungen.

Um ein verbessertes Produktionstesten in Bezug auf Ausbeute und Qualität zu gewährleisten, sollten daher nur Speicherbausteine, bei denen die Anzahl der ausgefallenen Speicherzellen pro Test einen bestimmten Schwellwert überschreitet, zu einem Wiederholungstest zugelassen werden, da die mögliche Fehlerursache hier auf Grund der hohen Anzahl von fehlerhaften Speicherzellen beim ersten Testdurchlauf mit großer Wahrscheinlichkeit auf ein Kontaktproblem zwischen Messaufnahme und Testkomponente zurückzuführen ist. Eine solche Unterscheidung von echten und unechten Kontaktfehlern von Speicherbausteinen, die als Unterscheidungskriterium bei einem Test des integrierten Halbleiterspeichers die Anzahl der ausfallenden Speicherzellen verwendet, kann jedoch typischerweise beim Produktionstesten nicht durchgeführt werden. Dies liegt daran, dass vorhandene Testsysteme im allgemeinen nicht mit einer Zusatzausrüstung ausgestattet sind, die ein Zählen der Fehler während einem Funktionstest erlauben würde. Andererseits arbeiten die Testsysteme im Vergleich zu den immer schneller werdenden Speicherbausteinen zu langsam, um fehlerhafte Einzelspeicherzellen bzw. die Anzahl der aufgetretenen Fehler zu erfassen.

Die Aufgabe der vorliegenden Erfindung ist es, einen integrierten Halbleiterspeicher anzugeben, bei dem am Ende eines Tests im Falle eines Ausfalls des integrierten Halbleiterspeichers auf die mögliche Ausfallursache geschlossen werden kann. Eine weitere Aufgabe ist es, ein Verfahren anzugeben, mit dessen Hilfe am Ende eines Tests auf eine mögliche Ausfallursache zurück geschlossen werden kann.

Die Druckschrift US 6,684,353 B1 betrifft ein Verfahren zum ' Testen eines Halbleiterspeichers sowie eine Überwachungseinrichtung, mit der sich ein Speicherzellenfeld testen lässt. Die Überwachungseinheit umfasst einen ECC (error checking and correction)-Schaltkreis, einen Zähler und optional verschiedene Register. Der ECC-Schaltkreis untersucht Speicherzellen eines Speicherzellenfeldes auf Fehler und kann die entdeckten Fehler optional reparieren. Der Zähler zählt die von dem ECC-Schaltkreis detektierten Fehler. Die Anzahl der Fehler wird in einem der verschiedenen Register abgespeichert. Der Zähler vergleicht dabei die Anzahl der aufgetretenen Fehler mit einem Schwellwert in einem der Register. Beim Überschreiten eines bestimmten Schwellwertes wird der Test abgebrochen. Alternativ dazu kann der Testablauf unterbrochen werden durch Anlegen eines externen Interrupt-Signals.

Die Druckschrift DE 199 17 588 A1 betrifft eine Halbleiterspeicheranordnung mit einem über Wortleitungen und Bitleitungen angesteuerten Speicherzellenfeld aus einer Vielzahl von Speicherzellen mit redundanten Speicherzellen, die bei einem Ausfall von Speicherzellen des Speicherzellenfeldes diese als Spare-Speicherzellen ersetzen, wobei die Speicherzellen des Speicherzellenfeldes und die Spare-Speicherzellen auf einem Halbleiterchip vorgesehen sind. Im Halbleiterchip ist des Weiteren eines BIST-Recheneinheit vorgesehen, die den ausgefallenen Speicherzellen Spare-Speicherzellen zuordnet. Für diese Zuordnung wird ein besonderer Algorithmus herangezogen, bei dem beispielsweise für jede Adresse die Anzahl der ausgefallenen Speicherzellen als ein Hit-Wert gespeichert wird. Erreicht dieser Hit-Wert eine bestimmte Grenze, dann wird die gesamte, zu dieser Adresse gehörende Wortleitung bzw. Bitleitung ersetzt. Einzelfehler können ansonsten wahlweise durch eine Wortleitung oder eine Bitleitung ersetzt werden. Die Adressinformation für ausgefallene Speicherzellen wird somit nicht in einem externen Speicher, sondern auf dem Halbleiterchip selbst in Registern abgelegt. Die Halbleiterspeicheranordnung benötigt somit keinen externen Rechner und kommt mit einer handhabbaren Anzahl von Registereinträgen aus, sodass nur wenig Chipfläche zu deren Realisierung erforderlich ist.

Die Aufgabe in Bezug auf den integrierten Halbleiterspeicher wird gelöst durch einen integrierten Halbleiterspeicher mit einem Ausgangsanschluss, mit einem Speicherzellenfeld mit mindestens einer Speicherzelle zur Speicherung eines Datenwertes, mit einer Auswerteschaltung mit einem Zähler, mit einer Programmierschaltung zur Erzeugung eines Programmiersignals und mit einem Programmierelement mit einem ersten und einem zweiten Programmierzustand. Die Auswerteschaltung ist dabei derart ausgebildet, dass sie einen Zählerstand des Zählers verändert, wenn der in der Speicherzelle abgespeicherte Datenwert von einem Sollwert des in der Speicherzelle abgespeicherten Datenwertes abweicht. Sie erzeugt ausgangsseitig ein Zählerstandssignal, das eine kodierte Information über den Zählerstand des Zählers enthält. Die Auswerteschaltung führt der Programmierschaltung eingangsseitig das Zählerstandssignal zu. Die Programmierschaltung ist derart ausgebildet, dass sie ausgangsseitig das Programmiersignal erzeugt, wenn der Zählerstand des Zählers einen Schwellwert überschreitet. Die Programmierschaltung ist ausgangsseitig mit einem Eingangsanschluss des Programmierelementes verbunden. Das Programmierelement ist derart ausgebildet, dass es einen Zustandswechsel von dem ersten in den zweiten Programmierzustand vollzieht, wenn ihm eingangsseitig das Programmiersignal zugeführt wird. Der Programmierzustand des Programmierelementes ist über den Ausgangsanschluss auslesbar.

In einer Weiterbildung umfasst der integrierte Halbleiterspeicher eine Steuerschaltung. Die Speicherzelle des Speicherzellenfeldes ist über eine Adresse adressierbar. Die Steuerschaltung ist derart ausgebildet, dass sie ausgangsseitig ein erstes Steuersignal erzeugt, mit dem der Datenwert der zu der Adresse zugehörigen Speicherzelle auslesbar ist.

Nach einem weiteren Merkmal des erfindungsgemäßen integrierten Halbleiterspeichers umfasst die Auswerteschaltung einen ersten Eingangsanschluss, eine erste Speicherkomponente und eine zweite Speicherkomponente. Die erste Speicherkomponente ist derart ausgebildet, dass der Datenwert der Speicherzelle in der ersten Speicherkomponente speicherbar ist. Die zweite Speicherkomponente ist derart ausgebildet, dass der Sollwert des in der Speicherzelle gespeicherten Datenwertes in der zweiten Speicherkomponente gespeichert ist. Die erste Speicherkomponente ist mit dem ersten Eingangsanschluss der Auswerteschaltung verbunden, so dass der Datenwert der Speicherzelle des Speicherzellenfeldes der ersten Speicherkomponente über den ersten Eingangsanschluss der Auswerteschaltung zuführbar ist.

In einer möglichen Ausführungsform ist die erste Speicherkomponente als ein erstes Speicherregister ausgebildet.

In einer anderen Ausführungsvariante des integrierten Halbleiterspeichers ist die zweite Speicherkomponente als ein zweites Speicherregister ausgebildet. Die Auswerteschaltung weist einen zweiten Eingangsanschluss auf, der mit dem zweiten Speicherregister eingangsseitig verbunden ist. Dem zweiten Eingangsanschluss der Auswerteschaltung ist der Sollwert des in der Speicherzelle des Speicherzellenfeldes abgespeicherten Datenwertes zuführbar.

Gemäß einem weiteren Merkmals des erfindungsgemäßen integrierten Halbleiterspeichers ist die Steuerschaltung derart ausgebildet, dass sie aus der Adresse der Speicherzelle den Sollwert des in der Speicherzelle abgespeicherten Datenwertes berechnet und dem zweiten Speicherregister den Sollwert eingangsseitig zuführt.

Bei dem erfindungsgemäßen integrierten Halbleiterspeicher ist es auch möglich, die zweite Speicherkomponente als ein Zellenfeld mit Speicherzellen auszubilden. Die Auswerteschaltung weist bei dieser Ausführung einen zweiten Eingangsanschluss auf, der mit dem Zellenfeld eingangsseitig verbunden ist. Dem zweiten Eingangsanschluss der Auswerteschaltung ist ein internes Steuersignal zum Auslesen einer der Speicherzellen des Zellenfeldes der Auswerteschaltung zuführbar.

Bei einem weiteren möglichen Schaltungsdesign des integrierten Halbleiterspeichers ist die Steuerschaltung derart ausgebildet, dass sie ausgangsseitig aus der Adresse der Speicherzelle des Speicherzellenfeldes eine Adresse einer der Speicherzellen des Zellenfeldes der Auswerteschaltung berechnet, in der der Sollwert des in der Speicherzelle des Speicherzellenfeldes abgespeicherten Datenwertes gespeichert ist. Die Steuerschaltung ist ferner derart ausgebildet, dass sie ausgangsseitig ein zweites Steuersignal zum Auslesen einer der Speicherzellen des Zellenfeldes der Auswerteschaltung erzeugt, in der der Sollwert des in der Speicherzelle des Speicherzellenfeldes abgespeicherten Datenwertes gespeichert ist. Dem Zellenfeld der Auswerteschaltung wird dann das interne Steuersignal eingangsseitig zugeführt.

In einer Weiterbildung umfasst die Auswerteschaltung des integrierten Halbleiterspeichers eine Vergleicherschaltung zur Erzeugung eines Bewertungssignals. Die erste Speicherkomponente führt der Vergleicherschaltung eingangsseitig den in ihr abgespeicherten Datenwert zu. Die zweite Speicherkomponente führt der Vergleicherschaltung eingangsseitig den Sollwert des in der Speicherzelle abgespeicherten Datenwertes zu. Die Vergleicherschaltung ist dabei derart ausgebildet, dass sie ausgangsseitig einen ersten Pegel des Bewertungssignals erzeugt, wenn der in der Speicherzelle abgespeicherte Datenwert von dem Sollwert abweicht. Ferner erzeugt sie ausgangsseitig einen zweiten Pegel des Bewertungssignals, wenn der in der Speicherzelle abgespeicherte Datenwert mit dem Sollwert übereinstimmt.

Gemäß einem weiteren Schaltungskonzept umfasst der Zähler des erfindungsgemäßen integrierten Halbleiterspeichers einen ersten Eingangsanschluss. Die Vergleicherschaltung führt dem ersten Eingangsanschluss des Zählers das Bewertungssignal zu. Der Zähler ist nun derart ausgebildet, dass er den Zählerstand verändert, wenn dem Zähler der erste Pegel des Bewertungssignals zugeführt wird.

Der Zähler kann als ein Binärzähler ausgebildet sein, der ausgangsseitig das Zählerstandssignal erzeugt, das eine Bitfolge umfasst, die eine binäre Kodierung des Zählerstandes des Zählers repräsentiert.

Nach einem anderen Schaltungskonzept umfasst die Programmierschaltung des integrierten Halbleiterspeichers eine Subtrahierschaltung zur Erzeugung eines Differenzsignals. Der Subtrahierschaltung ist der Zählerstand des Zählers und der Schwellwert eingangsseitig zuführbar. Die Subtrahierschaltung ist derart ausgebildet, dass sie eine Differenz aus dem Zählerstand des Zählers und dem Schwellwert ermittelt und ausgangsseitig ein Differenzsignal erzeugt, das eine kodierte Information über die Differenz aus dem Zählerstand des Zählers und dem Schwellwert enthält.

In einer Ausführungsform des integrierten Halbleiterspeichers weist die Subtrahierschaltung mindestens einen Differenzverstärker auf.

Nach einem weiteren Merkmal des integrierten Halbleiterspeichers umfasst die Programmierschaltung eine Steuerlogik zur Erzeugung des Programmiersignals. Der Steuerlogik ist eingangsseitig das Differenzsignal zuführbar. Die Steuerlogik ist derart ausgebildet, dass sie das Differenzsignal auswertet und ausgangsseitig das Programmiersignal erzeugt, wenn der Zählerstand des Zählers den Schwellwert überschreitet.

In einer anderen Implementierung des integrierten Halbleiterspeichers ist das Programmierelement derart ausgebildet, dass es ausgangsseitig ein Ausgangssignal mit einem ersten oder einem zweiten Pegel erzeugt. Das Programmierelement ist derart ausgebildet, dass es im ersten Programmierzustand ausgangsseitig das Ausgangssignal mit dem ersten Pegel und im zweiten Programmierzustand ausgangsseitig das Ausgangssignal mit dem zweiten Pegel erzeugt.

In einer möglichen Realisierungsform ist das Programmierelement als eine bistabile Kippschaltung ausgebildet.

Nach einem weiteren Merkmal des integrierten Halbleiterspeichers weist dieser eine zweite Steuerschaltung auf. Die zweite Steuerschaltung ist derart ausgebildet, dass sie ausgangsseitig ein Schwellwertsignal erzeugt, das eine Bitfolge umfasst, die eine binäre Kodierung des Schwellwertes repräsentiert.

In einer anderen Ausführungsform des erfindungsgemäßen integrierten Halbleiterspeichers ist die zweite Steuerschaltung derart ausgebildet, dass sie ausgangsseitig ein erstes und ein zweites Rücksetzsignal erzeugt. Der Zähler umfasst einen zweiten Eingangsanschluss zum Anlegen des ersten Rücksetzsignals. Das Programmierelement umfasst ebenfalls einen zweiten Eingangsanschluss zum Anlegen des zweiten Rücksetzsignals. Der Zähler ist derart ausgebildet, dass durch eine Ansteuerung des zweiten Eingangsanschlusses des Zählers mit dem ersten Rücksetzsignal der Zählerstand zurücksetzbar ist. Darüber hinaus ist das Programmierelement derart ausgebildet, dass durch eine Ansteuerung des zweiten Eingangsanschlusses des Programmierelementes mit dem zweiten Rücksetzsignal das Programmierelement den ersten Programmierzustand annimmt.

Zur Lösung der Aufgabe kann die zweite Steuerschaltung des erfindungsgemäßen integrierten Halbleiterspeichers Steueranschlüsse zum Anlegen von Steuersignalen umfassen. In dieser Ausführungsform ist die zweite Steuerschaltung derart ausgebildet, dass über das Anlegen der Steuersignale der Schwellwert einstellbar ist.

In einer weiteren Ausführungsvariante umfasst der integrierte Halbleiterspeicher einen steuerbaren Schalter mit einem ersten und einem zweiten Schaltzustand. Im ersten Schaltzustand des steuerbaren Schalters ist das Bewertungssignal der Vergleicherschaltung dem Ausgangsanschluss der integrierten Schaltung zuführbar. Im zweiten Schaltzustand des steuerbaren Schalters ist das Ausgangssignal des Programmierelementes dem Ausgangsanschluss der integrierten Schaltung zuführbar.

Im Folgenden wird ein Verfahren zum Testen eines integrierten Halbleiterspeichers beschrieben, das ebenfalls das Problem löst. Danach wird für einen ersten Test des integrierten Halbleiterspeichers ein Schwellwert programmiert. Anschließend wird der Zählerstand eines Zählers initialisiert. Danach wird in eine Speicherzelle des integrierten Halbleiterspeicher ein Datenwert eingelesen. Der in die Speicherzelle eingelesene Datenwert wird nachfolgend mit einem Sollwert des Datenwertes der Speicherzelle verglichen. Ein Zählerstand eines Zählers wird verändert, wenn der Datenwert der Speicherzelle von dem Sollwert der Speicherzelle abweicht. Anschließend wird der Zählerstand des Zählers mit dem Schwellwert verglichen. Ein Programmierelement wird mit einem ersten Programmierzustand programmiert, wenn der Zählerstand des Zählers den Schwellwert unterschreitet und mit einem zweiten Programmierzustand programmiert, wenn der Zählerstand des Zählers den Schwellwert überschreitet. Ein erster Pegel eines Ausgangssignals wird erzeugt, wenn das Programmierelement den ersten Programmierzustand aufweist. Ein zweiter Pegels des Ausgangssignals wird erzeugt, wenn das Programmierelement den zweiten Programmierzustand aufweist.

Bei dem erfindungsgemäßen Verfahren zum Testen eines integrierten Halbleiterspeichers wird es insbesondere ermöglicht, bei der Initialisierung des Zählerstandes diesen durch Rücksetzen des Zählerstandes auf einen Startwert zu initialisieren.

Nach einem weiteren Merkmal des Verfahrens zum Testen eines integrierten Halbleiterspeichers wird eine Adresse der Speicherzelle in ein Adressregister eingelesen. Danach wird der Datenwert in die zu der Adresse zugehörige Speicherzelle eingelesen. Der Sollwert, der bei diesem Einlesevorgang in der Speicherzelle abgespeichert sein sollte, wird anhand der Adresse der Speicherzelle algorithmisch berechnet. Danach erfolgt das Auslesen des Datenwertes aus der Speicherzelle.

Gemäß einer weiteren Ausbildung des Verfahrens zum Testen eines integrierten Halbleiterspeichers wird der erste Test nach einer Variante der oben beschriebenen Art durchgeführt. Am Ende des ersten Tests wird der Pegel des Ausgangssignals ausgelesen. Der erste Test wird wiederholt, wenn das Ausgangssignal den zweiten Pegel aufweist. In diesem Fall liegt die Anzahl der ausgefallenen Einzelzellen bei dem ersten Test oberhalb eines durch den Schwellwert vorgegebenen Grenzwertes. In diesem Fall kann mit großer Wahrscheinlichkeit als mögliche Fehlerursache ein Kontaktierungsproblem des integrierten Halbleiterspeichers mit den Anschlusskontakten der Messaufnahme in Betracht gezogen werden. Bei einem Kontaktierungsproblem eines Halbleiterspeichers liegt die Anzahl der ausgefallenen Einzelzellen bei einem 512 MB Halbleiterspeicher typischerweise im Bereich von 1000 Einzelzellen pro Halbleiterspeicher. Es ist mit dem erfindungsgemäßen Verfahren natürlich auch denkbar andere Schwellwerte zu programmieren. In der Regel zeigen verschiedene Fehlerbilder, beispielsweise eine defekte Wort- oder Bitleitung eine fehlertypische Anzahl von Ausfällen. Durch die Anpassung des Schwellwertes an diese charakteristische Anzahl von fehlerhaften Einzelzellen, lässt sich sehr gut auf eine mögliche Fehlerursache schließen. Das Verfahren ist daher vorzugsweise auch zu Fehleranalysezwecken einsetzbar.

Die Erfindung wird im folgenden anhand der Figuren, die Ausführungsbeispiele der Erfindung zeigen, näher erläutert. Es zeigen:

1 eine Ausführungsform eines integrierten Halbleiterspeichers gemäß der Erfindung,

2 eine Ausführungsform einer zweiten Speicherkomponente der Auswerteschaltung des integrierten Halbleiterspeichers gemäß der Erfindung,

3 eine Fehlerverteilung von ausgefallenen Einzelzellen eines integrierten Halbleiterspeichers bei einem Funktionstest des integrierten Halbleiterspeichers.

1 zeigt einen integrierten Halbleiterspeicher 100 mit einem Speicherzellenfeld 10, einer Auswerteschaltung 20, einer Programmierschaltung 30 und einem Programmierelement 40. Der integrierte Halbleiterspeicher verfügt über einen Eingangsanschluss Din zum Einlesen von Datenwerten DW in eine Speicherzelle Z des Speicherzellenfeldes 10. Innerhalb des Speicherzellenfeldes 10 ist der Einfachheit halber eine Speicherzelle Z dargestellt. Die Speicherzelle ist über eine Wortleitung WL ansteuerbar. Zum Ein- oder Auslesen eines Datenwertes DW ist sie mit einer Bitleitung BL verbunden. Innerhalb des Speicherzellenfeldes 10 ist die Speicherzelle über eine Adresse ADD10 adressierbar. Das Speicherzellenfeld 10 ist ausgangsseitig mit einem ersten Eingangsanschluss E20a der Auswerteschaltung 20 verbunden.

Die Auswerteschaltung 20 umfasst eine erste Speicherkomponente 21, der über den Eingangsanschluss E20a der in der Speicherzelle Z abgespeicherte Datenwert DW eingangsseitig zuführbar ist. Sie umfasst ferner eine zweite Speicherkomponente 22, die mit einem zweiten Eingangsanschluss E20b der Auswerteschaltung eingangsseitig verbunden ist. Die zweite Speicherkomponente dient zur Speicherung eines Sollwertes SW, der bei einem vorangehenden Lesevorgang während eines Test des integrierten Halbleiterspeichers in die Speicherzelle Z eingeschrieben worden sein sollte. Die erste Speicherkomponente 21 ist ausgangsseitig mit einem ersten Eingangsanschluss E23a einer Vergleicherschaltung 23 verbunden und führt dem ersten Eingangsanschluss E23a den in ihr zwischengespeicherten Datenwert DW zu. Die zweite Speicherkomponente 22 ist ausgangsseitig mit einem zweiten Eingangsanschluss E23b der Vergleicherschaltung 23 verbunden und führt dem zweiten Eingangsanschluss E23b den Sollwert SW zu. Die Vergleicherschaltung 23 vergleicht den ihr eingangsseitig zugeführten Datenwert DW mit dem ihr eingangsseitig zugeführten Sollwert SW und erzeugt in Abhängigkeit von diesem Vergleich ausgangsseitig ein Bewertungssignal BS, das sie einem ersten Eingangsanschluss E24a eines Zählers 24 zuführt. Das Bewertungssignal BS kann über einen steuerbaren Schalter 60 und einen Ausgangstreiber 70 direkt an einen Ausgangsanschluss Dout des integrierten Halbleiterspeichers weitergeleitet werden. Je nach Pegel des Bewertungssignals BS verändert der Zähler 24 einen internen Zählerstand. Dies geschieht beispielsweise durch Inkrementieren oder Dekrementieren des momentanen Zählerstandes. Der interne Zählerstand des Zählers 24 lässt sich durch eine binäre Bitfolge ZS1, ZS2, ..., ZSn kodieren. Jedes Bit der binären Bitfolge lässt sich durch den Zähler 24 ausgangsseitig in ein Zählerstandssignal ZS umwandeln. Die einzelnen Bitsignale der binären Bitfolge ZS1, ZS2, ..., ZSn werden der Programmierschaltung 30 eingangsseitig zugeführt.

Die Programmierschaltung 30 umfasst eine Subtrahierschaltung 31 und eine Steuerlogik 32. Neben dem augenblicklichen Zählerstand des Zählers 24 wird der Programmierschaltung 30 eingangsseitig über ein Schwellwertsignal LS eine weitere binäre Bitfolge LS1, LS2, ..., LSn zugeführt, durch die ein Schwellwert kodiert wird. Die Subtrahierschaltung 31 führt eine Differenzbildung aus dem ihr eingangsseitig über die Bitfolge ZS1, ZS2, ..., ZSn zugeführten Zählerstand des Zählers 24 und dem ihr über die Bitfolge LS1, LS2, ..., LSn zugeführten Schwellwert durch und erzeugt ausgangsseitig die Differenzsignale DS1, DS2, ..., DSn. Jedes einzelne Differenzsignal stellt dabei eine Binärstelle einer binär kodierten Differenz aus dem Zählerstand des Zählers 24 und dem Schwellwert dar. Zur Ausführung der Differenzbildung und zur anschließenden Erzeugung der Differenzsignale DS1, DS2, ..., DSn können Differenzverstärker D1, D2, ..., Dn verwendet werden, denen eingangsseitig die binär kodierte Bitfolge ZS1, ZS2, ..., ZSn des Zählerstandes und die binär kodierte Bitfolge LS1, LS2, ..., LSn des Schwellwertes zugeführt wird.

Anhand der an der Steuerlogik 32 anliegenden Pegel der Differenzsignale kann die Steuerlogik 32 somit entscheiden, ob der momentane Zählerstand des Zählers 24 oberhalb oder unterhalb des durch eine zweite Steuerschaltung 50 vorgegebenen Schwellwertes liegt. Wenn der augenblickliche Zählerstand des Zählers 24 unterhalb des Schwellwertes liegt, erzeugt die Steuerlogik 32 ausgangsseitig das Programmiersignal PS mit _ einem ersten Signalpegel, beispielsweise einem niedrigen Signalpegel. Wenn hingegen der augenblickliche Zählerstand des Zählers 24 oberhalb des von der zweiten Steuerschaltung 50 vorgegebenen Schwellwertes liegt, so erzeugt die Steuerlogik 31 ausgangsseitig das Programmiersignal PS mit einem hohen Signalpegel.

Das Programmiersignal PS wird dem Programmierelement 40 eingangsseitig über die Verbindung des Ausgangsanschlusses A30 der Programmierschaltung 30 mit einem ersten Eingangsanschluss E40a des Programmierelementes 40 zugeführt. Je nach dem, ob das Programmiersignal PS den niedrigen oder den hohen Signalpegel aufweist, nimmt das Programmierelement 40 einen ersten oder einen zweiten Programmierzustand an. Das Programmierelement 40 kann daher beispielsweise als eine Kippschaltung ausgebildet sein. Im ersten Programmierzustand erzeugt das Programmierelement 40 an einem Ausgangsanschluss A40 ein Ausgangssignal AS mit einem niedrigen Signalpegel, wohingegen es im zweiten Programmierzustand an seinem Ausgangsanschluss A40 einen hohen Signalpegel des Ausgangssignals AS erzeugt. Der Ausgangsanschluss A40 des Programmierelementes 40 ist über den steuerbaren Schalter 60 und den Ausgangstreiber 70 mit dem Ausgangsanschluss Dout des integrierten Halbleiterspeichers verbunden.

Zur Steuerung des steuerbaren Schalters 60 erzeugt die zweite Steuerschaltung 50 ein Schaltsignal US, mit dem der steuerbare Schalter in einen ersten Schaltzustand oder einen zweiten Schaltzustand geschaltet werden kann. Im ersten Schaltzustand ist die Ausgangsseite der Vergleicherschaltung 23 der Auswerteschaltung 20 über den Ausgangstreiber 70 mit dem Ausgangsanschluss Dout des integrierten Halbleiterspeichers verbunden. Im zweiten Schaltzustand hingegen ist das Programmierelement 40 ausgangsseitig über den Ausgangstreiber 70 mit dem Ausgangsanschluss Dout des integrierten Halbleiterspeichers verbunden. Am Ausgangsanschluss Dout des integrierten Halbleiterspeichers liegt somit im ersten Schaltzustand des steuerbaren Schalters 60 das Bewertungssignal BS an, das eine Information enthält, ob der in der Speicherzelle Z abgespeicherte Datenwert DW mit dem Sollwert SW des Datenwerts übereinstimmt. Im zweiten Schaltzustand des steuerbaren Schalters 60 liegt am Ausgangsanschluss Dout des integrierten Halbleiterspeichers 100 das Ausgangssignal AS des Programmierelementes 40 an. Am Ausgangsanschluss Dout tritt in diesem Fall eine Information auf, ob die Anzahl der fehlerhaften Speicherzellen oberhalb oder unterhalb des vorgegebenen Schwellwertes liegt.

Durch die angegebene integrierte Schaltung wird bei einem Funktionstest des integrierten Halbleiterspeichers das Zählen der Ausfallzellen des integrierten Halbleiterspeichers in den jeweilig zu testenden Speicherbaustein verlagert. Während des Funktionstests des Halbleiterspeichers kann im ersten Schaltzustand des steuerbaren Schalters 60 am Ausgangsanschluss Dout von einem angeschlossenen Testsystem eine Information abgegriffen werden, ob die momentan ausgelesene Speicherzelle Z fehlerhaft ist. Am Ende des Funktionstestes steuert die zweite Steuerschaltung 50 über das Schaltsignal US den steuerbaren Schalter 60 in den zweiten Schaltzustand. Das Testsystem kann nun erkennen, ob die Anzahl der aufgetretenen Fehlerzellen oberhalb des vorgegebenen Schwellwertes liegt, so dass in diesem Fall auf einen Kontaktfehler des entsprechenden Halbleiterspeichers mit den Kontaktanschlüssen des Testsockels geschlossen werden kann. In diesem Fall empfiehlt es sich den Testdurchlauf zu wiederholen. Wenn jedoch am Ausgangsanschluss Dout des integrierten Halbleiterspeichers im zweiten Schaltzustand des steuerbaren Schalters 60 am Ende des Funktionstests der niedrige Signalpegel des Ausgangssignals auftritt, so liegt die Anzahl der aufgetretenen fehlerhaften Speicherzellen unterhalb des vorgegebenen Schwellwertes. In diesem Fall handelt es sich mit großer Wahrscheinlichkeit um ein echtes Ausfallbauteil, beispielsweise um ein marginal bzw. sporadisch ausfallendes Bauteil. Der betroffene Speicherbaustein wird in diesem Falle nicht mehr einem Wiederholungstest unterzogen und kann als fehlerhaftes Bauteil ausgesondert werden.

Da ein Funktionstest des Speichers aus mehreren unterschiedlichen Tests besteht, ist es vorteilhaft, vor jedem neu zu startenden Testlauf den Zähler 24 wieder auf einen Startwert, beispielsweise den Startwert 0, zurückzusetzen. Der Zähler 24. weist dazu einen zweiten Eingangsanschluss E24b auf, dem über die zweite Steuerschaltung 50 ein erstes Rücksetzsignal RS1 zugeführt wird.

Wenn der in der Regel aus mehreren Einzeltests bestehende Funktionstest abgeschlossen ist, empfiehlt es sich den Programmierzustand des Programmierelementes 40 vor dem Start eines weiteren Funktionstests auf den ersten Programmierzustand zurückzusetzen. Das Programmierelement 40 verfügt dazu über einen zweiten Eingangsanschluss E40b, dem über die Steuerschaltung 50 ein zweites Rücksetzsignal RS2 zuführbar ist.

Anhand von 2 wird im Folgenden die Ausgestaltung der zweiten Speicherkomponente 22 der Auswerteschaltung 20 näher erläutert. Der integrierte Halbleiterspeicher 100 verfügt über eine weitere Steuerschaltung 80 und ein Adressregister 90. Über Adressanschlüsse A0, A1, ..., An lassen sich an das Adressregister 90 die Adresssignale AD0, AD1, ..., ADn anlegen. Die an die Adressanschlüsse angelegte Adresse ADD10, die die Speicherzelle Z im Speicherzellenfeld 10 adressiert, ist der Steuerschaltung 80 eingangsseitig zuführbar. Zum Vergleichen des in der Speicherzelle Z abgespeicherten Datenwertes DW mit dem Sollwert SW des Datenwertes steuert die Steuerschaltung 80 das Speicherzellenfeld 10 mit einem internen Steuersignal IS1 an. Dadurch wird die zur angelegten Adresse ADD10 zugehörige Speicherzelle Z ausgelesen und der Datenwert DW der ersten Speicherkomponente 21, die beispielsweise als ein Register ausgebildet ist, zugeführt. Der Datenwert DW der Speicherzelle Z wird im ersten Speicherregister 21 zwischengespeichert.

Die Steuerschaltung 80 ist ferner derart ausgebildet, dass sie über die Adresse ADD10, die ihr vom Adressregister 90 eingangsseitig zugeführt wird, den Sollwert, der in der Speicherzelle Z abgespeichert sein sollte, algorithmisch berechnen kann. Zweckmäßigerweise ist das Speicherzellenfeld 10 dazu in einzelne Speicherfelder, die jeweils eine gleiche Anzahl von einzelnen Speicherzellen umfassen, unterteilt. Der Einfachheit halber sind in 2 zwölf Speicherfelder F1, ..., F12 dargestellt, die jeweils sechzehn Einzelspeicherzellen umfassen. Den Speicherzellen eines Speicherfeldes ist jeweils ein Sollwert SW des in ihnen abgespeicherten Datenwertes zugeordnet. Der Sollwert einer Speicherzelle innerhalb eines Speicherfeldes lässt sich durch die ihr zugehörige Adresse ADD10 bestimmen. Die Speicherfelder F1, F2, ..., F12 des Speicherzellenfeldes 10 sind dabei derart ausgebildet, dass sich die Sollwerte SW der Speicherzellen Z1, ..., Z16 des Speicherfeldes F1 in den gleichartig angeordneten Speicherzellen Z1', Z2', ..., Z16' der übrigen Speicherfelder F2 bis F12 jeweils wiederholen. Die zweite Speicherkomponente 22 braucht daher nur ein Zellenfeld von der Größe eines der Speicherfelder F1, F2, ..., F16 zu umfassen. Im Beispiel der 2 ist die zweite Speicherkomponente 22 beispielsweise als eine 4×4-Speichermatrix aufgebaut, die die Speicherzellen Z1, Z2, ..., Z16 umfasst. Von den Speicherzellen des Zellenfeldes 22 wählt die Steuerschaltung 80 aus der 4×4-Speichermatrix genau diejenige Speicherzelle aus, in der der Sollwert der auszulesenden Speicherzelle Z des Speicherzellenfeldes 10 gespeichert ist. Durch die algorithmische Berechnung der Sollwerte der Speicherzellen des Speicherzellenfeldes 10 über die Adressen ADD10 kann die zweite Speicherkomponente somit als eine vergleichsweise einfach Speichermatrix aus beispielsweise sechzehn einzelnen Speicherzellen aufgebaut werden. Über ein zweites internes Steuersignal IS2 kann der Sollwert SW einer über eine Adresse ADD22 adressierbare Speicherzelle Z1, ..., Z16 des Zellenfeldes 22 ausgewählt werden und der Vergleicherschaltung 23 zugeführt werden.

Der Schwellwert, bei dessen Überschreitung auf ein Kontaktierungsproblem des Speicherbauteils in der Messaufnahme geschlossen werden kann, lässt sich über Steuersignale S1, S2, ..., Sn, die an Steueranschlüsse S50a, S50b, ..., S50n der Steuerschaltung 50 angelegt werden, einstellen. Dadurch wird es ermöglicht, die Ausfallursache eines Halbleiterspeichers näher einzugrenzen. Diese Eingrenzung der Fehlerursache wird dadurch ermöglicht, dass es zwischen einzelnen Fehlertypen und der Anzahl der betroffenen Speicherzellen eine Korrelation gibt. Wenn vorausgesetzt wird, dass beispielsweise an einer einzelnen Bitleitung des Speicherzellenfeldes 256 Speicherzellen angeschlossen sind, so wird der Schwellwert vorteilhafterweise auf 256 eingestellt. Wenn bei einem Testdurchlauf genau 256 fehlerhafte Speicherzellen detektiert werden, so lässt sich auf eine fehlerhafte Bitleitung schließen.

Des Weiteren erlaubt der erfindungsgemäße integrierte Halbleiterspeicher das Austesten von Designgrenzen. Ein zu testender Parameter, beispielsweise eine Auslesezeit, während der eine Speicherzelle mit einer Bitleitung verbunden sein muss, um einen in der Speicherzelle abgespeicherten Datenwert durch eine Potentialänderung auf der Bitleitung zu detektieren, wird dazu von einem Testsystem mit einem bestimmten Wert vorgeben. Je kritischer dieser Wert des zu testende Parameters, beispielsweise der Auslesezeit, eingestellt wird, desto mehr Speicherzellen werden bei einem solchen Funktionstest ausfallen.

3 zeigt dazu die Verteilung der Anzahl fehlerhafter Speicherzellen über einem kritischen Bereich eines Parameters. Die Fläche unterhalb der Kurve entspricht den insgesamt ausgefallenen Speicherzellen eines Speicherzellenfeldes bei unterschiedlich eingestellten kritischen Werten des zu testenden Parameters. Innerhalb eines Bereiches B1 fallen nur wenige Speicherzellen innerhalb des Speicherzellenfeldes aus, wo hingegen im Bereich B2 des zu testenden Parameters die meisten Speicherzellen ausfallen. Im Bereich B2 wird daher der zu testende Parameter eine Designgrenze erreicht haben. Die Ausfälle im Bereich B1 sind hingegen auf einige wenige schlechte Einzelzellen zurückzuführen. Wenn der Schwellwert auf die im Bereich B2 ausfallende Anzahl von Speicherzellen eingestellt wird, so liegt der eingestellte Wert des zu testenden Parameters an der Designgrenze, wenn die Anzahl der fehlerhaften Speicherzellen bei einem Testlauf diesen Schwellwert überschreitet.

10Speicherzellenfeld 20Auswerteschaltung 21, 22Speicherkomponente 23Vergleicherschaltung 24Zähler 30Programmierschaltung 31Subtrahierschaltung 32Steuerlogik 40Programmierelement 50Steuerschaltung 60steuerbarer Schalter 70Ausgangstreiber 80Steuerschaltung 90Adressregister AAusgangsanschluss ADAdresssignal ADDAdresse AO, ..., AnAdressanschlüsse ASAusgangssignal BParameterbereich BLBitleitung BSBewertungssignal DinEingangsanschluss der integrierten Schaltung DoutAusgangsanschluss der integrierten Schaltung DSDifferenzsignal DWDatenwert EEingangsanschluss FSpeicherfeld ISinternes Steuersignal LSSchwellwertsignal LS1, ..., LSnSchwellwert PS_ Programmiersignal RSRücksetzsignal S1, ..., SnSteuersignale S50a, ..., S50nSteueranschlüsse SWSollwert USUmschaltsignal WLWortleitung ZSpeicherzelle ZSZählerstandssignal ZS1, ..., ZSnZählerstand

Anspruch[de]
  1. Integrierter Halbleiterspeicher,

    – mit einem Ausgangsanschluss (Dout),

    – mit einem Speicherzellenfeld (10) mit mindestens einer Speicherzelle (Z) zur Speicherung eines Datenwertes (DW)

    – mit einer Auswerteschaltung (20) mit einem Zähler (24),

    – mit einer Programmierschaltung (30) zur Erzeugung eines Programmiersignals (PS),

    – mit einem Programmierelement (40) mit einem ersten und einem zweiten Programmierzustand,

    – bei dem die Auswerteschaltung (20) derart ausgebildet ist, dass sie einen Zählerstand des Zählers (24) verändert, wenn der in der Speicherzelle (Z) abgespeicherte Datenwert (DW) von einem Sollwert (SW) des in der Speicherzelle (Z) abgespeicherten Datenwertes abweicht, und ausgangsseitig ein Zählerstandssignal (ZS) erzeugt, das eine kodierte Information über den Zählerstand des Zählers enthält,

    – bei dem die Auswerteschaltung (20) der Programmierschaltung (30) das Zählerstandssignal (ZS) zuführt,

    – bei dem die Programmierschaltung (30) derart ausgebildet ist, dass sie ausgangsseitig (A30) das Programmiersignal (PS) erzeugt, wenn der Zählerstand des Zählers (24) einen Schwellwert (LS) überschreitet,

    – bei dem die Programmierschaltung (30) ausgangsseitig (A30) mit einem Eingangsanschluss (E40) des Programmierelementes (40) verbunden ist,

    – bei dem das Programmierelement derart ausgebildet ist, dass es einen Zustandswechsel von dem ersten in den zweiten Programmierzustand vollzieht, wenn ihm eingangsseitig (E40) das Programmiersignal (PS) zugeführt wird,

    – bei dem der Programmierzustand des Programmierelementes (40) über den Ausgangsanschluss (Dout) auslesbar ist.
  2. Integrierter Halbleiterspeicher nach Anspruch 1,

    – mit einer Steuerschaltung (80),

    – bei dem die Speicherzelle (Z) des Speicherzellenfeldes (10) über eine Adresse (ADD10) adressierbar ist,

    – bei dem die Steuerschaltung (80) derart ausgebildet ist, dass sie ausgangsseitig ein erstes Steuersignal (IS1) erzeugt, mit dem der Datenwert (DW) der zu der Adresse (ADD10) zugehörigen Speicherzelle (Z) auslesbar ist.
  3. Integrierter Halbleiterspeicher nach Anspruch 2,

    – bei dem die Auswerteschaltung (20) einen ersten Eingangsanschluss (E20a), eine erste Speicherkomponente (21) und eine zweite Speicherkomponente (22) umfasst,

    – bei dem die erste Speicherkomponente (21) derart ausgebildet ist, dass der Datenwert (DW) der Speicherzelle (Z) in der ersten Speicherkomponente speicherbar ist,

    – bei dem die zweite Speicherkomponente (22) derart ausgebildet ist, dass der Sollwert (SW) des in der Speicherzelle (Z) gespeicherten Datenwertes in der zweiten Speicherkomponente gespeichert ist,

    – bei dem die erste Speicherkomponente (21) mit dem ersten Eingangsanschluss (E20a) der Auswerteschaltung (20) verbunden ist und ihr der Datenwert (DW) der Speicherzelle (Z) des Speicherzellenfeldes (10) über den ersten Eingangsanschluss (E20a) der Auswerteschaltung zuführbar ist.
  4. Integrierter Halbleiterspeicher nach Anspruch 3, bei dem die erste Speicherkomponente als ein erstes Speicherregister (21a) ausgebildet ist.
  5. Integrierter Halbleiterspeicher nach einem der Ansprüche 3 oder 4,

    – bei dem die zweite Speicherkomponente als ein zweites Speicherregister (22a) ausgebildet ist,

    – bei dem die Auswerteschaltung (20) einen zweiten Eingangsanschluss (E20b) aufweist, der mit dem zweiten Speicherregister (22a) eingangsseitig verbunden ist,

    – bei dem dem zweiten Eingangsanschluss der Auswerteschaltung der Sollwert (SW) des in der Speicherzelle (Z) des Speicherzellenfeldes (10) abgespeicherten Datenwertes zuführbar ist.
  6. Integrierter Halbleiterspeicher nach einem der Ansprüche 3 oder 4, bei dem die Steuerschaltung (80) derart ausgebildet ist, dass sie aus der Adresse (ADD10) der Speicherzelle (Z) den Sollwert (SW) des in der Speicherzelle abgespeicherten Datenwertes berechnet und dem zweiten Speicherregister (22a) den Sollwert eingangsseitig (E20b) zuführt.
  7. Integrierter Halbleiterspeicher nach Anspruch 6,

    – bei dem die zweite Speicherkomponente als ein Zellenfeld (22b) mit Speicherzellen (Z1, ..., Z16) ausgebildet ist,

    – bei dem die Auswerteschaltung (20) einen zweiten Eingangsanschluss (E20b) aufweist, der mit dem Zellenfeld (22b) eingangsseitig verbunden ist,

    – bei dem dem zweiten Eingangsanschluss (E20b) der Auswerteschaltung ein internes Steuersignal (IS2) zum Auslesen einer der Speicherzellen (Z1, ..., Z16) des Zellenfeldes (22b) zuführbar ist.
  8. Integrierter Halbleiterspeicher nach einem der Ansprüche 2 bis 7,

    – bei dem die Steuerschaltung (80) derart ausgebildet ist, dass sie ausgangsseitig aus der Adresse (ADD10) der Speicherzelle (Z) des Speicherzellenfeldes (10) eine Adresse (ADD22) einer der Speicherzellen (Z1, ..., Z16) des Zellenfeldes (22b) der Auswerteschaltung berechnet, in der der Sollwert (SW) des in der Speicherzelle (Z) des Speicherzellenfeldes (10) abgespeicherten Datenwertes gespeichert ist,

    – bei dem die Steuerschaltung (80) derart ausgebildet ist, dass sie ausgangsseitig ein zweites Steuersignal (IS2) zum Auslesen einer der Speicherzellen (Z1) des Zellenfeldes (22b) der Auswerteschaltung, in der der Sollwert (SW) des in der Speicherzelle (Z) des Speicherzellenfeldes (10) abgespeicherten Datenwertes gespeichert ist, erzeugt und dem Zellenfeld (22b) der Auswerteschaltung das interne Steuersignal (IS2) eingangsseitig zuführt.
  9. Integrierter Halbleiterspeicher nach einem der Ansprüche 3 bis 8,

    – bei dem die Auswerteschaltung (20) eine Vergleicherschaltung (23) zur Erzeugung eines Bewertungssignals (BS) umfasst,

    – bei dem die erste Speicherkomponente (21) der Vergleicherschaltung eingangsseitig (E23a) den in ihr abgespeicherten Datenwert (DW) zuführt und die zweite Speicherkomponente (22) der Vergleicherschaltung eingangsseitig (E23b) den Sollwert (SW) des in der Speicherzelle (Z) abgespeicherten Datenwertes zuführt,

    – bei dem die Vergleicherschaltung derart ausgebildet ist, dass sie ausgangsseitig einen ersten Pegel des Bewertungssignals erzeugt, wenn der in der Speicherzelle abgespeicherte Datenwert (DW) von dem Sollwert (SW) abweicht, und einen zweiten Pegel des Bewertungssignals erzeugt, wenn der in der Speicherzelle abgespeicherte Datenwert (DW) mit dem Sollwert (SW) übereinstimmt.
  10. Integrierter Halbleiterspeicher nach Anspruch 9,

    – bei dem der Zähler (24) einen ersten Eingangsanschluss (E24a) umfasst,

    – bei dem die Vergleicherschaltung (23) dem ersten Eingangsanschluss (E24a) des Zählers (24) das Bewertungssignal (BS) zuführt,

    – bei dem der Zähler (24) derart ausgebildet ist, dass er den Zählerstand verändert, wenn dem Zähler der erste Pegel des Bewertungssignals (BS) zugeführt wird.
  11. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 10, bei dem der Zähler als ein Binärzähler (24) ausgebildet ist, der ausgangsseitig das Zählerstandssignal (ZS) erzeugt, das eine Bitfolge (ZS1, ..., ZSn) umfasst, die eine binäre Kodierung des Zählerstandes des Zählers repräsentiert.
  12. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 11,

    – bei dem die Programmierschaltung (30) eine Subtrahierschaltung (31) zur Erzeugung eines Differenzsignals (DS) umfasst,

    – bei dem der Subtrahierschaltung eingangsseitig der Zählerstand (ZS1, ..., ZSn) des Zählers (24) und der Schwellwert (LS1, ..., LSn) zuführbar sind,

    – bei dem die Subtrahierschaltung (31) derart ausgebildet ist, dass sie eine Differenz aus dem Zählerstand des Zählers und dem Schwellwert ermittelt und ausgangsseitig ein Differenzsignal (DS1, ..., DSn) erzeugt, das eine kodierte Information über die Differenz aus dem Zählerstand des Zählers und dem Schwellwert enthält.
  13. Integrierter Halbleiterspeicher nach Anspruch 12, bei dem die Subtrahierschaltung mindestens einen Differenzverstärker (D1) aufweist.
  14. Integrierter Halbleiterspeicher nach Anspruch 13,

    – bei dem die Programmierschaltung (30) eine Steuerlogik (32) zur Erzeugung des Programmiersignals (PS) umfasst,

    – bei dem der Steuerlogik (32) eingangsseitig das Differenzsignal (DS) zuführbar ist,

    – bei dem die Steuerlogik derart ausgebildet ist, dass sie das Differenzsignal (DS) auswertet und ausgangsseitig (A30) das Programmiersignal (PS) erzeugt, wenn der Zählerstand des Zählers (24) den Schwellwert überschreitet.
  15. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 14,

    – bei dem das Programmierelement (40) derart ausgebildet ist, dass es ausgangsseitig (A40) ein Ausgangssignal (AS) mit einem ersten oder einem zweiten Pegel erzeugt,

    – bei dem das Programmierelement (40) derart ausgebildet ist, dass es im ersten Programmierzustand ausgangsseitig das Ausgangssignal (AS) mit dem ersten Pegel und im zweiten Programmierzustand ausgangsseitig das Ausgangssignal (AS) mit dem zweiten Pegel erzeugt.
  16. Integrierter Halbleiterspeicher nach Anspruch 15, bei dem das Programmierelement als eine bistabile Kippschaltung (40) ausgebildet ist.
  17. Integrierter Halbleiterspeicher nach einem der Ansprüche 1 bis 16,

    – mit einer zweiten Steuerschaltung (50),

    – bei der die zweite Steuerschaltung (50) derart ausgebildet ist, dass sie ausgangsseitig ein Schwellwertsignal (LS) erzeugt, das eine Bitfolge (LS1, ..., LSn) umfasst, die eine binäre Kodierung des Schwellwertes repräsentiert.
  18. Integrierter Halbleiterspeicher nach Anspruch 17,

    – bei dem die zweite Steuerschaltung (50) derart ausgebildet ist, dass sie ausgangsseitig ein erstes und ein zweites Rücksetzsignal (RS1, RS2) erzeugt,

    – bei dem der Zähler (24) einen zweiten Eingangsanschluss (E24b) zum Anlegen des ersten Rücksetzsignals (RS1) umfasst,

    – bei dem das Programmierelement (40) einen zweiten Eingangsanschluss (E40b) zum Anlegen des zweiten Rücksetzsignals (RS2) umfasst,

    – bei dem der Zähler (24) derart ausgebildet ist, dass durch eine Ansteuerung des zweiten Eingangsanschlusses (E24b) des Zählers mit dem ersten Rücksetzsignal (RS1) der Zählerstand zurücksetzbar ist,

    – bei dem das Programmierelement (40) derart ausgebildet ist, dass es durch eine Ansteuerung des zweiten Eingangsanschlusses (E40b) des Programmierelementes mit dem zweiten Rücksetzsignal (RS2) den ersten Programmierzustand annimmt.
  19. Integrierter Halbleiterspeicher nach einem der Ansprüche 17 oder 18,

    – bei dem die zweite Steuerschaltung (50) Steueranschlüsse (S50a, ..., S50n) zum Anlegen von Steuersignalen (S1, ..., Sn) umfasst,

    – bei dem die zweite Steuerschaltung (50) derart ausgebildet ist, dass über das Anlegen der Steuersignale (S1, ..., Sn) der Schwellwert (LS1, ..., LSn) einstellbar ist.
  20. Integrierter Halbleiterspeicher nach einem der Ansprüche 9 bis 19,

    – mit einem steuerbaren Schalter (60) mit einem ersten und einem zweiten Schaltzustand,

    – bei dem das Bewertungssignal (BS) der Vergleicherschaltung (23) im ersten Schaltzustand des steuerbaren Schalters (60) dem Ausgangsanschluss (Dout) der integrierten Schaltung zuführbar ist,

    – bei dem das Ausgangssignal (AS) des Programmierelementes (40) im zweiten Schaltzustand des steuerbaren Schalters (60) dem Ausgangsanschluss (Dout) der integrierten Schaltung zuführbar ist.
  21. Verfahren zum Testen eines integrierten Halbleiterspeichers, umfassend die folgenden Schritte:

    – Programmieren eines Schwellwertes (LS1, ..., LSn) für einen ersten Test,

    – Initialisieren eines Zählerstandes (ZS1, ..., ZSn) eines Zählers (24),

    – Einlesen eines Datenwertes (DW) in eine Speicherzelle (Z),

    – Auslesen des in die Speicherzelle (Z) eingelesenen Datenwertes (DW),

    – Vergleichen des aus der Speicherzelle (Z) ausgelesenen Datenwertes (DW) mit einem Sollwert (SW) des Datenwertes der Speicherzelle (Z),

    – Verändern eines Zählerstandes (ZS1, ..., ZSn) eines Zählers (24), wenn der aus der Speicherzelle ausgelesene Datenwert (DW) von dem Sollwert (SW) der Speicherzelle abweicht,

    – Vergleichen des Zählerstandes (ZS1, ..., ZSn) des Zählers (24) mit dem Schwellwert (LS1, ..., LSn),

    – Programmieren eines Programmierelementes mit einem ersten Programmierzustand, wenn der Zählerstand des Zählers den Schwellwert unterschreitet,

    – Programmieren des Programmierelementes mit einem zweiten Programmierzustand, wenn der Zählerstand des Zählers den Schwellwert überschreitet,

    – Erzeugen eines ersten Pegels eines Ausgangssignals (AS), wenn das Programmierelement den ersten Programmierzustand aufweist,

    – Erzeugen eines zweiten Pegels des Ausgangssignals (AS), wenn das Programmierelement den zweiten Programmierzustand aufweist.
  22. Verfahren zum Testen eines integrierten Halbleiterspeichers nach einem der Ansprüche 21 oder 22, umfassend die folgenden Schritte:

    – Durchführen eines Tests des integrierten Halbleiterspeichers nach den in den Ansprüchen 21 oder 22 angegebenen Testschritten,

    – nachfolgend Auslesen des Pegels des Ausgangssignals (AS),

    – nachfolgend Wiederholen des Tests nach den in den Ansprüchen 21 oder 22 angegebenen Testschritten, wenn das Ausgangssignal (AS) den zweiten Pegel aufweist.
  23. Verfahren zum Testen eines integrierten Halbleiterspeichers nach Anspruch 21, umfassend die folgenden Schritte:

    – Vorsehen eines integrierten Halbleiterspeichers mit einer Speicherschaltung (22) mit Speicherzellen (Z1, ..., Z16) zur Speicherung jeweils eines Sollwertes (SW), wobei jeder Adresse (ADD10) einer Speicherzelle (Z) eines Speicherzellenfeldes (10) eine der Speicherzellen (Z1, ..., Z16) der Speicherschaltung (22) zuweisbar ist,

    – Einlesen eines Datenwertes (DW) in eine Speicherzelle (Z) unter Durchführung der Schritte (a) bis (b)

    (a) Einlesen einer Adresse (ADD10) der Speicherzelle (Z) in ein Adressregister (90),

    (b) nachfolgend Einlesen des Datenwertes (DW) in die zu der Adresse (ADD10) zugehörige Speicherzelle (Z) des Speicherzellenfeldes (10),

    – Vergleichen des aus der Speicherzelle (Z) ausgelesenen Datenwertes (DW) mit dem Sollwert (SW) des Datenwertes der Speicherzelle (Z), wobei der Sollwert (SW) der Speicherzelle (Z) ermittelt wird, indem aus der der Adresse (ADD10) zugeordneten Speicherzelle (Z1, ..., Z16) der Speicherschaltung (22) der Sollwert (SW) ausgelesen wird.
Es folgen 3 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com