PatentDe  


Dokumentenidentifikation DE102004009174B4 11.05.2006
Titel Verfahren zur Implantierung eines Halbleiterwafers und einer Vielzahl von Halbleiterwafern, Verfahren zur Bildung eines Feldeffekttransistors und integrierte Halbleiterschaltung mit wenigstens einem Feldeffekttransistor
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Henke, Dietmar, 01445 Radebeul, DE;
Faul, Jürgen, Dr., 01445 Radebeul, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 25.02.2004
DE-Aktenzeichen 102004009174
Offenlegungstag 22.09.2005
Veröffentlichungstag der Patenterteilung 11.05.2006
Veröffentlichungstag im Patentblatt 11.05.2006
IPC-Hauptklasse H01L 21/265(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H01L 21/336(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zur Implantierung eines Halbleiterwafers und ein Verfahren zur Bildung eines Feldeffekttransistors, sowie ein Verfahren zur Implantierung einer Vielzahl von Halbleiterwafern. Die Erfindung betrifft darüber hinaus eine integrierte Halbleiterschaltung, die wenigstens einen Feldeffekttransistor aufweist.

Zur Herstellung integrierter Schaltungen werden üblicherweise auf Halbleiterwafern mit verschiedenen elektrischen Eigenschaften versehene Schichten aufgebracht. Das gezielte Verändern der elektrischen Eigenschaften betrifft Schichten auf oder im Substrat des Halbleiterwafers. Beispielsweise werden bestimmte Bereiche im monokristallinen und polykristallinen Substrat des Halbleiterwafers mit einer p- bzw. n-Dotierung versehen. Zur Herstellung von p-Dotierungen werden üblicherweise Bor- oder Indium Ionen als Dotierstoff verwendet, während n-Dotierungen mit Arsen- oder Phosphor-Ionen durchgeführt werden. Diese Dotierstoffe werden mit Hilfe einer Implantierung in das Substrat des Halbleiterwafers eingebracht, wobei die Ionen-Implantierung bei der Herstellung integrierter Schaltungen die vorherrschende Technologie zur Dotierung ist.

Die Dotierung wird mit Hilfe einer Maske auf die gewünschten Bereiche beschränkt. Als Maske wird üblicherweise eine photolithographisch strukturierte Resistschicht verwendet. Die Resistschicht wird mit der für die betreffende Ebene gewünschten Struktur belichtet und anschließend entwickelt, um die zur Implantierung bestimmten Bereiche freizulegen. Ionen, die außerhalb der freigelegten Bereiche auftreffen, werden in der Resistschicht gestoppt.

In einer Anlage zur Ionen-Implantierung wird der Dotierstoff zunächst in einem Plasma ionisiert. Die geladenen Teilchen werden anschließend mit Hilfe einer Beschleunigungsspannung, die beispielsweise etwa 100 kV beträgt, zur Oberfläche des Substrats des Halbleiterwafers beschleunigt. Bei genügend hoher Beschleunigungsspannung dringen die Dotieratome einige hundert Nanometer tief in das Substrat des Halbleiterwafers ein. Das Maximum der Konzentration des Dotierstoffs liegt im Inneren des Substrats. Die Ionen-Implantierung kann somit beispielsweise zur Bildung einer Wanne eines Transistors herangezogen werden, bei der eine tiefe Schicht im Substrat dotiert wird. Es ist aber auch möglich, beispielsweise eine oberflächennahe Schicht zu dotieren, indem die Energie der Ionen entsprechend gewählt wird.

Bei der Dotierung eines amorphen Festkörpers entspricht die Verteilung des implantierten Dotierstoffs im wesentlichem einem Gauß-Profil. Bei einem monokristallinem (und evtl. auch bei einem grobkörnigen polykristallinem) Substrat weicht das Konzentrationsprofil in tiefliegenden Bereichen bei kleinen Konzentrationen deutlich von einem Gauß-Profil ab. Die Dotierstoffkonzentration ist dort größer, weil Ionen, die das Substrat in Richtung einer der kristallographischen Achsen des Substrats durchdringen, wie in einem offenen Kanal geführt werden. Dieser Effekt ist am stärksten ausgeprägt, wenn die Einschussrichtung der Ionen genau mit einer Richtung einer kristallographischen Achse des Substrats zusammenfällt. Für die Erzeugung reproduzierbarer Dotierprofile ist dieser sogenannte Channeling-Effekt sehr störend. In der Praxis versucht man deshalb, den Channeling-Effekt weitestgehend zu vermeiden.

Wie in D. Widmann, H. Mader und H. Friedrich, Technologie hochintegrierter Schaltungen, Springer-Verlag, 2. Auflage 1996, Seite 228 bis 236, beschrieben wird, sind zwei Maßnahmen zur Vermeidung des Channeling-Effekts bekannt. Zum einen kann der Halbleiterwafer in der Ionenimplantationsanlage um einige Grad zur Ionenstrahlrichtung verkippt werden. Der Winkel zwischen der Ionenstrahlrichtung und der Scheibennormale, die z.B. eine kristallographische Richtung ist, beträgt ca. 5 bis 7 Grad. Die andere Maßnahme ist die Bedeckung der monokristallinen Substratoberfläche mit einer dünnen amorphen Schicht, nach deren Durchdringung die Ionen bereits eine gewisse Winkelverteilung aufweisen.

Das Implantieren unter einem Kippwinkel von beispielsweise 5 bis 7 Grad ist jedoch mit einigen Nachteilen verbunden. So führt der schräg eintreffende Ionenstrahl an den Kanten der Resistschicht je nach Einfallsrichtung zu einem Abschattungseffekt oder zu einer größeren lateralen Ausdehnung des implantierten Bereichs. Dies führt beispielsweise bei der hochenergetischen Implantation einer Wanne dazu, dass sich die Wannenbereiche keulenförmig unterhalb der Kante der Resistschicht ausdehnen. Dadurch erhöht sich der Flächenbedarf der Transistoren einer integrierten Schaltung. Die Entwurfs-Regeln zur Bildung von Wannen bei der Transistorherstellung müssen entsprechend angepasst werden.

Eine Lösung wäre die Implantation mit einem nahezu senkrecht eintreffenden Ionenstrahl, wobei die Oberfläche des Halbleitersubstrats, wie oben beschrieben, mit einer amorphen Schicht bedeckt wird, um den Channeling-Effekt zu verhindern. Bei der Herstellung integrierter Schaltungen werden jedoch häufig mehrere Implantierungsschritte hintereinander ausgeführt. So wird beispielsweise zur Bildung einer tiefen Wanne eines Transistors zuerst eine hochenergetische Implantierung durchgeführt. Anschließend wird im Bereich des Kanals des Transistors eine dünne, oberflächennahe Schicht dotiert, um die Schwellenspannung des Transistors einzustellen. Diese zweite Dotierung wird üblicherweise mit niedriger Energie durchgeführt, um zu erreichen, dass die Dotierung nur in einem eng begrenzten Gebiet durchgeführt wird. Die amorphe Schicht (auch als Screening-Schicht bezeichnet) kann jedoch nicht für hochenergetische und niederenergetische Ionenimplantierungen gleichzeitig optimiert sein. Verschiedene Screening-Schichten für unterschiedliche Implantierungsschritte erhöhen jedoch die Komplexität des Prozesses zur Herstellung einer integrierten Schaltung.

Es ist daher Aufgabe der Erfindung, ein Verfahren sowie eine integrierte Schaltung mit einem durch dieses Verfahren hergestellten Feldeffekttransistors anzugeben, das die oben genannten Probleme überwindet und eine Implantierung in einem tiefliegenden Gebiet und einem oberflächennahen Gebiet mit senkrecht zur Oberfläche eintretendem Ionenstrahl ermöglicht.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, dass bei einem Verfahren zur Implantierung eines Halbleiterwafers folgende Schritte ausgeführt werden:

  • – Bereitstellen des Halbleiterwafers mit einem Substrat;
  • – Aufbringen einer amorphen Schicht auf einer Oberseite des Substrats;
  • – Aufbringen einer antireflektierenden Abdeckschicht über der amorphen Schicht;
  • – Aufbringen einer Resistschicht über der antireflektierenden Abdeckschicht;
  • – Strukturieren der Resistschicht, um die antireflektierende Abdeckschicht oberhalb eines ersten Bereichs freizulegen;
  • – Implantieren von Ionen mit einer ersten Energie, wobei die Ionen im wesentlichen senkrecht zur Oberseite des Substrats des Halbleiterwafers auftreffen und die erste Energie und die Dicke der antireflektierenden Abdeckschicht so gewählt sind, dass die Ionen im ersten Bereich das Substrat des Halbleiterwafers bis zu einer ersten Tiefe in Form einer tiefen Wanne dotieren;
  • – Entfernen der antireflektierenden Abdeckschicht im ersten Bereich; und
  • – Implantieren von Ionen mit einer zweiten Energie, wobei die Ionen im wesentlichen senkrecht zur Oberseite des Substrats des Halbleiterwafers auftreffen und die zweite Energie und die Dicke der amorphen Schicht so gewählt sind, dass die Ionen im ersten Bereich das Substrat des Halbleiterwafers bis zu einer zweiten Tiefe in Form einer oberflächennahen Schicht dotieren, wobei die zweite Tiefe kleiner als die erste Tiefe ist.

Gemäß der Erfindung wird ein mehrschichtiger Aufbau zur Maskierung der Implantation verwendet. Die Resistschicht wird dabei so strukturiert, dass der zu implantierende erste Bereich freigelegt ist. Während der Implantation mit Ionen der ersten Energie wirkt die antireflektierende Abdeckschicht als Screening-Schicht. Somit wird der Channeling-Effekt bei der Implantierung verhindert bzw. stark unterdrückt. Nach der ersten, hochenergetischen Implantation wird die antireflektierende Abdeckschicht im ersten Bereich geöffnet. Es erfolgt anschließend eine Implantation mit Ionen der zweiten Energie, beispielsweise zur Einstellung der Schwellenspannung eines Transistors. Eine darunter liegende amorphe Schicht verhindert den Channeling-Effekt bei dieser Implantierungsstufe. Gemäß einer Ausführungsform wird beim Schritt des Implantierens der Ionen die erste Energie so gewählt, dass die erste Tiefe ungefähr 300 nm bis 1 &mgr;m beträgt.

Gemäß dieser Vorgehensweise eignet sich das Verfahren beispielsweise zur Bildung einer tiefen Wanne eines PMOS- oder NMOS-Transistors, die üblicherweise in dotierten Wannen gebildet werden, die eine entsprechende Tiefe aufweisen.

Gemäß einer weiteren bevorzugten Ausführungsform wird beim Schritt des Implantierens der Ionen die zweite Energie so gewählt, dass die zweite Tiefe weniger als 100 nm, vorzugsweise ungefähr 10 nm, beträgt.

Gemäß dieser Vorgehensweise kann das Verfahren zur Anpassung der Schwellenspannung eine Dotierung eines Source/Drain-Kanalbereichs eines Transistors durchführen.

In einer weiteren Ausführungsform wird der Schritt des Implantierens der Ionen mit der ersten Energie mit Phosphor-, Arsen- oder Bor-Ionen durchgeführt, wobei die erste Energie ungefähr 500 keV beträgt.

Gemäß dieser Vorgehensweise lässt sich eine tiefe n-dotierte oder p-dotierte Wanne zur Herstellung eines Transistors bilden.

In einer weiteren bevorzugten Ausführungsform wird der Schritt des Aufbringens der antireflektierenden Schicht so ausgeführt, dass die antireflektierende Schicht vorzugsweise im UV-Bereich eine antireflektierende Eigenschaft aufweist.

Im Zuge der sich ständig steigernden Strukturauflösung bei der Herstellung integrierter Schaltungen wird zukünftig die Resistmaske bei der Ionenimplantation im UV-Bereich strukturiert werden. Die Verwendung einer antireflektierenden Abdeckschicht im UV-Bereich erhöht das Prozessfenster bei der Photolithographie, beispielsweise den Dosis- oder Fokus-Spielraum.

Gemäß einer weiteren bevorzugten Ausführungsform wird die Dicke der antireflektierenden Schicht so gewählt, dass beim Schritt des Implantierens der Ionen mit der ersten Energie die an der Kante der strukturierten Resistschicht gestreuten Ionen in der antireflektierenden Schicht gestoppt werden.

Gemäß dieser Vorgehensweise kann sichergestellt werden, dass während des ersten Implantationsschrittes die an der Kante der Resistschicht gestreuten Ionen nicht im Bereich des Leitungskanals des zu bildenden Transistors zu liegen kommen. Eine Dotierung dieses Bereiches würde die Schwellenspannung des Transistors beeinflussen. Damit ergeben sich lokale Variationen der Schwellenspannung, die vom Abstand des Transistors zur Grenze der Wanne abhängen. Dies würde zu wenig reproduzierbaren Schwellenspannungen bestimmter Transistoren führen, die mitunter den Ausfall einer integrierten Schaltung hervorrufen könnten. Gemäß der Erfindung werden die Ionen in der antireflektierenden Schicht gestoppt, so dass sie nicht durch die amorphe Schicht in den Bereich des Leitungskanals des zu bildenden Transistors durchtreten können.

Besonders vorteilhaft erweist sich die Erfindung bei einer integrierten Halbleiterschaltung, die wenigstens einen Feldeffekttransistor aufweist, dessen Wanne und dessen dotierter Bereich zur Festlegung seiner Schwellenspannung mit dem erfindungsgemäßen Verfahren gebildet sind.

Auf Grund des senkrecht einfallenden Ionenstrahls kann der Abstand der Wannen möglichst klein gehalten werden. Dies führt zu einer Reduktion der Größe der integrierten Halbleiterschaltung. Da gemäß der Erfindung der Channeling-Effekt durch die Verwendung einer antireflektierenden Schicht ausgeschlossen ist, verbessert sich die Definition der Wanne in der Tiefe. Da eventuell an der Kante der Resistschicht gestreute Ionen in der antireflektierenden Schicht gestoppt werden, ist die Schwellenspannung des Transistors mit dem zweiten Implantationsschritt mit der zweiten Energie gut einstellbar und es sind insbesondere keine lokalen Variationen zu beobachten.

Besonders vorteilhaft erweist sich die Verwendung des erfindungsgemäßen Verfahrens zur Bildung eines Transistors, bei dem nach dem Schritt des Bereitstellens des Halbleiterwafers folgende Schritte ausgeführt werden:

  • – Ätzen eines Grabens in die Oberseite des Substrats, wobei der Graben den ersten Bereich umschließt, der das aktive Gebiet des zu bildenden Transistors definiert; und
  • – Füllen des Grabens mit einem Isolationsmaterial bis zur Oberseite des Substrats,
bei dem der Schritt des Aufbringens der amorphen Schicht umfasst, die amorphe Schicht oberhalb des Grabens aufzubringen; und bei dem nach dem Schritt des Implantierens von Ionen mit einer zweiten Energie folgende Schritte ausgeführt werden:
  • – Entfernen der antireflektierenden Schicht und der amorphen Schicht;
  • – Bilden eines Gate-Dielektrikums oberhalb der oberflächennahen Schicht;
  • – Bilden einer Gateelektrode oberhalb des Gate-Dielektrikums; und
  • – Implantieren eines Source/Drain-Gebiets in der tiefen Wanne.

Mittels des erfindungsgemäßen Verfahrens ist es auch möglich, ein Verfahren zur Implantierung einer Vielzahl von Halbleiterwafern anzugeben. Dabei werden folgende Schritte ausgeführt:

  • – Bereitstellen der Vielzahl von Halbleiterwafern;
  • – Bereitstellen einer Ionenstrahlanlage, die geeignet ist, Ionen mit einer ersten Energie und Ionen mit einer zweiten Energie aus einer Ionenquelle zu liefern;
  • – Bereitstellen einer Implantierungsanlage, die für jeden der Vielzahl von Halbleiterwafern jeweils einen Substrathalter aufweist, wobei die Substrathalter kreisförmig auf einer drehbaren Scheibe nebeneinanderliegend angeordnet sind, die im wesentlichen senkrecht zum Ionenstrahl der Ionenstrahlanlage angeordnet ist; und
  • – Anordnen der Vielzahl der Halbleiterwafer auf den jeweiligen Substrathaltern, wobei für jeden der Vielzahl von Halbleiterwafern ein Verfahren nach einem der Ansprüche 1 bis 12 ausgeführt wird.

Gemäß dieser Vorgehensweise ist es möglich, mehrere Halbleiterwafer gleichzeitig in einer Implantierungsanlage zu dotieren. Da auf Grund der antireflektierenden Schichten auf den Halbleiterwafern Channeling-Effekte grundsätzlich ausgeschlossen sind, ist es nicht zwingend notwendig, die Oberseite der Halbleiterwafer in einem genau definierten Winkel zur Ionenstrahlanlage auszurichten. Insbesondere bei einer Implantierung, bei der der Channeling-Effekt bewusst nicht verhindert wurde, würde eine kleine Verkippung der Halbleiterwafer zu unterschiedlichen Implantierungsprofilen führen. Dies würde die Reproduzierbarkeit der integrierten Schaltung deutlich reduzieren, was zu höheren Produktionskosten führen würde.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird nun anhand der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigen:

1A bis 1C eine Ausführungsform eines erfindungsgemäßen Verfahrens zur Implantierung eines Halbleiterwafers, wobei jeweils schematisch Querschnittsansichten des Halbleiterwafers in verschiedenen Stufen des Verfahrens gezeigt sind,

2 in einem Diagramm mehrere Konzentrationsprofile in Abhängigkeit von der Tiefe im Substrat,

3A bis 3C eine weitere Ausführungsform des erfindungsgemäßen Verfahrens, wobei jeweils schematisch Querschnittsansichten eines Halbleiterwafers in verschiedenen Stufen des Verfahrens gezeigt sind,

4 schematisch eine Querschnittsansicht eines Halbleiterwafers,

5 eine Ionenimplantationsanlage mit einer Vielzahl von Halbleiterwafern und

6 in einem Diagramm mehrere Konzentrationsprofile in Abhängigkeit von der Tiefe im Substrat bei der Dotierung von Halbleiterwafern mit einer Ionenimplantationsanlage.

Die Erfindung wird beispielhaft an einem Verfahren zur Implantierung eines Halbleiterwafers erläutert, wobei in einem ersten Implantationsschritt eine tiefe wannenförmige Struktur dotiert wird und in einem zweiten Implantationsschritt eine oberflächennahe Dotierschicht gebildet wird. Die Erfindung lässt sich jedoch auch für andere Dotierungen bzw. Dotierprofile anwenden, wie z.B. beim Dotieren eines Source- oder Drain-Gebietes bei der Herstellung von Transistoren.

In 1A ist schematisch ein Querschnitt durch einen Halbleiterwafer 5 gezeigt, der Ausgangspunkt des erfindungsgemäßen Verfahrens ist. Der Halbleiterwafer 5 umfasst ein Substrat 10, das beispielsweise aus monokristallinem Silizium besteht. Unter Substrat 10 ist aber in diesem Zusammenhang auch eine epitaktische monokristalline Schicht zu verstehen, die auf der Oberseite des Substrats aufgebracht wurde. Der Siliziumkristall des Substrats 10 ist relativ zur Oberflächennormale in einer Kristallhauptachse ausgerichtet. Dies ist in kristallographischer Notation beispielsweise die 100-Richtung des Siliziumkristall.

In einem ersten Schritt wird auf der Oberseite des Substrats 10 eine amorphe Schicht 20 aufgebracht. Dies wird beispielsweise mittels Aufwachsen einer Siliziumschicht erreicht, die anschließend thermisch oxidiert wird. Ein CVD-Verfahren, bei dem Siliziumdioxid aus einer gasförmigen Phase auf der Oberseite des Substrats 10 konform abgeschieden wird, oder andere dem Fachmann bekannte Verfahren sind ebenfalls denkbar.

In einem nächsten Schritt wird über der amorphen Schicht 20 eine antireflektierende Abdeckschicht 22 aufgebracht. In der Technik sind anorganische oder organische Verbindungen bekannt, die als Ausgangsmaterial der antireflektierenden Abdeckschicht 22 dienen. Diese Materialien weisen im optischen oder im Ultraviolett-Bereich eine geringe Reflektivität auf. Über der antireflektierenden Abdeckschicht 22 wird nachfolgend in einem nächsten Prozess-Schritt eine Resistschicht 24 beispielsweise durch Aufschleudern aufgebracht.

Anschließend wird mit einem photolithographischen Projektionsapparat die Resistschicht 24 oberhalb eines ersten Bereichs 12 belichtet. Nach einem Ätzschritt wird die Resistschicht 24 so strukturiert, dass die antireflektierende Abdeckschicht 22 oberhalb des ersten Bereichs 12 freiliegt. Dies ist in 1b gezeigt. Das Strukturieren der Resistschicht 24 wird mit einem Projektionsapparat durch eine Belichtung der Resistschicht 24 im UV-Bereich ausgeführt. Der erste Bereich 12 weist beispielsweise eine Fläche von weniger als 1 &mgr;m2 auf.

In einem nächsten Schritt erfolgt eine Ionenimplantierung mit hochenergetischen Ionen einer ersten Energie. Die Ionen treffen im wesentlichen senkrecht zur Oberseite des Substrats 10 des Halbleiterwafers 5 auf. Die Dicke der antireflektierenden Abdeckschicht 22 ist dabei so gewählt, dass die Ionen im ersten Bereich 12 das Substrat 10 bis zu einer ersten Tiefe 26 in Form einer tiefen Wanne 28 dotieren. Die antireflektierende Abdeckschicht 22 wirkt während dem hochenergetischem Implantieren als Screening-Schicht. Wird beispielsweise die Implantierung mit 500 keV Phosphor-Ionen durchgeführt, muss die antireflektierende Schicht 22 eine Dicke von etwa 115 nm aufweisen. Die Dicke der amorphen Siliziumschicht wird üblicherweise in einem Bereich von ungefähr 10 nm gewählt. Für die Dicke der Resistschicht gilt, dass die Ionen außerhalb des ersten Bereichs 12 in der Resistschicht 24 gestoppt werden können.

Im Ergebnis erhält man im ersten Bereich 12 des Substrats 10 eine bis zu einer ersten Tiefe 26 dotierte Wanne 28. Bei der Verwendung von beispielsweise 500 keV Phosphor-Ionen beträgt die erste Tiefe etwa 1 &mgr;m, wobei das Maximum des Konzentrationsprofils bei etwa 600 nm liegt.

In einem nächsten Schritt, der in 1c gezeigt ist, wird die antireflektierende Abdeckschicht 22 im ersten Bereich 12 beispielsweise durch Ätzen entfernt.

Anschließend erfolgt ein Implantieren von Ionen mit einer zweiten Energie, wobei die Ionen wiederum im wesentlichen senkrecht zur Oberseite des Substrats 10 des Halbleiterwafers 5 auftreffen. Bei diesem zweiten Implantationsschritt handelt es sich um niederenergetisches Implantieren, wobei eine dünne oberflächennahe Schicht dotiert wird. Die zweite Tiefe 30 der oberflächennahen Schicht 32 beträgt beispielsweise 10 nm. Die Ionenimplantierung wird beispielsweise mit Phosphor-, Arsen- oder Bor-Ionen durchgeführt. Die amorphe Schicht 20 wirkt dabei als Screening-Schicht, wobei auf Grund ihrer geringen Dicke eine sehr dünne Schicht dotiert werden kann ohne auf Grund von Vielfachstreuungen in der amorphen Schicht eine Aufweitung zu beobachten.

In 2 sind mehrere Konzentrationsprofile gezeigt, die durch eine Simulationsrechnung gewonnen wurden. Das erste Konzentrationsprofil 34 entspricht dabei einer Implantierung, die ohne die Verwendung einer antireflektierenden Schicht 22 oder einer amorphen Schicht 20 bei einem senkrechten Eintreffen der Ionen erfolgt ist. Bei einem senkrechten Einfall ohne Screening-Schichten beobachtet man den Channeling-Effekt, wie in 2 gezeigt. Das erste Konzentrationsprofil 34 weist nur im Bereich des Maximums der Ionenkonzentration (bei etwa 0,8 &mgr;m) ein Gaußförmiges Profil auf, das jedoch bei kleineren Konzentrationen deutlich von einer Gaußförmigen Verteilung abweicht.

Bei der Berechnung eines zweiten Konzentrationsprofils 36 wurde angenommen, dass der Ionenstrahl unter einem Winkel von 7 Grad relativ zur Oberflächennormalen des Halbleiterwafers 5 auftrifft. Es wurde wiederum keine Screening-Schicht verwendet, das zweite Konzentrationsprofil 36 zeigt eine Gaußförmige Form mit einem Maximum bei etwa 0,7 &mgr;m.

Das Konzentrationsprofil gemäß der Erfindung ist in 2 als drittes Konzentrationsprofil 38 dargestellt. Man erkennt, dass die Unterschiede zum zweiten Konzentrationsprofil 36 minimal sind. Auf Grund des Energieverlustes der Ionen beim Durchgang durch die antireflektierende Schicht, die in diesem Beispiel 115 nm dick ist, verschiebt sich die Lage der maximalen Konzentration um etwa 60 nm. Dies ist jedoch in praktischen Anwendungsfällen unbedeutend und kann durch geeignete Wahl der ersten Energie ausgeglichen werden. Wie man in 2 erkennen kann, führt ein Implantieren von hochenergetischen Ionen durch die antireflektierende Schicht trotz eines senkrechten Einfallswinkels zu keinem Channeling-Effekt.

Das bisher beschriebene Verfahren lässt sich besonders vorteilhaft zur Herstellung von Transistoren verwenden. Dazu sind in den 3A bis 3C diejenigen Prozessschritte gezeigt, die zusätzlich zu den Prozessschritten gemäß 1A bis 1C ausgeführt werden müssen, um einen MOS-Transistor herstellen zu können.

In einem CMOS-Prozess werden die verschiedenen Transistoren üblicherweise durch einen Isolationsgraben (im Englischen shallow trench isolation genannt) zu benachbarten Transistoren isoliert. Dazu wird vor dem Aufwachsen der Siliziumoxidschicht als amorphe Schicht 20 ein Graben 14 in die Oberseite des Substrats geätzt, wobei der Graben den ersten Bereich 12 umschließt. Der erste Bereich 12 definiert das aktive Gebiet des zu bildenden Transistors.

Anschließend wird, wie in 3A gezeigt, der Graben 14 mit einem Isolationsmaterial 16 bis zur Oberseite des Substrats 10 gefüllt. Als Füllmaterial kann bei diesem Schritt beispielsweise Siliziumdioxid verwendet werden.

Anschließend wird, wie auch bei der Prozessführung gemäß 1, die amorphe Schicht oberhalb des Grabens 14 und des Substrats 10 des Halbleiterwafers 5 aufgebracht. Die weiteren Schritte, die sich an die Prozessführung gemäß 1C anschließen, sind in 3B und 3C gezeigt. Nach dem Implantieren der Ionen mit der zweiten Energie wird die antireflektierende Schicht 22 und die amorphe Schicht 20 entfernt.

Nach dem Aufbringen eines Gate-Dielektrikums 44 oberhalb der oberflächennahen Schicht 32 und anschließender Gate-Stack Definition zur Bildung einer Gate-Elektrode 46 wird ein Source-Gebiet 40 und ein Drain-Gebiet 42 in die tiefe Wanne 28 in einem weiteren Implantierungsschritt gebildet (üblicherweise selbstjustiert zum Gate-Stack).

Weitere Schritte, wie z.B. thermische Oxidation zur Bildung des Gatedielektrikum oder Nitridierung, sind dem Fachmann bei der Herstellung von Transistoren bekannt und werden hier nicht ausführlich erläutert.

Die tiefe Wanne 28 kann beispielsweise p- oder n-dotiert sein, wobei das Source-Gebiet 40 und das Drain-Gebiet 42 eine entgegengesetzte Dotierung zur Wanne 28 aufweisen. Die oberflächennahe Schicht 32 liegt direkt unter dem Gate-Dielektrikum 44 und der Gate-Elektrode 46. Auf Grund dieser Dotierung ändert sich die Schwellenspannung des Transistors, so dass diese genau eingestellt werden kann. Diese Anpassung der Schwellenspannung mittels einer dotierten Schicht ist in der Technik üblich. Sie wird sowohl bei selbstleitenden FETs als auch bei selbstsperrenden FETs angewandt.

Auf Grund des erfindungsgemäßen Verfahrens wurde die Dotierung der Wanne 28 mit senkrecht einfallenden Ionen durchgeführt, ohne unter einem Channeling-Effekt zu leiden. Damit ist das Wannengebiet in seiner lateralen Ausdehnung sehr genau definiert, insbesondere treten keine Abschattungseffekte oder Unterschneidungseffekte auf, wie bei der Schrägimplantation. Dies wurde auf vorteilhafte Weise durch das Einführen einer antireflektierenden Schicht 22 als Screening-Schicht erreicht.

Wie bereits erwähnt ergeben sich durch die antireflektierende Schicht auch bei der photolithographischen Strukturierung der Resistschicht viele Vorteile. Die Verwendung der antireflektierenden Schicht 22 bewirkt aber auch noch eine weitere Verbesserung bei der Herstellung von Transistoren, wie im nächsten Abschnitt erläutert wird.

In 4 ist die Dotierung der Wanne 28 nach einem in der Technik bekannten Verfahren gezeigt. Bei der Dotierung der Wanne 28 im Bereich 12 ist zu Begrenzung die Resistschicht 24 vorgesehen. Zur Illustration sind in die Wanne 28 bereits das Source-Gebiet 40 und das Drain-Gebiet 42 eingezeichnet. Über dem Source-Gebiet 40 und dem Drain-Gebiet 42 ist zur Verdeutlichung gestrichelt die Lage der späteren Gate-Elektrode 46 mit darunterliegendem Gate-Dielektrikum 44 eingezeichnet. Bei der Ionenimplantierung zur Bildung des Wannengebietes 28 können Ionen auch an der Kante der Resistschicht 24 beispielsweise am Punkt 50 oder am Punkt 50' gestreut werden. Ein Teil der gestreuten Ionen, in 4 mit den Pfeilen 54 bezeichnet, treffen auf das Kanalgebiet des Transistors zwischen Source 40 und Drain 42. Diese Ionen bewirken, ähnlich wie die Ionen bei der Implantierung der oberflächennahen Schicht 32, eine Veränderung der Schwellenspannung.

Bei einer Prozessführung gemäß 4 beobachtet man somit lokale Variationen der Schwellenspannungen auf einem Halbleiterwafer, die insbesondere auch von dem Abstand 48 zur Kante der Resistschicht 24 abhängen. Insbesondere wird die Konzentration der in das Kanalgebiet gestreuten Ionen mit kleiner werdendem Abstand 48 zunehmen, was in 4 durch das grau schattierte Band im Kanalbereich zwischen Source 40 und Drain 42 angedeutet ist.

Bei einer Prozessführung gemäß der Erfindung werden die an der Kante der Resistschicht 24 gestreuten Ionen in der antireflektierenden Schicht 22 absorbiert. Dadurch treten keine Variationen der Schwellenspannungen der Transistoren auf. Die mit dem erfindungsgemäßen Verfahren hergestellten Transistoren weisen eine deutlich bessere Uniformität in der Schwellenspannung auf, was zu höherer Gutausbeute und somit niedrigeren Herstellungskosten führt.

Das erfindungsgemäße Verfahren eignet sich insbesondere auch zur Implantierung einer Vielzahl von Halbleiterwafern, die in einer Implantierungsanlage gleichzeitig mit Ionen bestrahlt werden. In 5 ist eine Implantierungsanlage 55 gezeigt, die eine Ionenstrahlanlage 60 umfasst. Die Ionenstrahlanlage 60 weist eine Ionenquelle auf und ist geeignet, in einem Ionenstrahl 56 Ionen mit der ersten Energie und Ionen mit der zweiten Energie zu liefern.

Die Implantierungsanlage 55 weist für jeden zu prozessierenden Halbleiterwafer 5 einen Substrathalter 62 auf. Die Substrathalter 62 sind kreisförmig auf einer Scheibe 58 nebeneinander liegend angeordnet. Die Scheibe wird mit den Halbleiterwafern gegenüber der Ionenstrahlanlage 60 angebracht. Die Oberflächennormale der Scheibe 58 ist senkrecht zur Strahlrichtung des Ionenstrahls 56 ausgerichtet, wobei der Ionenstrahl 56 um den Radius der kreisförmigen Anordnung der Halbleiterwafer zum Mittelpunkt der Scheibe 58 versetzt ist, um an einer Stelle auf die kreisförmig angeordneten Halbleiterwafer 5 zu treffen.

Im Zentrum der Scheibe 58 befindet sich auf der der Ionenstrahlanlage abgewandten Seite ein Motor 59, der die Scheibe 58 während der Ionenimplantation entlang der Richtung 63 in Drehung versetzt. Dadurch gelangen sukzessive alle Halbleiterwafer 5 auf der Scheibe 58 in den Ionenstrahl 56 und werden gemeinsam einem Dotierschritt unterzogen.

Prinzipiell kann die Erfindung auch bei einer Implantierungsanlage 55 angewendet werden, die nur die Dotierung eines einzelnen Halbleiterwafers 5 vornehmen. Der Vorteil besteht hierbei in der Unempfindlichkeit bezüglich Winkelstreuung der Ionen aus der Ionenstrahlanlage 60.

Innerhalb einer Implantierungsanlage ist die Lage des Ionenstrahls zu der Kristallorientierung der Halbleiterwafer 5 üblicherweise nur in einem Winkelbereich von 1 bis 2 Grad zu kontrollieren. Da bei der ersten hochenergetischen Implantierung die Ionen durch die antireflektierende Schicht 22 treten, weisen diese vor Eintreten in das Substrat 10 eine Winkelverteilung auf, die größer ist als die Unsicherheiten in der Platzierung der Halbleiterwafer 5. Somit lässt sich in einer kostengünstigen Implantierungsanlage eine Vielzahl von Halbleiterwafern 5 implantieren.

Im Ergebnis erhält man für einen Halbleiterwafer, der im Zentrum der Implantierungsanlage liegt, das gleiche Dotierungsprofil wie bei einem Halbleiterwafer, der am Rand der Implantierungsanlage angeordnet wird. Dies ist in 6 gezeigt. Die beiden Konzentrationsprofile 64 und 66 entsprechen dabei einem Halbleiterwafer am Rand bzw. in der Mitte. Die Simulationsrechnung zeigt, dass keine signifikanten Unterschiede auftreten.

5Halbleiterwafer 10Substrat 12erster Bereich 14Graben 16Isolationsmaterial 17amorphe Schicht 22Abdeckschicht 24Resistschicht 26erste Tiefe 28Wanne 30zweite Tiefe 32oberflächennahe Schicht 34erstes Konzentrationsprofil 36zweites Konzentrationsprofil 38drittes Konzentrationsprofil 40Source-Gebiet 42Drain-Gebiet 44Gate-Dielektrikum 46Gate-Elektrode 48Abstand 50, 50'Streuzentrum 54gestreute Ionen 55Implantationsanlage 56Ionenstrahl 58Scheibe 59Motor 60Ionenstrahlanlage 62Substrathalter 63Drehrichtung 64viertes Konzentrationsprofil 66fünftes Konzentrationsprofi

Anspruch[de]
  1. Verfahren zur Implantierung eines Halbleiterwafers, umfassend folgende Schritte:

    – Bereitstellen des Halbleiterwafers (5) mit einem Substrat (10);

    – Aufbringen einer amorphen Schicht (20) auf einer Oberseite des Substrats (10);

    – Aufbringen einer antireflektierenden Abdeckschicht (22) über der amorphen Schicht (20);

    – Aufbringen einer Resistschicht (24) über der antireflektierenden Abdeckschicht (22);

    – Strukturieren der Resistschicht (24), um die antireflektierende Abdeckschicht (22) oberhalb eines ersten Bereichs (12) freizulegen;

    – Implantieren von Ionen mit einer ersten Energie, wobei die Ionen im wesentlichen senkrecht zur Oberseite des Substrats (10) des Halbleiterwafers (5) auftreffen und die erste Energie und die Dicke der antireflektierenden Abdeckschicht (22) so gewählt sind, dass die Ionen im ersten Bereich das Substrat (10) des Halbleiterwafers (5) bis zu einer ersten Tiefe (26) in Form einer tiefen Wanne (28) dotieren;

    – Entfernen der antireflektierenden Abdeckschicht (22) im ersten Bereich (12); und

    – Implantieren von Ionen mit einer zweiten Energie, wobei die Ionen im wesentlichen senkrecht zur Oberseite des Substrats (10) des Halbleiterwafers (5) auftreffen und die zweite Energie und die Dicke der amorphen Schicht (20) so gewählt sind, dass die Ionen im ersten Bereich (12) das Substrat (10) des Halbleiterwafers (5) bis zu einer zweiten Tiefe (30) in Form einer oberflächennahen Schicht (32) dotieren, wobei die zweite Tiefe (30) kleiner als die erste Tiefe (26) ist.
  2. Verfahren nach Anspruch 1, bei dem beim Schritt des Implantierens der Ionen die erste Energie so gewählt wird, dass die erste Tiefe ungefähr 300 nm bis 1 &mgr;m beträgt.
  3. Verfahren nach Anspruch 2, bei dem beim Schritt des Implantierens der Ionen die zweite Energie so gewählt wird, dass die zweite Tiefe weniger als 100 nm, vorzugsweise ungefähr 10 nm, beträgt.
  4. Verfahren nach Anspruch 1, bei dem der Schritt des Implantierens der Ionen mit der ersten Energie mit Phosphor-, Arsen-, Antimon-, Indium- oder Bor-Ionen durchgeführt wird, wobei die erste Energie ungefähr 500 keV beträgt.
  5. Verfahren nach Anspruch 1, bei dem der Schritt des Implantierens der Ionen mit der zweiten Energie mit Phosphor-, Arsen-, Antimon- oder Indium- oder Bor-Ionen durchgeführt wird, wobei die zweite Energie ungefähr 5 bis 40 keV beträgt.
  6. Verfahren nach Anspruch 4, bei dem der Schritt des Aufbringens der antireflektierenden Schicht so ausgeführt wird, dass die antireflektierende Schicht mit einer Dicke im Bereich von 50 bis 200 nm, vorzugsweise von 100 nm bis 120 nm, aufgebracht wird.
  7. Verfahren nach Anspruch 1, bei dem der Schritt des Strukturierens der Resistschicht so ausgeführt wird, dass der erste Bereich eine Fläche von weniger als 1 &mgr;m2 aufweist.
  8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem der Schritt des Aufbringens der antireflektierenden Schicht so ausgeführt wird, dass die antireflektierende Schicht im UV-Bereich eine antireflektierende Eigenschaft aufweist.
  9. Verfahren nach Anspruch 8, bei dem der Schritt des Aufbringens der Resistschicht so ausgeführt wird, dass die Resistschicht zur Strukturierung im UV-Bereich geeignet ist.
  10. Verfahren nach Anspruch 9, bei dem der Schritt des Strukturierens der Resistschicht mittels eines lithographischen Projektionsapparates ausgeführt wird, der eine Belichtung der Resistschicht im UV-Bereich durchführt.
  11. Verfahren nach einem der Ansprüche 1 bis 10, bei dem die Dicke der antireflektierenden Schicht so gewählt wird, dass beim Schritt des Implantierens der Ionen mit der ersten Energie die an der Kante der strukturierten Resistschicht gestreuten Ionen in der antireflektierenden Schicht gestoppt werden.
  12. Verfahren nach einem der Ansprüche 1 bis 10, bei dem der Schritt des Aufbringens der amorphen Schicht (20) durch Aufbringen einer Siliziumdioxidschicht mittels Aufwachsen und thermischer Oxidation einer Silizium-Schicht durchgeführt wird.
  13. Integrierte Halbleiterschaltung, die wenigstens einen Feldeffekttransistor aufweist, dessen Wanne und dessen dotierter Bereich zur Festlegung seiner Schwellenspannung mit einem Verfahren gemäß einem der Ansprüche 1 bis 12 gebildet sind.
  14. Verfahren nach einem der Ansprüche 1 bis 12 zur Bildung eines Transistors, bei dem nach dem Schritt des Bereitstellens des Halbleiterwafers folgende Schritte ausgeführt werden:

    – Ätzen eines Grabens in die Oberseite des Substrats, wobei der Graben den ersten Bereich (12) umschließt, der das aktive Gebiet des zu bildenden Transistors definiert; und Füllen des Grabens mit einem Isolationsmaterial (16) bis zur Oberseite des Substrats,

    bei dem der Schritt des Abscheidens der amorphen Schicht umfasst, die amorphe Schicht oberhalb des Grabens abzuscheiden; und bei dem nach dem Schritt des Implantierens von Ionen mit einer zweiten Energie folgende Schritte ausgeführt werden:

    – Entfernen der antireflektierenden Schicht und der amorphen Schicht;

    – Bilden eines Gate-Dielektrikums oberhalb der oberflächennahen Schicht (32);

    – Bilden einer Gateelektrode oberhalb des Gate-Dielektrikums; und

    – Implantieren eines Source/Drain-Gebiets in der tiefen Wanne.
  15. Verfahren zur Implantierung einer Vielzahl von Halbleiterwafern umfassend:

    – Bereitstellen der Vielzahl von Halbleiterwafern (5);

    – Bereitstellen einer Ionenstrahlanlage, die geeignet ist, Ionen mit einer ersten Energie und Ionen mit einer zweiten Energie zu liefern;

    – Bereitstellen einer Implantierungsanlage, die für jeden der Vielzahl von Halbleiterwafern (5) jeweils einen Substrathalter (62) aufweist, wobei die Substrathalter (62) kreisförmig auf einer drehbaren Scheibe (58) nebeneinanderliegend angeordnet sind, die im wesentlichen senkrecht zum Ionenstrahl der Ionenstrahlanlage angeordnet ist; und

    – Anordnen der Vielzahl der Halbleiterwafer (5) auf den jeweiligen Substrathaltern, wobei für jeden der Vielzahl von Halbleiterwafern ein Verfahren nach einem der Ansprüche 1 bis 12 ausgeführt wird.
Es folgen 5 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com