Warning: fopen(111data/log202009291312.log): failed to open stream: No space left on device in /home/pde321/public_html/header.php on line 107

Warning: flock() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 108

Warning: fclose() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 113
Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise - Dokument DE102004047045A1
 
PatentDe  


Dokumentenidentifikation DE102004047045A1 24.05.2006
Titel Verfahren zur Herstellung einer gedruckten Leiterplatte in paralleler Weise
Anmelder Samsung Electro - Mechanics Co., Ltd., Kyonggi, KR
Erfinder Mok, Jee-Soo, Cheongju, KR;
Sun, Byung-Kook, Seoul/Soul, KR;
Song, Chang-Kyu, Daejeon, KR;
Park, Jung-Heyoung, Cheongju, KR;
Maeng, Duck-Young, Cheongju, KR;
Kim, Tae-Hoon, Daejeon, KR
Vertreter Kahlhöfer - Neumann - Herzog - Fiesser, 80331 München
DE-Anmeldedatum 28.09.2004
DE-Aktenzeichen 102004047045
Offenlegungstag 24.05.2006
Veröffentlichungstag im Patentblatt 24.05.2006
IPC-Hauptklasse H05K 3/46(2006.01)A, F, I, 20051017, B, H, DE
Zusammenfassung Die Erfindung betrifft ein Verfahren zur Herstellung einer gedruckten Leiterplatte in einer parallelen Weise, welches die Verfahrensschritte: Ausbilden einer ersten Schaltungsschicht mit einem ersten Durchgangsloch für eine elektrische Verbindung zwischen hierzu Ober- und Unterseiten, auf welcher eine erste Schaltungsstruktur gebildet wird; Auftragen eines Isolators auf die eine Seite der ersten Schaltungsschicht zur Isolation der ersten Schaltungsschicht von anderen Schaltungsschichten; Ausbilden einer zweiten Schaltungsschicht mit einem zweiten Durchgangsloch für eine elektrische Verbindung zwischen hierzu Ober- und Unterseiten, auf welcher eine zweite Schaltungsstruktur gebildet wird; vorübergehendes Laminieren der zweiten Schaltungsschicht auf eine Seite der ersten Schaltungsschicht, auf welcher der Isolator aufgetragen ist; und Zusammendrücken der ersten und zweiten Schaltungsschichten umfasst. Die Erfindung zeichnet sich dadurch aus, dass mit ihr komplexe Schaltungsstrukturen mit großer Integrationsdichte auf einfache und preiswerte Weise mit der Möglichkeit einer im Vergleich zu bekannten Herstellungsverfahren im Prozessverlauf späteren Schaltungsinspektion herstellbar sind.

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer gedruckten Vielschicht-Leiterplatte (Vielschicht-PCB). Insbesondere betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer gedruckten Vielschicht-Leiterplatte, bei welcher im Gegensatz zur Herstellung von Vielschicht-PCB unter Verwendung einer konventionellen Aufbauweise eine Mehrzahl von Schaltungsschichten (Schichten auf welchen Schaltungsstrukturen gebildet werden) mit hieran befestigten Isolationsschichten in einer hinsichtlich separater Prozessschritte parallelen Weise gebildet und einmalig verklebt wird.

Im Hinblick auf den Trend zu kleinen, schmalen, hochintegrierten, gepackten und tragbaren elektronischen Geräten wird eine Realisierung von feinstrukturierten, miniaturisierten, und gepackten Vielschicht-PCB angestrebt. Folglich werden Materialien, die für Vielschicht-PCB eingesetzt werden, ausgetauscht und die Anzahl der Schichten, die eine Vielschicht-PCB konstituieren, erhöht, um eine feine Struktur auf der Vielschicht-PCB zu bilden, eine Zuverlässigkeit der Vielschicht-PCB sicherzustellen und die Designdichte der Vielschicht-PCB zu erhöhen. In Bezug auf elektronische Komponenten kann ein elektronisches Teil des Dual In-line Gehäusestyps (Dual In-line Package: DIP) durch ein elektronisches Teil des Typs einer oberflächenmontierten Technologie (Surface Mount Technology: SMT) ersetzt werden, wodurch eine Trägerdichte auf dem elektronischen Teil schrittweise vergrößert wird. Darüber hinaus besteht ein Bedürfnis, eine ausgefeilte Technologie für ein Design von komplexen PCB bereitzustellen, da sie für neuartige tragbare und vielseitige elektronische Geräte benötigt wird, welche in der Lage sind, bewegte Bilder und große Datenmengen online zu verarbeiten.

Eine gedruckte Leiterplatte (PCB) wird nach folgenden Typen klassifiziert: eine einseitige Leiterplatte, bei der ein Leiter nur auf einer Seite eines isolierenden Substrats ausgebildet ist, eine zweiseitige Leiterplatte, bei der jeweils Leiter auf beiden Seiten des isolierenden Substrats ausgebildet sind, und eine Vielschicht-Leiterplatte, bei welcher Leiter in vielen Schichten ausgebildet sind. Herkömmlicherweise wurden einseitige Leiterplatten häufig eingesetzt, da die elektronischen Teile üblicherweise einfache Strukturen hatten und deren Schaltungsstrukturen nicht kompliziert waren. Neuerdings werden jedoch zweiseitige Leiterplatten oder Vielschicht-Leiterplatten (MLB: multilayer PCB) entsprechend dem gesteigerten Bedürfnis nach komplizierten, hochintegrierten und miniaturisierten Schaltkreisen eingesetzt. Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung dieser Vielschicht-Leiterplatten (MLB).

Die Vielschicht-Leiterplatte ist eine gedruckte Leiterplatte, die weitere Schichten zur Aufnahme einer Verdrahtung enthält, um eine elektrische Verdrahtungsfläche zu vergrößern. Im speziellen umfasst eine Vielschicht-Leiterplatte innere und äußere Schichten, wobei die inneren Schichten jeweils aus einem dünnen Kern (T/C) als Rohmaterial gefertigt sind. Traditionell wird eine übliche Vielschicht-Leiterplatte durch eine gedruckte Vielschicht-Leiterplatte gebildet, welche aus zwei inneren Schichten und zwei äußeren Schichten besteht, wobei die äußeren Schichten mit Hilfe eines Prepregs an den inneren Schichten befestigt werden. Folglich wird der Begriff Vielschicht-Leiterplatte im folgenden als gedruckte Leiterplatte verstanden, die mindestens vier Schichten enthält. Die Vielschicht-Leiterplatte kann alternativ sechs, acht, zehn oder mehr Schichten entsprechend einem Zuwachs an Schaltungskomplexität umfassen.

Eine Leistungsschaltung, eine Erdungsschaltung, eine Signalschaltung oder dergleichen werden auf den inneren Schichten gebildet und das Prepreg wird zwischen den inneren und äußeren Schichten oder zwischen den äußeren Schichten eingebracht, um für eine Isolation und eine Befestigung zu sorgen. Zu diesem Zeitpunkt werden die Drähte einer jeweiligen Schicht miteinander durch Durchgangslöcher verbunden.

Die Vielschicht-Leiterplatte sollte wünschenswerter Weise eine erhöhte Verdrahtungsdichte aufweisen, doch ist die Vielschicht-Leiterplatte dann aufgrund der erhöhten Verdrahtungsdichte sehr viel schwieriger herzustellen. Da die in einer konventionellen Aufbauweise hergestellten inneren Schichten nach der Herstellung der Vielschicht-Leiterplatte nicht mehr modifiziert werden können, muss die Vielschicht-Leiterplatte für den Fall, wenn festgestellt wird, dass die inneren Schichten fehlerhafte Abschnitte enthält, verworfen werden. Es wurden verschiedene Untersuchungsgeräte entwickelt, um derartige Nachteile zu überwinden.

1a bis 1m sind Schnittansichten, die eine Herstellung einer sechs Schichten aufweisenden gedruckten Leiterplatte in einer konventionellen Aufbauweise schrittweise illustrieren. In der Beschreibung der vorliegenden Erfindung bedeutet der Begriff „Aufbauweise" einen Prozess, welcher ein schichtenweises Ausbilden der inneren Schichten und Auflegen der äußeren Schichten auf die inneren Schichten umfasst.

1a ist eine Schnittansicht eines unbearbeiteten kupferkaschierten Laminats (copper clad laminate: CCL) 101. Kupferfolien 102 sind auf einer isolierenden Schicht 103 aufgebracht. Üblicherweise dient das kupferkaschierte Laminat als Substrat einer gedruckten Leiterplatte und bedeutet ein dünnes Laminat welches aus einer isolierenden Schicht besteht, auf welcher Kupfer dünn aufgebracht ist.

Das kupferkaschierte Laminat (CCL) wird entsprechend seiner Verwendung in Klassen eingeteilt: Glas/Epoxi CCL, wärmebeständiges Harz CCL, Papier/Phenol CCL, Hochfrequenz CCL, flexibles CCL (Polyimidfilm), komplexes CCL usw.

Von diesen Klassen wird ein kupferkaschiertes Laminat aus Glas/Epoxi am meisten zur Herstellung zweiseitiger PCBs und Vielschicht-PCBs verwendet.

Das Glas/Epoxi CCL besteht aus einer verstärkenden Basissubstanz, in welcher ein Epoxiharz (eine Kombination von einem Harz und einem Härtungsmittel) in ein Glasgewebe eingebracht wird, und einer Kupferfolie. Das Glas/Epoxi CCL wird wie von der National Electrical Manufacturers Association (NEMA) entsprechend der Art der verstärkenden Basisstruktur und der Hitzebeständigkeit vorgesehen in Güteklassen FR-1 bis FR-5 eingeteilt. Üblicherweise wird die Güteklasse FR-4 von Glas/Expoxi CCL am meisten verwendet, jedoch nimmt in letzter Zeit die Nachfrage nach der Güteklasse FR-5 von Glas/Epoxi CCL, welche eine verbesserte Glasübergangstemperatur (Tg) aufweist, zu.

Wie in 1b gezeigt, wird ein kupferkaschiertes Laminat 101 durchbohrt, um ein Durchgangsloch 104 für eine Zwischenschicht-Verbindung auszubilden.

Wie in 1c gezeigt, werden Verfahrensschritte mit stromloser Verkupferung und elektrolytischer Verkupferung durchgeführt. Hierbei wird der stromlose Verkupferungsprozess vor dem elektrolytischen Verkupferungsprozess durchgeführt. Der Grund, weshalb der stromlose Verkupferungsprozess vor dem elektrolytischen Verkupferungsprozess durchgeführt wird, ist, dass auf der isolierenden Schicht anfangs der elektrolytische Verkupferungsprozess mit Strom nicht durchgeführt werden kann. Mit anderen Worten, der stromlose Verkupferungsprozess wird als Vorbehandlungsprozess durchgeführt, um einen dünnen leitfähigen Film auszubilden, der für die Durchführung des elektrolytischen Verkupferungsprozesses erforderlich ist. Da es schwierig ist, einen stromlosen Verkupferungsprozess unter Berücksichtigung der ökonomischen Effizienz durchzuführen, wäre es vorteilhaft, wenn der leitende Teil einer Schaltungsstruktur unter Verwendung des elektrolytischen Verkupferungsprozesses gebildet würde.

Folglich wird eine Paste 106 in das Durchgangsloch 104 gestopft, um stromlose und elektrolytische Kupferverkleidungen 105, die an einer Wand des Durchgangslochs 104 gebildet sind, zu schützen. Die Paste wird üblicherweise aus einem isolierenden Tintenmaterial hergestellt, kann jedoch aus einer leitenden Paste entsprechend der beabsichtigten Verwendung der gedruckten Leiterplatte hergestellt sein. Die leitfähige Paste kann lediglich ein Metall im wesentlichen bestehend aus Cu, Ag, Au, Sn oder Pb, oder eine Mischung aus dem Metall und einem organischen Haftmittel umfassen. Jedoch kann entsprechend dem Zweck der gedruckten Vielschicht-Leiterplatte der Verstopfungsprozess des Durchgangslochs 104 mit der Paste ausgelassen werden.

In 1c werden zur Vereinfachung des Verständnisses die stromlose und elektrolytische Kupferverkleidung 105 als eine Schicht dargestellt und nicht zwischen den beiden Schichten unterschieden.

In 1d wird eine ätzbeständige Struktur 104 zur Bildung einer Schaltungsstruktur für eine innere Schaltung aufgebaut.

Die Schaltungsstruktur, die auf einem Vorlagefilm gedruckt ist, muss auf ein Substrat übertragen werden, um eine ätzbeständige Struktur zu bilden. Es gibt verschiedene Übertragungsverfahren, wobei bei dem einen von den meist verwendeten Verfahren eine auf einem Vorlagefilm gedruckte Schaltungsstruktur auf einen fotosensitiven trockenen Film unter Verwendung von ultravioletter Strahlung übertragen wird. Hierbei wird in letzter Zeit ein flüssiger Fotolack (liquid photo resist: LPR) anstelle eines trockenen Films verwendet.

Der trockene Film oder der flüssige Fotolack (LPR), auf welchen die Schaltungsstruktur übertragen wird, dient als Ätzresist 107. Wenn wie in 1e gezeigt das Substrat in eine Ätzflüssigkeit eingetaucht wird, wird die Schaltungsstruktur gebildet.

Nach der Bildung der Schaltungsstruktur wird die Erscheinung der Schaltungsstruktur mit Hilfe einer automatischen optischen Inspektions – Vorrichtung (AOI Vorrichtung) untersucht, um auszuwerten, ob eine innere Schaltung fehlerfrei gebildet wurde oder nicht. Das so erhaltene Substrat wird einer Oberflächenbehandlung ausgesetzt wie z. B. einer Schwarzoxidbehandlung oder einem Eloxierungsprozess.

Die automatische optische Inspektionsvorrichtung wird zur automatischen Inspektion der Erscheinung einer gedruckten Leiterplatte verwendet. Die Vorrichtung untersucht automatisch die Erscheinung der gedruckten Leiterplatte unter Verwendung eines Bildsensors und einer Strukturerkennungstechnologie mit einem Computer. Nach dem Lesen der Information in Bezug auf die Struktur der tatsächlichen Schaltung unter Verwendung des Bildsensors vergleicht die automatische optische Inspektionsvorrichtung diese Information mit Referenzdaten, um auszuwerten, ob Fehler aufgetreten sind oder nicht.

Der Minimalwert eines ringförmigen Ringes eines Bereichs (einem Abschnitt auf der gedruckten Leiterplatte, auf welchem Teile befestigt werden sollen) und eines Grundzustands einer Stromversorgung kann unter Verwendung der automatischen optischen Inspektionsvorrichtung inspiziert werden. Darüber hinaus kann die Breite der Schaltungsstruktur gemessen und das Auslassen eines Loches erkannt werden. Jedoch ist es nicht möglich, den inneren Zustand eines Loches zu untersuchen.

Die Schwarzoxidbehandlung bzw. Eloxierbehandlung wird durchgeführt, um die Adhäsionsstärke und die Hitzebeständigkeit zu verbessern bevor eine eine Schaltungsstruktur aufweisende innere Schicht mit einer äußeren Schicht verbunden wird.

In 1f wird Harz beschichtetes Kupfer (resin-coated copper: RCC) auf beiden Seiten des so erhaltenen Substrats aufgebracht. Das Harz beschichtete Kupfer besteht aus einem Substrat, in welchem eine Kupferfolie 109 auf nur der einen Seite einer Harzschicht 108 gebildet wird, und die Harzschicht 108 als ein Isolator zwischen den Schaltungsschichten dient.

In 1g wird ein Sackloch 110 ausgebildet um die inneren und äußeren Schichten miteinander elektrisch zu kontaktieren. Das Sackloch kann mit Hilfe eines mechanischen Bohrers ausgebildet werden, jedoch wird ein Laserstrahl eines Ytrium-Aluminium-Granat (YAG) Lasers oder eines CO2 Lasers verwendet, da ein präziseres Verfahren als in dem Fall einer Ausbildung eines Durchgangslochs durchgeführt werden muss. Der Laserstrahl eines YAG Lasers kann sowohl eine Kupferfolie als auch eine Isolationsschicht durchbohren, während der Laserstrahls eines CO2 Lasers nur die Isolationsschicht durchbohren kann.

In 1h wird eine externe Schicht 111 gemäß einem Plattierungsprozesses ausgebildet.

In 1i wird eine externe Schicht 111, die wie in 1h gezeigt gebildet wird, entsprechend dem gleichen Verfahren wie bei der Bildung der Schaltungsstruktur der inneren Schicht strukturiert. Die strukturierte externe Schicht 111 wird dann in Hinsicht auf die Schaltung untersucht und einer Oberflächenbehandlung unterworfen, wie es bei der Schaltungsstruktur der inneren Schicht der Fall ist.

In 1j wird zusätzliches Harz beschichtetes Kupfer (RCC) auf beide Seiten des erhaltenen Substrats aufgebracht. Dieses Harz beschichtete Kupfer (RCC) umfasst eine Harzschicht 112 und eine Kupferfolie 113, die auf der einen Seite der Harzschicht 112 aufgebracht ist, wobei die Harzschicht 112 als Isolator dient.

In 1k wird ein Sackloch 114 zur elektrischen Verbindung der äußeren Schichten miteinander unter Verwendung eines Laserstrahls in der beschriebenen Weise ausgebildet.

In 1l wird eine zusätzliche externe Schicht 115 entsprechend einem Plattierungsverfahren ausgebildet.

In 1m wird die zusätzliche externe Schicht 115 nach dem gleichen Verfahren wie bei der externen Schicht 111 strukturiert und die Schaltungen der strukturierten externen Schicht 115 werden dann untersucht, und die Schicht wird einer Oberflächenbehandlung unterworfen.

Die Zahl der Schichten, die die Vielschicht PCB darstellen, kann kontinuierlich durch Wiederholung der Schritte, Laminierung der Schichten, Herstellung der Schaltungsstrukturen, Untersuchung der Schaltungsstrukturen, und Oberflächenbehandlung der so erhaltenen Strukturen erhöht werden.

Anschließend wird ein Fotolotlack und eine Ni/Au Schicht auf die erhaltene Schaltungsstruktur aufgetragen, wodurch eine sechsschichtige PCB gebildet wird.

Im speziellen, wenn eine Photolotresist (photo-solder resist: PSR) Struktur auf einen Abschnitt der Vielschicht-Leiterplatte (MLB) aufgebracht wird, auf dem andere Substrate oder Chips nicht befestigt sind, und die Ni/Au Schicht auf die Fotolotlack Struktur plattiert wird, dient die Fotolotlack Struktur als Plattierungsabdeckung, so dass die Ni/Au Schicht nur in anderen Bereichen der MLB plattiert wird, wo andere Substrate oder Chips befestigt werden. In dieser Hinsicht werden die Beschichtungsprozesse von Ni und Au hintereinander durchgeführt. Die Plattierung des Ni und Au ist ein Schritt, der den Herstellungsprozess der gedruckten Vielschicht-Leiterplatte beendet, wodurch ein freier Kupferfolienabschnitt, der nicht vom Lötlack abgedeckt ist vor der Oxidierung bewahrt wird, wodurch die Verlötbarkeit der auf der MLB befestigten Teile verbessert wird und hervorragende Leitfähigkeit erzielt wird.

Ein konventionelles Verfahren zur Herstellung einer PCB stößt an seine Grenzen bei dem neuesten Trend zur Verschlankung und Miniaturisierung der elektronischen Geräte und ist unzureichend wettbewerbsfähig hinsichtlich Herstellungskosten, wenn eine Mehrzweck-PCB nach der bekannten Methode hergestellt wird. Gegenwärtig fallen jedoch die Verkaufspreise von elektronischen Teilen und es ist erforderlich, die Herstellungszeiten entsprechend der großen Fortschritte in der elektronischen Bauteilindustrie zu verkürzen.

Mit Bezug auf den genannten Trend bestehen Schwierigkeiten bei der Verringerung der Herstellungskosten und der Verkürzung der Herstellungszeit der PCB unter Verwendung der konventionellen Methode, welche ein Ausbilden von Durchgangslöchern mit einem Laserstrahl in der konventionellen Aufbauweise, ein Plattieren der Wände der Durchgangslöcher zur Herstellung einer Zwischenschichtverbindung und ein sequentielles Laminieren der Schichten umfasst.

Die konventionelle Aufbauweise ist insofern nachteilig, wenn die Anzahl der die Vielschicht-Leitplatte konstituierenden Schichten erhöht wird, als dass das Ausbilden der Durchgangslöcher unter Verwendung des Laserstrahls, das Laminieren der Schichten, das Plattieren, das Inspizieren, und das Oberflächenbehandeln sequentiell wiederholt werden müssen, wodurch die Herstellungszeit einer MLB verlängert wird und es schwierig ist die MLB während der Herstellung zu untersuchen, wodurch unerwünschter Weise der fehlerhafte Anteil der Vielschicht-Leiterplatten ansteigt und erhöhte Kosten bei der Herstellung von Vielschicht-Leiterplatten resultieren.

Darüber hinaus weist die konventionelle Methode, bei der Durchgangslöcher in der Schaltungsschicht der MLB zur Herstellung einer elektrischen Verbindung zwischen den Schichten ausgebildet, die Wände der Durchgangslöcher mit Kupfer plattiert und die Durchgangslöcher mit einer Paste zum Schutz der Kupferbeschichtung in den Durchgangslöchern verstopft werden, den Nachteil auf, dass der Verstopfungsprozess der Durchgangslöcher mit Paste zusätzlich nach dem Plattieren der Wände der Durchgangslöcher mit Kupfer durchgeführt wird.

Weiterhin hat die aus einem dielektrischen Harz bestehende Isolationsschicht der Vielschicht-Leiterplatte eine höhere Impedanz als die Schaltungsschicht, wobei die Impedanz den Betrieb der Schaltung beeinträchtigt. Der Impedanzwert der Isolationsschicht hängt von der Dicke der Isolationsschicht und den physikalischen Eigenschaften des dielektrischen Harzes, d. h. der dielektrischen Konstante, der Masse und dem Volumen des dielektrischen Harzes, ab. Folglich besteht ein Bedürfnis, ein Verfahren zur einfachen Kontrolle der Impedanz der Isolationsschicht bereitzustellen.

WO 2001/39267 offenbart ein Verfahren zur Herstellung einer Vielschicht-PCB, bei welchem einseitige gedruckte Leiterplatten auf beide Seiten einer Basisschicht laminiert werden, welche ein isolierendes Substrat und gebildete Schaltungen auf mindestens einer der beiden Seiten des isolierenden Substrats umfasst, wobei haftende Schichten verwendet werden und die so erhaltene Struktur einmalig zusammengepresst wird.

Hinsichtlich der Aufbauweise gleicht ein Querschnitt der nach der genannten Patentanmeldung hergestellten Vielschicht-PCB dem Querschnitt einer in Aufbauweise hergestellten Vielschicht-Leiterplatte, und ein vollständig gehärtetes Isolationssubstrat wird anstelle eines halbverfestigten Prepreg verwendet.

Die vorliegende Erfindung stellt ein Verfahren zur Herstellung von Vielschicht-PCB bereit, welches ein verbessertes chargenweises Laminierungsverfahren anwendet und das einfacher als jenes in der genannten Patentanmeldung offenbarte Verfahren ist.

Vor dem Hintergrund der Nachteile des im Stand der Technik bekannten, konventionellen Aufbauverfahrens ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Vielschicht-PCB anzugeben, wobei Schaltungsschichten mit Schaltungsstrukturen und Isolationsschichten in einer parallelen Weise in separaten Prozessen hergestellt werden und sie alternierend arrangiert und einmalig laminiert werden, um ein Produkt zu bilden, wodurch Herstellungskosten reduziert und Herstellungszeiten minimiert werden. Darüber hinaus werden Schaltungen der inneren Schichten nach der separaten Herstellung der Schichten inspiziert, wodurch fehlerhafte Abschnitte reduziert werden können.

Diese Aufgabe wird gelöst durch das Verfahren wie in dem unabhängigen Anspruch angegeben. Weitere vorteilhafte Ausgestaltungen und Weiterbildungen, die jeweils einzeln angewandt oder beliebig miteinander kombiniert werden können, sind Gegenstand der abhängigen Ansprüche.

Hierbei wird die Aufgabe durch Bereitstellung eines Herstellungsverfahrens für Vielschicht-PCB in paralleler Weise gelöst.

Das erfindungsgemäße Verfahren zur Herstellung einer gedruckten Leiterplatte in einer parallelen Weise umfasst die Verfahrensschritte: Ausbilden einer ersten Schaltungsschicht mit einem ersten Durchgangsloch für eine elektrische Verbindung zwischen hierzu Ober- und Unterseiten, auf welcher eine erste Schaltungsstruktur gebildet wird; Auftragen eines Isolators auf die eine Seite der ersten Schaltungsschicht zur Isolation der ersten Schaltungsschicht von anderen Schaltungsschichten; Ausbilden einer zweiten Schaltungsschicht mit einem zweiten Durchgangsloch für eine elektrische Verbindung zwischen hierzu Ober- und Unterseiten, auf welcher eine zweite Schaltungsstruktur gebildet wird; vorübergehendes Laminieren der zweiten Schaltungsschicht auf eine Seite der ersten Schaltungsschicht, auf welcher der Isolator aufgetragen ist; und Zusammendrücken der ersten und zweiten Schaltungsschichten. Vorteilhafterweise wird die zweite Schaltungsschicht auf der Seite zur ersten Schaltungsschicht hin laminiert. Möglich ist auch, den auf der ersten Schaltungsschicht aufgetragenen Isolator zur zweiten Schaltungsschicht hin zu laminieren.

In einer Ausgestaltung des Verfahrens zur Herstellung der Vielschicht-PCB in der parallelen Weise umfasst der Verfahrensschritt des Isolator Auftragens das Auftragen eines flächigen Isolators, an welchem ein lösbarer Film befestigt wird, auf die eine Seite der ersten Schaltungsschicht; das Ausbilden eines dritten Durchgangslochs durch einen Abschnitt des Isolators an der entsprechenden Stelle des ersten Durchgangslochs der ersten Schaltungsschicht; das Einbringen einer leitenden Paste in das dritte Durchgangsloch des Isolators; und das Entfernen des lösbaren Films von dem Isolator.

In einer weiteren Ausgestaltung des Verfahrens zur Herstellung der Vielschicht-PCB in einer parallelen Weise umfasst der Verfahrensschritt der Bildung der ersten oder zweiten Schaltungsschichten ein Ausbilden der ersten oder zweiten Durchgangslöcher durch ein kupferkaschiertes Laninat; ein Kupferplattieren des kupferkaschierten Laminats und der Wände der ersten oder zweiten Durchgangslöcher; und ein Ausbilden der ersten oder zweiten Schaltungsstrukturen auf dem kupferkaschierten Laminat zur Bildung einer vorgegebenen Anzahl von Schaltungsschichten.

In einer weiteren Ausgestaltung des Verfahrens zur Herstellung der Vielschicht-PCB in einer parallelen Weise umfasst der Verfahrensschritt der Bildung der ersten oder zweiten Schaltungsschichten ein Ausbilden der ersten oder zweiten Durchgangslöcher durch ein kupferkaschiertes Laminat; ein Plattieren der Wände der ersten oder zweiten Durchgangslöcher zum Verbinden, Verstopfen und/oder Kontaktieren der ersten oder zweiten Durchgangslöcher; und ein Ausbilden der ersten oder zweiten Schaltungsstrukturen auf dem kupferkaschierten Laminat.

In einer noch weiteren Ausgestaltung des Verfahrens zur Herstellung der Vielschicht-PCB in einer parallelen Weise umfasst der Verfahrensschritt der Bildung der ersten oder zweiten Schaltungsschichten ein Ausbilden der ersten oder zweiten Durchgangslöcher durch ein kupferkaschiertes Laminat; ein Einbringen einer leitenden Paste in die ersten oder zweiten Durchgangslöcher; und ein Ausbilden der ersten oder zweiten Schaltungsstrukturen auf dem kupferkaschierten Laminat.

Eine weitere Ausgestaltung des Verfahrens zur Herstellung der Vielschicht-PCB in einer parallelen Weise umfasst ein vorläufiges Laminieren einer dritten Schaltungsschicht, auf deren einen Seite ein Isolator aufgebracht ist, auf die Unterseite der zweiten Schaltungsschicht nach dem vorläufigen Laminieren der zweiten Schaltungsschicht.

Die oben angeführten und andere Gegenstände, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der folgenden detaillierten Beschreibung in Verbindung mit der Zeichnung exemplarisch illustriert, wobei die beschriebenen Einzelheiten der jeweiligen Ausführungsform beliebig mit einander kombiniert werden können. Es zeigen schematisch

1a bis 1m Schnittansichten zur Illustrierung der Herstellung einer konventionellen Vielschicht-PCB in einer Aufbauweise;

2a bis 2e Schnittansichten zur Illustrierung der Bildung einer Schaltungsschicht einer inneren Schaltung gemäß einer konventionellen Technologie;

3a bis 3d Schnittansichten zur Illustrierung einer Bildung einer Schaltungsschicht gemäß eines feinen Lochplattierungsprozesses gemäß der vorliegenden Erfindung;

4a bis 4d Schnittansichten zur Illustrierung einer Bildung einer Schaltungsschicht gemäß eines Auffüllverfahrens mit einer leitenden Paste gemäß der vorliegenden Erfindung;

5a bis 5e Schnittansichten zur Illustrierung einer Herstellung einer Vielschicht-PCB gemäß der vorliegenden Erfindung;

6 die Herstellung einer Vielschicht-PCB in einer parallelen Weise gemäß der vorliegenden Erfindung; und

7 eine Schnittansicht einer sechs Schichten aufweisenden PCB, die gemäß der vorliegenden Erfindung hergestellt wurde.

Im folgenden wird eine detaillierte Beschreibung der vorliegenden Erfindung mit Bezug auf die jeweiligen Figuren gegeben.

6 zeigt eine Herstellung einer Vielschicht-PCB in einer parallelen Weise gemäß der vorliegenden Erfindung. Schaltungsschichten 507A, 507B, an denen isolierende Schichten angebracht sind, und Schaltungsschicht 507, die keine Isolationsschicht aufweist, werden in einer parallelen Weise entsprechend separater Prozesse hergestellt, angeordnet wie in 6 gezeigt, und in der Richtung der Pfeile zusammengepresst, um eine sechsschichtige PCB wie in 7 gezeigt zu bilden.

Es werden verschiedene Prozesse zur Bildung der Schaltungsschichten in der parallelen Weise gemäß der vorliegenden Erfindung beschrieben.

2a bis 2e illustrieren eine Ausführung von Herstellungsverfahren einer Schaltungsschicht, die eine Vielschicht-PCB darstellt, welches in einem Verfahren zur Herstellung der Vielschicht-PCB in einer parallelen Weise gemäß der vorliegenden Erfindung angewandt wird.

Wie in 2a gezeigt, wird ein übliches kupferkaschiertes Laminat 201 und Kupferfolien 202 auf beide Seiten einer isolierenden Schicht 203 aufgebracht.

Wie in 2b gezeigt, wird das kupferkaschierte Laminat 201 durchbohrt, um Durchgangslöcher 204 auszubilden.

Anschließend werden wie in 2c gezeigt stromlose Verkupferungs- und elektrolytische Verkupferungsprozesse durchgeführt, um eine elektrisch leitende Schicht 205 auszubilden.

Anschließend wird eine leitende Paste 206, wie in 2g gezeigt, in die Durchgangslöcher 204 gestopft, um die Durchgangslöcher 204 zu schützen.

Dann wird eine Schaltungsstruktur wie in 2e gezeigt gemäß einem traditionellen Prozesses zur Schaltungsstrukturierung wie z. B. ein Ätzprozess ausgebildet.

Eine Schaltungsschicht kann als Schaltungsschicht 501 der 5a gemäß der vorliegenden Erfindung verwendet werden.

3a bis 3d sind weitere Ausführungsformen von Herstellungsmethoden einer Schaltungsschicht zur Herstellung einer Vielschicht-PCB dargestellt, welche in einem erfindungsgemäßen Verfahren zur Herstellung der Vielschicht-PCB in einer parallelen Weise Anwendung finden, und bei welchen Durchgangslöcher gebildet und dann durch einen Plattierungsprozess verstopft werden.

Wie in 3a gezeigt ist ein typisches kupferkaschiertes Laminat 301 dargestellt und Kupferfolien 302 werden auf beide Seiten einer isolierenden Schicht 303 aufgebracht.

Wie zuvor beschrieben gibt es eine Vielzahl von Arten von kupferkaschierten Laminaten, wobei in dieser Ausführungsform ein kupferkaschiertes Laminat mit einer dünnen Kupferfolie mit einer Dicke von ungefähr 3 bis 5 &mgr;m verwendet wird. Der Grund hierfür ist, dass Laser oder mechanische Feinlochbohrprozesse durchgeführt werden, um feine Durchgangslöcher mit vergleichsweise kleinen Durchmessern herzustellen. Mit anderen Worten, die Kupferfolie muss dünn sein, um die Durchgangslöcher aufnehmen zu können.

In 3b sind die Durchgangslöcher 304 durch das kupferkaschierte Laminat ausgebildet. Die Durchgangslöcher werden mit Hilfe eines Laserstrahls eines YAG Lasers oder eines CO2 Lasers hergestellt, so dass deren Durchmesser jeweils eine Größe von 50 bis 100 &mgr;m aufweist. Der Durchmesser dieses Durchgangslochs ist vergleichsweise klein im Vergleich zu dem Durchgangsloch einer traditionellen Vielschicht-PCB mit einem Durchmesser von 200 bis 300 &mgr;m, so dass ein zusätzlicher Verstopfungsprozess unter Verwendung einer Paste ausgelassen werden kann.

In 3c wird das kupferkaschierte Laminat, in welches das Durchgangsloch 304 eingebracht wurde, einem stromlosen Plattierungsprozess und einem elektrolytischen Plattierungsprozess unterzogen, um beide Seiten des kupferkaschierten Laminats und die Wände der Durchgangslöcher zu plattieren, Wie in 3c gezeigt werden plattierte Schichten 305 auf beiden Seiten des kupferkaschierten Laminats gebildet und die Durchgangslöcher 304 werden durch das Plattieren verstopft.

Herkömmlicherweise wurden wie in 2a bis 2e gezeigt stromlose und elektrolytische Plattierprozesse durchgeführt, um die Wände der Durchgangslöcher zu beschichten, und eine isolierende Tinte in die verbleibenden Räume der Durchgangslöcher gefüllt, wenn eine Auffüllung der Durchgangslöcher im Verlauf der Herstellung der Durchgangslöcher erforderlich wurde. Gemäß der vorliegenden Erfindung werden jedoch die Durchgangslöcher 304 in einer derartigen Weise gebildet, dass deren ursprünglicher Durchmesser vergleichsweise klein ist und die Durchgangslöcher durch einen elektrischen Plattierprozess verstopft werden.

Gemäß der vorliegenden Erfindung kann der Verstopfungsprozess unter Verwendung der Paste ausgelassen werden, selbst wenn es aufgrund des Zwecks der PCB erforderlich ist, einen Verstopfungsprozess des Durchgangslochs durchzuführen.

In 3d wird eine Schaltungsstruktur gemäß eines Schaltungsstrukturierprozesses wie z. B. einen Ätzprozess ausgebildet. Eine Schaltungsschicht 306 kann als Schaltungsschicht 501 der 5a mit dem Verfahren gemäß der vorliegenden Erfindung verwendet werden.

4a bis 4d zeigen weitere Ausführungsformen von Herstellungsmethoden einer Schaltungsschicht zur Herstellung einer Vielschicht-PCB, welche in einem erfindungsgemäßen Verfahren zur Herstellung der Vielschicht-PCB in einer parallelen Weise Anwendung finden, und in welchem eine leitende Paste in die Durchgangslöcher gestopft wird.

4a zeigt ein typisches kupferkaschiertes Laminat 401, wobei Kupferfolien 402 auf beide Seiten einer isolierenden Schicht 403 aufgebracht werden.

Wie in 4b gezeigt, werden Durchgangslöcher 404 mit Hilfe eines Bohrprozesses erzeugt.

Anschließend wird wie in 4c gezeigt eine leitende Paste 405 in die Durchgangslöcher 404 gestopft.

Dann wird wie in 4d gezeigt eine Schaltstruktur gemäß einem Schaltungsstrukturierprozess wie z. B. einen Ätzprozess ausgebildet. Hierbei wird im Verlauf der Bildung einer Schaltungsschicht bei dieser Ausführungsform kein Plattierprozess durchgeführt.

Darüber hinaus kann die Schaltungsschicht 406 als Schaltungsschicht 501 der 5a gemäß der vorliegenden Erfindung verwendet werden.

Nach der Herstellung gemäß der drei Verfahren nach 2a bis 2e, 3a bis 3d, und 4a bis 4d, werden die Schaltungsschichten einem Nachbehandlungsprozess unterworfen, wie z. B. einer Schaltungsinspektion unter Verwendung einer automatischen optischen Inspektionsvorrichtung und einem Oberflächenbehandlungsprozess.

Es versteht sich von selbst, dass Modifizierungen bei dem Bildungsprozess der Schaltstrukturen sowie bei dem Ätzprozess dem Fachmann bekannt und geläufig sind.

5a bis 5e sind Schnittansichten, die schrittweise die Herstellung einer Vielschicht-PCB gemäß der vorliegenden Erfindung darstellen.

In 5a wird eine Schnittansicht einer ersten Schaltungsschicht 501 dargestellt, auf welcher ein Durchgangsloch zur elektrischen Verbindung und eine Schaltungsstruktur wie in 2a bis 2e gezeigt ausgebildet ist. Eine Schaltungsschicht, die gemäß einem der Verfahren nach 3a bis 3d oder 4a bis 4d gebildet wird, oder eine Schaltungsschicht, die gemäß einem wie aus dem Stand der Technik bekannten Herstellungsverfahren einer doppelseitigen PCB gebildet wird, kann als erste Schaltungsschicht 501 verwendet werden.

Anschließend wird, wie in 5b gezeigt, ein Isolator 508 + 509 auf die eine Seite der ersten Schaltungsschicht 501 aufgebracht, auf welcher die Schaltungsstruktur gebildet ist. Der Isolator 508 + 509 besteht aus einem wärmehärtendem Harz 508 in einem b-Stufen Zustand und einem PET-Mantel 509. In dieser Hinsicht kann das Beschichten des aus dem wärmehärtenden Harz 508 und dem PET-Mantel 509 bestehenden Isolators oder das Beschichten des Mantels 509 nach der Durchführung der Laminierung des wärmehärtenden Harzes 508 durchgeführt werden. Der Isolator 508 + 509 wird verwendet, um die Schaltungsstruktur der Schaltungsschichten während eines nachfolgenden chargenweisen Laminierungsprozesses der Vielschicht-PCB zu isolieren. Das wärmehärtende Harz 508 wird verwendet, um eine Formbarkeit während des Verlaufs der Laminierung der Schaltungsschichten sicherzustellen.

Wie in 5c gezeigt, wird mit Hilfe eines Bohrers ein Sackloch 501 in einer Seite der ersten Schaltungsschicht 501 ausgebildet, auf welcher der Isolator aufgebracht ist. Das Sackloch 510 kann mit Hilfe eines mechanischen Bohrers gebildet werden, jedoch ist es wegen des im Gegensatz zu der Herstellung eines Durchgangslochs zu erzielenden präziseren Prozesses, vorteilhaft, ein Laserstrahl eines Ytrium-Aluminium-Granat (YAG) Lasers oder eines Kohlendioxid (CO2) Lasers zu verwenden. Der YAG – Laserstrahl kann sowohl eine Kupferfolie als auch eine Isolationsschicht durchbohren, während der CO2 Laserstrahl nur die Isolationsschicht durchbohren kann.

Schrittweise wird, wie in 5d gezeigt, eine leitende Paste 501 in das Sackloch 510 gestopft. In dieser Hinsicht wird das Sackloch 510 so geformt, dass es tief genug ist, um die leitende Paste 511 mit einer Paste 506 oder mit einer leitenden Schicht 505, die eine Wand eines Durchgangslochs der ersten Schaltungsschicht 501 darstellt, beim Auffüllen mit der leitenden Paste 501 zu kontaktieren. Vorzugsweise wird das Sackloch 501 so ausgebildet, dass seine Tiefe der Dicke des wärmehärtenden Harzes 508 entspricht oder um 1 bis 2 &mgr;m tiefer als die Dicke des wärmehärtenden Harzes 508 ist.

In 5e ist der PET-Mantel 509 abgestreift.

Die erste Schaltungsschicht 507A, an welcher die Isolationsschicht befestigt ist, eine zweite Schaltungsschicht 507, die nach dem gleichen Verfahren wie die erste Schaltungsschicht hergestellt wurde, und eine Schaltungsschicht 507C, an welcher keine isolierende Schicht befestigt ist, werden wie in 6 angeordnet. Die Anordnung kann mit einer Einspannvorrichtung geführt werden, wie sie bei typischen Herstellungsverfahren von gedruckten Leiterplatten verwendet wird.

Dann werden die erste Schaltungsschicht 507A, die zweite Schaltungsschicht 507B und die Schaltungsschicht 507C oben und unten durch eine Presse zusammengepresst und erhitzt, um den wärmehärtenden Harz 508, der auf den ersten und zweiten Schaltungsschichten 507A, 507B aufgebracht ist, zu erhärten.

Zu einem Zeitpunkt bevor das wärmehärtende Harz 508 thermisch erhärtet ist, wird das wärmehärtende Harz 508 aufgrund seiner vorgegebenen Formbarkeit unter Druckbelastung geformt, so dass sich seine Form entsprechend der Schaltungsstrukturen auf der ersten Schaltungsschicht 507A, der zweiten Schaltungsschicht 507B, und der Schaltungsschicht 507C anpasst, und anschließend gehärtet, wodurch die Schaltungsschichten miteinander in engen Kontakt gelangen.

7 ist eine Schnittansicht einer sechsschichtigen PCB, die gemäß der vorliegenden Erfindung hergestellt wurde.

Auf den Schaltungsschichten 507A, 507B, 507C gebildete Schaltungsstrukturen werden durch auf den Schaltungsschichten 607A, 607B gebildete Isolatoren 508 + 509 aus wärmehärtendem Harz voneinander isoliert und die Durchgangslöcher der Schaltungsschichten 507A, 507B, 507C werden elektrisch miteinander durch eine leitende Paste 511 verbunden, welche in die in dem wärmehärtenden Harz 508 gebildeten Sacklöcher 510 eingebracht wird.

Die Beschreibung der vorliegenden Erfindung verkörpert eine Verwendung der Schaltungsschichten, die entsprechend dem Verfahren nach 2a bis 2e gebildet wurden. Jedoch ist für den Fachmann klar, dass das erfindungsgemäße Verfahren auch Modifizierungen, wie z. B. eine Verwendung der nach den Verfahren gemäß 3a bis 3d oder 4a bis 4d gebildeten Schaltungsschichten mit umfasst.

In dem Herstellungsverfahren der Vielschicht gedruckten Leiterplatte in einer parallelen Weise gemäß der vorliegenden Erfindung hängt die Anzahl der verwendeten Schaltungsschichten von der Anzahl der Schichten der herzustellenden Vielschicht gedruckten Leiterplatte ab. Z. B. umfasst eine gedruckte Leiterplatte mit vier Schichten eine Schaltungsschicht, an welcher eine Isolationsschicht befestigt wird, und eine Schaltungsschicht, an welcher keine Isolationsschicht befestigt wird, eine gedruckte Leiterplatte mit sechs Schichten umfasst zwei Schaltungsschichten, an welchen Isolationsschichten befestigt sind, und eine Schaltungsschicht, an welcher keine Isolationsschicht befestigt wird, und eine gedruckte Leiterplatte mit acht Schichten umfasst drei Schaltungsschichten, an welchen Isolationsschichten befestigt sind, und eine Schaltungsschicht, an welcher keine Isolationsschicht befestigt ist.

Für den Fall einer in einer sog. Aufbauweise hergestellten gedruckten Vielschicht Leiterplatte hat die Leiterplatte eine Struktur, bei der eine Isolationsschicht auf eine doppelseitige gedruckte Leiterplatte laminiert ist und einseitige Leiterplatten sequentiell auf die erhaltene doppelseitige Leiterplatte laminiert werden. Im Gegensatz hierzu weist die mit einer parallelen oder chargenweisen Laminierungsweise hergestellte Vielschicht gedruckte Leiterplatte eine Struktur auf, bei welcher eine Mehrzahl von doppelseitigen gedruckten Leiterplatten kontinuierlich laminiert werden, während Isolationsschichten zwischen benachbarte zweiseitige gedruckte Leiterplatten eingefügt werden.

Folglich kann aufgrund der unterschiedlichen Strukturen der gedruckten Leiterplatten unterschieden werden, auf welcher Weise eine gedruckte Leiterplatte hergestellt wurde, indem ein Schnitt durch die gedruckte Leiterplatte untersucht wird.

Im Gegensatz zu der konventionellen Technologie, bei der die Designfreiheit im Verlauf der Herstellung eines Durchgangslochs aufgrund der begrenzten konventionellen Prozessen zur Herstellung von gedruckten Leiterplatten signifikant reduziert wird, kann eine derartige Limitierung mit dem erfindungsgemäßen Herstellungsverfahren für eine gedruckte Leiterplatte vermieden werden, wodurch die Länge der Verdrahtung verkleinert wird und es möglich ist, eine selektive Durchgangsverbindung zwischen gewünschten Schichten auszugestalten, welches zu einer verkleinerten Fläche der Produkte und zu einer verkleinerten Anzahl von Schichten führt.

Während der Herstellung einer Schaltungsschicht gemäß der vorliegenden Erfindung wird der Durchmesser eines Durchgangslochs klein ausgestaltet, um das kleine Loch mit Hilfe eines Plattierungsprozesses auszufüllen, wodurch ein Verstopfungsprozess ausgelassen werden kann, wodurch eine Vereinfachung und Beschleunigung der Herstellung bewirkt wird.

Während der Herstellung einer Isolationsschicht gemäß der vorliegenden Erfindung wird ein halbgehärtetes Harz auf eine Seite der Schaltungsschicht befestigt um eine Isolationsschicht zu bilden, wodurch eine Dicke der Isolationsschicht frei vorgegeben werden kann. Hiermit können bei der Verbindung mit der Schaltungsschicht durch Impedanz induzierte Effekte reduziert und eine besonders gute Anpassung und Anpassbarkeit zwischen den Flächen erzielt werden.

Die vorliegende Erfindung wurde in einer illustrierenden Weise beschrieben, wobei die verwendete Terminologie den Geist der Erfindung exemplarisch wiedergeben aber diesen nicht begrenzen soll. Viele Modifizierungen und Veränderungen der vorliegenden Erfindung sind möglich im Licht der angeführten Lehre, weshalb die Erfindung auch dann verwendet werden kann, wenn von dem speziellen beanspruchten Wortlaut abgewichen wird.

Die Erfindung betrifft ein Verfahren zur Herstellung einer gedruckten Leiterplatte in einer parallelen Weise, welches die Verfahrenschritte Ausbilden einer ersten Schaltungsschicht mit einem ersten Durchgangsloch für eine elektrische Verbindung zwischen hierzu Ober- und Unterseiten, auf welcher eine erste Schaltungsstruktur gebildet wird; Auftragen eines Isolators auf die eine Seite der ersten Schaltungsschicht zur Isolation der ersten Schaltungsschicht von anderen Schaltungsschichten; Ausbilden einer zweiten Schaltungsschicht mit einem zweiten Durchgangsloch für eine elektrische Verbindung zwischen hierzu Ober- und Unterseiten, auf welcher eine zweite Schaltungsstruktur gebildet wird; vorübergehendes Laminieren der zweiten Schaltungsschicht auf eine Seite der ersten Schaltungsschicht, auf welcher der Isolator aufgetragen ist; und Zusammendrücken der ersten und zweiten Schaltungsschichten umfasst. Die Erfindung zeichnet sich dadurch aus, dass mit ihr komplexe Schaltungsstrukturen mit großer Integrationsdichte auf einfache und preiswerte Weise mit der Möglichkeit einer im Vergleich zu bekannten Herstellungsverfahren im Prozessverlauf späteren Schaltungsinspektion herstellbar sind.


Anspruch[de]
  1. Verfahren zur Herstellung einer gedruckten Leiterplatte in einer parallelen Weise, umfassend:

    – Ausbilden einer ersten Schaltungsschicht mit einem ersten Durchgangsloch für eine elektrische Verbindung zwischen hierzu Ober- und Unterseiten, auf welcher eine erste Schaltungsstruktur gebildet wird;

    – Auftragen eines Isolators auf die eine Seite der ersten Schaltungsschicht zur Isolation der ersten Schaltungsschicht von anderen Schaltungsschichten;

    – Ausbilden einer zweiten Schaltungsschicht mit einem zweiten Durchgangsloch für eine elektrische Verbindung zwischen hierzu Ober- und Unterseiten, auf welcher eine zweite Schaltungsstruktur gebildet wird;

    – vorübergehendes Laminieren der zweiten Schaltungsschicht auf eine Seite des ersten Schaltungsschicht, auf welcher der Isolator aufgetragen ist; und

    – Zusammendrücken der ersten und zweiten Schaltungsschichten.
  2. Verfahren nach Anspruch 1, wobei das Beschichten mit dem Isolator umfasst:

    – Auftragen eines flächigen Isolators, an welchem ein lösbarer Film befestigt wird, auf die eine Seite der ersten Schaltungsschicht;

    – Ausbilden eines dritten Durchgangslochs durch einen Abschnitt des Isolators an der entsprechenden Stelle des ersten Durchgangsloches der ersten Schaltungsschicht;

    – Einbringen einer leitenden Paste in das dritte Durchgangsloch des Isolators; und

    – Entfernen des lösbaren Films vom Isolator.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Bildung der ersten oder zweiten Schaltungsschichten umfasst:

    – Ausbilden der ersten oder zweiten Durchgangslöcher durch ein kupferkaschiertes Laminat;

    – Kupfer-Plattieren des kupferkaschierten Laminates und der Wände der ersten oder zweiten Durchgangslöcher; und

    – Ausbilden der ersten oder zweiten Schaltungsstrukturen auf dem kupferkaschierten Laminat zur Bildung einer vorgegebenen Anzahl von Schaltungsschichten.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei die Bildung der ersten oder zweiten Schaltungsschichten umfasst:

    – Ausbilden der ersten oder zweiten Durchgangslöcher durch ein kupferkaschiertes Laminat;

    – Plattieren der Wände der ersten oder zweiten Durchgangslöcher zum Verbinden der ersten oder zweiten Durchgangslöcher; und

    – Ausbilden der ersten oder zweiten Schaltungsstrukturen auf dem kupferkaschierten Laminat.
  5. Das Verfahren nach einem der vorherigen Ansprüche, wobei die Bildung der ersten oder zweiten Schaltungsschichten umfasst:

    – Ausbilden der ersten oder zweiten Durchgangslöcher durch ein kupferkaschiertes Laminat;

    – Einbringen einer leitenden Paste in die ersten oder zweiten Durchgangslöcher; und

    – Ausbilden der ersten oder zweiten Schaltungsstrukturen auf dem kupferkaschierten Laminat.
  6. Verfahren nach einem der vorherigen Ansprüche, weiterhin umfassend vorläufiges Laminieren einer dritten Schaltungsschicht, auf deren einen Seite der Isolator aufgetragen ist, auf der unteren Seite der zweiten Schaltungsschicht nach dem vorläufigen Laminieren der zweiten Schaltungsschicht.
Es folgen 12 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com