PatentDe  


Dokumentenidentifikation DE102004055057A1 24.05.2006
Titel Ausgangsschaltung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Ausserlechner, Udo, Dr., Villach, AT
Vertreter Schoppe, Zimmermann, Stöckeler & Zinkler, 82049 Pullach
DE-Anmeldedatum 15.11.2004
DE-Aktenzeichen 102004055057
Offenlegungstag 24.05.2006
Veröffentlichungstag im Patentblatt 24.05.2006
IPC-Hauptklasse H02H 3/18(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H01L 23/62(2006.01)A, L, I, 20051017, B, H, DE   
Zusammenfassung Eine Ausgangsschaltung für eine Schaltung umfasst einen Eingangsknoten, der mit der Schaltung gekoppelt ist, einen Ausgangsknoten, einen Bezugspotenzialanschluss, eine Versorgungspotenzialanschluss, einen Halbleiterschalter, der zwischen den Eingangsknoten und den Ausgangsknoten geschaltet ist, und eine Steuerschaltung. Die Steuerschaltung ist ausgelegt, um den Halbleiterschalter zu öffnen, wenn das Potenzial an dem Ausgangsknoten höher ist als ein erstes Grenzpotenzial, das von einem an dem Versorgungspotenzialanschluss anliegenden Potenzial abhängt, oder wenn das Potenzial an dem Ausgangsknoten niedriger ist als ein zweites Grenzpotenzial, das von einem an dem Bezugspotenzialanschluss anliegenden Potenzial abhängt, und um den Halbleiterschalter zu schließen, wenn das Potenzial an dem Ausgangsknoten zwischen dem ersten und dem zweiten Grenzpotenzial liegt. Eine solche Ausgangsschaltung bietet den Vorteil, dass die an dem Eingangsknoten der Ausgangsschaltung angeschlossene Schaltung sowohl vor einer an dem Ausgangsknoten anliegenden Überspannung als auch vor einer Verpolung an dem Ausgangsknoten geschützt ist, wobei dennoch lediglich monolithisch integrierbare Halbleiterbauelemente verwendet werden.

Beschreibung[de]

Die vorliegende Erfindung bezieht sich im Allgemeinen auf eine Ausgangsschaltung, im Speziellen auf eine Ausgangsschaltung, die einen Schaltungsausgang eines Sensors vor Überspannung und Verpolung schützt sowie eine Erkennung von Fehlern auf den Versorgungsleitungen des Sensors ermöglicht.

Bei integrierten Sensoren mit drei Anschlussleitungen VDD (positiver Versorgungsspannungspin), GND (negativer Versorgungsspannungspin) und OUT (Ausgangsspannungspin), wobei an OUT die Messgröße des Sensors in Form einer zumeist analogen Ausgangsspannung ausgegeben wird, wird gelegentlich ein OBD-System (Open-Bond System) verwendet. Da in vielen Fällen, z. B. in Fahrzeuganwendungen, Sensoren über lange Leitungen mit einer Auswerteeinheit verbunden sind, kann es passieren, dass eine dieser Leitungen geöffnet wird (Leitungsbruch) oder einen Kurzschluss zu einer anderen Leitung hat. Um eine geöffnete Leitung erkennen zu können, gibt es das OBD-System. Es werden alle Anschlüsse an einem Chip mit selbstleitenden Strukturen verbunden. Ist die auf dem Chip enthaltene integrierte Schaltung (IC) in einem Normalbetrieb, so werden diese selbstleitenden Strukturen hochohmig geschaltet und beeinträchtigen den Betrieb nicht bzw. nicht nennenswert. Falls aber eine der Versorgungsleitungen bricht, so werden die selbstleitenden Strukturen niederohmig und verbinden den verbleibenden Versorgungspin mit dem Ausgangsspannungspin (OUT-Pin). Eine Auswerteeinheit erkennt in einem solchen Fall auf Grund der Spannung an dem Ausgangspin einen Fehler, da in einem Normalbetrieb verhindert wird, dass eine gültige Spannung an dem Ausgangsspannungspin (OUT-Spannung) zu nahe an eines der beiden Versorgungspotenziale kommen kann. Ist die Spannung an dem Ausgangsspannungspin (OUT) nahe bei der Spannung VDD an dem positiven Versorgungsspannungspin oder nahe bei der Spannung GND an dem negativen Versorgungsspannungspin, so wird dieser Zustand im Folgenden vereinbarungsgemäß durch die Aussage „die Ausgangsspannung OUT ist in einem Fehlerband" beschrieben.

Da die beschriebenen selbstleitenden Strukturen direkt an den Pins liegen, können sie zugleich verwendet werden, um weitere Eigenschaften der integrierten Schaltung (IC) zu realisieren. Dazu gehört insbesondere ein Verpolschutz an dem positiven Versorgungsspannungspin VDD und dem Ausgangsspannungspin OUT. Ein Verpolschutz wird wirksam, falls an den betreffenden Pins ein Potenzial angeschaltet wird, das negativ gegenüber dem Potenzial an dem negativen Versorgungsspannungspin GND ist. Ebenso kann ein Überspannungsschutz realisiert werden, der eine Schutzfunktion erfüllt, wenn das Potenzial an dem Ausgangsspannungspin OUT größer ist als das Potenzial an dem positiven Versorgungsspannungspin VDD. Eine Überspannung an dem Ausgangsspannungspin OUT tritt beispielsweise auf, falls an dem Ausgangsspannungspin OUT ein Kurzschluss zu einem hohen Potenzial hin gemacht wird.

Weiterhin können die selbstleitenden Strukturen zur Signalisierung von bestimmten Ereignissen verwendet werden. Beispielsweise kann im Falle einer Überspannung, d. h. falls die Betriebsspannung so groß ist, dass die integrierte Schaltung (IC) nicht mehr einwandfrei arbeitet, jedoch auch noch nicht zerstört wird, an dem Ausgangsspannungspin OUT ein Potenzial nahe bei dem Potenzial VDD an dem positiven Versorgungsspannungspin oder nahe bei dem Potenzial GND an dem negativen Versorgungsspannungspin ausgegeben werden. Ein solches Potenzial an dem Ausgangsspannungspin OUT befindet sich gemäß obiger Konvention in dem Fehlerband.

In der deutschen Patentanmeldung, Anmeldenummer 10314601 ist eine Halbleiterschaltung mit einer Schutzschaltung gezeigt. Diese verwendet einen p-Kanal-Sperrschicht-Feldeffekttransistor, um einen Verpolschutz zu realisieren. Ist das Potenzial an einem Knoten bzw. Pin, an dem der selbstleitende p-Kanal-Sperrschicht-Feldeffekttransistor angeschlossen ist, negativ gegenüber einem Bezugspotenzial (GND), so begrenzt der p-Kanal-Sperrschicht-Feldeffekttransistor den Stromfluss besser, als dies bei Verwendung alternativer Schaltungslösungen, beispielsweise eines Schutzwiderstands, erreicht wird. Die Schutzschaltung eignet sich somit zum Schutz eines positiven Versorgungsspannungspins (VDD) oder eines Ausgangsspannungspins (OUT).

WO 02/15392 A2 zeigt eine Schaltungsanordnung zur Erkennung eines Fehlerzustands bezüglich der Betriebsspannungsversorgung eines Sensors. Mit der gezeigten Schaltungsanordnung kann beispielsweise der Bruch einer Versorgungsleitung erkannt werden. Die gezeigte Schaltungsanordnung sieht einen Transistor vom selbstleitenden Typ vor, der zwischen einen Versorgungsspannungsanschluss und einen Ausgangsanschluss geschaltet ist. In einem Normalbetriebszustand erzeugt eine Ansteuerschaltung an seinem Steuereingang eine Spannung, die den Kanal abschnürt. In einem Fehlerzustand ist der Kanal des Transistors niederohmig leitend. Durch die gezeigte Schaltungsanordnung kann vorzugsweise der Ausgang einer linearen Verstärkerstufe bei Bruch einer Versorgungsleitung an das intakte Potenzial gelegt werden. Dies ermöglicht die Erkennung eines Fehlerzustands in einer nachgeschalteten Auswerteschaltung.

US 6 559 721 B2 zeigt eine Schaltungsanordnung mit einem integrierten Verstärker. Der Verstärker weist eine Ausgangsstufe auf, die mit einem Versorgungspotenzialanschluss und einem Bezugspotenzialanschluss verbunden ist. Ein Paar von komplementären Ausgangstransistoren koppelt den Verstärker mit einem Tri-State-Ausgang. In dem Falle, dass eine der Betriebsspannungszuführungen, die in einem normalen Betriebszustand an dem Bezugspotenzialanschluss und dem Versorgungspotenzialanschluss angeschlossen sind, unterbrochen wird, wird der tri-state-Ausgang durch die Schaltungsanordnung in einen hochohmigen Zustand versetzt. Um dies zu erreichen, sind zwei Blockiertransistoren vorgesehen, deren Steueranschlüsse durch zugehörige Ladungspumpenschaltungen versorgt werden. Eine solche Schaltungsanordnung ermöglicht es beispielsweise, bei Sensoranwendungen, bei denen eine hohe Zuverlässigkeit erforderlich ist, eine Fehlinterpretation von Messergebnissen im Falle von Störungen zu vermeiden. Dies ist mit Hilfe einer gezeigten Schaltungsanordnung mit geringem Aufwand möglich.

US 2003/0016068 A1 zeigt eine Schaltungsanordnung zum Entladen eines Schaltungsknotens. Diese kann in OBD-Schaltungen eingesetzt werden. Die Entladung eines Schaltungsknotens erfolgt hierbei über einen Feldeffekttransistor, dessen Gateanschluss nach dem Abschalten der Versorgungsspannung auf einem solchen Potenzial gehalten wird, dass die Drain-Source-Strecke leitend ist und einen zu entladenden Knoten entlädt. In einem normalen Betriebszustand hingegen ist die Drain-Source-Strecke gesperrt, sodass die Entladeschaltung deaktiviert ist und keine weitere Belastung darstellt.

Es ist Aufgabe der vorliegenden Erfindung, eine Ausgangsschaltung zu schaffen, die einen Schaltungsknoten sowohl vor Verpolung als vor Überspannung schützt.

Diese Aufgabe wird durch eine Ausgangsschaltung gemäß Anspruch 1 gelöst.

Die vorliegende Erfindung schafft eine Ausgangsschaltung für eine Schaltung mit einem Eingangsknoten, der mit der Schaltung gekoppelt ist, einem Ausgangsknoten, einem Bezugspotenzialanschluss, einem Versorgungspotenzialanschluss, einem Halbleiterschalter zwischen dem Eingangsknoten und dem Ausgangsknoten sowie einer Steuerschaltung, die ausgelegt ist, um den Halbleiterschalter zu öffnen, wenn das Potenzial an dem Ausgangsknoten höher ist als ein erstes Grenzpotenzial, das von einem an dem Versorgungspotenzialanschluss anliegenden Potenzial abhängt, oder wenn das Potenzial an dem Ausgangsknoten niedriger ist als ein zweites Grenzpotenzial, das von einem an dem Bezugspotenzialanschluss anliegenden Potenzial abhängt, und die ausgelegt ist, um den Halbleiterschalter zu schließen, wenn das Potenzial an dem Ausgangsknoten zwischen dem ersten und dem zweiten Grenzpotenzial liegt.

Es ist der Kerngedanke der vorliegenden Erfindung, dass es vorteilhaft ist, einen Halbleiterschalter so anzusteuern, dass dieser geöffnet ist, wenn an einem Ausgangsknoten, der mit dem Halbleiterschalter verbunden ist, ein zu hohes oder ein zu niedriges Potenzial anliegt. Es wurde erkannt, dass es möglich ist, einen einzigen Halbleiterschalter sowohl bei Vorliegen einer Unterspannung als auch bei Vorliegen einer Überspannung in einen hochohmigen Zustand zu schalten. Dies unterscheidet eine erfindungsgemäße Schaltungsanordnung deutlich von herkömmlichen Schaltungsanordnungen, bei denen Halbleiterschalter zum Überspannungs- bzw. Verpolungsschutz so angesteuert werden, dass sie entweder im Falle einer Überspannung oder im Falle einer Unterspannung einen hochohmigen Zustand annehmen. Somit kann mit herkömmlichen Ausgangsschaltungen, die einen Halbleiterschalter verwenden, nur ein Schutz entweder gegen Verpolung des Potenzials an dem Ausgangsknoten oder gegen Anlegen einer Überspannung an dem Ausgangsknoten erreicht werden. Eine erfindungsgemäße Ausgangsschaltung hingegen ermöglicht einen Schutz vor diesen beiden Fehlerzuständen.

Es ist also der Kern der Erfindung, dass ein einziger Halbleiterschalter durch geeignete Ansteuerung sowohl bei Vorliegen eines Potenzials an seinem Ausgangsanschluss, das höher als ein oberes Grenzpotenzial ist, als auch bei Vorliegen eines Potenzials an seinem Ausgangsanschluss, das niedriger als ein unteres Grenzpotenzial ist, ausgeschaltet werden kann. Liegt das Potenzial zwischen dem oberen und dem unteren Grenzpotenzial, so kann der Halbleiterschalter eingeschaltet werden.

Es ist ein Vorteil einer erfindungsgemäßen Ausgangsschaltung, dass nur ein Halbleiterschalter zum Schutz vor Über- und Unterspannung nötig ist. Dies verringert den Widerstand der Schaltungsanordnung in einem eingeschalteten Zustand im Vergleich zu Lösungen, bei denen zwei oder mehrere Halbleiterschalter nötig sind. Entsprechend ist der Spannungsabfall über dem Halbleiterschalter geringer als bei herkömmlichen Lösungen. Somit ist es mit einer erfindungsgemäßen Ausgangsschaltung möglich, bei ansonsten unveränderter Schaltungsanordnung größere Lasten zu treiben, als dies mit herkömmlichen Schaltungsanordnungen möglich ist. Die Verwendung nur eines Halbleiterschalters spart im Vergleich zu herkömmlichen Lösungen weiterhin Kosten und führt zu einer Reduktion der Baugröße einer Schutzschaltung.

Weiterhin ist es vorteilhaft, nur einen Halbleiterschalter zu verwenden, da somit nur genau zwei Zustände (Halbleiterschalter geöffnet, Halbleiterschalter geschlossen) möglich sind. Dies vereinfacht eine Ansteuerschaltung.

Weiterhin ist es ein Vorteil einer erfindungsgemäßen Schaltungsanordnung, dass der Halbleiterschalter in einem Überspannungs- oder Verpolungsfall jeweils den gleichen Strompfad, d. h. die Verbindung zwischen einem Eingangsknoten und einem Ausgangsknoten, trennt. Dies ist im Gegensatz zu herkömmlichen Schaltungsanordnungen, die ausgebildet sein können, um in einem Überspannungsfall einen ersten Signalpfad zu trennen und in einem Verpolungsfall einen zweiten Signalpfad zu trennen. Somit muss bei herkömmlichen Ausgangsschaltungen die der Ausgangsschaltung vorangehende Schaltungsanordnung so ausgelegt sein, dass ein Schaltungsteil nur vor Überspannung und ein Schaltungsteil nur vor Verpolung geschützt werden muss. Bei Verwendung einer erfindungsgemäßen Ausgangsschaltung hingegen ist es möglich, der Ausgangsschaltung eine beliebige Schaltungsanordnung vorzuschalten, die nur einen Ausgang aufweist. Dieser Ausgang wird sowohl vor Überspannung als auch vor Verpolung geschützt. Die erfindungsgemäße Ausgangsschaltung bringt somit einen Schutz für eine vorangehende Schaltung mit nur einem Ausgangsknoten, und nicht wie herkömmlicher Weise einen Schutz für zwei getrennte Zweige einer vorgeschalteten Schaltungsanordnung. Somit kann eine erfindungsgemäße Ausgangsschaltung eingesetzt werden, ohne die vorangehende Schaltungsanordnung in ihrer Struktur zu verändern.

Weiterhin ist es vorteilhaft, nur einen Halbleiterschalter einzusetzen, da in diesem Fall auch nur eine Ansteuerschaltung für den Halbleiterschalter nötig ist. Somit verringert sich der gesamte Schaltungsaufwand gegenüber herkömmlichen Schaltungen, die für einen Überspannungszustand und für einen Verpolzustand getrennte Halbleiterschalter verwenden.

Schließlich ist festzuhalten, dass eine erfindungsgemäße Schaltungsanordnung in Verbindung mit einer der Ausgangsschaltung vorgeschalteten Schaltungsanordnung einen kombinierten Schutz vor Überspannung und Verpolung unter Verwendung von Halbleiterelementen überhaupt erst ermöglicht. Dazu kommt noch die Möglichkeit, neben dem Schutz vor Überspannung und Verpolung auch eine Detektion einer Unterbrechung einer Versorgungspotenzialzuführung zu ermöglichen.

Bei einem bevorzugten Ausführungsbeispiel ist der Halbleiterschalter ein selbstleitender Feldeffekttransistor. Eine solche Ausführungsform ist vorteilhaft, da ein selbstleitender Feldeffekttransistor gerade dann leitend ist, wenn er kein Signal von einer Ansteuerschaltung empfängt. Dies kann beispielsweise der Fall sein, wenn eine Versorgungsspannung unterbrochen ist. Es kann vorteilhaft sein, dass der Halbleiterschalter in diesem Fall geschlossen ist, falls z. B. durch eine der Ausgangsschaltung vorgeschaltete Schaltungsanordnung eine Signalisierung eines solchen Fehlerzustands erfolgen soll. Ist dieses Merkmal nicht nötig, so kann prinzipiell auch ein selbstsperrender Feldeffekttransistor verwendet werden.

Weiterhin wird es bevorzugt, dass das Signal an dem Eingangsknoten der Ausgangsschaltung von einer Verstärkerschaltung geliefert wird, deren Ausgang in einen hochohmigen Zustand schaltbar ist. Dies bringt den Vorteil, dass der Eingangsknoten der Ausgangsschaltung bei Bedarf auf ein solches Potenzial eingestellt werden kann, dass eine maximale Spannungsfestigkeit des Halbleiterschalters gewährleistet ist. Das Potenzial muss hierbei freilich in einem solchen Bereich liegen, dass der Ausgang der Verstärkerschaltung nicht beschädigt wird. Diese Bedingung kann allerdings für eine geeignete Schaltungsdimensionierung eingehalten werden. Ist der Ausgang der Verstärkerschaltung hochohmig, so ist es möglich, dass sich das Potenzial an dem Eingangsknoten der Ausgangsschaltung selbstständig einstellt, wobei ein stabiler Gleichgewichtspunkt erreicht wird. Es ist weiterhin möglich, dass an der Einstellung des Gleichgewichts an dem Halbleiterschalter auch noch weitere Schaltungselemente beteiligt sind.

Daneben wird es bevorzugt, dass der Eingang der Verstärkerschaltung über eine Schaltvorrichtung wahlweise mit einem informationstragenden Signal oder mit einem vorgegebenen Potenzial gekoppelt werden kann. Wird der Eingang der Verstärkerschaltung mit einem vorgegebenen Potenzial gekoppelt, so prägt die Verstärkerschaltung an ihrem Ausgang, d. h. an dem Eingangsknoten der Ausgangsschaltung, ein festes Potenzial ein. Es kann wiederum für den Halbleiterschalter vorteilhaft sein, wenn an seinem Eingangsknoten ein festes Potenzial eingeprägt ist. Insbesondere wird eine Einstellung des Schaltzustands erleichtert und weiterhin die Spannungsfestigkeit des Halbleiterschalters erhöht.

Es ist vorteilhaft, die Ansteuerung des Halbleiterschalters möglichst flexibel vorzunehmen. So ist es in verschiedenen Betriebszuständen notwendig, verschiedene Schaltungsanordnungen zur Ansteuerung eines Steueranschlusses des Halbleiterschalters zu verwenden. Es wird bevorzugt, dass die Steuerschaltung eine steuerbare Ladungspumpenschaltung umfasst, deren Ausgang mit einem Steueranschluss des Halbleiterschalters gekoppelt ist. Eine steuerbare Ladungspumpenschaltung bringt den Vorteil, dass an dem Steueranschluss des Halbleiterschalters auch Potenziale eingeprägt werden können, die nicht zwischen dem an dem Bezugspotenzialanschluss anliegenden Bezugspotenzial sowie dem an dem Versorgungspotenzialanschluss anliegenden Versorgungspotenzial liegen. Weiterhin kann eine Ladungspumpenschaltung auch verwendet werden, um ein Potenzial zu erzeugen, das in einer festen Beziehung zu einem vorgegebenen Potenzial steht, beispielsweise um eine vorgegebene Potenzialdifferenz über oder unter dem vorgegebenen Potenzial liegt. Somit ermöglicht eine Ladungspumpenschaltung eine maximale Flexibilität bei einer Einstellung eines Potenzials an dem Steueranschluss des Halbleiterschalters.

Weiterhin wird es bevorzugt, dass die Ausgangsschaltung ferner eine Stromquelle umfasst, deren Ausgang mit dem Steueranschluss des Halbleiterschalters koppelbar ist. Die Verwendung einer realen Stromquelle, die auch ein Sättigungsverhalten aufweist, bietet den Vorteil, dass der Steueranschluss des Halbleiterschalters durch einen vorgegebenen Strom auf ein geeignetes Potenzial gezogen werden kann. Insbesondere ist es möglich, bei Vorliegen einer näherungsweise konstanten Kapazität Spannungsanstiege an dem Steueranschluss mit einer vorgegebenen Flankensteilheit zu erzielen. Die Verwendung einer Stromquelle bietet weiterhin den Vorteil, dass Spannungsänderungen bei Vorliegen eines kapazitiven Verhaltens nur mit einer begrenzten Änderungsgeschwindigkeit auftreten können, wodurch sich ein besseres Ansprechverhalten bei kurzen transienten Störungen ergibt.

Es ist weiterhin vorteilhaft, dass die Ausgangsschaltung eine Spannungsquelle umfasst, deren Ausgang mit dem Steueranschluss des Halbleiterschalters koppelbar ist. Im ausgeschalteten Zustand des Halbleiterschalters kann es vorteilhaft sein, dass der Steueranschluss mit einem festen Potenzial verbunden ist. Der Halbleiterschalter kann durch diese Maßnahme in einen optimalen Sperrbetriebszustand gebracht werden.

Bei einem bevorzugten Ausführungsbeispiel ist der Halbleiterschalter ein (selbstleitender) p-Kanal-Feldeffekttransistor vom Verarmungstyp, dessen Gate-Anschluss als Steueranschluss dient. Ein solcher selbstleitender p-Kanal-Feldeffekttransistor bringt den Vorteil, dass er auf einem herkömmlichen p-Substrat verpolungsfest ausgeführt werden kann. Das heißt, wenn an seinem Source- oder Drain-Anschluss ein gegenüber dem Substrat negatives Potenzial anlegt, so existiert keine parasitäre Diode, die einen großen Stromfluss zulässt. Entsprechend kann mit p-Kanal-Feldeffekttransistoren eine Verpolungsfestigkeit von bis zu 16 V gewährleistet werden.

In Verbindung mit einem p-Kanal-Feldeffekttransistor kann bevorzugter Weise die Steuerschaltung ausgelegt sein, um eine steuerbare Ladungspumpenschaltung so anzusteuern, dass diese ein Potenzial an der Gate-Elektrode des p-Kanal-Feldeffekttransistors von Verarmungstyp erzeugt, das um eine vorgegebene Potenzialdifferenz höher ist als ein Potenzial an dem Ausgangsknoten, wenn das Potenzial an dem Ausgangsknoten höher als das erste Grenzpotenzial ist. Bevorzugter Weise wird die vorgegebene Potenzialdifferenz so gewählt, dass diese in etwa gleich einer Abschnürspannung Up des selbstleitenden p-Kanal-Feldeffekttransistors vom Verarmungstyp ist. Bei einer derartigen Auslegung ist der p-Kanal-Feldeffekttransistor vom Verarmungstyp in einem Sperrbetrieb, wenn eine Überspannung an dem Ausgangsknoten anliegt, d. h. wenn das Potenzial an dem Ausgangsknoten höher als das erste Grenzpotenzial ist. Es ist weiterhin anzumerken, dass die Anpassung des Gate-Potenzials an das Potenzial des Ausgangsknotens, die durch die Ladungspumpenschaltung erfolgt, verhindert, dass eine zu große Gate-Source- bzw. Gate-Drain-Potenzialdifferenz auftritt. Eine solche könnte den Transistor zerstören und wird durch die vorbeschriebene Ausführungsform vermieden. Daher ist der Einsatz einer Ladungspumpenschaltung sehr vorteilhaft.

Bei einem weiteren bevorzugten Ausführungsbeispiel ist die Steuerschaltung ausgelegt, um den Ausgang der Verstärkerschaltung in einen hochohmigen Zustand zu schalten, wenn das Potenzial an dem Ausgangsknoten höher ist als das erste Grenzpotenzial. Durch eine solche Maßnahme wird es ermöglicht, dass sich der Eingangsknoten, der hierbei als Drain-Knoten des selbstleitenden p-Kanal-Feldeffekttransistors wirksam ist, auf ein Potenzial einstellt, bei dem weder die Drain-Source-Strecke noch die Drain-Gate-Strecke durchbricht. Würde hingegen der Eingangsknoten auf ein vorgegebenes Potenzial gezogen, so könnte es passieren, dass die Drain-Source-Potenzialdifferenz bzw. die Drain-Gate-Potenzialdifferenz so groß wird, dass ein Durchbruch des Transistors erfolgt. Dies könnte zu einem hohen Stromfluss führen und den Transistor letztendlich zerstören.

Bei einem weiteren bevorzugten Ausführungsbeispiel ist die Steuerschaltung ausgelegt, um die Spannungsquelle mit der Gate-Elektrode des selbstleitenden p-Kanal-Feldeffekttransistors zu koppeln und den Eingang der Verstärkerschaltung mit einem vorgegebenen Potenzial zu koppeln, wobei die Verstärkerschaltung, das vorgegebene Potenzial und die Spannungsquelle so ausgelegt sind, dass an dem Eingangsknoten, der mit einer Source-Elektrode des p-Kanal-Feldeffekttransistors vom Verarmungstyp gekoppelt ist, ein Potenzial anliegt, das nicht niedriger als das zweite Grenzpotenzial ist, wenn das Potenzial an dem Ausgangsknoten niedriger als das zweite Grenzpotenzial ist. Weiterhin muss in diesem Fall sichergestellt sein, dass an der Gate-Elektrode ein Potenzial anliegt, das um mindestens eine Abschnürspannung (Pinch-Off-Spannung) des selbstleitenden p-Kanal-Feldeffekttransistors höher ist als das Potenzial an dem Eingangsknoten. Durch eine solche Einstellung der Potenziale wird sichergestellt, dass der selbstleitende p-Kanal-Feldeffekttransistor sicher in einem ausgeschalteten Zustand ist. Das Potenzial an dem Eingangsknoten, das hier gleich dem Source-Potenzial des Transistors ist, ist sicher größer als das Potenzial an dem Ausgangsknoten, das gleich dem Drain-Potenzial des Transistors ist. Das Gate-Potenzial des Transistors ist wiederum mindestens eine Pinch-Off-Spannung über dem Source-Potenzial des Transistors. Dadurch ist sichergestellt, dass der Transistor sich in dem ausgeschalteten Betriebszustand befindet, in dem sein Kanal hochohmig ist. Der dem Halbleiterschalter vorgeschaltete Verstärker dient hierbei dazu, dem Source-Anschluss des p-Kanal-Feldeffekttransistors vom Verarmungstyp ein Potenzial einzuprägen. Dieses Potenzial wird bevorzugt nahe bei dem zweiten, unteren Grenzpotenzial gewählt. Dadurch wird erreicht, dass die Drain-Source-Spannung und die Drain-Gate-Spannung in einem Verpolfall minimal gehalten werden. Dies dient wiederum dazu, zu vermeiden, dass der selbstleitende p-Kanal-Feldeffekttransistor durchbricht. Somit ist durch diese Schaltung der p-Kanal-Feldeffekttransistor vom Verarmungstyp in der Lage, ein größtmögliches negatives Potenzial an dem Ausgangsknoten ohne Zerstörung zu tolerieren. Die Gate-Source-Spannung des Transistors ist hierbei unabhängig von dem Potenzial an dem Ausgangsknoten festgelegt. Damit ist der Transistor sicher ausgeschaltet.

Ein Nachführen des Gate-Potenzials, sodass dieses dem Potenzial an dem Ausgangsknoten folgt, ist hierbei nicht zweckmäßig, da in diesem Fall auch das Potenzial an dem Eingangsknoten nachgeführt werden müsste. Ohne Nachführen des Potenzials an dem Eingangsknoten, das in diesem Fall als Source-Potenzial des Transistors wirkt (das Source-Potenzial ist bei einem p-Kanal-Feldeffekttransistor als das positivere der beiden an dem Kanal anliegenden Potenziale definiert) würde der Transistor bei hinreichend negativem Gate-Potenzial leitfähig werden. Dies ist nicht erwünscht. Der Vorteil einer Schaltungsanordnung, bei dem Gate- und Source-Potenzial nicht dem Potenzial an dem Ausgangsknoten nachgeführt werden, besteht weiterhin darin, dass eine Ladungspumpenschaltung in diesem Betriebszustand nicht benötigt wird.

Bei einem weiteren bevorzugten Ausführungsbeispiel ist die Steuerschaltung ausgelegt, um die Stromquelle mit der Gate-Elektrode des selbstleitenden p-Kanal-Feldeffekttransistors zu koppeln, sodass ein Potenzial an der Gate-Elektrode des p-Kanal-Feldeffekttransistors möglichst nahe bei dem Bezugspotenzial gehalten wird, wenn das Potenzial an dem Ausgangsknoten zwischen dem ersten und dem zweiten Grenzpotenzial liegt. Der Vorteil einer solchen Verschaltung liegt darin, dass die Gate-Elektrode des p-Kanal-Feldeffekttransistors vom Verarmungstyp auf möglichst niedrigem Potenzial gehalten wird, sodass der Kanal des Transistors für die in diesem Betriebszustand auftretenden Potenziale an dem Eingangsknoten und dem Ausgangsknoten niederohmig leitfähig ist. Die Verschaltung mit einer Stromquelle bewirkt hierbei, dass der Entladestrom für die Gate-Elektrode wohl definiert ist. Auch bei transienten Vorgängen verlässt der Transistor nicht den vorgesehenen Arbeitsbereich und bleibt gut leitfähig.

Bei einem weiteren bevorzugten Ausführungsbeispiel ist die Steuerschaltung ausgelegt, um ausgehend von einem Zustand, in dem das Potenzial an dem Ausgangsknoten zwischen dem ersten und dem zweiten Grenzpotenzial liegt, eine Veränderung des Zustands erst dann festzustellen, wenn das Potenzial an dem Ausgangsknoten länger als eine vorgegebene Zeitdauer größer als das erste Grenzpotenzial oder kleiner als das zweite Grenzpotenzial ist. Eine solche Ausführungsform führt dazu, dass kurzzeitige Schwankungen des Potenzials an dem Ausgangsknoten, die durch hochfrequente Störungen hervorgerufen werden können, von der Steuerschaltung ausgeblendet werden. Die Steuerschaltung ist somit nicht empfindlich auf kurze Störspitzen. Gerade kurze Störspitzen aber führen bei einer geeigneten Auslegung der Schaltungsanordnung nicht zu einer thermischen Überlastung, sodass es zulässig ist, diese zu tolerieren, ohne dass die Ausgangsschaltung den Halbleiterschalter trennt. Die maximal zulässige Zeitdauer für solche Störimpulse kann zwischen 0,1 &mgr;s und 10 &mgr;s liegen. Eine derartige Schaltungsauslegung bringt den entscheidenden Vorteil, dass die Ausgangsschaltung wesentlich weniger anfällig auf hochfrequente Störungen anspricht als herkömmliche Schaltungen.

Weiterhin wird es bevorzugt, dass das erste Grenzpotenzial um etwa 0,7 V oberhalb des positiven Versorgungspotenzials liegt. Eine solche Einstellung sorgt wiederum dafür, dass kleinere Störungen an dem Ausgangsknoten nicht zu einem Übergang in den Fehlerbetriebszustand führen. Vielmehr besteht ein Toleranzbereich, in dem eine Überspannung an dem Ausgangsknoten akzeptabel ist. Eine geringe Überspannung führt nämlich nicht zu einem so hohen Strom, dass eine Zerstörung einer Schaltungsanordnung erfolgt. Somit kann eine geringe Überspannung toleriert werden, was die Betriebssicherheit der Ausgangsschaltung erhöht. Es ist zweckmäßig, das obere Grenzpotenzial zwischen 0,5 V und 5 V höher als das Potenzial an dem positiven Versorgungsspannungsanschluss zu wählen.

In ähnlicher Weise wird es bevorzugt, dass das zweite Grenzpotenzial um etwa 1 V niedriger als das Potenzial an dem Bezugspotenzialanschluss liegt. Eine schwache Verpolung, bei der das Potential an dem Ausgangsanschluss um nicht mehr als 1V negativer als das Bezugspotential ist, resultiert wiederum wegen des vergleichsweise kleinen Stromflusses und der vergleichsweise geringen Verlustleistung nicht in einer Zerstörung einer Schaltungsanordnung und ist somit tolerierbar.

Bei einem weiteren bevorzugten Ausführungsbeispiel umfasst die Ausgangsschaltung ferner einen zweiten selbstleitenden Feldeffekttransistor, dessen Drain-Source-Strecke zwischen den Eingangsknoten und den Bezugspotenzialanschluss geschaltet ist und dessen Gate-Anschluss mit dem Ausgang einer zweiten Ladungspumpe gekoppelt ist, die bei Vorliegen einer ausreichenden Potenzialdifferenz zwischen dem Versorgungspotenzial und dem Bezugspotenzial ein solches Potenzial erzeugt, dass der Kanal des zweiten selbstleitenden Feldeffekttransistors abgeschnürt ist. Eine solche Schaltungsanordnung führt dazu, dass bei Anliegen einer ausreichenden Versorgungsspannung, die ausreichend ist, um einen ordnungsgemäßen Betrieb der Schaltungsanordnung zu ermöglichen, die Funktionsweise der Schaltung unverändert gegenüber der vorbeschriebenen Schaltungsanordnung ist. Ist allerdings die Zuführung eines Versorgungspotenzials an den Versorgungspotenzialanschluss oder die Zuführung eines Bezugspotenzials an den Bezugspotenzialanschluss unterbrochen, so wird die zweite Ladungspumpe inaktiv. Der zweite selbstleitende Feldeffekttransistor empfängt dann ein Gate-Potenzial, das nicht ausreichend ist, um den Kanal abzuschnüren. Entsprechend leitet der Kanal des zweiten Feldeffekttransistors vom Verarmungstyp. Damit wird bei Unterbrechung der Versorgungspotenzialzuführung oder der Bezugspotenzialzuführung der Ausgangsknoten auf das verbleibende Potenzial gezogen, was die Erkennung eines Fehlerzustands in einer nachgeordneten Schaltung ermöglicht. Somit bietet eine solche Schaltungsanordnung den Vorteil, dass Fehler auf den Potenzialzuführungen erkannt werden können.

In ähnlicher Weise umfasst die Ausgangsschaltung bei einem weiteren bevorzugten Ausführungsbeispiel einen dritten Feldeffekttransistor vom Verarmungstyp, dessen Drain-Source-Strecke zwischen den Eingangsknoten und den Versorgungspotenzialanschluss geschaltet ist und dessen Gate-Anschluss mit dem Ausgang einer dritten Ladungspumpe gekoppelt ist, die bei Vorliegen einer ausreichenden Potenzialdifferenz zwischen dem Versorgungspotenzial und dem Bezugspotenzial ein solches Potenzial erzeugt, dass der Kanal des dritten Feldeffekttransistors vom Verarmungstyp abgeschnürt ist.

Bei einem weiteren bevorzugten Ausführungsbeispiel ist der Gate-Anschluss des dritten Feldeffekttransistors mit einer Ansteuerschaltung verbunden, die so ausgelegt ist, dass ein Spannungsabfall über der Drain-Source-Strecke des dritten Feldeffekttransistors abgesehen von einer Toleranz gleich einem Spannungsabfall über der Drain-Source-Strecke des ersten Feldeffekttransistors ist, wenn das Potenzial an dem Ausgangsknoten höher als das erste Grenzpotenzial ist. Eine solche Auslegung der Ansteuerschaltung ist vorteilhaft, da sich in diesem Fall eine Potenzialdifferenz zwischen dem Ausgangsknoten und dem positiven Versorgungspotenzial gleichmäßig auf die Drain-Source-Strecken des ersten und des dritten Feldeffekttransistors aufteilt. Durch die gleichmäßige Belastung der beiden Transistoren wird es ermöglicht, dass eine möglichst hohe Überspannung an dem Ausgangsknoten (bezogen auf das positive Versorgungspotenzial) toleriert werden kann. Somit wird eine maximale Überspannungsfestigkeit an dem Ausgangsknoten gewährleistet. Bevorzugter Weise umfasst die Ansteuerschaltung an dem Gate-Anschluss des dritten Feldeffekttransistors einen resistiven Spannungsteiler. Ein solcher ist bezüglich seines Verhaltens sehr linear, einfach auszulegen und mit akzeptablen Toleranzen herstellbar.

Bei einem weiteren bevorzugten Ausführungsbeispiel ist die Gate-Elektrode des ersten Feldeffekttransistors so beschaltet, dass eine Gate-Ladung abgebaut wird, wenn diese nicht durch eine Schaltung aktiv aufrecht erhalten wird. Eine solche Schaltungsanordnung ist wiederum zweckmäßig, um bei Unterbrechung einer Versorgungspotenzialzuführung in möglichst kurzer Zeit einen wohldefinierten Zustand zu erreichen.

Bei einem weiteren bevorzugten Ausführungsbeispiel wird der Halbleiterschalter durch mehrere in Serie geschaltete selbstleitende Feldeffekttransistoren gebildet. Die Serienschaltung mehrerer Transistoren bezüglich ihrer Kanalstrecken resultiert in einer Erhöhung der zulässigen Sperrspannung. Somit ermöglicht eine Serienschaltung eine Erhöhung der Spannungsfestigkeit einer erfindungsgemäßen Schaltungsanordnung. Entsprechende Gate-Potenziale für in Serie geschalteten Feldeffekttransistoren können durch eine resistive Spannungsteilung erzeugt werden. Somit liegt eine sehr einfache Methode vor, um eine erfindungsgemäße Schaltungsanordnung an verschiedene Einsatzfälle und Anforderungen anzupassen.

In ähnlicher Weise kann der zweite Feldeffekttransistor oder der dritte Feldeffekttransistor durch eine Serienschaltung von mehreren Transistoren ersetzt werden. Wiederum erhöht sich die Spannungsfestigkeit der entsprechenden Schaltung. Dabei ist es zweckmäßig, die Gate-Potenziale durch Spannungsteiler geeignet einzustellen, sodass sich näherungsweise gleiche Drain-Source-Spannungen für alle Transistoren ergeben. Auch bezüglich der Kanäle kann es notwendig sein, mit Hilfe eines hochohmigen Spannungsteilers die Potenziale so einzustellen, dass alle Transistoren gleichmäßig belastet werden und vergleichbare Drain-Source-Spannungen aufweisen.

Weiterhin wird bei einem bevorzugten Ausführungsbeispiel ein Eingang der Verstärkerschaltung über einen Kondensator mit dem Eingangsknoten und über ein resistives Spannungsteilernetzwerk mit dem Ausgangsknoten gekoppelt. Eine solche Schaltungsanordnung kann die Stabilitätseigenschaften der Verstärkerschaltung verbessern, insbesondere dann, wenn diese mit einer kapazitiven Last, die an dem Ausgangsknoten angeschlossen ist, belastet wird. Dadurch verringert sich die Schwingneigung der Verstärkerschaltung, und es kann ein stabiler Betrieb auch mit großen kapazitiven Lasten an dem Ausgangsknoten gewährleistet werden. Solche kapazitiven Lasten können beispielsweise durch lange Leitungsverbindungen entstehen. Somit werden bevorzugter Weise der Kondensator und das resistive Spannungsteilernetzwerk so ausgelegt, dass in Verbindung mit einem Ein-Widerstand des Halbleiterschalters die Stabilität der Verstärkerschaltung verbessert ist, wenn eine kapazitive Last mit dem Ausgangsknoten gekoppelt ist. Es lässt sich hierbei erkennen, dass der Ein-Widerstand des Halbleiterschalters bei einer solchen Ausführungsform in vorteilhafter Weise genutzt wird, und somit nicht, wie herkömmlicherweise üblich, als störend anzusehen ist. Somit bildet die erfindungsgemäße Schaltungsauslegung eine optimale Kombination von Halbleiterschalter und Verstärkerschaltung, wobei sich Verluste des Halbleiterschalters eben gerade nicht störend sondern sogar vorteilhaft auswirken.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

1 ein Blockschaltbild einer erfindungsgemäßen Ausgangsschaltung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;

2 ein detailliertes Blockschaltbild einer erfindungsgemäßen Ausgangsschaltung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;

3 ein Schaltbild einer erfindungsgemäßen Ausgangsschaltung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung; und

4 eine zeitliche Darstellung von Strömen und Spannungen in einer erfindungsgemäßen Ausgangsschaltung für eine beispielhafte Anregung.

1 zeigt ein Blockschaltbild einer erfindungsgemäßen Ausgangsschaltung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. Die Ausgangsschaltung ist in ihrer Gesamtheit mit 10 bezeichnet. Sie weist einen Eingangsknoten 12 sowie einen Ausgangsknoten 14 auf, ferner einen Bezugspotenzialanschluss 16 sowie einen Versorgungspotenzialanschluss 18. Zwischen den Eingangsknoten 12 und den Ausgangsknoten 14 ist ein Halbleiterschalter 20 geschaltet. Dieser empfängt an einem Steueranschluss 22 ein Steuersignal 24 von einer Steuerschaltung 26. Die Steuerschaltung 26 empfängt ein Potenzial von dem Ausgangsknoten 14 und ist ferner mit dem Bezugspotenzialanschluss 16 sowie dem Versorgungspotenzialanschluss 18 gekoppelt. Weiterhin liegt an dem Eingangsknoten 12 der Ausgangsschaltung 10 ein Eingangssignal 30 an, das von einer Schaltungsanordnung 32 geliefert wird.

Aufbauend auf der strukturellen Beschreibung wird im Folgenden die Funktionsweise der vorliegenden erfindungsgemäßen Ausgangsschaltung 10 beschrieben. Die Aufgabe der Ausgangsschaltung 10 ist es, in einem normalen Betriebszustand, in dem das Potenzial an dem Ausgangsknoten 14 bezogen auf ein Bezugspotenzial an dem Bezugspotenzialanschluss 16 zwischen einem unteren Grenzpotenzial und einem oberen Grenzpotenzial liegt, den Eingangsknoten leitend mit dem Ausgangsknoten zu verbinden. Ferner ist es Aufgabe der vorliegenden Schaltung, den Eingangsknoten von dem Ausgangsknoten zu trennen, falls an dem Ausgangsknoten eine Überspannung anliegt, d. h., das Potenzial an dem Ausgangsknoten größer als ein vorgegebenes erstes, oberes Grenzpotenzial ist, oder falls an dem Ausgangsknoten eine Verpolung vorliegt, d. h. das Potenzial an dem Ausgangsknoten 14 kleiner als das vorgegebene zweite, untere Grenzpotenzial ist. Das erste Grenzpotenzial ist typischerweise positiver als oder gleich dem Potenzial an dem Versorgungspotenzialanschluss 18, während das zweite Grenzpotenzial typischerweise negativer als oder gleich dem Potenzial an dem Bezugspotenzialanschluss 16 ist. Die Steuerschaltung 26 ist daher so ausgelegt, dass sie den Halbleiterschalter 20 durch entsprechende Ansteuerung in einen geöffneten Zustand versetzt, wenn das Potenzial an dem Ausgangsknoten 14 höher als das erste Grenzpotenzial ist oder wenn das Potenzial an dem Ausgangsknoten 14 niedriger als das zweite Grenzpotenzial ist. Die Steuerschaltung 26 ist dabei ausgelegt, das erste und zweite Grenzpotenzial von dem Versorgungspotenzial an dem Versorgungspotenzialanschluss 18 sowie dem Bezugspotenzial an dem Bezugspotenzialanschluss 16 abzuleiten. Weiterhin ist die Steuerschaltung 26 ausgelegt, um dem Halbleiterschalter 20 an dem Steueranschluss 22 ein Steuersignal 24 zuzuführen, das den Halbleiterschalter 20 in einen geschlossenen Zustand bringt, wenn das Potenzial an dem Ausgangsknoten 14 zwischen dem ersten Grenzpotenzial und dem zweiten Grenzpotenzial liegt.

Es ist weiterhin festzuhalten, dass der Halbleiterschalter 20 nur drei Anschlüsse aufweist. Zwei Anschlüsse sind hierbei einer geschalteten Strecke zugeordnet, die zwischen den Eingangsknoten 12 und den Ausgangsknoten 14 geschaltet ist. Weiterhin weist der Halbleiterschalter 20 einen Steueranschluss 22 auf. Die Wirkung des Steuersignals 24 an dem Steueranschluss 22 ist damit bestimmt durch das Potenzial an dem Steueranschluss 22 in Bezug auf die Potenziale an den beiden anderen, der geschalteten Strecke zugeordneten, Anschlüssen des Halbleiterschalters 20. Welches der beiden letztgenannten Potenziale im Wesentlichen ausschlaggebend für den Schaltzustand des Halbleiterschalters 20 ist, hängt von der Art des Halbleiterschalters 20 sowie von dem Betriebszustand, in dem sich er Halbleiterschalter 20 befindet, ab. Somit ergibt sich die Schwierigkeit, dass die Steuerschaltung 26 ein Steuersignal 24 an den Halbleiterschalter 20 ausgeben muss, das abhängig von den Potenzialen an dem Eingangsknoten 12 und dem Ausgangsknoten 14 sowie auch abhängig von dem Betriebszustand des Halbleiterschalters 20 ist. Um eine verbesserte Schaltwirkung zu erhalten, ist es möglich, dass die Steuerschaltung 26 über eine Beeinflussungseinrichtung 34 einen Einfluss auf das Potenzial an dem Eingangsknoten 12 nimmt. Dies ermöglicht ein effizienteres und sichereres Öffnen bzw. Schließen des Halbleiterschalters 20.

2 zeigt ein detailliertes Blockschaltbild einer Schaltungsanordnung mit einer erfindungsgemäßen Ausgangsschaltung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Die Schaltungsanordnung ist in ihrer Gesamtheit mit 110 bezeichnet. Die Schaltungsanordnung 110 umfasst ein Frontend 112 einer integrierten Schaltung sowie eine Ausgangsschaltung 114. Die Ausgangsschaltung 114 umfasst in dem Signalpfad zwischen dem Frontend 112 der integrierten Schaltung und dem Ausgangsanschluss OUT einen linearen Verstärker 120 sowie eine Schaltanordnung 124, die den Ausgangsanschluss bei Unterbrechung einer Versorgungspotenzialzuführung für das Bezugspotenzial GND oder das positive Versorgungspotenzial VDD in einen wohl definierten Zustand versetzt, und die den Ausgangsanschluss OUT bei Vorliegen einer Verpolung oder einer Überspannung von den angeschlossenen Schaltungskomponenten, insbesondere von dem linearen Verstärker 120, abtrennt. Für den Betrieb der Schaltanordnung 124 sind eine Reihe von Hilfsschaltungen nötig. Da die Schaltanordnung 124 typischerweise Ladungspumpen umfasst, ist eine Schaltungsanordnung 128 nötig, die ein Referenzpotenzial VDDV sowie ein Taktsignal für die Ladungspumpen der Schaltanordnung 124 erzeugt und der Schaltanordnung 124 zuführt.

Ferner umfasst die Ausgangsschaltung zwei Komparatoren 132, 136. Der erste Komparator 132 empfängt ein Signal von dem Ausgangsanschluss OUT und vergleicht es mit dem Bezugspotenzial GND oder einem davon abgeleiteten unteren Grenzpotential. Stellt der erste Komparator 132 fest, dass eine Verpolung des Ausgangssignals vorliegt, d. h., dass das Potenzial an dem Ausgangsanschluss OUT um einen vorgegebenen Betrag negativer als das Bezugspotenzial GND ist, so erzeugt er ein entsprechendes Verpolungssignal 142. In ähnlicher Weise empfängt der zweite Komparator 136 das Signal von dem Ausgangsanschluss OUT sowie das positive Versorgungspotenzial VDD. Liegt eine Überspannung an dem Ausgangsanschluss OUT an, die dadurch gekennzeichnet ist, dass das Potenzial an dem Ausgangsanschluss OUT um einen vorgegebenen Betrag größer als das positive Bezugspotenzial VDD ist, so gibt die zweite Komparatorschaltung 136 ein Überspannungssignal 146 aus.

Das Verpolungssignal 142 und das Überspannungssignal 146 werden einer Logikschaltung 152 zugeführt. Diese ist ausgelegt, um Steuersignale 154, 156 an die Schaltanordnung 124 sowie an den linearen Verstärker 120 auszugeben, um im Überspannungsfall oder Verpolungsfall eine Trennung des Ausgangsanschluss OUT von dem daran gekoppelten Signalpfad zu veranlassen. Weiterhin ist zu erwähnen, dass das Frontend 112 der integrierten Schaltung sowie der lineare Verstärker 120 mit dem Bezugspotenzial GND sowie dem positiven Versorgungspotenzial VDD versorgt werden.

Die Schaltungsanordnung 110 ist somit in der Lage, sowohl bei Bruch einer Versorgungspotenzialzuführung als auch bei Vorliegen einer Verpolung oder einer Überspannung an dem Ausgangsanschluss OUT einen wohl definierten Betriebszustand herbeizuführen und eine Beschädigung von Komponenten zu verhindern. Dies wird zum einen durch die Auslegung der Schaltanordnung 124 gewährleistet, die bei Bruch einer Versorgungspotenzialzuführung den Ausgang durch selbstleitende Strukturen auf das jeweils andere Versorgungspotenzial zieht. Ein Verpolungszustand oder ein Überspannungszustand an dem Ausgangsanschluss OUT wird mit Komparatoren 132, 136 festgestellt und über eine Logikschaltung 152 ausgewertet. In einem Störungsfall erfolgt ein aktiver Steuereingriff auf den linearen Verstärker 120 bzw. die Schaltanordnung 124. Die Schaltungsanordnung 128 zur Erzeugung einer Referenzspannung VDDV sowie eines Taktsignals dient als Hilfsschaltung für die Schaltanordnung 124. Sie kann allerdings auch innerhalb dieser integriert sein.

Es sind deutliche Veränderungen an der Schaltungsanordnung möglich, ohne von dem Kerngedanken der Erfindung abzuweichen. Beispielsweise können für verschiedene Schaltungsteile verschiedene Versorgungs- und Bezugspotenziale verwendet werden. Das Frontend 112 der integrierten Schaltung sowie der lineare Verstärker können mit getrennten Versorgungspotentialen versorgt werden. Weiterhin ist es möglich, die Schaltschwellen für Verpolung und Überspannung anders zu definieren als vorher beschrieben. Es ist lediglich vorauszusetzen, dass das Potenzial der Schaltschwelle für Überspannung höher ist als das Potenzial der Schaltschwelle für Verpolung. Ferner ist es zweckmäßig, wenn die beiden Schaltschwellen abhängig von dem Versorgungspotenzial und dem Bezugspotenzial sind. Weiterhin ist es nicht zwingend erforderlich, eine zusätzliche Logikschaltung 152 zu verwenden. Vielmehr kann die Logik bereits in den Komparatoren 132, 136 enthalten sein, oder auch in der Schaltanordnung 124. Außerdem ist es nicht zwingend erforderlich, dass von den Komparatoren 132, 136 über eine Logikschaltung 152 eine Rückwirkung auf den linearen Verstärker 120 besteht. Diese kann entfallen, wenn die Schaltanordnung 124 entsprechend ausgelegt ist, um eine Trennung von Ausgangsanschluss OUT und dem Verstärkerausgang A unabhängig von dem Zustand des Verstärkerausgangs A zu erzielen.

Es ist weiterhin anzumerken, dass der Verstärkerausgang A des linearen Verstärkers 120 mit dem Eingang E der Schaltanordnung 124 zusammengeschaltet ist. Die Schaltanordnung 124 wird auch als OBD-Schaltung (open-bond Schaltung) bezeichnet. Es ist wichtig, anzumerken, dass die Versorgungsspannungsanschlüsse für das positive Versorgungspotenzial VDD und das Bezugspotenzial GND sowie der Anschluss für das an dem Schaltungsausgang OUT anliegende Ausgangssignal bei einer typischen Systemauslegung gebondet sind. Gerade diese Ausführung macht den Einsatz einer OBD-Schaltung als Schaltanordnung 124 erforderlich und zweckmäßig. Es können nämlich unterbrochene Bonddrähte erkannt werden. Allerdings ist die Anwendung einer erfindungsgemäßen Schaltungsanordnung nicht auf solche Fälle beschränkt, in denen Bondverbindungen genutzt werden. Vielmehr kann die Schaltungsanordnung sinnvoll eingesetzt werden, wann immer Verbindungsleitungen vorhanden sind, bei denen die Gefahr besteht, dass sie unterbrochen oder gegenüber andere Potenziale kurzgeschlossen werden.

Weiterhin soll hier ein Beispiel für eine quantitative Auslegung einer erfindungsgemäßen Schaltungsanordnung 110 dargestellt werden. Die Schaltungsanordnung 128, die als Hilfsschaltung dient, kann beispielsweise ausgelegt sein, um eine Konstantspannung VDDV bereit zu stellen, die zirka das 1,5-fache der Abschnürspannung (Pinch-Off-Spannung) Up eines p-Kanal-Sperrschicht-Feldeffekttransistors (pJFETs), der in der Schaltanordnung 124 verwendet wird, beträgt: VDDV = 1,5·Up. Eine derartige Auslegung ist zweckmäßig, da der p-Kanal-Sperrschicht-Feldeffekttransistor den Stromfluss durch seinen Kanal zwischen Source und Drain sperrt, wenn an seinem Gate ein Potenzial anliegt, das um die Abschnürspannung (Pinch-Off-Spannung) Up größer ist als Potenzial an seinem Source-Anschluss. Der erste Komparator 132 ist bei dem vorliegenden Ausführungsbeispiel so ausgelegt, dass er an seinem Ausgang ein Signal mit einem hohen logischen Wert (HIGH-Signal) abgibt, wenn das Potenzial an dem Ausgangsanschluss OUT hinreichend stark negativ wird. Bei dem vorliegenden Ausführungsbeispiel ist der erste Komparator 132 so gewählt, dass sein Ausgangssignal dann einen hohen logischen Pegel annimmt, wenn die Spannung an dem Ausgangsanschluss OUT kleiner als –1 V (bezogen auf das Bezugspotenzial GND) ist. In anderen Worten, die logische Funktion des Komparators kann beschrieben werden als AK1 = (OUT < –1 V), wobei AK1 der logische Wert des Ausgangssignals des ersten Komparators 132 ist.

Bei dem vorliegenden Ausführungsbeispiel ist der zweite Komparator 136 so ausgelegt, dass an seinem Ausgang, der mit AK2 bezeichnet ist, ein Signal mit einem hohen logischen Wert (HIGH-Signal) ausgegeben wird, wenn das Potenzial an dem Ausgangsanschluss OUT um einen hinreichenden Betrag größer als das positive Versorgungspotential VDD ist. Beispielsweise ist eine Auslegung günstig, bei der der zweite Komparator 136 an seinem Ausgang AK2 ein hohes logisches Signal ausgibt, wenn das Potenzial an dem Ausgangsanschluss OUT um mindestens 0,7 V über dem positiven Versorgungspotenzial VDD liegt. Mathematisch ausgedrückt kann man schreiben: AK2 = (OUT > VDD + 0,7V). Ein in der Schaltungsanordnung 128 enthaltener Taktgenerator TG ist zweckmäßiger Weise ausgelegt, um ein hochfrequentes Rechtecksignal mit einer Frequenz in einem Bereich zwischen ca. 1 MHz und 10 MHz abzugeben. Dieses Signal dient zur Ansteuerung der Ladungspumpen, die bevorzugter Weise in der Schaltanordnung 124 (OBD-Schaltung) enthalten sind.

Ein Kerngedanke der Erfindung liegt somit in der Auswahl geeigneter Schaltungselemente und in der Auslegung einer geeigneten Ansteuerung, wobei die Kombination der Einrichtungen gewährleistet, dass die Schaltungsanordnung auf alle in der Praxis vorkommenden Beanspruchungen reagieren kann, ohne dass die Schaltung zerstört wird.

3 zeigt ein Schaltbild einer erfindungsgemäßen Ausgangsschaltung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. Die Ausgangsschaltung ist in ihrer Gesamtheit mit 210 bezeichnet. Gezeigt ist hier das Frontend 220 einer integrierten Schaltung, das ein Signal 222 liefert. Das Frontend 220 der integrierten Schaltung wird mit einem Versorgungspotenzial VDD versorgt und ist ebenso mit dem Bezugspotenzial GND gekoppelt.

Der Signalpfad durch die Ausgangsschaltung 210 umfasst weiterhin einen Operationsverstärker OPV. Das Signal 222 ist über eine Schalteinrichtung Sopa an den nicht-invertierenden Eingang des Operationsverstärkers anlegbar. Im übrigen ist es auch möglich, über die Schalteinrichtung Sopa an den nicht invertierenden Eingang des Operationsverstärkers das Bezugspotenzial GND anzulegen. Der Ausgang des Operationsverstärkers ist mit einem ersten Signalknoten 240 gekoppelt. Das Potenzial des ersten Signalknotens 240 wird in einem regulären Betriebszustand im Wesentlichen durch den Ausgang des Operationsverstärkers OPV bestimmt. Der erste Signalknoten 240 ist über die Drain-Source-Strecke eines Feldeffekttransistors J2 mit einem zweiten Signalknoten 250 verbunden. Der zweite Signalknoten 250 ist weiterhin mit dem Ausgangsanschluss OUT verbunden. Die beschriebenen Elemente stellen somit den Signalpfad mit einem regulären Betrieb der Schaltungsanordnung 210 dar.

Weiterhin umfasst die Ausgangsschaltung 210 eine Schaltung zur Erkennung von Unterbrechungen auf der Versorgungspotenzialzuführung und der Bezugspotenzialzuführung. Zu diesem Zweck ist der erste Signalknoten 240 über die Drain-Source-Strecke eines Feldeffekttransistors J1 mit dem positiven Versorgungspotenzial VDD verbunden. Ebenso ist der erste Signalknoten 240 über die Drain-Source-Strecke eines Feldeffekttransistors J3 mit dem Bezugspotenzial GND verbunden. Die Gate-Anschlüsse der Feldeffekttransistoren J1 und J3 werden über Ladungspumpenschaltungen L1, L3 angesteuert. Die Ladungspumpenschaltungen L1, L3 erhalten eine Referenzspannung VDDV von einer Referenzspannungsquelle 260 sowie ein Taktsignal 262 von einem Taktgenerator TG.

Die Ausgangsschaltung 210 umfasst weiterhin Einrichtungen, die die Ausgangsschaltung an sich und daran angeschlossene weitere Schaltungsanordnungen vor Zerstörung schützen, falls an dem Ausgangsanschluss OUT eine Überspannung oder eine verpolte Spannung angelegt wird. Zu diesem Zweck umfasst die Ausgangsschaltung 210 eine erste Komparatorschaltung 270, die mit dem Bezugspotential GND sowie mit dem zweiten Signalknoten 250, an dem das Ausgangssignal an dem Ausgangsanschluss OUT anliegt, verbunden ist. An einem Ausgang AK1 liegt ein Signal an, das durch den ersten Komparator 270 in Abhängigkeit von dem Potenzial an dem zweiten Signalknoten 250 gebildet ist. Weiterhin umfasst die Ausgangsschaltung 210 einen zweiten Komparator 272, der mit dem zweiten Signalknoten 250 und dem positiven Versorgungspotential VDD verbunden ist. An dem Ausgang AK2 des zweiten Komparators 272 liegt ein Signal an, das wiederum in Abhängigkeit von dem Potenzial an dem Ausgangsanschluss OUT bzw. dem zweiten Signalknoten 250 abhängt. Die Signale an den Ausgängen AK1, AK2 des ersten und zweiten Komparators 270, 272 geben jeweils eine Aussage darüber, ob an dem Ausgangsanschluss OUT bzw. an dem zweiten Signalknoten 250 eine Überspannung oder ein verpoltes Signal anliegt.

Weiterhin ist eine Vielzahl von Einrichtungen vorhanden, um den Signalpfad im Falle einer Überspannung oder einer Verpolung zu beeinflussen. Der Ausgang AK2 des zweiten Komparators 272 steuert hierbei eine Ladungspumpenschaltung L2 an einem Freigabeeingang an. Daneben erhält die Ladungspumpenschaltung L2 eine Referenzspannung VDDV von der Referenzspannungsquelle 260 sowie ein Taktsignal 262 von dem Taktgenerator TG. Der Ausgang der Ladungspumpe L2 ist mit dem Gateanschluss des zweiten Feldeffekttransistors J2 verbunden, welcher bezüglich seiner Drain-Source-Strecke zwischen den ersten Signalknoten 240 und den zweiten Signalknoten 250 geschaltet ist. Weiterhin ist das Ausgangssignal AK2 des zweiten Komparators 270 mit einem Steuereingang 280 des Operationsverstärkers OPV verbunden. Der Operationsverstärker OPV ist so ausgelegt, dass sein Ausgang durch ein an dem Steuereingang 280 anliegendes Signal in einen hochohmigen Zustand (Tri-State-Zustand) geschaltet werden kann. Der Gate-Anschluss des zweiten Feldeffekttransistors J2 ist weiterhin über einen Schalter Si mit einer Stromquelle Iv verbunden. Die Stromquelle Iv ist mit ihrem Fußpunktanschluss an das Bezugspotenzial GND angeschlossen. Weiterhin ist der Gate-Anschluss des zweiten Feldeffekttransistors J2 über eine Schalteinrichtung Su mit einer Spannungsquellenschaltung Uv verbunden, deren Fußpunkt wiederum mit dem Bezugspotenzial GND gekoppelt ist. Ist der Ausgang AK1 der ersten Komparatorschaltung aktiv, so ist der Schalter Su geschlossen und somit das Gate des Feldeffekttransistors J2 auf ein durch die Spannungsquellenschaltung Uv bezüglich des Bezugspotenzials vorgegebenes Potenzial festgelegt. Ferner ist der Ausgang AK1 der ersten Komparatorschaltung 270 mit dem Steuereingang des Schalters Sopa am Eingang des Operationsverstärkers OPV gekoppelt. Ist das Signal am Ausgang AK1 der ersten Komparatorschaltung aktiv, so ist der nicht invertierende Eingang des Operationsverstärkers OPV mit dem Bezugspotenzial GND verbunden, während er andernfalls mit einem Signal 222 des Frontends 220 einer integrierten Schaltung gekoppelt ist.

Liegt weder an dem Ausgang AK1 der ersten Komparatorschaltung 270 noch an dem Ausgang AK2 der zweiten Komparatorschaltung 272 ein aktives Signal an, so wird der Schalter Si geschlossen. Es ist nämlich der Steuereingang des Schalters Si über eine NOR-Verknüpfung mit den Ausgängen AK1 und AK2 des ersten und zweiten Komparators 270, 272 verbunden. Damit wird das Gate des Feldeffekttransistors J2 mit einem durch die Stromquelle Iv vorbestimmten Strom entladen, bis es sich auf einem Gleichgewichtspotenzial befindet.

Weiterhin sind Entladeschaltungen für die Gate-Anschlüsse aller drei Feldeffekttransistoren J1, J2, J3 vorgesehen. Der Gate-Anschluss des zweiten Feldeffekttransistors J2 ist hierbei über einen hochohmigen Widerstand R6 mit dem zweiten Signalknoten 250 verbunden. Der zweite Signalknoten 250 ist mit dem Ausgangsanschluss OUT der Ausgangsschaltung 210 verbunden. Die Entladeschaltungen für die Gates des ersten und dritten Feldeffekttransistors J1, J3 sind komplizierter aufgebaut. Der Gate-Anschluss des ersten Feldeffekttransistors J1 wird zu einem ersten Entladeknoten 300 hin entladen, wobei der Entladeknoten 300 der mittlere Knoten einer Spannungsteilerschaltung bestehend aus zwei Widerständen R3, R4 ist, die zwischen das positive Versorgungspotenzial VDD und den zweiten Signalknoten 250 geschaltet sind. Der Gate-Anschluss des ersten Feldeffekttransistors J1 ist über einen hochohmigen Widerstand R5 mit dem ersten Entladeknoten 300 verbunden. Weiterhin ist zwischen den ersten Entladeknoten 300 und den Gate-Anschluss des ersten Feldeffekttransistors J1 eine erste Diode D1 geschaltet, deren Anode auf Seiten des ersten Entladeknotens 300 angeordnet ist. Eine ähnliche Entladeschaltung ist auch für den Gate-Anschluss des dritten Feldeffekttransistors J3 vorgesehen. Ein zweiter Entladeknoten 302 liegt an dem mittleren Knoten eines Spannungsteilers, der aus zwei Widerständen R7, R8 gebildet ist, und der zwischen dem zweiten Signalknoten 250 und dem Bezugspotenzial GND liegt. Der Gate-Anschluss des dritten Feldeffekttransistors J3 ist über einen hochohmigen Widerstand R9 sowie eine dazu parallel geschaltete zweite Diode D2 mit dem zweiten Entladeknoten 302 verbunden. Die Anode der zweiten Diode D2 liegt dabei auf Seiten des Entladeknotens 302.

Die Ausgangsschaltung 210 umfasst weiterhin Einrichtungen, die eine Frequenzkompensation und eine Verbesserung der Stabilität des Operationsverstärkers OPV erzielen können. Es wird hierbei davon ausgegangen, dass an dem Ausgangsanschluss OUT eine kapazitive Last CL anliegt, die das Verhalten der Gesamtschaltung merklich beeinflusst. Die kapazitive Last CL ist bei dieser Modellierung zwischen den Ausgangsanschluss OUT und das Bezugspotenzial GND geschaltet. Eine Kompensation dieser kapazitiven Last erfolgt durch eine geeignete Rückkopplung von dem Ausgang des Operationsverstärkers zu dem Eingang des Operationsverstärkers. So ist eine Rückkoppelkapazität C1 zwischen den Ausgang des Operationsverstärkers OPV und den invertierenden Eingang desselben geschaltet. Weiterhin besteht eine Rückkopplung zwischen dem zweiten Signalknoten 250 und dem invertierenden Eingang des Operationsverstärkers OPV. Hier sind zwei Widerstände Ra, Rb zwischen den zweiten Signalknoten 250 und das Bezugspotenzial geschaltet, um als resistives Spannungsteilernetzwerk zu wirken. Der mittlere Abgriff dieses resistiven Spannungsteilernetzwerks zwischen den Widerständen Ra und Rb ist über einen weiteren Widerstand Rc mit dem invertierenden Eingang des Operationsverstärkers OPV verbunden.

Weiterhin ist festzuhalten, dass parallel zu der Drain-Source-Strecke des zweiten Feldeffekttransistors J2 ein Widerstand R1 geschaltet ist. Außerdem ist ein Widerstand R2 zwischen den ersten Signalknoten 240 und das Bezugspotenzial GND geschaltet.

Aufbauend auf der strukturellen Beschreibung werden im Folgenden weitere Einzelheiten sowie die Funktionsweise der vorstehende beschriebenen Ausgangsschaltung 210 näher erläutert. Ausschlaggebend für die Funktionsweise ist hierbei unter anderem, dass geeignete Feldeffekttransistoren J1, J2, J3 eingesetzt werden. Bei dem hier vorliegenden Ausführungsbeispiel handelt es sich bei dem ersten Feldeffekttransistor J1 um einen p-Kanal-Sperrschicht-Feldeffekttransistor, der zwischen das positive Versorgungspotenzial VDD und den ersten Signalknoten 240 geschaltet ist. Der zweite Feldeffekttransistor J2 ist bei dem vorliegenden Ausführungsbeispiel ebenso ein p-Kanal-Sperrschicht-Feldeffekttransistor (pJFET). Er ist in den Signalpfad zwischen den ersten Signalknoten 240 und den zweiten Signalknoten 250, der schließlich mit dem Ausgangsanschluss OUT verbunden ist, geschaltet. Der dritte Feldeffekttransistor J3 ist hier ebenfalls ein p-Kanal-Sperrschicht-Feldeffekttransistor. Dieser ist zwischen den ersten Signalknoten 240 und das Bezugspotenzial GND geschaltet. Wichtig ist für die Funktion der erfindungsgemäßen Schaltung, dass es sich bei den Feldeffekttransistoren, insbesondere bei dem ersten Feldeffekttransistor J1 und dem dritten Feldeffekttransistor J3, um selbstleitende Bauelemente, also um Feldeffekttransistoren vom Verarmungstyp (Depletion FET) handelt.

Die erste Ladungspumpe L1, die von dem Taktgenerator TG angetrieben wird, und die mit einer Referenzspannung VDDV versorgt wird, pumpt den Gate-Anschluss des ersten Feldeffekttransistors J1 (erster pJFET) im Idealfall auf ein Potenzial von VDD + VDDV. Das Potenzial an dem Gate-Anschluss des ersten Feldeffekttransistors soll sich also idealer Weise um die Referenzspannung VDDV über dem positiven Versorgungspotenzial VDD befinden. Da die Ladungspumpe L1 in der Praxis allerdings verlustbehaftet ist, wird sich der Gate-Anschluss des ersten Feldeffekttransistors J1 nur ein Potential aufladen, das negativer als VDD + VDDV ist. Es genügt jedoch, den Gate Anschluss des ersten Feldeffekttransistors J1 auf VDD + Up aufladen. VDD ist hier das positive Versorgungspotenzial, Up ist die Abschnürspannung (Pinch-Off-Voltage) des ersten Feldeffekttransistors vom Betrage her. Aus diesem Grund ist die Referenzspannung VDDV größer als die Abschnürspannung Up des Feldeffekttransistors gewählt, z. B. als VDDV = Up·1,5. Bei einer solchen Wahl dürfen die Verluste der Ladungspumpe dann maximal 0,33·VDDV betragen, um das Gate-Potenzial des ersten Feldeffekttransistors J1 sicher um mindestens die Abschnürspannung Up oberhalb des positiven Versorgungspotenzials VDD zu halten. Liegt aber das Gate-Potenzial um mindestens die Abschnürspannung oberhalb des positiven Versorgungspotenzials VDD, so ist der Kanal des ersten Feldeffekttransistors J1 abgeschnürt, und es kann durch diesen kein Strom fließen. Dies ist erwünscht, da der erste Feldeffekttransistor J1 sperren soll, falls das positive Versorgungspotenzial VDD und das Bezugspotenzial GND ordnungsgemäß anliegen, und falls somit die erste Ladungspumpe L1 das Gate-Potenzial des ersten Feldeffekttransistors ordnungsgemäß anhebt. Fällt die erste Ladungspumpe aus, weil entweder das positive Versorgungspotenzial VDD oder das Bezugspotenzial GND unterbrochen sind, so ist nicht mehr länger gewährleistet, dass das Gate-Potenzial des ersten Feldeffekttransistors J1 oberhalb des Versorgungspotenzials VDD liegt. Da der Transistor von einem selbstleitenden Typ ist, wird er in diesem Fall leitend, und es wird an dem Ausgangsanschluss OUT ein Potenzial nahe dem Versorgungspotenzial VDD ausgegeben.

In ähnlicher Weise wird die dritte Ladungspumpe L3 von dem Taktsignal 262 des Taktgenerators TG angetrieben und pumpt den Gate-Anschluss des dritten Feldeffekttransistors J3, der bei diesem Ausführungsbeispiel ein p-Kanal-Sperrschicht-Feldeffekttransistor ist, auf ein Potenzial von zumindest dem Potenzial des ersten Signalknotens 240 zuzüglich der Referenzspannung VDDV. Freilich sind auch hier, wie schon vorher beschrieben, Verluste der Ladungspumpe L3 zu berücksichtigen, sodass das Potenzial an dem Gate-Anschluss des dritten Feldeffekttransistors J3 bei einer realen Schaltungsausführung etwas niedriger liegt. Dies ist aber tolerierbar, so lange sichergestellt ist, dass der dritte Feldeffekttransistor J3 sperrt, so lange bis das positive Versorgungspotenzial VDD und das Bezugspotenzial GND ordnungsgemäß anliegen.

Die beiden Feldeffekttransistoren J1 und J3 sind hierbei dafür zuständig, dass der Ausgangsanschluss OUT auf ein wohl definiertes Potenzial gelegt wird, falls das Versorgungspotenzial VDD bzw. das Bezugspotenzial GND auf Grund eines Defekts in der äußeren Beschaltung der Ausgangsschaltung unterbrochen ist. Dies kann z. B. durch einen Kabelbruch oder auch durch die Unterbrechung einer chipinternen Bondverbindung der Fall sein.

Im Folgenden wird die Ansteuerung des Gate-Anschlusses des zweiten Feldeffekttransistors J2 beschrieben, der im Wesentlichen für den Schutz vor Überspannung oder Verpolung zuständig ist. Falls das Potenzial an dem Ausgangsanschluss um mehr als 0,7 V positiver ist als das Versorgungspotenzial VDD (a1-so für OUT > VDD + 0,7 V), so ist der Ausgang AK2 aktiv (d. h. HIGH). In diesem Fall ist die zweite Ladungspumpe L2 aktiv und pumpt, angetrieben durch das Taktsignal 262 des Taktgenerators TG und versorgt durch die Referenzspannung VDDV, das Gate des zweiten Feldeffekttransistors J2, der ein p-Kanal-Sperrschicht-Feldeffekttransistor ist, auf ein Potenzial, das idealer Weise um die Referenzspannung VDDV, zumindest aber um die Abschnürspannung Up, über dem Potenzial des Ausgangsanschlusses OUT liegt. In anderen Worten, falls OUT nicht mehr nur den Ausgangsanschluss, sondern in analoger Weise auch das Potenzial an dem Ausgangsanschluss bezeichnet, so liegt das Gate des zweiten p-Kanal-Sperrschicht-Feldeffekttransistors J2 auf OUT + VDDV. In dem Zustand, dass das Potenzial an dem Ausgangsanschluss OUT um mehr als 0,7 V über dem positiven Versorgungspotenzial VDD liegt, wird der lineare Verstärker in einen Zustand geschaltet, in dem sein Ausgang möglichst hochohmig wird. Man spricht hierbei von einem Tri-State-Zustand. Auf diese Weise wird die Schaltungsanordnung vor einer Überspannung an dem Ausgangsanschluss OUT geschützt. Es wird nämlich der Kanal des zweiten Feldeffekttransistors J2 durch das Gate-Potenzial, das um die Referenzspannung VDDV, zumindest aber um die Abschnürspannung Up, über dem Potenzial an dem Ausgangsanschluss OUT liegt, abgeschnürt. Somit wird ein Stromfluss unterbunden bzw. minimiert.

Liegt das Potenzial an dem Ausgangsanschluss OUT um weniger als 1 V unterhalb des Bezugspotenzials GND und gleichzeitig um weniger als 0,7 V oberhalb des positiven Versorgungspotenzials VDD, also für –1 V < OUT < VDD + 0,7 V, so liegen an den Ausgängen AK1 und AK2 der ersten Komparatorschaltung 270 und der zweiten Komparatorschaltung 272 niedrige Logikpegel an. Die Ausgänge der beiden Komparatorschaltungen sind also inaktiv. In anderen Worten ausgedrückt bedeutet dies, dass das Potenzial an dem Ausgangsanschluss OUT innerhalb eines tolerierbaren Bereichs liegt, der sich von einem Niveau, das 1 V unterhalb des Bezugspotenzials liegt, bis zu einem Niveau, das etwa 0,7 V oberhalb des positiven Versorgungspotenzials VDD liegt, erstreckt. In diesem Fall ist die zweite Ladungspumpe L2 stillgelegt und hebt das Potenzial an dem Gate-Anschluss des zweiten Feldeffekttransistors J2 nicht an. Vielmehr ist der Ausgang der NOR-Verknüpfung aktiv (HIGH), sodass der Gate-Anschluss des zweiten Feldeffekttransistors J2 über den Schalter Si mit der Stromquelle Iv gekoppelt ist.

Ist die zweite Ladungspumpe L2 also stillgelegt und der Gate-Anschluss des zweiten p-Kanal-Sperrschicht-Feldeffekttransistors durch die Stromquelle Iv auf ein niedriges Potenzial gezogen, so ist der zweite p-Kanal-Sperrschicht-Feldeffekttransistor J2 gut leitend. Dabei wird sein EIN-Widerstand, der in der Größenordnung von 50 Ohm liegt, zur Entkopplung des Ausgangs des linearen Verstärkers von einer kapazitiven Last CL, die typischerweise an dem Ausgangsanschluss OUT der Ausgangsschaltung 210 angeschlossen ist, Gewinn bringend ausgenutzt. Dies ist vorteilhaft, da die kapazitive Last CL bei manchen Anwendungen sehr groß, d. h. in der Größenordnung von 250 nF, sein kann. Der EIN-Widerstand des zweiten Feldeffekttransistors wird hierbei im Rahmen einer besonders vorteilhaften „Lead-Lag"-Frequenzkombination verwendet. Diese Frequenzkombination wird im Detail später beschrieben. Es sei hier nur noch angemerkt, dass in dem Zustand, in dem das Potenzial an dem Ausgangsanschluss OUT in dem genannten zulässigen Intervall liegt, der lineare Verstärker OPV eingeschaltet ist, sodass er eine Spannung an dem ersten Signalknoten 240 ausgibt, die an den zweiten Signalknoten und somit auch an den Ausgangsanschluss OUT weitergegeben wird. Somit erfüllt die Ausgangsschaltung für den Fall, dass das Potenzial an dem Ausgangsanschluss innerhalb des zulässigen Intervalls liegt, die bestimmungsgemäße Funktion, ein Signal von dem Frontend 220 der integrierten Schaltung über den linearen Verstärker OPV und den zweiten Feldeffekttransistor J2 an den Ausgangsanschluss OUT weiter zu leiten. Der Überspannungsschutz und der Verpolungsschutz ist inaktiv. Der erste und der dritte Feldeffekttransistor J1, J3 sind abgeschnürt und beeinflussen den Signalpfad ebenfalls nicht.

Falls das Potenzial an dem Ausgangsanschluss OUT um mehr als 1 V negativer als das Bezugspotenzial ist (d. h. OUT < –1 V), dann ist der Ausgang AK1 der ersten Komparatorschaltung 270 aktiv, d. h. HIGH. In diesem Fall wird der Gate-Anschluss des zweiten Feldeffekttransistors über den Schalter Su, der nunmehr geschlossen ist, mit der Spannungsquelle Uv gekoppelt. Über die Spannungsquelle Uv wird der Gate-Anschluss auf eine Spannung gelegt, die zumindest gleich der Abschnürspannung Up (Pinch-Off-Voltage) ist. Der Source-Knoten des zweiten Feldeffekttransistors J2, der mit dem ersten Signalknoten 240 verbunden ist, wird durch den linearen Verstärker OPV auf 0 V, d. h. auf Bezugspotenzial gezogen. Dies wird erreicht, indem der nicht invertierende Eingang des linearen Verstärkers OPV über den Schalter Sopa mit dem Bezugspotenzial verbunden wird. Somit ist in diesem Zustand der Kanal des zweiten p-Kanal-Sperrschicht-Feldeffekttransistors abgeschnürt (abgepincht), und es fließt kein bzw. nur ein vernachlässigbar kleiner Strom in den Ausgangsanschluss OUT (OUT-Pin). Auf diese Weise wird der Ausgangsanschluss OUT verpolgeschützt.

Ein weiterer Bestandteil der vorliegenden Ausgangsschaltung 210 sind Entladeschaltungen für die Gate-Anschlüsse der drei Feldeffekttransistoren J1, J2, J3. Die Entladeschaltungen haben die Aufgabe, beim Abstellen der Ladungspumpen L1, L2, L3, also insbesondere in dem Fall, dass eine der Versorgungsleitungen unterbrochen wird, die Gates der Feldeffekttransistoren J1, J2, J3 zu entladen und somit die p-Kanal-Sperrschicht-Feldeffekttransistoren J1, J2, J3 hinreichend schnell leitend zu machen. Dies soll innerhalb einer Zeitspanne in der Größenordnung von 10 &mgr;s erfolgen. Daher ist es in einem Extremfall möglich, dass der Leckstrom der Gates dieses Entladen bewerkstelligt. Allerdings ist dann die Entladung bei tiefen Temperaturen (z. B. bei –40°C) in der Praxis zumeist zu langsam.

Eine besonders vorteilhafte Form einer Entladeschaltung durch Widerstände ist bei der Ausgangsschaltung 210 (in 3) gezeigt. Die zumeist extrem hochohmigen Entladewiderstände R5, R6, R9, die typischerweise eine Größe von einigen Megaohm aufweisen, sind hierbei nicht, wie sonst üblich, mit einem fixen Potenzial wie beispielsweise dem Bezugspotenzial GND oder dem positiven Versorgungspotenzial VDD gekoppelt. Vielmehr ist der Entladewiderstand R6 für das Gate des zweiten Sperrschicht-Feldeffekttransistors J2 zwischen den Gate-Anschluss des zweiten Feldeffekttransistors J2 und den Ausgangsanschluss OUT geschaltet. Der Entladewiderstand R5 des ersten p-Kanal-Sperrschicht-Feldeffekttransistors J1 verbindet den Gate-Anschluss des Transistors mit dem mittleren Anschluss 300 eines Spannungsteilers bestehend aus den Widerständen R3 und R4, der zwischen den Ausgangsanschluss OUT und das positive Versorgungspotenzial VDD geschaltet ist. Der Entladewiderstand R9 für das Gate des dritten p-Kanal-Sperrschicht-Feldeffekttransistors J3 ist mit dem mittleren Anschluss 302 eines Spannungsteilers bestehend aus den Widerständen R7 und R8 gekoppelt, wobei der Spannungsteiler zwischen den Ausgangsanschluss OUT und das Bezugspotenzial GND geschaltet ist. Im Folgenden wird die Auslegung des Spannungsteilers der Entladeschaltung für den ersten Feldeffekttransistor J1 näher erläutert. Die Überlegungen lassen sich jedoch analog auf die Entladeschaltung für das Gate des dritten Feldeffekttransistors J3 übertragen. Die Kombination der Widerstände R3 und R4 wird so gewählt, dass bei einem Kurzschluss des Ausgangsanschlusses OUT (OUT-Pin) zu hohen Spannungen hin der Gate-Anschluss des ersten p-Kanal-Sperrschicht-Feldeffekttransistors durch den Spannungsteiler auf ein Potenzial gezogen wird, das um etwa eine Abschnürspannung Up (Pinch-Off-Spannung) über dem Mittelwert des positiven Versorgungspotenzials und des Potenzials an dem Ausgangsanschluss OUT liegt. Es gilt also VDD + (OUT – VDD)·R3/(R3 + R4) = (VDD + OUT)/2 + |Up|(1)

Daraus kann durch Umformung das Verhältnis der Widerstände R3 und R4 wie folgt bestimmt werden: R4/R3 = (OUT – VDD – 2·|Up|)/(OUT – VDD + 2·|Up|)(2)

Hierbei ist für OUT die maximal an dem Ausgangsanschluss OUT erlaubte Überspannung einzusetzen und für VDD die minimal erlaubte Betriebsspannung VDD. Dies stellt nämlich den schlimmsten Fall (Worst Case) dar. Durch eine erfindungsgemäße Auslegung der Entladeschaltung kommt es zu einer Aufteilung einer hohen Überspannung an dem Ausgangsanschluss OUT zwischen den Kanälen des ersten und zweiten p-Kanal-Sperrschicht-Feldeffekttransistors J1, J2. Dadurch können extrem hohe Spannungen durch die gezeigte Ausgangsschaltung 210 gesperrt werden, bevor die Sperrschicht-Feldeffekttransistoren J1, J2 durchbrechen und einen hohen Strom ziehen, wobei sie dann durch ihre Verlustleistung die integrierte Schaltung zerstören können.

Da ein Kurzschluss an dem Ausgangsanschluss OUT zumeist eine schnelle Spannungsrampe in der Größenordnung von 1 &mgr;s an dem Anschluss (Pin) bedeutet, ist parallel zu dem hochohmigen Entladewiderstand R5 an den Gate-Anschluss des ersten Sperrschicht-Feldeffekttransistors J1 eine Diode D1 geschaltet, um auch in einem transienten Fall eine gute Aufteilung der (Über-) Spannung an dem Ausgangsanschluss OUT auf den ersten und zweiten Sperrschicht-Feldeffekttransistor J1, J2 zu erzielen. Die Diode D1 erfüllt hierbei die Aufgabe, eine Gate-Kapazität des ersten Feldeffekttransistors J1 schneller umzuladen, als dies über den hochohmigen Entladewiderstand R5, dessen Wert im Megaohmbereich liegt, möglich ist. Die Diode D1 muss natürlich für den Fall sperren, dass der Gate-Anschluss des ersten p-Kanal-Sperrschicht-Feldeffekttransistors J1 durch die Ladungspumpe L1 hoch gepumpt wird. Somit muss die Kathode der Diode D1 an den Gate-Anschluss des ersten Sperrschicht-Feldeffekttransistors J1 angelegt sein.

Analoge Überlegungen gelten für die Beschaltung des dritten Sperrschicht-Feldeffekttransistors J3 mit einem Entladewiderstand R9, einer Diode D2 und einem Spannungsteilernetzwerk bestehend aus den Widerständen R7 und R8.

Weiterhin umfasst die Ausgangsschaltung 210 eine Schaltungsanordnung zur Verbesserung der Phasenreserve des linearen Operationsverstärkers OPV bei Vorhandensein einer großen kapazitiven Last CL, die zwischen den Ausgangsanschluss OUT der Ausgangsschaltung 210 und das Bezugspotenzial GND geschaltet ist. Eine solche Frequenzgangkompensation, die auch als „Lead – Lag-Kompensation" bezeichnet wird, ist beispielsweise aus dem Buch „Halbleiter-Schaltungstechnik" von U. Tietze und Ch. Schenk, Springer Verlag, 9. Auflage 1989, Seite 154, 7.33, bekannt. Bei einer erfindungsgemäßen Ausgangsschaltung 210 übernimmt der zweite Sperrschicht-Feldeffekttransistor J2 dabei die Aufgabe eines Entkopplungswiderstands, der den Ausgang des Operationsverstärkers OPV von der positiven Elektrode der Lastkapazität CL entkoppelt. Anstelle einer herkömmlichen invertierenden Rückkopplung verwendet die erfindungsgemäße Ausgangsschaltung 210 eine nicht-invertierende Rückkopplung. Hierzu dienen die Widerstände Ra und Rb. Die Kapazität C1 der erfindungsgemäßen Ausgangsschaltung 210 stellt hierbei die Lead-Kompensationskapazität dar. Da in integrierter Schaltungstechnik, anders als bei diskret aufgebauten Schaltungen, keine großen Kapazitäten realisiert werden können, ist die Zeitkonstante der Lead-Kompensation durch den zusätzlichen Widerstand Rc reduziert. Beispielsweise muss für eine maximale kapazitive Last CL von 250 nF die Zeitkonstante, die als Produkt von C1 und Rc (C1·Rc) berechnet wird, ca. 50 &mgr;s betragen. Die erfindungsgemäße Ausgangsschaltung 210 nutzt somit den eigentlich störenden EIN-Widerstand des Sperrschicht-Feldeffekttransistors J2 in vorteilhafter Weise aus, um eine Lead-Kompensation zu erreichen. Es ist somit nicht mehr nötig, einen Entkopplungswiderstand auf der integrierten Schaltung zu realisieren. Dies stellt einen erheblichen Vorteil dar, da Widerstände an Bondpads besonders viel Fläche benötigen, um im Fall einer elektronstatischen Entladung (ESD-Fall) die Verlustleistung hinlänglich gut in das Substrat ableiten zu können.

Die erfindungsgemäße Ausgangsschaltung 210 ist weiterhin so ausgelegt, dass sie eine hinreichend gute Störfestigkeit gegenüber elektromagnetischen Einkopplungen aufweist. Dies wird dadurch erreicht, dass der Ausgang AK2 der zweite Komparatorschaltung 272 erst dann aktiv (HIGH) wird, wenn an dem Ausgangsanschluss OUT ein Potenzial anliegt, das um einen hinreichend großen Betrag positiver als das positive Versorgungspotenzial VDD ist. In ähnlicher Weise ist die erste Komparatorschaltung 270 so ausgelegt, dass der Ausgang AK1 erst dann aktiv wird, wenn das Potenzial an dem Ausgangsanschluss OUT um einen hinreichend großen Betrag negativer als das Bezugspotenzial GND ist. Der Grund für eine solche Auslegung des ersten und zweiten Komparators 270, 272 liegt darin, dass durch diese Maßnahme die EMV-Festigkeit (elektromagnetische Verträglichkeit) des Systems verbessert werden kann. In einem Betrieb der Ausgangsschaltung 210 bzw. eines Systems, das eine Ausgangsschaltung 210 umfasst, ist mit Störungen auf dem positiven Versorgungspotenzial VDD, auf dem Bezugspotenzial GND und an dem Ausgangsanschluss OUT bzw. auf dem daran anliegenden Potenzial OUT zu rechnen. Diese werden durch Störeinstrahlung externer Systeme auf die langen Leitungen, über die diese Potenziale übertragen werden, bzw. die an den jeweiligen für die Zuführung der Potenziale geeigneten Anschlüssen angeschlossen sind, hervorgerufen. Gibt die integrierte Schaltung (IC) eine Ausgangsspannung nahe dem Bezugspotenzial GND ab, so kann durch eine negative Störspitze an dem Ausgangsanschluss OUT das Potenzial an dem Ausgangsanschluss OUT kurzzeitig unter das Bezugspotenzial GND gezogen werden. Ebenso kann in einem Betriebszustand, in dem das Signal an dem Ausgangsanschluss OUT nahe bei dem positiven Versorgungspotenzial VDD ist, eine kurzzeitige positive Störspitze das Potenzial an dem Ausgangsanschluss OUT kurzzeitig über das positive Versorgungspotenzial VDD ziehen. In beiden Fällen ist es vorteilhaft, dass die p-Kanal-Sperrschicht-Feldeffekttransistoren J1 und J3 weiterhin abgeschnürt (abgepincht, sperrend) bleiben, während J2 weiterhin leitend bleibt. In anderen Worten, das System bzw. die Ausgangsschaltung 210 soll diese Fälle nicht wie Verpol- oder Überspannungsfälle behandeln. Es sind nämlich die Feldeffekttransistoren J1 und J3 in einem Normalbetrieb (also etwa für –1V < OUT < VDD + 0.7V) sperrend, während J2 dann leitend ist. Bei kurzen Spannungsspitzen an OUT, die diesen Bereich (–1V < OUT < VDD + 0.7V) verlassen, sollen für eine störungsfreie Funktion J1 und J3 sperrend und J2 leitend bleiben.

Um zu vermeiden, dass also kleinere Störungen an dem Ausgangsanschluss OUT bzw. auf den Versorgungspotenzialzuführungen für VDD und GND zu Fehlfunktionen führen, sind bei einer erfindungsgemäßen Ausgangsschaltung die Entscheiderschwellen des ersten und zweiten Komparators 270, 272 auf –1V bzw.

VDD + 0,7 V (bezogen auf das Bezugspotenzial GND) gelegt. Dadurch wird bereits eine gewisse Störsicherheit erzielt. Kommt es hingegen zu einem wirklichen Verpolfall bzw. Überspannungsfall, dann reagiert das System erst bei Überschreiten dieser Schwellen und schnürt erst bei starken Verpol- und Überspannungsfällen den zweiten Sperrschicht-Feldeffekttransistor J2 ab. Dies ist zulässig, da bei leichten Verpol- und Überspannungsfällen auch nur moderate Ströme fließen. Es werde hier beispielsweise angenommen, dass der zweite Sperrschicht-Feldeffekttransistor J2 einen EIN-Widerstand Rds, on von 50 Ohm habe, und dass die Entscheiderschwelle des ersten Komparators 270 (der für eine Verpolung zuständig ist) bei –1 V liege. Unter diesen Annahmen fließt bei einem leichten Verpolfall, bei dem das Potenzial an dem Ausgangsanschluss OUT um 0,99 V negativer als das Bezugspotenzial ist (OUT = –0,99 V), ein Strom von etwa 20 mA. Dies zerstört die integrierte Schaltung (IC) nicht. Bei stärkeren Verpolfällen, d. h. wenn die Spannung an dem Ausgangsanschluss OUT negativer wird, dann wird der Ausgang AK1 der ersten Komparatorschaltung 270 aktiv (HIGH) und sorgt dafür, dass der zweiten Sperrschicht-Feldeffekttransistor J2 abgeschnürt wird. Daraufhin versiegt der Stromfluss.

Als weitere Maßnahme zur Verbesserung der elektromagnetischen Verträglichkeit, also um die Unempfindlichkeit gegenüber kurzen Störimpulsen zu verbessern, kann man noch eine zeitliche Verzögerung in die Komparatoren 270, 272 einbauen. Bei einer solchen Lösung spricht der Ausgang eines Komparators 270, 272 erst mit einer zeitlichen Verzögerung von ca. 0,1 &mgr;s bis 10 &mgr;s auf ein Überschreiten bzw. Unterschreiten einer Schaltschwelle an. In anderen Worten, Schwellwertüberschreitungen bzw. -unterschreitungen, die kürzer als die Verzögerungszeit anliegen, haben keine Auswirkung auf die Ausgänge AK1, AK2 der Komparatorschaltungen 270, 272. Schaltet also ein hochfrequenter Störimpuls einen Komparator 270, 272 kurzzeitig aktiv, (HIGH), so wird dieses aktive Signal (HIGH) erst dann an einen Komparatorausgang AK1, AK2 weitergereicht, wenn es lange genug anliegt. Tritt ein wirklicher Verpolfall ein, so reagiert das System dementsprechend auch mit der vorbestimmten Zeitverzögerung. Dies ist aber zulässig, wenn die Verzögerung hinreichend kleiner als die thermische Zeitkonstante der integrierten Schaltung ist, denn dann kann sich bei dieser kurzen Verpolung die integrierte Schaltung (IC) trotz starkem Stromfluss nicht bis zur Zerstörung erwärmen.

Freilich müssen hierbei alle Bauelemente eine ausreichende Spannungsfestigkeit haben, um nicht alleine durch die hohe Spannung defekt zu werden. Beispielsweise darf kein empfindliches Dielektrikum der hohen Verpolspannung ausgesetzt werden. Auch müssen die Leitungen dick genug sein, um den Strom, wenn auch nur kurzzeitig, tragen zu können. Um dies zu erreichen, sind beispielsweise beim Entwurf die Elektromigrationsregeln zu beachten.

Die erfindungsgemäße Ausgangsschaltung 210 kann bei Bedarf weiter verbessert werden. Um die Spannungsfestigkeit einer erfindungsgemäßen Ausgangsschaltung zu erhöhen, kann man mehrere p-Kanal-Sperrschicht-Feldeffekttransistoren in Serie schalten, und dabei alle zusätzlichen Gate-Anschlüsse lediglich durch resistive Spannungsteiler, wie oben für die Sperrschicht-Feldeffekttransistoren J1 und J3 geschildert, an geeignete Zwischenpotenziale legen, sodass sich bei hohen Spannungen eine Aufteilung in kleinere Teilspannungen ergibt. Lediglich jener Sperrschicht-Feldeffekttransistor an dem Anschluss (Pin), an dem die Überspannung angelegt wird (OUT oder VDD), muss aktiv mittels einer Ladungspumpe abgeschnürt (abgepincht) werden. Die Gate-Anschlüsse aller weiteren Sperrschicht-Feldeffekttransistoren dieser Serienschaltung können durch Spannungsteiler angesteuert werden. Wird die Spannung an einem Anschluss (Pin) größer als die Durchbruchspannung eines Sperrschicht-Feldeffekttransistors zwischen Drain und Source, so bricht dieser durch und wirkt dabei ähnlich einer Zener-Diode, sodass die Differenz zwischen angelegter Spannung und Durchbruchspannung an die weiteren Sperrschicht-Feldeffekttransistoren durchgereicht wird.

Will man ein Durchbrechen des gepumpten Sperrschicht-Feldeffekttransistors verhindern, so kann man parallel zu seinem Kanal einen hochohmigen Widerstand (vorteilhafter Weise aus Poly-Hochohm-Widerstandsmaterial) schalter. Dieser leitet nur wenige Mikroampere und stört im Normalbetrieb die Funktionsweise der Schaltung nicht nennenswert. Im Fall einer Überspannung reichen die wenigen Mikroampere aber aus, um sein Drain-Source-Potenzial im abgeschnürten (abgepinchten) Zustand zu definieren und durch eine geeignete Serienschaltung mit weiteren Sperrschicht-Feldeffekttransistoren und deren Spannungsteiler so klein zu halten, dass ein Durchbruch vermieden wird. Anstelle eines p-Kanal-Sperrschicht-Feldeffekttransistors (pJFET) kann auch ein p-Kanal-MOS-Feldeffekttransistor vom Verarmungstyp (Depletion-P-MOSFET) eingesetzt werden.

Es besteht eine große Freiheit bei der Wahl des Transistortyps, so lange sichergestellt ist, dass ein Transistor hinreichend verpolfest und hinreichend spannungsfest ist. Beispielsweise können anstelle von p-Kanal-Sperrschicht-Feldeffekttransistoren (pJFETs) auch n-Kanal-Sperrschicht-Feldeffekttransistoren (pJFETs) oder n-Kanal-MOS-Feldeffekttransistoren vom Verarmungstyp (Depletion nMOS-FETs) verwendet werden. Allerdings sind letztgenannte Transistoren bei herkömmlichem p-Substrat nicht verpolfest. Das heißt, wenn man an ihren Source-Anschluss ein gegenüber dem Substrat negatives Potenzial anlegt, wird eine parasitäre Diode geöffnet. Solche Bauelemente (Devices) ermöglichen eine maximale Verpolspannung von –0,3 V. p-Kanal-Sperrschicht-Feldeffekttransistoren hingegen erlauben –16 V Verpolung. Auch bei p-Kanal-MOS-Feldeffekttransistoren vom Verarmungstyp (Depletion-P-MOSFET) öffnet sich die Substrat-Source-Diode (Bulk-Source-Diode) bei Verpolung. Man kann dies dahingehend reparieren, indem man das Substrat (Bulk) durch geeignete Layoutmaßnahmen hochohmig macht. Dadurch erhöht sich allerdings die Gefahr des Latchup.

Es ist allerdings weiterhin festzuhalten, dass eine Schaltungsanordnung freilich auch komplementär zu der gezeigten Ausgangsschaltung realisiert werden kann. Ist das Substrat vom n-leitenden Typ, so sind entsprechend Transistoren vom entgegengesetzten Typ verglichen mit dem Fall für p-leitendes Substrat, jeweils verpolungsfest.

Eine erfindungsgemäße Schaltungsanordnung kann somit prinzipiell mit jedem Typ von selbstleitendem Halbleiterschalter realisiert werden, wobei selbstleitende Feldeffekttransistoren vom n-Kanal- und p-Kanal-Typ am vorteilhaftesten eingesetzt werden können. Hierbei ist es unerheblich, ob es sich um Sperrschicht-Feldeffekttransistoren oder um MOS-Feldeffekttransistoren handelt. Es sollte darauf hingewiesen werden, dass im Fall von n-Typ selbstleitenden Transistoren zum Abschnüren (Abpinchen) am Gate ein Potenzial angelegt werden muss, das um den Betrag der Abschnürspannung |Up| negativ gegenüber dem Potenzial an dem Source-Anschluss ist. Es kann sein, dass das Potenzial an dem Gate eines selbstleitenden Transistors vom n-Typ negativ gegenüber dem Bezugspotenzial GND (Masse) sein muss. Dies ist mit bekannten Ladungspumpenschaltungen allerdings kein prinzipielles Problem.

4 zeigt eine zeitliche Darstellung von Strömen und Spannungen in einer erfindungsgemäßen Ausgangsschaltung für eine beispielhafte Anregung. 4 zeigt eine erste zeitliche Darstellung von Strömen, die mit 410 bezeichnet ist. An der Abszisse 412 ist hierbei die Zeit dargestellt, wobei ein Bereich von 0 bis 200 &mgr;s gezeigt ist. Die Ordinate zeigt einen Strom in einem Wertebereich von +/–30 mA und ist mit 414 bezeichnet. Weiterhin ist eine zeitliche Darstellung von Spannungen gezeigt, die mit 420 bezeichnet ist. Auf der Abszisse 422 ist wiederum die Zeit von 0 bis 200 &mgr;s angetragen. Die Ordinate zeigt Spannungen zwischen –10 V und +30 V bezogen auf das Bezugspotenzial GND, und ist mit 424 bezeichnet.

Die erste zeitliche Darstellung 410 zeigt eine erste Kurve 430, die den Strom an dem Ausgangsanschluss OUT der Ausgangsschaltung darstellt. Weiterhin zeigt die erste zeitliche Darstellung 410 eine zweite Kurve 434, die den Strom IDD durch einen Anschluss für das Versorgungspotential VDD darstellt. Der Strom IDD ist dabei fast identisch dem Strom durch den ersten Feldeffekttransistor J1, da der Strom durch den ersten Feldeffekttransistor J1 viel größer ist als der Strom durch den dritten Widerstand R3 oder durch das Frontend 220 einer integrierten Schaltung.

Die zweite zeitliche Darstellung 420 zeigt eine erste Kurve 440, die den zeitlichen Verlauf der positiven Versorgungsspannung VDD darstellt. Weiterhin ist eine zweite Kurve 444 gezeigt, die die Ausgangsspannung OUT an dem Ausgangsanschluss der Ausgangsschaltung darstellt. Weiterhin zeigt eine dritte Kurve 448 die Ausgangsspannung des Operationsverstärkers OPV, die an dem ersten Signalknoten 240 anliegt. Gezeigt ist weiterhin die Spannung an dem Gate-Anschluss des ersten Sperrschicht-Feldeffekttransistors J1 in einer Kurve 452, sowie die Spannung an dem Gate-Anschluss des zweiten Sperrschicht-Feldeffekttransistors J2 in einer Kurve 456.

Alle Kurven sind Ergebnis einer Simulation, bei der zuerst die positive Versorgungsspannung VDD von 0 V auf 5 V hochgestartet wird, und bei der weiterhin an dem Ausgangsanschluss OUT eine Spannung angelegt wird, die von –6 V auf +24 V hoch geht. Die entsprechende Veränderung der positiven Versorgungsspannung VDD lässt sich in der Kurve 440 erkennen, während die Veränderung der Ausgangsspannung OUT in der Kurve 444 gezeigt ist. Zu sehen ist im Bereich zwischen etwa 0 und 5 &mgr;s ein großer Stromfluss von etwa –30 mA. Die Spannung an dem Gate-Anschluss des zweiten Feldeffekttransistors J2 ist zu diesem Zeitpunkt noch annähernd gleich 0, da das System noch nicht aufgestartet ist. Daher fließt ein großer Ausgangsstrom I_OUT = 30 mA. Ist das System hochgestartet (d. h. etwa ab dem Zeitpunkt 5 &mgr;s), und ist die Spannung an dem Ausgangsanschluss OUT negativ, so wird das Gate-Potenzial des zweiten Sperrschicht-Feldeffekttransistors J2 (bezogen auf das Bezugspotenzial) auf etwa + 3 V gelegt. (Siehe Kurve 456, Zeitbereich etwa 5 &mgr;s bis 35 &mgr;s). Der Ausgang des Operationsverstärkers (OUT_OPV), der in der Kurve 448 dargestellt ist, ist auf 0 V gesetzt. Der zweite Feldeffekttransistor J2 ist damit abgeschnürt (abgepincht). Der Ausgangsstrom I_OUT ist in dem Zeitbereich zwischen etwa 5 &mgr;s und 35 &mgr;s näherungsweise gleich 0. Liegt die Spannung am Ausgangsanschluss OUT zwischen 0 V und der positiven Versorgungsspannung VDD, so wird der zweite Feldeffekttransistor J2 leitend und es fließt ein Strom I_OUT. Ist die Spannung an dem Ausgangsanschluss OUT größer als das positive Versorgungspotenzial VDD, so wird der Gate-Anschluss des zweiten Feldeffekttransistors J2 über das positive Bezugspotenzial VDD gepumpt. Dies ist etwa in dem Zeitbereich zwischen 80 &mgr;s und 200 &mgr;s der Fall. Der Ausgangsstrom I_OUT wird klein. Bei großen Spannungen am Ausgangsanschluss OUT (größer als etwa 10V) wird der Gate-Anschluss des ersten Feldeffekttransistors J1 ebenfalls hochgezogen, um eine Spannungsaufteilung zwischen dem ersten und dem zweiten Sperrschicht-Feldeffekttransistor J1, J2 zu erzielen. Das Gate-Potenzial des ersten Sperrschicht-Feldeffekttransistors ist in der Kurve 452 gezeigt. Zwar fließt in diesem Betriebsbereich ein kleiner Strom von etwa 5 mA, aber der Durchbruch der Sperrschicht-Feldeffekttransistoren wird vermieden. Bei einer Spannung an dem Ausgangsanschluss OUT von OUT = 24 V ist die Spannung OUT OPV an dem Ausgang des Operationsverstärkers OPV und somit an der Verbindung aller Sperrschicht-Feldeffekttransistoren 14,7 V. Dadurch fallen an der Drain-Source-Strecke des ersten Feldeffekttransistor JFET1 14,7 V – 5 V = 9,7 V ab. An der Drain-Source-Strecke des zweiten Sperrschicht-Feldeffekttransistors J2 hingegen fällt eine Spannung von 24 V – 14,7 V = 9,3 V ab. Beide Transistoren brechen hierbei noch nicht durch.

Die in 4 dargestellten Simulationsergebnisse zeigen also, dass eine erfindungsgemäße Schaltungsanordnung einen wirkungsvollen Schutz vor Verpolung und Überspannung darstellt. In einem normalen Betriebszustand ist der fließende Ausgangsstrom I_OUT vom Betrag her kleiner als etwa 15 mA. Lediglich während einer kurzen Zeitdauer, in der die Schaltung gestartet wird, steigt der Stromfluss an. Dies ist aber tolerierbar, da während der kurzen Zeitdauer eine thermische Zerstörung einer integrierten Schaltung nicht stattfindet.

Zusammenfassend lässt sich also festhalten, dass die vorliegende Erfindung ein komplexes System beschreibt, bei dem durch die Einführung von mehreren Hilfsschaltungen ein wirkungsvoller Schutz vor Überspannung (OUT > VDD) sowie vor Verpolung (OUT < 0 V) gewährleistet ist. Die Schaltungsanordnung ist somit als ein sehr umfassendes OBD-System verwendbar.

Ein wesentliches Element der vorliegenden Erfindung ist der zweite Sperrschicht-Feldeffekttransistor, der mehrere Funktionen in sich vereint. Er wirkt sowohl, als Verpolschutz bei negativen Spannungen an dem Ausgangsanschluss OUT (OUT < 0 V) als auch stellt er einen Überspannungsschutz bei Überspannungen an dem Ausgangsanschluss OUT (OUT > VDD) dar. Der Überspannungsschutz ist besonders wirksam bei extrem großen Spannungen an dem Ausgangsanschluss OUT, da es in diesem Fall zu einer Spannungsteilung zwischen dem ersten und dem zweiten Sperrschicht-Feldeffekttransistor J1, J2 kommt. Weiterhin dient der zweite Sperrschicht-Feldeffekttransistor J2 als Entkopplungswiderstand für die Lead-Lag-Frequenzkompensation in einem normalen Betriebsbereich der Ausgangsschaltung (0 V < OUT < VDD).

Neu gegenüber dem Stand der Technik ist hierbei beispielsweise die Tatsache, dass der Gate-Anschluss des zweiten Sperrschicht-Feldeffekttransistors J2 in vergleichsweise komplizierter Weise angesteuert wird. Er wird im Verpolungsfall auf + |Up| geschaltet, im normalen Betrieb mit einem definierten Entladestrom auf so geringem Potenzial gehalten, dass der Kanal bei allen Transienten in diesem Bereich gut leitend bleibt und er wird im Überspannungsfall auf eine Spannung gepumpt, die gleich der Summe der Spannungen am Ausgangsanschluss OUT und den Betrag der Abschnürspannung Up ist (OUT + |Up|).

Für die Funktion der vorliegenden erfindungsgemäßen Ausgangsschaltung ist es weiterhin vorteilhaft, dass im Verpolungsfall der Knoten 240 an dem Ausgang des Operationsverstärkers, der den gemeinsamen Punkt des ersten, zweiten und dritten p-Kanal-Sperrschicht-Feldeffekttransistors darstellt, auf etwa 0 V oder zumindest auf ein Potenzial, das kleiner oder gleich jenem an dem Gate-Anschluss des zweiten p-Kanal-Sperrschicht-Feldeffekttransistors ist, geschaltet wird. Dies kann mit Hilfe des Operationsverstärkers OPV und des Schalters Sopa erfolgen, jedoch sind auch andere Maßnahmen denkbar, um das Potenzial an dem betreffenden Knoten auf einen festen Wert zu schalten. Beispielsweise kann hierfür eine geschaltete Spannungsquelle, die an dem Ausgangsanschluss des Operationsverstärkers angeschlossen ist, verwendet werden. Der Operationsverstärker muss hierbei in den Tri-State-Betrieb geschaltet werden, wenn die Spannungsquelle mit dem Ausgangsanschluss des Operationsverstärkers verbunden ist. Durch eine solche Ansteuerung wird gewährleistet, dass der zweite p-Kanal-Sperrschicht-Feldeffekttransistor im Verpolfall (OUT < 0 V) sperrt.

Im übrigen ist festzuhalten, dass es schwierig ist, ein einfaches OBD-System zu entwerfen. Wird ein OBD-System gefordert, so sind gemäß dem Stand der Technik nur von stark vereinfachten Varianten, die keine Überspannungsfälle (OUT > VDD) oder Verpolungsfälle (OUT < 0 V) handhaben können, bekannt. Ein möglichst umfassender Schutz kann hingegen nur, durch ein erfindungsgemäßes Konzept, das eine Mehrzahl von Hilfsschaltungen umfasst, erzielt werden.

Somit kann durch Kombination verschiedener Überspannungs- und Verpolungsschutzschaltungen sowie durch geeignete Ansteuerung ein System geschaffen werden, das auf alle in der Praxis vorkommenden Beanspruchungen reagieren kann. Dies ist eben der Verdienst der vorliegenden Erfindung. Schließlich sollte noch darauf hingewiesen werden, dass die beschriebene Ausgangsschaltung im Gegensatz zu herkömmlichen Schaltungen eine monolithische Integration in einer integrierten Schaltung erlaubt.

10Ausgangsschaltung 12Eingangsknoten 14Ausgangsknoten 16Bezugspotenzialanschluss 18Versorgungspotenzialanschluss 20Halbleiterschalter 22Steueranschluss 24Steuersignal 26Steuerschaltung 30Eingangssignal 32Schaltungsanordnung 34Beeinflussungseinrichtung 110Schaltungsanordnung 112Frontend einer integrierten Schaltung 114Ausgangsschaltung 120linearer Verstärker 124Schaltanordnung 128Schaltungsanordnung 132erster Komparator 136zweiter Komparator 142Verpolungssignal 146Überspannungssignal 152Logikschaltung 154Steuersignal 156Steuersignal 210Ausgangsschaltung 220Frontend einer integrierten Schaltung 222Signal 240Eingangsknoten 250Ausgangsknoten 260Referenzspannungsquelle 262Taktsignal 270erster Komparator 272zweiter Komparator 280Steuereingang 300erster Entladeknoten 302zweiter Entladeknoten 410erste zeitliche Darstellung 412erste Abszisse 414erste Ordinate 420zweite zeitliche Darstellung 422zweite Abszisse 424zweite Ordinate 430erste Kurve 434zweite Kurve 440erste Kurve 444zweite Kurve 448dritte Kurve 452vierte Kurve 456fünfte Kurve AVerstärkerausgang AK1Ausgang des ersten Komparators AK2Ausgang des zweiten Komparators C1erste Kapazität CLLastkapazität D1erste Diode D2zweite Diode EEingang GNDBezugspotenzial IvStromquelle J1erster Feldeffekttransistor J2zweiter Feldeffekttransistor J3dritten Feldeffekttransistor L1erste Ladungspumpenschaltung L2zweite Ladungspumpenschaltung L3dritte Ladungspumpenschaltung NORNOR-Verknüpfung OPVOperationsverstärker OUTAusgangsanschluss OUT_OPVOperationsverstärker-Ausgang R1erster Widerstand R2zweiter Widerstand R3dritter Widerstand R4vierter Widerstand R5fünfter Widerstand R6sechster Widerstand R7siebter Widerstand R8achter Widerstand R9neunter Widerstand Razehnter Widerstand Rbelfter Widerstand Rczwölfter Widerstand SiSchalter SopaSchalteinrichtung SuSchalter TGTaktgenerator UvSpannungsquelle VDDVersorgungspotential VDDVReferenzspannung

Anspruch[de]
  1. Ausgangsschaltung (10; 110; 210) für eine Schaltung (32; 112; 220), mit folgenden Merkmalen:

    einem Eingangsknoten (12; E; 240), der mit der Schaltung (32; 112; 220) gekoppelt ist;

    einem Ausgangsknoten (14; OUT; 250);

    einem Bezugspotenzialanschluss (16; GND);

    einem Versorgungspotenzialanschluss (18; VDD);

    einem Halbleiterschalter (20; 124; J2) zwischen dem Eingangsknoten (12; E; 240) und dem Ausgangsknoten (14; OUT; 250);

    einer Steuerschaltung (26, 34; 128, 132, 136, 152; 260, 270, 272, R6, L2, Sopa, NOR, Su, Si, Iv, Uv), die ausgelegt ist, um den Halbleiterschalter (20;124; J2) zu öffnen,

    wenn das Potenzial an dem Ausgangsknoten (14; OUT; 250) höher ist als ein erstes Grenzpotenzial, das von einem an dem Versorgungspotenzialanschluss (18; VDD) anliegenden Potenzial abhängt; oder

    wenn das Potenzial an dem Ausgangsknoten (14; OUT; 250) niedriger ist als ein zweites Grenzpotenzial, das von einem an dem Bezugspotenzialanschluss (16; GND) anliegenden Potenzial abhängt;

    und um den Halbleiterschalter (20; 142; J2) zu schließen, wenn das Potenzial an dem Ausgangsknoten (14, OUT; 250) zwischen dem ersten und dem zweiten Grenzpotenzial liegt.
  2. Ausgangsschaltung (210) gemäß Anspruch 1, bei der der Halbleiterschalter (J2) ein selbstleitender Feldeffekttransistor ist.
  3. Ausgangsschaltung (10; 110; 210) gemäß Anspruch 1 oder 2, bei der die Steuerschaltung (26, 34; 128, 132, 136, 152; 260, 270, 272, L2, R6, NOR, Su, Si, Iv, Uv, Sopa) ausgelegt ist, um durch Ausgeben von Steuersignalen (24; 154, 156; AK1, AK2) ein Potenzial an einem Steueranschluss (22) des Halbleiterschalters (20; 124; J2) sowie ein Potenzial an dem Eingangsknoten (12; E; 240) bezogen auf ein Bezugspotenzial, das an dem Bezugspotenzialanschluss (16; GND) anliegt, zu beeinflussen.
  4. Ausgangsschaltung (110; 210) gemäß einem der Ansprüche 1 bis 3, bei der der Eingangsknoten (E; 240) mit dem Ausgang (A; OUT_OPV) einer Verstärkerschaltung (120; 280) gekoppelt ist, wobei der Ausgang (A; OUT_OPV) der Verstärkerschaltung (120; 280) in einen hochohmigen Zustand schaltbar ist.
  5. Ausgangsschaltung (210) gemäß Anspruch 4, bei der ein Eingang (+) der Verstärkerschaltung (280) über eine Schalteinrichtung (Sopa) wahlweise mit einem informationstragenden Signal (222) oder einem vorgegebenen Potenzial (GND) koppelbar ist.
  6. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 5, die ferner eine steuerbare Ladungspumpenschaltung (L2) umfasst, deren Ausgang mit einem Steueranschluss des Halbleiterschalters (J2) gekoppelt ist.
  7. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 6, die ferner eine Stromquelle (Iv) umfasst, deren Ausgang mit dem Steueranschluss des Halbleiterschalters (J2) koppelbar ist.
  8. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 7, die ferner eine Spannungsquelle (Uv) umfasst, deren Ausgang mit dem Steueranschluss des Halbleiterschalters (J2) koppelbar ist.
  9. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 8, bei der der Halbleiterschalter (J2) ein selbstleitender p-Kanal-Feldeffekttransistor ist, dessen Gate-Anschluss als Steueranschluss dient.
  10. Ausgangsschaltung (210) gemäß den Ansprüchen 6 und 9, bei der die Steuerschaltung (260, 272, TG) ausgelegt ist, um die steuerbare Ladungspumpenschaltung (L2) so anzusteuern, dass diese ein Potenzial an dem Gate-Anschluss des selbstleitenden p-Kanal-Feldeffekttransistors (J2) erzeugt, das um eine vorgegebene Potenzialdifferenz höher ist als ein Potenzial an dem Ausgangsknoten (250), wenn das Potenzial an dem Ausgangsknoten (250) höher als das erste Grenzpotenzial ist.
  11. Ausgangsschaltung (210) gemäß Anspruch 10, bei der die vorgegebene Potenzialdifferenz vom Betrage her größer oder gleich einer Abschnürspannung des selbstleitenden p-Kanal-Feldeffekttransistors (J2) ist.
  12. Ausgangsschaltung (210) gemäß den Ansprüchen 4 und 9, bei der die Steuerschaltung (272) ausgelegt ist, um den Ausgang der Verstärkerschaltung (280) in einen hochohmigen Zustand zu schalten, wenn das Potenzial an dem Ausgangsknoten (250) höher als das erste Grenzpotenzial ist.
  13. Ausgangsschaltung (210) gemäß den Ansprüchen 5, 8 und 9, bei der die Steuerschaltung (270) ausgelegt ist, um die Spannungsquelle (Uv) mit einem Gate-Anschluss des selbstleitenden p-Kanal-Feldeffekttransistors (J2) zu koppeln, und den Eingang (+) der Verstärkerschaltung (280) mit dem vorgegebenen Potenzial (GND) zu koppeln, wobei die Verstärkerschaltung (280), das vorgegebene Potenzial (GND) und die Spannungsquelle (Uv) so ausgelegt sind, dass an dem Eingangsknoten (240), der mit einem Kanalanschluss des selbstleitenden p-Kanal-Feldeffekttransistors (J2) gekoppelt ist, ein Potenzial anliegt, das nicht niedriger als das zweite Grenzpotenzial ist, und dass an dem Gate-Anschluss ein Potenzial anliegt, das um mindestens eine Abschnürspannung des selbstleitenden p-Kanal-Feldeffekttransistors (J2) höher ist als das Potenzial an dem Eingangsknoten (240), wenn das Potenzial an dem Ausgangsknoten (250) niedriger als das zweite Grenzpotenzial ist.
  14. Ausgangsschaltung (210) gemäß den Ansprüchen 7 und 9, bei der die Steuerschaltung (270, 272, NOR) ausgelegt ist, um die Stromquelle (Iv) mit dem Gate-Anschluss des selbstleitenden p-Kanal-Feldeffekttransistors (J2) zu koppeln, wenn das Potenzial an dem Ausgangsknoten (250) zwischen dem ersten und dem zweiten Grenzpotenzial liegt, wobei die Stromquelle (Iv) ausgelegt ist, um das Potenzial an der Gate-Elektrode des selbstleitenden p-Kanal-Feldeffekttransistors (J2) möglichst nahe bei dem Bezugspotenzial (GND) zu halten.
  15. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 8, bei der der Halbleiterschalter (J2) ein selbstleitender n-Kanal-Feldeffekttransistor ist, dessen Gate-Anschluss als Steueranschluss dient.
  16. Ausgangsschaltung (210) gemäß den Ansprüche 6 und 15, bei der die Steuerschaltung (260, 272, TG) ausgelegt ist, um die steuerbare Ladungspumpenschaltung (L2) so anzusteuern, dass diese ein Potenzial an dem Gate-Anschluss des selbstleitenden n-Kanal-Feldeffekttransistors (J2) erzeugt, das um eine vorgegebene Potenzialdifferenz niedriger ist als ein Potenzial an dem Ausgangsknoten (250), wenn das Potenzial an dem Ausgangsknoten (250) niedriger als das zweite Grenzpotenzial ist.
  17. Ausgangsschaltung (210) gemäß Anspruch 16, bei der die vorgegebene Potenzialdifferenz vom Betrage her größer oder gleich einer Abschnürspannung des selbstleitenden n-Kanal-Feldeffekttransistors (J2) ist.
  18. Ausgangsschaltung (210) gemäß den Ansprüche 4 und 15, bei der die Steuerschaltung (272) ausgelegt ist, um den Ausgang der Verstärkerschaltung (280) in einen hochohmigen Zustand zu schalten, wenn das Potenzial an dem Ausgangsknoten (250) niedriger als das zweite Grenzpotenzial ist.
  19. Ausgangsschaltung (210) gemäß den Ansprüchen 5, 8 und 15, bei der die Steuerschaltung (270) ausgelegt ist, um die Spannungsquelle (Uv) mit der Gate-Elektrode des selbstleitenden n-Kanal-Feldeffekttransistors (J2) zu koppeln und um den Eingang der Verstärkerschaltung (280) mit einem vorgegebenen Potenzial (VDD) zu koppeln, wenn das Potenzial an dem Ausgangsknoten (250) höher als das erste Grenzpotenzial ist, wobei die Verstärkerschaltung (280), das vorgegebene Potenzial (VDD) und die Spannungsquelle (Uv) so ausgelegt sind, dass an dem Eingangsknoten (240), der mit einem Kanalanschluss des selbstleitenden n-Kanal-Feldeffekttransistors (J2) gekoppelt ist, ein Potenzial anliegt, das nicht höher als das erste Grenzpotenzial ist, und dass an dem Gate-Anschluss ein Potenzial anliegt, das um mindestens den Betrag einer Abschnürspannung des selbstleitenden n-Kanal-Feldeffekttransistors (J2) niedriger ist als das Potenzial an dem Eingangsknoten (240), wenn das Potential an dem Ausgangsknoten (250) höher als das erste Grenzpotential ist.
  20. Ausgangsschaltung (210) gemäß Anspruch 7 und Anspruch 15, bei der die Steuerschaltung (270, 272, NOR) ausgelegt ist, um die Stromquelle (Iv) mit dem Gate-Anschluss des selbstleitenden n-Kanal-Feldeffekttransistors (J2) zu koppeln, wenn das Potenzial an dem Ausgangsknoten (250) zwischen dem ersten und dem zweiten Grenzpotenzial liegt, wobei die Stromquelle (Iv) ausgelegt ist, um das Potenzial an dem Gate-Anschluss des selbstleitenden n-Kanal-Feldeffekttransistors (J2) möglichst nahe bei dem Versorgungspotenzial (VDD) zu halten.
  21. Ausgangsschaltung (110; 210) gemäß einem der Ansprüche 1 bis 20, bei der die Steuerschaltung (132, 136; 270, 272) eine Komparatorschaltung umfasst, die ausgelegt ist, um zu entscheiden, ob das Potenzial an dem Ausgangsknoten (250) höher ist als das erste Grenzpotenzial, zwischen dem ersten und dem zweiten Grenzpotenzial liegt, oder niedriger als das zweite Grenzpotenzial ist, wobei die Komparatorschaltung (132, 136; 270, 272) ausgelegt ist, um ausgehend von einem Zustand, in dem das Potenzial an dem Ausgangsknoten (250) zwischen dem ersten und dem zweiten Grenzpotenzial liegt, eine Veränderung des Zustands erst dann festzustellen, wenn das Potenzial an dem Ausgangsknoten (250) länger als eine vorgegebene Zeitdauer größer als das erste Grenzpotenzial oder kleiner als das zweite Grenzpotenzial ist.
  22. Ausgangsschaltung (110; 210) gemäß Anspruch 20, wobei die vorgegebene Zeitdauer in einem Bereich zwischen 0,1 &mgr;s und 10 &mgr;s liegt.
  23. Ausgangsschaltung (110; 210) gemäß einem der Ansprüche 1 bis 22, bei der das erste Grenzpotenzial zwischen 0,5 V und 5 V höher als Potenzial (VDD) an dem Versorgungsanschluss liegt.
  24. Ausgangsschaltung (110; 210) gemäß einem der Ansprüche 1 bis 23, bei der das zweite Grenzpotenzial zwischen 0,5 V und 5 V niedriger als das Potenzial (GND) an dem Bezugspotenzialanschluss liegt.
  25. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 24, die ferner einen zweiten selbstleitenden Feldeffekttransistor (J3) umfasst, dessen Drain-Source-Strecke zwischen den Eingangsknoten (240) und den Bezugspotenzialanschluss (GND) geschaltet ist, und dessen Gate-Anschluss mit dem Ausgang einer zweiten Ladungspumpe (L3) gekoppelt ist, die bei Vorliegen einer ausreichenden Potenzialdifferenz zwischen dem Versorgungspotenzial (VDD) an dem Versorgungspotenzialanschluss und dem Bezugspotenzial (GND) an dem Bezugspotenzialanschluss ein solches Potenzial erzeugt, dass der Kanal des zweiten selbstleitenden Feldeffekttransistors (J3) abgeschnürt ist.
  26. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 25, die ferner einen dritten selbstleitenden Feldeffekttransistor (J1) umfasst, dessen Drain-Source-Strecke zwischen den Eingangsknoten (240) und den Versorgungspotenzialanschluss (VDD) geschaltet ist, und dessen Gate-Anschluss mit dem Ausgang einer dritten Ladungspumpe (L1) gekoppelt ist, die bei Vorliegen einer ausreichenden Potenzialdifferenz zwischen dem Versorgungspotenzial (VDD) an dem Versorgungspotenzialanschluss und dem Bezugspotenzial (GND) an dem Bezugspotenzialanschluss ein solches Potenzial erzeugt, dass der Kanal des dritten selbstleitenden Feldeffekttransistors (J1) abgeschnürt ist.
  27. Ausgangsschaltung (210) gemäß den Ansprüche 2 und 26, bei der der Gate-Anschluss des dritten Feldeffekttransistors (J1) mit einer Ansteuerschaltung (R3, R4, R5, D1) verbunden ist, die so ausgelegt ist, dass ein Spannungsabfall über der Drain-Source-Strecke des dritten Feldeffekttransistors (J1), abgesehen von einer Toleranz, gleich einem Spannungsabfall über der Drain-Source-Strecke des ersten Feldeffekttransistors (J2) ist, wenn das Potenzial an dem Ausgangsknoten (250) höher als das erste Grenzpotenzial ist.
  28. Ausgangsschaltung (210) gemäß Anspruch 27, bei der die Ansteuerschaltung (R3,R4,R5,D1) einen resistiven Spannungsteiler (R3, R4) umfasst.
  29. Ausgangsschaltung (210) gemäß Anspruch 2, bei der der Gate-Anschluss des ersten Feldeffekttransistors (J2) so beschaltet ist, dass eine Gate-Ladung abgebaut wird, wenn diese nicht durch eine Schaltung (L2) aktiv aufrecht erhalten wird.
  30. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 29, bei der der Halbleiterschalter durch mehrere in Serie geschaltete selbstleitende Feldeffekttransistoren gebildet ist.
  31. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 24, die ferner mindestens zwei weitere selbstleitende Feldeffekttransistoren umfasst, deren Drain-Source-Strecken in Serie zwischen den Eingangsknoten (240) und den Bezugspotenzialanschluss (GND) geschaltet sind, und deren Gate-Anschlüsse mit dem Ausgang einer zweiten Ladungspumpe gekoppelt sind, die bei Vorliegen einer ausreichenden Potenzialdifferenz zwischen dem Versorgungspotenzial (VDD) und dem Bezugspotenzial (GND) ein solches Potenzial erzeugt, dass Kanäle der weiteren selbstleitenden Feldeffekttransistoren abgeschnürt sind.
  32. Ausgangsschaltung (210) gemäß einem der Ansprüche 1 bis 24, die ferner mindestens zwei weitere selbstleitende Feldeffekttransistoren umfasst, deren Drain-Source-Strecken in Serie zwischen den Eingangsknoten (240) und den Versorgungspotenzialanschluss (VDD) geschaltet sind, und deren Gate-Anschlüsse mit dem Ausgang einer dritten Ladungspumpe gekoppelt sind, die bei Vorliegen einer ausreichenden Potenzialdifferenz zwischen dem Versorgungspotenzial (VDD) und dem Bezugspotenzial (GND) ein solches Potenzial erzeugt, dass Kanäle der weiteren selbstleitenden Feldeffekttransistoren abgeschnürt sind.
  33. Ausgangsschaltung (210) gemäß Anspruch 4, bei der ein Eingang (–) der Verstärkerschaltung (280) über einen Kondensator (C1) mit dem Eingangsknoten (240) und über ein resistives Spannungsteilernetzwerk (Ra, Rb, Rc) mit dem Ausgangsknoten (250) gekoppelt ist.
  34. Ausgangsschaltung (210) gemäß Anspruch 33, bei der der Kondensator (C1) und das resistive Spannungsteilernetzwerk (Ra, Rb, Rc) so ausgelegt sind, dass in Verbindung mit einem Ein-Widerstand des Halbleiterschalters (J2) eine Stabilität der Verstärkerschaltung (280) verbessert ist, wenn eine kapazitive Last (CL) mit dem Ausgangsknoten (250) gekoppelt ist.
  35. Ausgangsschaltung (10; 110; 210) gemäß einem der Ansprüche 1 bis 34, die auf einer integrierten Schaltung monolithisch integriert ist.
Es folgen 4 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com