Warning: fopen(111data/log202009291327.log): failed to open stream: No space left on device in /home/pde321/public_html/header.php on line 107

Warning: flock() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 108

Warning: fclose() expects parameter 1 to be resource, boolean given in /home/pde321/public_html/header.php on line 113
Verfahren zur Herstellung hochdichter gedruckter Leiterplatten - Dokument DE102005007405A1
 
PatentDe  


Dokumentenidentifikation DE102005007405A1 24.05.2006
Titel Verfahren zur Herstellung hochdichter gedruckter Leiterplatten
Anmelder Samsung Electro-Mechanics Co., Ltd., Suwon, Kyonggi, KR
Erfinder Cha, Hye Yeon, Masan, Gyeongsangnam, KR;
Sun, Byung Kook, Soul/Seoul, KR;
Kim, Tae Hoon, Daejeon, KR;
Mok, Jee Soo, Cheongju, Chungcheongbuk, KR
Vertreter GRAMM, LINS & PARTNER GbR, 38122 Braunschweig
DE-Anmeldedatum 18.02.2005
DE-Aktenzeichen 102005007405
Offenlegungstag 24.05.2006
Veröffentlichungstag im Patentblatt 24.05.2006
IPC-Hauptklasse H05K 3/46(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H05K 3/10(2006.01)A, L, I, 20051017, B, H, DE   H05K 3/42(2006.01)A, L, I, 20051017, B, H, DE   
Zusammenfassung Offenbart ist ein Verfahren zur Herstellung einer hochdichten PCB. Elektrische Eigenschaften eines gepackten Hochfrequenzprodukts werden auf Grund einer gesteigerten Länge einer Schaltung reduziert, auch wenn die gesteigerte Länge der Schaltung notwendig ist, um eine physikalische Stabilität während der Herstellung der PCB zu erhalten. Entsprechend wird eine isolierende Kernschicht entfernt, wodurch ein Verfahren zur Herstellung einer dünnen PCB mit einer kurzen Verdrahtungslänge geschaffen wird.

Beschreibung[de]

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer hochdichten gedruckten Leiterplatte (PCB). Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren zur Herstellung einer dünnen PCB mit einer kurzen Verdrahtungslänge. In dem Verfahren wird eine isolierende Kernschicht entfernt, wodurch reduzierte elektrische Eigenschaften eines gepackten Hochfrequenzproduktes auf Grund einer gesteigerten Länge einer Schaltung vermieden wird, auch wenn die gesteigerte Länge der Schaltung notwendig ist, um eine physikalische Stabilität während der Herstellung des PCB beizubehalten.

Kürzlich wurde angenommen, dass die Reduzierung der Dicke eines Substrats wesentlich ist, um die Dicke von Teilen zu reduzieren Geräte die zur Information, wie zum Beispiel Mobiltelefone, bilden. Weiterhin ist aus den Gebieten der herkömmlichen paketintegrierten Systeme (System-in-Package SiP) als die am meisten entwickelte Technologie bekannt, eine Dicke eines Chips ohne Verdrahtung eines Wafers zu reduzieren und einen geringen Platzbedarf zu benötigen.

In Übereinstimmung mit dem Trend von Multifunktionalisierung und Miniaturisierung von PCB's besteht ein steigender Bedarf für hochdichte und miniaturisierte PCB's mit einer hohen Geschwindigkeit.

1a bis 1m sind Querschnittsansichten, die schrittweise die Herstellung eines sechsschichtigen PCB in der herkömmlichen Aufbauweise zeigen. In der Beschreibung der vorliegenden Erfindung bedeutet der Begriff „Aufbauweise" ein Prozess, der das Bilden von internen Schichten und den einzelnen Schichtaufbau von externen Schichten auf den internen Schichten umfasst.

Die 1a ist eine Querschnittsansicht eines unverarbeiteten Kupfer-Mantel-Laminats (CCL 101). Kupferfolien 102 werden auf eine isolierende Schicht 103 aufgebracht. Im Allgemeinen dient das Kupfer-Mantel-Laminat als ein Substrat auf einem PCB und bedeutet ein dünnes Laminat bestehend aus der isolierenden Schicht, auf der Kupfer dünn aufgebracht ist.

Das Kupfer-Mantel-Laminat ist klassifiziert in ein Glas/Epoxid CCL, ein wärmebeständiges Harz CCL, ein Papier/Phenol CCL, ein Hochfrequenz CCL, ein flexibles CCL (Polyimide-Film), ein komplexes CCL und dergleichen entsprechend der Verwendung. Von diesen wird das Glas/Epoxid CCL am häufigsten zur Herstellung von doppelseitigen PCB's und mehrschichtigen PCB's eingesetzt.

Das Glas/Epoxid CCL besteht aus einer verstärkenden Basissubstanz, in die ein Epoxidharz (Kombination eines Harzes und einer Härterflüssigkeit) in ein Glasfaser und eine Kupferfolie eingebracht wird. Das Glas/Epoxid CCL, ist von der Güteklasse FR-1 bis FR-5, wie durch die National Electrical Manufacturers Association (NEMA), vorgeschrieben ist, in Übereinstimmung mit der Art der verstärkenden Basissubstanz und des Wärmewiderstands. Traditionell wird die Güteklasse FR-4 von Glas/Epoxid CCL am häufigsten verwendet, jedoch steigt seit kurzem der Bedarf an Glas/Epoxid CCL der Güteklasse FR-5 die eine verbesserte Glasübergangstemperatur (Tg) hat.

In der 1b ist das Kupfer-Mantel-Laminat 101 gebohrt, um ein Via-Loch 104 zur Zwischenschichtverbindung zu bilden.

In der 1c sind elektrolose Kupferplattierungs- und elektrolytische Kupferplattierungs-Prozesse durchgeführt. In diesem Zusammenhang ist der elektrolose Kupferplattierungsprozess vor dem elektrolytischen Kupferplattierungsprozess ausgeführt. Der Grund dafür, dass der elektrolose Kupferplattierungsprozess vor dem elektrolytischen Kupferplattierungsprozess durchgeführt wird, ist, dass der Elektrizität nutzende elektrolytische Kupferplattierungsprozess nicht auf der isolierenden Schicht möglich ist. In andern Worten wird der elektrolose Kupferplattierungsprozess als ein Vorbehandlungsprozess durchgeführt, um einen dünnen leitenden Film zu bilden, der zur Durchführung des elektrolytischen Kupferplattierungsprozesses erforderlich ist. Da es schwierig ist, den elektrolytlosen Kupferplattierungsprozess auszuführen und eine wirtschaftliche Effizienz sicherzustellen, ist es bevorzugt, dass ein leitender Teil eines Schaltungsmusters unter Verwendung des elektrolytischen Kupferplattierungsprozesses gebildet wird.

Anschließend wird eine Paste 106 in das Via-Loch 104 gefüllt, um die elektrolosen und elektrolytischen Kupfer-Mantel-Schichten 105 zu schützen, die an einer Wand des Via-Lochs 104 gebildet sind. Die Paste ist im Allgemeinen aus einem isolierenden Tuschematerial hergestellt, kann aber auch aus einer leitenden Paste entsprechend der vorgesehenen Nutzung des PCB hergestellt sein. Die leitende Paste umfasst eine Mischung eines Metalls, das aus Cu, Ag, Au, Sn, Pb oder einer Legierung davon ausgewählt ist und als eine Hauptkomponente dient, und einem organischen Klebstoff. Jedoch kann der Prozess zum Verschließen des Via-Lochs 104 mit der Paste entsprechend des Zwecks des PCB ausgelassen werden.

In der 1c sind zur Erleichterung des Verständnisses die elektrolosen und elektrolytischen Kupfer-Mantel-Schichten 105 als eine Schicht ohne Unterscheidung der zwei Schichten voneinander dargestellt.

In der 1d ist ein Ätzlackmuster 107 zur Bildung eines Schaltungsmusters für einen internen Schaltkreis aufgebaut.

Ein Schaltmuster, das auf einem Maskenfilm gedruckt ist, muss auf das Substrat überschrieben werden, um das Schaltmuster zu bilden. Das Überschreiben kann durch verschiedene Methoden ausgeführt werden. Jedoch ist das am häufigsten verwendete Verfahren das Überschreiben eines Schaltmusters, das auf einem Maskenfilm aufgedruckt ist, auf einen fotoempfindlichen Trockenfilm unter Verwendung von ultravioletten Strahlen. Seit kurzem wird manchmal auch ein flüssiger Fotolack (LPR) anstelle des Trockenfilms genutzt.

Der Trockenfilm oder LPR, auf den das Schaltmuster überführt wird, dient als der Ätzlack 107, und wenn das Substrat in eine Ätzflüssigkeit eingetaucht wird, wie in der 1e gezeigt, wird das Schaltmuster gebildet.

Nach der Bildung des Schaltmusters wird das Auftreten des Schaltmusters unter Verwendung eines automatischen optischen Inspektionsgerätes (AOI) untersucht, um zu Überprüfen, ob der interne Schaltkreis korrekt gebildet ist oder nicht, und das resultierende Substrat wird einer Oberflächenbehandlung ausgesetzt, wie zum Beispiel einer Oxydschwarz-Behandlung.

Das Gerät zur automatischen optischen Inspektion AOI wird zur automatischen Inspektion des Auftretens eines PCB genutzt. Das Gerät inspiziert automatisch das Auftreten des PCB unter Verwendung eines Bildsensors und einer Mustererkennungstechnologie, die einen Computer nutzt. Nach dem Auslesen von Informationen bezüglich des Musters einer tatsächlichen Schaltung unter Verwendung des Bildsensors vergleicht das AOI-Gerät die Information mit Referenzdaten zum Untersuchen, ob Defekte aufgetreten sind oder nicht.

Der minimale Wert eines kreisförmigen Rings einer Ladefläche (ein Teil des PCB, auf dem Teile befestigt werden sollen) und ein Massezustand einer Spannungsquelle kann durch Verwendung des AOI Gerätes untersucht werden. Weiterhin kann die Breite des Schaltmusters gemessen und das Auslassen eines Lochs detektiert werden. Jedoch ist es unmöglich, den internen Zustand eines Lochs zu untersuchen.

Die Oxydschwarz-Behandlung wird durchgeführt, um die Adhäsionsstärke und den Wärmewiderstand zu verbessern, bevor eine interne Schicht mit dem Schaltmuster an eine externe Schicht angebracht ist.

In der 1f ist fotolackbeschichtetes Kupfer (RCC) auf beide Seiten des resultierenden Substrats aufgetragen. Das RCC besteht aus einem Substrat, in dem eine Kupferfolie 109 auf nur einer Seite einer Lackschicht 108 gebildet ist, und die Lackschicht 108 dient als ein Isolator zwischen den Schaltungsschichten.

In der 1g ist ein Blind-Via-Loch 110 zur elektrischen Verbindung der internen und externen Schichten miteinander gebildet. Das Blind-Via-Loch kann mechanisch gebohrt sein. Jedoch ist es notwendig, das Bohren im Vergleich mit der Bearbeitung eines Durchgangslochs noch präziser auszuführen und daher ist es bevorzugt, einen Yttrium-Aluminium-Garnet (YAG) Laser oder einen CO2 Laser zu verwenden. Der YAG Laser kann sowohl eine Kupferfolie als auch eine Isolierschicht durchbohren, während der CO2 Laser nur die Isolierschicht bohren kann.

In der 1h ist eine externe Schicht 111 entsprechend eines Plattierungsprozesses laminiert.

In der 1i ist die wie in der 1h gezeigt gebildete externe Schicht 111 entsprechend zu dem gleichen Verfahren, wie bei der Bildung des Schaltmusters auf der internen Schicht gemustert. Die gemusterte externe Schicht 111 wird dann im Hinblick auf die Schaltung untersucht und einer Oberflächenbehandlung unterzogen, wie in dem Fall des Schaltmusters der internen Schicht.

In der 1j ist eine zusätzliche RCC auf beide Seiten des resultierenden Substrats aufgebracht. Diese RCC umfasst eine Lackschicht 112 und eine Kupferfolie 113, die auf eine Seite der Lackschicht 112 aufgetragen ist, und die Lackschicht 112 dient als ein Isolator.

In der 1k ist ein Bild-Via-Loch 114 zur elektrischen Verbindung der externen Schichten miteinander unter Verwendung des Lasers wie oben beschrieben gebildet.

In der 1l ist die zusätzliche externe Schicht 115 entsprechend zu einem Plattierungsprozess laminiert.

In der 1m ist die zusätzliche externe Schicht 115 entsprechend derselben Prozedur wie bei der externen Schicht 111 gemustert und die Schaltungen der gemusterten externen Schicht 115 werden dann untersucht und die Schicht wird einer Oberflächenbehandlung unterzogen. Die Anzahl der das mehrschichtige PCB bildenden Schichten können kontinuierlich durch Wiederholung des Laminierens der Schichten, der Bildung der Schaltmuster, der Untersuchung der Schaltmuster und der Oberflächenbehandlung der resultierenden Strukturen erhöht werden.

An schließend wird ein Fotolötlack und eine Ni/Au Schicht auf dem resultierenden Schaltmuster gebildet, wodurch eine sechsschichtige PCB geschaffen wird.

Die herkömmliche Aufbauweise kann nicht die derzeitigen Anforderungen auf Grund einer Begrenzung der Dickenreduzierung eines Substrats erfüllen. In anderen Worten hat eine herkömmliche CCL mit einem isolierenden Kern, in dem ein Harz in eine Glasfaser eingebettet ist, unvermeidlich eine bestimmte Dicke. Jedoch werden, auch wenn der isolierende Kern der CCL zum Aufrechterhalten einer Stabilität während des Herstellungsprozesses dient, die elektrischen Eigenschaften auf Grund einer größeren Länge als einer Schaltung reduziert.

Mit Bezug hierzu offenbart das US-Patent 6,696,764 ein Verfahren zur Herstellung von zwei PCB durch Trennen eines zentralen Teils der PCB durch einen mechanischen Prozess nach dem Aufbau der PCB. Jedoch ist die Anwendung bei der Herstellung einer präzisen PCB begrenzt, da das Trennen mechanisch ausgeführt wird. Zusätzlich verbleibt eine isolierende Kernschicht nach dem Trennen, die das PCB dick macht. Entsprechend wird ein mehr grundlegender alternativer Vorschlag zur Reduzierung einer Dicke des PCB benötigt.

Daher wurde die vorliegende Erfindung unter Berücksichtigung der vorstehenden Nachteile eines herkömmlichen Verfahrens zur Herstellung eines PCB gemacht und eine Aufgabe der vorliegenden Erfindung ist es, ein neues Verfahren zur Herstellung einer PCB zu schaffen, durch das es möglich ist, eine isolierende Schicht mit einer unerwünschten Dicke zu entfernen.

Die vorstehende Aufgabe kann durch ein Verfahren zur Herstellung einer hochdichten PCB gelöst werden. Das Verfahren umfasst das Aufbringen eines Isolators, der zur Musterung durch ultraviolette Strahlen geeignet ist, auf eine Seite einer Kupferfolie; die Musterbildung des Isolators unter Verwendung von ultravioletten Strahlen; das Bilden eines ersten Schaltmusters auf der Isolierschicht durch elektrolytische Plattierung; das Laminieren einer isolierenden Schicht auf dem ersten Schaltmuster; und das Bilden von Via-Löchern und zweiten Schaltmustern auf der isolierenden Schicht und der anderen Seite der Kupferfolie.

Weiterhin wird mit der vorliegenden Erfindung ein Verfahren zur Herstellung einer hochdichten PCB geschaffen. Das Verfahren umfasst das Aufbringen eines Isolators, der zur Musterung durch ultraviolette Strahlen geeignet ist, auf eine Seite einer Kupferfolie; die Musterbildung des Isolators unter Verwendung von ultravioletten Strahlen; das Bilden eines ersten Schaltmusters auf dem Isolator durch elektrolytische Plattierung; das Bilden eines zweiten Schaltmusters auf der Kupferfolie; das Laminieren von isolierenden Schichten auf beiden Seiten einer resultierenden Struktur; und das Bilden von Via-Löchern und dritten Schaltmustern auf den isolierenden Schichten und der anderen Seite der Kupferfolie.

Weiterhin wird mit der vorliegenden Erfindung eine hochdichte PCB geschaffen, die einen Isolator hat, der durch ultraviolette Strahlen gemustert ist und erste Schaltmuster hat, die auf beiden Seiten davon gebildet sind. Eine Vielzahl von isolierenden Schichten wird auf dem Isolator laminiert und eine Vielzahl von ersten Via-Löchern durch die Isolierschichten gebildet ist. Die Schaltungsschichten werden zwischen die Vielzahl der isolierenden Schichten angeordnet und eine Vielzahl von zweiten Via-Löchern und zweiten Schaltmustern werden in den Schaltungsschichten gebildet.

Die vorstehenden und anderen Aufgaben, Merkmale und andern Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit dem beigefügten Zeichnungen klarer verständlich, in denen:

1a bis 1m – Querschnittsansichten sind, die schrittweise die Herstellung eines sechsschichtigen PCB der herkömmlichen Aufbauweise darstellen;

2a bis 2n – die Herstellung eines PCB entsprechend der ersten Ausführungsform der vorliegenden Erfindung darstellen;

3a bis 3m – die Herstellung eines PCB entsprechend einer zweiten Ausführungsform der vorliegenden Erfindung darstellen; und

4a bis 4f – die Herstellung eines PCB entsprechend einer dritten Ausführungsform der vorliegenden Erfindung darstellen.

Im Folgenden wird die vorliegende Erfindung im Detail im Bezug auf die Zeichnungen beschrieben.

Die 2a bis 2n zeigen die Herstellung eines PCB entsprechend der ersten Ausführungsform der vorliegenden Erfindung.

Die 2a zeigt eine Querschnittsansicht einer Kupferfolie 201. Die Kupferfolie 201 ist die gleiche, wie eine auf einer typischen CCL laminierten Kupferfolie und es ist bevorzugt, dass die Dicke der Kupferfolie 201 ungefähr 9 bis 12 &mgr;m ist.

In der 2b ist ein Isolator 202, der zur Musterung durch ultraviolette Strahlen geeignet ist, auf einer Seite der Kupferfolie 201 aufgebracht. Ein zur Musterbildung durch ultraviolette Strahlen geeigneter Isolator ist ein Polymer, der eine Acrylgruppe enthält und daher eine Eigenschaft hat, bei der er durch eine Polymerreaktion bei der Bestrahlung mit ultravioletten Stahlen gehärtet wird. Vorzugsweise umfassen Eigenschaften eines Materials mit den vorgenannten Eigenschaften Benzocyclobutene (BCB) als ein ultraviolett-sensitives Polymer oder SU-8 als einen negativen Fotolack. Weiterhin ist es bevorzugt, dass der Isolator 202 einen chemischen Widerstand und einen Wärmewiderstand hat, um nachfolgenden chemischen und Wärmebehandlungen zu widerstehen. In der 2c ist eine Glasmaske 203, auf der ein festgelegtes Muster gebildet ist, auf den Isolator 202 aufgebracht und ultraviolette Strahlen werden dann ausgestrahlt, um die Entwicklung des Musters zu erzielen.

Wie in der 2d gezeigt, werden ultraviolette Strahlen nicht durch einen Teil des Isolators 202 durchgelassen, der in der Position einem schwarzen Abschnitt der Glasmaske 203 entspricht, und härtet daher nicht den Teil des Isolators. Jedoch wird der andere Teil des Isolators 202, der in der Position einem transparenten Abschnitt der Glasmaske 203 entspricht, durch die ultravioletten Strahlen polymerisiert und dadurch gehärtet.

Nachdem die Musterbildung durchgeführt ist, kann ein Ausbacken selektiv durchgeführt werden um eine gewünschte Härte des Isolators 202 sicherzustellen.

In der 2e wird, falls ein ungehärteter Teil des Isolators 202 selektiv entfernt wird, der Isolator mit einem Muster versehen. Das resultierende Substrat wird in einer Entwicklungsflüssigkeit eingetaucht, um den ungehärteten Teil des Isolators zu entfernen.

In der 2f ist eine Plattierungsschicht 204 auf den Isolator 202 durch einen elektrolosen Plattierungsprozess oder einen Sputter-Prozess gebildet. Die Plattierungsschicht 204 dient als eine Saatschicht für das nachfolgende elektrolytische Plattieren.

In der 2g ist ein Beschichtungslack 205 auf beide Seiten des Substrats aufgebracht und ein Teil des Beschichtungslacks 205, der auf den gemusterten Isolator 202 aufgebracht ist, wird zur Musterbildung belichtet und entwickelt. Ein Trockenfilm kann als Beschichtungslack 205 genutzt werden.

In der 2h ist ein Schaltmuster 206 gebildet, während Räume zwischen Wänden eines Musters des Isolators 202 durch elektrolytisches Beschichten gefüllt werden. Zur Erleichterung des Verständnisses ist die Plattierungsschicht 204 und die Saatschicht nicht in den 2h bis 2n gezeigt.

In der 2i ist der Beschichtungslack 205 entfernt. Wenn der Beschichtungslack 205 der Trockenfilm ist, kann das Entfernen unter Verwendung von NaOH oder KOH durchgeführt werden.

Anschließend kann das Schaltmuster selektiv einem Oberflächenbehandlungsprozess ausgesetzt werden.

In der 2j ist eine Isolierschicht 207 laminiert, um eine Zwischenschichtisolierung für zusätzliche Laminate sicherzustellen. Ein Prepreg, der als eine isolierende Schicht in einem typischen Prozess der Herstellung einer mehrschichtigen PCB genutzt wird, kann als die isolierende Schicht 207 verwendet werden.

In der 2k ist die isolierende Schicht 207 mit einem Laser gebohrt, um ein Blind-Via-Loch 208 an einer festgelegten Position davon zu bilden.

In der 2l ist, nachdem eine Saatschicht auf der isolierenden Schicht 207 durch einen elektrolosen Beschichtungsprozess gebildet wurde, das Via-Loch 208 durch elektrolytische Beschichtung gefüllt und dadurch ein Schaltmuster 209 gebildet.

Anschließend werden wie in der 2m gezeigt ist, werden die Laminierung der isolierenden Schicht und die Bildung des Schaltmusters wiederholt, um die gewünschte Anzahl der Schaltungsschichten zu bilden. Die gesamte Anzahl der Schaltungsschichten hängt von der isolierenden Schicht und dem Schaltmuster ab.

Wie in der 2n gezeigt, ist ein Schaltmuster auf der anderen Seite 210 der Kupferfolie gebildet, wodurch ein sechsschichtiges PCB erzeugt ist. Die Bildung des Schaltmusters wird durch Ausführen des Ätzens, nachdem ein Ätzlack aufgebracht und gemustert wurde, erreicht.

In dem Verfahren zur Herstellung eines PCB entsprechend der vorliegenden Erfindung besteht eine zentrale Schicht des PCB aus einer isolierenden Schicht 207, wie zum Beispiel einem Prepreg, anstelle einer isolierenden Kernschicht, die zwischen Kupferfolien einer herkömmlichen CCL im Gegensatz zu einer herkömmlichen mehrschichtigen PCB angeordnet ist.

Die isolierende Kernschicht, die die herkömmliche CCL bildet, ist mindestens 60 &mgr;m oder mehr dick, aber die isolierende Schicht 207, wie zum Beispiel der Prepreg, ist normalerweise ungefähr 30 &mgr;m dick. Dadurch ist die PCB der vorliegenden Erfindung erheblich dünner als das herkömmliche PCB.

Die 3a bis 3m zeigen die Herstellung eines PCB entsprechend der zweiten Ausführungsform der vorliegenden Erfindung.

Das Verfahren der 3a bis 3i ist das gleiche wie das der 2a bis 2i. In den 3a bis 3i entsprechen die Bezugsziffern 301 bis 306 den Bezugsziffern 201 bis 206 der 2a bis 2f. Zur Vereinfachung des Verständnisses ist eine Plattierungsschicht 304 für eine Saatschicht nicht in den 3h bis 3m gezeigt.

In der 3j ist ein Schaltmuster auf einer Kupferfolie 301 gebildet. Die Bildung des Schaltmusters kann durch Ätzen eines Substrates erreicht werden, nachdem ein festgelegtes Ätzlackmuster gebildet ist.

In der 3k ist eine isolierende Schicht 307 so laminiert, um die Zwischenschichtisolierung für zusätzliche Laminierungen sicherzustellen. Ein Prepreg, der als eine isolierende Schicht in einem typischen Prozess der Herstellung einer mehrschichtigen PCB genutzt wird, kann als die isolierende Schicht 307 verwendet werden.

In der 3l ist die isolierende Schicht 307 durch einen Laser gebohrt, um ein Via-Loch 308 an einer vorbestimmten Position davon zu bilden. Es ist möglich, das Via-Loch durch einen mechanischen Prozess zu bilden, falls notwendig.

In der 3m ist, nachdem eine Saatschicht auf der isolierenden Schicht 307 durch einen elektrolosen Beschichtungsprozess gebildet ist, das Via-Loch 308 durch elektrolytische Beschichtung ausgefüllt und dadurch ist ein Schaltmuster 309 gebildet.

Im Gegensatz zur 2n sind in der Querschnittsansicht des PCB der 3m die isolierenden Schichten 307 und die Schaltungsschichten auf beide Seiten eines zentralen Isolators 302 laminiert, der geeignet ist, um durch ultraviolette Strahlen mit einem Muster versehen zu werden.

Das Laminieren der isolierenden Schicht 307 und die Bildung des Schaltmusters kann wiederholt werden, um die gewünschte Anzahl der Schaltungsschichten zu bilden.

Nach der Bildung der Schaltungsmuster ist es bevorzugt, festgelegte Inspektions- und Oberflächenbehandlungsprozesse auszuführen.

Die 4a bis 4f zeigen die Herstellung eines PCB entsprechend der dritten Ausführungsform der vorliegenden Erfindung.

In der 4a werden Isolatoren 402a, 402b gezeigt, die geeignet sind, mit ultravioletten Strahlen mit einem Muster versehen zu werden, auf Kupferfolien 401a, 401b laminiert und die resultierenden Strukturen werden dann an beide Seiten eines zweiseitigen Adhäsionsblatts 403 angebracht, so dass die Kupferfolien 401a, 401b sich gegenüberliegen. Das doppelseitige Adhäsionsblatt 403 muss geeignet sein, um von den Kupferfolien 401a, 401b unter Verwendung von ultravioletten Strahlen oder Wärme gelöst oder separiert zu werden.

In der 4b ist, nachdem die Isolatoren 402 durch ultraviolette Strahlen unter Verwendung einer festgelegten Maske belichtet und entwickelt und dadurch gemustert werden, eine Saatschicht durch elektrolose Beschichtung gebildet und ein Schaltmuster 404 gebildet, während Räume zwischen den Wänden eines Musters des Isolators 402 durch elektrolytische Beschichtung ausgefüllt sind.

In der 4c ist eine isolierende Schicht 405 laminiert, um eine Zwischenschichtisolierung für zusätzliche Laminierungen sicherzustellen, und durch Laser oder mechanische Bohrprozesse zur Bildung eines Via-Lochs 406 durchbohrt.

In der 4d, ist, nachdem eine Saatschicht auf der isolierenden Schicht 405 durch elektrolose Beschichtung gebildet ist, das Via-Loch 406 durch elektrolytische Beschichtung gefüllt und dadurch ein Schaltungsmuster 407 gebildet.

Anschließend wird die Laminierung der isolierenden Schicht und die Bildung des Schaltmusters wiederholt, um die gewünschte Anzahl der Schaltungsschichten zu bilden.

In der 4e ist das doppelseitige Adhäsionsblatt 403 von den Kupferfolien 401a, 401b durch Aufbringen von ultravioletten Strahlen oder Wärme auf den zentralen Teil der PCB gelöst.

Wie in der 4f gezeigt, ist das PCB in zwei Teile durch die Anwendung von ultravioletten Strahlen oder Wärmeteile aufgeteilt und die belichteten Kupferfolien 401a, 401b werden einem Ätzprozess oder dergleichen unterzogen, um die Schaltungsmuster zu bilden, wodurch zwei PCB's erzeugt werden, die den durch ein Verfahren der 2a bis 2n gebildeten PCB entsprechen.

Im Unterschied zu einem herkömmlichen mehrschichtigen PCB besteht eine zentrale Schicht des PCB entsprechend der vorliegenden Erfindung aus der isolierenden Schicht 405, wie zum Beispiel dem Prepreg, anstelle einer isolierenden Kernschicht, die zwischen Kupferfolien einer herkömmlichen CCL angeordnet ist. Dadurch ist die PCB der vorliegenden Erfindung erheblich dünner als die herkömmliche PCB.

Wie oben beschrieben bietet die vorliegende Erfindung ein Verfahren zur Herstellung einer hochdichten PCB, in der eine isolierende Kernschicht entfernt wird, was zu einem sehr dünnen PCB führt.

Weiterhin wird in dem Verfahren zur Herstellung der hochdichten PCB entsprechend der vorliegenden Erfindung die isolierende Kernschicht vollständig durch Belichtung unter Verwendung von ultravioletten Strahlen anstelle eines mechanischen Trennprozesses entfernt, wodurch die Dicke der endgültigen PCB reduziert wird.

Die vorliegende Erfindung wurde in einer beispielhaften Weise beschrieben und ist so zu verstehen, dass die verwendete Terminologie in der Art der Beschreibung anstatt der Beschränkung gedacht ist. Viele Modifizierungen und Variationen der vorliegenden Erfindung sind im Lichte der vorstehenden Lehre möglich. Daher ist zu verstehen, dass im Schutzbereich der beigefügten Ansprüche die Erfindung anderes als speziell beschrieben ausgeführt werden kann.


Anspruch[de]
  1. Ein Verfahren zur Herstellung einer hochdichten gedruckten Leiterplatte mit:

    – Aufbringen eines Isolators, der geeignet ist, um mit ultravioletten Strahlen mit einem Muster versehen zu werden, auf eine Seite einer Kupferfolie;

    – Bilden eines Musters auf dem Isolator mit den ultravioletten Strahlen;

    – Bilden eines ersten Schaltungsmusters auf dem Isolator durch elektrolytische Beschichtung;

    – Laminieren einer isolierenden Schicht auf das erste Schaltungsmuster; und

    – Bilden von Via-Löchern und zweiten Schaltungsmustern auf der isolierenden Schicht und der anderen Seite der Kupferfolie.
  2. Verfahren nach Anspruch 1, wobei das Bilden der ersten Leitung Muster hat:

    – Bilden von Saatschichten für elektrolytische Kupferbeschichtung auf beiden Seiten der Kupferfolie;

    – Aufbringen von Beschichtungslacken auf beide Seiten der Kupferfolie;

    – Bilden von Mustern auf einem Teil der Beschichtungslacke, die auf den gemusterten Isolator aufgebracht sind;

    – Bilden des ersten Schaltungsmusters durch das elektrolytische Kupferbeschichten; und

    – Entfernen der Beschichtungslacke.
  3. Verfahren zur Herstellung einer hochdichten Leiterplatte mit:

    – Aufbringen eines Isolators, der geeignet ist, um mit ultravioletten Strahlen mit einem Muster versehen zu werden, auf einer Seite einer Kupferfolie;

    – Bilden von Mustern auf dem Isolator mit ultravioletten Strahlen;

    – Bilden eines ersten Schaltungsmusters auf dem Isolator durch elektrolytische Beschichtung

    – Bilden eines zweiten Schaltungsmusters auf der Kupferfolie;

    – Laminieren von isolierenden Schichten auf beiden Seiten einer resultierenden Struktur; und

    – Bilden von Via-Löchern und dritten Schaltungsmustern auf den isolierenden Schichten und der anderen Seite der Kupferfolie.
  4. Verfahren nach Anspruch 3, wobei das Bilden der ersten Leitungsmuster hat:

    – Bilden von Saatschichten auf beiden Seiten der Kupferfolie;

    – Aufbringen von Beschichtungslacken auf beide Seiten der Kupferfolie und Bilden von Mustern auf dem aufgebrachten Beschichtungslacken;

    – Bilden des ersten Schaltungsmusters durch elektrolytisches Kupferbeschichten; und

    – Entfernen der Beschichtungslacke.
  5. Verfahren zur Herstellung einer hochdichten gedruckten Leiterplatte mit:

    – Aufbringen eines Isolators, der geeignet ist, um ultravioletten strahlen mit Muster versehen zu werden, auf jeweils eine Seite der zwei Kupferfolien;

    – Anbringen eines zweiseitigen adhäsiven Blatts, das geeignet ist, um mit ultravioletten Strahlen gelöst zu werden, zwischen die zwei Kupferfolien;

    – Bilden von Mustern auf dem Isolator mit den ultravioletten Strahlen;

    – Bilden eines ersten Schaltungsmusters auf dem Isolator durch elektrolytisches Beschichten;

    – Laminieren einer isolierenden Schicht auf dem ersten Schaltungsmuster;

    – Bilden eines Via-Lochs durch die isolierende Schicht und eines zweiten Schaltungsmusters auf der isolierenden Schicht; und

    – Ausstrahlen der ultravioletten Strahlen auf das doppelseitige adhäsive Blatt, um eine resultierende Struktur in zwei PCB's aufzuteilen.
  6. Verfahren nach Anspruch 5, wobei das Bilden des ersten Schaltungsmusters hat:

    – Bilden von Saatschichten für das elektrolytische Kupferbeschichten auf den Kupferfolien;

    – Aufbringen von Beschichtungslacken auf die Kupferfolien und Bilden von Mustern auf den aufgebrachten Beschichtungslacken;

    – Ausführen des elektrolytischen Kupferbeschichtens; und

    – Entfernen der Beschichtungslacke
  7. Hochdichte Leiterplatte mit:

    – Einem Isolator, der durch ultraviolette Strahlen mit einem Muster versehen ist und erste Schaltungsmuster hat, die auf beiden Seiten davon gebildet sind;

    – Eine Vielzahl von isolierenden Schichten, die auf dem Isolator laminiert sind und durch die eine Vielzahl von ersten Via-Löchern gebildet sind; und

    – Schaltungsschichten, die zwischen die Vielzahl der isolierenden Schichten angeordnet sind und in denen eine Vielzahl von zweiten Via-Löchern und zweiten Schaltungsmustern gebildet sind.
Es folgen 10 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com