PatentDe  


Dokumentenidentifikation DE112004001704T5 13.07.2006
Titel Verfahren zum Auffrischen eines Speichers und integrierter Schaltkreis, der einen auffrischbaren Speicher enthält
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Pöchmüller, Peter, Dr., 01324 Dresden, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Aktenzeichen 112004001704
Vertragsstaaten AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, EP, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW, BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW, AM, AZ, BY, KG, KZ, MD, RU, TJ, TM, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR, BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG, BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG
WO-Anmeldetag 10.09.2004
PCT-Aktenzeichen PCT/EP2004/010160
WO-Veröffentlichungsnummer 2005027137
WO-Veröffentlichungsdatum 24.03.2005
Date of publication of WO application in German translation 13.07.2006
Veröffentlichungstag im Patentblatt 13.07.2006
IPC-Hauptklasse G11C 11/406(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse G11C 11/408(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]
Hintergrund der Erfindung

Die vorliegende Erfindung betrifft Speicher in integrierten Schaltkreisen und insbesondere ein System und ein Verfahren zum Auffrischen eines dynamischen Direktzugriffsspeichers (DRAM).

Seit kurzem besteht ein reges Interesse an der Verwendung von DRAMs in einer Vielzahl von handgehaltenen tragbaren Geräten, wie beispielsweise Mobilkommunikationsgeräten, Spielekonsolen und Persönlichen Digitalen Assistenten, vor allem wegen der höheren erzielbaren Integrationsdichte im Vergleich zu anderen Arten von wiederbeschreibbaren Speichern mit integrierten Schaltungen, wie beispielsweise statischen Direktzugriffsspeichern (SRAM). Außerdem bieten DRAMs im Allgemeinen eine schnellere Zugriffszeit als einige nicht-flüchtige Arten von wiederbeschreibbaren Speichern, wie beispielsweise FLASH-Speicher, und können mit deutlich niedrigeren Spannungen beschrieben werden, als sie für FLASH-Speicher benötigt wird.

Aufgrund ihres kompakten Designs mit einem einzelnen Transistor und einem Speicherkondensator je Speicherzelle müssen DRAMs aufgefrischt werden, um zu verhindern, dass die Daten, die in den Speicherzellen gespeichert sind, als Leckstrom aus dem Speicherkondensator jeder Speicherzelle verschwinden. Während des Auffrischens wird ein Datenbitsignal aus jeder Speicherzelle gelesen, dann auf volle logische Pegel verstärkt und anschließend in der Speicherzelle wiederhergestellt.

Verschiedene Speicherzellen eines DRAM können es aushalten, mit verschiedenen Raten aufgefrischt zu werden. Abweichungen im Fertigungsprozess innerhalb bestimmter Toleranzen können zur Folge haben, dass die Speicherzellen bestimmter Teile des DRAM einen größeren oder kleineren Leckstrom haben. Aufgrund ihrer grenzwertigen Eigenschaften können einige Speicherzellen des DRAM ein Auffrischen mit der herkömmlichen Rate von einmal alle 64 ms erfordern. Andere Speicherzellen des DRAM hingegen benötigen ein Auffrischen möglicherweise in viel weniger häufigen Zeitabständen, beispielsweise nur alle 128 ms, 256 ms oder 512 ms, oder in Zeitabständen, die sich in den Sekundenbereich hinein erstrecken. Herkömmlicherweise werden alle Speicherzellen eines DRAM mit der gleichen Auffrischungsrate aufgefrischt. Deswegen ist es offensichtlich, dass die Auffrischungsrate auf den Punkt eingestellt werden muss, der von der schwächsten Speicherzelle des DRAM verlangt wird.

Obgleich ein herkömmliches Auffrischen mit einer einzelnen Rate für DRAMs akzeptabel ist, die in Systemen mit viel verfügbarer Leistung installiert sind, ist es nicht erstrebenswert für tragbare Geräte, weil eine Batterieladung durch Energieeinsparung verlängert werden muss. Dies gilt besonders für die Verlängerung der Standby-Zeit von tragbaren Geräten, damit die Daten im DRAM des tragbaren Gerätes über einen wünschenswert lagen Zeitrum.

Standard-DRAMs mit 256 K Kapazität ziehen Auffrischungsströme im Bereich von 500 &mgr;A. Dies basiert auf dem Auffrischen des gesamten DRAM mit dem herkömmlichen Auffrischungsintervall von 64 ms. Solche Auffrischungsströme sind für ein tragbares Gerät inakzeptabel hoch, weil sie immer sowohl während eines aktiven Modus' des DRAM als auch in einem Schlafmodus anliegen, sofern er in dem DRAM vorhanden ist, unabhängig davon, ob ein Benutzer das tragbare Gerät aktiv benutzt oder nicht. Herkömmlicherweise erhält man niedrigere Auffrischungsströme nur, wenn der DRAM oder Teile davon abgeschaltet sind.

Wie hierin in Verbindung mit einem DRAM und bestimmten Teilen eines DRAM verwendet, bedeutet der Terminus "aktiver Modus" den Betriebszustand, in dem Daten im DRAM oder in den bestimmten Teilen des DRAM gespeichert bzw. aus dem DRAM oder den bestimmten Teilen des DRAM abgerufen werden können.

Wie hierin in Verbindung mit einem DRAM und bestimmten Teilen eines DRAM verwendet, bedeutet der Terminus "Schlafmodus" den Betriebszustand, in dem Daten in einem DRAM oder in bestimmten Teilen des DRAM, die aufgefrischt werden, gespeichert bleiben, in dem Modus aber Daten nicht im DRAM oder in den bestimmten Teilen des DRAM gespeichert bzw. aus dem DRAM oder den bestimmten Teilen des DRAM abgerufen werden können.

Wie hierin in Verbindung mit einem DRAM und bestimmten Teilen eines DRAM verwendet, bedeutet der Terminus "ausgeschaltet" den Zustand, in dem die Leistung, die in den DRAM oder in bestimmte Teile des DRAM eingespeist wird, entweder von dem DRAM weggenommen wird oder auf einen Wert gesetzt wird, der nicht ausreicht, dass der DRAM Daten zuverlässig speichern kann.

1 veranschaulicht einen DRAM 10, bei dem ein herkömmliches Auffrischen durchgeführt wird. Wie in 1 veranschaulicht, enthält der DRAM 10 vier Segmente 12, 14, 16 und 18, eine Zeilendecoder/Treibereinheit 20 zum Aktivieren von Wortleitungen jedes Segments des DRAM und einen Auffrischungs-Controller 22 mit einer Selbstauffrischungslogik und einem Zähler zum Steuern der Adressen und des Timing, mit dem Teile des DRAM aufgefrischt werden.

Während des Auffrischens veranlasst der Auffrischungs-Controller 22 die Zeilendecoder/Treibereinheit 20, eine Wortleitung eines Segments 12, 14, 16 oder 18 zu aktivieren, bei dem Zeitsignale, die in Speicherzellen, auf die die entsprechende Wortleitung zugreift, gespeicherte Datenbits darstellen, ausgelesen werden, auf volle Logikpegel verstärkt werden und dann in den Speicherzellen wiederhergestellt werden. Anschließend tut der Auffrischungs-Controller 22 das gleiche für die nächstfolgende Wortleitung, und daraufhin die nächste, bis alle Speicherzellen, auf die von allen Wortleitungen zugegriffen wird, für alle Segmente aufgefrischt wurden. Bei dieser herkömmlichen Anordnung werden die Speicherzellen aller Wortleitungen mit der gleichen Auffrischungsrate aufgefrischt, d. h. einmal alle 64 ms.

Weil verschiedene Teile eines DRAM ein mehr oder weniger häufiges Auffrischen erfordern, wäre es wünschenswert, eine Möglichkeit zu haben, um zwischen jeweiligen Teilen eines DRAM zu unterscheiden, in denen ein Teil eine erste Auffrischungsrate erfordert und ein anderer Teil mit einer Rate aufgefrischt werden kann, die geringer ist als die erste Auffrischungsrate.

Es wäre des Weiteren wünschenswert, die jeweiligen Teile eines DRAM, die auf diese Weise voneinander unterschieden werden, mit verschiedenen Raten aufzufrischen.

Zusammenfassung der Erfindung

Darum wird gemäß einem Aspekt der Erfindung ein Verfahren zum Verringern einer Auffrischungsrate eines Teils eines dynamischen Direktzugriffsspeichers (DRAM) bereitgestellt. Gemäß diesem Aspekt werden Informationen gespeichert, um zu unterscheiden zwischen einem ersten Teil eines DRAM, der eine Auffrischung mit einer ersten Rate benötigt, und einem zweiten Teil des DRAM, der eine Auffrischung mit einer Rate gestattet, die kleiner ist als die erste Rate. Die Informationen werden dann abgerufen, um den ersten Teil mit der ersten Rate aufzufrischen und den zweiten Teil mit der zweiten Rate aufzufrischen.

Gemäß einem bevorzugten Aspekt der Erfindung enthalten der erste Teil und der zweite Teil jeweils ein oder mehrere Segmente des DRAM, und die Informationen unterscheiden zwischen dem ersten Teil und dem zweiten Teil anhand der Segmente.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung enthält der erste Teil Unterteile, wobei sich wenigstens einige der Unterteile physisch nicht berühren. Die Unterteile sind vorzugsweise Wortleitungsgebiete des DRAM, so dass die Informationen zwischen dem ersten Teil und dem zweiten Teil anhand der Wortleitungsgebiete unterscheiden.

Gemäß einem bevorzugten Aspekt der Erfindung wird der erste Teil mit der ersten Rate aufgefrischt, und der zweite Teil wird mit der zweiten Rate aufgefrischt, während sowohl der erste Teil als auch der zweite Teil in einem Modus arbeiten, der aus der Gruppe bestehend aus aktivem Modus und Schlafmodus ausgewählt ist.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung werden die Informationen in dem DRAM gespeichert. Vorzugsweise werden die Informationen des Weiteren in einem nicht-flüchtigen Speicher gespeichert und aus dem nicht-flüchtigen Speicher zur Speicherung in dem DRAM abgerufen.

Gemäß einem anderen bevorzugten Aspekt der Erfindung werden die Informationen in einer oder mehreren Sicherungen in einem integrierten Schaltkreis gespeichert, welcher den DRAM enthält.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung gestatten die Informationen des Weiteren die Unterscheidung einer Vielzahl von von Eins bis n nummerierten Teilen des DRAM, der den ersten Teil und den zweiten Teil enthält, zum Auffrischen der Vielzahl von Teilen des DRAM mit einer Vielzahl von jeweiligen, von Eins bis n nummerierten Raten, wobei die gespeicherten Informationen abgerufen werden, um die Vielzahl von Teilen mit den jeweiligen Raten aufzufrischen, wobei der erste Teil mit der ersten Rate aufgefrischt wird, der zweite Teil mit der zweiten Rate aufgefrischt wird und der n-te Teil mit der n-ten Rate aufgefrischt wird.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung werden die Informationen in einem Wortleitungsgebiet gespeichert, auf das durch eine oder mehrere Wortleitungen des DRAM zugegriffen werden kann.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung werden die Informationen durch Belastungsprüfungen nach der Herstellung des DRAM erzeugt.

Gemäß einem weiteren Aspekt der Erfindung wird ein integrierter Schaltkreis bereitgestellt, der einen dynamischen Direktzugriffsspeicher (DRAM) enthält. Gemäß diesem Aspekt der Erfindung enthält der DRAM einen ersten Teil, der eine Auffrischung mit einer ersten Rate benötigt, und einen zweiten Teil, der eine Auffrischung mit einer Rate gestattet, die kleiner ist als die erste Rate. Der DRAM enthält des Weiteren ein elektronisches Mittel, das so betreibbar ist, dass es Informationen zum Unterscheiden zwischen dem ersten Teil und dem zweiten Teil speichern kann. Es ist ein Controller bereitgestellt, der betreibbar ist, die gespeicherten Informationen aus dem elektronischen Mittel abzurufen, um den ersten Teil mit der ersten Rate aufzufrischen und den zweiten Teil mit der zweiten Rate aufzufrischen.

Gemäß einem bevorzugten Aspekt der Erfindung enthalten der erste Teil und der zweite Teil jeweils ein oder mehrere Segmente des DRAM, dergestalt, dass die Informationen eine Unterscheidung zwischen dem ersten Teil und dem zweiten Teil anhand der Segmente gestatten.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung enthält der erste Teil Unterteile, wobei sich wenigstens einige der Unterteile physisch nicht berühren. Vorzugsweise sind die Unterteile Wortleitungsgebiete des DRAM, so dass die Informationen eine Unterscheidung des ersten Teils und des zweiten Teils anhand der Wortleitungsgebiete gestatten.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung ist der Controller derart betreibbar, dass er den ersten Teil mit der ersten Rate auffrischt und den zweiten Teil mit der zweiten Rate auffrischt, während sowohl der erste Teil als auch der zweite Teil in einem Modus arbeiten, der aus der Gruppe bestehend aus aktivem Modus und Schlafmodus ausgewählt ist.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung befindet sich das elektronische Mittel innerhalb des DRAM. Vorzugsweise ist der Controller des Weiteren so betreibbar, dass er erste Informationen aus einem nicht-flüchtigen Speicher abruft, und das elektronische Mittel ist des Weiteren so betreibbar, dass es die Informationen speichert, um zwischen den Teilen des DRAM anhand der ersten Informationen zu unterscheiden. Das elektronische Mittel kann eine oder mehrere Sicherungen enthalten.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung gestatten die Informationen des Weiteren die Unterscheidung einer Vielzahl von von Eins bis n nummerierten Teilen des DRAM, der den ersten Teil und den zweiten Teil enthält, zum Auffrischen der Vielzahl von Teilen des DRAM mit einer Vielzahl von jeweiligen, von Eins bis n nummerierten Raten, wobei der Controller so betreibbar ist, dass er die Vielzahl von Teilen mit den jeweiligen Raten auffrischt, wobei der erste Teil mit der ersten Rate aufgefrischt wird, der zweite Teil mit der zweiten Rate aufgefrischt wird und der n-te Teil mit der n-ten Rate aufgefrischt wird.

Gemäß einem weiteren bevorzugten Aspekt der Erfindung enthält das elektronische Mittel ein Wortleitungsgebiet, auf das durch eine oder mehrere Wortleitungen des DRAM zugegriffen werden kann.

Kurze Beschreibung der Zeichnungen

1 ist ein Blockschaubild, das einen DRAM nach dem Stand der Technik veranschaulicht.

2 ist ein Blockschaubild, das eine Ausführungsform der Erfindung veranschaulicht.

3 ist ein Blockschaubild, das eine Speicherfeldanordnung eines DRAM veranschaulicht, auf die eine Ausführungsform der Erfindung Anwendung findet.

4 ist ein Schaubild, das einen gespeicherten Informationsinhalt eines Wortleitungsgebiets veranschaulicht, das bei einer Ausführungsform der Erfindung verwendet wird.

5 ist ein Schaubild, das einen alternativen gespeicherten Informationsinhalt eines Wortleitungsgebiets veranschaulicht, das bei einer weiteren Ausführungsform der Erfindung verwendet wird.

6 ist ein Blockschaubild, das ein System zum Auffrischen eines DRAM gemäß einer Ausführungsform der Erfindung veranschaulicht.

Detaillierte Beschreibung

Die Ausführungsformen der Erfindung werden nun mit Bezug auf die 2 bis 6 beschrieben.

2 ist ein Blockschaubild, das eine Ausführungsform der Erfindung veranschaulicht. Wie in 2 gezeigt, ist eine Auffrischungskarte 124 an einen Auffrischungs-Controller 122 gekoppelt, der eine Selbstauffrischungslogik und einen Zähler zum automatischen Auffrischen einer Vielzahl von Datenspeicherfeldern eines DRAM enthält, wie durch die Segmente 112, 114, 116 und 118 dargestellt. Die Auffrischungskarte 124 speichert Informationen zum Unterscheiden zwischen einem ersten Teil des DRAM, der eine Auffrischung mit einer ersten Rate benötigt, und einem zweiten Teil des DRAM, der mit einer zweiten Rate aufgefrischt werden darf, die niedriger ist als die erste Rate. Alle anderen Elemente von 2 sind die gleichen wie die, die in dem Schaubild des Standes der Technik von 1 gezeigt sind.

Die Informationen, welche die verschiedenen Teile des DRAM anhand des benötigten Auffrischungsintervalls unterscheiden, werden in der Regel als Ergebnis von Belastungsprüfungen nach der Herstellung bestimmt, die im Allgemeinen durchgeführt werden, bevor der integrierte Schaltkreis, der den DRAM beherbergt, in einem Gehäuse untergebracht und für den normalen Betrieb installiert wird. Der DRAM kann ein eigenständiger DRAM oder ein eingebettetes Element innerhalb eines integrierten Schaltkreises sein, der eine breiter gefasste Funktion hat, wie beispielsweise ein Systemchip.

Die Auffrischungskarte 124 kann in einer breiten Vielfalt von Arten implementiert werden. Beispielsweise kann die Auffrischungskarte 124 eine Vielzahl von Sicherungen enthalten. Die Informationen werden in den Sicherungen entsprechend dem Zustand der Sicherungen (durchgebrannt/nicht-durchgebrannt) gespeichert. Sicherungen brennen in der Regel während der und/oder nach den Belastungsprüfungen nach der Herstellung durch, bevor der integrierte Schaltkreis in einem Gehäuse untergebracht und für den Betrieb installiert wird. Die Sicherungen können von einem beliebigen Typ sein, beispielsweise eine Lasersicherung, eine elektrische Sicherung oder eine elektrische Anti-Sicherung. Einige Arten von Sicherungen, beispielsweise elektrische Sicherungen und elektrische Anti-Sicherungen, können entweder vor oder nach der Unterbringung im Gehäuse und eventuell nach der Installation des integrierten Schaltkreises durchbrennen. Bei einem Beispiel ist eine Sicherung für jedes der vier Segmente 112, 114, 116 und 118 des DRAM vorgesehen. Eine durchgebrannte Sicherung zeigt veranschaulichend ein Segment des Speichers an, das der häufigsten Auffrischung bedarf, beispielsweise ein Auffrischen einmal alle 64 ms, was das häufigste Auffrischungsintervall ist. Im Gegensatz dazu zeigt eine nicht-durchgebrannte Sicherung veranschaulichend ein Segment des Speichers an, bei dem eine weniger häufige Auffrischung mit einer niedrigeren Standardrate möglich ist. Bei diesem Beispiel wird ein Teil eines DRAM, der nicht durch eine durchgebrannte Sicherung angezeigt wird, mit einer niedrigeren Standard-Auffrischungsrate aufgefrischt. Die niedrigere Standard-Auffrischungsrate entspricht vorzugsweise einem ganzzahligen Mehrfachen des häufigsten Auffrischungsintervalls. So kann bei einem Beispiel die niedrigere Standardrate einmal alle 128 ms sein. In einem weiteren Beispiel kann die niedrigere Standard-Auffrischungsrate einmal alle 256 ms sein. In weiteren Beispielen kann die niedrigere Standardrate noch höheren Mehrfachen des häufigsten Auffrischungsintervalls entsprechen.

In weiteren Beispielen braucht die niedrigere Standard-Auffrischungsrate nicht einem ganzzahligen Mehrfachen des häufigsten Auffrischungsintervalls zu entsprechen. Die beiden Auffrischungsraten können im Gegenteil unabhängig voneinander bestimmt werden. Wenn jedoch die niedrigere Standard-Auffrischungsrate einem ganzzahligen Mehrfachen des häufigsten Auffrischungsintervalls entspricht, so werden Controller-Design und Controller-Betrieb deutlich vereinfacht. Wenn die Raten auf diese Weise zueinander in Beziehung stehen, so kann man die häufigste Rate durch Auffrischen einmal innerhalb eines primären Auffrischungsintervalls (beispielsweise mit 64 ms) erhalten, und eine niedrigere Rate (beispielsweise einmal alle 128 ms) kann man durch Auffrischen in jedem zweiten primären Auffrischungsintervall erhalten, wobei man die primären Auffrischungsintervalle dazwischen überspringt.

Bei einem Beispiel ist es nicht erforderlich, dass die Teile des DRAM, die der häufigsten Auffrischung bedürfen, speziell mittels durchgebrannter Sicherungen angezeigt werden. Statt dessen können nicht-durchgebrannte Sicherungen verwendet werden, um Teile eines DRAM anzuzeigen, die einer häufigeren Auffrischung bedürfen. Bei diesem Beispiel können durchgebrannte Sicherungen verwendet werden, um Teile eines DRAM anzuzeigen, die einer weniger häufigen Auffrischung bedürfen.

Gemäß weiteren Beispielen kann eine Kombination aus durchgebrannten und nicht-durchgebrannten Sicherungen verwendet werden, um Informationen zum Unterscheiden zwischen dem Teil des DRAM, der einer häufigeren Auffrischung bedarf, und dem Teil, bei dem ein weniger häufiges Auffrischen erforderlich ist, zu codieren. Beispielsweise können bei einem DRAM, der auf irgend eine Weise achtfach unterteilt ist, beispielsweise mit acht Segmenten, acht Bänken, acht Einheiten oder acht Doppeleinheiten usw., drei Sicherungen verwendet werden, um Informationen zum Unterscheiden einer der acht Unterteilungen von allen anderen zu codieren. Bei diesem Beispiel wird angenommen, dass die Unterteilung 3 des DRAM ein Auffrischen mit dem häufigsten Auffrischungsintervall verlangt. Dann können die drei Sicherungen die Zustände "0 1 1" oder ihr Komplement "1 0 0" speichern ("1" bedeutet durchgebrannt und "0" nicht-durchgebrannt), um ein eindeutiges Signal bereitzustellen, das anzeigt, dass die Unterteilung 3 das häufigste Auffrischen erfordert.

Erforderlichenfalls können zusätzliche Sicherungen verwendet werden, um einen Indikator zum Unterscheiden einer weiteren Unterteilung des DRAM von anderen zu codieren. Zum Beispiel wird angenommen, dass die Unterteilung 5 des DRAM ebenfalls ein Auffrischen mit dem häufigsten Auffrischungsintervall erfordert. Es wird die gleiche Art der Codierung verwendet wie beim ersten Satz Sicherungen. Es wird angenommen, dass die Informationen für den ersten Satz Sicherungen in unkomplementierter Form codiert werden. Aus Gründen der Einheitlichkeit codieren die drei zusätzliche Sicherungen die Unterteilung 5 in unkomplementierter Form als die Zustände "1 0 1". Alternativ speichern, wenn die Informationen im ersten Satz Sicherungen in komplementierter Form codiert werden, die drei zusätzlichen Sicherungen die Zustände von "0 1 0".

Es gibt noch weitere Mechanismen zum Speichern von Informationen in nicht-flüchtiger Form zum Unterscheiden zwischen Teilen des DRAM, bei denen das Auffrischen mit verschiedenen Raten ausgeführt werden soll. Es können beispielsweise nicht-flüchtige Arten von Speichern verwendet werden, wie beispielsweise FLASH-Speicher oder magnetische Speicherlaufwerke. Miniaturisierte magnetische Plattenlaufwerke sind erhältlich, die speziell für tragbare elektronische Geräte angepasst sind und die man beispielsweise in Geräten wie Digitalkameras und Camcordern findet. Bei einem anderen Beispiel kann ein kleiner Unterteil des DRAM mit Hilfe von Batterieunterstützung dauerhaft entweder im aktiven und/oder im Schlafmodus gehalten werden.

Die in 2 veranschaulichte Ausführungsform funktioniert folgendermaßen. Wenn der DRAM eingeschaltet wird, so werden die in der Auffrischungskarte 124 gespeicherten Informationen dem Auffrischungs-Controller 122 verfügbar gemacht, der je nach der Menge der Informationen alle oder einen Teil der Informationen auf einmal in ein dafür vorgesehenes Register bzw. einen dafür vorgesehenen Puffer lädt. Bei einer Ausführungsform, bei der der DRAM in relativ wenige Unterteilungen geteilt ist, können alle Informationen auf einmal in den Auffrischungs-Controller 122 geladen werden. Beispielsweise kann, wie oben besprochen, ein Satz Sicherungen Informationen speichern, um zu unterscheiden, welche der vier Segmente 112, 114, 116 und 118 ein Auffrischen mit der häufigsten Auffrischungsrate erfordern. Bei einer weiteren Ausführungsform kann die Menge an Informationen, die aus der Auffrischungskarte 124 geladen werden, viel größer sein. Wenn es beispielsweise gewünscht wird, zwischen Teilen des DRAM zu unterscheiden, die mit verschiedenen Raten Wortleitung für Wortleitung aufgefrischt werden sollen, so kann die Auffrischungskarte 124 Informationen zu den jeweiligen Wortleitungen speichern, welche die häufigste Auffrischung erfordern. Da der DRAM tausende Wortleitungen enthalten kann, ist die Informationsmenge viel größer.

Aus den Informationen, die aus der Auffrischungskarte 124 geladen wurden, frischt der Auffrischungs-Controller 122 entsprechende Teile des DRAM mit verschiedenen Raten auf. Bei einer Ausführungsform zum Beispiel, bei der die Auffrischungskarte 124 anzeigt, dass ein Segment 116 mit der häufigsten Auffrischungsrate aufgefrischt werden soll, frischt der Auffrischungs-Controller 122 das betreffende Segment 116 mit der häufigsten Rate auf. Standardmäßig frischt der Auffrischungs-Controller 122 die anderen Segmente 112, 114 und 118 mit einer niedrigeren Auffrischungsrate auf.

Die Strommenge, die dadurch eingespart wird, dass man Teile des DRAM in dieser Weise mit verschiedenen Raten auffrischt, kann beträchtlich sein. Betrachten wir eine Ausführungsform, bei der der DRAM in vier Segmente 112, 114, 116 und 118 von gleicher Kapazität unterteilt ist, wobei nur ein einziges Segment mit der maximalen Rate aufgefrischt wird und andere Segmente mit einer niedrigeren Rate aufgefrischt werden, die halb so groß ist wie die maximale Rate. Nehmen wir an, der Strombedarf für das Auffrischen aller vier Segmente mit der maximalen Rate ist 1000 &mgr;A. Somit braucht ein einzelnes Segment im Durchschnitt einen Strom von 250 &mgr;A, um mit der maximalen Rate aufgefrischt zu werden. Jedes der drei anderen Segmente braucht aber im Durchschnitt einen Strom von nur 125 &mgr;A, um mit der halben Rate aufgefrischt zu werden. Wenn man den durchschnittlichen Strombedarf aller vier Segmente zusammen nimmt, so wird der DRAM unter Verwendung eines Gesamtstroms von nur 625 &mgr;A aufgefrischt, was einer Einsparung von 37,5 % gegenüber dem ursprünglichen Strombedarf zur Auffrischung des DRAM entspricht.

Wenn die Teile des DRAM, die mit verschiedenen Raten aufgefrischt werden sollen, mit einer feineren Struktur unterschieden werden, so wird ein noch größerer Nutzen erreicht. 3 veranschaulicht eine Speicherfeldanordnung eines DRAM 310. Bei einer solchen Anordnung ist der DRAM 310 in eine logische Organisation unterteilt, die eine Vielzahl von Bänken 320, 321, 322 und 323 enthält. In jeder Bank ist eine Vielzahl von Wortleitungen vorgesehen, wobei jede Wortleitung auf einen Teil der Bank zugreift, der als "Wortleitungsgebiet" bezeichnet wird. Aufeinanderfolgend nummerierte Wortleitungen werden in einem Halbleiterbausteinfeld oft nebeneinander angeordnet, so dass sie auf physisch einander berührende Unterteile des DRAM zugreifen. Wie hierin verwendet, bedeutet der Terminus "physisch einander nicht berührend" räumlich getrennt auf dem integrierten Schaltkreis. Unabhängig davon, ob sie nebeneinander angeordnet sind oder nicht, greifen die aufeinanderfolgend nummerierten Wortleitungen in dieser Anordnung auf logisch einander nicht berührende Wortleitungsgebiete von verschiedenen Bänken zu, wie gezeigt. Beispielsweise greift Wortleitung 0 auf ein Wortleitungsgebiet der Bank 320 zu, während die Wortleitung 1 auf ein Wortleitungsgebiet der Bank 321 zugreift.

Besondere Vorteile treten auf, wenn Informationen zum Unterscheiden der Teile des DRAM, die mit verschiedenen Raten aufgefrischt werden sollen, im Datenspeicherfeld des DRAM selbst gespeichert werden. Aufgrund der Dichte des DRAM und seiner schnelleren Zugriffszeit auf den Chip als andere Speicher entfernt von dem Chip eignet sich der DRAM für diesen Zweck besonders zum Speichern von Informationen mit einer feineren Struktur. 4 veranschaulicht Informationen, die in einem Wortleitungsgebiet WL0 des DRAM 310, der in 3 gezeigt ist, gespeichert werden. Auf das Wortleitungsgebiet WL0 wird vorzugsweise durch eine einzelne Wortleitung zugegriffen. Die in WL0 gespeicherten Informationen fungieren als eine Auffrischungskarte 124 zum Unterscheiden zwischen Teilen des DRAM 310, die mit verschiedenen Raten aufgefrischt werden sollen. Das Abbilden erfolgt Wortleitung für Wortleitung. Wie in 4 gezeigt, hat WL0 Felder, welche die Auffrischungsrate für jede Wortleitung, die es abbildet, anzeigt (beispielsweise Wortleitung 0 bis Wortleitung 11). In diesem Beispiel werden die Wortleitungen 0, 3 und 4 als diejenigen angezeigt, die einer Auffrischung mit der häufigsten Rate bedürfen. Im Gegensatz dazu bedürfen die Wortleitungen 1, 2 und 5 bis 11 nicht der Auffrischung mit der häufigsten Rate.

Die Funktionsweise ist Folgende. In einem ersten Auffrischungsdurchgang werden die Speicherzellen aufgefrischt, auf die durch alle Wortleitungen des DRAM, beispielsweise Wortleitungen 0 bis 11, zugegriffen wird. Dies erfolgt beginnend mit einer Zeit von 0 ms in einem Auffrischungsintervall, der 64 ms dauert. Während des nächsten Auffrischungsintervalls, das beim Zeitpunkt 64 ms beginnt, erfolgt das Auffrischen nur für einige der Wortleitungen. Mit Beginn dieses zweiten Auffrischungsintervalls bei 64 ms kann der Auffrischungs-Controller 122 anhand der Informationen, die in dem Wortleitungsgebiet von Wortleitung WL0 gespeichert sind, bestimmen, welche Wortleitungen des DRAM 310 aufgefrischt werden müssen. Dementsprechend werden während dieses zweiten Auffrischungsintervalls nur die Wortleitungen 0, 3 und 4 aufgefrischt, während die übrigen Wortleitungen nicht aufgefrischt werden. Danach erfolgt während eines dritten Auffrischungsintervalls, das beim Zeitpunkt 128 ms beginnt, das Auffrischen erneut für alle Wortleitungen 0 bis 11. Auf diese Weise werden nur die Wortleitungsgebiete, die bestimmten Wortleitungen 0, 3 und 4 zugeordnet sind, mit der häufigsten Rate aufgefrischt, während die Wortleitungsgebiete, die den übrigen Wortleitungen zugeordnet sind, mit einer niedrigeren Rate aufgefrischt werden, die in diesem Beispiel halb so groß ist wie die maximale Rate.

5 veranschaulicht eine Ausführungsform, die eine noch feinere Struktur zum Unterscheiden zwischen Teilen des DRAM, die mit verschiedenen Raten aufgefrischt werden sollen, bietet. Bei dieser Ausführungsform enthält jedes Feld des Wortleitungsgebiets WL0 zwei Bits zum Anzeigen des Auffrischungsratenstatus einer Wortleitung. Durch Bereitstellen von zwei Bits je Feld können vier verschiedene Teile des DRAM voneinander unterschieden werden, so dass jeder Teil mit einer von vier verschiedenen Auffrischungsraten aufgefrischt werden kann. Beispielsweise kann ein Wert "00" verwendet werden, um die geringste Auffrischungsrate anzuzeigen. Die nächst-höhere Auffrischungsrate kann durch einen Wert "01" angezeigt werden. Eine noch höhere Auffrischungsrate kann durch den Wert "10" angezeigt werden, und die höchste Rate durch den Wert "11".

Wie in 5 gezeigt, haben die Wortleitungen 0 und 3 gemäß den im Wortleitungsgebiet WL0 gespeicherten Informationen den Wert "11", der anzeigt, dass sie mit der höchsten Auffrischungsrate aufgefrischt werden sollen, was dem primären Auffrischungsintervall entspricht. Die Wortleitungen 4 und 8 haben den nächst-niedrigeren Wert "10", der anzeigt, dass sie mit der nächst-niedrigeren Auffrischungsrate aufgefrischt werden müssen, beispielsweise mit der Hälfte der höchsten Auffrischungsrate. Die Wortleitungen 5, 7 und 11 haben den Wert "01", so dass sie mit einer noch niedrigeren Rate aufzufrischen sind. Schließlich haben die Wortleitungen 1, 2, 6, 9 und 10 den geringsten Wert "00", der anzeigt, dass die mit der geringsten Rate aufgefrischt werden können.

6 veranschaulicht eine Ausführungsform der Erfindung, bei der Informationen zum Unterscheiden zwischen Teilen eines DRAM, die mit verschiedenen Raten aufgefrischt werden sollen, in dem DRAM selbst gespeichert sind. Wie in 6 gezeigt, enthält ein DRAM 610 ein Speicherfeld oder -felder, die als eine Vielzahl von Segmenten 0 bis 3 unterteilt sind. Auf die Segmente 0 bis 3 wird durch eine Zeilendecoder/Treibereinheit 620 zugegriffen. Ein Auffrischungs-Controller 622 steuert das Timing und die Adressierung der Auffrischungsoperationen für die Segmente 0 bis 3.

Informationen zum Unterscheiden zwischen Teilen des DRAM 610, die mit verschiedenen Raten aufgefrischt werden sollen, sind in einem Gebiet 624 von Segment 0 des DRAM 610 gespeichert. Das Gebiet 624 kann relativ zur Gesamtgröße des DRAM 610 recht klein sein. Bei einem Beispiel hat der DRAM 610 ein Speichergebiet, auf das eine Vielzahl von Wortleitungen 626 zugreifen. Jedes des vier Segmente 0 bis 3 des DRAM 610 enthält 2048 Wortleitungen, so dass sich eine Gesamtzahl von 8192 Wortleitungen ergibt. Auf das Speichergebiet wird des Weiteren durch eine Vielzahl von Bitleitungen 628 zugegriffen. Bei einer beispielhaften Ausführungsform enthält der DRAM 512 Bitleitungen, so dass sich eine Gesamtkapazität von vier Megabit (Mb) ergibt.

Bei einer Ausführungsform sind Teile des DRAM 610 anhand Wortleitung für Wortleitung voneinander zu unterscheiden. In einem solchen Fall wird – unter der Annahme, dass es keine Codierung oder Kompression der im Gebiet 624 gespeicherten Informationen gibt – wenigstens ein Bit benötigt, um den Auffrischungsstatus für jede der 8192 Wortleitungen des DRAM 610 anzuzeigen. Es ist offenkundig, dass – um ein Bit je Wortleitung zu speichern – ein Gebiet von nur 16 Wortleitungen benötigt wird, da jede Wortleitung auf 512 Speicherzellen zugreift, die insgesamt 512 Bits speichern.

Ein nicht-flüchtiger Speicher 640 sichert die Informationen die in dem Gebiet 624 gespeichert sind. Wenn der DRAM 610 ausgeschaltet wird, so gehen die im Gebiet 624 gespeicherten Informationen verloren. Dementsprechend speichert der nicht-flüchtige Speicher 640 die Informationen, die in das Gebiet 624 zu laden sind, wenn der DRAM 610 nach dem Ausschalten eingeschaltet wird. Der nicht-flüchtige Speicher 640 kann von einem beliebigen Typ sein und kann sich entweder auf demselben integrierten Schaltkreis befinden wie der DRAM 610, oder er kann sich besonders bevorzugt auf einem anderen integrierten Schaltkreis oder Baustein mit einer nicht-flüchtigen Speicherfunktion befinden.

Wie hierin verwendet, bedeutete "nicht-flüchtiger Speicher" einen beliebigen Speicher, der auch dann noch Informationen speichert, wenn der Betriebsstrom abgeschaltet wird. Zu nicht-flüchtigen Speichern gehören beispielsweise Nur-Lese-Speicher (ROM), programmierbare Nur-Lese-Speicher (PROM), elektrisch programmierbare Nur-Lese-Speicher (EPROM), nicht-flüchtige Direktzugriffsspeicher, wie beispielsweise FLASH-Speicher, und dynamische Direktzugriffsspeicher, die so konfiguriert sind, dass sie dauerhaft eingeschaltet bleiben (beispielsweise durch Niedrigstrom-Standby-Power und/oder Batterieunterstützung), Magnetplatten, optische Platten, magnetooptische Platten, Magnetoresistenz-Direktzugriffsspeichers (MRAM) und so weiter.

Im aktiven Betrieb, wenn der DRAM 610 eingeschaltet ist, d. h. entweder im aktiven Modus oder in einem Schlafmodus, sofern vorhanden, speichert das Gebiet 624 die Informationen zum Unterscheiden zwischen Teilen des DRAM, die mit verschiedenen Raten aufgefrischt werden sollen. Der Auffrischungs-Controller 622 greift auf die gespeicherten Informationen zu und benutzt sie, um zwischen den verschiedenen Teilen des DRAM zu unterscheiden und dann die jeweiligen Teile mit verschiedenen Raten aufzufrischen. Wenn hingegen der DRAM ausgeschaltet ist, so gehen die im Gebiet 624 gespeicherten Informationen verloren. Der nicht-flüchtige Speicher 640 speichert dauerhaft die nötigen Informationen. Darum werden immer, wenn der DRAM eingeschaltet wird, die Informationen zum Unterscheiden zwischen den verschiedenen Teilen des DRAM aus dem nicht-flüchtigen Speicher 640 in das Gebiet 624 des DRAM 610 geladen.

Obgleich die Erfindung im vorliegenden Text unter Bezug auf konkrete Ausführungsformen beschrieben wurde, versteht es sich, dass diese Ausführungsformen lediglich die Prinzipien und Anwendungen der vorliegenden Erfindung veranschaulichen. Es versteht sich deshalb, dass zahlreiche Modifikationen an den veranschaulichenden Ausführungsformen vorgenommen werden können und dass auch andere Anordnungen ersonnen werden können, ohne dass vom Geist und Geltungsbereich der vorliegenden Erfindung, wie er in den angehängten Ansprüchen definiert ist, abgewichen wird.

Zusammenfassung Verfahren zum Auffrischen eines Speichers und integrierter Schaltkreis, der einen auffrischbaren Speicher enthält

Es werden ein System und ein Verfahren zum Verringern einer Auffrischungsrate eines Teils eines dynamischen Direktzugriffsspeichers (DRAM) bereitgestellt. Das Verfahren beinhaltet das Speichern von Informationen zum Unterscheiden zwischen einem ersten Teil eines DRAM, der eine Auffrischung mit einer ersten Rate benötigt, und einem zweiten Teil des DRAM, der eine Auffrischung mit einer zweiten Rate gestattet, die niedriger ist als die erste Rate. Die gespeicherten Informationen werden dann abgerufen, um den ersten Teil des DRAM mit der ersten Rate aufzufrischen und den zweiten Teil mit der zweiten Rate aufzufrischen. Die Informationen können durch Belastungsprüfungen nach der Herstellung erzeugt werden, dergestalt, dass der größte Teil des DRAM mit der niedrigeren Rate aufgefrischt werden kann und nur der Teil, der einer häufigeren Auffrischung bedarf, mit der höheren Rate aufgefrischt wird.


Anspruch[de]
  1. Verfahren zum Verringern einer Auffrischungsrate eines Teils eines Speichers, vorzugsweise eines dynamischen Direktzugriffsspeichers, umfassend:

    Speichern von Informationen zum Unterscheiden zwischen einem ersten Teil eines Speichers, der eine Auffrischung mit einer ersten Rate benötigt, und einem zweiten Teil des Speichers, der eine Auffrischung mit einer zweiten Rate gestattet, die niedriger ist als die erste Rate;

    und

    Zugreifen auf die gespeicherten Informationen zum Auffrischen des ersten Teils mit der ersten Rate und zum Auffrischen des zweiten Teils mit der zweiten Rate.
  2. Verfahren nach Anspruch 1, wobei der erste Teil und der zweite Teil jeweils ein oder mehrere Segmente des Speichers enthalten und die Informationen es gestatten, den ersten Teil und den zweiten Teil anhand der Segmente voneinander zu unterscheiden.
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Teil Unterteile enthält, wobei wenigstens einige der Unterteile einander physisch nicht berühren.
  4. Verfahren nach Anspruch 3, wobei die Unterteile Wortleitungsgebiete des Speichers sind und die Informationen es gestatten, den ersten Teil und den zweiten Teil anhand der Wortleitungsgebiete voneinander zu unterscheiden.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der erste Teil mit der ersten Rate aufgefrischt wird und der zweite Teil mit der zweiten Rate aufgefrischt wird, während sowohl der erste Teil als auch der zweite Teil in einem Modus arbeiten, der aus der Gruppe bestehend aus aktivem Modus und Schlafmodus ausgewählt ist.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Informationen in dem Speicher gespeichert werden.
  7. Verfahren nach Anspruch 6, wobei die Informationen des Weiteren in einem nicht-flüchtigen Speicher gespeichert werden und aus dem nicht-flüchtigen Speicher zum Ablegen in dem Speicher abgerufen werden.
  8. Verfahren nach Anspruch 6 oder 7, wobei die Informationen in einer oder mehreren Sicherungen auf einem integrierten Schaltkreis, der den Speicher enthält, gespeichert werden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei es die Informationen des Weiteren gestatten, eine Vielzahl von von Eins bis n nummerierten Teilen des Speichers, der den ersten Teil und den zweiten Teil enthält, zu unterscheiden, um die Vielzahl von Teilen des Speichers mit einer Vielzahl von jeweiligen von Eins bis n nummerierten Raten aufzufrischen, und wobei die gespeicherten Informationen abgerufen werden, um die Vielzahl von Teilen mit den jeweiligen Raten aufzufrischen, einschließlich eines Auffrischens des ersten Teils mit der ersten Rate, eines Auffrischens des zweiten Teils mit der zweiten Rate und eines Auffrischens des n-ten Teils mit der n-ten Rate.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei die Informationen in ein Gebiet gespeichert werden, auf das durch eine oder mehrere Wortleitungen des Speichers zugegriffen werden kann.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei die Informationen durch Belastungsprüfungen nach der Herstellung des Speichers erzeugt werden.
  12. Integrierter Schaltkreis mit einem Speicher, vorzugsweise einem dynamischen Direktzugriffsspeicher, umfassend:

    einen ersten Teil, der eine Auffrischung mit einer ersten Rate benötigt, und einen zweiten Teil, der eine Auffrischung mit einer zweiten Rate gestattet, die niedriger ist als die erste Rate; und

    ein elektronisches Mittel, das so betreibbar ist, dass es Informationen zum Unterscheiden zwischen dem ersten Teil und dem zweiten Teil speichert; und

    einen Controller, der so betreibbar ist, dass er auf die gespeicherten Informationen aus dem elektronischen Mittel zugreift, um den ersten Teil mit der ersten Rate aufzufrischen und den zweiten Teil mit der zweiten Rate aufzufrischen.
  13. Integrierter Schaltkreis nach Anspruch 12, wobei der erste Teil und der zweite Teil jeweils ein oder mehrere Segmente des Speichers enthalten und die Informationen es gestatten, den ersten Teil und den zweiten Teil anhand der Segmente voneinander zu unterscheiden.
  14. Integrierter Schaltkreis nach Anspruch 12 oder 13, wobei der erste Teil Unterteile enthält, wobei sich wenigstens einige der Unterteile einander physisch nicht berühren.
  15. Integrierter Schaltkreis nach Anspruch 14, wobei die Unterteile Wortleitungsgebiete des Speichers sind, so dass die Informationen es gestatten, den ersten Teil und den zweiten Teil anhand der Wortleitungsgebiete voneinander zu unterscheiden.
  16. Integrierter Schaltkreis nach einem der Ansprüche 12 bis 15, wobei der Controller so betreibbar ist, dass er den ersten Teil mit der ersten Rate auffrischt und den zweiten Teil mit der zweiten Rate auffrischt, während sowohl der erste Teil als auch der zweite Teil in einem Modus arbeiten, der aus der Gruppe bestehend aus aktivem Modus und Schlafmodus ausgewählt ist.
  17. Integrierter Schaltkreis nach einem der Ansprüche 12 bis 16, wobei sich das elektronische Mittel innerhalb des Speichers befindet.
  18. Integrierter Schaltkreis nach einem der Ansprüche 12 bis 17, wobei der Controller des Weiteren so betreibbar ist, dass er erste Informationen aus einem nicht-flüchtigen Speicher abruft, und das elektronische Mittel des Weiteren so betreibbar ist, dass es die Informationen anhand der ersten Informationen speichert.
  19. Integrierter Schaltkreis nach Anspruch 18, wobei das elektronische Mittel eine oder mehrere Sicherungen enthält.
  20. Integrierter Schaltkreis nach einem der Ansprüche 12 bis 19, wobei es die Informationen des Weiteren gestatten, eine Vielzahl von von Eins bis n nummerierten Teilen des Speichers, der den ersten Teil und den zweiten Teil enthält, zu unterscheiden, um die Vielzahl von Teilen des Speichers mit einer Vielzahl von jeweiligen von Eins bis n nummerierten Raten aufzufrischen, und wobei der Controller so betreibbar ist, dass er die Vielzahl von Teilen mit den jeweiligen Raten auffrischt, einschließlich eines Auffrischens des ersten Teils mit der ersten Rate, eines Auffrischens des zweiten Teils mit der zweiten Rate und eines Auffrischens des n-ten Teils mit der n-ten Rate.
  21. Integrierter Schaltkreis nach einem der Ansprüche 12 bis 20, wobei das elektronische Mittel ein Gebiet enthält, auf das eine oder mehrere Wortleitungen des Speichers zugreifen können.
Es folgen 3 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com