PatentDe  


Dokumentenidentifikation DE102004046404B4 20.07.2006
Titel Schaltungsanordnung und Verfahren zum Bestimmen einer Frequenzdrift in einem Phasenregelkreis
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Camuffo, Andrea, 81673 München, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 24.09.2004
DE-Aktenzeichen 102004046404
Offenlegungstag 06.04.2006
Veröffentlichungstag der Patenterteilung 20.07.2006
Veröffentlichungstag im Patentblatt 20.07.2006
IPC-Hauptklasse H03L 7/08(2006.01)A, F, I, 20051017, B, H, DE
Zusammenfassung Eine Schaltungsanordnung zur Bestimmung einer Frequenzdrift in einem Phasenregelkreis umfasst einen Typ-I Pasenregelkreis mit einem Phasenvergleicher (10a), einer Ladungspumpe (10b), einem Schleifenfilter (11), einem Oszillator (12) sowie einem Frequenzteiler (13) in einem Rückführungspfad des Regelkreises. Erfindungsgemäß ist eine Einrichtung (16) mit dem Phasenregelkreis zur Bestimmung einer Pulslänge des Stell- bzw. des Spannungssignals zu zumindest zwei unterschiedlichen Zeiten während eines Betriebes des Regelkreises gekoppelt. Weiterhin ist eine Recheneinheit (17) an einen Ausgang (162) der Einrichtung (16) angeschlossen. Sie ist zur Bildung einer Differenz der Pulslängen zu den zumindest zwei unterschiedlichen Zeiten ausgebildet, wodurch eine Phasen- und Frequenzdrift eines Ausgangssignals des Regelkreises bestimmt werden kann.

Beschreibung[de]

Die Erfindung betrifft eine Schaltungsanordnung zur Bestimmung einer Frequenzdrift eines Ausgangssignals in einem Phasenregelkreis. Die Erfindung betrifft weiterhin ein Verfahren zum Bestimmen einer Frequenzdrift in einem Phasenregelkreis.

Phasenregelkreise werden zumeist zur Erzeugung frequenzstabiler Signale verwendet. Die bereitgestellten Signale dienen beispielsweise als Lokaloszillatorsignal in einem Sendepfad eines mobilen Kommunikationsgerätes.

Je nach dem verwendeten mobilen Kommunikationsstandard ist es aber auch möglich, Phasenregelkreise für eine direkte Modulation auszuführen, bei der das Ausgangssignal eines Oszillators des Regelkreises direkt moduliert wird. Dies ist vor allem bei mobilen Kommunikationsstandards zweckmäßig, die eine reine Frequenzmodulation verwenden. Ein Beispiel für einen solchen Standard ist der Mobilfunkstandard GSM.

Als besonders vorteilhaft haben sich nach Kenntnis der Anmelderin Phasenregelkreise erwiesen, deren Frequenzteiler in einem Rückführungspfad des Regelkreises mit einem Sigma-Delta-Modulator ausgeführt ist. Diese Modulatoren sind programmierbar und werden auch als Multi-Modulus-Teiler bezeichnet. Eine Frequenzmodulation des Ausgangssignals des Regelkreises erfolgt durch Modulation des Teilerverhältnisses des Frequenzteilers im Rückführungspfad.

Diese Lösung besitzt jedoch den Nachteil, dass die Frequenzinformation durch das Schleifenfilter des Phasenregelkreises übertragen werden muss. Ein normales Schleifenfilter erzeugt aber durch sein Übertragungsverhalten Fehler in der Modulation. Um den Einfluss der Bandbreite des Schleifenfilters auf das modulierte Signal zu reduzieren, kann es zweckmäßig sein, einen Phasenregelkreis des Typs I zu benutzen. Dieser zeichnet sich durch ein nicht integrierendes Schleifenfilter aus, wodurch eine deutlich geringere Fläche für die Kapazitäten benötigt wird. Dadurch verringert sich auch der Aufwand für eine Integration in einem Halbleiterkörper, und es werden Kosten und Platz eingespart.

Der Nachteil eines Typ-I Phasenregelkreises mit einem nicht integrierenden Schleifenfilter besteht jedoch darin, dass bei Frequenzwechseln bzw. sich schnell ändernden Stellsignalen an einem Stelleingang des Frequenzteilers ein zusätzlicher Phasen- und Frequenzfehler im Ausgangssignal erzeugt wird. Dieser äußert sich in einer zeitlich abfallenden Frequenz- und Phasendrift.

Um den Frequenz- und Phasenfehler zu kompensieren, werden zumeist zeitabhängige zusätzliche Modulationsinformationen dem Regelkreis zugeführt. Dies führt zu einer Vorverzerrung des Signals. Zufällige äußere Parameteränderungen, beispielsweise der Temperatur, aber auch Alterungseffekte und Bauteilstreuungen besitzen einen Einfluss auf den Phasenregelkreis und damit auf den Phasen- und Frequenzfehler, der durch einen fest programmierten Wert nicht zu kompensieren ist.

Dokument JP 58 171 131 A zeigt einen Regelkreis, bei dem die Anzahl von Zyklen eines Taktsignals mit Hilfe des vom Phasendetektor abgegebenen Stellpulses ermittelt wird. Die Zyklenanzahl wird mit einem Schwellwert verglichen. Aus der Druckschrift JP 6140928 A ist ebenfalls eine Schaltungsanordnung zur Detektion einer Frequenzdrift in einem Phasenregelkreis bekannt.

Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Bestimmung einer Frequenzdrift in einem Phasenregelkreis anzugeben, welche die oben genannten zufällig auftretenden Parameter im Verhalten eines Regelkreises berücksichtigen kann. Weiterhin ist es Aufgabe der Erfindung, ein Verfahren zum Bestimmen einer Frequenzdrift in einem Regelkreis anzugeben, das eine einfache Korrektur ermöglicht.

Diese Aufgabe wird mit den Gegenständen der nebengeordneten, unabhängigen Patentansprüche 1, 13 und 14 gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus den Unteransprüchen.

Bezüglich der Anordnung wird die Aufgabe gelöst durch eine Schaltungsanordnung, die einen Typ-I Phasenregelkreis mit einem Referenzsignaleingang und einem Signalausgang zur Bereitstellung eines Signals umfasst. Der Typ-I Phasenregelkreis weist einen Phasenvergleicher mit einem Referenzeingang auf, der an den ersten Eingang angeschlossen ist. Weiterhin enthält der Phasenvergleicher einen Rückführungseingang und einen Stellausgang zur Abgabe eines Stellsignals, welches bevorzugt als pulsförmiges Stellsignal ausgeführt ist. Mit dem Stellausgang ist eine Ladungspumpe zur Bereitstellung eines Spannungssignals abhängig von dem Stellsignal gekoppelt. Weiterhin ist ein Schleifenfilter vorgesehen, dessen Eingang mit dem Ausgang der Ladungspumpe und dessen Ausgang mit einem Stelleingang eines spannungsgesteuerten Oszillators gekoppelt ist. Ein Signalausgang des Oszillators bildet den Signalausgang des Phasenregelkreises und ist über einen Frequenzteiler an den Rückführungseingang des Phasenvergleichers angeschlossen.

Gemäß dem vorgeschlagenen Prinzip ist weiterhin eine Einrichtung vorgesehen, die zur Bestimmung einer Pulslänge des Stell- oder Spannungssignals zu zumindest zwei unterschiedlichen Zeiten während eines Betriebes des Phasenregelkreises ausgebildet ist. Eine Recheneinheit ist an einen Ausgang der Einrichtung angeschlossen zur Bildung einer Differenz der Pulslänge zu den zumindest zwei unterschiedlichen Zeiten.

Die erfindungsgemäße Schaltungsanordnung erlaubt über die Bestimmung der Dauer eines Spannungssignals bzw. eines Stellsignals direkt eine Aussage über eine Frequenz- bzw. Phasendrift des spannungsgesteuerten Oszillators. Dies ist möglich, da eine Frequenzdrift von dem Regelkreis direkt in eine Variation des Stellsignals des Phasenvergleichers übersetzt wird. Durch die zumindest zwei unterschiedlichen Messungen zu verschiedenen Zeiten, lässt sich die Drift durch die angeschlossene Rechnereinheit ermitteln. Die erfindungsgemäße Schaltungsanordnung ermöglicht auch während des Betriebes eine Kalibrierung sowie eine Ermittlung und Kompensation der Drift des Typ-I Phasenregelkreises.

In einer vorteilhaften Weiterbildung der Erfindung ist die Einrichtung als ein Zähler mit einem Zähleingang ausgebildet, wobei der Zähleingang mit dem Ausgang des Oszillators gekoppelt ist. In dieser Ausgestaltungsform wird demnach die Zeitdauer des Stellsignals oder des Spannungssignals der Ladungspumpe durch einen Zählvorgang der Taktzyklen des Ausgangssignals des Oszillators ermittelt. Die Taktperiode des Ausgangssignals ist von dem am Stelleingang des Oszillators angelegten Spannungssignal der Ladungspumpe abhängig. Somit ist die Einrichtung in einer Ausbildung der Erfindung als Zähler ausgebildet für einen Zählvorgang, der die Taktzyklen des Ausgangssignals für einen bestimmten Zeitraum zu zwei unterschiedlichen Zeiten ermittelt.

Bevorzugt ist dem Zähleingang der Einrichtung eine Schaltung vorgeschaltet, die zu einem Wechsel einer Polarität des Ausgangssignals des Oszillators abhängig von einem Steuersignal ausgebildet ist. Mit Vorteil wird dadurch die Genauigkeit der Messung erhöht und insbesondere während der Messung auftretende systematische Fehler vermieden. In einer vorteilhaften Ausgestaltung ist diese Schaltung mit einem logischen XOR-Gatter (Antivalenz-Gatter) gebildet, wobei ein erster Eingang des XOR-Gatters mit dem Signalausgang des Oszillators verbunden ist. Am zweiten Eingang liegt das Steuersignal an.

In einer anderen Weiterbildung der Erfindung umfasst die Einrichtung ein Schieberegister, das eingangsseitig mit dem Ausgang des Phasenvergleichers gekoppelt ist. Dieses Schieberegister dient zu einer wiederholten Messung der Zeitdauer bzw. zu einer wiederholten Zählung der Taktperioden des Ausgangssignals des Oszillators. Durch eine Wiederholung der Messung lässt sich die Drift deutlich genauer bestimmen. Bevorzugt umfasst das Schieberegister eine Anzahl in Reihe geschalteter und rückgekoppelter Flip-Flops. In einer Weiterbildung der Erfindung ist ein Abgriff an einem Datenausgang des ersten Flip-Flops des Schieberegisters vorgesehen, der zur Abgabe des Steuersignals ausgeführt und mit dem zweiten Eingang der Schaltung bzw. mit einem Eingang des XOR-Gatters verbunden ist. Dadurch wird mit jedem Stellsignal des Phasenvergleichers der Ladungspumpe die Polarität des Ausgangssignals am Eingang der Einrichtung umgedreht, wodurch sich die Genauigkeit erhöht.

Wenn eine Abweichung des Tastverhältnisses aufgrund der Drift gegenüber einer Referenzfrequenz eines Referenzsignals klein ist, ist es zweckmäßig, gemäß einer Weiterbildung der Erfindung, jeweils einen Frequenzteiler dem Referenzeingang und dem Rückführungseingang des Regelkreises vorzuschalten. Dadurch wird sowohl die Referenzfrequenz des Referenzsignals als auch die Frequenz des rückgekoppelten Oszillatorsignals reduziert, wodurch sich die Zeit erhöht, in der die Ladungspumpe ein Stellsignal abgibt. Gleichzeitig bleibt das Tastverhältnis konstant. Bevorzugt sind die Frequenzteiler programmierbar ausgebildet.

In einer bevorzugten Ausführungsform umfasst die Einrichtung einen Aktivierungseingang zur Zuführung eines pulsförmigen Aktivierungssignals. Bevorzugt ist die Einrichtung für eine Messung der Zeitdauer während eines Anliegens des Aktivierungssignals ausgebildet. In einer Ausführung ist das Aktivierungssignal durch eine Taktflanke eines Referenzsignals und eine Taktflanke eines rückgeführten und frequenzgeteilten Ausgangssignals ausgeführt.

Bezüglich des Verfahrens wird die Aufgabe gelöst durch ein Verfahren zum Bestimmen einer Frequenzdrift in einem Phasenregelkreis, umfassend die Schritte:

  • – Vorsehen eines Phasenregelkreises mit einer Ladungspumpe zur Einstellung eines spannungsgesteuerten Oszillators;
  • – Zuführen eines Referenzsignals;
  • – Vergleichen eines Ausgangssignals des Oszillators mit dem Referenzsignal;
  • – Erzeugen eines pulsförmigen Steuersignals mit einem Tastverhältnis zur Einstellung der Ladungspumpe;
  • – Messen einer ersten Zeitdauer des Stellsignals oder eines von der Ladungspumpe des Regelkreises erzeugten Spannungssignals zu einem ersten Zeitpunkt;
  • – Messen einer zweiten Zeitdauer des Stellsignals oder eines von der Ladungspumpe des Regelkreises erzeugten Spannungssignals zu einem zweiten Zeitpunkt, der dem ersten Zeitpunkt nachfolgt;
  • – Bestimmen der Frequenzdrift des Phasenregelkreises unter Bilden einer Differenz der ersten Zeitdauer und der zweiten Zeitdauer.

Mit dem erfindungsgemäßen Verfahren wird demnach die Dauer des Stellsignals des Phasenvergleichers eines Typ-I Regelkreises oder des Spannungssignals der Ladungspumpe des Regelkreises zu einem ersten und zu einem zweiten Zeitpunkt bestimmt. Da ein Stellsignal in einem Typ-I Phasenregelkreis direkt in die Ausgangsfrequenz des spannungsgesteuerten Oszillators eingeht, lässt sich so eine Frequenzdrift des Ausgangssignals unter Bildung einer Differenz der ersten und der zweiten Zeitdauer bestimmen. Vorteilhaft kann dieses Verfahren auch während eines Betriebes eines Phasenregelkreises angewandt werden. Bevorzugt wird das Verfahren in einem Phasenregelkreis vom Typ I verwendet, der zu einer direkten Modulation eines Ausgangssignals ausgeführt ist.

In einer vorteilhaften Weiterbildung des Verfahrens enthält der Schritt des Messens den Schritt eines Ermittelns einer Anzahl von Taktzyklen des Ausgangssignals des Oszillators. Es ist zweckmäßig, die Anzahl von Taktzyklen dann zu messen, wenn von der Ladungspumpe oder dem Phasenvergleicher ein Signal abgegeben wird. Bevorzugt wird demnach ein gepulstes Steuersignal erzeugt.

In einer anderen Weiterbildung der Erfindung umfasst der Schritt des Messens die Schritte:

  • – Ermitteln einer Taktflanke des Referenzsignals;
  • – Ermitteln einer Taktflanke des Ausgangssignals des Oszillators;
  • – und Ermitteln einer Anzahl von Taktzyklen des Ausgangssignals des Oszillators während eines Auftretens einer Taktflanke des Referenzsignals bis zum Auftreten einer Taktflanke des Ausgangssignals. In dieser Ausgestaltung der Erfindung werden die Anzahl von Taktzyklen gemessen, die abhängig von einer Frequenz bzw. einer Phasendrift des Ausgangssignals des Oszillators sind.

In einer anderen Weiterbildung der Erfindung wird für den Schritt des Zuführens eines Referenzsignals eine Frequenz des Referenzsignals mit einem vorbestimmten Teilerfaktor geteilt sowie eine Frequenz des Ausgangssignals des Oszillators mit dem vorbestimmten Teilerfaktor geteilt. Dadurch reduziert sich die Frequenz des Referenz- und des Ausgangssignals, wodurch sich die Länge des von dem Phasenvergleicher abgegebenen gepulsten Steuersignals erhöht, während das Tastverhältnis konstant bleibt. In dieser Ausgestaltung des erfindungsgemäßen Verfahrens lässt sich eine Frequenzdrift eines Ausgangssignals eines Oszillators auch bei sehr hohen Ausgangsfrequenzen des Oszillatorsignals bestimmen.

Die Erfindung wird nun anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen im Detail erläutert. Es zeigen:

1 ein erstes Ausführungsbeispiel der Erfindung,

2 ein zweites Ausführungsbeispiel der Erfindung,

3 eine Ausgestaltungsform eines Schieberegisters gemäß der Ausführungsform in 2,

4 ein Zeitdiagramm mit verschiedenen Signalen gemäß der Ausführungsform in 2,

5 ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens.

1 zeigt eine erfindungsgemäße Schaltungsanordnung in einer ersten Ausführungsform. Der dort dargestellte Phasenregelkreis 1 mit der vorgesehenen Mess- und Recheneinheit zur Bestimmung einer Frequenz- und Phasendrift des Ausgangssignals des Oszillators ist bevorzugt in Mobilfunkgeräten oder mobilen Kommunikationssystemen einsetzbar.

Die in 1 dargestellte Ausführungsform umfasst einen Signaleingang 2, dem ein Referenzsignal REF zugeführt wird sowie ein Signalausgang 3, an dem ein frequenzstabiles Ausgangssignal abgreifbar ist. Gemäß dem vorgeschlagenen Prinzip ist ein Phasenvergleicher 10a, der hier zusammen mit einer Ladungspumpe 10b dargestellt ist, ausgangsseitig mit einem Schleifenfilter 11 verbunden. Der Ausgang 112 des Schleifenfilters 11 ist an einen Stelleingang eines spannungsgesteuerten Oszillators 12 geführt. Ausgangsseitig bildet der Oszillator den Signalausgang 3 des Regelkreises. Weiterhin ist der Signalausgang 122 des Oszillators 12 an einen Eingang 131 eines Multi-Modulus-Teilers 13 angeschlossen. Der Ausgang des Multi-Modulus-Teilers 13 ist wiederum mit einem Rückführungseingang 102 des Phasenvergleichers 10a gekoppelt.

Der Multi-Modulus-Teiler 13 ermöglicht die Einstellung eines beliebigen Teilerverhältnisses im Rückführungspfad des Phasenregelkreises und somit eine Steuerung der Ausgangsfrequenz des Oszillators 12. Dabei wird ein bestimmtes Teilerverhältnis mit dem Multi-Modulus-Teiler 13 eingestellt. Das vom spannungsgesteuerten Oszillator 12 abgegebene Signal wird in diesem Teilerverhältnis geteilt und ein Signal mit der geteilten Frequenz dem Eingang 102 des Phasenvergleichers 10a zugeführt. Gleichzeitig liegt am Referenzeingang 101 des Phasenvergleichers 10a das Referenzsignal REF an. Stimmen die Phasen des Referenzsignals REF sowie des rückgeführten geteilten Signals nicht überein, so gibt der Phasenvergleicher ein zu der Abweichung proportionales gepulstes Stellsignal an die Ladungspumpe l0b ab. Die Pulslänge des Stellsignals und damit auch das Tastverhältnis ist ein Maß für die Abweichung. Die Ladungspumpe 10b erzeugt ein Spannungssignal, welches am Ausgang 104 abgegeben wird und über das Schleifenfilter 11 an den Stelleingang des spannungsgesteuerten Oszillators 12 angelegt wird.

Die Frequenz eines Ausgangssignals des spannungsgesteuerten Oszillators 12 wird durch ein Stellsignal von der Ladungspumpe 11 solange geändert, bis die Phasen des rückgeführten Signals und des Referenzsignals übereinstimmen und der Phasenvergleicher kein Signal mehr erzeugt. Durch eine Veränderung des Frequenzteilerverhältnisses im Multi-Modulus-Teiler 13 ist es daher möglich, direkt die Ausgangsfrequenz des spannungsgesteuerten Oszillators durch Veränderung des Teilerverhältnisses zu modulieren.

Um den Einfluss des Regelkreises auf die Modulation zu reduzieren, wird das Schleifenfilter 11 als ein nicht integrierendes Schleifenfilter ausgeführt. Diese Art von Regelkreisen, deren Schleifenfilter eine nicht integrierende Struktur umfasst, werden als Typ-I Phasenregelkreise bezeichnet.

Die Ausgangsfrequenz des spannungsgesteuerten Oszillators in einem Typ-I Phasenregelkreis in Abhängigkeit von der Zeit kann durch die unten angegebene Gleichung ausgedrückt werden. fVCO(t) = f0 + KVCO·&ngr;(t) + Drift·e–(t/&tgr;).

Dabei bezeichnet f0 die Ausgangsfrequenz des spannungsgesteuerten Oszillators, wenn am Stelleingang kein Spannungssignal anliegt. Es ist zu erkennen, dass die Ausgangsfrequenz f0 des spannungsgesteuerten Oszillators von einer Drift abhängig ist, die einer exponentiell abfallenden Gesetzmäßigkeit unterliegt.

Der Phasenregelkreis versucht nun durch geeignete Stellsignale, die Ausgangsfrequenz des spannungsgesteuerten Oszillators so einzustellen, dass die Phasen zwischen dem geteilten Ausgangssignal und dem Referenzsignal übereinstimmen. In Typ-I Phasenregelkreisen ist das durchschnittliche Stellsignal nur von dem Tastverhältnis bzw. dem sogenannten "Duty Cycle" des Phasenvergleichers 10a und der Ladungspumpe 10b bestimmt. Der von dem Phasenvergleicher abgegebene Puls definiert wiederum das Tastverhältnis, so dass die Begriffe im folgenden gleichbedeutend verwendet werden. Beispielsweise ist bei einem Tastverhältnis von 1/1 die Pulslänge doppelt so lang wie bei einem Tastverhältnis von 1/4.

Unter Vernachlässigung des Einflusses der Filterbandbreite des Schleifenfilters ergibt sich, dass die Eingangsspannung &ngr;(t) am spannungsgesteuerten Oszillator eine direkte lineare Funktion des Tastverhältnisses Tv des Stellsignals des Phasenvergleichers ist. Es ergibt sich: &ngr;(t) = Tv(t)·I0·Rp wobei I0 einen konstanten Strom der Ladungspumpe und Rp den Widerstand des Schleifenfilters darstellt.

Es ergibt sich ein Tastverhältnis, welches proportional zu der Frequenz ist: Tv(t) = [fVCO(t) – f0 – Drift·e–(t/&tgr;))]/(KVCO·I0·Rp)

Eine Drift des Regelkreises lässt sich durch zweimaliges Bestimmen des Tastverhältnisses oder des "Duty Cycle" Tv zu verschiedenen Zeitpunkten ermitteln. Es wird somit die Pulslänge zu zwei verschiedenen Zeitpunkten bestimmt.

In der vorliegenden Anordnung gemäß 1 ist eine Einrichtung 16 vorgesehen, die als Zähler ausgebildet ist. Ihr Zähleingang 161 ist mit dem Ausgang des spannungsgesteuerten Oszillators 12 verbunden. Weiterhin enthält sie einen ersten Eingangsanschluss 163 sowie einen zweiten Eingangsanschluss 163a. Der Eingang 163 ist an den Referenzeingang 101 des Phasenvergleichers 10 angeschlossen, der Eingang 163a an den Rückführungseingang 102. Der Zähler 16 misst nun die Anzahl der Taktperioden eines Ausgangssignals des spannungsgesteuerten Oszillators 12.

Dazu verwendet er die steigende Taktflanke des Referenzsignals REF sowie die steigende Taktflanke des vom Multi-Modulus-Teiler 13 geteilten und rückgeführten Signals. Bei Auftreten einer steigenden Taktflanke des Referenzsignals beginnt der Zähler 16 die Anzahl der Perioden zu bestimmen. Bei einem anschließenden Auftreten einer steigenden Taktflanke im rückgeführten Signal wird der Zählvorgang wieder gestoppt.

Dieser Schritt wird zu zwei verschiedenen Zeitpunkten wiederholt. Dadurch ergeben sich zwei unterschiedliche Anzahlen von Taktzyklen, die direkt proportional zum Tastverhältnis und damit zu der Pulslänge des Stellsignals am Ausgang des Phasenvergleichers zu den beiden Zeitpunkten sind. Diese werden am Ausgang des Zählers 162 abgegeben und von der Rechnereinheit 17 in eine Drift umgerechnet.

In der Praxis ist die Abweichung des Tastverhältnisses und damit der Frequenzfehler aufgrund der Drift nur sehr gering und im Bereich von 0,1% der Ausgangsfrequenz des Oszillators. Bei sehr hohen Frequenzen der Referenz- und rückgeführten Signale ist demnach die zeitliche Verschiebung zwischen dem Auftreten der beiden Taktflanken sehr klein. Dadurch wird auch die Länge des Pulses im Stellsignal nur sehr kurz, wodurch eine Messung der Anzahl der Taktperioden des Ausgangssignals des Oszillators erschwert wird.

Daher sind zwei zusätzliche Frequenzteiler 14 und 15 vorgesehen. Der Frequenzteiler 14 ist zwischen dem Ausgang des Multi-Modulus-Teilers 13 und dem Eingang 102 geschaltet. Der Frequenzteiler 15 ist zwischen Eingang 2 und Rückführungseingang 101 des Phasenvergleichers angeordnet. Die beiden Frequenzteiler 14 und 15 weisen jeweils das gleiche Teilerverhältnis auf. Durch die zusätzliche Teilung wird die Zeitdauer verlängert, in der die Ladungspumpe ein Puls abgibt. Der Zähler 16 erhält so zusätzliche Zeit für einen Zählvorgang.

Wenn beispielsweise die Drift im Bereich von 0,1% der Ausgangsfrequenz des Oszillators liegt, ist der Zeitunterschied im Bereich von 50 ps bei einer Referenzfrequenz von 26 MHz. Selbst bei einer Ausgangsfrequenz des spannungsgesteuerten Oszillators von ungefähr 4 GHz ist diese Zeitspanne zu gering, um von dem Zähler 16 gemessen zu werden, da allein eine Taktperiode des Ausgangssignals ca. 250 ps beträgt. Durch die beiden zusätzlichen Frequenzteiler, die beispielsweise die Frequenz des Referenzsignals sowie die Frequenz des geteilten Ausgangssignals um den Faktor 32 zusätzlich teilen, erhöht sich auch die Zeitverschiebung von 50 ps auf 1,6 ns. Der Zähler kann nun mehrere Taktperioden erfassen. Dadurch wird auch die Differenz zwischen den beiden Zählvorgängen ausreichend groß, so dass die nachgeschaltete Recheneinheit eine Drift ermitteln kann.

In dieser Ausgestaltungsform wird für das Bestimmen der Drift demnach als erstes der Phasenregelkreis aktiviert und der Multi-Modulus-Teiler 13 entsprechend programmiert. Beispielsweise wird er programmiert, um die eingangsseitig anliegende Frequenz des spannungsgesteuerten Oszillators von 4004 MHz um den Faktor 154 zu teilen. Nach einer Zeit von 20 &mgr;s nach Aktivieren des Regelkreises werden die beiden Teiler 14 und 15 aktiviert, um das Referenzsignal sowie das rückgekoppelte Signal um den Faktor 32 zu teilen. Die Zeitdauer von 20 &mgr;s ist notwendig, um den Kapazitäten des Schleifenfilters ausreichend Zeit zum Laden zu geben. Nach ungefähr 400 &mgr;s ist der Phasenregelkreis eingeschwungen, weist jedoch noch eine exponentiell abfallende Drift auf.

Sodann wird beispielsweise bei einer steigenden Taktflanke des Referenzsignals eine Messung begonnen und der Zähler 16 ermittelt die Anzahl der Taktzyklen des Ausgangssignals des spannungsgesteuerten Oszillators 12 bis zum Auftreten einer Taktflanke im rückgekoppelten Signal. Dieser Wert wird zwischengespeichert.

Nach ungefähr 1 ms sind aufgrund des exponentiellen Abfalls der Drift eine Frequenz- und Phasendrift im Ausgangssignal des Oszillators fast völlig verschwunden. Der Zähler 16 ermittelt nun erneut nach Auftreten einer steigenden Taktflanke im Referenzsignal die Anzahl der Perioden des Ausgangssignals des spannungsgesteuerten Oszillators. Der Zählvorgang wird gestoppt, sobald eine steigende Taktflanke im rückgekoppelten Signal am Eingang 163a des Zählers 16 anliegt. Die Differenz der beiden Messungen ist direkt proportional zur Drift.

Es ist zweckmäßig, die Anzahl der Zählvorgänge zu wiederholen und gegebenenfalls einen Durchschnitt der Resultate zu bilden. Ebenso kann es zweckmäßig sein, durch eine leichte Störung des Startsignals am Eingang 163 den zeitlichen Beginn des Zählens geringfügig zu verschieben. Dadurch werden systematische Fehler reduziert. Zweckmäßigerweise sollte die Störung als zusätzlich addiertes Rauschen bzw. als Jitter ausgeführt und maximal die Größe der Oszillatorperiode aufweisen.

Ein weiteres Ausführungsbeispiel zeigt 2. Wirkungs- oder funktionsgleiche Bauelemente tragen dabei die gleichen Bezugszeichen. Der Phasenregelkreis gemäß dem Ausführungsbeispiel in 2 ist in ähnlicher Art aufgebaut wie der Phasenregelkreis 1 der 1.

Ausgangsseitig ist ein spannungsgesteuerter Oszillator 12 mit dem Multi-Modulus-Teiler 13 verbunden. Der Multi-Modulus-Teiler 13 teilt das vom spannungsgesteuerten Oszillator 12 abgegebene Signal in seiner Frequenz und führt es dem Phasendetektor 10a des Regelkreises zu. In diesem Ausführungsbeispiel ist der zusätzliche Frequenzteiler 14 parallel zu einer Leitung zwischen den Schaltern 144 und 142 geschaltet. Die Schalter 144 und 142 dienen so zur Auswahl, ob das frequenzgeteilte Signal direkt den Rückführungseingängen des Phasendetektors 10a oder über den Frequenzteiler 14 an den Eingang 102 des Phasendetektors 10a geführt wird. In gleicher Weise ist auch der Referenzeingang 2 mit dem Referenzeingang 101 des Phasendetektors 10a gekoppelt. Hier überbrücken die Schalter 154 und 152 den Frequenzteiler 15.

Die Schalterstellung wird von einem Steuersignal FS vorgegeben. Die zusätzliche Frequenzteilung wird nur während einer Kalibrationsbetriebsart durchgeführt. In einer normalen Betriebsart überbrücken die Schalter 142, 144 und 152, 154 die zusätzlichen Frequenzteiler 14 und 15.

Der Phasendetektor 10a gibt ein Stellsignal PFD zur Einstellung der Ladungspumpe l0b ab. Das Stellsignal PFD ist durch ein pulsförmiges Signal gebildet, wobei die Pulslänge direkt proportional zur Phasendifferenz des Referenzsignals und des rückgeführten Signals ist. Das Stellsignal PFD wird demnach umso länger, je größer die Phasendifferenz zwischen den beiden an den Eingängen 101 und 102 anliegenden Signalen ist. Wegen der Pulslängenänderung des Stellsignals PFD ändert sich auch das Tastverhältnis oder die On/Off-Ratio des Stellsignals. Dementsprechend wird von der Ladungspumpe l0b auch ein entsprechend längeres bzw. stärkeres Spannungssignal zur Einstellung des spannungsgesteuerten Oszillators erzeugt. In Typ-I Phasenregelkreisen ist die Länge des Pulses des Stellsignals PFD und damit das Tastverhältnis direkt proportional zur Frequenzänderung des Ausgangssignals des Oszillators.

Ausgangseitig ist der spannungsgesteuerte Oszillator 12 mit dem Eingang eines XOR-Gatters 165 (Exclusiv-Oder-Gatter, Antivalenz-Gatter) gekoppelt, dessen Ausgang an den Takteingang 161 eines Zählers 16 angeschlossen ist. Der Zähler 16 enthält darüber hinaus einen Rücksetzeingang 160, dem das Reset-Signal RES zugeführt wird, um den Zähler zurückzusetzen. Weiterhin enthält er einen Dateneingang 163, der ebenfalls mit dem Ausgang eines logischen UND-Gatters 166 verbunden ist. Das logische UND-Gatter 166 dient dazu, den Zähler nur während des Pulses des Stellsignals PFD zu aktivieren und die Taktperioden des Ausgangssignals des spannungsgesteuerten Oszillators zu zählen. Dazu ist das logische UND-Gatter 166 mit einem ersten Eingang direkt mit dem Ausgang des Phasendetektors 10a verbunden. Ein zweiter Eingang führt das Signal RB, und ist an den Ausgang 1643 eines Schieberegisters 164 angeschlossen. Der Eingang 1641 des Schieberegisters 164 ist mit dem Ausgang des Phasendetektors 10a verbunden. Das Schieberegister 164 dient dazu, den Zählvorgang der Taktzyklen des Ausgangssignals des spannungsgesteuerten Oszillators während einer Pulslänge mehrfach durchzuführen. Die Länge des Registers bestimmt die Anzahl der Wiederholungen.

Gleichzeitig wird der niedrigste Wert des Schieberegister, das LSB (least significant bit), am Ausgang 1644 dem zweiten Eingang des XOR-Gatters 165 zugeführt. Dadurch wird die Polarität des Ausgangssignals des XOR-Gatters nach jedem Stellimpuls des Stellsignals PFD invertiert. Ein systematischer Fehler wird dadurch verringert und die Genauigkeit des Zählvorgangs erhöht.

Ein Ausführungsbeispiel eines solchen Schieberegisters 164 zeigt 3. Dieses enthält eine Anzahl hintereinander geschalteter Flip-Flop-Schaltungen F1 bis F8. Bei jeder dieser Flip-Flop-Schaltungen ist der invertierte Datenausgang Q' an den Dateneingang D des jeweiligen Flip-Flops rückgeführt. Der Datenausgang Q ist an den Takteingang des nächstfolgenden Flip-Flops angeschlossen. Die Flip-Flop-Schaltungen F1 bis F6 sind positiv taktflankengesteuert. Bei jeder positiven Taktflanke geben sie das an ihrem Dateneingang D anliegende Signal an ihren Datenausgang Q ab. Der Stellsignaleingang 1641, an dem das Stellsignal PFD anliegt, ist an den Takteingang des ersten Flip-Flops F1 angeschlossen.

Weiterhin sind zwei zusätzliche, jedoch negativ taktflankengesteuerte Flip-Flops F7 und F8 vorgesehen. Diese dienen zum Rücksetzen der gesamten Schaltung, wobei durch die dargestellte Verschaltung gewährleistet ist, dass der Ausgang 1643 des Schieberegisters 164 für 64 Taktpulse des Stellsignals PFD aktiv und auf einem logisch hohen Zustand verbleibt. Dazu ist der invertierte Ausgang Q' des flankengesteuerten Flip-Flops F7 mit dem Ausgang 1643 verbunden. Der Datenausgang Q des Flip-Flops F7 ist über ein logisches OR-Gatter 1649 an den Dateneingang D des Flip-Flops F7 angeschlossen. Der zweite Eingang des logischen OR-Gatters 1649 ist mit dem Datenausgang Q des letzten Serien-Flip-Flops F6 verbunden. Das Flip-Flop F8 dient zum Rücksetzen der gesamten Anordnung. Dazu ist es mit seinem Dateneingang D über ein logisches UND-Gatter 1648 an den Datenausgang Q des Flip-Flops F7 angeschlossen. Der zweite Eingang des logischen UND-Gatters 1648 führt zu dem Rücksetzeingang 1642, an dem das Steuersignal Vm angelegt wird, um eine Messung des Zählers 16 zu starten.

4 zeigt einige ausgewählte Signale, die während einer Kalibrierung zur Bestimmung der Frequenz- und Phasendrift abgegeben werden. Das Reset-Signal RES dient zur Einstellung und Rücksetzung des Zählers 16. Im Betrieb des Regelkreises wird bei steigenden Taktflanken eines Pulses des Stellsignals PFD der Zustand des invertierten Datenausgangs Q', der dem Dateneingang D zugeführt ist, auf den Datenausgang Q gelegt. Mit der nächsten steigenden Taktflanke eines Pulssignals des Stellsignals PFD wird der Datenausgang Q des ersten Flip-Flops F1 wieder invertiert und am Datenausgang Q des zweiten Flip-Flops F2 wird nun ein logisch hoher Zustand abgegeben.

Mit jeder steigenden Taktflanke eines Pulssignals PFD am Eingang 1641 wird der Zustand des Dateneingangs in das nächste Flip-Flop des Schieberegisters übernommen. Nach 64 Taktzyklen liegt am Datenausgang Q des letzten Flip-Flops F6 ein logisch hoher Zustand an. Dieser wird vom OR-Gatter 1649 an den Datenausgang D des Flip-Flops F7 weitergeleitet. Bei der nächsten fallenden Taktflanke gibt dieser Zustand am Eingang D am Ausgang Q des Flip-Flops F7 ebenfalls einen logischen hohen Wert. Der invertierte Ausgang Q' des Flip-Flops F7 fällt gleichzeitig auf einen logisch niedrigen Zustand.

Um nun einen Messvorgang zu starten, wird nach einem Reset-Signal RES am Eingang 160 des Zählers 16 das Stellsignal Vm im Eingang 1642 des Schieberegisters zugeführt. Da nun an beiden Eingängen des UND-Gatters 1648 jeweils logisch hohe Zustände anliegen, gibt das Gatter 1648 einen logischen hohen Zustand an den Eingang D des Flip-Flops F8 weiter. Bei der darauf folgenden nächsten fallenden Taktflanke werden alle Flip-Flops des Schieberegisters 164 zurückgesetzt. Dadurch ergibt sich am invertierenden Ausgang des Flip-Flops F7 ein logisch hoher Zustand im Ausgangssignal RB.

Bei der nächsten steigenden Pulsflanke des Stellsignals PFD liegen nun an dem UND-Gatter 166 zwei hohe Zustände an. Dadurch wird der Zähler 16 aktiviert und ermittelt die Anzahl der Taktperioden des Ausgangssignals des spannungsgesteuerten Oszillators 12. Gleichzeitig wird im Schieberegister 164 der Zustand in das erste Flip-Flop F1 übernommen. Bei der fallenden Taktflanke des Pulssignals PFD sperrt das logische UND-Gatter 166 wieder und der Zähler 16 wird bis zur nächsten steigenden Pulsflanke deaktiviert.

Gleichzeitig wird am Ausgang 1644 des Schieberegisters 164 ein logisch hoher Zustand im Signal LSB abgegeben und dem XOR-Gatter 165 zugeführt. Dadurch wird die Polarität des Ausgangssignals des XOR-Gatters invertiert. Beim nächsten Stellpuls des Stellsignals PFD wird erneut gezählt.

Das Ausgangssignal OUT des Zählers 16 zeigt deutlich, wie die gesamte Anzahl der Pulse während der Pulse des Stellsignals PFD zunimmt, während zwischen den Pulsen die Anzahl der ermittelten Taktperioden gleich bleibt.

Der Zählvorgang der Ausgangsperioden des spannungsgesteuerten Oszillators 12 wird wiederholt. Nach der 63. Wiederholung liegt am Datenausgang Q des Flip-Flops F6 wieder ein logisch hohes Signal an, was von dem OR-Gatter 1649 an den Datenausgang DE des Flip-Flops F7 weitergereicht wird und bei der nächsten fallenden Taktflanke zu einer Deaktivierung des Signals RB führt. Der Zählvorgang ist dann abgeschlossen. Die gemessenen Anzahl an Taktzyklen des spannungsgesteuerten Oszillators kann nun in einem Register 18 bzw. 18A abgelegt werden. Die insgesamt 64 Messungen dauern nicht lange, so dass während dieses Zeitraumes die Drift als im wesentlichen konstant angesehen werden kann.

Danach wird der gleiche Vorgang zu einem späteren Zeitpunkt wiederholt, bei dem die Drift im Ausgangssignal des Oszillators fast vollständig verschwunden ist. Der zweite Zählvorgang ergibt meist deutlich weniger Taktperioden. Da sowohl die Zeitdifferenz zwischen den beiden Messungen, als auch die Anzahl der Taktzyklen im Ausgangssignal des spannungsgesteuerten Oszillators bekannt sind, lässt sich die Drift und ihr exponentielles Verhalten berechnen. Dadurch ist es möglich, eine entsprechende Korrektur für eine spätere Modulation des Phasenregelkreises vorzusehen.

5 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens, wie es beispielsweise in einem Phasenregelkreis gemäß 3 durchgeführt werden kann.

In einem ersten Schritt S1 wird ein Phasenregelkreis bereitgestellt, und der spannungsgesteuerte Oszillator aktiviert. Gleichzeitig wird eine Zielfrequenz vorgegeben, die beispielsweise bei 4,004 GHz liegt. Der Multi-Modulus-Teiler 13 wird mit einem entsprechenden Frequenzteilerverhältnis, bevorzugt einem ganzzahligen Teilerverhältnis ohne gebrochene Teilerfaktoren eingestellt. Der Phasenregelkreis wird mit Spannung versorgt.

In Schritt S2 wird nach kurzer Zeit, beispielsweise in wenigen 10 &mgr;s der Phasenregelkreis geschlossen, um den Kapazitäten des Schleifenfilters Zeit für einen Ladevorgang zu geben. Während dieses Zeitraums sind die zusätzlichen Teiler 14 und 15 noch nicht aktiv, und die Referenzfrequenz wie auch die rückgeführte Frequenz wird direkt an die Eingänge des Phasenvergleichers angelegt.

Nach weiteren 20 &mgr;s werden in Schritt S3 die Schalter 142 bis 154 geschlossen und die Frequenz des Referenzsignals wie auch die Frequenz des rückgeführten Signals um ein festes vorbestimmtes Teilerverhältnis mit den Teilern 14 und 15 reduziert. Bevorzugt beträgt das Teilerverhältnis in den Teilern 14 und 15 den Wert 32. Eine Referenzfrequenz von 26 MHz wird demnach auf 812,5 kHz heruntergeteilt.

In Schritt S4 wird gewartet, bis der Phasenregelkreis auf die gewünschte Frequenz von 4,004 GHz gewechselt hat. Die Zeitdauer für die Einstellung des Phasenregelkreises auf die gewünschte Ausgangsfrequenz beträgt ca. 230 &mgr;s.

Sodann wird in Schritt S5 die oben beschriebene Messung durchgeführt. Durch die zusätzliche Frequenzteilung des Referenzsignals und des rückgeführten Signals wird die Pulslänge pro Stellimpuls des Phasenvergleichers um den eingestellten Frequenzteilerfaktor länger, im vorliegenden Fall um den Faktor 32. Dadurch wird dem Zähler ausreichend Zeit eingeräumt, die Taktzyklen des Ausgangsignals des Oszillators zu messen. Durch das Schieberegister wird der Zählvorgang 64-fach wiederholt, also die Taktperioden im Ausgangssignal des Oszillators in 64 aufeinanderfolgenden Stellpulsen gezählt. Die Messung dauert ca. 80 &mgr;s.

Anschließend wird in Schritt S6 gewartet, bis die Drift fast vollständig verschwunden ist. Wegen des exponentiellen Abfallverhaltens der Frequenz- und Phasendrift ist diese nach circa 1 ms fast vollständig verschwunden. Sodann wird in Schritt S7 erneut durch Ermittlung der Taktperioden des Ausgangssignals des Oszillators die Zeitdauer bestimmt.

In dem letzten Schritt S8 wird die Drift durch die Differenzbildung der beiden Messungen errechnet, wobei die Differenz direkt proportional zur Drift ist.

Das vorliegende Verfahren sowie die vorliegende Anordnung ist besonders vorteilhaft, wenn die Länge eines Pulses des Stellsignals PFD direkt proportional zur Frequenzabweichung des Spannungssignals des Oszillators ist. Dadurch ist die Pulslänge auch direkt proportional zur aktuellen Frequenzdrift des Oszillators. Da eine Abweichung des Tastverhältnisses bzw. der Pulslänge aufgrund der Drift bei einer relativ hohen Referenzfrequenz nur sehr gering ist, ist es zweckmäßig, die Frequenz des Referenzsignals wie auch die Frequenz des rückgeführten Signals nochmals zu teilen. Dadurch erhöht sich die entsprechende Pulslänge des Phasenvergleichers aufgrund der Phasenverschiebungen zwischen Referenz und rückgeführtem Signal, wodurch sich diese Zeitdifferenz deutlich einfacher bestimmen lässt.

Nach einer Bestimmung der Drift kann diese bei der direkten Modulation berücksichtigt werden, damit Phasen- und Frequenzfehler im Ausgangssignal des Oszillators aufgrund von schnellen Frequenzsprüngen kompensiert werden. Neben einer direkten Zeitbestimmung der Pulslängen zu den zwei verschiedenen Zeitpunkten wird im vorliegenden Fall diese Zeitmessung durch einen Zählvorgang der Taktzyklen des Ausgangssignals des Oszillators durchgeführt. Dies ist besonders dann zweckmäßig, wenn das Ausgangssignal des Oszillators eine deutlich niedrigere Taktperiode aufweise, als die zeitliche Abweichung aufgrund der Drift darstellt.

Die vorliegende Ausführungsform kann bevorzugt direkt in einer integrierten Schaltung in einem Halbleiterkörper eingesetzt werden. Sie bietet die Möglichkeit, auch während eines Betriebes zu einem späteren Zeitpunkt die Drift zu bestimmen und dadurch eine entsprechende Kompensation für Phasen- bzw. Frequenzfehler des Phasenregelkreises vorzusehen.

1Schaltungsanordnung 2Referenzeingang 3Signalausgang 10aPhasenvergleicher 10bLadungspumpe 11Schleifenfilter 12Spannungsgesteuerter Oszillator 13Multi-Modulus-Teiler 14, 15Frequenzteiler 16Zähler 17Recheneinheit 18, 18ARegister 101Referenzeingang 102Rückführungseingang 104Stellausgang 122Signalausgang 131Signaleingang 161Zähleingang 162Zählausgang 164Schieberegister 165XOR-Gatter 166UND-Gatter 142, 144, 152,154 Schalter 1641Stelleingang 1642Rücksetzeingang 1643, 1644Ausgang F1, ..., F8Flip-Flops DDateneingang Q, Q'Datenausgang REFReferenzsignal RESRücksetzsignal VMRücksetzsignal LSB, RBSteuersignal PFDStellsignal

Anspruch[de]
  1. Schaltungsanordnung zur Bestimmung einer Frequenzdrift eines Ausgangssignals eines Phasenregelkreises, umfassend:

    – einen Phasenregelkreis (1) mit einem Referenzsignaleingang (2) und einem Signalausgang (3) zur Bereitstellung eines Signals und mit

    – einem Phasenvergleicher (10a), mit einem an den Referenzeingang (2) angeschlossenen ersten Eingang (101), mit einem Rückführungseingang (102) und mit einem Stellausgang (104) zur Abgabe eines Stellsignals (PFD);

    – einer mit dem Stellausgang (104) gekoppelten Ladungspumpe (10b) zur Bereitstellung eines Spannungssignals abhängig von dem Stellsignal (PFD);

    – einem Schleifenfilter (11b), das zwischen einem Stelleingang eines spannungsgesteuerten Oszillators (12) und der Ladungspumpe (10b) geschaltet ist und eine nichtintegrierende Übertragungsfunktion aufweist, wobei ein Signalausgang (122) des Oszillators (12) an den Signalausgang (3) angeschlossen und über einen Frequenzteiler (13) mit dem Rückführungseingang (102) des Phasenvergleichers (10a) gekoppelt ist;

    – eine Einrichtung (16), die mit dem Phasenregelkreis gekoppelt und zu einer ersten Bestimmung einer Pulslänge des Stellsignals (PFD) oder des Spannungssignals und zu zumindest einer zeitlich darauffolgenden zweiten Bestimmung der Pulslänge des Stellsignals (PFD) oder des Spannungssignals während eines Betriebes des Phasenregelkreises (1) ausge- bildet ist;

    – eine Recheneinheit (17), die an einen Ausgang (162) der Einrichtung angeschlossen ist, zur Bildung einer Differenz der Pulslängen.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Einrichtung (16) für eine Bestimmung der Anzahl von Taktzyklen des vom Phasenregelkreis bereitgestellten Signals für einen bestimmten Zeitraum zu zwei unterschiedlichen Zeiten ausgebildet ist.
  3. Schaltungsanordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass die Einrichtung (16) mit einem Zähler ausgebildet ist, wobei ein Zähleingang (161) des Zählers (16) mit dem Ausgang (122) des Oszillators (12) gekoppelt ist.
  4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, dass dem Zähleingang (161) der Einrichtung (16) eine Schaltung (165) vorgeschaltet ist, die zu einem Wechsel einer Polarität des Ausgangssignal des Oszillators (12) abhängig von einem Steuersignal (LSB) ausgebildet ist.
  5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Schaltung (165) mit einem logischen XOR-Gatter gebildet ist, dessen ersten Eingang mit dem Signalausgang (122) des Oszillators (12) verbunden ist.
  6. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass der Zähler (16) zumindest einen Aktivierungseingang (163) zur Zuführung eines pulsförmigen Aktivierungssignals umfasst.
  7. Schaltungsanordnung nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass der Aktivierungseingang (163) einen ersten Anschluss umfasst, der mit dem ersten Eingang (101) des Phasenvergleichers (10a) gekoppelt ist, und der Aktivierungseingang (163) einen zweiten Anschluss (163a) umfasst, der mit dem Rückführungseingang (102) des Phasenvergleichers (10a) gekoppelt ist, und der Zähler (16) für einen Zählvorgang bei Auftreten einer Signaltaktflanke an einem der beiden Anschlüsse bis zum Auftreten einer Signaltaktflanke an dem anderen der beiden Anschlüsse ausgebildet ist.
  8. Schaltungsanordnung nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass die Einrichtung (16) ein Schieberegister (164) umfasst, das eingangsseitig mit dem Ausgang des Phasenvergleichers (10a) verbunden ist.
  9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, dass das Schieberegister (164) eine Anzahl in Reihe geschalteter, rückgekoppelter Flip-Flops (F1, F2, F3, F4, F5, F6) umfasst.
  10. Schaltungsanordnung nach einem der Ansprüche 8 bis 9, dadurch gekennzeichnet, dass das Schieberegister (164) einen Abgriff an einem Datenausgang des ersten Flip-Flops (F1) aufweist, der zur Abgabe des Steuersignals (LSB) ausgeführt ist.
  11. Schaltungsanordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass dem Referenzeingang (101) und dem Rückführungseingang (102) jeweils ein Frequenzteiler (14, 15) vorgeschaltet ist.
  12. Schaltungsanordnung nach Anspruch 11, dadurch gekennzeichnet, dass der Frequenzteiler (14, 15) mit einem programmierbaren Frequenzteilerverhältnis ausgebildet ist.
  13. Schaltungsanordnung zur Bestimmung einer Frequenzdrift eines Ausgangssignals eines Phasenregelkreises, umfassend:

    – einen Typ-I Phasenregelkreis (1) mit einem Referenzsignaleingang (2) und einem Signalausgang (3) zur Bereitstellung eines Signals und mit

    – einem Phasenvergleicher (10a), mit einem an den Referenzeingang (2) angeschlossenen ersten Eingang (101), mit einem Rückführungseingang (102) und mit einem Stellausgang (104) zur Abgabe eines Stellsignals (PFD), wobei ein Signalausgang (122) des Oszillators (12) an den Signalausgang (3) angeschlossen und über einen Frequenzteiler (13) mit dem Rückführungseingang (102) des Phasenvergleichers (10a) gekoppelt ist;

    – eine Einrichtung (16), die mit dem Signalausgang (122) des Oszillators (12) gekoppelt und umfassend einen Zähler, der ausgeführt ist, eine Anzahl von Taktzyklen des vom Oszil- lator (12) abgegebenen Signals für einen vorgegebenen Zeitraum zu wenigstens zwei unterschiedlichen Zeiten zu erfassen;

    – eine Recheneinheit (17), die an einen Ausgang (162) der Einrichtung (16) angeschlossen ist, zur Ermittlung einer Frequenzdrift des Signals in Abhängigkeit der Anzahl von Taktzyklen.
  14. Verfahren zum Bestimmen einer Frequenzdrift in einem Phasenregelkreis, umfassend die Schritte:

    – Vorsehen eines Phasenregelkreises (1) mit einer Ladungspumpe (10b) zur Einstellung der Frequenz eines Ausgangssignals eines spannungsgesteuerten Oszillators (12);

    – Zuführen eines Referenzsignals (REF);

    – Vergleichen eines Ausgangssignals des Oszillators (12) mit dem Referenzsignal (REF);

    – Erzeugen eines pulsförmigen Stellsignals (PFD) zur Einstellung eines Arbeitszyklus der Ladungspumpe (10b);

    – Messen einer ersten Zeitdauer des Arbeitszyklus der Ladungspumpe (10b) des Phasenregelkreises (1) zu einem ersten Zeitpunkt;

    – Messen einer zweiten Zeitdauer des Arbeitszyklus der Ladungspumpe (10b) zu einem zweiten Zeitpunkt, der dem ersten Zeitpunkt nachfolgt;

    – Bestimmen der Frequenzdrift unter Bilden einer Differenz der ersten Zeitdauer und der zweiten Zeitdauer.
  15. Verfahren nach Anspruch 14,

    dadurch gekennzeichnet, dass

    der Schritt des Messens den Schritt umfasst:

    – Ermitteln einer Anzahl von Taktzyklen des Ausgangssignals des Oszillators (12).
  16. Verfahren nach einem der Ansprüche 14 bis 15,

    dadurch gekennzeichnet, dass

    der Schritt des Messens die Schritte umfasst:

    – Ermitteln einer Anzahl von Taktzyklen des Ausgangssignals des Oszillators (12) während einer Zeit zwischen Auftreten einer Taktflanke des Referenzsignals (REF) und einer Taktflanke eines rückgeführten frequenzgeteilten Ausgangssignals des Oszillators (12).
  17. Verfahren nach einem der Ansprüche 14 bis 15,

    dadurch gekennzeichnet, dass

    der Schritt des Messens den Schritt umfasst:

    – Ermitteln einer Anzahl von Taktzyklen des Ausgangssignals des Oszillators (12) während eines Auftretens des pulsförmigen Stellsignals (PFD).
  18. Verfahren nach einem der Ansprüche 14 bis 17,

    dadurch gekennzeichnet, dass

    der Schritt des Erzeugens eines Stellsignals (PFD) die Schritte umfasst:

    – Erzeugen eines Pulses mit einer Pulslänge in Abhängigkeit des Schritts des Vergleichens;

    – Zuführen des Pulses an die Ladungspumpe (10b); wobei der Schritt des Messens nur während des Pulses erfolgt.
  19. Verfahren nach einem der Ansprüche 14 bis 18,

    dadurch gekennzeichnet, dass

    der Schritt des Zuführens eines Referenzsignals die Schritte umfasst

    – Teilen einer Frequenz des Referenzsignals (REF) mit einem vorbestimmten Teilerfaktor;

    – Teilen einer Frequenz des Ausgangssignals des Oszillators (12) mit dem vorbestimmten Teilerfaktor.
Es folgen 3 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com