PatentDe  


Dokumentenidentifikation DE69832703T2 28.09.2006
EP-Veröffentlichungsnummer 0000989664
Titel TREIBERVORRICHTUNG FUR EINEN BÜRSTENLOSEN DREIPHASENMOTOR
Anmelder Rohm Co. Ltd., Kyoto, JP
Erfinder HASHIMURA, Tomohide, Kyoto-shi, Kyoto 615-0045, JP
Vertreter Glawe, Delfs, Moll, Patentanwälte, 80538 München
DE-Aktenzeichen 69832703
Vertragsstaaten DE, FR, GB, IT, NL
Sprache des Dokument EN
EP-Anmeldetag 18.02.1998
EP-Aktenzeichen 989043955
WO-Anmeldetag 18.02.1998
PCT-Aktenzeichen PCT/JP98/00698
WO-Veröffentlichungsnummer 1998037621
WO-Veröffentlichungsdatum 27.08.1998
EP-Offenlegungsdatum 29.03.2000
EP date of grant 07.12.2005
Veröffentlichungstag im Patentblatt 28.09.2006
IPC-Hauptklasse H02P 6/18(2006.01)A, F, I, 20051017, B, H, EP
IPC-Nebenklasse H02P 6/14(2006.01)A, L, I, 20051017, B, H, EP   

Beschreibung[de]
Technisches Gebiet.

Die vorliegende Erfindung betrifft eine Treibervorrichtung für einen bürstenlosen Dreiphasenmotor, der dazu verwendet wird, einen Tonabnehmerkopf in beispielsweise einem tragbaren MD-(MiniDisk)-Gerät oder einem VCR (Videokassettenredorder) zu drehen.

Hintergrund der Erfindung.

In einer herkömmlichen Treibervorrichtung für einen bürstenlosen Dreiphasenmotor werden die elektromotorischen Rückkräfte VU, VV und VW, die in den Spulen des Motors erscheinen, individuell mit der gemeinsamen Anschlussspannung VN der Spulen mittels eines Komparator verglichen, um dreiphasige Rechteckwellensignale PU, PV und PW zu erzielen, die dann direkt zusammen synthetisiert werden, um ein Geschwindigkeitssignal (im nachfolgenden als ein "FG-(Frequenzgenerator)-Signal" bezeichnet) und die Treibersignale DUU, DUL, DVU, DVL, DWU und DWL zu erzeugen.

Das FG-Signal wird dann einer 30-Grad-Phasenverschiebung unterzogen, die durch eine Phasenschieberschaltung durchgeführt wird, um in ein Phasensignal FGP umgewandelt zu werden. In Übereinstimmung mit diesem Phasensignal FGP und dem vorstehenden Treibersignalen DUU, DUL, DVU, DVL, DWU und DWL werden Treiberströme von einer Stromversorgungsschaltung, wie beispielsweise einer Leistungstransistorschaltung, dem bürstenlosen Dreiphasenmotor zugeführt.

Solange bei dieser herkömmlichen Treibervorrichtung jedoch der Motor stabil dreht, zeigen die Rechteckswellensignale PU, PV und PW stabile Signalformen wie dies in der 6 gezeigt ist; wenn jedoch wie in 7 gezeigt unregelmäßige Änderungen in den elektromotorischen Rückkräften VU, VV und VW als Ergebnis der Polaritätsumkehrung auftreten, die durch in der Periode T beaufschlagtes Bremsen verursacht wird, oder durch Rauschen verursacht wird, das wie durch die Bezugsziffern 40 und 41 angegeben auftritt, oder durch andere Faktoren verursacht wird, zeigen die Rechteckwellensignale PU, PV und PW entsprechende unregelmäßige Variationen.

Somit werden das FG-Signal und die Treibersignale DUU, DUL, DVU, DVL, DWU und DWL, die aus den Rechteckwellensignalen PU, PV und PW erzeugt werden, ebenfalls beeinträchtigt, so dass das FG-Signal nicht länger zu verwenden ist, wenn es im Takt belassen wird und das die Treibersignale DUU, DUL, DVU, DVL, DWU und DWL eine unstabile Rotation des Motors verursachen, wodurch es unmöglich wird, stabile Rotationseigenschaften zu erzielen. Anzumerken ist, dass in den 6 und 7 nur die Treibersignale DUU und DUL gezeigt sind und die anderen Treibersignale DVU, DVL, DWU und DWL weggelassen sind.

Die EP 0 429 412 A offenbart ein Verfahren zur Steuerung eines bürstenlosen Mehrphasenmotors ohne Positionssensoren für einen Rotor. Die Steuerung wird ausgeführt, indem Signale detektiert werden, die für die Differenzspannung zwischen den Enden der Phasenwicklungen und dem Sternmittelpunkt repräsentativ sind, indem das Signal bezüglich einer nicht erregten Phasenwicklung gewählt wird, indem die Kreuzung einer Referenzspannung durch das gewählte Signal detektiert wird, und indem bei Kreuzung ein logisches Umschaltsignal erzeugt wird. Weiterhin sind diese Signale für eine ausreichend lange Zeit vor dem neu Starten des Kreislaufs, maskiert.

In der US 5,017,845 A ist ein bürstenloser Motor und ein Betriebsverfahren desselben offenbart. Die Neigung der elektromotorischen Rückkraft wird abgetastet und es wird ein Nullpunkt oder eine bestimmte Neigungsbedingung gesucht. Eine Maskierschaltung ist enthalten, um ein unerwünschtes Umschalten zu verhindern.

Die JP 08-251978 A lehrt, dass wenn eine Maskiereinrichtung ein Signal maskiert, das von den elektromotorischen Gegenkräften erzielt worden ist, zum Zeitpunkt der Durchführung Rauschen aus diesem eliminiert werden kann. Die Maskierungseinrichtung maskiert jedoch nur für eine vorbestimmte Periode unmittelbar nach einem Pegeländerungspunkt.

In der JP 08-033382 A werden Spannungssignalformeln u, v, w und Ausgangssignale eines Maskensignalgenerators an einem Detektor für die elektromotorische Gegenkraft eingegeben. Da bei dieser Anordnung nur das Signal der elektromotorischen Gegenkraft gemäß der Rotation des Motors detektiert werden kann, kann der Treiberstrom, welcher die treibenden Anrufe treibt, gleichmäßig umgeschaltet werden. Die Maskierung ist nicht dafür gestaltet, Rauschen daran zu hindern, die Steuerung von Motorspulen zu unterbrechen.

In der JP 08-182379 A werden Maskiersignale erzeugt, um Signale zu maskieren, die nur dann erzeugt werden, wenn ein Ausgangsstrom abgeschaltet ist.

Offenbarung der Erfindung.

Eine Aufgabe der vorliegenden Erfindung ist es, eine Treibervorrichtung für einen bürstenlosen Dreiphasenmotor zu schaffen, der eine stabile Rotationseigenschaft zeigt, indem verhindert wird, dass ein FG-Signal und Treibsignale durch Polaritätsumwandlung beeinträchtigt werden, die infolge von beaufschlagtem Bremsen, von Rauschen oder anderen Faktoren die während der Rotation des Motors auftreten, herrührt.

Diese und weitere Aufgaben der vorliegenden Erfindung werden durch eine bürstenlose Dreiphasenmotorvorrichtung gemäß dem Anspruch 1 gelöst. Die abhängigen Patentansprüche behandeln weitere Entwicklungen der vorliegenden Erfindung.

Kurze Beschreibung der Zeichnungen.

1 ist ein Blockschaltbild einer Ausführungsform der vorliegenden Erfindung;

2 ist ein Schaltbild der Gate-Schaltungen und der Wählschaltung, die in dieser verwendet wird;

3 ist ein Signalformdiagramm der Signale, die an verschiedenen Punkten der Schaltung beobachtet werden;

4 ist ein Diagramm der Konfiguration der Komparatorschaltung, die bei der in der 1 gezeigten Vorrichtung verwendet wird; und

5 ist ein Schaltbild eines Teils der Leistungstransistorschaltung, die bei der in der 1 gezeigten Vorrichtung verwendet wird;

6 ist ein Signalformdiagramm der Signale, die an verschiedenen Punkten einer herkömmlichen Treibervorrichtung beobachtet werden; und

7 ist ein Signalformdiagramm, dass veranschaulicht, wie Signale durch Bremsen und Rauschen in derselben beeinträchtigt werden.

Beste Art zur Durchführung der Erfindung.

Im folgenden wird eine Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 1 bis 5 beschrieben. 1 ist ein Blockschaltbild, das die Konfiguration dieser Ausführungsform zeigt. Eine Treibervorrichtung 11 treibt den bürstenlosen Dreiphasenmotor 10 indem ihm die Treiberströme IOU, IOV und IOW zugeführt werden. Die Treibervorrichtung ist beispielsweise als eine IC (integrierte Schaltung) ausgebildet.

Der Motor 10 ist mit Spulen 10A, 10B und 10C für die Phasen U, V bzw. W versehen. Diese Spulen 10A, 10B und 10C sind in solchen Abständen angeordnet, dass sie ihre Phasen um 120 Grad voneinander unterscheiden. Die elektromotorischen Rückkräfte VU, VV und VW, die in den Spulen 10A, 10B bzw. 10C erscheinen, werden zusammen mit der gemeinsamen Anschlussspannung VN der Treibervorrichtung 11 zugeführt, damit sie individuell einem Vergleich unterzogen werden, der durch Komparatoren in der Komparatorschaltung 1 durchgeführt wird. Die Komparatorschaltung 1 gibt als Ergebnis des Vergleichs Rechteckwellensignale PU, PV und PW aus. Wie in der 4 gezeigt, ist die Komparatorschaltung 1 aus den drei Komparatoren 1a, 1b und 1c zusammengesetzt. Die Rechteckwellensignale PU, PV und PW werden dann mittels der Gate-Schaltungen 2, 3 und 4 einer Durchflusssteuerung unterzogen und werden dadurch als invertierte Signale MU, MV und MW ausgegeben.

Als nächstes werden in einer Treibersignalform-Synthetisierschaltung 5 die Signale MU, MV und MW zusammen synthetisiert, um die Treibersignalen DUU, DUL, DVU, DVL, DWU und DWL zu erzeugen. Beispielsweise ist das Signal DUU so synthetisiert, dass es an einer Anstiegsflanke des Signals MU ansteigt und an einer Anstiegsflanke des Signals MV abfällt. Die anderen Signale DUL, DVU, DVL, DWU und DWL sind auf ähnliche Art und Weise aus den Signalen MU, MV und MW synthetisiert. Die Signale DUU, DVU, DVL und DWU unterscheiden sich in ihrer Phase um 120 Grad voneinander. Ähnlich unterscheiden sich die Signale DVU, DVL und DWL in ihrer Phase um 120 Grad voneinander.

In einer FG-Schaltung 7 wird der Exklusiv-ODER-Wert der Signale MU, MV und MW mittels eines Exklusiv-ODER-Gatters berechnet und dann wird der NICHT-Wert des so berechneten Wertes berechnet, um ein FG-Signal zu erzeugen (später beschrieben). Dann wird in der Phasenschieberschaltung 8 das FG-Signal einer 30-Grad-Phasenverschiebung unterzogen, um zu einem Phasensignal FGP gebildet zu werden. Die Phasenschieberschaltung 8 besteht beispielsweise aus einer Verzögerungsschaltung.

In einer Leistungstransistorschaltung 6 werden die Leistungstransistoren in Übereinstimmung mit den Treibersignalen DUU, DUL, DVU, DVL, DWU und DWL und dem Phasensignal FGP ein und ausgeschaltet und dadurch werden Treiberströme IOU, IOV und IOW mit regulärem Zyklus erzeugt. Die Treiberströme IOU, IOV und IOW werden den Motorspulen 10A, 10B beziehungsweise 10C zugeführt. Die Leistungstransistorschaltung 6 dient als eine Stromversorgungsschaltung.

Um beispielsweise das Treibersignal IOU zu erzeugen, sind ein pnp-Transistor Q1 und ein npn-Transistor Q2 wie in der 5 gezeigt, zusammengeschaltet, so dass wenn das Signal DUU auf einem hohen Pegel ist, der Transistor Q1 eingeschaltet wird, um zu bewirken, dass ein Strom von der Gleichstrom gespeisten Spannung Vcc durch den Transistor Q1 zur Spule 10A fließt, und wenn DUL auf einem hohen Pegel ist, wird der Transistor Q2 eingeschaltet, um zu bewirken, dass ein Strom von der Spule 10A zur Masse fließt. Es ist jedoch anzumerken, dass in der Leistungstransistorschaltung 6 das Phasensignal FGP als ein Zeitgebersignal verwendet wird um das Treibersignal IOU zu schalten und daher zeigt das Treibersignal IOU eine 30-Grad-Phasendifferenz relativ zu den Pegelverschiebungen in den Treibersignalen DUU und DUL. Die Treiberströme IOV und IOW werden auf ähnliche Weise ausgegeben. Die so erzielten Treiberströme IOU, IOV und IOW unterscheiden sich in ihrer Phase um 120 Grad voneinander.

In einer Wählschaltung 9, die später beschrieben wird, werden die Treibersignale DUU, DUL, DVU, DVL, DWU und DWL in Übereinstimmung damit geschaltet, ob das FGP-Signal auf einem hohen Pegel oder einem niedrigen Pegel ist, um die Wählsignale FBU1, FBU2, FBV1, FBV2, FBW1 und FBW2 zu erzeugen. Die Wählsignale FBU1, FBU2, FBV1, FBV2, FBW1 und FBW2 werden zu den Gatter-Schaltungen 2, 3 und 4 zurückgeleitet, wo sie dazu verwendet werden, den Durchfluss der Rechteckssignale PU, PV und PW zu steuern. Die Gatterschaltungen 2, 3 und 4 und die Wählschaltung 9 bilden zusammen das, was im nachfolgenden als Maskierschaltung bezeichnet wird. Die Komparatorschaltung 1, die Gatterschaltungen 2, 3 und 4, die Treibersignalform-Synthetisierschaltung 5, die FG-Schaltung 7, die Phasenschieberschaltung 8 und die Wählschaltung 9 bilden zusammen eine Durchflusssteuereinrichtung.

Die detaillierte Konfiguration der Maskierschaltung ist in der 2 gezeigt. Das der Wählschaltung 9 zugeführte Phasensignal FGP wird mittels eines NICHT-Gatters (Inverter) 9M einer Pegelinversion unterzogen. Das Treibersignal DUL und der Signalausgang NICHT-Gatters 9M werden einem NAND-Gatter 9A zugeführt. Das Treibersignal DWU und das Phasensignal FGP werden einem NAND-Gatter 9B zugeführt.

Das Treibersignal DVL und der Signalausgang vom NICHT-Gatter 9M werden einem NAND-Gatter 9C zugeführt. Das Treibersignal DUU und das Phasensignal FGP werden einem NAND-Gatter 9D zugeführt. Das Treibersignal DWL und der Signalausgang vom NICHT-Gatter 9M werden einem NAND-Gatter 9E zugeführt. Das Treibersignal DVU und das Phasensignal FGP werden einem NAND-Gatter 9F zugeführt.

Ein UND-Gatter 9G berechnet den UND-Wert der Signale, die von den NAND-Gattern 9A und 9F ausgegeben worden sind und gibt dadurch das Signal FBV2 aus. Ein UND-Gatter 9H berechnet den UND-Wert der Signale die von den NAND-Gattern 9A und 9B ausgegeben worden sind und gibt dadurch das Signal FBU1 aus. Ein UND-Gatter 9I berechnet den UND-Wert der Signale, die von den NAND-Gattern 9B und 9C ausgegeben worden sind und gibt dadurch das Signal FBW2 aus.

Ein UND-Gatter 9J berechnet den UND-Wert der Signale, die von den NAND-Gattern 9C und 9D ausgegeben worden sind und gibt dadurch das Signal FBV1 aus. Ein UND-Gatter 9K berechnet den UND-Wert der Signale, die von den NAND-Gattern 9D und 9E ausgegeben worden sind und gibt dadurch das Signal FBU2 aus. Ein UND-Gatter 9L berechnet den UND-Wert der Signale, die von den NAND-Gattern 9E und 9F ausgegeben worden sind und gibt dadurch das Signal FBW1 aus.

In der Gatterschaltung 2 invertiert ein NICHT-Gatter 2A den Pegel des Rechtecksignals PU. Dann berechnet ein NAND-Gatter 2B den NAND-Wert des Signals, das vom NICHT-Gatter 2A ausgegeben worden ist und dem Signal FBU1, das von der Wählschaltung 9 zugeführt worden ist. Dann berechnet ein NAND-Gatter 2C den NAND-Wert des Signals, das am NAND-Gatter 2B ausgegeben worden ist und des Signals FBU2. Somit gibt die Gatterschaltung 2 das Signal MU aus.

In der Gatterschaltung 3 invertiert ein NICHT-Gatter 3A den Pegel des Rechtecksignals PV. Dann berechnet ein NAND-Gatter 3B den NAND-Wert des Signalausgangs vom NICHT-Gatter 3A und dem Wählsignal FBV1. Dann berechnet ein NAND-Gatter 3C den NAND-Wert des Signals, das am NAND-Gatter 3B ausgegeben worden ist und des Signals FBV2. Somit gibt die Gatter-Schaltung 3 das Signal MV aus.

In der Gatter-Schaltung 4 invertiert ein NICHT-Gatter 4A den Pegel des Rechtecksignals PW. Dann berechnet ein NAND-Gatter 4B den NAND-Wert des Signals, das am NICHT-Gatter 4A ausgegeben worden ist und des Wählsignals FBW1. Dann berechnet ein NAND-Gatter 4C den NAND-Wert des Signals, das am NAND-Gatter 4B ausgegeben worden ist, und des Signals FBW2. Somit gibt die Gatter-Schaltung 4 des Signal MW aus.

Nun wird unter Bezugnahme auf die 3, die die Signalformen der Signale zeigt, welche an verschiedenen Punkten in der Treibervorrichtung beobachtet werden, wenn der Motor 10 dreht, beschrieben, wie das Treiben des Motors 10 (siehe 1) erzielt wird. In den Motorspulen 10A, 10B und 10C werden die elektromotorischen Rückkräfte VU, VV und VW mit einem regulären Zyklus durch die Treiberströme IOU, IOV und IOW induziert, damit sie wiederholt erscheinen. Hierbei unterscheiden sich die elektromotorischen Rückkräfte VU, VV und VW in ihrer Phase um 120 Grad voneinander. Andererseits variiert die gemeinsame Anschlussspannung VN bei einem Drittel des Zyklus der elektromotorischen Rückkräfte VU, VV und VW, solange als der Motor 10 normal dreht.

Wie vorstehend beschrieben, werden in der Komparatorschaltung 1 die elektromotorischen Rückkräfte VU, VV und VW, individuell mit der gemeinsamen Anschlussspannung VN verglichen, um die Dreiphasenrechtecksignale PU, PV und PW zu erhalten. Wenn in den Signalformen der elektromotorischen Rückkräfte VU, VV und VW als Ergebnis der Phaseninversion, verursacht durch Bremsen, wie durch die Bezugsziffern 21 und 22 angegeben, auftritt, eine Inversion erfolgt, treten in den Rechtecksignalen PU, PV und PW unregelmäßige Änderungen auf, wie dies durch die Bezugsziffern 23 und 24 angezeigt ist.

Wenn diese Rechtecksignale PU, PV und PW direkt der Treibersignalform-Sythetisierschaltung 5 zugeführt werden, wie dies in der vorher beschriebenen herkömmlichen Treibervorrichtung der Fall ist, ist es unmöglich, den Motor 10 normal zu treiben. Im Gegensatz hierzug ist es bei dieser Ausführungsform, bei der die Gatterschaltungen 2, 3 und 4 in die auf die Komparatorschaltung 1 folgende Stufe eingesetzt sind, um eine Maskierung an den Rechtecksignalen PU, PV und PW durchzuführen und dadurch diese zu den Signalen MU, MV und MW zu formen, möglich, den Motor 10 normal zu treiben.

Wenn hierbei das Phasensignal FGP auf dem hohen Pegel ist, leitet die Wählschaltung 9 (siehe 2)

als das Signal FBU1 zum NAND-Gatter 2B und leitet
als das Signal FBU2 an das NAND-Gatter 2C. Wenn im Gegensatz hierzu das Phasensignal FGP auf einem niedrigen Pegel ist, leitet die Wählschaltung 9
an das NAND-Gatter 2B und leitet
an das NAND-Gatter 2C.

Die Signale FBU1 und FBU2 haben die folgende Beziehung. Wenn das Signal FBU1 auf einem niedrigen Pegel ist, ist das Signal FBU2 auf einem hohen Pegel. Die Signale FBU1 und FBU2 sind niemals gleichzeitig auf einem niedrigen Pegel.

Wenn somit das Signal FBU1 auf einem niedrigen Pegel ist, ist das Signal MU ungeachtet des Pegels des Rechtecksignals PU unveränderlich auf einem niedrigen Pegel. Im Gegensatz hierzu ist, wenn das Signal FBU2 auf einem niedrigem Pegel ist, das Signal MU ungeachtet des Pegels des Rechtecksignals PU unveränderlich auf einem hohen Pegel.

Das heißt eine Änderung des Rechtecksignals PU wird auf das Signal MU nur dann übertragen wenn die Signale FBU1 und FBU2 beide auf einem hohen Pegel sind; ansonsten wird jede Änderung des Rechtecksignals PU, die durch Rauschen oder dergleichen verursacht wird, durch die Gatterschaltung 2 maskiert und somit nicht auf das Signal MU übertragen. Die Perioden, in welchen eine Änderung des Rechtecksignals PU über die Gatterschaltung 2 auf das Signal MU übertragen wird, sind beispielsweise wie durch die Schraffur 30 und 31 angegeben. Diese Perioden dauern jeweils 1/6 des Zyklus des Signals MU und werden wiederholt, um jeweils einen Pegelschiebepunkt des Signals PU zu enthalten. Andererseits wird in den Perioden zwischen diesen Perioden das Signal MU auf dem Pegel gehalten, auf welchem es nach einem Pegelschiebepunkt des Signals PU gesetzt worden ist.

Ähnlich steuert die Gatterschaltung 3 die Übertragung des Rechtecksignals PV gemäß den Signalen FBV1 und FBV2, die an der Wählschaltung 9 ausgegeben worden sind, so, dass eine Änderung des Rechtecksignals PV auf das Signal MV nur dann übertragen wird, wenn die Signale FBV1 und FBV2 beide auf einem hohen Pegel sind.

Darüber hinaus steuert die Gatterschaltung 4 die Übertragung des Rechtecksignals PW in Übereinstimmung mit den Signalen FBW1 und FBW2, die an der Wählschaltung 9 ausgegeben worden sind, so, dass eine Änderung des Rechtecksignals PW auf das Signal MW nur dann übertragen wird, wenn die Signale FBW1 und FBW2 beide auf einem hohen Pegel sind.

Die Perioden, in welchen eine Änderung in den Rechtecksignalen PV und PW über die Gatterschaltungen 3 und 4 auf die Signale MV beziehungsweise MW übertragen wird, sind in der 3 ebenfalls durch Schraffur angegeben. Auf diese Weise treten für jedes der Signale MU, MV und MW die durch Schraffur angezeigten Perioden bei einem Drittel des Zyklus der elektromotorischen Rückkräfte so auf, dass sie zwischen den Signal MU, MV und MW einander nicht überlappen.

Nun wird beispielsweise angenommen, das der Augenblick, bei dem das Treibersignal DUL bewirkt, dass ein Transistor innerhalb der Leistungstransistorschaltung 6 (siehe 1) von einem Einzustand in einen Auszustand geschaltet wird, ein impulsartiges Rauschen 25 in der elektromotorischen Rückkraft VV erscheint und dementsprechend ein Rauschen 26 im Signal PV erscheint. Selbst in diesem Fall erscheint in dem Signal MV kein Rauschen, weil es der vorstehend beschriebenen Maskierung unterzogen worden ist. Daher beeinträchtigt das Rauschen 25 nicht die Erzeugung des FG-Signals oder der Treibersignale DUU, DUL, DVU, DUL, DWU und DWL und bewirkt keine unstabile Rotation des Motors 10 (siehe 1).

Die Leistungstransistoren, die in der Leistungstransistorschaltung 6 vorgesehen sind, arbeiten in Übereinstimmung mit dem Phasensignal FGP und somit mit einer 30-Grad-Phasendiffernz gegenüber den Treibersignalen DUU, DUL, DVU, DVL, DWU und DWL und demgemäß werden die elektromotorischen Rückkräfte VU, VV und VW mit einer 30-Grad-Phasendifferenz gegenüber den Treibersignalen DUU, DUL, DVU, DVL, DWU und DWL induziert. Ähnlich erscheint Rauschen auch zu dem Augenblick, zu welchem andere Transistoren als die gerade erwähnten von einem Einzustand oder in einen Auszustand geschaltet werden; die Maskierung verhindert doch auch, dass ein derartiges Rauschen auf die Signale MU, MV und MW übertragen wird.

Darüber hinaus wird, selbst wenn Rauschen wie durch die Bezugsziffer 27 angegeben in der elektromotorischen Rückkraft VW als Ergebnis einer zufällig auftretenden internen Störung erscheint, das Rauschen auf das Signal PW übertragen jedoch nicht auf das Signal MW übertragen, mit Ausnahme in den Perioden, in welchen die Signale FBW1 und FBW2 beide auf einem hohen Pegel sind (das heißt die Perioden, die in der Fig. durch Schraffur angegeben sind). Somit ist es ebenfalls möglich, zu verhindern, das externe Störung die Treibersignale DUU, DUL, DVU, DVL, DWU und DWL beeinträchtigt.

Anzumerken ist, dass die in der 3 durch Schraffur angegebenen Perioden Zeitpunkte enthalten, an welchen die Werte der Spannungen der elektromotorischen Rückkräfte VU, VV und VW den Wert der gemeinsamen Anschlussspannung VN kreuzen. Durch Detektieren solcher Zeitpunkte wird die Rotorposition des Motors 10 erkannt, um das FG-Signal und die Treibersignale DUU, DUL, DVU, DVL, DWU und DWL zu erzeugen, daher müssen in diesen Perioden Änderungen in den individuellen Dreiphasen-Rechecksignalen PU, PV und PW auf die Signale MU, MV und MW übertragen werden, und somit wird keine Maskierung durchgeführt. In diesen durch die Schraffur angezeigten Perioden schalten die Rechtecksignale PU, PV und PW von einem hohen Pegel auf einen niedrigen Pegel oder von einem niedrigen Pegel auf einen hohen Pegel.

Wie vorstehend beschrieben maskieren bei dieser Ausführungsform die Maskierschaltungen 2 bis 4 und 9 Störungen in Signalformen, die durch Rauschen oder dergleichen verursacht werden, so dass die Signale MU, MV, MW, die der Maskierung unterzogen worden sind, der Treibersignalform-Synthetisierschaltung 5 und der FG-Schaltung 7 zugeführt werden. Dadurch wird es möglich, stabile Signalformen im FG-Signal und den Treibersignalen DUU, DUL, DVU, DVL, DWU und DWL zu erhalten, ohne dass ein externer Sensor verwendet wird und dadurch eine stabile Rotation des Motors 10 zu erhalten.

Die Leistungstransistorschaltung 6 kann separat von der IC 11 vorgesehen sein. Dadurch wird es möglich, einen größer dimensionierten Motor 10 zu treiben. Die Treibervorrichtung dieser Ausführungsform kann auch dazu verwendet werden, eine stabile Rotation bei einem Motor zu erzielen, der so konfiguriert ist, dass er unter Verwendung eines externen Sensors, wie beispielsweise eines Lochsensors, ein FG-Signal erzielt.

Industrielle Anwendbarkeit.

Wie zuvor beschrieben wird gemäß der vorliegenden Erfindung die Maskierung durch eine Wählschaltung und Gatter-Schaltungen durchgeführt, und daher ist es möglich, zu verhindern, dass Bremsen oder Rauschen die Rotation des Motors unstabil macht und dadurch die Rotationscharakteristika zu verbessern. Darüber hinaus kann ein stabiles FG-Signal erzeugt werden, ohne dass ein externer Sensor verwendet wird, und daher ist es möglich, die Montagefläche zu reduzieren und dadurch die Kosten zu reduzieren. Somit kann eine Treibervorrichtung gemäß der vorliegenden Erfindung sachdienlich als eine Treibervorrichtung für einen bürstenlosen Dreiphasenmotor zur Verwendung in einem VCR oder tragbaren MD-Gerät, verwendet werden.


Anspruch[de]
  1. Treibervorrichtung (11) für einen bürstenlosen Dreiphasenmotor zum Speisen des bürstenlosen Dreiphasenmotors (10) mit dreiphasigen Treiberströmen (IOU, IOV, IOW), die sich bezüglich ihrer Phase um 120 Grad voneinander unterscheiden,

    wobei Durchgangssteuermittel vorgesehen sind, die die elektromotorischen Rückkräfte (VU, VV, VW), welche in drei Spulen (10A, 10B, 10C) erscheinen, die für jede Phase (U, V, W) in dem bürstenlosen Dreiphasenmotor (10) vorgesehen sind, individuell mit einer gemeinsamen Anschlussspannung (VN) der drei Spulen (10A, 10B, 10C) vergleichen und eine Wählschaltung (9) und Gate-Schaltungen (2, 3, 4) enthalten,

    die Wählschaltung (9), basierend auf Treibersignalen (DUU, DUL, DVU, DVL, DWU, DWL) zum Ein- und Ausschalten der dreiphasigen Treiberströme (IOU, IOV, IOW) und einem Phasensignal (FGP), das von einem Geschwindigkeitssignal (FG) durch Durchführen einer Phasenverschiebung erzeugt worden ist, für jede der drei Phasen (U, V, W) zwei Wählsignale (FBU1, FBU2, FBV1, FBV2, FBW1, FBW2) erzeugen, die während einer vorbestimmten Periode, die einen Null-Kreuzungspunkt jeder elektromotorischen Rückkraft (Vu, Vv, VW) hat, sowohl an der Anstiegs als auch an der Abstiebsflanke desselben gleichzeitig auf einem hohen Pegel gehalten sind und außerhalb der vorbestimmten Periode, die einem halben Zyklus des Phasensignals (FGP) entspricht, eines derselben auf einem hohen Pegel gehalten wird, während das andere auf einem niedrigen Pegel gehalten wird;

    die Gate-Schaltungen (2, 3, 4) die Vergleichsausgänge individuell so maskieren, dass jeder der Vergleichsausgänge in der vorbestimmten Periode, die einen Pegelschiebepunkt derselben enthält, durch die Gate-Schaltung (2, 3,4) hindurchgehen kann, wenn die Gate-Schaltung (2, 3, 4) zwei Wählsignale (FBU1, FBU2, FBV1, FBV2, FBW1, FBW2) von der Wählschaltung (9) empfängt, die hoch sind und in einer Perode zwischen einer derartigen vorbestimmten Periode und einer nächsten derartigen vorbestimmten Periode auf einem hohen Pegel gehalten wird, auf welchem es nach dem Pegelschiebepunkt gesetzt worden ist, wenn die Gate-Schaltung (2, 3, 4) die zwei Wählsignale (FBU1, FBU2, FBV1, FBV2, FBW1, FBW2) von der Wählschaltung (9) empfängt, wobei eines auf einem hohen Pegel und das andere auf einem niedrigen Pegel ist, und

    wobei die Treiberströme (IOU, IOV, IOW) durch die Stromversorgungsmittel (6) in Übereinstimmung mit den aus der Durchgangssteuerung resultierenden Signalen erzeugt werden.
  2. Treibervorrichtung (11) für einen bürstenlosen Dreiphasenmotor nach Anspruch 1, weiterhin mit:

    einer Treibersignalform-Synthetisierschaltung (5) zum Synthetisieren jedes der Vergleichsausgänge, die von den Gate-Schaltungen (2, 3, 4) zugeführt worden sind, die die Treibersignale (DUU, DUL, DVU, DVL, DWU, DWL) zu erzeugen;

    einer FG-Schaltung (7) zum Erzeugen des Geschwindigkeitssignals (FG) aus jedem der Vergleichsausänge, die von den Gate-Schaltungen (2, 3, 4) zugeführt worden sind; und

    einer Phasenschiebeschaltung (8) zum Erzeugen des Phasensignals (FGP) aus dem Geschwindigkeitssignal (FG), das relativ zum Geschwindigkeitssignal (FG) eine Phasenverschiebung um 30 Grad hat,

    wobei die Wählschaltung (9) die Wählsignale (FBU1, FBU2, FBV1, FBV2, FBW1, FBW2) in Übereinstimmung mit den Treibersignalsignalen (DUU, DUL, DVU, DVL, DWU, DWL) und dem Phasensignal (FGP) zurück zu den Gate-Schaltungen (2, 3, 4) leitet, und

    wobei die Stromversorgungsmittel (6) den bürstenlosen Dreiphasenmotor (10) in Übereinstimmung mit den Treibersignalsignalen (DUU, DUL, DVU, DVL, DWU, DWL) und dem Phasensignal (FGP) mit den Treiberströmen (IOU, IOV, IOW) speisen.
  3. Treibervorrichtung (11) für bürstenlosen Dreiphasenmotor nach Anspruch 2, wobei die von den Gate-Schaltungen (2, 3, 4) zugeführten Vergleichsausgänge in dem vorbestimmten Pegel individuell von einem hohen Pegel auf einen niedrigen Pegel oder von einem niedrigen Pegel auf einen hohen Pegel schalten.
  4. Treibervorrichtung (11) für einen bürstenlosen Dreiphasenmotor nach Anspruch 2 oder 3, wobei die Treibervorrichtung als eine integrierte Schaltung ausgebildet ist.
Es folgen 5 Blatt Zeichnungen






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com