PatentDe  


Dokumentenidentifikation DE60120256T2 19.10.2006
EP-Veröffentlichungsnummer 0001133051
Titel Mischerschaltung
Anmelder Nippon Telegraph and Telephone Corp., Tokio/Tokyo, JP
Erfinder Ugajin, c/o NTT Intellectual Prop. Center, Mamoru, Musashino-shi, Tokyo 180-8585, JP;
Tsukahara, c/o NTT Intell. Prop. Center, Tsuneo, Musashino-shi, Tokyo 180-8585, JP
Vertreter Patentanwälte Knoblauch und Knoblauch, 60322 Frankfurt
DE-Aktenzeichen 60120256
Vertragsstaaten DE, FR, GB
Sprache des Dokument EN
EP-Anmeldetag 07.03.2001
EP-Aktenzeichen 014100242
EP-Offenlegungsdatum 12.09.2001
EP date of grant 07.06.2006
Veröffentlichungstag im Patentblatt 19.10.2006
IPC-Hauptklasse H03D 7/16(2006.01)A, F, I, 20051017, B, H, EP

Beschreibung[de]
Hintergrund der Erfindung

Die vorliegende Erfindung bezieht sich auf die Verbesserung einer Mischschaltung, die in einem Empfänger in einem digitalen Funkkommunikationssystem benutzt wird, insbesondere bezieht sie sich auf eine solche Schaltung, die eine exzellente Spiegelfrequenzunterdrückung bewirkt.

6 veranschaulicht das Prinzip einer Spiegelfrequenzunterdrückungsmischschaltung, bei der ein empfangenes HF-Signal (Hochfrequenz-Signal) zwei Multiplizierern 61 und 62 zugeführt wird, die jeweils ferner ein Überlagerungssignal LO (ein Empfängeroszillator-Signal) erhalten, und zwar direkt oder über einen 90°-Phasenschieber 63, so daß das Produkt aus dem HF- und dem LO-Signal gebildet wird. Jeder Multiplizierer erzeugt zwei Ausgangsfrequenzen FHF + FLO und FHF – FLO, wobei erstere eine unerwünschte Frequenz und letztere eine gewünschte Zwischenfrequenz ZF ist. Die Produkte der Multiplizierer werden jeweils einem Tiefpaßfilter 64 bzw. 65 zugeführt, so daß zwei ZF-Signale mit einer Phasenverschiebung von 90° gebildet werden. Die beiden ZF-Signale werden dann in einem Addierer 67 addiert, nachdem das eine der beiden ZF-Signale in einem Phasenschieber 66 um 90° phasenverschoben wurde, so daß eine Spiegelfrequenzunterdrückung bewirkt wird.

Bei einem herkömmlichen Spiegelfrequenzunterdrückungsmischer werden zwei Multiplizierer und ein 90°-Phasenschieber benutzt, wie es in 6 dargestellt ist.

Der bekannte Mischer nach 6 hat jedoch den Nachteil, daß eine Spiegelfrequenzunterdrückung im GHz-Band nicht ausreicht, weil es schwierig ist, einen 90°-Phasenverschieber mit exzellentem Verhalten im GHz-Band herzustellen.

7 stellt einen herkömmlichen Gilbert-Zellen-Mischer dar (siehe beispielsweise das Dokument EP 0 951 138 A), bei dem ein Hochfrequenzsignal HF zwei Eingangstransistoren 71 und 72 zugeführt wird, die unten in der Fig. dargestellt sind. Die Amplitude des Ausgangssignals des Gilbert-Zellen-Mischers hängt daher von der Verstärkung der Eingangstransistoren 71 und 72 ab.

Bei einer herkömmlichen Spiegelfrequenzunterdrückungsmischschaltung wird das Spiegelfrequenzunterdrückungsverhältnis (IRR) verschlechtert, wenn ZF-Signale (eine phasengleiche Komponente und eine um 90° phasenverschobene Komponente) einen Amplitudenfehler zwischen den beiden Komponenten oder einen Phasenfehler von 90° zwischen den beiden Komponenten aufweisen, wobei für das Spiegelfrequenzunterdrückungsverhältnis IRR folgende Gleichung gilt (die in RF Microelectronics, Rehzad Razavi, Prentice Hall PTR, S. 143 angegeben ist): IRR ≈ {(&Dgr;AZF/AZF)2 + (&Dgr;&THgr;ZF)2}/4

Einer der Gründe, der einen ZF-Signal-Fehler bewirkt, ist ein Fehler oder eine Dispersion der Mischschaltungen. Wenn beispielsweise zwei Mischschaltungen einen gegenseitigen Amplitudenfehler von 2% haben, dann würde das Verhältnis IRR um etwa 40 dB verschlechtert.

8 stellt eine bekannte 90°-Phasenverschiebungsmischschaltung dar, die den Einfluß eines Amplitudenfehlers einer Mischschaltung verringert (International Conference ISSCC93-TP9.4). Die Schaltung nach 8 weist zwei Gilbert-Zellen-Mischer nach 7 auf, und die Source-Anschlüsse der HF-Signal-Eingangsstransistoren 81, 82, 83 und 84 sind miteinander verbunden. Die Schaltung nach 8 erhält zwei um 90° phasenverschobene Überlagerungssignale LO-I und LO-Q und ein HF-Signal in Gegentakt- oder Differentialform und erzeugt zwei um 90° phasenverschobene ZF-Signale ZF-I und ZF-Q, wobei I eine Komponente bedeutet, die in Phase (gleichphasig) ist, und Q eine Komponente bedeutet, die um 90° phasenverschoben ist.

Die Schaltung nach 8 hat jedoch den Nachteil, daß zwischen ZF-I und ZF-Q ein Amplitudenfehler vorliegt, weil zwischen den HF-Signal-Eingangsstransistoren 81 und 82 sowie zwischen den HF-Signal-Eingangsstransistoren 83 und 84 jeweils ein Verstärkungsfehler vorliegt. Da einem Differential-Transistorpaar zur Mischung der phasengleichen Komponente LO-I eines Überlagerungssignals mit einem HF-Signal das HF-Signal über den Transistor 81 zugeführt wird, während einem Differential-Transistorpaar zur Mischung der um 90° phasenverschobenen Komponente LO-Q eines Überlagerungssignals mit einem HF-Signal das HF-Signal über den Transistor 82 zugeführt wird, bewirkt die Differenz der Verstärkungen der Transistoren 81 und 82 einen Amplitudenfehler des ZF-Ausgangssignals zwischen der phasengleichen Komponente und der um 90° phasenverschobenen Komponente.

9 stellt eine bekannte 90°-Phasenverschiebungmischschaltung dar, wie sie beispielsweise in dem Dokument US 6 029 059 A offenbart ist. Sie bildet eine Verbesserung der Schaltung nach 8 zur Beseitigung eines Amplitudenfehlers zwischen ZF-I und ZF-Q, indem ein HF-Eingangssignal beiden Differential-Transistorpaaren für die gleichphasige Komponente und die um 90° phasenverschobene Komponente durch Verwendung eines gemeinsamen Differential-Transistorpaares (91 und 92) zugeführt wird.

Die Schaltung nach 9 hat jedoch den Nachteil, daß der Phasenfehler der ZF-Ausgangssignale größer als der Phasenfehler der Überlagerungssignale (LO-I, LO-Q) ist, wenn ein Überlagerungssignalpaar (LO-I, LO-Q) einen Phasenfehler von 90° (&Dgr;&THgr;LO: Radian) hat. Wenn die Schaltung nach 9 beispielsweise mittels eines CMOS-Transistors aufgebaut ist, der eine Gate-Länge von 0,2 &mgr;m hat, ergibt sich bei der Schaltungssimulation mittels HSPICE Folgendes: &Dgr;&THgr;ZF ≈ 1,4 &Dgr;&THgr;LO.

Bei der Schaltung nach 9 ist daher der ZF-Signal-Phasenfehler im Vergleich zu dem bei der Schaltung nach 8, bei der &Dgr;&THgr;ZF = &Dgr;&THgr;LO ist, schlechter.

Der Grund, warum der Phasenfehler des Ausgangssignals der Schaltung nach 9 so groß ist, ist der, daß eine Vorspannung eines Differential-Transistorpaares 2 zur Mischung eines Überlagerungssignals mit einem HF-Signal nicht unabhängig von einer Vorspannung eines Transistors eines Differenzverstärkers für ein HF-Eingangssignal sein kann. Die Phasenlage eines ZF-Ausgangssignals wird stark durch eine Vorspannung eines Differential-Transistorpaares beeinflußt. Bei der Mischschaltung nach 9 wird an die Transistoren 91 und 92 eines Differenzverstärkers über einen ohmschen Widerstand, der mit einem Gate-Anschluß jedes Transistors verbunden ist, und über einen Vorspannungstransistor 93, der in der Gilbert-Zellen-Mischschaltung nach 7 benutzt wird, eine Vorspannung gelegt. Die Transistoren von Differential-Transistorpaaren 2 werden über einen ohmschen Widerstand, der mit einem Gate-Anschluß jedes Transistors verbunden ist, und durch einen Vorstrom in dem Differenzverstärker 91, 92 vorgespannt. Mit anderen Worten, der Vorstrom in dem Differenzverstärker 91, 92 beeinflußt den Vorstrom in dem Differential-Transistorpaar 2. Daher ist es unmöglich, die Differential-Transistorpaare 2 durch die optimale Vorspannung vorzuspannen, um den kleinsten Phasenfehler des ZF-Ausgangssignals zu erreichen.

Zusammenfassung der Erfindung

Daher besteht ein Ziel der vorliegenden Erfindung darin, neue und verbesserte Mischschaltungen anzugeben, die die Nachteile und Einschränkungen einer bekannten Mischschaltung vermeiden.

Insbesondere ist es ein Ziel der vorliegenden Erfindung nach Anspruch 1, eine 90°-Phasenverschiebungsmischschaltung anzugeben, die eine exzellente Spiegelfrequenzunterdrückung durch Verringerung eines Amplitudenfehlers und eines Phasenfehlers eines ZF-Ausgangssignals in Differentialform bewirkt.

Ein weiteres Ziel der vorliegenden Erfindung nach Anspruch 1 besteht darin, eine komplexe Mischschaltung anzugeben, die eine exzellente Spiegelfrequenzunterdrückung durch Verringerung eines Amplitudenfehlers und eines Phasenfehlers eines ZF-Ausgangssignals in Differentialform bewirkt.

Die vorliegende Mischschaltung empfängt ein HF-Eingangssignal und ein erstes Überlagerungssignal LO-I in Differentialform sowie ein zweites Überlagerungssignal LO-Q in Differentialform. Das erste Überlagerungssignal LO-I ist eine phasengleiche Komponente des Überlagerungssignals, und das zweite Überlagerungssignal LO-Q ist eine um 90° phasenverschobene Komponente des Überlagerungssignals. Die um 90° phasenverschobene Komponente hat eine solche Phasenbeziehung zur phasengleichen Komponente, daß die Phasenlage der ersteren gegenüber der um 90° phasenverschobenen Komponente um 90° phasenverschoben ist.

Die vorliegende Mischschaltung erzeugt ein ZF-Ausgangssignal mit einer phasengleichen Komponente ZF-I und einer um 90° phasenverschobenen Komponente ZF-Q in Differentialform. Die Frequenz des ZF-Ausgangssignals ist generell die Differenz zwischen der Frequenz des HF-Eingangssignals und der Frequenz des Überlagerungssignals.

Gemäß vorliegender Erfindung ist eine Vielzahl von Differential-Transistorpaaren zur Mischung jedes Signals (a, b) jeder Komponente (LO-I, LO-Q) eines Überlagerungssignals (LO) mit jedem Signal (a, b) eines HF-Signals (HF) vorgesehen.

Mittels eines Differenzverstärkers, der ein Transistorpaar aufweist, wird ein HF-Eingangssignal verstärkt.

Jedem Differential-Transistorpaar wird ein Überlagerungssignal (LO-I, LO-Q) aus Signalen (a, b) an einem Gate-Anschluß jedes Transistors und ein Ausgangssignal des Differenzverstärkers an einem Source-Anschluß der Transistoren zugeführt. Ein Ausgangssignal eines Transistors jedes Differential-Transistorpaares wird mit einem Ausgangssignal eines Transistors eines anderen Differential-Transistorpaares zu einer Komponente eines ZF-Ausgangssignals verknüpft.

Ein erstes wesentliches Merkmal der vorliegenden Erfindung besteht darin, daß ein Source-Anschluß jedes Differential-Transistorpaares und eines Differenzverstärkers mit einem Betriebspotential über eine Scheinwiderstandsschaltung verbunden ist, die eine hohe Impedanz für eine Betriebsfrequenz der Schaltung hat und für Gleichstrom kurzgeschlossen ist. Dies ermöglicht es, einem Gate-Anschluß eines Transistors eines Differential-Transistorpaares eine Vorspannung zuzuführen, die von einer Vorspannung eines Gate-Anschlusses eines Transistors eines Differenzverstärkers unabhängig ist. Voneinander unabhängige Vorspannungen ermöglichen es, einem Differential-Transistorpaar und einem Differenzverstärker eine optimale Vorspannung zuzuführen, so daß das ZF-Ausgangssignal einen minimalen Phasenfehler aufweist, mit anderen Worten, daß eine um 90° phasenverschobene Komponente eines ZF-Ausgangssignals genau um 90° gegenüber einer phasengleichen Komponente eines ZF-Ausgangssignals verschoben ist.

Ein weiteres wesentliches Merkmal der vorliegenden Erfindung besteht darin, daß einem Differential-Transistorpaar mit einer gleichphasigen Komponente und einem Differential-Transistorpaar mit einer um 90° phasenverschobenen Komponente ein HF-Eingangssignal direkt durch einen Transistor eines Differenzverstärkers zugeführt wird. Dies ermöglicht es, einen Phasenfehler eines ZF-Ausgangssignals weiter zu verringern als einen Phasenfehler eines Überlagerungssignals. Angenommen, daß ein Überlagerungssignal LO einen gewissen Phasenfehler aufwiese, dann würde ein Transistor eines Differential-Transistorpaares, der durch eine phasengleiche Komponente eines Überlagerungssignals angesteuert wird, gleichzeitig mit einem Transistor eines Differential-Transistorpaares durchgesteuert oder gesperrt, das durch eine um 90° phasenverschobene Komponente eines Überlagerungssignals angesteuert wird. Dann wird ein von einem Differenzverstärker zugeführtes HF-Stromsignal auf die Differential-Transistorpaare aufgeteilt.

Dadurch wird die Amplitude des ZF-Ausgangssignals verringert und mithin ein Phasenfehler eines ZF-Ausgangssignals ebenfalls verringert.

Die Scheinwiderstandsschaltung kann einen Parallelschwingkreis mit einem Kondensator und einer Drosselspule sein, die auf die Betriebsfrequenz, die Frequenz eines HF-Signals oder die Frequenz eines Überlagerungssignals abgestimmt sind. Alternativ kann die Scheinwiderstandsschaltung auch nur eine Drosselspule sein, die eine hohe Impedanz für die Betriebsfrequenz darstellen und einen Kurzschluß für Gleichstrom bilden kann.

Kurze Beschreibung der Zeichnungen

Die vorstehenden und anderen Ziele, Merkmale und angestrebten Vorteile der vorliegenden Erfindung werden anhand der folgenden Beschreibung und Zeichnungen verständlicher, wobei:

1 ein Ausführungsbeispiel einer erfindungsgemäßen 90°-Mischschaltung darstellt,

2 die Zusammenhänge zwischen einer Gleichvorspannung eines Differential-Transistorpaares und eines Phasenfehlers darstellt, und zwar mittels eines Schaltungssimulators HSPICE simuliert,

3 ein weiteres Ausführungsbeispiel einer erfindungsgemäßen 90°-Phasenverschiebungsmischschaltung darstellt,

4 ein Ausführungsbeispiel einer erfindungsgemäßen komplexen Mischschaltung darstellt,

5 ein weiteres Ausführungsbeispiel einer erfindungsgemäßen komplexen Mischschaltung darstellt,

6 eine bekannte Spiegelfrequenzunterdrückungsmischschaltung darstellt,

7 eine bekannte Gilbert-Zellen-Mischschaltung darstellt,

8 eine bekannte 90°-Phasenverschiebungsmischschaltung darstellt,

9 eine bekannte 90°-Phasenverschiebungsmischschaltung darstellt, bei der jeder Transistor eines HF-Differenzverstärkers sowohl einer Gleichphasenkomponentenmischschaltung als auch einer 90°-Phasenverschiebungskomponentenmischschaltung gemeinsam ein Ausgangssignal zuführt,

10 ein Schaltbild eines erfindungsgemäßen Umsetzers zur Umsetzung eines Ein-Takt-Signals in Gegentakt-Signal darstellt,

11 ein Ersatzschaltbild einer Konstantstromquelle darstellt, die in 10 dargestellt ist,

12 ein Ersatzschaltbild eines Verstärkers darstellt, der in 10 dargestellt ist,

13 die Zusammenhänge zwischen einem Größenfaktor k eines Transistors und einem Fehler eines Gegentaktsignals, und zwar mittels eines Schaltungssimulators HSPECE simuliert,

14 Frequenzkennlinien eines Verstärkers nach 10 darstellt, und zwar mittels eines Schaltungssimulators HSPICE simuliert,

15 eine Abwandlung der 10 darstellt,

16 eine erfindungsgemäße 90°-Phasenverschiebungsmischschaltung darstellt, die ein HF-Eingangssignal in Ein-Takt-Form akzeptiert, und

17 eine Abwandlung der Schaltung nach 16 darstellt.

Beschreibung der bevorzugten Ausführungsbeispiele

1 stellt ein erstes Ausführungsbeispiel einer erfindungsgemäßen 90°-Verschiebungsmischschaltung dar. In 1 sind mit 1 ein Differenzverstärker, mit 2a, 2b, 2c, 2d und 2e Differential-Transistorpaare, mit 3a, 3b und 3c Scheinwiderstandsschaltungen und mit 4 ein Verbraucher- bzw. ein Belastungswiderstand jeweils eines Transistors bezeichnet.

Bei dieser Schaltung wird ein HF-Empfangssignal in Gegentaktform oder Differentialform einem Gate-Anschluß eines HF-Eingangs-Differential-Transistorpaares 2e zugeführt, dessen Source-Anschlüsse über eine dritte Scheinwiderstandsschaltung 3c mit einem zweiten Betriebspotential verbunden oder geerdet sind und dessen Drain-Anschlüsse über Verbraucher ZL1 mit einem ersten Betriebspotential UB verbunden sind. Ein Signal in Gegentakt- oder unsymmetrischer Form wird auch als Signal in Differentialform bezeichnet. Dagegen wird ein Signal in unsymmetrischer Form auch als Eintakt-Signal bezeichnet.

Ein erstes Überlagerungssignal LO-I in Gegentaktform wird Anschlüssen a und b zugeführt, in ähnlicher Weise wird ein zweites Überlagerungssignal LO-Q in Gegentaktform mit 90°-Phasenverschiebung gegenüber dem ersten Überlagerungssignal LO-I ebenfalls Anschlüssen a und b zugeführt. Der dem ersten Überlagerungssignal LO-I zugeordnete Anschluß a ist mit einem Gate-Anschluß eines ersten Transistors 2a-1 eines ersten Differential-Transistorpaares 2a und einem Gate-Anschluß eines zweiten Transistors 2b-2 eines zweiten Differential-Transistorpaares 2b verbunden. Der dem ersten Überlagerungssignal LO-I zugeordnete zweite Anschluß b ist mit einem Gate-Anschluß eines zweiten Transistors 2a-2 eines ersten Differential-Transistorpaars 2a und einem Gate-Anschluß eines ersten Transistors 2b-1 eines zweiten Differential-Transistorpaares 2b verbunden.

In ähnlicher Weise ist der dem zweiten Überlagerungssignal LO-Q zugeordnete erste Anschluß a mit einem Gate-Anschluß eines ersten Transistors 2c-1 eines dritten Differential-Transistorpaares 2c und einem Gate-Anschluß eines zweiten Transistors 2d-2 eines vierten Differential-Transistorpaares 2d verbunden. In ähnlicher Weise ist der dem zweiten Überlagerungssignal LO-Q zugeordnete zweite Anschluß b mit dem Gate-Anschluß eines zweiten Transistors 2c-2 eines dritten Differential-Transistorpaares 2c und mit dem Gate-Anschluß eines ersten Transistors 2d-1 eines vierten Differential-Transistorpaares verbunden.

Die Source-Anschlüsse der Transistoren 2a-1 und 2a-2 des ersten Differential-Transistorpaares 2a und die Source-Anschlüsse der Transistoren 2c-1 und 2c-2 des dritten Differential-Transistorpaares 2c sind über eine erste Scheinwiderstandsschaltung 3a geerdet und mit einem Drain-Anschluß eines ersten Transistors 2e-1 des Differentialverstärkers 2e über einen Kondensator C verbunden. In ähnlicher Weise sind die Source-Anschlüsse der Transistoren 2b-1 und 2b-2 des zweiten Differential-Transistorpaares 2b und die Source-Anschlüsse der Transistoren 2d-1 und 2d-2 des vierten Differential-Transistorpaares 2d über eine zweite Scheinwiderstandsschaltung 3b geerdet und mit einem Drain-Anschluß eines zweiten Transistors 2e-2 des Differentialverstärkers 2e über einen weiteren Kondensator C verbunden.

Ein Drain-Anschluß des ersten Transistors 2a-1 des ersten Differential-Transistorpaares 2a und ein Drain-Anschluß des ersten Transistors 2b-1 des zweiten Differential-Transistorpaares 2b sind mit dem ersten Betriebspotential UB über einen Verbraucher ZL2 und mit einem ersten Anschluß a für ein erstes Zwischenfrequenz-Ausgangssignal ZF-I in Gegentaktform verbunden. Ein Drain-Anschluß des zweiten Transistors 2a-2 des ersten Differential-Transistorpaares 2a und ein Drain-Anschluß des zweiten Transistors 2b-2 des zweiten Differential-Transistorpaares 2b sind über einen Verbraucher ZL2 mit einem ersten Betriebspotential UB und mit einem zweiten Anschluß b für das erste Zwischenfrequenz-Ausgangssignal ZF-I verbunden.

Ein Drain-Anschluß des ersten Transistors 2c-1 des dritten Differential-Transistorpaares 2c und ein Drain-Anschluß des ersten Transistors 2d-1 des vierten Differential-Transistorpaares 2d sind mit dem ersten Betriebspotential UB Über einen Verbraucher ZL2 und mit einem ersten Anschluß a für ein zweites Zwischenfrequenz-Ausgangssignal ZF-Q in Gegentaktform verbunden. Ein Drain-Anschluß des zweiten Transistors 2c-2 des dritten Differential-Transistorpaares 2c und ein Drain-Anschluß des zweiten Transistors 2d-2 des vierten Differential-Transistorpaares 2d sind mit einem ersten Betriebspotential UB über einen Verbraucher ZL2 und mit einem zweiten Anschluß b für das zweite Zwischenfrequenz-Ausgangssignal ZF-Q verbunden. Das zweite Ausgangssignal ZF-Q ist gegenüber dem ersten Ausgangssignal ZF-I um 90° phasenverschoben.

Jede der Scheinwiderstandsschaltungen 3a, 3b und 3c weist einen Kondensator CT und eine Drosselspule LT auf, die mit der Betriebsfrequenz, Eingangssignalfrequenz HF und Überlagerungssignalfrequenz LO in Resonanz sind. Alternativ kann die Scheinwiderstandsschaltung eine Drosselspule sein, die eine hohe Impedanz bei der Betriebsfrequenz hat und für Gleichstrom praktisch kurzgeschlossen ist.

Es ist zu bemerken, daß die Mischschaltung nach 1 zwei komplementäre Mischschaltungen aufweist, und zwar jeweils für das phasengleiche Signal I und das um 90° phasenverschobene Signal Q. Dabei sind der Differenzverstärker 2e, der das HF-Signal empfängt, und zwei Scheinwiderstandsschaltungen 3a und 3b einer ersten Mischschaltung für das gleichphasige Signal I und einer zweiten Mischschaltung für das um 90° phasenverschobene Signal Q gemeinsam. Dieser Aufbau ermöglicht es, einen Phasenfehler zwischen ZF-I und ZF-Q stärker zu verringern als den zwischen den Überlagerungssignalen LO-I und LO-Q.

Da alle Scheinwiderstandsschaltungen bei der Betriebsfrequenz eine hohe Impedanz aufweisen, können sie bei Wechselstrombetrieb und der Betriebsfrequenz als Unterbrechungen, dagegen bei Gleichstrombetrieb als Kurzschluß betrachtet werden. Die Wirkungsweise der Mischschaltung nach 1 ist daher bei Wechselstrombetrieb der Wirkungsweise der Schaltung nach 9 äquivalent. Da ein HF-Eingangstransistor der gleichphasigen Komponente I und der um 90° phasenverschobenen Komponenten Q der Mischschaltungen gemeinsam ist, wird der Phasenfehler zwischen ZF-I und ZF-Q erheblich verringert. Nimmt man an, daß ein Phasenfehler bei einem Überlagerungssignal zwischen LO-I und LO-Q vorhanden ist, dann werden die Transistoren eines Differential-Transistorpaares für die gleichphasige Komponente und die um 90° phasenverschobene Komponente gleichzeitig gesperrt. Dies würde eine Verringerung der Amplitude eines HF-Eingangssignals eines Ausgangs des Differenzverstärkers 2e bewirken, im Gegensatz zu dem Fall, daß kein Phasenfehler in einem Überlagerungssignal vorhanden ist, da den Transistoren der Differential-Transistorpaare für beide Komponenten, die gleichphasige und die um 90°-Phasenverschobene, von einem gemeinsamen Transistor 2e-1 oder 2e-2 ein HF-Eingangssignal zugeführt wird. Die Verringerung der Amplitude eines den Differential-Transistorpaaren zugeführten HF-Eingangssignals würde den Ausgleich eines Phasenfehlers im Überlagerungssignal bewirken. Daher ist der Phasenfehler des ZF-Ausgangssignals kleiner als der des Eingangs-Überlagerungssignals.

Ferner sei darauf hingewiesen, daß bei der Mischschaltung nach 1 zwischen den Ausgängen des Differenzverstärkers 2e und den Source-Anschlüssen der Differential-Transistorpaare 2a bis 2d ein Kondensator C eingeschaltet ist, so daß der Differenzverstärker 2e im Gleichstrombetrieb von den Differential-Transistorpaaren 2a bis 2d getrennt ist. Die vorliegende Erfindung hat daher den Vorteil, daß eine Betriebsvorspannung der Differential-Transistorpaare 2a bis 2d von einer Betriebsvorspannung des Differenzverstärkers 2e unabhängig ist. Die Betriebsvorspannung der Differential-Transistorpaare 2a bis 2d wird einem Gate-Anschluß eines Transistors über einen ohmschen Widerstand R, der mit dem ersten Betriebspotential UB verbunden ist, zugeführt, und die Betriebsvorspannung des Differenzverstärkers 2e wird einem Gate-Anschluß eines Transistors über einen weiteren ohmschen Widerstand r zugeführt, der mit dem ersten Betriebspotential UB verbunden ist. Da der Phasenfehler zwischen den Ausgangssignalen ZF-I und ZF-Q von einer Betriebsvorspannung abhängig ist, ist es vorzuziehen, die Betriebsvorspannung der Differential-Transistorpaare 2a bis 2b so zu wählen, daß der Phasenfehler des Ausgangssignals zwischen ZF-I und ZF-Q kleiner als der Phasenfehler des Überlagerungssignals zwischen LO-I und LO-Q ist.

2 veranschaulicht den Zusammenhang zwischen der Gleichvorspannung eines Transistors, dem ein Überlagerungssignal LO (aufgetragen auf der horizontalen Achse) zugeführt wird, und dem Verhältnis des Phasenfehlers eines ZF-Ausgangssignals zum Phasenfehler eines Überlagerungssignals LO. 2 stellt das Simulationsergebnis mittels des Schaltungssimulators HSPICE dar, und zwar unter der Annahme, daß die Schaltung nach 1 unter Verwendung eines CMOS mit einer Gate-Länge von 0,2 &mgr;m aufgebaut ist. Aus 2 ist ersichtlich, daß, wenn eine Gleichvorspannung zwischen einem Gate- und einem Source-Anschluß eines Transistors der Differential-Transistorpaare 2a bis 2d etwa bei einem Schwellwert (etwa 0,3 W) eines Transistors liegt, für den Phasenfehler der ZF-Ausgangssignale gilt: &Dgr;&THgr;ZF < 0,8 &Dgr;&THgr;LO

Mithin ergibt sich, daß der Phasenfehler zwischen Überlagerungssignalen (LO-I und LO-Q) etwa um 2 dB geringer ist. Dagegen ist der Phasenfehler der ZF-Ausgangssignale (ZF-I und ZF-Q) bei der bekannten Mischschaltung nach 9, bei der die Vorspannung der Differential-Transistorpaare nicht unabhängig von der Vorspannung des Differenzverstärkers ist, um 3 dB größer als der Phasenfehler der LO-Signale (LO-I und LO-Q). Mithin ist der Phasenfehler bei dem Ausführungsbeispiel nach 1 um mehr als 5 dB kleiner als bei der bekannten Mischschaltung nach 9.

Es sei jedoch darauf hingewiesen, daß die bekannten Mischschaltungen nach den 8 und 9 nicht den Vorteil der Mischschaltungen nach 1 haben können. Bei der Mischschaltung nach 8 wird das HF-Eingangssignal einem I-Zweig-Mischer und einem Q-Zweig-Mischer über verschiedene Transistoren zugeführt, so daß die Amplitude des HF-Eingangssignals im I-Zweig-Mischer von der Amplitude des HF-Eingangssignals des Q-Zweig-Mischers abweichen kann. Dadurch entsteht ein Amplitudenfehler zwischen den ZF-Signalen ZF-I und ZF-Q. Die Mischschaltung nach 9 hat den Nachteil, daß eine Gleichvorspannung zwischen einem Gate- und einem Source-Anschluß eines Transistors der Differential-Transistorpaare 2a bis 2d von einer Gleichvorspannung des Differenzverstärkers 2e abhängt, und erstere ist im allgemeinen um etwa 0,2 V höher als letztere.

3 stellt das zweite Ausführungsbeispiel einer erfindungsgemäßen 90°-Phasenverschiebungsmischschaltung dar. Die Merkmale der Mischschaltung nach 3 bestehen im Vergleich zu der nach 1 darin, daß ein HF-Eingangsdifferenzverstärker unter Verwendung eines PMOS-Transistors anstelle eines NMOS-Transistors aufgebaut ist und daß ein Source-Anschluß eines HF-Eingangstransistors unmittelbar mit Source-Anschlüssen von Differential-Transistorpaaren verbunden ist, die ein Überlagerungssignal LO (ohne Kopplungskondensator) erhalten. Bei diesem Ausführungsbeispiel kann eine Betriebsvorspannung eines HF-Eingangsdifferenzverstärkers unabhängig von einer Betriebsvorspannung von Differential-Transistorpaaren sein, die ein Überlagerungssignal LO erhalten. Das Ausführungsbeispiel nach 3 hat daher eine ähnliche Wirkung wie die des Ausführungsbeispiels nach 1. Ferner wird bei dem Ausführungsbeispiel nach 3 kein ohmscher Verbraucherwiderstand ZL1 benutzt. Vielmehr wirkt eine Scheinwiderstandsschaltung 3c als Verbraucher. Dies ermöglicht es, den Phasenfehler eines ZF-Ausgangssignals (ZF-I und ZF-Q) gegenüber dem Ausführungsbeispiel nach 1 zu verringern.

4 stellt das dritte Ausführungsbeispiel der vorliegenden Erfindung dar. Das Ausführungsbeispiel nach 4 ist eine komplexe Mischschaltung mit einem realen Mischer und einem imaginären Mischer. Eine komplexe Mischschaltung hat den Vorteil, daß ein Phasenfehler und ein Amplitudenfehler eines Ausgangssignals klein sind.

Das Ausführungsbeispiel nach 4 weist zwei gleiche 90°-Phasenverschiebungsmischschaltungen gemäß 1 auf und hat den Vorteil, daß ein Überlagerungssignal LO und Verbraucher-Scheinwiderstand dem Real-Mischer und dem imaginären Mischer gemeinsam sind. Die ohmschen Vorwiderstände R und r sind auch bei dem Ausführungsbeispiel nach 4 vorhanden, aus Gründen der Vereinfachung der Figur aber nicht dargestellt.

Beide 90°-Phasenverschiebungsmischschaltungen nach 4 führen eine Multiplikation zweier HF-Signale mit 90°-Phasenverschiebungen in Gegentaktform und zweier Überlagerungssignale LA mit 90°-Phasenverschiebung in Gegentaktform aus. Da ein Verbraucher-Scheinwiderstand beiden gemeinsam ist, werden die ersten Produkte addiert und die anderen Produkte subtrahiert, um ein ZF-Ausgangssignal zu bilden.

Eine komplexe Mischschaltung hat den Vorteil, daß eine Fehlerkomponente in einem ZF-Ausgangssignal verringert wird, da eine Fehlerkomponente eines ZF-Ausgangssignals lediglich eine Produktkomponente einer Fehlerkomponente eines HF-Eingangssignals und einer Fehlerkomponente eines Überlagerungssignals LO ist, wie es in "CMOS Wireless Transceiver Design, Jan Crols und Michiel Steyaert, Kluwer Academic Publishers, S. 179" beschrieben ist.

Das Ausführungsbeispiel nach 4 hat eine ähnliche Wirkung wie das nach 1, nämlich daß ein Phasenfehler im Überlagerungssignal LO verringert wird. Mithin ist ein Fehler im ZF-Ausgangssignal erheblich niedriger.

Bei dem Ausführungsbeispiel nach 4 ist angenommen, daß ein HF-Eingangssignal in Gegentaktform vorliegt, so daß ein Differenzverstärker zur Umsetzung eines Gleichtakt-Eingangssignals in ein Gegentakt-Signal entfallen ist. Natürlich kann ein HF-Eingangssignal in Eintaktform (Gegentakt- oder unsymmetrischer Form) vorliegen, das mittels eines Differenzverstärkers 2e, wie bei dem Ausführungsbeispiel nach 1, umgesetzt wird.

5 stellt eine Mischschaltung dar, die gegenüber der nach 4 abgewandelt ist. Das Merkmal der Abwandlung nach 5 besteht darin, daß ZF-I die Summe aus dem Produkt von LO2-I und HF-I und dem Produkt aus LO2-Q und HF-Q ist, und daß ZF-Q die Differenz zwischen dem Produkt aus LO2-Q und HF-I und dem Produkt aus LO2-Q und HF-Q ist, während bei dem Ausführungsbeispiel nach 4 das Signal ZF-I die Differenz zwischen dem Produkt von LO2-I und HF-I und dem Produkt von LO2-Q und HF-Q und das Signal ZF-Q die Summe des Produkts von LO2-Q und HF-I und des Produkts von LO2-Q und HF-Q ist.

Ein Differential-Transistorpaar für den Empfang eines Überlagerungssignals LO besteht nach den 1, 4 und 5 aus NMOS-Transistoren. Eine Abwandlung kann darin bestehen, daß ein Differential-Transistorpaar aus PMOS-Transistoren besteht, wobei in diesem Falle das Betriebspotential und das Erdpotential vertauscht werden.

Bei obigen Ausführungsbeispielen und Abwandlungen wird eine Scheinwiderstandsschaltung oder ein Schwingkreis als Konstantstromquelle benutzt. Eine Abwandlung kann darin bestehen, daß die Konstantstromquelle eine Drosselspule oder eine HF-Drosselspule mit einer hohen Impedanz bei Betriebsfrequenz ist und gegenüber Gleichstrom praktisch kurzgeschlossen ist. Alternativ kann eine Scheinwiderstandsschaltung durch eine herkömmliche Stromquelle mit einem Transistor, der ein festes Gate-Potential aufweist, ersetzt werden.

Die vorliegende Mischschaltung kann einen Rundfunkempfänger mit einer hohen Spiegelfrequenzunterdrückung bilden, indem sie einen Phasenfehler in dem ZF-Ausgangssignal gegenüber dem in einem Überlagerungsausgangssignal verringert.

Wenn ein HF-Eingangssignal in Eintaktform oder Gleichtakt-(unsymmetrischer)Form zugeführt wird, muß es in die Gegentaktform umgesetzt werden. Nachstehend wird die Umsetzung eines Gleichtaktsignals in ein Gegentaktsignal beschrieben.

Bei der Umsetzung eines Gleichtaktsignals in ein Gegentaktsignal sollten die Umsetzverluste so gering wie möglich und zwei umgesetzte Signale möglichst genau im Gegentakt sein und einen möglichst kleinen Amplitudenfehler aufweisen.

10 stellt einen Differenzverstärker zur Umsetzung eines Eingangssignals Uein in Gleichtaktform in zwei Ausgangssignale Uaus1 und Uaus2 in Gegentaktform dar. In dieser Schaltung bilden die Transistoren M3 und M4 eine Stromspiegelschaltung, so daß der Transistor M3 als Konstantstromquelle wirkt. Zwischen Source-Anschluß des Transistors M3 und Erde liegt ein Schwingkreis K in Form einer Parallelschaltung aus einem Kondensator ZT und einer Spule LT, so daß die Impedanz des Schwingkreises K eine negative Rückführung (Gegenkopplung) bewirkt.

Dem Gate-Anschluß des einen Transistors M1 des Differenzverstärkers wird ein Eingangssignal Uein in Eintaktform und dem Gate-Anschluß des anderen Transistors M2 des Differenzverstärkers ein festes Bezugspotential Uvorsp zugeführt. An den Ausgängen der beiden Transistoren M1 und M2 werden die beiden Ausgangssignale Uaus1 und Uaus2 in Gegentaktform abgenommen.

Für die Impedanz ZT des Schwingkreises K ergibt sich die in 11 dargestellte Ersatzschaltung einer Konstantstromquelle mit dem Transistor M3 und dem Schwingkreis K für ein kleines Signal, das eine lineare Annäherung an den Arbeitspunkt des Schwingkreises erfüllt, wobei Ugs3 die Spannung zwischen dem Gate-Anschluß und dem Source-Anschluß des Transistors M3, Cgs3 die Kapazität zwischen dem Gate-Anschluß und dem Source-Anschluß des Transistors M3, Cgd3 die Kapazität zwischen dem Gate-Anschluß und dem Drain-Anschluß des Transistors M3 und rds3 der ohmsche Widerstand zwischen dem Drain-Anschluß und dem Source-Anschluß ist. Es sei angenommen, daß Zt = +∞ und |gm3·rds3| >> 1 annähernd für ein Signal erfüllt sind, dessen Frequenz nahe bei der Resonanzfrequenz des Schwingkreises K liegt. Für diesen Fall läßt sich einfach nachweisen, daß die Ausgangsimpedanz ZO = u/i ≈ 1/j&ohgr;Cgd3. Mit anderen Worten, die Stromquelle kann annähernd durch die Kapazität Cgd3 zwischen dem Gate-Anschluß und dem Drain-Anschluß des Transistors M3 ersetzt werden.

Ein Modell für ein kleines Signal des Gleichtakt-Gegentakt-Umsetzers nach 10 ist so ausgedrückt, wie es in 12 dargestellt ist. Dabei ist angenommen, daß die Gate-Breite des Transistors M1 gleich der Gate-Breite des Transistors M2 und die Gate-Breite des Transistors M3 k mal größer als die des Transistors M1 ist. Dieses Modell führt die folgenden Gleichzeitigkeitsgleichungen ein, wobei ein Index einen Parameter eines Transistors bezüglich einer Zahl (1 oder 2) der Transistoren M1 und M2 darstellt und Ugs1 die Spannung zwischen dem Gate-Anschluß und dem Source-Anschluß des Transistors M1 darstellt. Mit dem Symbol gm ist der Durchgangsleitwiderstand der Transistoren M1 und M2 bezeichnet, wobei angenommen ist, daß gm = gm1 = gm2 ist, da die Transistoren gleich groß sind. In ähnlicher Weise sind die Parameter Cgd, Cgs und rds, die sich auf die gleiche Größe beziehen, nicht mit einem Index versehen. j&ohgr;·Cgd(Uein – Uaus1) – Uaus1/ZL – gm(Uein + Ugs2) – (Ugs2 + Uaus1)/rds = 0 j&ohgr;·Cgs(Uein + Ugs2) + gm(Uein + Ugs2) + j&ohgr;(Cgs + k·Cgd)Ugs2 + gm·Ugs2 + (Ugs2 + Uaus1)/rds + (Ugs2 + Uaus2)/rds = 0 –j&ohgr;Cgd·Uaus2 – Uaus2/ZL – gm·Ugs2 – (Ugs2 + Uaus2)rds = 0

Wenn obige drei Gleichungen addiert werden, ergibt sich folgende Gleichung: Uaus1 + Uaus2 = j&ohgr;{Cgs(Uein + 2·Ugs2) + Cgd(Uein + k·Ugs2)}/(1/ZL + j&ohgr;Cgd), wobei die Ströme in den Transistoren M1 und M2 die gleiche Amplitude und entgegengesetzte Phasenlage haben. Daher gilt angenähert: Ugs2 = –Ugs2 = –Uein/2.

Mithin ist folgende Gleichung erfüllt: Uaus1 + Uaus2 ≈ 0,5j&ohgr;CgdUein(2 – k)(1/(ZL + j&ohgr;Cgd))

Man sieht daher, daß, wenn die Gate-Breite des Transistors M3 doppelt so groß wie die des Transistors M1 ist, ein Fehler der Differential-Ausgangssignale der Transistoren M1 und M2 infolge eines Fehlers der Ladung/Entladung der Kapazität zwischen dem Gate und der Drain der Transistoren M1 und M2 vollständig kompensiert wird durch die Ladung/Entladung der Kapazität zwischen dem Gate und der Drain des Transistors M3, so daß sich die vollständigen Differential-Ausgangssignale (Uaus1 + Uaus2 = 0) ergeben.

13 stellt das Ergebnis einer Simulation des Gleichtakt/Gegentakt-Umsetzers nach 10 bei 2,45 GHz mittels des Schaltungssimulators HSPICE dar, wobei auf der horizontalen Achse der Größenfaktor k des Transistors M3 und auf der vertikalen Achse das Verhältnis des Absolutwerts der Summe zweier Ausgangssignale (Uaus1 + Uaus2) zum Absolutwert eines der Ausgangssignale (Uaus1) in dB aufgetragen ist. Der Größenfaktor k ist das Verhältnis der Gate-Breite eines Transistors bei einer Stromquelle zur Gate-Breite eines Transistors eines Differential-Transistorpaares, und die Gate-Breite eines Stromquellentransistors ist k-mal größer als die Gate-Breite eines Transistors eines Differential-Transistorpaares. Es sei darauf hingewiesen, daß nach dem Diagramm in 13, wenn 1,5 < k < 3 ist, wünschenswerte Differential-Ausgangssignale erreicht werden. Bei einer aktuellen Schaltung ist der optimale Größenfaktor k etwa 2,2, da Ugs2 ≠ –Ugs1. Da der Scheinwiderstand des Schwingkreises K infolge des ohmschen Leitungswiderstands einen Realteil hat, nimmt die Güte Q des Schwingkreises ab, so daß, selbst wenn k = 2,2 ist, die Differential-Ausgangssignale nicht völlig fehlerfrei sind, sondern einen Amplitudenfehler von 2% haben.

14 stellt ein weiteres Simulationsergebnis des Gleichtakt/Gegentakt-Umsetzers nach 10 mittels des Schaltungssimulators HSPICE dar. Die Figur stellt die Zusammenhänge zwischen der Frequenz (auf der horizontalen Achse) und den Differential-Ausgangscharakteristiken (auf der vertikalen Achse) dar, wenn der Faktor k konstant gleich 2,0 ist. Es sei darauf hingewiesen, daß zwischen 2,4 GHz und 2,5 GHz der Wert auf der vertikalen Achse zwischen –31 dB und –33 dB liegt (Kurve (c)). Dies bedeutet, daß der Differential-Ausgangssignalfehler im Vergleich zu dem eines bekannten Gleichtakt/Gegentakt-Umsetzers (Kurve (a) oder Kurve (b)) um 14–20 dB niedriger ist.

Obwohl 14 zeigt, daß die Schaltung bei 2,4–2,5 GHz optimal ist, kann sie auch durch Änderung der Resonanzfrequenz des Schwingkreises K auf irgendeine andere Frequenz optimiert werden. Wenn ferner mehrere Resonanzkreise mit unterschiedlichen Resonanzfrequenzen in Reihe geschaltet werden, kann der Differenz-Verstärker eines Gleichtakt/Gegentakt-Umsetzers auch mit einer Vielzahl von Frequenzen betrieben werden.

Das Ausführungsbeispiel veranschaulicht den Fall, daß das Gate eines Stromquellentransistors M durch eine Stromspiegelschaltung vorgespannt ist. Dieses Gate kann durch irgendein anderes Vorspannungsmittel vorgespannt werden, z.B. durch einen Quellenspannungsteiler aus mehreren in Reihe geschalteten ohmschen Widerständen.

15 stellt eine Abwandlung des Differenz-Verstärkers für einen Gleichtakt/Gegentakt-Umsetzer dar. Die Merkmale der 15 bestehen darin, daß anstelle eines NMOS-Transistors ein PMOS-Transistor benutzt wird und das Betriebspotential und das Erdpotential umgekehrt sind. Die Wirkungsweise des Umsetzers nach 15 ist die gleiche wie die des Umsetzers nach 10.

Eine Abwandlung der Umsetzers nach den 10 und 15 kann darin bestehen, daß der Schwingkreis durch eine Drosselspule ersetzt ist.

16 stellt eine Kombination der 90°-Phasenverschiebungs-Mischschaltung nach 1 mit dem Umsetzer für ein Eintakt-Eingangssignal in ein Differential-Ausgangssignal nach 10 dar.

Nach 16 hat ein Differenz-Verstärker 2e zwei Transistoren 2e-1 und 2e-2, die auch mit M1 und M2 bezeichnet sind. Die Source-Anschlüsse der Transistoren M1 und M2 sind über einen weiteren Transistor M3 und eine Scheinwiderstandsschaltung oder einen Schwingkreis 3c geerdet. Dem Gate-Anschluß des Transistors M1 wird ein HF-Eintaktsignal zugeführt, während am Gate-Anschluß des anderen Transistors M2 eine feste Vorspannung Vorsp2 liegt, die ferner über einen ohmschen Widerstand am Gate-Anschluß des Transistors M1 liegt. Der Gate-Anschluß des Transistors M3 liegt ferner an einer weiteren Vorspannung Vorsp1. Die Gate-Anschlüsse der Transistoren M1 und M2 liegen über einen Verbraucher ZL1 an einem Betriebspotential UB. Die Differential-Ausgangssignale in Gegentaktform werden an den Drain-Anschlüssen der Transistoren M1 und M2 abgenommen und entsprechen den Ausgangssignalen an den Drain-Anschlüssen der Transistoren 2e-1 und 2e-2 in 1. Die Schaltungsanordnung nach 16 bewirkt daher die Umsetzung eines HF-Eintakt-Eingangssignals in ein Differentialsignal an der Eingangsstufe einer 90°-Phasenverschiebungs-Mischschaltung.

In ähnlicher Weise stellt 17 die Kombination der 3 und 15 dar, wobei ein PMOS-Transistor benutzt wird.

Aus Vorstehendem ist mithin nunmehr ersichtlich, daß eine neue und verbesserte Mischschaltung erfunden wurde. Es versteht sich jedoch, daß die offenbarten Ausführungsbeispiele lediglich illustrativ sind und den Schutzumfang der Erfindung nicht einschränken sollen. Diesbezüglich sollte mithin auf die beigefügten Patentansprüche zu Ermittlung des Schutzumfangs der Erfindung Bezug genommen werden.


Anspruch[de]
90°-Phasenverschiebungs-Mischschaltung, die ein HF-Eingangssignal (HF), ein erstes Überlagerungssignal (LO-I) in Differentialform und ein zweites Überlagerungssignal (LO-Q) mit der gleichen Frequenz und 90°-Phasenverschiebung wie das erste Überlagerungssignal in Differentialform empfängt und ein erstes und ein zweites Ausgangs-Zwischenfrequenzsignal (ZF-I, ZF-Q), dessen Frequenz die Differenz zwischen der Frequenz des HF-Eingangssignals und der Frequenz des Überlagerungssignals ist, erzeugt, wobei die Mischschaltung aufweist:

einen Differenzverstärker (2e) mit einem Paar Transistoren (2e-1, 2e-2), die das HF-Eingangssignal an einem Gate-Anschluß des einen Transistors empfangen und Differenzausgangssignale an dem Drain-Anschluß jedes Transistors erzeugen, wobei jeder Drain-Anschluß jeweils über einen Verbraucher (ZL1, ZL1) an einem ersten Betriebspotential (UB) angeschlossen ist und ein Source-Anschluß des einen der beiden Transistoren (2e-1, 2e-2) mit dem Source-Anschluß des anderen Transistors und mit einem zweiten Betriebspotential verbunden ist,

wobei ein erstes Differential-Transistorpaar (2a) und ein zweites Differential-Transistorpaar (2b) das erste Überlagerungssignal an einem Gate-Anschluß jedes Transistors jedes Transistorpaares empfangen, ein Drain-Anschluß des ersten Transistors (2a-1, 2b-1) jedes Differential-Transistorpaares (2a, 2b) mit dem ersten Betriebspotential (UB) über einen ersten Verbraucher (ZL2) verbunden ist, ein Drain-Anschluß des zweiten Transistors (2a-2, 2b-2) jedes Differential-Transistorpaares (2a, 2b) mit dem ersten Betriebspotential (UB) über einen zweiten Verbraucher (ZL2) verbunden ist und der erste und zweite Verbraucher ein erstes ZF-Ausgangssignal (ZF-I) in Differentialform erzeugt,

wobei ein drittes Differential-Transistorpaar (2c) und ein viertes Differential-Transistorpaar (2d) das zweite Überlagerungssignal an einem Gate-Anschluß jedes Transistors jedes Differential-Transistorpaares empfangen, ein Drain-Anschluß des ersten Transistors (2c-1, 2d-1) jedes Differential-Transistorpaares (2c, 2d) mit der ersten Betriebsspannung (UB) über einen dritten Verbraucher (ZL) verbunden ist, ein Drain-Anschluß des zweiten Transistors (2c-2, 2d-2) jedes Differential-Transistorpaares mit dem ersten Betriebspotential (UB) über einen vierten Verbraucher (ZL2) verbunden ist und der dritte und der vierte Verbraucher ein zweites ZF-Ausgangssignal (ZF-Q) in Differentialform bilden, wobei das zweite ZF-Ausgangssignal eine Phasenverschiebung von 90° gegenüber dem ersten ZF-Ausgangssignal aufweist,

dadurch gekennzeichnet,

daß die Source-Anschlüsse der Transistoren (2e-1, 2e-2) des Differenzverstärkers (2e) mit dem zweiten Betriebspotential über eine dritte Scheinwiderstandsschaltung (3c) verbunden sind,

daß die Source-Anschlüsse der Transistoren des ersten Differential-Transistorpaares (2a) und die Source-Anschlüsse der Transistoren des dritten Differential-Transistorpaares (2c) miteinander, mit einem Ausgang eines ersten Transistors (2e-1) des Differenzverstärkers (2e) und mit dem zweiten Betriebspotential über eine erste Scheinwiderstandsschaltung (3a) verbunden sind,

daß die Source-Anschlüsse der Transistoren des zweiten Differential-Transistorpaares (2b) und die Source-Anschlüsse der Transistoren des vierten Differential-Transistorpaares (2d) miteinander, mit einem Ausgang des zweiten Transistors (2e-2) des Differenzverstärkers (2e) und mit dem zweiten Betriebspotential über eine zweite Scheinwiderstandsschaltung (3b) verbunden sind,

daß ein erstes Vorspannungsmittel zum Anlegen einer ersten Vorspannung an einen Gate-Anschluß jedes Transistors der Differenz-Transistorpaare und ein zweites Vorspannungsmittel zum Anlegen einer zweiten Vorspannung an einen Gate-Anschluß jedes Transistors des Differenzverstärkers unabhängig von dem ersten Vorspannungsmittel vorgesehen sind und

daß jede der Scheinwiderstandsschaltungen eine hohe Impedanz gegenüber der Betriebsfrequenz gegenüber des Strommischers hat und für Gleichstrom kurzgeschlossen ist.
90°-Phasenverschiebungsmischschaltung nach Anspruch 1, bei der jede der Scheinwiderstandsschaltungen durch eine Parallelschaltung aus einem Kondensator und einer Drosselspule gebildet ist und mit der Frequenz des HF-Eingangssignals und des Überlagerungssignals im wesentlichen in Resonanz ist. 90°-Phasenverschiebungsmischschaltung nach Anspruch 1, bei der jede der Scheinwiderstandsschaltungen durch eine Drosselspule gebildet ist. 90°-Phasenverschiebungsmischschaltung nach Anspruch 1, bei der jeder der Transistoren ein NMOS-Transistor ist. 90°-Phasenverschiebungsmischschaltung nach Anspruch 1, bei der jeder der Transistoren des Differenzverstärkers ein PMOS-Transistor und jeder Transistor der Differential-Transistorpaare ein NMOS-Transistor ist. 90°-Phasenverschiebungsmischschaltung nach Anspruch 1, bei der das HF-Eingangssignal in Differentialform vorliegt und dem Gate-Anschluß jedes Transistors des Differenzverstärkers zugeführt wird. 90°-Phasenverschiebungsmischschaltung nach Anspruch 1, bei der das HF-Eingangssignal in Eintaktform vorliegt und einem Gate-Anschluß des einen Transistors der Transistoren des Differenzverstärkers zugeführt wird, ein Gate-Anschluß des anderen Transistors des Differenzverstärkers mit einer festen Vorspannung (Uvorsp2) verbunden ist und ein zusätzlicher Transistor (M3) mit einem Gate-Anschluß, der eine feste Vorspannung (Uvorsp1) erhält, zwischen den Source-Anschlüssen der Transistoren des Differenzverstärkers und der dritten Scheinwiderstandsschaltung eingefügt ist. 90°-Phasenverschiebungsmischschaltung nach Anspruch 7, bei der die Gate-Anschluß-Breite des zusätzlichen Transistors (M3) k-mal größer als die der anderen Transistoren des Differenzverstärkers ist und der Wert k im Bereich zwischen 1 und 3 liegt. 90°-Phasenverschiebungsmischschaltung nach Anspruch 1, bei der der Ausgang jedes Transistors des Differenzverstärkers (2e) mit den Source-Anschlüssen entsprechender Differential-Transistorpaare über einen Kondensator verbunden ist. Komplexe Mischschaltung, die aufweist:

ein erstes, ein zweites, ein drittes und ein viertes Differential-Transistorpaar, die jeweils ein erstes Überlagerungssignal (LO2-I) in Differentialform empfangen,

ein fünftes, ein sechstes, ein siebtes und ein achtes Differential-Transistorpaar, die jeweils ein zweites Überlagerungssignal (LO2-Q) in Differentialform empfangen, das gegenüber dem ersten Überlagerungssignal um 90° phasenverschoben ist,

eine erste, eine zweite, eine dritte und eine vierte Scheinwiderstandsschaltung (3), die jeweils als Konstantstromquelle arbeiten, und

einen ersten, einen zweiten, einen dritten und einen vierten Verbraucher, die alle die gleiche Impedanz aufweisen,

wobei ein Drain-Anschluß des einen Transistors des ersten, zweiten, siebten und achten Differential-Transistorpaares mit einem ersten Betriebspotential (UB) jeweils über einen ersten und einen zweiten Verbraucher (ZL3, ZL3) verbunden ist,

ein Drain-Anschluß des einen Transistors des dritten, vierten, fünften und sechsten Differential-Transistorpaares mit dem ersten Betriebspotential jeweils über einen dritten und einen vierten Verbraucher (ZL3, ZL3) verbunden ist,

ein Source-Anschluß eines Transistors des ersten und des dritten Differential-Transistorpaares miteinander und mit einem zweiten Betriebspotential verbunden sind,

ein Source-Anschluß eines Transistors des zweiten und des vierten Differential-Transistorpaares miteinander und mit dem zweiten Betriebspotential verbunden sind,

ein Source-Anschluß eines Transistors des fünften und des siebten Differential-Transistorpaares miteinander und mit dem zweiten Betriebspotential verbunden sind,

ein Source-Anschluß eines Transistors des sechsten und des achten Differential-Transistorpaares miteinander und mit dem zweiten Betriebspotential verbunden sind,

ein erstes ZF-Ausgangssignal (ZF-I) in Differentialform an einer Verbindung des ersten Verbrauchers mit entsprechenden Differential-Transistorpaaren und einer Verbindung des zweiten Verbrauchers mit entsprechenden Differential-Transistorpaaren gebildet wird und

ein zweites ZF-Ausgangssignal (ZF-Q) in Differentialform mit einer Phasenverschiebung von 90° gegenüber dem ersten ZF-Ausgangssignal an einer Verbindung des dritten Verbrauchers mit entsprechenden Differential-Transistorpaaren und einer Verbindung des vierten Verbrauchers mit entsprechenden Differential-Transistorpaaren gebildet wird,

dadurch gekennzeichnet, daß

ein erstes HF-Eingangssignal (HF-I) in Differentialform der Verbindung der Source-Anschlüsse des ersten Differential-Transistorpaares mit der ersten Scheinwiderstandsschaltung und der Verbindung der Source-Anschlüsse des zweiten Differential-Transistorpaares mit der zweiten Scheinwiderstandsschaltung zugeführt wird,

ein zweites HF-Eingangssignal (HF-Q) in Differentialform mit einer Phasenverschiebung von 90° gegenüber dem ersten HF-Eingangssignal (HF-I) der Verbindung der Source-Anschlüsse des fünften Differential-Transistorpaares mit der dritten Scheinwiderstandsschaltung und der Verbindung der Source-Anschlüsse des sechsten Differential-Transistorpaares mit der vierten Scheinwiderstandsschaltung zugeführt wird,

die Source-Anschlüsse des ersten und des dritten Differential-Transistorpaares mit dem zweiten Betriebspotential über die erste Scheinwiderstandsschaltung verbunden sind,

die Source-Anschlüsse des zweiten und des vierten Differential-Transistorpaares mit dem zweiten Betriebspotential über die zweite Scheinwiderstandsschaltung verbunden sind,

die Source-Anschlüsse des fünften und des siebten Differential-Transistorpaares mit dem zweiten Betriebspotential über die dritte Scheinwiderstandsschaltung verbunden sind und

die Source-Anschlüsse des sechsten und des achten Differential-Transistorpaares mit dem zweiten Betriebspotential über die vierte Scheinwiderstandsschaltung verbunden sind.
Komplexe Mischschaltung nach Anspruch 10, bei der jede der Scheinwiderstandsschaltungen durch eine Parallelschaltung aus einem Kondensator und einer Drosselspule gebildet sind und im wesentlichen mit der Frequenz des HF-Eingangssignals und des Überlagerungssignals in Resonanz ist. Komplexe Mischschaltung nach Anspruch 10, bei der jede der Scheinwiderstandsschaltungen durch eine Drosselspule gebildet ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com