PatentDe  



Beschreibung[de]

Die vorliegende Erfindung betrifft Halbleiterspeicher und die Programmierung einer nichtflüchtigen, electrically erasable programmable read-only memory, EEPROM, Zelle.

Das Programmieren eines Informations-Bit einer nicht flüchtigen EEPROM-Zelle erfordert normalerweise eine verhältnismäßig lange Zeitspanne. Um eine so genannte Single-Bit- oder Multi-Bit-Speicherzelle zu programmieren, wird elektrische Ladung in ein Gebiet der Speicherzelle injiziert und dort gespeichert, sodass die Ladung in diesem Gebiet eingefangen ist. Durch Injizieren und Speichern oder durch Nicht-Injizieren und Nicht-Speichern der elektrischen Ladung in das die Ladung einfangende Gebiet wird eine binäre Information programmiert, die später aus der Speicherzelle ausgelesen werden kann. Speicher nach diesem Prinzip werden auch als Flash-Speicher bezeichnet.

Dieses Programmierverfahren umfasst normalerweise mindestens zwei Schritte, nämlich in einem ersten Schritt eine Beaufschlagung mit einem Programmierpuls, gefolgt von einer Verifikation der Programmierung in einem zweiten Schritt. Während des Schritts des Programmierpulses wird die elektrische Ladung in die Speicherzelle injiziert und dort gespeichert, beispielsweise durch Ausnutzen des heißen Elektronen-Effekts oder durch Ausnutzen des Fowler-Nordheim-Tunneleffekts. Der Verifikationsschritt der Programmierung ermöglicht es, zu testen, ob der Programmierschritt erfolgreich war oder nicht.

In dem Dokument US 6,396,742 B1 ist eine Programmierung einer Speicherzelle mit nachfolgender Verifikation beschrieben. Dort wird vorgeschlagen, einen Zustand einer Zelle zu programmieren und nachfolgend zu verifizieren, ob die Schwellenspannung innerhalb eines gewünschten Spannungsbereichs liegt. Wenn die gewünschte Schwellenspannung nicht erreicht ist, wird die Zelle mit einer vorbestimmten Anzahl zusätzlicher Programmierpulse beaufschlagt.

Aufgrund der Anwendung mehrerer Programmierpulse einschließlich nachfolgender Verifikationsschritte dauert es verhältnismäßig lange Zeit, um die Zelle zu programmieren. Außerdem muss ein Kompromiss gefunden werden zwischen der Genauigkeit der erreichten Schwellenspannung der Speicherzelle einerseits und der Menge und Auflösung der benötigten Programmier- und Verifikationsschritte andererseits.

Das Dokument DE 198 60 506 A1 betrifft ein System und Verfahren zur Programmierung eines EEPROM. Für die Speicherzellen ist eine Einrichtung zur Stromüberwachung vorgesehen.

Es ist Aufgabe der vorliegenden Erfindung, die Programmierzeit einer nicht flüchtigen Speicherzelle zu beschleunigen und hierzu ein Verfahren und eine Anordnung anzugeben.

Bezüglich des Verfahrens wird die Aufgabe durch ein Verfahren mit den Schritten gemäß Anspruch 1 gelöst.

Die Anordnung gemäß Anspruch 11 löst die Aufgabe bezüglich des Gegenstands.

Vorteilhafte Ausgestaltungen und Weiterbildungen des vorgeschlagenen Prinzips sind jeweils Gegenstand der abhängigen Patentansprüche.

Gemäß einer Ausführung des vorgeschlagenen Prinzips ist ein Verfahren zur Programmierung einer so genannten electrically erasable programmable read-only memory, EEPROM-Zelle, bereitgestellt, die das Speichern zumindest eines Informations-Bit ermöglicht. Die Speicherzelle hat ein Gebiet zum Einfangen von Ladung. Das Verfahren umfasst einen Schritt einer Programmierung eines Informations-Bit durch Injizieren und Speichern elektrischer Ladung in dem Gebiet zum Einfangen der Ladung mit einem Programmiersignal. Dabei wird die Speicherzelle in einem ersten Zeitintervall mit einer festen Spannung des Programmiersignals beaufschlagt, während in einem nachfolgenden Zeitintervall die Speicherzelle mit einem Konstantstrom des Programmiersignals beaufschlagt wird.

Derartige Speicherzellen werden auch als Flash-Speicherzellen bezeichnet.

Gemäß dem beschriebenen Verfahren ist eine Zellenprogrammierung in zwei Phasen vorgeschlagen, umfassend eine erste Phase, in der eine feste Drain-Spannung angelegt wird und umfassend eine nachfolgende zweite Phase, in der der Programmierstrom konstant ist. Während der zweiten Phase nimmt die Drain-Spannung langsam zu aufgrund der bereits injizierten Ladungen.

Dies beschleunigt die zur Programmierung der Speicherzelle benötigte Zeit.

Gemäß einer bevorzugten Ausführung entspricht der Konstantstrompegel, der während des zweiten Zeitintervalls angelegt wird, demjenigen Strompegel, der am Ende des ersten Zeitintervalls erreicht wird. Dementsprechend wird am Ende des ersten Zeitintervalls der Strom, der bei fester Drain-Spannung fließt, fixiert, sodass während des zweiten Zeitintervalls ein Konstantstrom bereitgestellt ist, während im zweiten Zeitintervall die Spannung des Programmiersignals Strom schwebend ist.

Gemäß einer anderen bevorzugten Ausführung des vorgeschlagenen Prinzips wird eine Spannungsänderung eines Programmiersignals, das einen konstanten Strom hat, während des zweiten Zeitintervalls gemessen. Die Spannung des Programmiersignals mit konstantem Strom ist abhängig von dem programmierten Zutand der Speicherzelle. Die Spannung variiert während des zweiten Zeitintervalls in Abhängigkeit von beispielsweise der Schwellenspannung der Speicherzelle.

Entsprechend einer bevorzugten Weiterbildung wird der Schritt der Programmierung des Informations-Bit durch Injizieren und Speichern elektrischer Ladung in dem Gebiet zum Einfangen elektrischer Ladung dann beendet, wenn der Betrag der Spannungsänderung, der während des zweiten Zeitintervalls auftritt, einen vorbestimmten Schwellenwert überschreitet. Der vorbestimmte Schwellenwert kann beispielsweise abhängig von einer gewünschten Schwellenspannung der Speicherzelle sein, die die Speicherzelle nach der Programmierung hat.

Dies führt mit Vorteil zu einer Einstellbarkeit der Schwellenspannung unmittelbar während des Programmierens. Die Zeit, die zur Programmierung benötigt wird, ist verkürzt und damit die Programmierung beschleunigt, da der Schritt des Messens der aktuellen Schwellenspannung nicht mehr benötigt wird. Mit dem vorgeschlagenen Prinzip ist daher ein Konzept des Schritts der Programmierung einer nicht flüchtigen Speicherzelle mit eigener Zeitsteuerung bereitgestellt.

Gemäß einer anderen bevorzugten Ausführung ist der vorgegebene Schwellwert vorbestimmt als Funktion einer gewünschten Schwellenspannung der Speicherzelle nach der Programmierung.

Gemäß einer noch anderen Ausführung ist die EEPROM-Zelle ausgebildet, um zwei Bit binärer Information zu speichern. Die Messung der Ladung, die in dem zu programmierenden Bit gefangen ist, wird durch Messung der Spannungsänderung des Programmiersignals mit Konstantstrom durchgeführt. Das zu programmierende Bit wird dabei dazu benutzt, den Zustand zu überwachen, der sich durch die Programmierung der Speicherzelle ergibt, unmittelbar während des Schritts der Programmierung der Speicherzelle.

Gemäß einer anderen Ausführung des vorgeschlagenen Prinzips ist eine Anordnung mit einer EEPROM-Zelle bereitgestellt, die dazu ausgelegt ist, zumindest ein Informations-Bit zu speichern. Die Speicherzelle hat ein Gebiet zum Einfangen von Ladung. Die Anordnung umfasst einen Programmiersignalgenerator, der mit der Speicherzelle gekoppelt und ausgelegt ist zum Abgeben eines Programmiersignals mit fester Spannung während eines ersten Zeitintervalls und zum Abgeben, eines Programmiersignals mit konstantem Strom zur Programmierung des Informations-Bits durch Injizieren und Speichern elektrischer Ladung in dem Gebiet zum Einfangen von Ladung in einem zweiten Zeitintervall nachfolgend dem ersten Zeitintervall.

Gemäß einer anderen bevorzugten Ausführung ist der Programmiersignalgenerator so ausgeführt, dass der Konstantstrom, der während des zweiten Zeitintervalls angelegt wird, dem Strompegel entspricht, der am Ende des ersten Zeitintervalls erreicht ist.

Gemäß einer anderen Ausführung sind Mittel vorgesehen zum Messen einer Spannungsänderung des Programmiersignals mit konstantem Strom während des zweiten Zeitintervalls.

Bevorzugt umfasst die Anordnung Mittel zum Vergleichen eines Betrags der Spannungsänderung des Programmiersignals mit konstantem Strom während des zweiten Zeitintervalls mit einer vorbestimmten Schwellenspannung. Die Anordnung umfasst dabei bevorzugt Mittel zum Beenden der Programmierung der Speicherzelle dann, wenn die Größe der Spannungsänderung des Programmiersignals während des zweiten Zeitintervalls die vorbestimmte Schwellenspannung überschreitet.

Gemäß einer anderen bevorzugten Weiterbildung umfasst die Anordnung eine Steuereinheit. Die Steuereinheit erzeugt ein Steuersignal zum Umschalten zwischen dem ersten Zeitintervall und dem zweiten Zeitintervall. Die Steuereinheit kann Mittel zum Vorbestimmen des Zeitintervalls umfassen, welches die Dauer des ersten Zeitintervalls vorgibt.

Gemäß einer Ausführung des vorgeschlagenen Prinzips ist ein Verfahren zur Programmierung einer EEPROM-Zelle vorgesehen, die zum Speichern zweiter binärer Informations-Bits ausgelegt ist. Die Speicherzelle hat ein erstes Gebiet, das an einen Source-Anschluss angeschlossen ist, und ein zweites Gebiet, das mit einem Drain-Anschluss verbunden ist. Die Speicherzelle hat einen Kanal zwischen beiden Gebieten und eine Gate-Elektrode über dem Kanal, die aber davon durch ein Gebiet zum Einfangen von Ladung beabstandet ist. Das Gebiet zum Einfangen von Ladung ist zwischen Isolierschichten angeordnet. Das Verfahren umfasst einen Schritt einer Programmierung eines ersten Bit durch Injizieren und Speichern elektrischer Ladung in dem Gebiet zum Einfangen elektrischer Ladung durch Anlegen einer festen Spannung während eines ersten Zeitintervalls an den Drain-Anschluss und den Gate-Anschluss. In einem nachfolgenden zweiten Zeitintervall wird ein konstanter Strom an den Drain-Anschluss angelegt. Der Gate-Anschluss ist dabei an fester Spannung angeschlossen. Der Source-Anschluss kann an einen Referenzpotenzialanschluss angeschlossen sein.

Gemäß einer bevorzugten Weiterbildung ist das Gebiet zum Einfangen von Ladung von zwei isolierenden Schichten umgeben und als Oxid-Nitrid-Oxid, ONO-Struktur ausgebildet. Die Speicherzelle ist dabei bevorzugt eine so genannte Zwei-Bit-Flash-EEPROM-Zelle. Zwischen den zwei isolierenden Schichten ist bevorzugt eine nicht leitende dielektrische Schicht angeordnet, die als Medium zum Einfangen elektrischer Ladung ausgebildet ist. Die zwei einzelnen Bit werden in physikalisch verschiedenen Gebieten des Gebiets zum Einfangen von Ladung gespeichert.

Gemäß einer bevorzugten Weiterbildung des Verfahrens entspricht der Konstantstrom, der während des zweiten Zeitintervalls angelegt wird, dem Strom, der am Ende des ersten Zeitintervalls erreicht wird.

Gemäß einer anderen bevorzugten Weiterbildung des Verfahrens wird während des zweiten Zeitintervalls eine Spannungsänderung des Programmiersignals mit konstantem Strom gemessen, indem das zweite Bit der Speicherzelle gelesen wird.

Gemäß einer noch anderen Weiterbildung des vorgeschlagenen Verfahrens wird der Schritt des Programmieren des ersten Bit durch Injizieren und Speichern elektrischer Ladung in das Gebiet zum Einfangen von Ladung dann beendet, wenn die Größe der Spannungsänderung während des zweiten Zeitintervalls einen vorbestimmten Schwellenwert erreicht.

Der vorbestimmte Schwellenwert wird dabei bevorzugt als Funktion einer gewünschten Schwellenspannung der Speicherzelle vorgegeben.

Gemäß einer Ausführung des vorgeschlagenen Prinzips ist eine Anordnung vorgesehen mit einer EEPROM-Speicherzelle, ausgelegt zum Speichern zwei binärer Informations-Bits und mit einem ersten Gebiet, das mit einem Source-Anschluss verbunden ist, und mit einem zweiten Gebiet, das mit einem Drain-Anschluss verbunden ist. Die Speicherzelle hat einen Kanal zwischen den beiden Gebieten und eine Gate-Elektrode über dem Kanal, aber davon durch ein Gebiet zum Einfangen von Ladung beabstandet. Das Gebiet zum Einfangen von Ladung ist zwischen isolierenden Schichten angeordnet. Die Anordnung umfasst einen Programmiersignalgenerator, der mit dem Drain-Anschluss der Speicherzelle verbunden und ausgelegt ist zum Abgeben eines Programmiersignals mit fester Spannung während eines ersten Zeitintervalls und zum Abgeben eines Konstantstroms in einem zweiten Zeitintervall nach dem ersten Zeitintervall ein Programmiersignal zur Programmierung eines ersten Bit der Speicherzelle durch Injizieren und Speichern elektrischer Ladung in dem Gebiet zum Einfangen elektrischer Ladung. Der Gate-Anschluss der Speicherzelle ist dabei auf feste Spannung gelegt.

Der Source-Anschluss kann an einen Referenzpotenzialanschluss angeschlossen sein. Der Referenzpotenzialanschluss kann ein Masseanschluss sein.

Die Speicherzelle kann eine ONO-Struktur umfassen, wobei das Gebiet zum Einfangen von Ladung von einer nicht leitenden dielektrischen Schicht umfasst ist.

Um das andere Bit der Zwei-Bit-Zelle zu programmieren, muss die Polarität umgekehrt werden. Das bedeutet, dass das Programmiersignal an den Source-Anschluss anstelle des Drain-Anschlusses angelegt wird.

Gemäß einer bevorzugten Weiterbildung ist der Programmiersignalgenerator so ausgebildet, dass der Konstantstrom während des zweiten Zeitintervalls in seiner Höhe dem Strompegel des Programmiersignals am Ende des ersten Zeitintervalls entspricht.

Gemäß einer anderen bevorzugten Weiterbildung umfasst die Anordnung Mittel zum Messen einer Spannungsänderung des Programmiersignals mit konstantem Strom während des zweiten Zeitintervalls.

Gemäß einer noch anderen bevorzugten Weiterbildung umfasst die Anordnung Mittel zum Vergleichen eines Betrags der Spannungsänderung des Programmiersignals bei konstantem Strom während des zweiten Zeitintervalls mit einer vorbestimmten Schwelle. Die Anordnung umfasst außerdem Mittel zum Beenden der Programmierung der Speicherzelle, wenn die Größe der Spannungsänderung des Programmiersignals während des zweiten Zeitintervalls eine vorbestimmte Schwelle überschreitet.

Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand von Zeichnungen näher erläutert.

Es zeigen:

1 eine beispielhafte Anordnung mit EEPROM-Zelle und Programmiersignalgenerator nach dem vorgeschlagenen Prinzip,

2 anhand eines beispielhaften Diagramms den Drain-Strom und die Drain-Spannung über der Zeit,

3 anhand eines beispielhaften Diagramms den Verlauf des Drain-Stroms und der Drain-Spannung über der Zeit,

4 ein Beispiel der Struktur einer Zwei-Bit-Flash-EEPROM-Zelle,

5 ein erstes Beispiel eines Schaltplans zur Erzeugung eines Programmiersignals und

6 ein zweites Beispiel eines Schaltplans zur Erzeugung eines Programmiersignals.

Nachfolgend tragen gleiche oder gleich wirkende Teile gleiche Bezugszeichen.

1 zeigt eine Anordnung mit einer so genannten electrically erasable programmable read-only memory, EEPROM-Zelle 1 und einem Programmiersignalgenerator 2. Die EEPROM-Zelle 1 kann ein oder zwei binäre Informations-Bits speichern. Diese Speicherzelle 1 hat ein erstes Gebiet, das an einen Source-Anschluss 3 angeschlossen ist, und ein mit einem Drain-Anschluss 4 verbundenes zweites Gebiet. Ein Kanal der Speicherzelle 1 ist zwischen den beiden Gebieten angeordnet. Eine Gate-Elektrode 5 ist über dem Kanal, aber von diesem getrennt angeordnet. Die Gate-Elektrode 5 ist an einen Gate-Anschluss 6 angeschlossen. Ein Gebiet zum Einfangen von Ladung, englisch: charge-trapping region, ist zwischen zwei isolierenden Schichten angeordnet, wie nachfolgend noch näher anhand von 3 erläutert. Der Programmiersignalgenerator ist mit dem Drain-Anschluss 4 verbunden. Während der Gate-Anschluss 6 auf eine feste Spannung gelegt ist, ist der Source-Anschluss 3 mit einem Bezugspotenzialanschluss 8 verbunden. Der Programmiersignalgenerator 2 ist eingerichtet zum Abgeben eines Programmiersignals mit fester Spannung in einem ersten Zeitintervall und zum Abgeben eines Programmiersignals mit Konstantstrom in einem zweiten, nachfolgenden Zeitintervall, jeweils zum Programmieren eines ersten Bit der Speicherzelle 1 durch Injizieren und Speichern elektrischer Ladung in dem Gebiet zum Einfangen der Ladung. Das Gebiet zum Einfangen der Ladung bezüglich des ersten Bit der Speicherzelle ist mit Bezugszeichen 7 versehen. Der Programmiersignalgenerator 2 umfasst weiterhin Mittel zum Messen der Drain-Spannung während des zweiten Zeitintervalls, nämlich der Konstantstromphase.

Der Programmiersignalgenerator ist ausgelegt zum Vergleichen der aktuellen Drain-Spannung während des zweiten Zeitintervalls, vermindert um die Drain-Spannung während der Konstantspannungsphase, mit einer vorgegebenen Schwelle eines Betrags einer Drain-Spannungszunahme &Dgr;VD. Die vorgegebene Schwelle ist als Funktion einer gewünschten Schwellenspannung der Zelle 1 definiert. Gemäß dieser Ausführung ist die Speicherzelle eine Zwei-Bit-Flash-Speicherzelle.

Mit Bezug auf den Schaltkreis gemäß 1 kann das erste Bit, das so genannte rechte Bit der Zelle, programmiert werden, während der Drain-Anschluss mit der Programmiersignalquelle verbunden ist. Die angelegte Drain-Spannung ist so eingestellt, dass eine Erzeugung heißer Ladungsträger möglich ist. Nach dem ersten Zeitintervall mit fester Spannung zur Erzeugung heißer Ladungsträger wird der Programmierstrom festgehalten und nachfolgend eine Änderung der Drain-Spannung beobachtet. Der Startwert der Drain-Spannung ist demnach als zu kompensierender Offset zu betrachten. Aus diesem Grund wird nur die Veränderung der Drain-Spannung erfasst. Die Drain-Spannung steigt während des zweiten Zeitintervalls langsam an. Dies ist durch die injizierten Ladungen bedingt. Die injizierten Ladungen haben Einfluss auf die elektrische Abschirmung des Kanals der Zelle nahe an den Grenzen. Dies ist ein Effekt zweiter Ordnung, aber ist im Bereich von einigen mV zu beobachten. Wenn die vorgebbare Schwelle der Menge der Spannungsänderung der Drain-Spannung &Dgr;VD überschritten ist, wird der Programmierzyklus beendet. Mit anderen Worten kann die Erfassung einer Veränderung der Drain-Spannung interpretiert werden als ein Auslesen des zu programmierenden Bit der Zwei-Bit-Flash-Memory-Zelle gemäß 1. Um dieses Bit auszulesen, wird eine Drain-Spannung an den Drain-Anschluss angelegt.

Somit ist eine Einstellung der Schwellenspannung der Speicherzelle bezüglich des zu programmierenden Bit unmittelbar während dessen Programmierung möglich. Daher ist vorliegend ein Konzept mit eigener Zeitsteuerung der Programmierung bereitgestellt. Es sind keine nachfolgenden Testschritte nötig, um zu verifizieren, ob die Schwellenspannung nach Beaufschlagen mit dem Programmierpuls innerhalb gewünschter oberer und unterer Schranken liegt. Statt dessen wird die Drain-Spannung direkt während der zweiten Phase der Programmierung überwacht. Durch Vorbestimmen einer gewünschten Menge der Änderung der Drain-Spannung während des zweiten Zeitintervalls kann eine gewünschte Schwellenspannung der Speicherzelle eingestellt werden. Dies erfolgt sehr genau, sodass keine zusätzlichen Schritten zum Testen oder Verifizieren nötig sind. Folglich ist die Programmierzeit beschleunigt.

Wenn mehr als eine Speicherzelle vorhanden sind, beispielsweise bei einem Speicherzellenfeld, ist es möglich, die Verteilung oder Streuung der Schwellenspannung in einfacher Weise zu steuern gemäß dem oben vorgeschlagenen Prinzip.

Als zusätzlicher Vorteil ist während der Programmierung eine Einsparung von elektrischer Energie erzielt.

2 zeigt anhand eines beispielhaften Diagramms den Drain-Strom ID und die Drain-Spannung VD über der Zeit. Während des ersten Zeitintervalls &PHgr;1 ist das Programmiersignal ein Signal mit Konstantspannung. Folglich ist während des ersten Zeitintervalls &PHgr;1 die Drain-Spannung VD konstant bei dem Pegel VD1. Während der ersten Phase steigt der Drain-Strom sehr schnell an, bis er ein Maximum erreicht, und fällt dann langsam ab. Bevor die gewünschte Programmierung der Zelle beendet wäre, wird die erste Phase &PHgr;1 beendet und es schließt sich eine zweite Phase an. Während der zweiten Phase &PHgr;2 ist der Drain-Strom bei dem Pegel am Ende der ersten Phase fixiert. Dies führt zu einem konstanten Drain-Strom ID während der gesamten zweiten Phase. Als Konsequenz von Effekten zweiter Ordnung im Halbleiterspeicher steigt die Drain-Spannung VD während der zweiten Phase &PHgr;2 langsam an, wobei die ansteigende Drain-Spannung mit dem Bezugszeichen VD2 versehen ist. Sobald die Differenz zwischen der variablen Drain-Spannung VD2 und der konstanten Drain-Spannung VD1 eine vorgebbare Schwelle &Dgr;VD überschreitet, ist die Programmierung beendet. Da die vorgebbare Schwelle &Dgr;VD eine gewünschte Schwellenspannung der Speicherzelle 1 repräsentiert, ist mit dem vorgeschlagenen Prinzip eine sehr akkurate Programmierung der gewünschten Schwellenspannung erzielt. Nachfolgende Verifikationsschritte und gegebenenfalls erforderliche weitere Programmierpulse entfallen dadurch.

3 zeigt eine andere beispielhafte Ausführung eines Diagramms des Drain-Stroms ID und der Drain-Spannung VD über der Zeit. 3 unterscheidet sich dadurch von 2, dass bei 3 der Drain-Strom nicht notwendigerweise während der zweiten Phase &PHgr;2 dem Pegel am Ende der ersten Phase &PHgr;1 entspricht. Statt dessen ist es am Ende der ersten Phase &PHgr;1 möglich, einen Konstantstrompegel ID2, ID2.1, ID2.2 auszuwählen, der entweder größer, gleich oder kleiner als der Strompegel ID2 am Ende der ersten Phase &PHgr;1 ist. Die Größe der Drain-Spannung VD2, VD2.1, VD2.2 während der zweiten Phase &PHgr;2 hängt von der Auswahl des Konstantstrompegels der zweiten Phase &PHgr;2 ab.

4 zeigt ein Ausführungsbeispiel einer Struktur einer integrierten Zwei-Bit-Flash-Memory-EEPROM-Zelle 11. Die Speicherzelle 11 umfasst einen Source-Anschluss 13, einen Drain-Anschluss 14 und einen Gate-Anschluss 16. Die Speicherzelle hat außerdem ein erstes Gebiet, das an den Source-Anschluss 13 und ein zweites Gebiet, das an den Drain-Anschluss 14 angeschlossen ist, sowie einen Kanal 17 zwischen diesen beiden Gebieten. Eine Gate-Elektrode 18 ist an den Gate-Anschluss 16 angeschlossen und oberhalb des Kanals 17 platziert. Ein Gebiet zum Einfangen von Ladung 19 ist zwischen einer ersten isolierenden Schicht 20 und einer zweiten isolierenden Schicht 21 eingebettet. Somit ist gemäß dem Ausführungsbeispiel eine Oxid-Nitrid-Oxid, ONO-Struktur bereitgestellt mit den Schichten 19, 20, 21. In der Zwei-Bit-Zelle kann das Gebiet zum Einfangen von Ladungen in einem ersten Gebiet ein erstes Bit 22 und in einem zweiten Gebiet ein zweites Bit 23 speichern. Das erste Bit 22 wird in der Richtung von Drain nach Source programmiert. Um das erste Bit auszulesen, muss eine umgekehrte Polarität von Source nach Drain angelegt werden. Das zweite Bit kann in einer Vorwärtsrichtung von Source nach Drain programmiert werden. In umgekehrter Richtung kann das zweite Bit ausgelesen werden durch Anlegen eines Signals von Drain nach Source.

Es kann während des zweiten Zeitintervalls ein Auslesen des zu programmierenden Bit während der Programmierung des ersten Bit durchgeführt werden unter Anwendung des Konstantstromsignals und unter Überwachung einer Drain-Spannungsänderung. Daher kann während des zweiten Zeitintervalls, wenn der Programmierstrom fixiert ist, eine Änderung der Drain-Spannung als Effekt zweiter Ordnung der Schwellenspannung des ersten Bit beobachtet werden.

Selbstverständlich kann die Erfindung nicht nur bei Zwei-Bit-NROM-Zellen angewendet werden, sondern auch bei so genannten Single-Bit-Speicherzellen, beispielsweise bei Flash Memories, die eine Struktur mit schwebendem Gate, so genanntes Floating Gate, haben. Dort ist die Messung von Änderungen der Drain-Spannung sogar noch einfacher möglich, da anstatt Effekten zweiter Ordnung eine Änderung der Programmierspannung als Effekt erster Ordnung gemessen werden kann.

Gemäß der Ausführung wird eine Änderung der Transkonduktanz gemessen.

Selbstverständlich können die Funktionen von Drain und Source ausgetauscht werden, um das linke Bit zu programmieren und das rechte Bit während des zweiten Zeitintervalls auszulesen.

5 zeigt ein Ausführungsbeispiel eines Programmiersignalgenerators gemäß dem vorgeschlagenen Prinzip. An einem Ausgangsanschluss 30 des Programmiersignalgenerators wird ein Programmiersignal bereitgestellt. Während der ersten Phase &PHgr;1 ist ein Konstantspannungsgenerator 31 über den Schalter 32 mit dem Ausgang 30 verbunden. Der Konstantspannungsgenerator erzeugt eine konstante Drain-Spannung VD1. Während der zweiten Phase &PHgr;2 ist das Programmiersignal ein konstanter Drain-Strom, der von einem Konstantstromgenerator 33 erzeugt wird. Während dieser Phase ist der Ausgang 30 des Programmiersignalgenerators, der mit dem Drain-Anschluss einer Speicherzelle verbunden ist, auch zu Mess- und Vergleichsmitteln geführt. Ein erster Block 34, der mit dem Ausgangsanschluss 30 während der zweiten Phase &PHgr;2 verbunden ist, reduziert die gemessene Drain-Spannung VD2 um diejenige konstante Drain-Spannung VD1, die vom Konstantspannungsgenerator 31 während der ersten Phase &PHgr;1 geliefert wird. Am Ausgang des Blocks 34 ist der Betrag der Drain-Spannungsänderung VD2-VD1 bereitgestellt. Dieser Wert wird in einem Komparator 35 mit einer vorgegebenen Schwelle &Dgr;VD verglichen. Wenn das Ausgangssignal VD2-VD1 des Blocks 34 die vorgegebene Schwelle &Dgr;VD überschreitet, wird der Programmierschritt beendet. Dies wird beispielsweise durch Abschalten des Programmiersignalgenerators 30 bis 35 bewirkt.

6 zeigt eine alternative Ausführungsform an einem Beispiel für einen Programmiersignalgenerator. So weit die Schaltkreise von 5 und 6 miteinander übereinstimmen, wird an dieser Stelle diese Beschreibung nicht wiederholt. Bei 6 ist Block 34 weggelassen. Statt dessen ist der Ausgangsanschluss des Blocks 33, der den Konstantstrom während der zweiten Phase erzeugt, direkt mit dem Eingang eines Komparators 35 verbunden. Ein anderer Eingang des Komparators 35 wird mit einer Referenzschwelle einer Drain-Spannung versorgt. Dies resultiert in einem Vergleich der Absolutwerte des Drain-Spannungspegels während der zweiten Phase mit einem vorgegebenen Schwellenpegel. Wenn die gemessene Drain-Spannung diese vorgegebene Schwelle überschreitet, wird die Programmierung der Speicherzelle beendet.

Selbstverständlich sind die Ausführungsbeispiele gemäß 1 bis 6 nur Beispiele zum besseren Verständnis der Erfindung. Modifikationen durch den Fachmann des betreffenden Gebiets sind selbstverständlich möglich, ohne die Erfindung zu verlassen. Beispielsweise können die Funktionen von Drain- und Source-Anschlüssen vertauscht werden. Selbstverständlich ist die Erfindung nicht nur bei einzelnen Ein-Bit- oder Zwei-Bit-Speicherzellen anwendbar, sondern auch für Speicherzeilenfelder in Flash-Memory-Anwendungen. Das gezeigte Prinzip ist nicht nur bei serieller Programmierung mehrerer Speicherzellen möglich, sondern kann auch zur parallelen Programmierung mehrerer Speicherzellen zu gleicher Zeit angewendet werden, je nach Anwendung.


Anspruch[de]
Verfahren zum Programmieren einer EEPROM-Zelle (1) zum Speichern mindestens eines Informations-Bit, welche ein Gebiet zum Einfangen von Ladung hat, mit folgenden Schritten: Programmieren des Informations-Bit durch Injizieren und Speichern elektrischer Ladung in dem Gebiet zum Einfangen elektrischer Ladung, dabei Anlegen einer festen Spannung (VD1) an die Speicherzelle (1) während eines ersten Zeitintervalls (&PHgr;1), nachfolgend Anlegen eines Konstantstroms (ID2) an die Speicherzelle (1) in einem zweiten Zeitintervall (&PHgr;2). Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der während des zweiten Zeitintervalls (&PHgr;2) angelegte Konstantstrom (ID2, ID2.1, ID2.2) einen Strompegel größer oder kleiner dem Strompegel hat, der am Ende des ersten Zeitintervalls (&PHgr;1) erreicht wird. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Konstantstrom (ID2, ID2.1, ID2.2), der während des zweiten Zeitintervalls (&PHgr;2) angelegt wird, dem Strompegel entspricht, der am Ende des ersten Zeitintervalls (&PHgr;1) erreicht wird. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Spannungsänderung (VD2-VD1) des Programmiersignals mit konstantem Strom gemessen wird. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Schritt des Programmierens des Informations-Bit durch Injizieren und Speichern elektrischer Ladung in dem Gebiet zum Einfangen von Ladung dann beendet wird, wenn der Betrag einer Spannungsänderung (VD2-VD1) während des zweiten Zeitintervalls (&PHgr;2) einen vorgegebenen Schwellwert (&Dgr;V) überschreitet. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass der Schritt des Programmierens des Informations-Bit durch Injizieren und Speichern elektrischer Ladung in dem Gebiet zum Einfangen elektrischer Ladung dann beendet wird, wenn der absolute Spannungspegel (VD2) des Programmiersignals während des zweiten Zeitintervalls (&PHgr;2) einen vorgegebenen Schwellwert überschreitet. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass der vorgegebene Schwellwert (&Dgr;V) als Funktion einer gewünschten Schwellenspannung der Speicherzelle (1) vorgegeben wird. Verfahren nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, dass die EEPROM-Zelle (11) zum Speichern von zwei Bit (22, 23) binärer Information ausgelegt ist und dass die Messung der Spannungsänderung (VD2-VD1) des Programmiersignals mit konstantem Strom durch Auslesen des zu programmierenden Bit der Speicherzelle erfolgt. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Programmiersignal an einen Drain-Anschluss (14) der Speicherzelle angelegt wird, wobei die Speicherzelle ein erstes Gebiet hat, das mit einem Source-Anschluss (13) verbunden ist, und ein zweites Gebiet, das mit dem Drain-Anschluss (14) verbunden ist, und dass die Speicherzelle einen Kanal (17) zwischen diesen beiden Gebieten und eine Gate-Elektrode (18) über diesem Kanal, aber davon beabstandet durch das Gebiet zum Einfangen von Ladung hat, wobei das Gebiet zum Einfangen von Ladung (19) zwischen isolierenden Schichten (20, 21) angeordnet ist. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass während des ersten Zeitintervalls (&PHgr;1) und während des zweiten Zeitintervalls (&PHgr;2) eine konstante Spannung an die Gate-Elektrode (18) angelegt wird. Anordnung mit EEPROM-Zelle (1), eingerichtet zum Speichern zumindest eines Informations-Bit, bei der die Speicherzelle ein Gebiet zum Einfangen von Ladung hat, wobei die Anordnung einen Programmiersignalgenerator (31, 32, 33) umfasst, der mit der Speicherzelle (1) verbunden und eingerichtet ist zum Abgeben eines Programmiersignals mit fester Spannung in einem ersten Zeitintervall (&PHgr;1) und zum Abgeben eines Programmiersignals mit konstantem Strom in einem zweiten Zeitintervall (&PHgr;2) nach dem ersten Zeitintervall (&PHgr;1), zum Programmieren des Informations-Bit durch Injizieren und Speichern elektrischer Ladung im Gebiet zum Einfangen von Ladung. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass der Programmiersignalgenerator (31 bis 35) so ausgelegt ist, dass der Konstantstrom (ID2) im zweiten Zeitintervall (&PHgr;2) demjenigen Strompegel entspricht, der am Ende des ersten Zeitintervalls (&PHgr;1) erreicht ist. Anordnung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass Mittel (34, 35) zum Messen einer Spannungsänderung (VD2-VD1) des Programmiersignals mit konstantem Strom während des zweiten Zeitintervalls (&PHgr;2) bereitgestellt sind. Anordnung nach Anspruch 13, dadurch gekennzeichnet, dass die Anordnung Mittel (34, 35) umfasst zum Vergleichen eines Betrags der Spannungsänderung (VD2-VD1) des Programmiersignals mit Konstantstrom während des zweiten Zeitintervalls (&PHgr;2) mit einer vorgebbaren Schwelle (&Dgr;V), und Mittel zum Beenden der Programmierung der Speicherzelle dann, wenn der Betrag der Spannungsänderung des Programmiersignals im zweiten Zeitintervall (&PHgr;2) die vorgebbare Schwelle (&Dgr;V) überschreitet. Anordnung nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, dass die Speicherzelle (11) ein erstes Gebiet hat, das mit einem Source-Anschluss (13) verbunden ist, und ein zweites Gebiet, das mit einem Drain-Anschluss (14) verbunden ist, sowie einen Kanal (17) zwischen den beiden Gebieten und eine Gate-Elektrode (18) über dem Kanal, aber davon beabstandet durch ein Gebiet (19) zum Einfangen von Ladung, welches zwischen isolierenden Schichten (20, 21) angeordnet ist, die Anordnung umfassend einen Programmiersignalgenerator (31, 32, 33), der mit dem Drain-Anschluss (14) der Speicherzelle (11) verbunden und eingerichtet ist zum Abgeben des Programmiersignals.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com