PatentDe  


Dokumentenidentifikation DE60307425T2 14.12.2006
EP-Veröffentlichungsnummer 0001471643
Titel SCHALTUNG FÜR LOGISCHE OPERATIONEN UND VERFAHREN FÜR LOGISCHE OPERATIONEN
Anmelder Rohm Co., Ltd., Kyoto, Kyoto, JP
Erfinder KAMEYAMA, Michitaka, Sendai-shi, Miyagi 989-3204, JP;
HANYU, Takahiro, Sendai-shi, Miyagi 982-0252, JP;
KIMURA, Hiromitsu, Sendai-shi, Miyagi 980-0871, JP;
FUJIMORI, c/o ROHM CO., Yoshikazu, kyoto-shi, Kyoto 615-8585, JP;
NAKAMURA, c/o ROHM CO., Takashi, Kyoto-shi, Kyoto 615-8585, JP;
TAKASU, c/o ROHM CO., Hidemi, kyoto-shi, Kyoto 615-8585, JP
Vertreter PAe Reinhard, Skuhra, Weise & Partner GbR, 80801 München
DE-Aktenzeichen 60307425
Vertragsstaaten DE, FR, GB, NL
Sprache des Dokument EN
EP-Anmeldetag 22.01.2003
EP-Aktenzeichen 037348299
WO-Anmeldetag 22.01.2003
PCT-Aktenzeichen PCT/JP03/00568
WO-Veröffentlichungsnummer 2003065582
WO-Veröffentlichungsdatum 07.08.2003
EP-Offenlegungsdatum 27.10.2004
EP date of grant 09.08.2006
Veröffentlichungstag im Patentblatt 14.12.2006
IPC-Hauptklasse G11C 11/22(2006.01)A, F, I, 20051017, B, H, EP
IPC-Nebenklasse G11C 11/15(2006.01)A, L, I, 20051017, B, H, EP   G11C 11/16(2006.01)A, L, I, 20051017, B, H, EP   G11C 15/04(2006.01)A, L, I, 20051017, B, H, EP   

Beschreibung[de]
Technisches Gebiet

Diese Erfindung betrifft eine Schaltung für logische Operationen und ein Verfahren für eine logische Operation und insbesondere eine Schaltung für eine logische Operation, eine Vorrichtung für eine logische Operation und ein Verfahren für eine logische Operation unter Verwendung eines nichtflüchtigen Speicherelements, wie beispielsweise einem ferroelektrischen Kondensator.

Hintergrund der Erfindung

Ein nichtflüchtiger Speicher ist als Schaltung bekannt, welche einen ferroelektrischen Kondensator verwendet. Es ist möglich einen überschreibbaren nichtflüchtigen Speicher zu realisieren, welcher durch das Verwenden eines ferroelektrischen Kondensators mit einer geringen Spannung arbeiten kann.

Solch eine herkömmliche Schaltung kann jedoch selbst dann keine logische Operation auf bzw. mit Daten durchführen, wenn sie Daten speichern kann.

Eine Schaltung für eine logische Operation, wie im Oberbegriff des Anspruchs 1 gezeigt, ist aus US-A- 5 930 161 bekannt.

Offenbarung der Erfindung

Die Aufgabe dieser Erfindung ist das Problem einer herkömmlichen Schaltung zu lösen, welche einen ferroelektrischen Kondensator verwendet, und eine Schaltung für eine logische Operation und eine Vorrichtung für eine logische Operation, welche unter Verwendung eines nichtflüchtigen Speicherelements, wie beispielsweise einem ferroelektrischen Kondensator, eine logische Operation durchführen können, und ein Verfahren für eine logische Operation zu liefern, welches die Schaltung für eine logische Operation oder die Vorrichtung für eine logische Operation verwendet.

Eine Schaltung für eine logische Operation nach dieser Erfindung ist durch Anspruch 1 definiert und ein Verfahren für eine logische Operation nach dieser Erfindung ist durch Anspruch 5 definiert.

Zwar können die Merkmale dieser Erfindung wie oben im weiten Sinne ausgedrückt werden, aber der Aufbau und Inhalt dieser Erfindung, sowie die Aufgabe und Merkmale derselben, werden in Bezug auf die folgende Offenbarung hervorgehen, welche in Verbindung mit den beiliegenden Zeichnungen genommen wurde.

Kurze Beschreibung der Zeichnungen

1 ist ein Schaltplan, welcher eine Schaltung 1 für eine logische Operation nach einer Ausführungsform dieser Erfindung veranschaulicht;

2 ist ein Zeitdiagramm, welches die Operation der Schaltung 1 für eine logische Operation veranschaulicht;

3A ist eine Ansicht, welche den Zustand der Schaltung 1 für eine logische Operation während eines Schreibverfahrens veranschaulicht;

3B ist ein Graf, welcher den Polarisationszustand eines ferroelektrischen Kondensators CF während des Schreibverfahrens veranschaulicht;

4A ist eine Ansicht, welche den Zustand der Schaltung 1 für eine logische Operation während eines Aufrechterhaltungsverfahrens und eines ersten Schritts OP1 eines Operationsverfahrens veranschaulicht;

4B ist ein Graf, welcher den Polarisationszustand eines ferroelektrischen Kondensators CF während des Aufrechterhaltungsverfahrens und des ersten Schrittes OP1 des Operationsverfahrens veranschaulicht;

5A ist eine Ansicht, welche den Zustand der Schaltung 1 für eine logische Operation während eines zweiten Schritts OP2 des Operationsverfahrens veranschaulicht;

5B ist ein Graf, welcher den Polarisationszustand eines ferroelektrischen Kondensators CF während eines zweiten Schritts OP2 des Operationsverfahrens veranschaulicht;

6A ist eine Tabelle, welche das Verhältnis zwischen ersten und zweiten Operationszieldaten y1 und y2 und dem Wert einer Ausgangsleitung ML zeigt, wenn verursacht wird, dass die Schaltung 1 für eine logische Operation eine logische Operation „ML = x AND y" durchführt;

6B ist eine Tabelle, welche das Verhältnis zwischen ersten und zweiten Operationszieldaten y1 und y2 und dem Wert einer Ausgangsleitung ML zeigt, wenn verursacht wird, dass die Schaltung 1 für eine logische Operation eine logische Operation „ML = x NOR y" durchführt;

7A ist ein Blockdiagramm, welches die in 1 gezeigte Schaltung 1 für eine logische Operation veranschaulicht;

7B ist ein Blockdiagramm, welches einen Assoziativspeicher 21 veranschaulicht, welcher die in 1 gezeigten Schaltungen 1 für eine logische Operation verwendet;

7C ist eine Ansicht, welche verwendet wird, um die logische Verarbeitung der Wortschaltungen im Assoziativspeicher 21 zu erläutern, wobei eine Wortschaltung Bi als Beispiel genommen wird;

8 ist ein Schaltplan der in 7C gezeigten Wortschaltung Bi, welche durch das Verwenden der Schaltungen 1 für eine logische Operation realisiert wird;

die 9A und 9B sind Ansichten, welche verwendet werden, um das Verhältnis zwischen den Charakteristiken des ferroelektrischen Kondensators CF und dem Transistor MP in der ersten Ausführungsform zu erläutern;

9C ist eine Ansicht, welche verwendet wird, um die Grenzzustände zu erläutern, unter welchen der ferroelektrische Kondensator CF keiner Polarisationsinversion in einer anderen Ausführungsform unterzogen wird;

10A ist eine Draufsicht, welche schematisch einen Teil einer Schaltung für eine logische Operation veranschaulicht, welche ein TMR-Element 151 als nichtflüchtiges Speicherelement verwendet;

die 10B und 10C sind Querschnittsansichten, welche entlang der Linie b-b bzw. c-c in 10A genommen wurden;

die 11A bis 11D sind Ansichten, welche verwendet werden, um das Verhältnis zwischen den Richtungen der Ströme IC1 und IC2, welche bei einem Schreibverfahren durch die Eingangsleitungen 167 bzw. 169 fließen, und den Änderungen in Magnetisierungsrichtung einer ferroelektrischen Schicht 163 zu erläutern; und

die 12A und 12B sind Ansichten, welche verwendet werden, um ein Verfahren zum Steuern des Transistors MP basierend auf Daten zu erläutern, welche in das TMR-Element 151 geschrieben sind (ein Verfahren zum Durchführen eines Leseverfahrens).

Beste Ausführungsform der Erfindung

1 ist ein Schaltplan, welcher eine Schaltung 1 für eine logische Operation nach einer Ausführungsform dieser Erfindung veranschaulicht. Die Schaltung 1 für eine logische Operation weist einen ferroelektrischen Kondensator CF, einen Transistor MP als Ausgangstransistor und die Transistoren M1 und M2 auf. Die Transistoren MP, M1 und M2 sind N-Kanal-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren).

Der ferroelektrische Kondensator CF weist einen ersten Anschluss 3, welcher an einer ersten Signalleitung 7 angeschlossen ist, und einen zweiten Anschluss 5 auf, welcher an einer zweiten Signalleitung 9 angeschlossen ist. Die erste Signalleitung 7 ist am Gate-Anschluss des Transistors MP angeschlossen.

Die erste Signalleitung 7 ist über den ersten Transistor M1 an einer Plattenleitung PL und über den zweiten Transistor M2 an der zweiten Signalleitung 9 angeschlossen. Die Transistoren M1 und M2 weisen Gate-Anschlüsse auf, welche an einer Lese/Schreibleitung RWL bzw. einer Wortleitung WL angeschlossen sind.

Der Transistor MP weist einen Eingangsanschluss, welcher über den Transistor M3 an einem ersten Erdpotential GND als erstes Bezugspotential angeschlossen ist, und einen Ausgangsanschluss auf, welcher an einer Ausgangsleitung ML angeschlossen ist. Die Ausgangsleitung ML ist über den Transistor M4 an einem Source-Potential Vdd als zweites Bezugspotential angeschlossen. Die Transistoren M3 und M4 weisen Gate-Anschlüsse auf, welche an einer voreingestellten Leitung PRE angeschlossen sind.

Der Transistor M3 ist ein N-Kanal-MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) und der Transistor M4 ist ein P-Kanal-MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor).

Die 9A und 9B sind Ansichten, welche verwendet werden, um das Verhältnis zwischen den Charakteristiken des ferroelektrischen Kondensators CF und dem Transistor MP zu erläutern. Die 9A und 9B sind vergrößerte Ansichten eines Teils der 5B, welche den Polarisationszustand des ferroelektrischen Kondensators während einer Operation veranschaulichen.

In den Zeichnungen ist Vd: der Absolutwert des Unterschieds zwischen dem Erdpotential GND als erstes Bezugspotential und dem Source-Potential Vdd als zweites Bezugspotential, CG: die Gate-Kapazität des Ausgangstransistors MP, CFrev: die Durchschnittskapazität des ferroelektrischen Kondensators in Inversionsrichtung, CFnon: die Durchschnittskapazität des ferroelektrischen Kondensators in Nichtinversionsrichtung, Va1: der Absolutwert des Unterschieds zwischen dem Potential, welches am Gate-Anschluss des Ausgangstransistors CG erzeugt wird, und dem Erdpotential GND als erstes Bezugspotential, wenn die ersten Operationszieldaten y = 1 (was dem Polarisationszustand P1 des ferroelektrischen Kondensators CF entspricht) und die zweiten Operationszieldaten X = 1 sind (was dem Zustand entspricht, in welchem eine Bitleitung BL am Erdpotential GND angeschlossen ist), und Va2: der Absolutwert des Unterschieds zwischen dem Potential, welches am Gate-Anschluss des Ausgangstransistors MP erzeugt wird, und dem Erdpotential GND als erstes Bezugspotential, wenn die ersten Operationszieldaten y = 0 (was dem Polarisationszustand P2 des ferroelektrischen Kondensators CF entspricht) und die zweiten Operationszieldaten x = 1 sind (was dem Zustand entspricht, in welchem die Bitleitung BL am Erdpotential GND angeschlossen ist).

Wie aus 9A hervorgeht, ist Va1 = CG·Vd/(CFrev + CG).(1)

Ähnlich, aus 9B, ist Va2 = CG·Vd/(CFnon + CG).(2)

Wie später beschrieben werden wird, wird die Schwellenspannung des Transistors MP derart eingestellt, dass sich der Transistor MP ausschaltet, wenn y = 1 und x = 1 ist und sich einschaltet, wenn y = 0 und x = 1 ist. D.h., Va1 < Vath < Va2.(3)

Aus den Verhältnissen (1) bis (3) wird das folgende Verhältnis erhalten: CFnon/CG + 1 < Vd/Vath < CFrev/CG + 1.(4)

In dieser Ausführungsform ist der Absolutwert Vath des Unterschieds zwischen der Schwellenspannung des Ausgangstransistors MP und dem Erdpotential GND als erstes Bezugspotential kleiner als das koerzitive, elektrische Feld Vc des ferroelektrischen Kondensators CF. Selbst wenn der Polarisationszustand des ferroelektrischen Kondensators CF durch eine Operation zu einer Inversion verschoben bzw. verstellt wird, mit anderen Worten, wenn sich der Ausgangstransistor MP in Erwiderung auf das Ergebnis der Operation zu der Zeit ausschaltet, wenn y = 1 und x = 1 ist, wird der ferroelektrische Kondensator CF in diesem Fall keiner Polarisationsinversion unterzogen.

Wie oben beschrieben wurde, werden in dieser Ausführungsform die Charakteristiken des ferroelektrischen Kondensators CF und des Transistors MP derart bestimmt, dass der Absolutwert Vath des Unterschieds zwischen der Schwellenspannung des Ausgangstransistors MP und dem Erdpotential GND als erstes Bezugspotential kleiner als das koerzitive, elektrische Feld Vc des ferroelektrischen Kondensators CF ist und das Verhältnis (4) erfüllt. Folglich kann eine logische Operation mit den ersten Operationszieldaten y und zweiten Operationszieldaten x mit einer Restpolarisation durchgeführt werden, welche den ersten Operationszieldaten entspricht, welche aufrechterhalten wurden, d.h. ohne die ersten Operationszieldaten y zu löschen.

Selbst wenn der Absolutwert Vath des Unterschieds zwischen der Schwellenspannung des Ausgangstransistors MP und dem Erdpotential GND als erstes Bezugspotential nicht kleiner als das koerzitive, elektrische Feld Vc des ferroelektrischen Kondensators CF ist, kann eine logische Operation mit ersten Operationszieldaten y und zweiten Operationszieldaten x mit einer Restpolarisation durchgeführt werden, welche den ersten Operationszieldaten entspricht, welche aufrechterhalten wurden, d.h, ohne die ersten Operationszieldaten y zu löschen. Die Bedingungen dafür werden unten beschrieben werden.

Die Randbedingungen, unter welchen der ferroelektrische Kondensator CF keiner Polarisationsinversion unterzogen wird, wenn der Polarisationszustand des ferroelektrischen Kondensators CF durch eine Operation zu einer Inversion verstellt wird, d.h., wenn y = 1 und x = 1 ist, wird mit 9C beschrieben werden.

In der Zeichnung ist Vd: der Absolutwert des Unterschieds zwischen dem Erdpotential GND als erstes Bezugspotential und dem Source-Potential Vdd als zweites Bezugspotential, CGc: die Gate-Kapazität des Ausgangstransistors CG an der Grenzen, an welcher der ferroelektrische Kondensator CF keiner Polarisationsinversion unterzogen wird, Vc: das koerzitive, elektrische Feld des ferroelektrischen Kondensators CF und Pr: eine Restpolarisation des ferroelektrischen Kondensators CF.

Wie aus 9C hervorgeht, ist CGc = Pr/(Vd – Vc).(5)

Um selbst dann keine Polarisationsinversion des ferroelektrischen Kondensators CF zu erzeugen, wenn der Polarisationszustand des ferroelektrischen Kondensators CF durch eine Operation zu einer Inversion verstellt wird, d.h., wenn y = 1 und x = 1 ist, muss die Gate-Kapazität CG des Ausgangstransistors CG Folgendes betragen: CG <= CGc.(6)

Aus den Verhältnissen (5) und (6) ist CG <= Pr/(Vd – Vc).(7)

Da der Absolutwert Vath des Unterschieds zwischen der Schwellenspannung des Ausgangstransistors MP und dem Erdpotential GND als erstes Bezugspotential nicht kleiner als das koerzitive, elektrische Feld Vc des ferroelektrischen Kondensators CF aus dem gegebenen Zustand ist, geht hervor, dass sich der Ausgangstransistor MP ausschaltet, wenn y = 1 und x = 1 ist.

Um zu verursachen, dass sich der Ausgangstransistor MP einschaltet, wenn y = 0 und x = 1 ist, muss das folgende Verhältnis erfüllt werden, wie es in 9B zutrifft: CFnon/CG + 1 < Vd/Vath.(8)

D.h., wenn die oben erwähnten Verhältnisse (7) und (8) selbst dann erfüllt werden, wenn der Absolutwert Vath des Unterschieds zwischen der Schwellenspannung des Ausgangstransistors MP und dem ersten Bezugspotential nicht kleiner als das koerzitive, elektrische Feld Vc des ferroelektrischen Kondensators CF ist, kann eine logische Operation mit den ersten Operationszieldaten y und zweiten Operationszieldaten x durchgeführt werden, wobei der Polarisationszustand den ersten Operationszieldaten entspricht, welche aufrechterhalten wurden, d.h., ohne die ersten Operationszieldaten y zu löschen.

Die Beschreibung der Operation der Schaltung 1 für eine logische Operation wird erfolgen. 2 ist ein Zeitdiagramm, welches die Operation der Schaltung 1 für eine logische Operation veranschaulicht.

Bei einem Schreibverfahren werden der Wortleitung WL bzw. der Lese-/Schreibleitung RWL ein „L"-Potential (d.h. das Erdpotential GDD als erstes Bezugspotential) und ein „H"-Potential (d.h. das Source-Potential Vdd als zweites Bezugspotential) gegeben. Der Bitleitung BL bzw. Plattenleitung PL werden die ersten Operationszieldaten y und /y (Inversionsdaten von y) gegeben. In dieser Ausführungsform werden der Bitleitung BL bzw. der Plattenleitung PL „H" und „L" gegeben, wenn y = 1 ist. Folglich werden beim in 2 gezeigten Schreibverfahren, y = 1 als erste Operationszieldaten gegeben. Die Negation der Binärzahl (Binärsignal) A" (Inversionssignal) wird als „/A dargestellt, wenn nicht anders angegeben.

3A ist eine Ansicht, welche den Zustand der Schaltung 1 für eine logische Operation während dem Schreibverfahren veranschaulicht und 3B ist ein Graf, welcher den Polarisationszustand des ferroelektrischen Kondensators CF während des Schreibverfahrens veranschaulicht. Wie in 3A gezeigt, sind die Transistoren M2 und M1 aus- bzw. eingeschaltet, und „L" und „H" werden an den ersten Anschluss 3 bzw. zweiten Anschluss 5 des ferroelektrischen Kondensators CF angelegt.

Zu diesem Zeitpunkt weist der ferroelektrische Kondensator CF einen Polarisationszustand P3 auf, wie in 3B gezeigt wird. Wenn y = 0 als erste Operationszieldaten angegeben wird, weist der ferroelektrische Kondensator CF jedoch einen Polarisationszustand P4 auf.

Da ein „L" der voreingestellten Leitung PRE in diesem Verfahren gegeben wird, wie in 2 gezeigt, sind die Transistoren M3 und M4 aus- bzw. eingeschaltet. Folglich weist die Ausgangsleitung ML ein „H" auf.

Wie in 2 gezeigt, wird das Schreibverfahren durch ein Aufrechterhaltungsverfahren gefolgt. Beim Aufrechterhaltungsverfahren werden der Wortleitung WL bzw. der Lese-/Schreibleitung RWL „H" und „L" gegeben und sowohl der Bitleitung BL als auch der Plattenleitung PL ein „L" gegeben.

4A ist eine Ansicht, welche den Zustand der Schaltung 1 für eine logische Operation während dem Aufrechterhaltungsverfahren veranschaulicht, und 4B ist ein Graf, welcher den Polarisationszustand des ferroelektrischen Kondensators CF während des Aufrechterhaltungsverfahrens veranschaulicht. Wie in 4A gezeigt, sind die Transistoren M2 und M1 ein- bzw. ausgeschaltet, und ein „L" wird sowohl am ersten Anschluss 3 als auch am zweiten Anschluss 5 des ferroelektrischen Kondensators CF angelegt.

Zu dieser Zeit weist der ferroelektrische Kondensator CF einen Polarisationszustand P1 auf, wie in 4B gezeigt wird. Wenn y = 0 als erste Operationszieldaten gegeben wird, weist der ferroelektrische Kondensator CF jedoch einen Polarisationszustand P2 auf.

Auch bei diesem Verfahren sind die Transistoren M3 und M4 aus- bzw. eingeschaltet, da der voreingestellten Leitung PRE ein „L" gegeben wird, wie in 1 gezeigt. Folglich weist die Ausgangsleitung ML ein „ H" auf.

Wie in 2 gezeigt, wird das Aufrechterhaltungsverfahren von einem Operationsverfahren gefolgt. Das Operationsverfahren ist in einen ersten Schritt OP1, einen zweiten Schritt OP2 und einen dritten Schritt OP3 unterteilt. Im ersten Schritt OP1 des Operationsverfahrens wird ein Verfahren durchgeführt, welches dem Aufrechterhaltungsverfahren ähnelt. Dieses Verfahren unterscheidet sich jedoch vom Aufrechterhaltungsverfahren dadurch, dass der Bitleitung BL ein „H" gegeben wird.

Der erste Schritt OP1 des Operationsverfahrens kann unter Verwendung der 4A und 4B erläutert werden, welche das Aufrechterhaltungsverfahren veranschaulichen. D.h., wie in 4A gezeigt, sind die Transistoren M2 und M1 im ersten Schritt OP1 des Operationsverfahrens ein- bzw. ausgeschaltet. Jedoch wird sowohl am ersten Anschluss 3 als auch am zweiten Anschluss 5 des ferroelektrischen Kondensators CF ein „H" angelegt. Durch dieses Verfahren wird der erste Anschluss 3, d.h., die Gate-Kapazität CG des Transistors MP, auf das Source-Potential Vdd im Voraus gelegt bzw. geladen.

Zu dieser Zeit weist der ferroelektrische Kondensator CF, wie in 4B gezeigt, einen Polarisationszustand P1 wie in dem Fall mit dem Aufrechterhaltungsverfahren auf. Wenn y = 0 als erste Operationszieldaten gegeben wurde, weist der ferroelektrische Kondensator CF jedoch einen Polarisationszustand P2 auf.

Auch bei diesem Verfahren sind die Transistoren M3 und M4 aus- bzw. eingeschaltet, da der voreingestellte Leitung PRE ein „L" gegeben wird, wie in 1 gezeigt. Folglich weist die Ausgangsleitung ML ein „H" auf.

Wie in 2 gezeigt, wird der erste Schritt OP1 des Operationsverfahrens vom zweiten Schritt OP2 gefolgt. Im zweiten Schritt OP2 wird sowohl der Wortleitung WL als auch der Lese-/Schreibleitung RWL ein „L" gegeben und der Bitleitung BL zweite Operationszieldaten x gegeben. In dieser Ausführungsform wird der Bitleitung BL ein „L" gegeben, wenn x = 1 ist. Folglich wird im zweiten Schritt OP2 des Operationsverfahrens, welcher in 2 gezeigt wird, x = 1 als zweite Operationszieldaten gegeben. Der Plattenleitung PL wird ein „L" gegeben.

5A ist eine Ansicht, welche den Zustand der Schaltung für eine logische Operation während des zweiten Schritts OP2 des Operationsverfahrens veranschaulicht und 5B ist ein Graf, welcher den Polarisationszustand des ferroelektrischen Kondensators CF während des zweiten Schritts OP2 des Operationsverfahrens veranschaulicht. Wie in 5A gezeigt, sind beide Transistoren M2 und M1 ausgeschaltet und ein „L" ist am zweiten Anschluss 5 des ferroelektrischen Kondensators CF angelegt.

Gemäß einer grafischen Analyse wird der Polarisationszustand des ferroelektrischen Kondensators CF zu dieser Zeit von P1 auf P7 verstellt, wie in 5B gezeigt. Zu dieser Zeit wird der Zustand der Gate-Kapazität CG des Transistors MP von P9 auf P7 verstellt. D.h., das Potential Va am Gate-Anschluss des Transistors MP wird von Vdd zum Unterschied zwischen P1 und P7 geändert (was gleich Va1 ist, wie zuvor erwähnt).

In diesem Fall schaltet sich der Transistor MP aus, da der Absolutwert Vath (welcher gleich Vth in dieser Ausführungsform ist) des Unterschied zwischen der Schwellenspannung Vth des Transistors MP und dem Erdpotential GND eingestellt wird, das Verhältnis (3) zu erfüllen, wie zuvor beschrieben wurde.

Wenn y = 0 als erste Operationszieldaten gegeben wurde, wird der Polarisationszustand des ferroelektrischen Kondensators CF jedoch von P2 auf P8 verstellt. Zu dieser Zeit wird der Zustand der Gate-Kapazität GC des Transistors MP von P10 auf P8 verstellt. D.h., das Potential Va am Gate-Anschluss des Transistors MP wird von Vdd auf den Unterschied zwischen P2 und P8 geändert (was Va2 gleicht, wie zuvor erwähnt). Folglich schaltet sich der Transistor MP ein, im Gegensatz dazu, wenn y = 1 ist.

Wenn y = 1 als erste Operationszieldaten gegeben wurde und x = 0 als zweite Operationszieldaten gegeben ist (das als OP2" dargestellte Verfahren im Operationsverfahren in 2), wird der Polarisationszustand des ferroelektrischen Kondensators CF bei P1 aufrechterhalten, wie in 5B gezeigt. Zu dieser Zeit wird der Zustand der Gate-Kapazität GC des Transistors MP bei P9 aufrechterhalten. D.h., die Spannung Va am Gate-Anschluss des Transistors MP wird bei Vdd aufrechterhalten. Folglich schaltet sich der Transistor MP ein.

Wenn y = 0 als erste Operationszieldaten gegeben wurde und x = 0 als zweite Operationszieldaten gegeben ist, wird der Polarisationszustand des ferroelektrischen Kondensators CF bei P2 aufrechterhalten, wie in 5B gezeigt. Zu dieser Zeit wird der Zustand der Gate-Kapazität GC des Transistors MP bei P10 aufrechterhalten. D.h., die Spannung Va am Gate-Anschluss des Transistors MP wird bei Vdd aufrechterhalten. Folglich schaltet sich der Transistor MP ein.

Im zweiten Schritt OP2 des Operationsverfahrens sind die Transistoren M3 und M4 ein- bzw. ausgeschaltet, da der voreingestellten Leitung PRE ein „H" gegeben wird, wie in 2 gezeigt. Folglich unterscheidet sich der Wert der Ausgangsleitung ML abhängig davon, ob der Transistor MP ein- oder ausgeschaltet ist. D.h., wie in 1 gezeigt, wird der Wert der Ausgangsleitung ML abhängig davon „L" oder „H", ob der Transistor MP ein- oder ausgeschaltet ist. Wenn die Werte „L" und „H" der Ausgangsleitung ML mit einer logischen „0" bzw. einer logischen „1" assoziiert werden, ist das Verhältnis zwischen den ersten Operationszieldaten y, den zweiten Operationszieldaten x und dem Wert der Ausgangsleitung ML (Ergebnis der logischen Operation), wie in 6A gezeigt.

Wie aus 6A hervorgeht, führt die Schaltung 1 für eine logische Operation eine logische Operation „ML = x AND y (AND von x und y)" durch.

Wie in 2 gezeigt, wird der zweite Schritt OP2 des Operationsverfahrens vom dritten Schritt OP3 gefolgt. Das Verfahren im dritten Schritt OP3 gleicht dem Aufrechterhaltungsverfahren, welches zuvor beschrieben wurde, und infolgedessen wird die Beschreibung desselben hier ausgelassen.

Um die ANDs eines ersten Operationszieldatensatzes y und einer Vielzahl von zweiten Operationszieldatensätze x zu erhalten, nachdem der erste Operationszieldatensatz y einmal geschrieben wurde, wie in 2 gezeigt, wird das Operationsverfahren mit der Vielzahl von zweiten Operationszieldatensätzen x durchgeführt. Da der erste Operationszieldatensatz y nicht durch das Operationsverfahren gelöscht wird, besteht in solch einem Fall keine Notwendigkeit den ersten Operationszieldatensatz y zu überschreiben.

Wenn sich der erste Operationszieldatensatz y und der zweite Operationszieldatensatz x beide jedes Mal unterscheiden, wird ein Zyklus, welcher aus einem Schreibverfahren, einem Aufrechterhaltungsverfahren und einem Operationsverfahren besteht, wiederholt.

Zwar sind die ersten Operationszieldaten, welche verursachen, dass die Restpolarisationszustände P1 und P2 als y = 1 bzw. y = 0 definiert sind, und zweiten Operationszieldaten, welche verursachen, dass die Bitleitung BL „L" und „H" im zweiten Schritt OP2 des Operationsverfahrens aufweisen, als x = 1 bzw. x = 0 definiert, so dass eine logische Operation „ML = x AND y (AND von x und y)" durchgeführt werden kann, wie in 6A in der oben erwähnten Ausführungsform gezeigt, aber diese Erfindung ist nicht darauf beschränkt.

Wenn die ersten Operationszieldaten, welche die Restpolarisationszustände P1 und P2 verursachen, als y = 0 bzw. y = 1 und die zweiten Operationszieldaten, welche verursachen, dass die Bitleitung BL im zweiten Schritt OP2 des Operationsverfahrens „L" und „H" aufweist, als x = 0 bzw. x = 1 definiert sind, kann beispielsweise eine logische Operation „ML = x NOR y (NOR von x und y)" wie in 6B gezeigt durchgeführt werden.

7A ist ein Blockdiagramm der in 1 gezeigten Schaltung 1 für eine logische Operation. In 7A ist der ferroelektrische Kondensator CF als Speicherfunktionsblock 11 dargestellt und der ferroelektrische Kondensator CF und der Transistor MP sind als Schwellenoperationsfunktionsblock 13 dargestellt. D.h. die in 1 gezeigte Schaltung 1 für eine logische Operation kann als Schaltung betrachtet werden, welche einen Speicherfunktionsblock 11 zum Speichern der ersten Operationszieldaten y, einen Schwellenoperationsfunktionsblock 13 zum Durchführen einer logischen Operation mit den zweiten Operationszieldaten x und den ersten Operationszieldaten y und einen Transistor MP aufweist, welcher gemäß dem Ergebnis der logischen Operation gesteuert wird ein- oder ausgeschaltet zu sein.

7B ist ein Blockdiagramm, welches einen Assoziativspeicher 21 veranschaulicht, welcher die in 1 gezeigten Schaltungen 1 für eine logische Operation verwendet. Der Assoziativspeicher 21 weist einen Abfragewort-Aufrechterhaltungsabschnitt 23, einen Wortschaltungsanordnungsabschnitt 25 und einen Ausgangsschaltungsabschnitt 27 auf. Der Abfragewort-Aufrechterhaltungsabschnitt 23 hält ein Abfragewort S als Abfrageziel aufrecht. Der Wortschaltungsanordnungsabschnitt 25 weist Wortschaltungen B1, B2, ..., und Bn auf. Der Ausgangsschaltungsabschnitt 27 führt eine vorgegebene Verarbeitung basierend auf einem Ausgang vom Wortschaltungsanordnungsabschnitt 25 durch.

7C ist eine Ansicht, welche zum Erläutern der logischen Verarbeitung in den Wortschaltungen verwendet wird, wobei eine Wortschaltung Bi als Beispiel genommen wird. Wie aus 7C hervorgeht, berechnet die Wortschaltung Bi „Z(S, Bi)" gemäß der folgenden Gleichung: Z(S, Bi) = 0(S = Bi), 1(S ≠ Bi).(9)

D.h., in der Wortschaltung Bi, wenn ein m-bit Abfragewort S und ein m-bit Bezugswort Bi vollständig miteinander übereinstimmen, ist Z(S, Bi) = 0, andernfalls ist Z(S, Bi) = 1.

8 ist ein Schaltplan der Wortschaltung Bi, welche in 7C gezeigt wird, welcher unter Verwendung der Schaltungen 1 für eine logische Operation realisiert wird. Beispielsweise weist eine Schaltung 31 für eine logische Operation, welche den gleichen Aufbau wie die Schaltung 1 für eine logische Operation aufweist, einen Speicherfunktionsblock 33 zum Speichern erster Operationszieldaten bim, einen Schwellenoperationsfunktionsblock 35 zum Berechnen des AND der zweiten Operationszieldaten sm-1 und der ersten Operationszieldaten bim und einen Transistor 37 auf, welcher gesteuert wird gemäß dem Ergebnis der Operation ein- oder ausgeschaltet zu sein, wie in 8 gezeigt.

Ähnlich weist eine Schaltung 41 für eine logische Operation einen Speicherfunktionsblock 43 zum Speichern erster Operationszieldaten/bim, einen Schwellenoperationsfunktionsblock 45 zum Berechnen des AND der zweiten Operationszieldaten /sm-1 und der ersten Operationszieldaten/bim und einen Transistor 47 auf, welcher gesteuert wird gemäß dem Ergebnis der Operation ein- oder ausgeschaltet zu sein.

Da die Transistoren 37 und 47 miteinander in Reihe geschaltet sind, wird das OR der Ausgänge von den Transistoren 37 und 47 einem Knoten 51 gegeben. D.h., die Schaltungen 31 und 41 für eine logische Operation, welche miteinander in Reihe geschaltet sind, bilden eine EXNOR-Schaltung 15 (eine Schaltung zum Erhalten des exklusiven NOR der bim und sm-1).

Da die EXNOR-Schaltung 15 parallel an einer EXNOR-Schaltung 53 (eine Schaltung zum Erhalten des exklusiven NOR der bi1 und s0), einer EXNOR-Schaltung 55 (eine Schaltung zum Erhalten des exklusiven NOR der bi2 und s1), ..., angeschlossen ist, welche den gleichen Aufbau wie die EXNOR-Schaltung 15 aufweisen, wird das AND der Ausgänge von den EXNOR-Schaltungen 53, 55, ..., und 15 dem Knoten 51 gegeben. Folglich kann das in der Gleichung (9) gezeigte z als Inversionsausgang vom Knoten 51 erhalten werden.

Wie oben beschrieben wurde, kann eine Speicheroperationsschaltung, wie ein Assoziativspeicher, durch das Verwenden der in 1 gezeigten Schaltungen für eine logische Operation realisiert werden.

Zwar ist der Transistor MP ein N-Kanal-MOSFET in der oben erwähnten Ausführungsform, aber die Erfindung ist nicht darauf beschränkt. Beispielsweise ist diese Erfindung anwendbar, wenn der Transistor MP ein P-Kanal-MOSFET ist.

Auch in den oben erwähnten Ausführungsformen weist der Operationsergebnisausgangsabschnitt einen Feldeffekttransistor als Ausgangstransistor auf, welcher einen an der ersten Signalleitung angeschlossenen Gate-Anschluss und einen Ausgangsanschluss zum Ausgeben eines Ausgangssignals aufweist, welches einem in den Gate-Anschluss eingegebenen Steuersignal entspricht, und sich ausschaltet, wenn ein Potential auf der Seite des ersten Bezugspotentials aus der Schwellenspannung desselben als Steuersignal gegeben wird, und sich einschaltet, wenn ein Potential auf der Seite des zweiten Bezugspotentials aus der Schwellenspannung desselben als Steuersignal gegeben wird, und das Ergebnis der logischen Operation wird als Ausgangssignal vom Ausgangstransistor erhalten.

Die erste Signalleitung kann am zweiten Bezugspotential angeschlossen sein, um den ersten Anschluss des ferroelektrischen Kondensators, welcher einen den ersten Operationszieldaten entsprechenden Polarisationszustand aufrechterhält, im Voraus auf das zweite Bezugspotential zu laden. Wenn das Ergebnis der logischen Operation ausgegeben wird, ist die erste Signalleitung am zweiten Bezugspotential angeschlossen und dann wird die Verbindung gelöst, dann die zweite Signalleitung am ersten oder zweiten Bezugspotential angeschlossen, welches den zweiten Operationszieldaten entspricht, und das Ergebnis der logischen Operation basierend auf einem Potential ausgegeben, welches in der ersten Signalleitung erzeugt wird, wenn die zweite Signalleitung am ersten oder zweiten Bezugspotential angeschlossen ist, welches den zweiten Operationszieldaten entspricht.

Diese Erfindung ist jedoch nicht auf den oben erwähnten Aufbau beschränkt. Beispielsweise kann der erste Anschluss des ferroelektrischen Kondensators CF nicht auf das zweite Bezugspotential, sondern das erste Bezugspotential im Voraus geladen werden.

Zwar besteht der Operationsergebnisausgangsabschnitt in der oben erwähnten Ausführungsform aus einem Feldeffekttransistor, aber der Operationsergebnisausgangsabschnitt ist nicht darauf beschränkt. Der Operationsergebnisausgangsabschnitt kann alles sein, solange er das Ergebnis der logischen Operation mit den ersten und zweiten Operationszieldaten basierend auf einem Polarisationszustand des ferroelektrischen Kondensators ausgeben kann, welcher durch das Versehen des ferroelektrischen Kondensators mit den zweiten Operationszieldaten erzeugt wurde.

Zwar wird in den oben erwähnten Ausführungsformen ein ferroelektrischer Kondensator als nichtflüchtiges Speicherelement verwendet, aber das nichtflüchtige Speicherelement in dieser Erfindung ist nicht auf einen ferroelektrischen Kondensator beschränkt. Im Allgemeinen kann ein Element mit Hysteresecharakteristiken als nichtflüchtiges Speicherelement verwendet werden.

Die 10A bis 12B sind Ansichten, welche zum Erläutern eines Beispiels einer Schaltung für eine logische Operation verwendet werden, welche ein TMR- (Tunnelmagnetowiderstand-) Element (tunnelmagnetoresistives Element) als nichtflüchtiges Speicherelement verwendet. 10A ist eine Draufsicht, welche schematisch einen Teil einer Schaltung für eine logische Operation veranschaulicht, welche ein TMR-Element 151 als nichtflüchtiges Speicherelement verwendet. 10B und 10C sind Querschnittsansichten, welche entlang der Linie b-b bzw. c-c in 10A genommen wurden.

Wie in den 10A bis 10C gezeigt, weist das TMR-Element 151 eine dünne Schicht, wie eine nichtmagnetische Schicht 165 aus einem Dielektrikum, und ein Paar an ferroelektrischen Schichten 161 und 163 aus einem ferromagnetischen Material auf. Die ferromagnetischen Schichten 161 und 163 sind mit einer nichtmagnetischen Schicht 165 beschichtet, welche zwischen denselben angeordnet ist. Das TMR-Element 151 ist zwischen einem Paar an Eingangsleitungen 167 und 169 angeordnet. Die Eingangsleitungen 167 und 169 sind in Kontakt mit den ferroelektrischen Schichten 161 bzw. 163 angeordnet.

Die Eingangsleitungen 167 und 169 entsprechen den ersten bzw. zweiten Signalleitungen. Die Abschnitte der ferromagnetischen Schichten 161 und 163, welche in Kontakt mit den Eingangsleitungen 167 und 169 sind, entsprechen den ersten und zweiten Anschlüssen 161a bzw. 163a des nichtflüchtigen Elements.

Ein Strom kann in einer erwünschten Richtung durch die Eingangsleitungen 167 und 169 fließen. Auf die ferromagnetische Schicht 163 wird auch als freie Schicht Bezug genommen. Die Magnetisierungsrichtung der ferromagnetischen Schicht 163 wird abhängig von der Kombination von Strömen geändert, welche durch die Eingangsleitungen 167 und 169 fließen. Auf die ferromagnetische Schicht 161 wird auch als feste Schicht Bezug genommen. Die Magnetisierungsrichtung der ferromagnetischen Schicht 161 wird nicht durch die Ströme geändert, welche durch die Eingangsleitungen 167 und 169 fließen. In diesem Beispiel ist die Magnetisierungsrichtung der ferromagnetischen Schicht 161 auf die Richtung nach rechts (erste Magnetisierungsrichtung) in den Zeichnungen festgelegt.

Die 11A bis 11D sind Ansichten, welche verwendet werden, um das Verhältnis zwischen den Richtungen der Ströme IC1 und IC2, welche durch die Eingangsleitungen 167 bzw. 169 bei einem Schreibverfahren fließen, und den Änderungen in der Magnetisierungsrichtung der ferromagnetischen Schicht 163 zu erläutern. In den 11A bis 11D stellt IC1 = 0 dar, dass der Strom IC1 in einer Richtung senkrecht zur Ebene der Zeichnung und zum Betrachter fließt, und IC1 = 1 dar, dass der Strom IC1 in einer Richtung senkrecht zur Ebene der Zeichnung und vom Betrachter weg fließt. Auch stellt IC2 = 0 dar, dass der Strom IC2 in einer Richtung senkrecht zur Ebene der Zeichnung und zum Betrachter fließt, und IC2 = 1 dar, dass der Strom IC2 in einer Richtung senkrecht zur Ebene der Zeichnung und vom Betrachter weg fließt. Die Richtungen der Magnetfelder, welche um die Eingangsleitungen 167 und 169 herum erzeugt werden, werden durch die bogenförmigen Pfeile gezeigt.

Wenn die Ströme IC1 und IC2 in die gleiche Richtung fließen, wie in 11A und 11D gezeigt wird, da die Magnetfelder, welche um die Eingangsleitungen 167 und 169 herum erzeugt wurden, in einem Bereich in der Nähe des TMR-Elements 151 einander aufheben, wird die Magnetisierungsrichtung der ferromagnetischen Schicht 163 nicht geändert. D.h., der in der ferromagnetischen Schicht 163 gespeicherte Inhalt wird nicht von dem vor einem Schreibverfahren geändert.

Wenn die Ströme IC1 und IC2 in die entgegengesetzten Richtungen fließen, wie in 11B und 11C gezeigt wird, da die um die Eingangsleitungen 167 und 169 herum erzeugten Magnetfelder durch einander in einem Bereich in der Nähe des TMR-Elements 151 verbessert werden, wird andererseits die Magnetisierungsrichtung der ferromagnetischen Schicht 163 zur Richtung nach rechts (erste Magnetisierungsrichtung) oder Richtung nach links (zweite Magnetisierungsrichtung) in den Zeichnungen geändert. D.h., der Inhalt, welcher in der ferromagnetischen Schicht 163 gespeichert ist, wird abhängig von den Richtungen der Ströme IC1 und IC2 durch ein Schreibverfahren erneuert.

Wie oben beschrieben wurde, können Daten durch das Steuern der Ströme IC1 und IC2 in das TMR-Element 151 geschrieben werden.

Die 12A und 12B sind Ansichten, welche zum Erläutern eines Verfahrens zum Steuern des Transistors MP basierend auf Daten, welche in das TMR-Element 151 geschrieben sind, d.h. eines Verfahrens zum Durchführen eines Leseverfahrens verwendet werden. Der Gate-Anschluss des Transistors MP ist über die Eingangsleitung 167 am Anschluss 161a des TMR-Elements 151 angeschlossen. Der Anschluss 163a des TMR-Elements 151 ist über die Eingangsleitung 169 an der Speisequelle 153 angeschlossen.

Der elektrische Widerstand des TMR-Elements 151 wird verringert, wenn die Magnetisierungsrichtungen der ferromagnetischen Schichten 161 und 163 die Gleichen sind, und nimmt zu, wenn die Magnetisierungsrichtungen der ferromagnetischen Schichten 161 und 163 durch eine tunnelmagnetoresistive Wirkung unterschiedlich sind. Wenn die Spannung der Speisequelle 153 konstant ist (die Source-Spannung Vdd beispielsweise), ist der Strom, welcher durch das TMR-Element 151 fließt, wenn die Magnetisierungsrichtung der ferromagnetischen Schicht 163 nach rechts ist, größer als der Strom, welcher fließt, wenn die Magnetisierungsrichtung der ferromagnetischen Schicht 163 nach links ist, wie in den 12A und 12B gezeigt. Hiermit wird der Transistor MP basierend auf Daten gesteuert, welche in das TMR-Element 151 geschrieben sind.

Wenn der Zustand, in welchem die Magnetisierungsrichtung der ferromagnetischen Schicht 163 nach einem Schreibverfahren nach rechts ist, und der Zustand, in welchem die Magnetisierungsrichtung der ferromagnetischen Schicht 163 nach einem Schreibverfahren nach links ist, mit ersten und zweiten Operationszieldaten y = 1 bzw. y = 0 assoziiert werden und wenn der Fall, in welchem das der Eingangsleitung 169 bei einem Schreibverfahren gegebene Potential das Source-Potential Vdd ist, und der Fall, in welchem das der Eingangsleitung 169 bei einem Schreibverfahren gegebene Potential das Erdpotential GND ist, mit den zweiten Operationszieldaten x = 1 bzw. x = 0 assoziiert werden, und wenn der Fall, in welchem sich der Transistor MP im Leseverfahren einschaltet, und der Fall, in welchem sich der Transistor MP in einem Leseverfahren ausschaltet, mit den Operationsergebnisdaten z = 1 bzw. z = 0 assoziiert werden, erfüllt die Schaltung für eine logische Operation dieser Ausführungsform das folgende Verhältnis, wie in dem Fall mit der zuvor erwähnten Schaltung für eine logische Operation, welche einen ferroelektrischen Kondensator als nichtflüchtiges Speicherelement verwendet: z = x AND y.

In dieser Beschreibung bedeutet „A <= B" dass A kleiner als oder gleich B ist.

„Durchschnittskapazität eines ferroelektrischen Kondensators in Inversionsrichtung" bedeutet hierin den Durchschnittskapazitätswert, welchen der ferroelektrische Kondensator aufweist, wenn der Polarisationszustand desselben von einem Restpolarisationszustand, welcher den ersten Operationszieldaten entspricht, auf einen neuen Polarisationszustand verstellt wird, welcher durch das Versehen des ferroelektrischen Kondensators mit zweiten Operationszieldaten erzeugt wird und auf eine Polarisationsinversion gerichtet ist.

„Durchschnittskapazität eines ferroelektrischen Kondensators in Nichtinversionsrichtung" bedeutet hierin auch den Durchschnittskapazitätswert, welchen der ferroelektrische Kondensator aufweist, wenn der Polarisationszustand desselben von einem Restpolarisationszustand, welcher den ersten Operationszieldaten entspricht, auf einen neuen Polarisationszustand verstellt wird, welcher durch das Versehen des ferroelektrischen Kondensators mit zweiten Operationszieldaten erzeugt wird und welcher in eine Richtung entgegengesetzt der Polarisationsinversion gerichtet ist.

Eine Schaltung für eine logische Operation nach dieser Erfindung weist Folgendes auf: einen ferroelektrischen Kondensator; eine erste Signalleitung; eine zweite Signalleitung; und einen Operationsergebnisausgangsabschnitt. Der ferroelektrische Kondensator kann einen Polarisationszustand aufrechterhalten, welcher den ersten Operationszieldaten entspricht, und weist erste und zweite Anschlüsse auf. Die erste Signalleitung ist am ersten Anschluss des ferroelektrischen Kondensators angeschlossen. Die zweite Signalleitung kann den zweiten Anschluss des ferroelektrischen Kondensators mit zweiten Operationszieldaten versehen, welcher den Polarisationszustand aufrechterhält, welcher den ersten Operationszieldaten entspricht, und ist am zweiten Anschluss des ferroelektrischen Kondensators angeschlossen. Der Operationsergebnisausgangsabschnitt kann das Ergebnis einer logischen Operation mit den ersten und zweiten Operationszieldaten basierend auf einem Polarisationszustand des ferroelektrischen Kondensators ausgeben, welcher durch das Versehen des ferroelektrischen Kondensators mit zweiten Operationszieldaten erzeugt wird, und ist an der ersten Signalleitung angeschlossen.

Ein Verfahren für eine logische Operation weist die Folgenden Schritte auf: Verursachen, dass ein erster ferroelektrischer Kondensator mit ersten und zweiten Anschlüssen einen Polarisationszustand aufrechterhält, welcher den ersten Operationszieldaten entspricht; Legen bzw. Laden des ersten Anschlusses des ferroelektrischen Kondensators, welcher den Polarisationszustand aufrechterhält, auf ein bestimmtes Bezugspotential; und Erhalten des Ergebnisses einer logischen Operation auf bzw. mit den ersten und zweiten Operationszieldaten basierend auf einem Polarisationszustand des ferroelektrischen Kondensators, welcher durch das Versehen des zweiten Anschlusses des ferroelektrischen Kondensators mit zweiten Operationszieldaten erzeugt wird, wobei der erste Anschluss des ferroelektrischen Kondensators auf das bestimmte Bezugspotential geladen wird.

Wenn ein Polarisationszustand des ferroelektrischen Kondensators und das Ergebnis einer logischen Operation miteinender assoziiert werden, ist es nach der oben erwähnten Schaltung für eine logische Operation oder dem Verfahren für eine logische Operation folglich möglich basierend auf einem neuen Polarisationszustand des ferroelektrischen Kondensators, welcher durch das Versehen des ferroelektrischen Kondensators, welcher einen den ersten Operationszieldaten entsprechenden Polarisationszustand aufrechterhält, mit den zweiten Operationszieldaten erzeugt wird, das Ergebnis der logischen Operation mit den ersten und zweiten Operationszieldaten zu erhalten. D.h., eine logische Operation kann unter Verwendung eines ferroelektrischen Kondensators mit Daten durchgeführt werden.

Bei der Schaltung für eine logische Operation nach dieser Erfindung sind die ersten und zweiten Signalleitungen an einem der ersten und zweiten Bezugspotentiale bzw. dem anderen der ersten und zweiten Bezugspotentiale angeschlossen, um einen Polarisationszustand zu erzeugen, welcher den ersten Operationszieldaten im ferroelektrischen Kondensator entspricht.

Jede ersten Operationszieldaten können folglich über die ersten und zweiten Signalleitungen im ferroelektrischen Kondensator gespeichert werden. Daher können die ersten Operationszieldaten sowie die zweiten Operationszieldaten wie benötigt überschrieben werden.

Bei der Schaltung für eine logische Operation nach dieser Erfindung weist der Operationsergebnisausgangsabschnitt einen Ausgangstransistor auf, welcher einen an der ersten Signalleitung angeschlossenen Gate-Anschluss und einen Ausgangsanschluss zum Ausgeben eines Ausgangssignals aufweist, welches einem in den Gate-Anschluss eingegebenen Steuersignal entspricht. Der Ausgangstransistor ist ein elektrischer Feldeffekttransistor, welcher sich ausschaltet, wenn ein Potential auf der Seite des ersten Bezugspotentials aus der Schwellenspannung desselben als Steuersignal gegeben wird, und sich einschaltet, wenn ein Potential auf der Seite des zweiten Bezugspotentials aus der Schwellenspannung desselben als Steuersignal gegeben wird. Das Ergebnis der logischen Operation wird als Ausgangssignal vom Ausgangstransistor erhalten.

Folglich schaltet sich der Ausgangstransistor aus, wenn sich das Potential, welches in der ersten Signalleitung basierend auf einem neuen Polarisationszustand des ersten ferroelektrischen Kondensators erzeugt wurde, welcher durch das Versehen des ferroelektrischen Kondensators, welcher einen den ersten Operationszieldaten entsprechenden Polarisationszustand aufrechterhält, mit den zweiten Operationszieldaten erzeugt wird, auf der Seite des ersten Bezugspotentials aus der Schwellenspannung befindet, und schaltet sich ein, wenn sich das Potential auf der Seite des zweiten Bezugpotentials aus der Schwellenspannung befindet. Durch das richtige Einstellen der Schwellenspannung des Ausgangstransistors kann folglich das Ergebnis der logischen Operation als Ausgangssignal vom Ausgangstransistor erhalten werden.

Bei der Schaltung für eine logische Operation nach dieser Erfindung kann die erste Signalleitung am zweiten Bezugspotential angeschlossen sein, um den ersten Anschluss des ferroelektrischen Kondensators, welcher den den ersten Operationszieldaten entsprechenden Polarisationszustand aufrechterhält, auf das zweite Bezugspotential im Voraus zu laden. Bei der Schaltung für eine logische Operation ist beim Ausgeben des Ergebnisses der logischen Operation die erste Signalleitung am zweiten Bezugspotential angeschlossen und die Verbindung wird gelöst, dann wird die zweite Signalleitung am den zweiten Operationszieldaten entsprechenden ersten oder zweiten Bezugspotential angeschlossen, und das Ergebnis der logischen Operation wird basierend auf einem Potential ausgegeben, welches in der ersten Signalleitung erzeugt wird, wenn die zweite Signalleitung am den zweiten Operationszieldaten entsprechenden ersten oder zweiten Bezugspotential angeschlossen ist.

Wenn die zweiten Operationszieldaten dem zweiten Bezugspotential entsprechen, wird folglich das zweite Potential ungeachtet des Inhalts der ersten Operationszieldaten in der ersten Signalleitung erzeugt. Wenn die zweiten Operationszieldaten dem zweiten Bezugspotential entsprechen, schaltet sich folglich der Ausgangstransistor ungeachtet des Inhalts der ersten Operationszieldaten ein. Wenn die zweiten Operationszieldaten dem ersten Bezugspotential entsprechen, können andererseits zwei verschiedene Potentiale zwischen den ersten und zweiten Bezugspotentialen abhängig vom Inhalt der ersten Operationszieldaten erzeugt werden. Wenn die Schwellenspannung des Ausgangstransistors auf einen Wert zwischen den zwei unterschiedlichen Potentialen eingestellt wird, schaltet sich folglich der Ausgangstransistor abhängig vom Inhalt der ersten Operationszieldaten ein oder aus, wenn die zweiten Operationszieldaten dem ersten Bezugspotential entsprechen. D.h., es ist möglich eine logische Operation durchzuführen, welche verursacht, dass sich der Ausgangstransistor nur dann ausschaltet, wenn sich die Werte der ersten und zweiten Operationszieldaten in einer bestimmten Kombination befinden.

Eine Schaltung für eine logische Operation nach dieser Erfindung weist Folgendes auf: einen ferroelektrischen Kondensator mit ersten und zweiten Anschlüssen; erste und zweite Signalleitungen, welche an den ersten bzw. zweiten Anschlüssen angeschlossen sind; und einen Ausgangstransistor. Der Ausgangstransistor ist ein elektrischer Feldeffekttransistor, welcher einen Gate-Anschluss, welcher an der ersten Signalleitung angeschlossen ist, und einen Ausgangsanschluss zum Ausgeben eines Ausgangssignals aufweist, welches einem in den Gate-Anschluss eingegebenen Steuersignal entspricht, und welcher sich ausschaltet, wenn ein Potential auf einer Seite eines ersten Bezugspotentials aus der Schwellenspannung desselben als Steuersignal gegeben wird, und sich einschaltet, wenn ein Potential auf einer Seite eines zweiten Bezugpotentials aus der Schwellenspannung desselben als Steuersignal gegeben wird. Bei der Schaltung für eine logische Operation wird die folgende Operation durchgeführt: die ersten und zweiten Signalleitungen sind an einem der ersten und zweiten Bezugspotentiale bzw. am anderem der ersten und zweiten Bezugspotentiale angeschlossen, um einen Polarisationszustand zu erzeugen, welcher den ersten Operationszieldaten im ferroelektrischen Kondensator entspricht. Die ersten und zweiten Signalleitungen werden dann beide am zweiten Bezugspotential angeschlossen, um die erste Signalleitung auf das zweite Bezugspotential im Voraus zu laden, ohne eine Veränderung im Restpolarisationszustand des ferroelektrischen Kondensators zu verursachen. Dann wird das Anlegen von Spannung an die erste Signalleitung beendet und die zweite Signalleitung wird am ersten oder zweiten Bezugspotential angelegt, welches den zweiten Operationszieldaten entspricht, und ein Ausgangssignal, welches am Ausgangsanschluss des Ausgangstransistors in Erwiderung auf ein Potential erzeugt wurde, welches in der ersten Signalleitung erzeugt wird, wenn die zweite Signalleitung am ersten oder zweiten Bezugspotential angeschlossen ist, welches den zweiten Operationszieldaten entspricht, wird als Ergebnis einer logischen Operation mit den ersten und zweiten Operationszieldaten erhalten.

Durch das richtige Einstellen der Schwellenspannung des Ausgangstransistors kann folglich das Ergebnis der logischen Operation als Ausgangssignal vom Ausgangstransistor erhalten werden. D.h., eine logische Operation kann unter Verwendung eines ferroelektrischen Kondensators durchgeführt werden.

Bei der Schaltung für eine logische Operation nach dieser Erfindung ist der Absolutwert Vath des Unterschieds zwischen der Schwellenspannung des Ausgangstransistors und dem ersten Bezugspotential gleich oder höher als das koerzitive, elektrische Feld Vc des ferroelektrischen Kondensators und erfüllt das folgende Verhältnis: CG <= Pr/(Vd – Vc) und CFnon/CG + 1 < Vd/Vath, wobei

CG: die Gate-Kapazität des Ausgangstransistors,

CFnon: die Durchschnittskapazität des ferroelektrischen Kondensators in Nichtinversionsrichtung,

Pr: die Restpolarisation des ferroelektrischen Kondensators, und

Vd: der Absolutwert des Unterschieds zwischen den ersten und zweiten Bezugspotentialen ist.

Bei der Schaltung für eine logische Operation nach dieser Erfindung ist der Absolutwert Vath des Unterschieds zwischen der Schwellenspannung des Ausgangstransistors und dem ersten Bezugspotential kleiner als das koerzitive, elektrische Feld Vc des ferroelektrischen Kondensators und erfüllt das folgende Verhältnis: CFnon/CG + 1 < Vd/Vath < CFrev/CG + 1, wobei

CG: die Gate-Kapazität des Ausgangstransistors,

CFnon: die Durchschnittskapazität des ferroelektrischen Kondensators in Nichtinversionsrichtung,

CFrev: die Durchschnittskapazität des ferroelektrischen Kondensators in Inversionsrichtung, und

Vd: der Absolutwert des Unterschieds zwischen den ersten und zweiten Bezugspotentialen ist.

Nach einer der oben erwähnten Schaltungen für eine logische Operation wird folglich der Polarisationszustand, welcher den ersten Operationszieldaten entspricht, selbst dann nicht durch das Liefern der zweiten Operationszieldaten invertiert, wenn sich die Werte der ersten und zweiten Operationszieldaten in irgendeiner Kombination befinden. D.h., eine logische Operation kann mit jeder Kombination der ersten und zweiten Operationszieldaten ohne das Löschen der ersten Operationszieldaten selbst dann durchgeführt werden, wenn der Absolutwert Vath des Unterschieds zwischen der Schwellenspannung des Ausgangstransistors und dem ersten Bezugspotential gleich oder höher als das koerzitive, elektrische Feld Vc des ferroelektrischen Kondensators ist, oder wenn der Absolutwert Vath kleiner als das koerzitive, elektrische Feld Vc des ferroelektrischen Kondensators ist.

Eine Schaltung für eine logische Operation nach dieser Erfindung weist Folgendes auf: ein nichtflüchtiges Speicherelement, welches einen nichtflüchtigen Zustand aufrechterhalten kann, welcher ersten Operationszielbinärdaten y entspricht, und welches erste und zweite Anschlüsse aufweist; und einen Operationsergebnisausgangsabschnitt, welcher basierend auf einem Zustand des nichtflüchtigen Speicherelements, welcher durch das Versehen des zweiten Anschlusses des nichtflüchtigen Speicherelements mit zweiten Operationszielbinärdaten x erzeugt wird, das Ergebnis einer logischen Operation mit den ersten und zweiten Operationszielbinärdaten x und y als Operationsergebnisbinärdaten z ausgibt. Die Operationszielbinärdaten z erfüllen im Wesentlichen das folgende Verhältnis: z = x And y.

Wenn ein nichtflüchtiger Zustand des nichtflüchtigen Speicherelements und die Operationsergebnisdaten z miteinander assoziiert werden, ist es folglich möglich basierend auf einem neuen nichtflüchtigen Zustand des nichtflüchtigen Speicherelements, welcher durch das Versehen des nichtflüchtigen Speicherelements, welches einen den ersten Operationszieldaten y entsprechenden nichtflüchtigen Zustand aufrechterhält, mit zweiten Operationszieldaten x erzeugt wird, das AND der ersten und zweiten Operationszieldaten x und y zu erhalten. D.h., eine logische Operation kann unter Verwendung eines nichtflüchtigen Speicherelements durchgeführt werden.

Bei der Schaltung für eine logische Operation nach dieser Erfindung beinhaltet das nichtflüchtige Speicherelement einen ferroelektrischen Kondensator und der nichtflüchtige Zustand ist ein Restpolarisationszustand des ferroelektrischen Kondensators. Da ein ferroelektrischer Kondensator als nichtflüchtiges Speicherelement verwendet wird, kann folglich ein Schreibverfahren mit einer geringen Spannung mit einer hohen Geschwindigkeit durchgeführt werden.

Eine Schaltung für eine logische Operation nach dieser Erfindung weist Folgendes auf: ein nichtflüchtiges Speicherelement, welches einen nichtflüchtigen Zustand aufrechterhalten kann, welcher den ersten Operationszieldaten entspricht; und einen Operationsergebnisausgangsabschnitt, welcher basierend auf einem Zustand des nichtflüchtigen Speicherelements, welcher durch das Versehen des nichtflüchtigen Speicherelements mit den zweiten Operationszieldaten erzeugt wurde, das Ergebnis einer logischen Operation mit den ersten und zweiten Operationszieldaten ausgibt und an einem ersten Anschluss des nichtflüchtigen Speicherelements angeschlossen ist.

Wenn ein nichtflüchtiger Zustand des nichtflüchtigen Speicherelements und das Ergebnis einer logischen Operation miteinander assoziiert werden, ist es folglich möglich basierend auf einem neuen nichtflüchtigen Zustand des nichtflüchtigen Speicherelements, welcher durch das Versehen des nichtflüchtigen Speicherelements, welches einen den ersten Operationszieldaten entsprechenden nichtflüchtigen Zustand aufrechterhält, mit zweiten Operationszieldaten erzeugt wird, das Ergebnis einer logischen Operation mit den ersten und zweiten Operationszieldaten zu erhalten. D.h., eine logische Operation kann unter Verwendung eines nichtflüchtigen Speicherelements durchgeführt werden.

Eine Vorrichtung für eine logische Operation nach dieser Erfindung weist eine Vielzahl von Schaltungen für eine logische Operation irgendeiner der oben erwähnten Arten auf, welche in Reihe und/oder parallel angeordnet sind, um eine erwünschte Operation durchzuführen.

Da eine Vielzahl der Schaltungen für eine logische Operation kombiniert sind, welche jeweils als Abschnitt für eine logische Operation und als Speicherabschnitt dienen können, um eine erwünschte logische Operation durchzuführen, ist es möglich eine Vorrichtung für eine logische Operation zu erhalten, welche eine kleinere Schaltungsfläche, einschließlich der Fläche zum Verdrahten, als eine herkömmliche Vorrichtung für eine logische Operation aufweist, welche einen separaten Speicherabschnitt aufweist. Folglich kann der Integrationsgrad in der Vorrichtung stark erhöht werden und der Leistungsverbrauch der Vorrichtung verringert werden. Da der Speicher nichtflüchtig ist, wird auch keine Leistung erfordert, um den Speicher aufrechtzuerhalten. Folglich kann der Leistungsverbrauch während der Operation verringert werden, und während dem Standby wird wenig Leistung verbraucht. Es ist auch nicht notwendig, die Speisequelle für die Leistungsabschaltung zu sichern. Wenn ein Element einschließlich eines ferroelektrischen Kondensators als nichtflüchtiges Speicherelement verwendet wird, kann ein Schreibverfahren mit hoher Geschwindigkeit durchgeführt werden.

Eine Vorrichtung für eine logische Operation nach dieser Erfindung weist Folgendes auf: einen Abfragewort-Aufrechterhaltungsabschnitt zum Aufrechterhalten eines Abfrageworts als Abfrageziel; und eine Wortschaltung zum Aufrechterhalten eines Bezugsworts als Bezugsziel und Bestimmen einer Übereinstimmung zwischen dem Bezugswort und dem Abfragewort, wobei die Wortschaltung eine Vielzahl von Schaltungen für eine logische Operation irgendeiner der oben erwähnten Arten aufweist, welche in Reihe und/oder parallel angeordnet sind.

Da eine Vielzahl von Schaltungen für eine logische Operation, welche jeweils als Abschnitt für eine logische Operation und Speicherabschnitt dienen können, kombiniert sind, um eine Wortschaltung zu bilden, welche die Übereinstimmung zwischen einem Bezugswort und einem Abfragewort bestimmt, ist es möglich eine Übereinstimmungs-Abfragevorrichtung zu erhalten, welche eine kleinere Schaltungsfläche, einschließlich der Fläche zum Verdrahten, als eine herkömmliche Übereinstimmungs-Abfragevorrichtung aufweist. Folglich kann der Integrationsgrad in der Vorrichtung stark erhöht und der Leistungsverbrauch der Vorrichtung verringert werden. Da der Speicher nichtflüchtig ist, wird auch keine Leistung erfordert, um den Speicher aufrechtzuerhalten. Folglich kann der Leistungsverbrauch während der Operation verringert werden und während dem Standby wird wenig Leistung verbraucht. Es besteht auch keine Notwendigkeit für eine Sicherungsspeisequelle zur Leistungsabschaltung. Wenn ein Element, einschließlich eines ferroelektrischen Kondensators, als nichtflüchtiges Speicherelement verwendet wird, kann zudem ein Schreibverfahren mit hoher Geschwindigkeit durchgeführt werden.

Bei der Vorrichtung für eine logische Operation nach dieser Erfindung berechnet die Wortschaltung logische Werte, welche den EXNORs der Bitwerte des Bezugsworts und den Bitwerten des Abfrageworts entsprechen, unter Verwendung von Paaren an Schaltungen für logische Operationen, welche für jedes der Bits, welche das Bezugswort bilden, in Reihe geschaltet sind, einen logischen Wert, welcher dem AND von allen der logischen Werte entspricht, welche den EXNORs entsprechen, welche für jedes der Bits durch das parallele Anschließen aller Ausgänge von den Paaren an Schaltungen für eine logische Operation berechnet wurden, und liefert den logischen Wert, welcher dem AND entspricht, als den die Übereinstimmung bestimmenden Ausgang desselben.

Folglich kann ein Übereinstimmungsausgang nur dann erzeugt werden, wenn das Bezugswort vollständig mit dem Abfragewort übereinstimmt. Es ist daher möglich eine hochintegrierte Übereinstimmungs-Abfragevorrichtung mit einem geringen Leistungsverbrauch zu bilden, welche bestimmen kann, ob eine Vielzahl von Bezugswörtern mit einem Abfragewort übereinstimmen, und ein Bezugswort mit Leichtigkeit abzufragen, welches vollständig mit dem Abfragewort aus der Vielzahl vom Bezugswörtern übereinstimmt.

Zwar wurde diese Erfindung in den bevorzugten Ausführungsformen derselben beschrieben, aber es sollte klar sein, dass die hierin eingesetzte Terminologie zur Beschreibung und nicht zur Einschränkung dient, und dass Änderungen und Veränderung vorgenommen werden können, ohne vom Bereich der anhängenden Ansprüche abzuweichen.


Anspruch[de]
Schaltung (1) für logische Operationen mit:

einem ferroelektrischen Kondensator (CF) mit einem ersten und zweiten Anschlüssen (3, 5);

ersten und zweiten Signalleitungen (7, 9), welche an den ersten bzw. zweiten Anschlüssen (3, 5) angeschlossen sind; und

einem elektrischen Feldeffekttransistor als Ausgangstransistor (MP), welcher einen an der ersten Signalleitung (7) angeschlossenen Gate-Anschluss und einen Ausgangsanschluss (ML) zum Ausgeben eines Ausgangssignals aufweist, welches einem am Gate-Anschluss angelegten Steuersignal entspricht, und welcher sich ausschaltet, wenn ein Potential auf einer Seite eines ersten Bezugspotentials (GND) aus der Schwellenspannung (Vth) desselben als Steuersignal gegeben wird, und sich einschaltet, wenn ein Potential auf einer Seite eines zweiten Bezugspotentials (Vdd) aus der Schwellenspannung (Vth) desselben als Steuersignal gegeben wird,

wobei die ersten und zweiten Signalleitungen (7, 9) an einem der ersten und zweiten Bezugspotentiale (GND, Vdd) bzw. am anderen der ersten und zweiten Bezugspotentiale (GND, Vdd) angeschlossen sind, um einen Polarisationszustand zu erzeugen, welcher den ersten Operationszieldaten (y) im ferroelektrischen Kondensator (CF) entspricht, dadurch gekennzeichnet, dass:

der Absolutwert (Vath) des Unterschieds zwischen der Schwellenspannung (Vth) des Ausgangstransistors (MP) und dem ersten Bezugspotential (GND) entweder:

(A) gleich oder höher als das koerzitive, elektrische Feld (Vc) des ferroelektrischen Kondensators (CF) ist und das folgende Verhältnis erfüllt: CG <= Pr/(Vd – Vc) und CFnon/CG + 1 < Vd/Vath oder

(B) kleiner als das koerzitive, elektrische Feld (Vc) des ferroelektrischen Kondensators (CF) ist und das folgende Verhältnis erfüllt: CFnon/CG + 1 < Vd/Vath < CFrev/CG + 1, wobei

CG: die Gate-Kapazität des Ausgangstransistors (MP),

CFnon: die Durchschnittskapazität des ferroelektrischen Kondensators (CF) in Nichtinversionsrichtung,

CFrev: die Durchschnittskapazität des ferroelektrischen Kondensators (CF) in Inversionsrichtung, und

Pr: die Restpolarisation des ferroelektrischen Kondensators (CF), und

Vd: der Absolutwert des Unterschieds zwischen den ersten und zweiten Bezugspotentialen (GND, Vdd) ist,

so dass die Polarisationsinversion des ferroelektrischen Kondensators (CF) durch die während einer logischen Operation angelegten Spannungen vermieden wird.
Vorrichtung (21) für eine logische Operation, welche eine Vielzahl von Schaltungen (1) für eine logische Operation nach Anspruch 1 beinhaltet, welche in Reihe und/oder parallel angeordnet sind, um eine erwünschte Operation durchzuführen. Vorrichtung (21) für eine logische Operation mit:

einem Abfragewort-Aufrechterhaltungsabschnitt (23) zum Aufrechterhalten eines Abfrageworts als Abfrageziel; und

eine Wortschaltung (Bi) zum Aufrechterhalten eines Bezugsworts als Bezugsziel und Bestimmen der Koinzidenz zwischen dem Bezugswort und dem Abfragewort,

wobei die Wortschaltung (Bi) eine Vielzahl von Schaltungen (1) für eine logische Operation nach Anspruch 1 aufweist, welche in Reihe und/oder parallel angeordnet sind.
Vorrichtung (21) für eine logische Operation nach Anspruch 3,

wobei die Wortschaltung (Bi) die logischen Werte, welche den Äquivalenzgliedern der Bitwerte des Bezugswortes und den Bitwerten des Abfrageworts entsprechen, unter Verwendung von Paaren von Schaltungen (1) für eine logische Operation berechnet, welche für alle Bits in Reihe geschaltet sind, welche das Bezugswort bilden; einen logischen Wert, welcher dem AND (UND) aller logischen Werte entsprich, welche den für jedes der Bits berechneten Äquivalenzgliedern entsprechen, durch das parallele Schalten aller Ausgänge aus den Paaren der Schaltungen (1) für eine logische Operation berechnet; und den logischen Wert als die Koinzidenz desselben bestimmenden Ausgang liefert, welcher dem AND entspricht.
Verfahren für eine logische Operation, welches die Folgenden Schritte aufweist:

Verursachen, dass ein erster ferroelektrischer Kondensator (CF) mit ersten und zweiten Anschlüssen (3, 5) einen Polarisationszustand aufrechterhält, welcher den ersten Operationszieldaten (y) entspricht;

Legen bzw. Laden des ersten Anschlusses (3) des ferroelektrischen Kondensators (CF), welcher den Polarisationszustand aufrechterhält, auf ein bestimmtes Bezugspotential; und

Erhalten des Ergebnisses (z) einer logischen Operation auf den ersten und zweiten Operationszieldaten (y, x) basierend auf einem Polarisationszustand des ferroelektrischen Kondensators (CF), welcher durch das Versehen des zweiten Anschlusses (5) des ferroelektrischen Kondensators (CF) mit zweiten Operationszieldaten (x) erzeugt wird, wobei der erste Anschluss (3) des ferroelektrischen Kondensators (CF) auf das bestimmte Bezugspotential aufgeladen wird,

wobei das Verfahren für eine logische Operation durch das Verwenden einer Schaltung (1) für eine logische Operation ausgeführt wird, welche Folgendes aufweist:

den ferroelektrischen Kondensator (CF) mit den ersten und zweiten Anschlüssen (3, 5);

erste und zweite Signalleitungen (7, 9), welche an den ersten bzw. zweiten Anschlüssen (3, 5) angeschlossen sind; und

einen elektrischen Feldeffekttransistor als Ausgangstransistor (MP), welcher einen an der ersten Signalleitung (7) angeschlossenen Gate-Anschluss und einen Ausgangsanschluss zum Ausgeben eines Ausgangssignals aufweist, welches einem am Gate-Anschluss angelegten Steuersignal entspricht, und welcher sich ausschaltet, wenn ein Potential auf einer Seite eines ersten Bezugspotentials (GND) aus der Schwellenspannung (Vth) desselben als Steuersignal gegeben wird, und sich einschaltet, wenn ein Potential auf einer Seite eines zweiten Bezugspotentials (Vdd) aus der Schwellenspannung (Vth) desselben als Steuersignal gegeben wird,

wobei die ersten und zweiten Signalleitungen (7, 9) an einem der ersten und zweiten Bezugspotentiale (GND, Vdd) bzw. dem anderen der ersten und zweiten Bezugspotentiale (GND, Vdd) angeschlossen sind, um einen Polarisationszustand zu erzeugen, welcher den ersten Operationszieldaten (y) im ferroelektrischen Kondensator (CF) entspricht, gekennzeichnet durch:

Liefern des Absolutwertes (Vath) des Unterschieds zwischen der Schwellenspannung (Vth) des Ausgangstransistors (MP) und dem ersten Bezugspotential (GND), der entweder:

(A) gleich oder höher als das koerzitive, elektrische Feld (Vc) des ferroelektrischen Kondensators (CF) ist und das folgende Verhältnis erfüllt: CG <= Pr/(Vd – Vc) und CFnon/CG + 1 < Vd/Vath oder

(B) kleiner als das koerzitive, elektrische Feld (Vc) des ferroelektrischen Kondensators (CF) ist und das folgende Verhältnis erfüllt: CFnon/CG + 1 < Vd/Vath < CFrev/CG + 1, wobei

CG: die Gate-Kapazität des Ausgangstransistors (MP),

CFnon: die Durchschnittskapazität des ferroelektrischen Kondensators (CF) in Nichtinversionsrichtung,

CFrev: die Durchschnittskapazität des ferroelektrischen Kondensators (CF) in Inversionsrichtung, und

Pr: die Restpolarisation des ferroelektrischen Kondensators (CF), und

Vd: der Absolutwert des Unterschieds zwischen den ersten und zweiten Bezugspotentialen (GND, Vdd) ist,

so dass die Polarisationsinversion des ferroelektrischen Kondensators (CF) durch die während einer logischen Operation angelegten Spannungen vermieden wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com