PatentDe  


Dokumentenidentifikation DE102005020067A1 21.12.2006
Titel Verfahren zum Steuern eines zeitkontinuierlichen Sigma-Delta-Modulators mit Kompensation für übermäßige Schleifenverzögerung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Hernandez, Luis, Madrid, ES;
Paton, Susana, Madrid, ES;
Prefasi, Enrique, Madrid, ES;
Wiesbauer, Andreas, Pörtschach, AT;
Giandomenico, Antonio, Di, Villach, AT
Vertreter PAe Reinhard, Skuhra, Weise & Partner GbR, 80801 München
DE-Anmeldedatum 29.04.2005
DE-Aktenzeichen 102005020067
Offenlegungstag 21.12.2006
Veröffentlichungstag im Patentblatt 21.12.2006
IPC-Hauptklasse H03M 3/00(2006.01)A, F, I, 20051026, B, H, DE
Zusammenfassung Die Erfindung betrifft einen zeitkontinuierlichen Sigma-Delta-Modulator (1) mit Kompensation für übermäßige Schleifenverzögerung, welche eine zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) zur Umwandlung eines analogen Eingabesignals (ZA) in ein digitales Ausgabesignal (ZD) aufweist, wobei die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) Folgendes aufweist: eine Kompensationsschleife für übermäßige Schleifenverzögerung (ZK, 9, ZD) mit einem einstellbaren Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE); eine Signalerzeugungseinrichtung (12) zur Bereitstellung eines Referenzpotenzials als ein analoges Eingabereferenzsignal (ZR) und eine Steuervorrichtung (11) zum Empfang des digitalen Ausgabesignals (ZD) und zur Steuerung der Signalerzeugungseinrichtung (12) und des Kompensationsfaktors für übermäßige Schleifenverzögerung (FBE) in Abhängigkeit von dem digitalen Ausgabesignal (ZD).

Beschreibung[de]

Verfahren zum Steuern eines zeitkontinuierlichen Sigma-Delta-Modulators mit Kompensation für übermäßige Schleifenverzögerung.

Die vorliegende Erfindung betrifft einen zeitkontinuierlichen Sigma-Delta-Modulator, bei welchem eine übermäßige Schleifenverzögerung durch automatisches Abstimmen eines jeweiligen Kompensationskoeffizienten kompensiert wird. Weiterhin betrifft die Erfindung ein Verfahren zum Abstimmen der Kompensation für übermäßige Schleifenverzögerung eines zeitkontinuierlichen Sigma-Delta-Modulators.

Sigma-Delta-Analog-Digital-Wandler oder Sigma-Delta-Modulatoren sind kritische Komponenten in derzeitigen drahtlosen Sendeempfängerschaltungen. Herkömmliche Analog-Digital-Wandler sind oft schwierig in Feinleiter-VLSI-Technologie mit einem angemessenen geringem Leistungsverbrauch zu implementieren. Dieses liegt hauptsächlich in der Notwendigkeit von vielen analogen Komponenten begründet, die präzise und äußerst immun gegen Rauschen und Interferenz sein müssen.

Ein Vorteil eines Sigma-Delta-Wandlers besteht darin, dass er den größten Teil des Wandlungsprozesses in die digitale Domäne verlegt. Das erleichtert es, analoge Hochleistungsverfahren mit digitalen Verfahren zu kombinieren. Sima-Delta-Wandlung basiert in der Hauptsache auf einem extrem hohen Überabtast- bzw. Oversamplingverhältnis, das mit einer relativ geringen Bitbreite des digitalen Ausgabesignals kombiniert wird.

1 zeigt einen typischen Sigma-Delta-Wandler nach dem Stand der Technik zur Umwandlung eines analogen Eingabesignals ZA in ein digitales Ausgabesignal ZD. Der Sigma-Delta-Wandler CTSDM nach dem Stand der Technik weist einen Differenzverstärker DA auf, der das analoge Eingabesignal ZA und ein analoges Rückkopplungssignal Z3 empfängt, welches durch einen Rückkopplungs-Digital-Analog-Wandler DAC1 von dem digitalen Ausgabesignal ZD erzeugt wird. Das jeweilige Ausgabesignal Z1 von dem Differenzverstärker DA wird einem Filter F zugeführt, der als ein Integrator arbeitet und ein Zwischensignal Z2 erzeugt. Schließlich quantisiert ein Quantisierer Q das Zwischensignal Z2 in das digitale Ausgabesignal ZD.

In dieser Basisanordnung erzeugt ein Sigma-Delta-Modulator zum Beispiel einen Bitstrom, wenn Quantisierer Q und Rückkopplungs-Digital-Analog-Wandler DAC1 als Ein-Bit-Einrichtungen implementiert sind. Der Rückkopplungs-Digital-Analog-Wandler DAC1 hält die durchschnittliche Ausgabe des integrierenden Filters F nahe am Bezugspegel des Quantisierers Q. Die Dichte von gesetzten Bits oder „Einsen" am Ausgang des Modulators ist dann proportional zu der Amplitude des Eingabesignals ZA. Folglich erzeugt der Komparator oder Quantisierer Q für ein ansteigendes Eingabesignal ZA eine größere Anzahl von „Einsen" und umgekehrt für ein abfallendes Eingabesignal.

Der Integrator F arbeitet als ein Tiefpassfilter für das Eingabesignal ZA und als ein Hochpassfilter für das Quantisierungsrauschen. Deshalb wird der größte Teil des Quantisierungsrauschens zu höheren Frequenzen hin verschoben. Anstelle eines Betriebs nahe an der Nyquistfrequenz, wie es herkömmliche Analog-Digital-Wandler ausführen, arbeitet der Sigma-Delta-Modulator CTSDM bei einem extrem hohen Überabtastverhältnis, welches üblicherweise ein weiteres Dezimationsfilter erfordert, das mit dem Ausgang OUT des Sigma-Delta-Modulator CTSDM verbunden ist.

Sigma-Delta-Modulatoren können als zeitdiskrete Sigma-Delta-Modulatoren implementiert werden, wobei die Eingabesignale gesammelt bzw. gesampelt und durch ein geschaltetes Kapazitätsfilter (korrespondierend zu Filter F in 1) gefiltert werden, oder als zeitkontinuierliche Sigma-Delta-Modulatoren implementiert werden. Bei dem letzteren wird das Sampling direkt vor dem Quantisierer Q durchgeführt. Potenziell können zeitkontinuierliche Sigma-Delta-Modulatoren bei höheren Taktfrequenzen arbeiten und weisen geringeren Leistungsverbrauch auf.

Ein allgemeines Problem jedoch ist bei zeitkontinuierlichen Sigma-Delta-Modulatoren die Stabilität des Systems in Bezug auf übermäßige Schleifenverzögerung bzw. Excess Loop Delay. Übermäßige Schleifenverzögerung kommt durch eine Verzögerung zwischen dem Sampling des Quantisierers Q und der Zeit vor, wenn das Rückkopplungssignal Z3 an dem Ausgang des Rückkopplungs-Digital-Analog-Wandler DAC1 auftritt. Eine solche übermäßige Schleifenverzögerung (ELD = Excess Loop Delay) kann einen signifikanten Abschnitt einer Samplingperiode übersteigen. Dann verschlechtert sich der Störabstand bzw. das Signal-Rausch-Verhältnis des Modulators und das System kann instabil werden.

Eine allgemeine Vorgehensweise zur Überwindung dieses Problems besteht darin, den Modulator durch Einführung einer zusätzlichen Kompensationsschleife zu stabilisieren. Dieses ist in 1 als ein Kompensations-Rückkopplungs-Digital-Analog-Wandler DAC2 dargestellt, welcher das digitale Ausgabesignal ZD in ein analoges Kompensationssignal ZK1 wandelt, das mit einem Verstärkungsfaktor FBE versehen wird und dem Zwischensignal Z2 durch einen Addierer AD hinzugefügt wird. Der Kompensationsfaktor FBE für übermäßige Schleifenverzögerung kann als die Verstärkung des Kompensations-Rückkopplungs-Digital-Analog-Wandlers DAC2 betrachtet werden. Der Betrag der Kompensation für übermäßige Schleifenverzögerung wird durch den FBE-Koeffizienten festgesetzt, welcher in einer solchen Weise ausgewählt werden muss, dass der Modulator praktisch in allen gewünschten Grenzbedingungen stabil ist. Deshalb kann die Verstärkung des Kompensations-Rückkopplungs-Digital-Analog-Wandlers DAC2 als eine programmierbare Verstärkung implementiert werden, wie es zum Beispiel in „A 70-mw 300-MHz CMOS Continuous-Time &Sgr;&Dgr; ADC With 15-MHz Bandwith and 11 Bits of Resolution" von S. Patón et al. im IEEE Journal of Solid-State Circuits, Vol. 39, No. 7. July 2004, pp. 1056 vorgeschlagen wird, jedoch ist auf eine Strategie zur Abstimmung eines ELD-Kompensationsfaktors FBE nicht hingewiesen worden.

Es ist daher eine Aufgabe der vorliegenden Erfindung, einen zeitkontinuierlichen Sigma-Delta-Modulator mit Kompensation für übermäßige Schleifenverzögerung zu schaffen, wobei der korrespondierende ELD-Kompensationsfaktor auf einen optimalen Wert abgestimmt wird, um Robustheit und eine hohe Qualität von Analog-Digital-Wandlung über einen weiten Bereich von Betriebsbedingungen zu gewährleisten. Es ist auch eine Aufgabe der vorliegenden Erfindung, ein Verfahren für ein wirkungsvolles Abstimmen und Einstellen eines ELD-Kompensationsfaktors zu schaffen.

Diese und weitere Aufgaben werden von dem zeitkontinuierlichen Sigma-Delta-Modulator mit Kompensation für übermäßige Schleifenverzögerung mit den Merkmalen von Anspruch 1 und durch ein Verfahren zum Steuern einer Kompensation für übermäßige Schleifenverzögerung mit den Verfahrensschritten von Anspruch 22 gelöst.

Dementsprechend weist ein zeitkontinuierlicher Sigma-Delta-Modulator mit Kompensation für übermäßige Schleifenverzögerung Folgendes auf:

  • a) eine zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung zur Umwandlung eines analogen Eingabesignals in ein digitales Ausgabesignal, wobei die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung eine Kompensationsschleife für übermäßige Schleifenverzögerung mit einem einstellbaren Kompensationsfaktor für übermäßige Schleifenverzögerung aufweist;
  • b) eine Signalerzeugungseinrichtung zur Bereitstellung eines Referenzspotenzials als ein analoges Eingabereferenzsignal;
  • c) eine Steuervorrichtung zum Empfang des digitalen Ausgabesignals und zur Steuerung der Signalerzeugungseinrichtung und des Kompensationsfaktors für übermäßige Schleifenverzögerung in Abhängigkeit von dem digitalen Ausgabesignal.

Es ist eine Grundidee der Erfindung, ein analoges Eingabereferenzsignal von vorher festgelegter Form bereitzustellen und die jeweiligen digitalen Ausgabesignale zu analysieren. Es ist dann möglich, besondere Analysen durchzuführen und den Kompensationsfaktor für übermäßige Schleifenverzögerung auf einen optimalen Wert einzustellen, woraus ein wirkungsvoller und robuster zeitkontinuierlicher Sigma-Delta-Modulator resultiert.

Vorzugsweise weist die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung Folgendes auf:

  • a1) einen Rückkopplungs-Digital-Rnalog-Wandler zur Umwandlung des digitalen Ausgabesignals in ein analoges Rückkopplungssignal;
  • a2) eine erste Addiereinrichtung zur Addition des analogen Rückkopplungssignals zu dem analogen Eingabesignal und zur Bereitstellung eines ersten analogen Zwischensignals;
  • a3) eine Filtereinrichtung zur Filterung des ersten analogen Zwischensignals und zur Bereitstellung eines zweiten analogen Zwischensignals;
  • a4) einen Kompensations-Digital-Analog-Wandler zur Umwandlung des digitalen Ausgabesignals (ZD) in ein analoges Kompensationssignal;
  • a5) eine Verstärkungseinrichtung zur Gewichtung des analogen Kompensationssignals mit dem Kompensationsfaktor für übermäßige Schleifenverzögerung;
  • a6) eine zweite Addiereinrichtung zur Addition des zweiten analogen Zwischensignals zu dem gewichteten analogen Kompensationssignal und zur Bereitstellung eines dritten analogen Zwischensignals; und
  • a7) eine Quantisierungsvorrichtung zur Quantisierung des dritten analogen Zwischensignals in das digitale Ausgabesignal.

In einer bevorzugten Ausführungsform weist die Signalerzeugungseinrichtung einen Bandlücken-Referenzspannungsgenerator und einen steuerbaren Schalter auf. Eine Bandlücken-Referenz sorgt für ein sehr stabiles vorher festgelegtes Potenzial, welches als ein analoges Eingabereferenzsignal für den zeitkontinuierlichen Sigma-Delta-Modulator benutzt wird. Dieses wird dann vorzugsweise durch den steuerbaren Schalter auf den Eingang der Sigma-Delta-Modulatorvorrichtung geschaltet und davon getrennt.

In einer bevorzugten Ausführungsform des erfindungsgemäßen Sigma-Delta-Modulators sind der Kompensations-Digital-Analog-Wandler und die Verstärkereinrichtung in einem Digital-Analog-Wandler mit einstellbaren Stromquellen zur Abstimmung des Faktors für übermäßige Schleifenverzögerung kombiniert. Dieses ist ein einfaches Verfahren zur Änderung der Verstärkung eines herkömmlichen Digital-Analog-Wandlers.

Vorzugsweise ist der Kompensationsfaktor für übermäßige Schleifenverzögerung programmierbar ausgebildet.

In einer weiteren bevorzugten Ausführungsform des Sigma-Delta-Modulators weist der zeitkontinuierliche Sigma-Delta-Modulator ein erstes programmierbares Register zur Speicherung eines Schaltbits auf, wobei der steuerbare Schalter einen Referenzpotenzialausgang der Bandlücken-Referenz in Abhängigkeit von dem Schaltbit schaltet.

Es ist auch bevorzugt, dass der zeitkontinuierliche Sigma-Delta-Modulator weiterhin ein zweites programmierbares Register zur Speicherung des Kompensationsfaktors für übermäßige Schleifenverzögerung aufweist.

In einer weiteren bevorzugten Ausführungsform weist der zeitkontinuierliche Sigma-Delta-Modulator ein drittes programmierbares Register zur Speicherung einer Vielzahl von Vorzeichenbits auf. Die Vielzahl von Vorzeichenbits kann zur Analyse des umgewandelten analogen Eingabereferenzsignals und konsequenterweise zur Abstimmung oder Einstellung des Kompensationsfaktors für übermäßige Schleifenverzögerung benutzt werden.

Vorzugsweise sind die Register dann an ein serielles Interface gekoppelt, das mit der Steuervorrichtung gekoppelt ist.

In einer weiteren Ausgestaltung des erfindungsgemäßen Sigma-Delta-Modulators repräsentiert das digitale Ausgabesignal ein Umwandlungsergebnis und die Steuervorrichtung stellt den Kompensationsfaktor für übermäßige Schleifenverzögerung in Abhängigkeit einer Autokorrelation von Vorzeichenbits ein, wobei die Vorzeichenbits aus einer Vielzahl von Umwandlungsergebnissen des Eingabereferenzsignals erfasst sind.

Erfindungsgemäß werden nur die Vorzeichenbits der Umwandlungsergebnisse für die Analyse des Sigma-Delta-Modulators und folglich zur Abstimmung oder Einstellung des Kompensationsfaktors für übermäßige Schleifenverzögerung berücksichtigt. Durch alleinige Verwendung der Zeichenbits kann eine bedeutende Menge an Datenverarbeitungszeit eingespart werden, und nichtsdestotrotz wird eine verlässliche Steuerung des Kompensationsfaktors für übermäßige Schleifenverzögerung gewährleistet.

In einer weiteren Ausgestaltung eines Sigma-Delta-Modulators stellt die Steuervorrichtung den Kompensationsfaktor für übermäßige Schleifenverzögerung in Abhängigkeit von einer Summe der absoluten Werte der Autokorrelation von Vorzeichenbits ein. Es kann gezeigt werden, dass die Steuerung oder Einstellung des Kompensationsfaktors für übermäßige Schleifenverzögerung sogar verlässlicher wird, wenn die absoluten Werte der Autokorrelation von Vorzeichenbits berücksichtigt werden.

Auch in einer weiteren Ausgestaltung des erfindungsgemäßen Sigma-Delta-Modulators weist der zeitkontinuierliche Sigma-Delta-Modulator weiterhin ein Dezimationsfilter zur Reduzierung einer Datenrate des digitaler Ausgabesignals und zur Bereitstellung eines digitalen Signals mit reduzierter Datenrate auf.

Vorzugsweise stellt dann die Steuervorrichtung den Kompensationsfaktor für übermäßige Schleifenverzögerung in Abhängigkeit von der Summe einer Vielzahl. von absoluten werten des digitalen Ausgabesignals mit reduzierter Datenrate ein. Auch eine Berücksichtigung der Ausgabe der Dezimationseinrichtung verbessert darüber hinaus die Wirksamkeit einer Einstellung eines optimalen ELD-Kompensationsfaktors.

In einer alternativen Ausführungsform des Sigma-Delta-Modulators ist der zeitkontinuierliche Sigma-Delta-Modulator in einem XDSL-Zentralgerät bzw. -Vermittlungsstellengerät angeordnet, wobei die Steuervorrichtung in einem digitalen Frontend eines Zentralgeräts angeordnet ist.

In einer weiteren alternativen Ausführungsform sind die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung, die Steuervorrichtung und die Referenzsignalgeneratoreinrichtung als separate integrierte Schaltungen angeordnet.

In einer bevorzugten alternativen Ausführungsform ist die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung als eine integrierte Schaltung implementiert, und die Steuervorrichtung und die analoge Referenzsignalgeneratoreinrichtung sind in einer Kalibriervorrichtung zur Abstimmung eines Kompensationskoeffizienten für übermäßige Schleifenverzögerung angeordnet. Diese bevorzugte Ausführungsform hat den besonderen Vorteil, dass die Kalibriervorrichtung für verschiedene zeitkontinuierliche Sigma-Delta-Modulatorvorrichtungen eingesetzt wird, welche mit dem erfindungsgemäßen programmierbaren ELD-Kompensationsfaktor versehen sind.

In weiteren bevorzugten Ausführungsformen der Erfindung ist der zeitkontinuierliche Sigma-Delta-Modulator als ein vollständiger Differenz-Analog-Digital-Wandler implementiert, die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung ist als ein Multibit-Sigma-Delta-Analog-Digital-Wandler implementiert, das Referenzpotenzial ist das Gleichtaktpotenzial des korrespondierendem differenziellen Eingabesignals und/oder das Referenzpotenzial ist Massepotenzial.

Es wird insbesondere bevorzugt, wenn der Sigma-Delta-Modulator ein nichtflüchtiges Speicherelement zur Speicherung eines optimalen Kompressionsfaktorwerts für übermäßige Schleifenverzögerung aufweist. Dieses hat den Vorteil, dass der Abstimmvorgang zur Einstellung des ELD-Kompensationsfaktors entfallen kann, wenn sich die Betriebsbedingungen im Allgemeinen nicht ändern. Üblicherweise ist die automatische Abstimmung des ELD-Kompensationsfaktors nur beim Hochlauf erforderlich, oder wenn eine signifikante Änderung von externen Betriebsbedingungen, wie zum Beispiel Temperatur, Spannungsänderungen oder andere Änderungen, vorkommt.

Die vorliegende Erfindung schafft auch ein Verfahren zum Steuern einer Kompensation für übermäßige: Schleifenverzögerung in einer zeitkontinierlichen Sigma-Delta-Modulatorvorrichtung, welche eine Kompensationsschleife für übermäßige Schleifenverzögerung mit einem einstellbaren Kompensationsfaktor für übermäßige Schleifenverzögerung aufweist, wobei das Verfahren die folgenden Verfahrensschritte aufweist:

  • a) Vorsehen einer Gruppe von Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung;
  • b) Umwandeln eines konstanten Referenzpotenzials als ein analoges Eingabesignal in ein digitales Ausgabesignal, welches zumindest einen Bitstrom für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung aufweist, wobei die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung benutzt wird;
  • c) Erfassen einer Serie von Vorzeichenbits des Bitstroms für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung, wobei jede Serie von Vorzeichenbits eine vorher festgelegte Zahl N von Bits aufweist;
  • d) Festlegen einer Autokorrelationssequenz der Serien von Vorzeichenbits für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung, wobei jede Autokorrelationssequenz eine vorher festgelegte Zahl M von Autokorrelationssequenzwerten aufweist; und
  • e) Gleichsetzen des einstellbaren Kompensationsfaktors für übermäßige Schleifenverzögerung zu einem der Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung in Abhängigkeit von den Autokorrelationssequenzen.

Untersuchungen des Anmelders zeigen, dass insbesondere die Autokorrelationssequenzen für Serien von Zeichenbits ein zuverlässiger kennzeichnender Parameter für die Stabilität des Sigma-Delta-Modulators mit einer gegebenen übermäßigen Schleifenverzögerung sind. Deshalb wird der ELD-Kompensationsfaktor in Abhängigkeit von diesem kennzeichnenden Parameter in Überstimmung mit der Erfindung eingestellt.

Vorzugsweise ist ein weiterer Verfahrensschritt Aufsummieren der absoluten Werte der Autokorrelationssequenzwerte für jede Autokorrelationssequenz zum Bereitstellen von korrespondierenden ersten Gütefaktoren vorgesehen, wobei im Verfahrensschritt e) der einstellbare Faktor für übermäßige Schleifenverzögerung dann in Abhängigkeilt von den ersten Gütefaktoren eingestellt wird.

In einer fortgeschrittenen Ausführungsform des erfindungsgemäßen Verfahrens weist Verfahrensschritt e) weiterhin Folgendes auf:

  • e1) Vergleichen der ersten Gütefaktoren mit einem Stabilitätsschwellwert;
  • e2) Einstellen der einstellbaren Kompensationsfaktoren für übermäßige Schleifenverzögerung auf einem Wert eines Kalibrier-Kompensationsfaktors für übermäßige Schleifenverzögerung, wenn der erste Gütefaktor korrespondierend zu dem Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung kleiner ist als der Stabilitätsschwellwert.

Es wird dann bevorzugt, dass im Verfahrensschritt c) mindestens N = 512 Vorzeichenbits erfasst werden.

Das erfindungsgemäße Verfahren kann weiterhin verbessert werden, indem die Zahl von Werten M von jeder Autokorrelationssequenz durch Weglassen von zumindest einem ersten Abschnitt von Werten reduziert wird. Es wird dann besonders bevorzugt, dass der erste Abschnitt und ein Endabschnitt von Werten ausgelassen werden, wobei die Abschnitte zu niedrigsten und höchsten Verzögerungswerten der jeweiligen Autokorrelationssequenz korrespondieren. Durch Reduzieren der Zahl von Werten können Verarbeitungsspeicherresourcen eingespart werden. Da die Autokorrelationssequenz symmetrisch ist, können üblicherweise etliche Abschnitte der werte entfallen.

In einer noch weiteren Ausführungsform des erfindungsgemäßen Verfahrens weist das Verfahren weiterhin die folgenden Verfahrensschritte auf:

  • f) Dezimieren des Bitstroms durch die Verwendung eines Dezimationsfilters zum Bereitstellen eines digitalen Ausgabesignals mit reduzierte Datenrate;
  • g) Erfassen einer Serie von digitalen Werten des digitalen Ausgabesignals mit reduzierter Datenrate für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung;
wobei im Verfahrensschritt e) der einstellbare Kompensationsfaktor für übermäßige Schleifenverzögerung auch in Abhängigkeit von der Serie von digitalen Werten eingestellt wird.

Es wird dann besonders bevorzugt, den Verfahrensschritt Aufsummieren der absoluten Werte der Serien von digitalen Werten für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung zum Bereitstellen von zweiten Gütefaktoren hinzuzufügen, wobei im Verfahrensschritt e) der einstellbare Kompensationsfaktor für übermäßig Schleifenverzögerung auch in Abhängigkeit: von den zweiten Gütefaktoren eingestellt wird. Durch Berücksichtigen auch der Ausgabe einer Dezimationseinrichtung kann der einstellbare Kompensationsfaktor für übermäßige Schleifenverzögerung auch in einer zuverlässigeren Weise abgestimmt werden.

In noch einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens werden die folgenden Verfahrensschritte ausgeführt:

  • i) Aufsummieren des ersten Gütefaktors und des zweiten Gütefaktors für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung zum Bereitstellen eines dritten Gütefaktors, wobei der erste Gütefaktor durch den niedrigsten Wert der ersten Gütefaktoren normiert wird und der zweite Gütefaktor durch den niedrigsten Wert der zweiten Gütefaktoren normiert wird;
  • j) Vergleichen der dritten Gütefaktoren mit einem Entscheidungsschwellwert für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung;
  • k) Setzen eines Entscheidungsbits, wenn der dritte Gütefaktor kleiner ist als der Entscheidungsschwellwert für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung.

Es ist günstig, wenn der einstellbare Kompensationsfaktor für übermäßige Schleifenverzögerung auf den Mittelwert der Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung eingestellt wird, für welche das Entscheidungsbit gesetzt ist. Dieses gewährleistet, dass der ELD-Kompensationsfaktor auf den optimalen. Wert eingestellt wird, der durch einen Mittelwert einer Untergruppe von Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung gegeben ist, für welche das Entscheidungsbit gesetzt ist.

In einer bevorzugten Ausführungsform des Verfahrens wird die Gruppe von Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung durch folgende Verfahrensschritte erzeugt:

  • l) Bereitstellen eines anfänglichen Kompensationsfaktors für übermäßige Schleifenverzögerung;
  • m) Festlegen eines Kompensationsfaktorbereichs für übermäßige Schleifenverzögerung zwischen einer unteren Grenze und einer oberen Grenze durch Multiplizieren des anfänglichen Kompensationsfaktors für übermäßige Schleifenverzögerung mit einem Kompressionsfaktor und einem Dehnfaktor; und
  • n) Platzieren des Kalibrier-Kompensationsfaktors für übermäßige Schleifenverzögerung mit gleichem Abstand in dem Kompensationsfaktorbereich für übermäßige Schleifenverzögerung.

Weitere bevorzugte und fortgeschrittene Ausgestaltungen der vorliegenden Erfindung sind Gegenstand der abhängigen Ansprüche und der folgenden Beschreibung in Zusammenhang mit den beigefügten Figuren.

Im Folgenden wird die Erfindung mit Bezugnahme auf die Zeichnungen im Detail erläutert. Hierbei zeigt:

1 einen Sigma-Delta-Modulator nach dem Stand der Technik;

2 einen erfindungsgemäßen zeitkontinuierlichen Sigma-Delta-Modulator;

3 einen Digital-Analog-Wandler mit einstellbarer Verstärkung;

4 ein Flussdiagramm des erfindungsgemäßen Verfahrens;

5 eine bevorzugte Ausführungsform des erfindungsgemäßen zeitkontinuierlichen Sigma-Delta-Modulators;

6 und 7 Simulationsergebnisse des erfindungsgemäßen Verfahrens.

Gleiche oder funktionsmäßig gleiche Elemente in den Figuren sind mit den gleichen Bezugszeichen versehen worden, falls nicht anders angegeben.

2 zeigt eine erfindungsgemäße Anordnung 1 für einen zeitkontinuierlichen Sigma-Delta-Modulator mit Kompensation für übermäßige Schleifenverzögerung.

2 zeigt eine zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (CTSDM) 2 mit einem Eingangs- und einem Ausgangsanschluss 3, 4 jeweils zum Empfang eines analogen Eingabesignals ZA und zur Ausgabe eines digitalen Ausgabesignals ZD.

Die CTSDM-Vorrichtung 2 weist einen Rückkopplungs-Digital-Analog-Wandler 5 zur Umwandlung des digitalen Ausgabesignals ZD in ein analoges Rückkopplungssignal ZR auf. Das analoge Rückkopplungssignal ZR wird zu der ersten Addiereinrichtung 6 zur Subtraktion des analogen Rückkopplungssignals ZR von dem Eingabesignal ZA und zur Bereitstellung eines ersten analogen Zwischensignals Z1 geleitet. Eine Filtereinrichtung 7 filtert das erste analoge Zwischensignal Z1 und erzeugt ein zweites Zwischensignal Z2. Eine zweite Addiereinrichtung 8 subtrahiert ein gewichtetes analoges Kompensationssignal ZK von dem zweiten analogen Zwischensignal Z2, wobei sie ein drittes Zwischensignal Z3 erzeugt. Eine Quantisiervorrichtung 10 quantisiert das dritte analoge Zwischensignal Z3 in das digitale Ausgabesignal ZD.

Das gewichtete analoge Kompensationssignal ZK wird von einem Kompensations-Digital-Analog-Wandler 9 durch Digital-Analog-Umwandlung des digitalen Ausgabesignals ZD bereitgestellt. Der Kompensations-Digital-Analog-Wandler 9 weist eine einstellbare Verstärkung auf, welche hier gleich dem ELD-Kompensationsfaktor FBE ist.

Der ELD-Kompensationsfaktor FBE kann durch geeignete Steuersignale CT1 verändert werden, welche durch Steuervorrichtung 11 bereitgestellt werden. Die Steuervorrichtung 11 empfängt das digitale Ausgabesignal ZD und steuert die Verstärkung oder den ELD-Kompensationsfaktor des Kompensations-Digital-Analog-Wandlers 9 durch Steuersignale CT1 und eine Steuersignalerzeugungseinrichtung 12 durch Steuersignale CT2.

Die Steuersignalerzeugungseinrichtung 12 ist an den Eingang 3 der CTSDM-Vorrichtung 2 gekoppelt und liefert ein Referenzpotenzial ZA als ein analoges Eingabereferenzsignal an den Eingang 3 der CTSDM-Vorrichtung 2.

3 zeigt einen beispielhaften Digital-Analog-Wandler 9 mit einem Signaleingang 13 zum Empfang eines digitalen Eingabesignals ZD und einen Ausgang 14 zur Ausgabe eines analogen Signals ZK, welches das gewichtete analoge Kompensationssignal ZK sein kann.

Der Digital-Analog-Wandler 9 besitzt auch. einen Steuereingang 15 zum Empfang eines Steuersignals CT1. Jedes Bit des digitalen Eingabesignals ZD steuert einen. steuerbaren Schalter 16, 17, 18 zur Verbindung eines korrespondierenden Umwandlungswiderstands 19, 20, 21 entweder mit einem niedrigeren Versorgungsspannungspotenzial VSS oder mit einem invertierenden Eingang 22 eines Differenzverstärkers 23. Ein nichtinvertierender Eingang 24 des Operationsverstärkers 23 ist mit dem niedrigeren Versorgungsspannungspotenzial VSS verbunden. Ein Ausgang 25 des Operationsverstärkers 23 liefert das analoge Ausgabesignal ZK an den Ausgang 14. Zwischen dem Ausgang 25 und dem invertierenden Eingang 22 des Differenzverstärkers 23 ist ein Rückkopplungswiderstand 26 angeschlossen.

Die Umwandlungswiderstände 19, 20, 21 sind jeweils parallel zwischen einem steuerbaren Spannungsgenerator 27, der selbst mit einem höheren Versorgungsspannungspotenzial VDD verbunden ist, und den jeweiligen steuerbaren Schaltern 16, 17, 18 angeschlossen. Der gesamte Spannungsversatz bzw. -offset, der auf die Widerstände 19, 20, 21 aufgebracht wird, wird durch den steuerbaren Spannungsgenerator 27 gesteuert, welcher selbst durch das Steuersignal CT1 gesteuert wird.

Deshalb kann durch Veränderung der durch den steuerbaren Spannungsgenerator 27 erzeugten Spannung die Verstärkung des Digital-Analog-Wandlers 9 eingestellt werden. Durch Einstellung der Verstärkung eines solchen beispielhaften Kompensations-Digital-Analog-Wandlers 9, wie er in einer CTSDM-Vorrichtung implementiert sein kann, gemäß der Erfindung kann der ELD-Kompensationsfaktor eingestellt werden.

Die aktuelle Abstimmung und Steuerung des ELD-Kompensationsfaktors EFBE wird nun mit Bezugnahme auf 4A, 4B und 4C erläutert, welche ein Flussdiagramm des erfindungsgemäßen Verfahrens darstellen.

Grundsätzlich kann die Steuervorrichtung 11 nach 3, welche ein digitaler Signalprozessor (DSP) sein kann, die folgende Ausführung der Verfahrensschritte steuern. Das Verfahren ist darauf ausgerichtet, den optimalen ELD-Kompensationsfaktor zu finden und automatisch einzustellen.

Jetzt wird Bezug auf 4A bis 4C genommen, welche drei Abschnitte des erfindungsgemäßen Verfahrens zum Abstimmen der Kompensation für übermäßige Schleifenverzögerung eines zeitkontinuierlichen Sigma-Delta-Modulatcrs auf ihren optimalen Wert zeigen. Das Verfahren gemäß dieser bevorzugten Implementation des erfindungsgemäßen Verfahrens ist in drei Abschnitte aufgeteilt. Jeder Abschnitt ergibt einen Gütefaktor FOM1, FOM2, FOM3, welcher schließlich zum Einstellen des ELD-Kompensationsfaktors FBE auf den besten Wert führt.

Ausgehend von einem anfänglichen Kompensationsfaktor für übermäßige Schleifenverzögerung wird ein Bereich für solche Faktoren erzeugt, indem der anfängliche ELD-Kompensationsfaktor mit einem Kompressionsfaktor und einem Dehnfaktor multipliziert wird, um eine untere Grenze und eine obere Grenze zu erzeugen. Dann werden Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung mit gleichem Abstand in den Kompensationsfaktorenbereich für übermäßige Schleifenverzögerung platziert. Dadurch wird eine Gruppe von Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung FBE(i) mit gleichem Abstand innerhalb des Kompensationsfaktorenbereichs für übermäßige Schleifenverzögerung verteilt erzeugt. Eine mögliche Zahl von Kalibrier-ELD-Kompensationsfaktoren ist zum Beispiel 32.

In dem ersten Verfahrensabschnitt (beginnend mit Verfahrensschritt S1), wie in 4A dargestellt ist, wird die CTSDM-Vorrichtung (Bezugszeichen 2 in 2) in einen „Leerlaufkanalmodus" gesetzt (Verfahrensschritt S2), das heißt, ein konstantes Referenzpotenzial wird dem Eingangsanschluss 3 so zugeführt, dass die CTSDM-Vorrichtung 2 einen digitalen Bitstrom an ihrem Ausgang 4 liefert.

In der folgenden Schleife (S3 bis S8) wird der ELD-Kompensationsfaktor FBE um einen Wert INC(i) erhöht, beginnend an der unteren Grenze des ELD-Bereichs. Für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung FBE werden die Verfahrensschritte S4 bis S72 ausgeführt.

Im Verfahrensschritt S4 wird die CTSDM-Vorrichtung zurückgesetzt, was zum Beispiel bedeutet, dass alle in der Schaltung vorhandene Kondensatoren entladen werden und der ELD-Kompensationsfaktor oder die Verstärkung des Kompensations-Digital-Analog-Wandlers 9a auf den ausgewählten FBE-Wert programmiert wird. Dann wird das konstante Referenzpotenzial, das von der Signalerzeugungseinrichtung 12 bereitgestellt wird, in das digitale Ausogabesignal mit einem Bitstrom umgewandelt.

Im Verfahrensschritt S5 wird eine Serie von Vorzeichenbits dieses Bitstroms erfasst. Zum Beispiel wird eine Zahl von N = 512 Vorzeichenbits erfasst. Diese können in einem Register gespeichert werden. Da das analoge Eingabesignal ein konstantes Referenzpotenzial ist, welcher zum Beispiel Massepotenzial sein kann, würde eine ideale CTSDM-Vorrichtung exakt 256 gesetzte Vorzeichenbits oder „Einsen" und den gleichen Betrag von „Nullen" liefern. Für die erfasste Serie von N Vorzeichenbits S(n = 1..N) wird die Autokorrelationssequenz berechnet. Die Autokorrelationssequenz XSS(k) kann wie folgt definiert sein:

Dieses führt zu den Autokorrelationsserie XSS(k), welche eine Länge von 2N besitzt. Der Index k korrespondiert zu den Verzögerungen bzw. Nacheilungen der Autokorrelationssequenz. Gemäß der Erfindung wird nicht die ganze Autokorrelationssequenz benutzt. Ein erster Teil, zum Beispiel die ersten 10 Werte der Autokorrelationssequenz, kann ebenso wie die End- oder höchsten Verzögerungswerte ausgelassen werden. Außerdem sind die Autokorrelationsvektoren symmetrisch. Dies bedeutet, dass aktuell nur eine Hälfte des Autokorrelationsvektors XSS(k) notwendigerweise berücksichtigt werden muss. Das heißt, dass die Anzahl von Autokorrelationssequenzwerten auch N minus der ausgelassenen ersten und letzten Werte beträgt. Zum Beispiel durch Auslassen der ersten und letzten 1C Werte der Hälfte der Autokorrelationsvektorwerte erhalten wir eine Länge des korrespondierenden Autokorrelationsvektors von 492 Dateneintragungen, welches das Ergebnis von Verfahrensschritt S5 ist.

In dem nächsten Verfahrensschritt S6 wird ein erster Gütefaktor FOM1 durch Aufsummieren der absoluten Werte der verbleibenden Autokorrelationssequenzwerte berechnet:

Im Verfahrensschritt S7 wird dieser Gütefaktor FOM1 mit einem ersten Schwellwert TH1 verglichen, welcher ein Stabilitätsschwellwert TH1 ist. Der Stabilitätsschwellwert TH1 kann empirisch durch Experiment bestimmt werden. Wenn der erste Gütefaktor FOM1 unter dem ersten Stabilitätsschwellwert TH1 liegt, wird der korrespondierende ELI)-Kompensationsfaktor als Erzeuger eines stabilen Modulators im Verfahrensschritt S71 klassifiziert. Ansonsten wird die CTSDM-Vorrichtung mit einem jeweiligen FBE als unstabil im Verfahrensschritt S72 klassifiziert. Der Gütefaktor FOM1 wird zum Beispiel in einem Speicher gespeichert.

Als nächstes wird der Kalibrier-ELD-Kompensationsfaktor erhöht, um den ersten Gütefaktor FOM1 für diesen nächsten Kalibrier-ELD-Kompensationsfaktorwert zu bestimmen.

Indem die Schleife in diesem Fall 32 Mal ausgeführt wird, wird der erste Gütefaktor FOM1 für jeden Kalibrier-ELD-Kompensationsfaktor FBE bestimmt und im Verfahrensschritt S9 gespeichert.

Weiterhin wird ein zweiter Gütefaktor FOM2 für jeden Kalibrier-ELD-Kompensationsfaktor in einem zweiten Abschnitt des erfindungsgemäßen Verfahrens berechnet. Der zweite Abschnitt ist in dem Flussdiagramm nach 4B dargestellt.

Zuerst wird im Verfahrensschritt S10 der korrespondierende Algorithmus in dem DSP oder in der Steuervorrichtung 11 gestartet.

Dann wird die CTSDM-Vorrichtung 2 in den Leerlaufkanalmodus gesetzt, in welchem wieder das konstante Referenzpotenzial an den Eingang 3 als das analoge Eingabesignal gekoppelt wird.

Ein erster Kalibrier-ELD-Kompensationsfaktor wird im Verfahrensschritt S12 ausgewählt.

Dann wird der Modulator wieder zurückgesetzt (Verfahrensschritt S13).

Der ausgegebene Bitstrom des digitalen Ausgabesignals ZD wird unter Verwendung eines Dezimationsfilters dezimiert, um ein digitales Ausgabesignal mit einer reduzierten Datenrate bereitzustellen. Dann wird der absolute Wert dieser Dezimatorausgabe für eine bestimmte Anzahl von Umwandlungsergebnissen der CTSDM-Vorrichtung 2 aufsummiert (Verfahrensschritt S14).

Im Verfahrensschritt S15 wird ein Zählindex so erhöht, dass beim Durchlaufen der Schleife, die aus S12, S13 und 14 gebildet ist, für jeden der Kalibrier-ELD-Kompensationsfaktoren eine solche Summe von absoluten werten des dezimierten digitalen Ausgabesignals als ein zweiter Gütefaktor FOM2 erzeugt wird.

In dieser besonderen Realisierung des erfindungsgemäßen Verfahrens werden nun 32 zweite Gütefaktoren FOM2 erzeugt und im Verfahrensschritt S16 gespeichert.

Nun wird Bezug genommen auf 4C. Der dritte Abschnitt des erfindungsgemäßen Verfahrens zum Steuern einer Kompensation für übermäßige Schleifenverzögerung in der CTSDM-Vorrichtung wird als Verfahrensschritt S13 begonnen.

In dem nächsten Verfahrensschritt S20 wird für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung ein dritter Gütefaktor FOM3 berechnet, indem zuerst der erste Gütefaktor FOM1 durch den minimalen Wert von allen ersten Gütefaktoren MINF1 dividiert wird, und zweitens der korrespondierende zweite Gütefaktor FOM2 dividiert durch den gesamten minimalen Wert von allen zweiten Gütefaktoren MINF2 hinzuaddiert wird:

Im Verfahrensschritt S20 werden die dadurch erzeugten Gütefaktoren FOM3 mit einem Entscheidungsschwellwert TH2 verglichen. Wenn der jeweilige dritte Gütefaktor FOM3 kleiner ist als der zweite Entscheidungsschwellwert TH2, wird ein Entscheidungsbit im Verfahrensschritt S201 gesetzt. Ansonsten verbleibt das korrespondierende Entscheidungsbit, ohne im Verfahrensschritt S202 gesetzt zu werden.

Deshalb ist für jeden Kalibrier-ELD-Kompensationsfaktor ein Bit in einem Register reserviert. In einem 32-Bit-Register wird ein jeweiliges Bit gesetzt, wenn der korrespondierende Kalibrier-ELD-Kompensationsfaktor zu einem stabilen Modulator führt, und in einem zweiten Register wird. ein korrespondierendes Bit gesetzt, wenn der jeweilige dritte Gütefaktor FOM3 unter dem zweiten Entscheidungsschwellwert TH2 liegt. Dieses wird durch einen Verfahrensschritt S22 angezeigt.

Nun wird der beste ELD-Kompensationsfaktor FBE durch Verarbeitung der Register und Berechnen des Mittelwerts der Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung ausgewählt, für welchen das Entscheidungsbit im Verfahrensschritt S23 gesetzt wird.

In dem Endverfahrensschritt S24 wird dieser beste Kompensationsfaktor für übermäßige Schleifenverzögerung FBE als die Verstärkung oder der FBE-Faktor in dem Kompensations-Digital-Analog-Wandler 9 eingestellt.

5 zeigt eine bevorzugte Implementierung des erfindungsgemäßen zeitkontinuierlichen Sigma-Delta-Modulators mit einer Kompensation für übermäßige Schleifenverzögerung.

Die Anordnung 100 ist vorzugsweise in einem VDSL-System implementiert, in welchem die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung 2 in dem analogen Frontend 101 benutzt wird. Die Anordnung 100 nach 5 ist speziell dazu angepasst, das zuvor erläuterte Verfahren zum Abstimmen des ELD-Kompensationsfaktors durchzuführen.

Ein digitales Frontend 102 weist einen digitalen Signalprozessor 103 und Speichervorrichtungen 104 auf, welche zusammen als eine Steuervorrichtung 11 für den Signalfluss und insbesondere für die Einstellung des ELD-Kompensationsfaktors fungieren.

Das analoge Frontend 101 weist einen Interpolationspfad auf, der aus digitalen Interpolatoren 105, einem Digital-Analog-Wandler 106 und analogen Filter 107 besteht. Der Interpolationspfad wird hier nicht weiter betrachtet.

In einem Dezimationspfad ist Folgendes vorgesehen: ein analoges Vorfilter zur Filterung eines analogen Signals ZA; die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung 2 zur Umwandlung eines solchen gefilterten analogen Eingabesignals XA in ein digitales Ausgabesignal ZD; und eine Dezimationsfiltervorrichtung 109 zur Reduzierung einer Datenrate des digitalen Ausgabesignals ZD und zur Bereitstellung eines digitalen Ausgabesignals mit reduzierter Datenrate. Ein steuerbarer Schalter 110 ist zur Umschaltung entweder der Ausgang des analogen Vorfilters 108 oder eines Referenzpotenzials ZR auf den Eingang 3 der CTSDM-Vorrichtung 2 vorgesehen.

Das Referenzpotenzial ZR wird von einem Bandlücken-Referenzspannungsgenerator 112 erzeugt.

Weiterhin ist ein erstes programmierbarer Register 113 zur Speicherung eines Schaltbits vorgesehen, wobei der steuerbare Schalter 110 das Referenzpotenzial ZR auf den Eingang 3 der Modulatorvorrichtung 2 in Abhängigkeit von einem solchen Schaltbit schaltet.

Das erste programmierbare Register 113 ist an ein serielles Interface gekoppelt, welches selbst an die Steuervorrichtung 11 gekoppelt ist.

Das analoge Frontend 101 weist ein zweites programmierbares Register 114 zur Speicherung des Kompensationsfaktors für übermäßige Schleifenverzögerung FBE auf. Das zweite Register 114 ist mit einem Steuereingang 117 der Modulatorvorrichtung 2 gekoppelt, um einen jeweiligen FBE-Koeffizienten an den Kompensations-Digital-Analog-Wandler zu liefern, der darin angeordnet ist.

Ein drittes Register 115 ist vorgesehen und an den Ausgang 4 der Modulatorvorrichtung 2 zum Empfang und zur Speicherung der Vielzahl von Vorzeichenbits angekoppelt. Alle Register 113, 114, 115 sind mit dem seriellen Interface 116 gekoppelt.

Die Abstimmung oder Steuerung des Kompensationsfaktors für übermäßige Schleifenverzögerung FBE wird von dem digitalen Frontend 102 koordiniert. Durch Setzen eines Schaltbits in dem ersten Register 113 werden der erste und zweite Abschnitt des erfindungsgemäßen Verfahrens nach 4A, 4B jedesmal initiiert. Die zur Durchführung des erfindungsgemäßen Verfahrens benötigten Daten, das heißt die 512 Vorzeichenbits werden in dem zugeordneten Register 115 gespeichert. Die Steuereinheit in dem digitalen Frontend 102 kann diese Vorzeichenbitwerte auslesen und die Autokorrelationssequenz zur Bereitstellung der Gütefaktoren FOM1 auswerten. Die FBE oder die Kalibrier-ELD-Kompensationsfaktoren können durch Einschreiben in das zweite Register 114 geändert werden. Zum Beispiel kann Register 114 als ein 8-Bit-Register in dem analogen Frontend 102 implementiert sein.

6 zeigt typische Simulationsergebnisse für das erfindungsgemäße Verfahren. Eine Gruppe von 32 Kalibrier-ELD-Kompensationsfaktoren ist ausgewählt worden, wobei der anfängliche ELD-Kompensationsfaktor im Zentrum platziert ist, und die verbleibenden Kalibrier-ELD-Kompensationsfaktoren sind in gleichen Abständen herum angeordnet.

In 6 wird der Faktor FBE in prozentualen Termen des anfänglichen FBE gemessen. Die minimale Verstärkung oder FBE ist willkürlich auf einen Wert von FBE = 625 gesetzt. Daher betragen die Inkrementschritte 25.

Diagramm (A) zeigt den ersten Gütefaktor FOM1 für alle Kalibrier-ELD-Kompensationsfaktoren in willkürlichen Einheiten. Als ein erster Stabilitätsschwellwert wird TH1 = 50 ausgewählt. Deshalb erfüllen nur die ersten sechs Kalibrier-ELD-Kompensationsfaktorwerte das Stabilitätskriterium nicht.

Das Diagramm (B) zeigt den zweiten Gütefaktor FOM2, wobei ein ähnliches Verhalten beobachtet werden kann. Mit Beginn ab dem sechsten Kalibrier-ELD-Kompensationsfaktor werden die FOM2-Werte sehr klein.

Diagramm (C) zeigt den dritten Gütefaktor FOM3, welcher zeigt, dass für einen Entscheidungsschwellwert kleiner als 10 wieder die ersten fünf Kalibrier-ELD-Kompensationsfaktoren das Kriterium nicht erfüllen, so dass nur bei diesen ersten die Entscheidungsbits auf Null gesetzt werden.

Das Diagramm (D) zeigt einen Störabstand bzw. ein Signal-Rausch-Verhältnis des digitalen Ausgabesignals für die verschiedenen Kalibrier-ELD-Kompensationsfaktoren. Ein Oversamplingverhältnis von 10 der Endentscheidungsschwellwert TH2 gesetzt auf 2,8.

7 zeigt einen Ausschnitt aus Diagramm (D) in 6 des Signal-Rausch-Verhältnisses.

Als ein Ergebnis des erfindungsgemäßen Verfahrens ist jeweils der optimale FBE-Koeffizient oder der beste ELD-Kompensationsfaktor der Wert, welcher zu 110 Prozent des anfänglichen ELD-Kompensationsfaktors korrespondiert. 7 zeigt, dass sein bester FBE-Koeffizient in einem relativ stabilen Bereich in Bezug auf Veränderungen in dem Signal-Rausch-Verhältnis liegt.

Das erfindungsgemäße Verfahren in Kombination mit einem erfindungsgemäßen zeitkontinuierlichen Sigma-Delta-Modulator mit einer Kompensation für übermäßige Schleifenverzögerung schafft ein schnelles und verlässliches Verfahren zum Abstimmen des ELD-Kompensationsfaktors. Durch Bestimmen von passenden Gütefaktoren wird eine stabile Betriebsbedingung des jeweiligen CTSDM erreicht. Das Verfahren und der Modulator können flexibel in Kombination oder separat eingesetzt werden, wenn die aktuelle Steuerung und Signalerzeugungseinrichtungen in einer einzelnen Testgerätschaft oder Abstimmgerätschaft für CTSDMs angeordnet sind.

ZA
Analoges Eingabesignal
Z1, Z2, Z3
Zwischensignal
ZK
Kompensationssignal
ZD
Digitales Ausgabesignal
XA
Analoges Signal
XD
Digitales Ausgabesignal
ZR
Rückkopplungssignal
DA
Differenzverstärker
DAC1, DAC2
Digital-Analog-Wandler
F
Filter
AD
Addierer
Q
Quantisierer
IN
Eingang
OUT
Ausgang
CTSDM
Zeitkontinuierlicher Sigma-Delta-Modulator
2
CTSDM-Vorrichtung
3
Eingangsanschluss
4
Ausgangsanschluss
5
Rückkopplungs-Digital-Analog-Wandler
6
Addierer
7
Filter
8
Addierer
9
Kompensations-Digital-Analog-Wandler
10
Quantisierer
11
Steuervorrichtung
12
Signalerzeugungseinrichtung
13
Eingang
14
Ausgang
15
Steuereingang
16, 17, 18
Steuerbarer Schalter
19, 20, 21
Umwandlungswiderstand
22
Eingang
23
Operationsverstärker
24
Eingang
25
Ausgang
26
Widerstand
27
Steuerbarer Spannungsgenerator
VSS, VDD
Versorgungsspannungspotenzial
100
CTSDM-Anordnung
101
Analoges Frontend
102
Digitales Frontend
103
DSP
104
Speicher
105
Digitaler Interpolator
106
Digital-Analog-Wandler
107
Analogfilter
108
Analogfilter
109
Digitaler Dezimator
110
Steuerbarer Schalter
112
Bandlücken-Spannungsgenerator
113, 114, 115
Register
116
Serielles Interface


Anspruch[de]
Zeitkontinuierlicher Sigma-Delta-Modulator (1) mit Kompensation für übermäßige Schleifenverzögerung, der Folgendes aufweist:

a) eine zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) zur Umwandlung eines analogen Eingabessignals (ZA) in ein digitales Ausgabesignal (ZD), wobei die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) eine Kompensationsschleife (ZK, 9, ZD) für übermäßige Schleifenverzögerung mit einem einstellbaren Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE) aufweist;

b) eine Signalerzeugungseinrichtung (12) zur Bereitstellung eines Referenzspotenzials als ein analoges Eingabereferenzsignal (ZR);

c) eine Steuervorrichtung (11) zum Empfang des digitalen Ausgabesignals (ZD) und zur Steuerung der Signalerzeugungseinrichtung (12) und des Kompensationsfaktors für übermäßige Schleifenverzögerung (FBE) in Abhängigkeit von dem digitalen Ausgabesignal (ZD).
Sigma-Delta-Modulator (1) nach Anspruch 1, dadurch gekennzeichnet,

dass die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) zumindest Folgendes aufweist:

a1) einen Rückkopplungs-Digital-Analog-Wandler (5) zur Umwandlung des digitalen Ausgabesignals (ZD) in ein analoges Rückkopplungssignal (ZR);

a2) eine erste Addiereinrichtung (6) zur Addition des analogen Rückkopplungssignals (ZR) zu dem analogen Eingabesignal (ZA) und zur Bereitstellung eines ersten analogen Zwischensignals (Z1);

a3) eine Filtereinrichtung (7) zur Filterung des ersten analogen Zwischensignals (Z1) und zur Bereitstellung eines zweiten analogen Zwischensignals (Z2);

a4) einen Kompensations-Digital-Analog-Wandler (9) zur Umwandlung des digitalen Ausgabesignals (ZD) in ein analoges Kompensationssignal (ZK);

a5) eine Verstärkungseinrichtung zur Gewichtung des analogen Kompensationssignals mit dem Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE);

a6) eine zweite Addiereinrichtung (8) zur Addition des zweiten analogen Zwischensignals (Z2) zu dem gewichteten analogen Kompensationssignal (ZK) und zur Bereitstellung eines dritten analogen Zwischensignals (Z3); und

a7) eine Quantisierungsvorrichtung (10) zur Quantisierung des dritten analogen Zwischensignals (Z3) in das digitale Ausgabesignal (ZD).
Sigma-Delta-Modulator (1, 100) nach Aruspruch 1 oder 2, dadurch gekennzeichnet, dass die Signalerzeugungseinrichtung (5) einen Bandlücken-Referenzspannungsgenerator (112) und einen steuerbaren Schalter (110) aufweist. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Kompensations-Digital-Analog-Wandler (9) und die Verstärkereinrichtung in einem Digital-Analog-Wandler (9) mit einstellbaren Stromquellen (19, 20, 21, 27) zur Abstimmung des Faktors für übermäßige Schleifenverzögerung (FBE) kombiniert sind. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE) programmierbar ausgebildet ist. Sigma-Delta-Modulator (1, 100) nach Anspruch 3, dadurch gekennzeichnet, dass der zeitkontinuierliche Sigma-Delta-Modulator (1, 100) weiterhin ein erstes programmierbares Register (113) zur Speicherung eines Schaltbits aufweist, wobei der steuerbare Schalter (110) einen Referenzpotenzialausgang (ZR) der Bandlücken-Referenz (112) in Abhängigkeit von dem Schaltbit schaltet. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zeitkontinuierliche Sigma-Delta-Modulator (1, 100) weiterhin ein zweites programmierbares Register (114) zur Speicherung des Kompensationsfaktors für übermäßige Schleifenverzögerung (FBE) aufweist. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zeitkontinuierliche Sigma-Delta-Modulator (1, 100) weiterhin ein zweites programmierbares Register (115) zur Speicherung einer Vielzahl von Vorzeichenbits aufweist. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche 6 bis 8, dadurch gekennzeichnet, dass die Register (113, 114, 115) an ein serielles Interface (116) gekoppelt sind, das mit der Steuervorrichtung (11) gekoppelt ist. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das digitale Ausgabesignal (ZD) ein Umwandlungsergebnis repräsentiert, und die Steuervorrichtung (11) den Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE) in Abhängigkeit einer Autokorrelation von Vorzeichenbits einstellt, wobei die Vorzeichenbits aus einer Vielzahl von Umwandlungsergebnissen des Eingabereferenzsignals (ZR) erfasst sind. Sigma-Delta-Modulator (1, 100) nach Anspruch 10, dadurch gekennzeichnet, dass die Steuervorrichtung (11) den Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE) in Abhängigkeit von einer Summe der absoluten Werte der Autokorrelation von Vorzeichenbits einstellt. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zeitkontinuierliche Sigma-Delta-Modulator (1, 100) weiterhin ein Dezimationsfilter (109) zur Reduzierung einer Datenrate des digitalen Ausgabesignals (ZD) und zur Bereitstellung eines digitalen Signals (XD) mit reduzierter Datenrate aufweist. Sigma-Delta-Modulator (1, 100) nach Anspruch 12, dadurch gekennzeichnet, dass die Steuervorrichtung (11) den Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE) in Abhängigkeit von der Summe einer Vielzahl von absoluten Werten des digitalen Ausgabesignals (XD) mit reduzierter Datenrate einstellt. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der zeitkontinuierliche Sigma-Delta-Modulator (1, 100) in einem xDSL-Zentralgerät bzw. -Vermittlungsstellengerät angeordnet ist, wobei die Steuervorrichtung in einem digitalen Frontend (101) des Zentralgeräts angeordnet ist. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) und die Steuervorrichtung (11) und die Referenzsignalerzeugungseinrichtung (12) als separate integrierte Schaltungen angeordnet sind. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) als eine integrierte Schaltung implementiert ist, und die Steuervorrichtung (11) und die analoge Referenzsignalerzeugungseinrichtung (12) in einer Kalibriervorrichtung zur Abstimmung eines Kompensationsfaktors für übermäßige Schleifenverzögerung (FBE) angeordnet sind. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) als ein vollständiger Differenz-Analog-Digital-Wandler implementiert ist. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) als ein Multibit-Sigma-Delta-Analog-Digital-Wandler implementiert ist. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Referenzpotenzial (ZR) das Gleichtaktpotenzial des korrespondierenden differenziellen Eingabesignals ist. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Referenzpotenzial (ZR) Massepotenzial ist. Sigma-Delta-Modulator (1, 100) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Sigma-Delta-Modulator (1, 100) ein nichtflüchtiges Speicherelement zur Speicherung eines optimalen Kompressionsfaktorwerts für übermäßige Schleifenverzögerung aufweist. Verfahren zum Steuern einer Kompensation für übermäßige Schleifenverzögerung in einer zeitkontinuierlichen Sigma-Delta-Modulatorvorrichtung (2), welche eine Kompensationsschleife für übermäßige Schleifenverzögerung mit einem einstellbaren Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE) aufweist, wobei. das Verfahren die folgenden Verfahrensschritte aufweist:

a) Vorsehen einer Gruppe von Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung (FBE(i));

b) Umwandeln eines konstanten Referenzpotenzials (ZR) als ein analoges Eingabesignal (ZA) in ein digitales Ausgabesignal (ZD), welches zumindest einen Bitstrom für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE(i)) aufweist, wobei die zeitkontinuierliche Sigma-Delta-Modulatorvorrichtung (2) benutzt wird;

c) Erfassen einer Serie von Vorzeichenbits des Bitstroms für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE(i)), wobei jede Serie von Vorzeichenbits eine vorher festgelegte Zahl N von Bits aufweist;

d) Festlegen einer Autokorrelationssequenz der Serien von Vorzeichenbits für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE(i)), wobei jede Autokorrelationssequenz eine vorher festgelegte Zahl M von Autokorrelationssequenzwerten aufweist; und

e) Gleichsetzen des einstellbaren Kompensationsfaktors für übermäßige Schleifenverzögerung (FBE) zu einem der Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung (FBE(i)) in Abhängigkeit von den Autokorrelationssequenzen.
Verfahren nach Anspruch 22,

dadurch gekennzeichnet,

dass weiterhin ein Verfahrensschritt vorgesehen ist:

d1) Aufsummieren der absoluten Werte der Autokorrelationssequenzwerte für jede Autokorrelationssequenz zum Bereitstellen von korrespondierenden ersten Gütefaktoren (FOM1), wobei im Verfahrensschritt e) der einstellbare Faktor für übermäßige Schleifenverzögerung in Abhängigkeit von den ersten Gütefaktoren (FOM1) eingestellt wird.
Verfahren nach Anspruch 22 oder 23, dadurch gekennzeichnet,

dass Verfahrensschritt e) weiterhin die folgenden Verfahrensschritte aufweist:

e1) Vergleichen der ersten Gütefaktoren (FOM1) mit einem Stabilitätsschwellwert (TH1);

e2) Einstellen der einstellbaren Kompensationsfaktoren für übermäßige Schleifenverzögerung (FBE) auf einen wert eines Kalibrier-Kompensationsfaktors für übermäßige Schleifenverzögerung (FBE(i)), wenn der erste Gütefaktor (FOM1) korrespondierend zu dem Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE(i)) kleiner ist als der Stabilitätsschwellwert (TH1).
Verfahren nach einem der vorhergehenden Ansprüche 22 bis 24, dadurch gekennzeichnet, dass im Verfahrensschritt c) mindestens N = 512 Vorzeichenbits erfasst werden. Verfahren nach einem der vorhergehenden Ansprüche 22 bis 25, dadurch gekennzeichnet, dass im Verfahrensschritt d) die Zahl von Werten M von jeder Autokorrelationssequenz durch Weglassen von zumindest einem ersten Abschnitt von Werten reduziert wird. Verfahren nach Anspruch 26, dadurch gekennzeichnet,

dass der erste Abschnitt und ein Endabschnitt von Werten ausgelassen wird, wobei die Abschnitte zu niedrigsten und höchsten Verzögerungswerten der jeweiligen Autokorrelationssequenz korrespondieren.
Verfahren nach einem der vorhergehenden Ansprüche 22 bis 27, dadurch gekennzeichnet,

dass das Verfahren weiterhin die folgenden Verfahrensschritte aufweist:

f) Dezimieren des Bitstroms durch die Verwendung eines Dezimationsfilters (109) zum Bereitstellen eines digitalen Ausgabesignals (XD) mit reduzierte Datenrate;

g) Erfassen einer Serie von digitalen Werten des digitalen Ausgabesignals (XD) mit reduzierter Datenrate für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE(i));

wobei im Verfahrensschritt e) der einstellbare Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE) auch in Abhängigkeit von der Serie von digitalen Werten eingestellt wird.
Verfahren nach Anspruch 28, dadurch gekennzeichnet,

dass das Verfahren weiterhin den folgenden Verfahrensschritt aufweist:

h) Aufsummieren der absoluten werte der Serie von digitalen Werten für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE(i)) zum Bereitstellen von zweiten Gütefaktoren (FOM2);

wobei im Verfahrensschritt e) der einstellbare Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE) auch in Abhängigkeit von den zweiten Gütefaktoren (FOM2) eingestellt wird.
Verfahren nach Anspruch 29,

dadurch gekennzeichnet,

dass das Verfahren weiterhin die folgenden Verfahrensschritte aufweist:

i) Aufsummieren des ersten Gütefaktors (FOM1) und des zweiten Gütefaktors (FOM2) für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE(i)) zum Bereitstellen eines dritten Gütefaktors (FOM3), wobei der erste Gütefaktor (FOM1) durch den niedrigsten Wert der ersten Gütefaktoren normiert wird und der zweite Gütefaktor (FOM2) durch den niedrigsten Wert der zweiten Gütefaktoren normiert wird;

j) Vergleichen der dritten Gütefaktoren (FOM3) mit einem Entscheidungsschwellwert für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE(i));

k) Setzen eines Entscheidungsbits, wenn der dritte Gütefaktor (FOM3) kleiner ist als der Entscheidungsschwellwert für jeden Kalibrier-Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE(i)).
Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass der einstellbare Kompensationsfaktor für übermäßige Schleifenverzögerung (FBE) auf den Mittelwert der Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung eingestellt wird, für welche das Entscheidungsbit gesetzt ist. Verfahren nach einem der vorhergehenden Ansprüche 22 bis 31,

dadurch gekennzeichnet,

dass die Gruppe von Kalibrier-Kompensationsfaktoren für übermäßige Schleifenverzögerung durch folgende Verfahrensschritte erzeugt wird:

l) Bereitstellen eines anfänglichen Kompensationsfaktors für übermäßige Schleifenverzögerung;

m) Festlegen eines Kompensationsfaktorbereichs für übermäßige Schleifenverzögerung zwischen einer unterem Grenze und einer oberen Grenze durch Multiplizieren des anfänglichen Kompensationsfaktors für übermäßige Schleifenverzögerung mit einem Kompressionsfaktor und einem Dehnfaktor; und

n) Platzieren des Kalibrier-Kompensationsfaktors für übermäßige Schleifenverzögerung mit gleichem Abstand in dem Kompensationsfaktorbereich für übermäßige Schleifenverzögerung.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com