PatentDe  


Dokumentenidentifikation DE102005029819A1 28.12.2006
Titel Sigma-Delta-Umsetzer und Verwendung desselben
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Li Puma, Giuseppe, 44791 Bochum, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 27.06.2005
DE-Aktenzeichen 102005029819
Offenlegungstag 28.12.2006
Veröffentlichungstag im Patentblatt 28.12.2006
IPC-Hauptklasse H03M 3/00(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H04L 27/34(2006.01)A, L, I, 20051017, B, H, DE   
Zusammenfassung Es wird ein Sigma-Delta-Umsetzer vorgeschlagen, der für hohe Taktfrequenzen und eine schnelle Signalverarbeitung geeignet ist. Zu diesem Zweck weist der Sigma-Delta-Umsetzer einen Signaleingang (21) zur Zuführung eines Datenwortes (F(k)) auf. Ein Taktsignaleingang (22) ist zur Zuführung eines Taktsignals (fclk) ausgeführt. Der Sigma-Delta-Umsetzer umfasst eine erste getaktete betreibbare Akkumulatorstufe (31), die eingangsseitig an den Signaleingang (21) angeschlossen ist. Wenigstens eine zu der ersten Akkumulatorstufe (31) in Reihe geschaltete zweite getaktete betreibbare Akkumulatorstufe (32) ist eingangsseitig mit einem Akkumulatorausgang der ersten Akkumulatorstufe gekoppelt. Der Sigma-Delta-Umsetzer ist ausgeführt, das Datenwort mit jedem Taktsignal nur in einer Akkumulatorstufe der ersten und der wenigstens einen zweiten Akkumulatorstufe (32) zu verarbeiten und das verarbeitete Datenwort am Akkumulatorausgang (s) der einen Akkumulatorstufe abzugeben. Dadurch wir ein zeitkritisches Verhalten während der Signalverarbeitung lediglich auf die Akkumulatorstufe beschränkt, die das Datenwort aktuell verarbeitet.

Beschreibung[de]

Die Erfindung betrifft einen Sigma-Delta-Umsetzer, insbesondere für Hochfrequenzanwendungen. Die Erfindung betrifft weiterhin eine Verwendung des Sigma-Delta-Umsetzers.

Sigma-Delta-Umsetzer, im Allgemeinen auch als Sigma-Delta-Modulatoren oder &Sgr;&Dgr;-Modulatoren bezeichnet, werden für viele Anwendungen insbesondere im Bereich der Analog-Digital-Umsetzung verwendet. Eine andere Anwendung besteht in der Ansteuerung von regelbaren Frequenzteilerschaltungen in einem Phasenregelkreis. Die Verwendung eines Sigma-Delta-Modulators zur Ansteuerung in einem Phasenregelkreis zeigt 9.

Der dargestellte Phasenregelkreis enthält einen Phasendetektor PD, mit einer daran angeschlossenen Ladungspumpe CP, sowie einen spannungsgesteuerten Oszillator VCO. In einem Rückführungspfad des Phasenregelkreises ist ein regelbarer Frequenzteiler: N angeordnet, der mit seinem Steuereingang an einen Sigma-Delta-Modulator &Sgr;&Dgr; angeschlossen ist. Der Sigma-Delta-Modulator &Sgr;&Dgr; erzeugt aus einem zugeführten digitalen Datenwort F mit einer hohen Bitbreite, beispielsweise einem Datenwort F mit einer Breite n von n = 24 Bit eine zeitlich veränderte Darstellung des Datenwortes mit deutlich niedriger Auflösung, beispielsweise mit einer Bitbreite n' = 3.

Damit lässt sich der regelbare Frequenzteiler zwischen verschiedenen Teilerwerten N hin- und herschalten, wobei der mittlere Teilerwert einen Wert repräsentiert, der dem Modulator zugeführten, einen gebrochenen Anteil darstellenden Wort F entspricht. Ein Sigma-Delta-Umsetzer kann daher auch als Interpolator verstanden werden, der ein digitales Ausgangssignal mit einer geringen Bitauflösung liefert, welches die Darstellung eines Eingangssignals mit einer hohen Bitauflösung ist.

Zur Reduzierung des Quantisierungsrauschens und Erhöhung der Auflösung besitzen moderne Sigma-Delta-Modulatoren ein ausgeprägtes Rauschformungsverhalten. 8 zeigt einen Sigma-Delta-Modulator mit einem geringen Quantisierungsrauschen, welches durch eine Kaskadierung mehrerer hintereinander geschalteter einzelner Modulatorstufen erreicht wird.

Ein solcher kaskadierter Sigma-Delta-Modulator wird auch als MASH-Modulator bezeichnet, für Multi Stage Noise Shaping-Modulator. Der in 8 dargestellte MASH-Modulator dritter Ordnung enthält drei in Reihe geschaltete einzelne Modulatorstufen S1 bis S3. Dabei weist jede Modulatorstufe einen Akkumulator A1 auf, dessen Summenausgang s über ein Flip-Flop F1 mit einem Eingang B des jeweiligen Akkumulators A1 rückgekoppelt ist. Zusätzlich ist jeder Akkumulator der einzelnen Modulatorstufen S1 bis S3 ausgangsseitig mit dem Eingang a des Akkumulators A1 der folgenden Stufe verbunden.

Die einzelnen Akkumulatoren A1 der drei hintereinander geschalteten Stufen erzeugen eine Summe aus den an ihren Eingängen a und b zugeführten Datenworten und geben diese an ihren Ausgängen s ab. Die einzelnen Akkumulatoren besitzen dabei eine Verarbeitungsbreite von 2b Bits, das zugeführte Datenwort besitzt also die Bitbreite b. Bei einem Überlauf der Summe wird am Überlaufausgang c ein Überlaufsignal erzeugt.

Das Überlaufsignal wird einem Rückführungspfad zugeführt, der die Summenglieder E1 und E2 enthält. Ausgangsseitig geben die beiden Summenglieder E1 und E2 das 3 Bit umfassende Ausgangssignal Y(k) ab. Dieses kann den Wertebereich von –3, ..., +4 umfassen.

Das Ausgangssignal Y(k) eines Sigma-Delta-Modulators dritter Ordnung kann zudem mathematisch beschrieben werden durch eine Summe der einzelnen Ausgangsglieder. So gilt: Y(k) = Y1(k) + Y2(k)·(1 – k–1) + Y3(k)·(1 – k–1)2 Y(k) = F(k) + E3(k)·(1 – k–1)3

Dabei bezeichnen Y1(k), Y2(k), Y3(k) die Ausgangssignale der ersten zweiten und dritten Akkumulatorstufe und E3(k) den Quantisierungsfehler der dritten Modulatorstufe S3 des Sigma-Delta-Modulators.

Der Sigma-Delta-Modulator ist jedoch für sehr schnelle Umsetzungen beziehungsweise hohe Verarbeitungsgeschwindigkeit nur bedingt geeignet. Dies liegt unter anderem daran, dass die in 9 dargestellte bekannte Topologie zu einer Gesamtverzögerungszeit &tgr;ges führt, die sich aus der Summe der Verzögerungszeiten der einzelnen Akkumulatoren zuzüglich der Summe der Verzögerungszeiten der Summenglieder E1 und E2 zusammensetzt. Die Verzögerung in den einzelnen Bauelementen ergibt sich wiederum aus der verwendeten Herstellungstechnologie. Grundsätzlich ist die maximale Signalverarbeitungsgeschwindigkeit so auf die Gesamtverzögerungszeit für den gezeigten Modulator beschränkt.

Aufgabe der Erfindung ist es, einen Umsetzer vorzusehen, bei dem eine höhere Verarbeitungsgeschwindigkeit erreichbar ist. Ebenso soll eine Verwendung für den Umsetzer angegeben werden.

Diese Aufgaben werden mit den Gegenständen der unabhängigen Patentansprüche 1, 12 und 13 gelöst. Weiterbildungen und Ausgestaltungsformen der Erfindung ergeben sich aus den Unteransprüchen.

Nach dem vorgeschlagenen Prinzip umfasst eine Ausführungsform eines Sigma-Delta-Umsetzers einen Signaleingang zur Zuführung eines Datenwortes und einen Taktsignaleingang zur Zuführung eines Taktsignals. Der Sigma-Delta-Umsetzer weist eine erste getaktete betreibbare Akkumulatorstufe auf, die eingangsseitig an den Signaleingang angeschlossen ist. Zu der ersten Akkumulatorstufe ist wenigstens eine in Reihe geschaltete zweite getaktet betreibbare Akkumulatorstufe vorgesehen. Diese ist eingangsseitig mit einem Akkumulatorausgang der ersten Akkumulatorstufe gekoppelt. Erste und zweite Akkumulatorstufe sind ausgeführt, eingangsseitig anliegende Datenworte zu akkumulieren und an einem Ausgang abzugeben. Letztlich ist der Sigma-Delta-Umsetzer ausgeführt, das Datenwort mit jedem Taktsignal nur in einer Akkumulatorstufe der ersten und der wenigstens einen zweiten Akkumulatorstufe zu verarbeiten und das verarbeitete Datenwort am Akkumulatorausgang der einen Akkumulatorstufe abzugeben.

Mit dieser Ausgestaltungsform wird das Problem der zeitlichen Verzögerung weitgehend verringert, denn das Datenwort propagiert während einer Signalverarbeitung nicht durch alle Akkumulatorstufen des Sigma-Delta-Umsetzers, sondern mit jedem Taktsignal durch lediglich eine Akkumulatorstufe. Dadurch reduziert sich mit Vorteil die gesamte zeitliche Verzögerung auf die Verzögerung einer Akkumulatorstufe. Folglich kann eine Signalverarbeitung in dem erfindungsgemäßen Sigma-Delta-Umsetzer deutlich schneller durchgeführt werden, höhere Verarbeitungsgeschwindigkeiten sind so erreichbar.

In einer Ausgestaltungsform der Erfindung ist der Sigma-Delta-Umsetzer dazu ausgeführt, lediglich eine der Akkumulatorstufe während eines Taktzyklus zu aktivieren, und zwar jeweils diejenige, in welcher eine Signalverarbeitung erfolgt. Dadurch lässt sich zusätzlich der Stromverbrauch des gesamten Sigma-Delta-Umsetzers reduzieren.

Durch die zeitlich unterschiedliche Verarbeitung eines eingangsseitig zugeführten Datenwortes, ist es zweckmäßig, die Ausgangssignale der einzelnen Modulatorstufen geeignet weiter zu verarbeiten, um so einen zeitlichen Versatz zu korrigieren. Daher ist in einer Weiterbildung der Erfindung eine Ausgangsstufe vorgesehen, die eingangsseitig mit der ersten Akkumulatorstufe und der wenigstens einen zweiten Akkumulatorstufe gekoppelt ist. Ausgangsseitig ist sie mit einem Signalausgang zur Abgabe eines Modulationswortes gekoppelt. Die Ausgangsstufe ist in einer Ausführung ausgeführt, eine zeitliche Versetzung in den Ausgangssignalen der einzelnen Akkumulatorstufen zu korrigieren.

In einer anderen Ausgestaltungsform umfasst die Ausgangsstufe eine Anzahl Verzögerungsketten mit in Reihe geschalteten Verzögerungselementen. Die Anzahl der Verzögerungsketten entspricht einer Anzahl der Akkumulatorstufen und die Anzahl in Reihe geschalteter Verzögerungselemente innerhalb einer Verzögerungskette entspricht ebenfalls der Anzahl der Akkumulatorstufen. Die Ausgangsstufe umfasst demnach eine quadratische Matrix aus einzelnen in Reihe geschalteten Verzögerungselementen, bei der die Anzahl der Elemente der Matrix einem Wert entsprechen der sich aus dem Quadrat der Ordnung des Sigma-Delta-Umsetzers ergibt. In einer Weiterbildung der Erfindung sind zwischen einzelnen Verzögerungselementen der Verzögerungsketten Abgriffe vorgesehen, die einen Modulationsausgang des Sigma-Delta-Umsetzers bilden.

Mit dieser Ausgestaltungsform wird mit Vorteil ein Thermometercode als Ausgangssignal für den Sigma-Delta-Umsetzer vorgesehen. Die Abgriffe zwischen den einzelnen Verzögerungselementen entsprechen bezüglich der Anzahl ihrer Abgriffe den einzelnen Koeffizienten, die sich aus der Signaltheorie eines Sigma-Delta-Modulators der gleichen Ordnung ergeben.

Im Einzelnen befindet sich ein Abgriff am Ende der Verzögerungskette, die mit dem Ausgang der ersten Modulatorstufe verbunden ist. Zusätzlich sind in der Verzögerungskette, die mit einem Ausgang der zweiten Akkumulatorstufe verbunden ist zwei Abgriffe vorgesehen, von denen einer am Ende der Verzögerungskette als invertierender Abgriff ausgebildet ist. Der zweite Abgriff ist zwischen dem letzten und dem vorletzten Verzögerungselement dieser Verzögerungskette vorgesehen.

In einer Weiterbildung der Erfindung enthält der Sigma-Delta-Umsetzer eine Steuerschaltung, die eingangsseitig an den Taktsignaleingang des Sigma-Delta-Umsetzers angeschlossen ist. Die Steuerschaltung ist zur zyklischen Ansteuerung der ersten Akkumulatorstufe und der wenigstens einen zweiten Akkumulatorstufe für eine zyklische Signalverarbeitung und eine Weiterreichung eines eingangsseitig zugeführten Datenwortes an die nächstfolgende Akkumulatorstufe ausgeführt. In dieser Ausführungsform der Erfindung werden durch die Steuerschaltung mit jedem Taktsignal die einzelnen Akkumulatorstufen zyklisch angesprochen. Es ist demnach lediglich nur eine Akkumulatorstufe aktiv und führt eine Signalverarbeitung durch.

In einer weiteren Ausführungsform der Erfindung umfasst die erste Akkumulatorstufe und die wenigstens eine zweite getaktet betreibbare Akkumulatorstufe jeweils eine Flip-Flop-Schaltung sowie einen Akkumulator. Der Akkumulator weist einen ersten Eingang, einen zweiten Eingang, einen Überlaufausgang sowie einen Summenausgang auf. Der Summenausgang ist über die jeweils eine Flip-Flop-Schaltung der Akkumulatorstufen an den zweiten Eingang des Akkumulators angeschlossen. Ein Takteingang der jeweils einen Flip-Flop-Schaltung ist zu deren Ansteuerung mit dem Taktsignaleingang des Sigma-Delta-Umsetzers gekoppelt.

In einer Ausgestaltungsform ist der Summenausgang der ersten getaktet betreibbaren Akkumulatorstufe mit dem ersten Eingang der wenigstens einen zweiten Akkumulatorstufe verbunden. Der Taktsignaleingang der jeweils einen Flip-Flop-Schaltung der ersten und der zweiten getaktet betreibbaren Akkumulatorstufe ist jeweils an die Steuereinheit angeschlossen. Durch diese Ausgestaltung werden die einzelnen Flip-Flop-Schaltungen der ersten und der wenigstens einen zweiten Akkumulatorstufe zyklisch angesteuert.

In einer alternativen Ausgestaltungsform ist ein Datenausgang der Flip-Flop-Schaltung der ersten getaktet betreibbaren Akkumulatorstufe an den ersten Eingang der wenigstens einen zweiten getaktet betreibbaren Akkumulatorstufe angeschlossen. Dadurch wird im Betrieb auch hier das Datenwort mit jedem Taktzyklus an die nachfolgende Akkumulatorstufe weitergegeben. Somit erfolgt eine Verarbeitung eines am Eingang anliegenden Datenwortes mit jedem Taktzyklus lediglich in einer Akkumulatorstufe des Sigma-Delta-Umsetzers.

Im Folgenden wird die Erfindung anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen im Detail erläutert.

Es zeigen:

1 ein erstes Ausführungsbeispiel der Erfindung,

2 ein zweites Ausführungsbeispiel der Erfindung,

3 einen Sigma-Delta-Umsetzer dritter Ordnung gemäß dem ersten Ausführungsbeispiel der Erfindung,

4 einen Anwendungsfall des zweiten Ausführungsbeispiels gemäß der Erfindung,

5 eine allgemeine Form einer Ausgangsschaltung für einen Sigma-Delta-Umsetzer gemäß der Erfindung,

6 den zeitlichen Verlauf zugeführter Datenworte in einem Sigma-Delta-Umsetzer gemäß der Erfindung und in einem bekannten Sigma-Delta-Modulator,

7 eine Verwendung des erfindungsgemäßen Sigma-Delta-Umsetzers in einem Polarmodulator,

8 ein bekannter Sigma-Delta-Modulator,

9 einen Phasenregelkreis mit einem Sigma-Delta-Modulator.

1 zeigt einen Sigma-Delta-Umsetzer gemäß dem vorgeschlagenen Prinzip. Der hier dargestellte Umsetzer erlaubt es digitale Datenworte F(k) mit einer Verarbeitungsgeschwindigkeit von mehreren 100 MHz in Ausgangssignale Y(k) zu wandeln. Dabei lässt sich der Sigma-Delta-Umsetzer in modernen Herstellungsverfahren, insbesondere in CMOS-Architektur realisieren. Er ist so ohne weiteres in einem Halbleiterkörper als integrierte Schaltung implementierbar. Seine hohe Signalverarbeitungsgeschwindigkeit erlaubt es, den erfindungsgemäßen Sigma-Delta-Umsetzer sowohl als Digital-Umsetzer als auch als Interpolator zu verwenden.

1 zeigt einen kaskadierten Sigma-Delta-Umsetzer, der eine Anzahl m in Reihe geschalteter Modulatorstufen 31, 32, ..., 3m umfasst. Jede einzelne Modulatorstufe 31, 32, ..., 3m enthält jeweils eine Flip-Flop-Schaltung 501, 502, ..., 50m sowie jeweils einen Akkumulator 401, 402, ..., 40m.

Die einzelnen Akkumulatoren 401, 402, ..., 40m umfassen jeweils einen ersten Eingang a, einen zweiten Eingang b sowie einen Summenausgang s. Die Akkumulatoren 401, 402, ..., 40m bilden aus eingangsseitig angelegten Datenworten die Summe und geben diese an ihren Summenausgang s ab. Dazu sind sie für eine Verarbeitung von Datenworten der Bitbreite b ausgelegt. Wenn beispielsweise das zugeführte Datenwort eine Breite von 10 Bit aufweist, so können in den Akkumulatoren 401, 402, ..., 40m Werte von 210 = 1024 gespeichert werden. Im vorliegenden Ausführungsbeispiel besitzen die Akkumulatoren eine Bitbreite von 24 Bit. Es können also Datenworte mit Werten von 0, ..., 16777216 zugeführt werden.

Ergibt die Summe aus den an den Eingängen a und b zugeführten Datenworten einen Wert größer als 2b, beispielsweise größer als 224, so erzeugen die Akkumulatoren 401, 402, ..., 40m ein Überlaufsignal, welches sie an ihren Überlaufausgang c abgeben. Der entsprechende Überlaufrest wird wiederum als Summe gespeichert und wieder am Summenausgang s bereitgestellt.

Ausgangsseitig ist jede der Akkumulatoren 401, 402, ..., 40m der einzelnen Akkumulatorstufen 31, 32, ..., 3m mit einem Dateneingang D der zugehörigen Flip-Flop-Schaltung 501, 502, ..., 50m verbunden. Der Datenausgang Q der Flip-Flop-Schaltung ist wiederum an den zweiten Eingang b des jeweiligen Akkumulators 401, 402, ..., 40m angeschlossen.

Zur Ansteuerung der einzelnen Akkumulatorstufen 31, 32 ..., 3m des Sigma-Delta-Umsetzers ist eine Steuerschaltung 90 vorgesehen. Dazu ist der Takteingang einer jeden Flip-Flop-Schaltung 501, 502, ..., 50m einer jeden Akkumulatorstufe mit dem Ausgang eines logischen UND-Gatters 91, 92, ..., 9m verbunden. Ein erster Eingang der logischen Gatter 91, 92, ..., 9m ist an den Taktsignaleingang 22 zur Zuführung des Taktsignals fclk angeschlossen. Der zweite Eingang eines jeden UND-Gatters ist mit einem Ausgang 901 der Steuerschaltung 90 verbunden. Eingangsseitig ist die Steuerschaltung ebenfalls an den Taktsignaleingang 22 gekoppelt.

Die Steuerschaltung 90 ist in diesem Ausführungsbeispiel als zyklischer Zähler ausgeführt. Sie erzeugt mit jedem eingangsseitig zugeführten Taktsignal fclk ein ausgangsseitiges Taktsignal, welches wie angedeutet zyklisch den einzelnen Ausgängen 901 zugeführt wird. Dadurch werden auch die einzelnen Akkumulatorstufen über die logischen UND-Gatter 91, 92, ..., 9m zyklisch angesteuert.

Im Einzelnen wird im Betrieb das Datenwort F(k) am Signaleingang 21 der ersten Akkumulatorstufe 31 zugeführt. Mit einem Taktsignal am Takteingang der Flip-Flop-Schaltung 501 der ersten Akkumulatorstufe 31 wird dieses an den Ausgang Q übernommen und dem zweiten Eingang des Akkumulators 401 zugeführt. Daraus ergibt sich am Ausgang s des Akkumulators eine Summe, welche dem ersten Eingang a des Akkumulators 402 der zweiten Stufe 32 zugeführt wird.

Mit dem nächsten Taktsignal fclk am Taktsignaleingang 22 wird durch die Steuerschaltung 90 nun die zweite Akkumulatorstufe 32 angesteuert und das eingangsseitig zugeführte Datenwort weiter verarbeitet. Die in den Akkumulatoren erzeugten Überlaufsignale an den Überlaufausgängen c werden an den Signalausgängen 23 bereitgestellt.

Im Betreib des erfindungsgemäßen Sigma-Delta-Umsetzers propagiert das Datenwort am Eingang F(k) mit jedem einzelnen Taktzyklus durch jeweils eine der einzelnen Akkumulatorstufen. Die zeitkritische Verarbeitung innerhalb der einzelnen Akkumulatoren der Akkumulatorstufen reduziert sich somit auf den jeweils aktiven Akkumulator. Diese Ausgestaltungsform hat darüber hinaus den Vorteil, dass der Leistungsverbrauch des gesamten Sigma-Delta-Umsetzers reduziert ist, da pro Taktzyklus lediglich eine Akkumulatorstufe aktiv ist. Aufgrund der zeitlich verschobenen Verarbeitung eines eingangsseitig anliegenden Datenwortes F(k) ist eine zusätzliche Ausgangsstufe zweckmäßig, die diese zeitliche Verarbeitung korrigiert.

5 zeigt eine solche Ausgangsstufe in Form einer Matrix aus mehreren Verzögerungselementen. Die hier dargestellte Ausführung hat zudem den Vorteil, dass sich durch eine geeignete Verschaltung und eine geeignete Wahl der Abgriffe der Rückführungspfad bekannter Sigma-Delta-Modulatoren einsparen lässt. Dadurch ist zusätzlich ein weiterer Geschwindigkeitsvorteil erreichbar. Die in 5 dargestellte Ausgangsstufe 80 enthält eine m × m Matrix aus in Reihe geschalteter D-Flip-Flop Schaltungen.

Dazu sind im Einzelnen die Dateneingänge der jeweils ersten D-Flip-Flop Schaltungen mit den korrespondierenden Ausgängen 23 zur Zuführung der Überlaufsignale Y1(k), Y2(k), ..., Ym(k) der einzelnen Modulatorstufen 31, 32, ..., 3m angeschlossen. Die Datenausgänge sind jeweils mit den Dateneingängen der folgenden D-Flip-Flops verbunden. Zusätzlich sind zwischen einigen Flip-Flops Abgriffe 892, 893, ..., 89m vorgesehen. Die Abgriffe in der Ausgangsschaltung 80 sind dabei so gewählt, dass sie einer Funktionalität eines Rückführungspfades in einem bekannten Sigma-Delta-Modulator entsprechen und vorteilhaft einen Thermometercode des von dem Modulator abgegebenen Ausgangssignals darstellen. Dabei sind jedoch nur Verzögerungsglieder vorhanden, die selbst für eine schnelle Signalverarbeitung ausgeführt sind. Der Aufbau und die Wahl der Abgriffe soll im Folgenden verdeutlicht werden.

Für das Ausgangssignal Y1(k) der ersten Akkumulatorstufe 31 des Sigma-Delta-Modulators ergibt sich: Y1(k) = F(k) + E1(k)·(1 – z–1)

Dabei ist F(k) das zugeführte Datenwort am Eingang a des Akkumulators 401 der ersten Akkumulatorstufe und E1 das Quantisierungsrauschen der jeweiligen Akkumulatorstufe. Das ein Fehlersignal darstellende Quantisierungsrauschen E1(k) wird den jeweils folgenden Akkumulatorstufen als weiteres Eingangssignal zugeführt.

Es gilt demnach für die Ausgangssignale Y2(k) und Y3(k) für die Akkumulatorstufen 32 und 33: Y2(k) = – E1(k) + E2(k)·(1 – z–1) Y3(k) = – E2(k) + E3(k)·(1 – z–1)

Für das Gesamtsummensignal Y(k) folgt für einen kaskadierten Sigma-Delta-Modulator: Y(k) = Y1(k) + Y2(k)·(1 – z–1) + Y3(k)·(1 – z–1)2 + ... + Ym(k)·(1 – z–1)m–1 Y(k) = F(k) + Em(k)·(1 – z–1)m

Die Abgriffe 892, 893, ..., 89m der in 5 dargestellten Ausgangsschaltung ergeben sich aus den Multiplikationskoeffizienten der einzelnen Terme Y1(k), Y2(k) ..., Ym(k) des oben dargestellten Polynoms für Y(k).

3 zeigt einen Anwendungsfall dieses Ausführungsbeispiels mit einer Ausgangsschaltung für einen Sigma-Delta-Umsetzer dritter Ordnung. An diesem lassen sich der Aufbau der Abgriffe und ihre Beziehung zu den Binomialkoeffizienten für die einzelnen Komponenten Y1, Y2 und Y3 verdeutlichen. In dem hier gezeigten Ausführungsbeispiel werden die Signale der Ausgangsabgriffe für die direkte Ansteuerung einer Transistormatrix verwendet. Die Gesamtheit der Signale in den einzelnen Ausgangsabgriffen bezeichnet einen so genannten Thermometercode, der eine andere Darstellung eines bestimmten Wertes repräsentiert und sich leicht in den entsprechenden Binärcode umwandeln lässt. Der Thermometercode wird einer Schaltmatrix 105a zugeführt die eine Anzahl Feldeffekttransistoren aufweist. Diese sind mit ihren Steueranschlüssen an die Abgriffe gekoppelt.

Die Überlaufausgänge c der einzelnen Akkumulatoren 401, 402 und 403 sind an die Dateneingänge 811, 812 beziehungsweise 813 angeschlossen. Die Datenausgänge Q der Flip-Flop Schaltungen 811, 812, 813 sind ihrerseits mit den Dateneingängen D der Flip-Flops 821, 822 und 823 verbunden. Ausgangsseitig sind diese Flip-Flops wiederum mit den Flip-Flops 831, ..., 833 verbunden. Die Flip-Flop Schaltungen sind Verzögerungsglieder und bilden die Ausgangsstufe 80. Sie stellen ein kombinatorisches Netzwerk aus einer 3 × 3 Matrix Flip-Flop Schaltung dar. Zusätzlich sind die Abgriffe 891, ..., 896 vorgesehen.

Für das Ausgangssignal Y(k) eines kaskadierten Sigma-Delta-Modulators ergibt sich Y(k) = Y1(k) + Y2(k)·(1–z–1) + Y3(k)·(1–z–1)2 Y(k) = Y1(k)·1 + Y2(k)·(1 – z–1) + Y3(k)·(1 – 2z–1 + z–2)

Die Koeffizienten dieses Polynoms Y(k) für die einzelnen Terme Y1, Y2 und Y3 bestimmen die Abgriffe der Ausgangsschaltung und des Netzwerks. So ergeben sich in dieser Ausgestaltungsform für einen Modulator dritter Ordnung die Koeffizienten (+1, +1 –1, +1 –2 +1). Daraus folgt der Abgriff 893, welcher den Koeffizienten +1 für das Ausgangssignal Y1(k) der ersten Modulatorstufe darstellt. Der Koeffizient +1 für den zweiten Term wird durch den Abgriff 892 gebildet. Der zweite Koeffizient –1 für den zweiten Term Y2(k) ist durch den invertierenden Ausgang Q des letzten Flip-Flops 832 gegeben. Entsprechend bestimmen die Abgriffe 891, 896 und 895 die Koeffizienten +1 –2 und +1 für den dritten Summanden Y3(k). Der zusätzliche Multiplikationsfaktor im Koeffizienten –2 ergibt sich wie dargestellt durch die gezeigte Aufspaltung im Abgriff 896.

Die Verwendung des in 5 gezeigten kombinatorischen Netzwerks als Ausgangsschaltung für die einzelnen Signale Y1(k) bis Ym(k) erlaubt daher die Bereitstellung eines entsprechenden Thermometercodes ohne die Verwendung zusätzlicher Summatoren im Rückführungspfad. Die zu verwendenden Abgriffe ergeben sich dabei aus den Binominalkoeffizienten für die Terme (1 – z–1)n, wobei n Werte von 0 bis m annimmt. Im Allgemeinen gilt für diese Terme: wobei die Klammer den Binominalkoeffizienten darstellt. Die Werte der Binominalkoeffizienten und damit der Ort sowie die Anzahl der Abgriffe in der Schaltmatrix 80 kann so für jede beliebige Ordnung des Sigma-Delta-Umsetzers abgelesen werden. Die zeitliche Verzögerung aufgrund der Summation der einzelnen Ausgangssignale im Rückführungspfad entfällt damit. Der Sigma-Delta-Umsetzer gemäß der Erfindung lässt sich mit Hilfe des kombinatorischen Netzwerkes mit deutlich höheren Taktfrequenzen fclk betreiben.

2 zeigt eine weitere Ausführungsform der Erfindung des Sigma-Delta-Umsetzers mit einem nachgeschalteten kombinatorischen Netzwerk sowie einer Decoderschaltung 70 zur Bereitstellung eines wertdiskreten Ausgangssignals Y(k). Funktionsbeziehungsweise wirkungsgleiche Bauelemente tragen die gleichen Bezugszeichen.

In dieser Ausführungsform ist der Sigma-Delta-Umsetzer als Modulator dritter Ordnung ausgeführt. Ohne Beschränkung der Allgemeinheit ist es natürlich möglich, weitere einzelne Modulatorstufen vorzusehen beziehungsweise wegzulassen und so die Ordnung des erfindungsgemäßen Sigma-Delta-Modulators zu erhöhen oder zu erniedrigen. Auch in dieser Ausgestaltungsform ist vorgesehen, dass Eingangsseitig zugeführte Datenwort F(k) der Bitbreite b mit jedem Taktzyklus des Taktsignals fclk lediglich in einer Akkumulatorstufe zu verarbeiten. Zu diesem Zweck sind die Summenausgänge s der Akkumulatoren 401, 402 und 403 einer jeden Akkumulatorstufe 31a, ..., 33a lediglich mit den Dateneingängen D der Flip-Flops 501, 502 beziehungsweise 503 verbunden.

Der Datenausgang Q des Flip-Flops 501 ist an den zweiten Eingang b des Akkumulators 401 angeschlossen. Darüber hinaus ist der Datenausgang Q der Flip-Flops 501 auch mit dem ersten Eingang a des Akkumulators 402 der zweiten Akkumulatorstufe 32a verbunden. Entsprechend ist der Datenausgang Q des Flip-Flops 502 in der zweiten Akkumulatorstufe 32a sowohl mit dem zweiten Eingang b des Akkumulators 402 als auch mit dem ersten Eingang a des Akkumulators 403 der dritten Akkumulatorstufe 33a verbunden. Im Betrieb erfolgt demnach eine Weitergabe des in einer Akkumulatorstufe 401 verarbeiteten Datenwortes mit jedem Takt des Taktsignals fclk an die folgende Akkumulatorstufe. Somit propagiert das eingangsseitig zugeführte Datenwort F(k) mit jedem Taktzyklus durch die einzelnen Modulatorstufen, wobei s lediglich in einer Modulatorstufe pro Taktzyklus verarbeitet wird.

Auch hier sind die Überlaufausgänge C mit den Ausgangssignalen Y1(k), Y2(k) und Y3(k) mit den Dateneingängen D der ersten Flip-Flops 811, 812 und 813 des kombinatorischen Netzwerks 80 verbunden. Die entsprechenden Abgriffe 891, ..., 896 im kombinatorischen Netzwerk sind hier an eine Decoderschaltung 70 angeschlossen. Die von dem kombinatorischen Netzwerk 80 abgegebenen Signale stellen einen Thermometercode des Ausgangssignals Y(k) dar. Der Thermometercode wird in der Decoderschaltung 70 wieder in den entsprechenden Binärcode gewandelt und als digitales Steuerwort mit einer Breite von 3 Bit und einem Wertebereich von –3 bis +4 als Ausgangswort Y(k) am Ausgang 23a bereitgestellt.

6 zeigt den zeitlichen Verlauf eines Datenwortes über mehrere Taktzyklen in den hier gezeigten Akkumulatorstufen des Sigma-Delta-Umsetzers dritter Ordnung. Dabei ist die neue erfindungsgemäße Architektur nach dem Ausführungsbeispiel der 2 in Teilfigur 6A dem zeitlichen Verlauf eines Datenwortes in einem bekannten Modulator der 8 in Teilfigur 6B gegenübergestellt.

Zur Verdeutlichung ist das zugeführte Datenwort F(k) über den betrachteten Zeitraum von 5 Taktzyklen hinweg konstant und hat den Wert 524. In Teilfigur 6B ist zu erkennen, dass das eingangsseitig zugeführte Datenwort F(k) mit jedem Taktzyklus durch alle Modulatorstufen des bekannten Sigma-Delta-Modulators propagiert. So ist das Summensignal in Teilfigur 6B nach dem ersten Taktzyklus in jeder Modulatorstufe gleich. Im zweiten Taktzyklus wird in der ersten Stufe S1 sowie in der dritten Stufe S3 ein Überlaufsignal c erzeugt, welches durch den senkrechten Strich angedeutet ist. Gleichzeitig ist zu erkennen, dass während dieses Taktzyklus jede Modulatorstufe auch das Ergebnis der vorangegangenen Modulatorstufe verarbeiten muss. So ergibt die Summe in der ersten Modulatorstufe den Wert 24, der in der zweiten Stufe als Resultat den Wert 548 erzeugt. Dies führt dazu, dass zusätzliche Zeitverzögerungen in den vorangegangenen Modulatorstufen eventuell zu Fehlern führen können.

Demgegenüber erfolgt bei der erfindungsgemäßen Ausgestaltung lediglich eine Verarbeitung in einer Modulatorstufe. Dadurch wird eine zeitliche Verzögerung für die Verarbeitung in den folgenden Modulatorstufen bewirkt, welches hier durch Pfeile angedeutet ist. So wird das Datenwort F(k) im ersten Taktzyklus 1 lediglich von der ersten Modulatorstufe 31a verarbeitet. Die beiden weiteren Modulatorstufen 23a und 33a enthalten noch den Wert 0. Das Datenwort wird im zweiten Taktzyklus an die folgende Modulatorstufe 32a weitergereicht und von dieser verarbeitet. Die zeitliche Verschiebung bezüglich der Verarbeitung des zugeführten Datenwortes F(k) wird durch das kombinatorische Netzwerk und die geeignete Wahl der Abgriffe wieder kompensiert. Gleichzeitig verringern sich auch die zeitlichen Anforderungen an die Verarbeitung. Somit ist der dargestellte Sigma-Delta-Umsetzer auch für höhere Verarbeitungsfrequenzen geeignet.

7 zeigt ein Ausführungsbeispiel einer Anwendung für einen Sigma-Delta-Modulator gemäß der Erfindung. Gezeigt ist ein Blockdiagramm eines digitalen Polartransmitters, bei dem der Amplitudenmodulationsanteil zur Modulation der Versorgungsspannung beziehungsweise des Versorgungsstroms eines Ausgangsleistungsverstärkers 105 verwendet wird. Je nach verwendetem Modulationsverfahren und Datenübertragungsrate ist es notwendig hohe Amplitudenmodulationsgeschwindigkeiten zu erreichen. Der digitale Polartransmitter enthält eine Decoderschaltung 101, welche die am Eingang 100 zugeführten Symbole in ihren Amplitudenanteil sowie ihren Phasenanteil zerlegt und Amplitude und Phase der weiteren Signalverarbeitung zuführt.

Zur Verbesserung des Übertragungsverhaltens und einer Reduzierung einer möglichen Verzerrung ist eine Vorverzerrungseinheit 109 vorgesehen. Diese ist eingangsseitig mit dem Ausgang 1012 der Decodereinheit 101 verbunden. Sie wertet das Amplitudenmodulationssignal A(k) aus und ermittelt daraus geeignete Vorverzerrungskoeffizienten für das Phasenmodulationssignal &PHgr;(k). Die Vorverzerrungskoeffizienten werden zu dem Phasenmodulationssignal mit Hilfe des Summenbildners 102 addiert. Anschließend wird das so vorverzerrte Phasenmodulationssignal in einen Phasenregelkreis 103 eingespeist, der ausgangsseitig an einen limitierenden Verstärker 104 angeschlossen ist. Durch die Vorverzerrung wird ein nichtlineares Übertragungsverhalten in nachgeschalteten Baugruppen, insbesondere in Verstärkern kompensiert und so insgesamt die Signalqualität verbessert.

Zudem wird über die Einheit 108 eine Amplitudenvorverzerrung durchgeführt. Dies reduziert ein mögliches nichtlineares Signalübertragungsverhalten im Ausgangsverstärker 105. Die Vorverzerrungseinheit 108 für die Amplitudenvorverzerrung erzeugt einen ganzzahligen Anteil N sowie einen gebrochenen Anteil F und gibt diesen an ihrem Ausgang 1081 ab. Der ganzzahlige Anteil N wird direkt an den Leistungsverstärker 105 zur Einstellung seiner Leistung angelegt. Der gebrochene Anteil F wird dem erfindungsgemäßen digitalen Sigma-Delta-Umsetzer 1 zugeführt. Als Taktsignal enthält der Sigma-Delta-Modulator ein über die Teilerschaltung 107 aufbereitetes Taktsignal. Dieses wird von dem bereits phasenmodulierten Trägersignal abgeleitet. Dazu ist die Teilerschaltung 107 eingangsseitig mit dem Ausgang eines begrenzenden Verstärkers 104 verbunden. Der Sigma-Delta-Umsetzer erzeugt aus dem zugeführten gesbrochenen Anteil F einen Thermometercode und gibt diesen an den Leistungsverstärker zur Einstellung seiner Ausgangsleistung ab.

4 zeigt eine Anwendung für eine solche Verschaltung. Dabei sind die Abgriffe 891, ..., 896 zur Bereitstellung des Thermometercodes mit einer Schaltmatrix 105a aus verschiedenen Transistoren verbunden. Die einzelnen Transistoren werden, wie hier dargestellt, durch die Signale des kombinatorischen Netzwerkes 80 angesteuert. Die dargestellte Transistormatrix 105a dient wiederum zur Veränderung der Versorgungsspannung beziehungsweise des Versorgungsstroms im Leistungsverstärker 105 und damit zur Regelung des Ausgangspegels, wodurch eine Amplitudenmodulation erreicht wird.

1
Sigma-Delta-Umsetzer
21
Signaleingang
22
Taktsignaleingang
23
Signalausgang
23a
Datenwortausgang
31, 32, ... 3m
Akkumulatorstufen
70
Decoderschaltung
90
Steuerschaltung
91,92 ... 9m
UND-Gatter
80
Ausgangsschaltung, kombinat. Netzwerk
100
Signaleingang
101
Koderschaltung
109
Vorverzerrungseinheit
108
Vorverzerrungseinheit
102
Summenbildner
103
Phasenregelkreis
104
begrenzender Verstärker
105a
Schaltmatrix
105
Ausgangsverstärker
107
Frequenzteilerschaltung
401, 402, ... 40m
Akkumulatoren
501, 502, ... 50m
Flip-Flop Schaltungen
811, 812, ... 81m
Flip-Flops
821, 822, ... 82m
D-Flip-Flops
8m1, 8m2, ... 89m
Ausgangsabgriffe
901
Regelausgang
a, b
Eingänge
s
Summenausgang
Y1(k),Y2(k)
Ausgangssignal, Modulationssignal
Y(k)
Ausgangssignal, Ausgangsdatenwort
F(k)
Datenwort
&PHgr;(k)
Phasenmodulationssignal
A(k)
Amplitudenmodulationssignal
fclk
Taktsignal
S1, S2, S3
Modulatorstufen
A1
Akkumulator
F1
Flip-Flop


Anspruch[de]
Sigma-Delta-Umsetzer (1), umfassend:

– einen Signaleingang (21) zur Zuführung eines Datenwortes (F(k));

– einen Taktsignaleingang (22) zur Zuführung eines Taktsignals (fclk)

– einen Signalausgang (23) zur Abgabe eines Modulationssignals (Y1(k), Y2(k));

– eine erste getaktet betreibbare Akkumulatorstufe (31, 31a) mit einem Akkumulatorausgang und mit einem Akkumulatoreingang (a), der an den Signaleingang (21) angeschlossen;

– wenigstens eine zu der ersten Akkumulatorstufe (31, 31a) in Reihe geschaltete zweite getaktet betreibbare Akkumulatorstufe (32, 32a) mit einem Akkumulatorausgang (s) und mit einem Akkumulatoreingang, der mit dem Akkumulatorausgang der ersten Akkumulatorstufe (31, 31a) gekoppelt ist;

– der Sigma-Delta-Umsetzer (1) ausgeführt, das Datenwort (F(k)) mit jedem Taktsignal (fclk) nur in einer Akkumulatorstufe der ersten und wenigstens einen zweiten Akkumulatorstufe (31, 31a, 32, 32a) zu verarbeiten und das verarbeitete Datenwort am Akkumulatorausgang der einen Akkumulatorstufe abzugeben.
Sigma-Delta-Umsetzer nach Anspruch 1, weiter umfassend:

– eine Ausgangsstufe (80), die eingangsseitig mit dem Signalausgang (23) gekoppelt ist, die Ausgangsstufe (80) ausgeführt zur Abgabe eines Ausgangswortes aus dem Modulationssignal (Y1(k), Y2(k)), wobei das Modulationssignals einen Überlauf der ersten und wenigstens einen zweiten Akkumulatorstufe (31, 31a, 32, 32a) anzeigt.
Sigma-Delta-Umsetzer nach einem der Ansprüche 1 bis 2, bei dem die Ausgangsstufe (80) eine Anzahl Verzögerungsketten mit in Reihe geschalteten Verzögerungselementen (811, 821, ..., 8m1) umfasst, wobei die Anzahl der Verzögerungsketten und die Anzahl in Reihe geschalteter Verzögerungselemente (811, 821, ..., 8m1) wenigstens einer Verzögerungskette einer Zahl der Akkumulatorstufen (31, 31a, 32, 32a) entspricht. Sigma-Delta-Umsetzer nach Anspruch 3, bei dem zwischen Verzögerungselementen (811, 821, ..., 8m1) der Anzahl der Verzögerungsketten Abgriffe (891, 892, 89m) vorgesehen sind, die einen Modulationsausgang des Sigma-Delta-Umsetzers (1) zur Abgabe eines Modulationswortes bilden. Sigma-Delta-Umsetzer nach Anspruch 4, bei dem Abgriffe am Ausgang des jeweils letzten Verzögerungselementes einer jeden Verzögerungskette vorgesehen sind. Sigma-Delta-Umsetzer nach einem der Ansprüche 4 bis 5, bei dem sich die Anzahl der Abgriffe und die Position der Abgriffe in einer Verzögerungskette aus Werten der Binominalkoeffizienten einer Ordnung des Sigma-Delta-Umsetzer (1) ergeben. Sigma-Delta-Umsetzer nach einem der Ansprüche 3 bis 6, bei dem die Verzögerungselemente (811, 812, ..., 81m) mit D-Flip-Flop-Schaltungen gebildet sind. Sigma-Delta-Umsetzer nach einem der Ansprüche 1 bis 5, weiter umfassend:

– eine Steuerschaltung (90) umfasst, die eingangsseitig an den Taktsignaleingang (22) angeschlossen ist, die Steuerschaltung (90) ausgeführt zur zyklischen Ansteuerung der ersten und wenigstens einen zweiten Akkumulatorstufe (31, 31a, 32, 32a) für eine Signalverarbeitung.
Sigma-Delta-Umsetzer nach einem der Ansprüche 1 bis 8, bei dem die erste und die wenigstens eine zweite getaktet betreibbare Akkumulatorstufe (31, 31a, 32, 32a) jeweils eine Flip-Flop-Schaltung (501, 502, 50m) und einen Akkumulator (401, 402, 40m) aufweisen, der einen ersten Eingang (a), einen zweiten Eingang (b), einen Überlaufausgang (c) und einen Summenausgang (s) umfasst, wobei der Summenausgang (s) über die jeweils eine Flip-Flop-Schaltung (501, 502, 50m) an den zweiten Eingang (b) angeschlossen ist und ein Takteingang der jeweils einen Flip-Flop-Schaltung (501, 502, 50m) zu deren Ansteuerung mit dem Taktsignaleingang (22) gekoppelt ist. Sigma-Delta-Umsetzer nach Anspruch 9, bei dem der Summenausgang des Akkumulators (401) der ersten getaktet betreibbaren Akkumulatorstufe (31) mit dem ersten Eingang (a) des Akkumulators (402) der wenigstens einen zweiten Akkumulatorstufe (32) verbunden ist und ein Takteingang der jeweils einen Flip-Flop-Schaltung (501, 502, 50m) zu deren Ansteuerung mit der Steuereinheit (90) gekoppelt ist. Sigma-Delta-Umsetzer nach Anspruch 9, bei dem ein Datenausgang (Q) der jeweils einen Flip-Flop-Schaltung (501) der ersten Akkumulatorstufe (31a) an den ersten Eingang (a) des Akkumulators (402) der wenigstens einen zweiten Akkumulatorstufe (32a) angeschlossen ist. Verwendung des Sigma-Delta-Umsetzers nach einem der Ansprüche 1 bis 11 in einem Phasenregelkreis zur Erzeugung eines Frequenzteilerwortes, das einem Frequenzteiler des Phasenregelkreises zugeführt wird. Verwendung des Sigma-Delta-Umsetzers nach einem der Ansprüche 1 bis 11 in einem Polartransmitter, bei dem ein Datenwort dem Sigma-Delta-Umsetzers (1) zugeführt wird und die Ausgangssignale des Sigma-Delta-Umsetzers (1) zur Einstellung eines Versorgungsstroms oder einer Versorgungsspannung eines Verstärkers des Polartransmitters dienen.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com