PatentDe  


Dokumentenidentifikation DE102006021819A1 28.12.2006
Titel Technik zum Lesen eines Spezialmodusregisters
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Oh, Jong-Hoon, Chapel Hill, N.C., US
Vertreter Schoppe, Zimmermann, Stöckeler & Zinkler, 82049 Pullach
DE-Anmeldedatum 10.05.2006
DE-Aktenzeichen 102006021819
Offenlegungstag 28.12.2006
Veröffentlichungstag im Patentblatt 28.12.2006
IPC-Hauptklasse G06F 12/00(2006.01)A, F, I, 20060811, B, H, DE
IPC-Nebenklasse G06F 13/38(2006.01)A, L, I, 20060811, B, H, DE   
Zusammenfassung Ausführungsbeispiele werden bereitgestellt, in denen ein Verfahren und eine Vorrichtung zum Zugreifen auf ein Spezialmodusregister einer Speichervorrichtung beschrieben sind. Ein Befehl zum Zugreifen auf das Spezialmodusregister wird erfasst. Der Befehl wird durch ein Treiben von Daten von dem Spezialmodusregister auf einen Datenbus ausgeführt. Der Befehl beendet sich selbst durch ein Platzieren des Datenbusses in einem Hochimpedanzzustand. Eines oder mehrere nicht verwendete Adressbits könnten eines einer Mehrzahl von Spezialmodusregistern, auf das durch den Befehl zugegriffen werden soll, spezifizieren. Der Befehl zum Zugreifen auf das Spezialmodusregister ist unter Umständen nicht in der Lage, eines oder mehrere Bits in einem Modusregister zu verändern.

Beschreibung[de]
Hintergrund der Erfindung Gebiet der Erfindung

Die Erfindung bezieht sich allgemein auf Speichervorrichtungen und insbesondere auf ein Lesen eines Spezialmodusregisters einer Speichervorrichtung.

Zusätzlich zu einem Speichern und Wiedergewinnen von Daten liefern moderne Speichervorrichtungen üblicherweise Informationen und Steuerungen, die verwendet werden können, um auf Informationen über die Speichervorrichtung zuzugreifen und die Operationscharakteristika der Speichervorrichtung einzustellen. Die Informationen und Steuerungen sind üblicherweise durch Register in der Speichervorrichtung, die als Modusregister bekannt sind, zugänglich. Da die Speichervorrichtung mehr Informationen und Steuerungen beinhalten könnte, als durch ein einzelnes Modusregister (MR) zugänglich sind, könnte die Speichervorrichtung ein weiteres Modusregister, das als das erweiterte Modusregister (EMR) bekannt ist, beinhalten, um auf die verbleibenden Informationen und Steuerungen zuzugreifen.

Auf jedes Modusregister wird üblicherweise unter Verwendung von etwas zugegriffen, was häufig als ein Modusregistersetzbefehl (MRS-Befehl) bezeichnet wird. Der MRS-Befehl könnte verwendet werden, um Steuerbits in dem Modusregister, auf das zugegriffen wird, zu verändern, was verändern könnte, wie die Vorrichtung arbeitet. Die Steuerbits könnten auch verwendet werden, um auf Informationen über die Vorrichtung zuzugreifen. Die Informationen über die Vorrichtung, wie z. B. eine Verkäufer-ID (Informationen, die einen Hersteller der Vorrichtung identifizieren) oder Operationscharakteristika der Vorrichtung (wie z. B. Temperatur), könnten in anderen Registern gespeichert sein, die als Spezialmodusregister (SMR) bekannt sind. Eine Verwendung der Steuerbits eines EMR zur Steuerung der Vorrichtung und zum Zugreifen auf die Spezialmodusregister ist unten Bezug nehmend auf die 1A – B beschrieben.

Die Steuerbits 100 des EMR sind in 1A dargestellt. Bankadressbits (BA[1:0]) 102, die mit dem MRS-Befehl vorgesehen sind, werden verwendet, um zwischen MR (wobei BA[1:0] = „00") und EMR (wobei BA[1:0] = „01") zu wählen. Andere Bankadresskombinationen im Stand der Technik (BA[1:0] = „10" und BA[1:0] = „11") könnten für eine zukünftige Verwendung reserviert (RFU) sein. In dem in 1 dargestellten Fall wird auf das EMR (BA[1:0] = „01") durch den MRS-Befehl zugegriffen.

Die Adressbits (A[11:0]) 110 werden verwendet, um die Steuerbits in dem EMR wie folgt zu setzen. Bits A[1:0] könnten eine Ausgangstreiberimpedanz (Daten Z) für die Vorrichtung setzen, Bits A[3:2] könnten einen chip-internen Abschlusswiderstandswert (Rt) setzen, Bits A[5:4] könnten eine Anzahl von Schreibwiedergewinnzyklen (WR) setzen, ein Bit A6 könnte eine Verzögerungsregelschleife (DLL) steuern und ein Bit A11 könnte verwendet werden, um die Vorrichtung in einem Modus mit geringer Leistung (LP) zu platzieren. Andere Bits, A[9:7], könnten für eine zukünftige Verwendung reserviert (RFU) sein. Ein Bit A10 könnte verwendet werden, um auf ein Spezialmodusregister zuzugreifen, das Verkäufer-ID-Informationen (V) beinhaltet.

1B ist ein Zeitdiagramm, das das Verfahren des Stands der Technik zum Lesen der Verkäufer-ID darstellt. Um eine Verkäufer-ID des Stands der Technik zu lesen, wird zuerst das Spezialmodusregister für die Verkäufer-ID in einem Lesemodus platziert, indem ein Bit A10 in dem EMR unter Verwendung des MRS-Befehls gesetzt wird. So wird zu einer Zeit T1 der MRS-Befehl ausgegeben, das EMR wird durch ein Setzen von BA[1:0] = „01" ausgewählt und das Bit A10 wird aktiviert, um anzuzeigen, dass die Verkäufer-ID-Informationen gelesen werden sollen. Der Befehl könnte auch andere Bits in dem EMR unter Verwendung der verbleibenden Adressbits A[9:0] und A11 setzen. So werden jedes Mal, wenn die Verkäufer-ID gelesen wird, weitere Steuerbits zu der gleichen Zeit gesetzt. Einige Zeit später, nachdem die Verkäufer-ID in dem Lesemodus platziert ist, werden die Verkäufer-ID-Informationen 120 (beinhalten einen Verkäufercode und eine Überprüfungs-ID) auf einem Datenbus (wie z. B. einem 16-Bit-Datenbus, DQ[15:0]) ausgegeben.

Während die Verkäufer-ID in dem Lesemodus ist, werden weiterhin die Verkäufer-ID-Informationen 120 auf dem Datenbus ausgegeben. Um die Verkäufer-ID aus dem Lesemodus herauszunehmen (und ein Treiben der Verkäufer-ID-Informationen 120 auf den Datenbus zu stoppen), muss ein weiterer MRS-Befehl mit A10 auf einem niedrigen Logikpegel erteilt werden, wobei so das Verkäufer-ID-Bit in dem EMR gelöscht wird. Entsprechend könnte bei T2 ein weiterer MRS-Befehl mit BA[1:0] = „01" erteilt werden, wobei so das EMR als das Zielregister ausgewählt wird, und das Bit A10 auf einen niedrigen Logikpegel getrieben werden, wobei so das Verkäufer-ID-Bit in dem EMR gelöscht wird. Zu einer bestimmten Zeit T3, nachdem das Verkäufer-ID-Bit in dem EMR gelöscht ist, stoppt die Vorrichtung ein Treiben der Verkäufer-ID-Informationen auf den Datenbus und der Datenbus könnte nachfolgend verwendet werden, um andere Daten zu lesen oder Daten in die Speichervorrichtung einzugeben.

Ein derartiges Verfahren zum Lesen eines Spezialmodusregisters in einer Speichervorrichtung besitzt mehrere Nachteile. Erstens sind, um das Spezialmodusregister zu lesen, zwei Befehle erforderlich, einer zum Platzieren des Spezialmodusregisters in dem Lesemodus und ein weiterer zum Herausnehmen des Spezialmodusregisters aus dem Lesemodus. Jeder dieser Befehle benötigt zur Ausführung eine Anzahl von Taktzyklen. Außerdem werden, wenn der Benutzer der Vorrichtung unbeabsichtigt das Spezialmodusregister in dem Lesemodus platziert, in dem ein MRS-Befehl für den EMR mit A10 = „1" erteilt wird, oder wenn der Benutzer absichtlich das Spezialmodusregister in dem Lesemodus platziert, es jedoch versäumt, später das Spezialmodusregister aus dem Lesemodus herauszunehmen, die Spezialmodusregisterdaten weiterhin auf den Datenbus getrieben. Wenn der Benutzer später versucht, in die Speichervorrichtung zu schreiben, und Daten auf den Bus treibt, während die Spezialmodusregisterinformationen auf den Bus getrieben werden, wird der Datenbus in eine Konkurrenzsituation gebracht.

Entsprechend besteht Bedarf nach einem verbesserten Verfahren zum Lesen eines Spezialmodusregisters.

Zusammenfassung der Erfindung

Ausführungsbeispiele der vorliegenden Erfindung stellen Verfahren, integrierte Schaltungen und Speichervorrichtungen zum Zugreifen auf ein Spezialmodusregister einer Speichervorrichtung bereit.

Ein Ausführungsbeispiel der vorliegenden Erfindung stellt ein Verfahren, eine integrierte Schaltung und eine Speichervorrichtung zum Zugreifen auf ein Spezialmodusregister einer Speichervorrichtung bereit. Das Verfahren umfasst ein Erfassen eines Befehls zum Zugreifen auf das Spezialmodusregister, ein Ausführen des Befehls durch ein Treiben von Daten von dem Spezialmodusregister auf einen Datenbus und ein Selbstbeenden des Befehls durch ein automatisches Platzieren des Datenbus in einem Hochimpedanzzustand zu einer bestimmten Zeit nach einem Treiben der Daten. Die integrierte Schaltung und die Speichervorrichtung umfassen jeweils zumindest ein Spezialmodusregister, einen Befehlsdecodierer und einen Zugriffsschaltungsaufbau, der konfiguriert ist, um das beschriebene Verfahren durchzuführen.

Ein weiteres Ausführungsbeispiel der Erfindung stellt ein Verfahren zum Zugreifen auf ein Spezialmodusregister einer Speichervorrichtung bereit. Das Verfahren umfasst ein Erfassen eines Befehls zum Zugreifen auf eines einer Mehrzahl von Spezialmodusregistern, ein Auswählen eines der Spezialmodusregister basierend auf einer Adresse, die in Verbindung mit dem Befehl vorgelegt wird, ein Treiben von Daten von dem ausgewählten Spezialmodusregister auf einen Datenbus, und ein Selbstbeenden des Befehls durch ein automatisches Platzieren des Datenbus in einem Hochimpedanzzustand.

Wiederum ein weiteres Ausführungsbeispiel der Erfindung stellt eine integrierte Schaltung bereit, die zwei oder mehr Spezialmodusregister, einen Befehlsdecodierer und einen Zugriffsschaltungsaufbau umfasst. Der Zugriffsschaltungsaufbau ist konfiguriert, um eines oder mehrere Signale von dem Befehlsdecodierer zu empfangen, was einen Empfang eines Befehls zum Zugreifen auf ein spezifiziertes Spezialmodusregister der zwei oder mehr Spezialmodusregister anzeigt, und ansprechend darauf um Daten von dem spezifizierten Spezialmodusregister auf einen Datenbus zu treiben und um den Befehl selbst zu beenden, indem automatisch der Datenbus in einem Hochimpedanzzustand platziert wird. Das ausgewählte Spezialmodusregister ist durch eine Adresse spezifiziert, die in Verbindung mit dem Befehl vorgelegt wird.

Bei einem weiteren Ausführungsbeispiel der Erfindung wird eine Speichervorrichtung bereitgestellt. Die Speichervorrichtung umfasst zumindest ein Spezialmodusregister, ein Modusregister, ein erweitertes Modusregister, einen Befehlsdecodierer und einen Zugriffsschaltungsaufbau. Der Zugriffsschaltungsaufbau ist konfiguriert, um eines oder mehrere Signale von dem Befehlsdecodierer zu empfangen, was einen Empfang eines Befehls zum Zugreifen auf das Spezialmodusregister anzeigt, und ansprechend darauf um Daten von dem Spezialmodusregister auf einen Datenbus zu treiben und um den Befehl selbst zu beenden, indem automatisch der Datenbus in einem Hochimpedanzzustand platziert wird. Der Befehl weist zwei oder mehr Bankadressbits auf, wobei eine erste Kombination von Bankadressbits den Befehl zum Treiben der Daten von dem Spezialmodusregister auf den Datenbus spezifiziert, wobei eine zweite Kombination von Bankadressbits einen Befehl zum Setzen eines oder mehrerer Bits in dem Modusregister spezifiziert, und wobei eine dritte Kombination von Bankadressbits einen Befehl zum Setzen eines oder mehrerer Bits in dem erweiterten Modusregister spezifiziert.

Wiederum ein weiteres Ausführungsbeispiel der Erfindung stellt eine Speichervorrichtung bereit. Die Speichervorrichtung umfasst eine Einrichtung zum Speichern von Informationen über die Speichervorrichtung, eine Einrichtung zum Decodieren von Befehlen, die durch die Speichervorrichtung empfangen werden, und eine Einrichtung zum Zugreifen auf die Einrichtung zum Speichern. Die Einrichtung zum Zugreifen ist konfiguriert, um eines oder mehrere Signale von der Einrichtung zum Decodieren zu empfangen, was einen Empfang eines Befehls zum Zugreifen auf die Einrichtung zum Speichern anzeigt, und ansprechend darauf um Daten von der Einrichtung zum Speichern auf einen Datenbus zu treiben und um den Befehl selbst zu beenden, indem automatisch der Datenbus in einem Hochimpedanzzustand platziert wird.

Kurze Beschreibung der Zeichnungen

Damit die Art und Weise der oben genannten Merkmale der vorliegenden Erfindung detailliert verstanden werden kann, kann eine detailliertere Beschreibung der Erfindung, die oben kurz zusammengefasst wurde, unter Bezugnahme auf Ausführungsbeispiele erfolgen, von denen einige in den beigefügten Zeichnungen dargestellt sind. Es wird jedoch darauf verwiesen, dass die beigefügten Zeichnungen lediglich typische Ausführungsbeispiele dieser Erfindung darstellen und deshalb nicht als ihren Schutzbereich einschränkend betrachtet werden sollten, denn die Erfindung könnte andere gleichermaßen effektive Ausführungsbeispiele zulassen.

1A ist ein Diagramm, das die Steuerbits eines erweiterten Modusregisters des Stands der Technik darstellt;

1B ist ein Zeitdiagramm, das ein Verfahren des Stands der Technik zum Lesen eines Spezialmodusregisters darstellt;

2 ist ein Blockdiagramm, das eine Speichervorrichtung, die Spezialmodusregister beinhaltet, gemäß einem Ausführungsbeispiel der Erfindung darstellt;

3 ist ein Flussdiagramm, das ein Verfahren zum Lesen eines Spezialmodusregisters gemäß einem Ausführungsbeispiel der Erfindung darstellt;

4 ist ein Zeitdiagramm, das eine Zeitgebungssequenz zum Zugreifen auf ein Spezialmodusregister gemäß einem Ausführungsbeispiel der Erfindung darstellt;

5 ist ein Blockdiagramm, das einen Schaltungsaufbau zum Lesen eines Spezialmodusregisters gemäß einem Ausführungsbeispiel der Erfindung darstellt;

6 ist ein Flussdiagramm, das ein Verfahren zum Zugreifen auf eines einer Mehrzahl von Spezialmodusregistern gemäß einem Ausführungsbeispiel der Erfindung darstellt; und

7 ist ein Zeitdiagramm, das eine Zeitgebungssequenz zum Zugreifen auf eines einer Mehrzahl von Spezialmodusregistern gemäß einem Ausführungsbeispiel der Erfindung darstellt.

Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels

Es werden Ausführungsbeispiele bereitgestellt, bei denen ein Verfahren und eine Vorrichtung zum Zugreifen auf ein Spezialmodusregister einer Speichervorrichtung beschrieben sind. Ein Befehl zum Zugreifen auf das Spezialmodusregister wird erfasst. Der Befehl wird durch ein Treiben von Daten von dem Spezialmodusregister auf einen Datenbus ausgeführt. Der Befehl beendet sich selbst durch ein automatisches Platzieren des Datenbus in einem Hochimpedanzzustand zu einer bestimmten bekannten Anzahl von Zyklen später, ohne dass ein zweiter Befehl benötigt wird.

Da sich der Befehl selbst beendet, ist unter Umständen nur ein Befehl nötig, um auf das Spezialmodusregister zuzugreifen. So sind weniger Taktzyklen mit dem einzelnen Befehl erforderlich als bei einem Lesen des Spezialmodusregisters mit mehreren Befehlen. Ferner muss der Benutzer, da sich der Befehl selbst beendet, indem der Datenbus in einem Hochimpedanzzustand platziert wird, sich nicht merken, den Befehl zu beenden, und spätere Versuche eines Schreibens von Daten in den Datenbus bringen den Bus nicht in eine Konkurrenzsituation. Für einige Ausführungsbeispiele der Erfindung könnte der Befehl zum Zugreifen auf das Spezialmodusregister unfähig zu einem Verändern eines oder mehrerer Bits in einem Modusregister gemacht werden. Entsprechend muss sich der Benutzer unter Umständen nicht um ein Durchführen ungewollter Veränderungen an einer Operation der Speichervorrichtung sorgen.

Während Ausführungsbeispiele der Erfindung in Bezug auf ein Lesen des Spezialmodusregisters einer Speichervorrichtung beschrieben sind, kommen andere Ausführungsbeispiele in Betracht, bei denen andere Register anderer Vorrichtungen gelesen werden. Zum Beispiel könnte ein normales Register gelesen werden und die Vorrichtung könnte eine zentrale Verarbeitungseinheit (CPU), eine Graphikverarbeitungseinheit (GPU) oder einen bestimmten anderen Typ integrierter Schaltung, der Register beinhaltet, umfassen. Ferner könnte die Speichervorrichtung ein synchroner dynamischer Direktzugriffspeicher (SDRAM), ein Doppeldatenraten-SDRAM (DDR-SDRAM), ein Niedrigleistungs-SDRAM, ein Niedrigleistungs-DDR-SDRAM oder ein bestimmter anderer Typ von Speicher, der Fachleuten auf dem Gebiet bekannt ist, sein. Außerdem werden die Namen, die etwaigen Eingangssignalen, Ausgangssignalen, Registern, Registerbits oder anderen Kombinationen von Bits, wie z. B. Adressbits, Bankadressbits, Modusregister, erweitertem Modusregister, Spezialmodusregister, Verkäufer-ID-Bit, DQS, DQ, MR, MRS, SMR, EMRS usw, gegeben sind, verwendet, um Ausführungsbeispiele darzustellen, und sollen nicht einschränkend sein.

Eine exemplarische Speichervorrichtung

2 ist ein Blockdiagramm, das eine Speichervorrichtung 200, die Spezialmodusregister (SMRs) 256 beinhaltet, gemäß einem Ausführungsbeispiel der Erfindung darstellt. Die Speichervorrichtung 200 könnte mehrere Eingangssignale annehmen, die ein Taktsignal (CLK), Steuereingangsbits, Adressbits und Bankadressbits (BA[1:0]) umfassen, jedoch nicht darauf beschränkt sind. Die Eingangssignale werden in der Speichervorrichtung 200 zu einem Befehlsdecodiererschaltungsaufbau 210, Peripherielogikschaltungen 220 und einer Modusregisterzugriffsschaltung geführt. Der Befehlsdecodiererschaltungsaufbau 210 könnte CLK, die Steuereingangsbits und BA[1:0] verwenden, um eingehende Befehle zu decodieren und Steuersignale an andere Teile der Speichervorrichtung 200 zu erteilen, wie z. B. die Peripherielogikschaltungen 220 und die Modusregisterzugriffsschaltung 240. Die Peripherielogikschaltungen 220 könnten abhängig von dem Befehl, der gerade durch die Speichervorrichtung 200 empfangen wird die Steuersignale von dem Befehlsdecodiererschaltungsaufbau 210 sowie die Adressbits zum Lesen von und Schreiben in Speicherarrays (oder Bänke) 270 innerhalb der Speichervorrichtung verwenden.

Ähnlich könnte der Modusregisterzugriffsschaltungsaufbau 240 Steuersignale von dem Befehlsdecodiererschaltungsaufbau 210 sowie die Adressbits zum Lesen von und Schreiben in die Modusregister 250 verwenden. Die Modusregister 250 könnten ein Modusregister (MR) 252, ein erweitertes Modusregister (EMR) 254 und eines oder mehrere SMRs 256 umfassen. Ein Multiplexer 232 könnte verwendet werden, um abhängig von dem Befehl, der gerade an die Speichervorrichtung 200 erteilt wird entweder Daten aus dem Speicherarrays 230 oder Daten aus den Modusregistern 250 an einen Datenbus (DQ[15:0]) auszugeben. Ein Daten-Strobe-Signal (DQS) könnte auch verwendet werden, um eine weitere Vorrichtung, die Daten von der Speichervorrichtung 200 liest, zu benachrichtigen, dass die Daten auf dem Datenbus DQ[15:0] gültige Daten sind.

Wie oben beschrieben wurde, könnten die Modusregister 250 verwendet werden, um spezielle Merkmale der Speichervorrichtung 200 zu steuern und um auf Spezialinformationen über die Speichervorrichtung 200 zuzugreifen. Das MR 252 könnte verwendet werden, um einen ersten Abschnitt der Vorrichtungsfähigkeiten zu steuern und auf denselben zuzugreifen, und da die Vorrichtung eine große Anzahl von Fähigkeiten aufweisen könnte, könnte das EMR 254 verwendet werden, um erweiterte Vorrichtungsfähigkeiten zu steuern und auf dieselben zuzugreifen. Das eine oder die mehreren SMRs 256 könnten auch verwendet werden, um auf Informationen über die Vorrichtung, wie z. B. Verkäufer-ID-Informationen oder Operationscharakteristika der Vorrichtung, zuzugreifen und dieselben zu steuern. Die Temperatur der Vorrichtung z. B. könnte bereitgestellt werden, entweder direkt als ein digitaler Wert in einem Spezialmodusregister, was die Temperatur anzeigt, oder indirekt durch ein Auslesen der Auffrischrate oder der Taktrate der Speichervorrichtung 200 von einem Spezialmodusregister.

Lesen eines Spezialmodusregisters

Ausführungsbeispiele der vorliegenden Erfindung stellen ein Verfahren und eine Vorrichtung zum Zugreifen auf ein SMR 256 der Speichervorrichtung 200 unter Verwendung einer speziellen Variation eines Modusregistersetzbefehls (bezeichnet als ein MRS-Lesebefehl oder MRS-R-Befehl) bereit. Früher waren die Bankadresskombinationen BA[1:0] = „10" und BA[1:0] = „11" für eine zukünftige Verwendung reserviert, und da beide reservierte Kombinationen BA[1] = „1" aufweisen, führte jede Verwendung von BA[1] = „1" zu einer unerlaubten Operation. Gemäß einem Ausführungsbeispiel der Erfindung jedoch könnte eine der nicht-verwendeten Bankadresskombinationen (z. B. BA[1:0] = „11") mit dem MRS-R-Befehl verwendet werden, um ein Lesen des SMR 256 durchzuführen.

3 ist ein Flussdiagramm, das ein Verfahren 300 zum Lesen eines einzelnen SMR 256 unter Verwendung des MRS-R-Befehls gemäß einem Ausführungsbeispiel der Erfindung darstellt. Das Verfahren könnte bei Schritt 304 beginnen, bei dem ein MRS-Befehl empfangen wird. Das Verfahren könnte dann mit Schritt 306 fortfahren, bei dem ein Bankadressbit 1 (BA[1]) untersucht wird.

Wie oben beschrieben wurde, werden die Bankadressbits BA[1:0] üblicherweise mit dem MRS-Befehl verwendet, um zu spezifizieren, in welches Modusregister der MRS-Befehl schreiben soll. Wenn MRS mit BA[1:0] = „00" erteilt wird, wird das MR durch MRS beschrieben, und wenn MRS mit BA[1:0] = „01" ausgegeben wird, wird das EMR durch MRS beschrieben (auch als ein Erweitertes-Modusregister-Setzen (EMRS) bezeichnet).

Entsprechend wird bei Schritt 306 BA[1] untersucht. Wenn BA[1] "0" ist, wird ein herkömmlicher MRS- oder EMRS-Befehl bei Schritt 308 durchgeführt und das Verfahren 300 endet bei Schritt 350. Wenn jedoch BA[1] Eins ist, könnte das Verfahren 300 mit Schritt 310 fortfahren, bei dem BA[0] untersucht wird. Da die Bankadresskombination BA[1:0] = „10" noch für eine zukünftige Verwendung reserviert sein könnte, könnte, wenn BA[0] bei Schritt 310 als „0" bestimmt wird, die reservierte Bankadresskombination bewirken, dass bei Schritt 312 eine unerlaubte Operation durchgeführt wird, und das Verfahren 300 könnte bei Schritt 350 enden.

Wenn jedoch BA[0] bei Schritt 310 als „1" bestimmt wird (d. h. BA[1:0] = „11"), könnte der MRS-R-Befehl erteilt werden, um das SMR 256 zu lesen. So könnte das Verfahren 300 Daten bei Schritt 330 aus dem SMR 256 ausgeben und optional DQS anheben, um zu signalisieren, dass gerade gültige Daten auf dem Datenbus DQ[15:0] ausgegeben werden.

Nachdem das SMR 256 ausgegeben wurde, könnte der MRS-R-Befehl sich dann bei Schritt 332 selbst beenden, indem der Datenbus DQ[15:0] und DQS in einem Hochimpedanz-(Hi-Z-) Zustand platziert werden. Wenn die Signalleitungen für DQ[15:0] und DQS in einem Hochimpedanzzustand platziert sind, könnten andere Vorrichtungen, die mit diesen Leitungen verbunden sind, Daten sicher auf den Datenbus treiben, ohne dass der Datenbus in eine Konkurrenzsituation gebracht wird (z. B. indem beide Vorrichtungen versuchen, Daten auf die gleichen Datenbusleitungen zu treiben). Nachdem sich der MRS-R-Befehl bei Schritt 332 selbst beendet hat, könnte das Verfahren 300 bei Schritt 350 enden.

4 ist ein Zeitdiagramm, das eine Zeitgebungssequenz 400 zum Zugreifen auf das SMR 256 unter Verwendung des MRS-R-Befehls gemäß einem Ausführungsbeispiel der Erfindung darstellt. Zu einer Zeit T1 könnte der MRS-R-Befehl initialisiert werden, wie dargestellt ist, indem der MRS-Befehl auf den Befehlseingängen platziert wird und indem BA[1:0] = „11" auf den Bankadresseingängen platziert wird.

Bei einem Ausführungsbeispiel der Erfindung schreibt der MRS-R-Befehl unter Umständen nicht in das MR oder EMR oder verwendet die Adresseingaben A[11:0] anderweitig, und entsprechend könnten die Adresseingaben A[11:0] in einem Hochimpedanzzustand platziert werden. Dies könnte ein Verhindern dessen unterstützen, dass der Benutzer der Speichervorrichtung 200 unbeabsichtigt die Steuerbits in dem MR und EMR verändert, und könnte ebenso verhindern, dass der Benutzer die Modusregister 250 in einem Auslesemodus platziert, den der Benutzer unter Umständen später zu verändern vergisst (was möglicherweise eine Konkurrenzsituation auf dem Bus bewirkt, wie oben beschrieben wurde).

Zu einer bestimmten späteren Zeit (T2), nachdem der MRS-R-Befehl erteilt wurde, könnten die SMR-Daten auf den Datenbusausgaben DQ[15:0] platziert werden und DQS könnte erhöht werden, um anzuzeigen, dass die gültigen SMR-Daten bereit sind, um von dem Datenbus gelesen zu werden. Der MRS-R-Befehl könnte dann automatisch nach einer bestimmten späteren Zeit, T3, beendet werden und weitere Befehle eines bestimmten Typs könnten dann wie benötigt an die Speichervorrichtung 200 erteilt werden. Entsprechend könnte der MRS-R-Befehl verwendet werden, um das SMR 256 viel schneller zu lesen als die beiden MRS-Befehle des Stands der Technik, wie Bezug nehmend auf die 1A und 1B beschrieben wurde. Als ein Beispiel könnten die beiden MRS-Befehle des Stands der Technik zehn Taktzyklen zur Durchführung benötigen, während der MRS-R-Befehl zur Durchführung nur drei Taktzyklen brauchen könnte.

5 ist ein Blockdiagramm, das einen Schaltungsaufbau 500 zum Lesen eines Spezialmodusregisters gemäß einem Ausführungsbeispiel der Erfindung darstellt. Der Schaltungsaufbau 500, der innerhalb der Speichervorrichtung 200 enthalten ist, umfasst den Befehlsdecodiererschaltungsaufbau 210, die Modusregisterzugriffsschaltung 240 und die Modusregister 250. Der Befehlsdecodiererschaltungsaufbau 210 nimmt als Eingaben das CLK-Signal und die Steuereingaben. Wenn ein MRS-, EMRS- oder MRS-R-Befehl empfangen wird, decodiert der Befehlsdecodiererschaltungsaufbau den Befehl und gibt ein Signal an die Modusregisterzugriffsschaltung 240 aus, das einen Zugriff auf die Modusregister erlaubt (das MR EN-Signal). Gleichzeitig werden die Bankadressbits BA[1:0] durch einen Bankadressdecodierer 212 in dem Befehlsdecodiererschaltungsaufbau 210 decodiert.

Die decodierten Bankadressbits und das MR-EN-Signal werden in der Modusregisterzugriffsschaltung 240 verwendet, um auf die Modusregister 250 zuzugreifen. Das MR EN-Signal und die decodierten Bankadressbits werden durch eine Gruppe von UND-Gattern 242, 244, 246 empfangen, die Steuersignale gemäß dem gerade empfangenen Befehl erteilen. Bei der dargestellten Anordnung ist, wenn die decodierten Bankadressbits „0" sind und MR EN „1" ist, der empfangene Befehl ein MRS-Befehl und ein MRS-Signal wird durch das obere UND-Gatter 242 aktiviert. Wie dargestellt ist, könnte das MRS-Signal durch einen Schalter 248 verwendet werden, um das MR 252 mit den Adresseingaben zu verbinden. So könnten die Adressbits in das MR gelesen werden, wenn der MRS-Befehl durchgeführt wird.

Wenn die decodierten Bankadressbits „01" sind und MR_EN „1" ist, ist der empfangene Befehl ein EMRS-Befehl und ein EMRS-Signal wird durch das mittlere UND-Gatter 244 aktiviert. Das EMRS-Signal wird durch den Schalter 248 verwendet, um das EMR 254 mit den Adresseingängen zu verbinden. So könnten die Adressbits in das EMR gelesen werden, wobei so der EMRS-Befehl erfolgreich durchgeführt wird.

Wenn statt dessen die decodierten Bankadressbits „11" sind und MR EN „1" ist, ist der empfangene Befehl ein MRS-R-Befehl und ein Speicherregister-Lesesignal (MRR-Signal) wird durch das untere UND-Gatter 246 aktiviert. Wie dargestellt ist, könnte das MRR-Signal durch den Multiplexer 232 verwendet werden, um das SMR 256 mit den Datenbusausgaben DQ[15:0] zu verbinden. Für einige Ausführungsbeispiele könnte ein anderer Schaltungsaufbau (nicht gezeigt) das DQS-Signal aktivieren, um anzuzeigen, dass die Daten auf DQ[15:0] gültig sind. Das SMR 256 könnte dann von dem Datenbus gelesen werden. Nachdem das SMR 256 von dem Datenbus gelesen wurde, könnte der andere Schaltungsaufbau den MRS-R-Befehl selbst beenden, was DQ[15:0] und DQS in einem Hochimpedanzzustand platziert, wobei so der MRS-R-Befehl abgeschlossen wird.

Zugreifen auf mehrere Spezialmodusregister

Gemäß einem weiteren Ausführungsbeispiel der Erfindung könnte das Spezialmodusregister, das gerade gelesen wird, aus einem einer Mehrzahl von SMRs 256 ausgewählt werden, z. B. unter Verwendung der unteren Adressbits (z. B. A[1:0]). Die SMRs 256 könnten z. B. Spezialmodusregister SMR0, SMR1, SMR2, SMR3 usw. umfassen, die jeweils unterschiedliche Informationen (Verkäufer-ID, Temperatur usw.) über die Speichervorrichtung 200 beinhalten. 6 ist ein Flussdiagramm, das ein Verfahren 600 zum Zugreifen auf eines einer Mehrzahl von Spezialmodusregistern gemäß einem Ausführungsbeispiel der Erfindung darstellt. Das Verfahren 600 könnte bei Schritt 604 beginnen, bei dem ein MRS-Befehl empfangen wird.

Nachdem der MRS-Befehl empfangen wurde, wird BA[1] bei Schritt 606 untersucht. Wenn BA[1] Eins ist, wird der MRS-Befehl bei Schritt 608 durchgeführt und das Verfahren 600 könnte bei Schritt 650 enden. Wenn jedoch BA[1] „1" ist, könnte das Verfahren 600 mit Schritt 610 fortfahren, bei dem BA[0] untersucht wird. Da die Bankadresskombination BA[1:0] = „10" noch für eine zukünftige Verwendung reserviert sein könnte, könnte, wenn BA[0] bei Schritt 610 als „0" bestimmt wird, die reservierte Bankadresskombination bewirken, dass eine unerlaubte Operation bei Schritt 612 durchgeführt wird, und das Verfahren 600 könnte bei Schritt 650 enden.

Wenn jedoch BA[0] bei Schritt 610 als „1" bestimmt wird, könnte der MRS-R-Befehl erteilt werden, um eines der Mehrzahl von SMRs 256 zu lesen. So könnten bei Schritt 620 die Adressbits decodiert werden, um eines der Mehrzahl von SMRs 256 auszuwählen, um durch den MRS-R-Befehl gelesen zu werden. Bei Schritt 630 gibt das Verfahren 600 Daten aus dem ausgewählten SMR 256 aus und erhöht DQS, um zu signalisieren, dass gerade gültige Daten auf dem Datenbus DQ[15:0] ausgegeben werden. Nachdem das SMR 256 ausgegeben wurde, könnte der MRS-R-Befehl sich bei Schritt 632 selbst beenden, indem der Datenbus DQ[15:0] und DQS in einem Hochimpedanz-(Hi-Z-) Zustand platziert werden. Nachdem der MRS-R-Befehl sich bei Schritt 632 selbst beendet hat, könnte das Verfahren 600 bei Schritt 650 enden.

7 ist ein Zeitdiagramm, das eine Zeitgebungssequenz 700 zum Zugreifen auf eines einer Mehrzahl von Spezialmodusregistern gemäß einem Ausführungsbeispiel der Erfindung darstellt. Zu einer Zeit T1 könnte der MRS-R-Befehl initialisiert werden, indem der MRS-Befehl auf den Befehlseingängen platziert wird und indem BA[1:0] = „11" auf den Bankadresseingängen platziert wird. Die Adressbits A[1:0], die verwendet werden, um das zu lesende SMR 256 auszuwählen, könnten auch auf den Adresseingängen für die Speichervorrichtung 200 platziert werden. A[1:0] = „01" z. B. könnte verwendet werden, um das Spezialmodusregister SMR1 zu lesen. Bei einem Ausführungsbeispiel der Erfindung schreibt der MRS-R-Befehl unter Umständen nicht an das MR oder EMR oder verwendet die verbleibenden Adresseingaben A[11:2] anderweitig, und entsprechend könnten die Adresseingaben A[11:2] in einem Hochimpedanzzustand platziert werden. Zu einer bestimmten späteren Zeit (T2) könnten die Daten aus dem Spezialmodusregister SMR1, die durch die Adressbits A[1:0] = „01" ausgewählt werden, auf den Datenbusausgaben DQ[15:0] platziert werden und DQS könnte erhöht werden, um anzuzeigen, dass die ausgewählten SMR-Daten gültig und bereit sind, um von dem Datenbus gelesen zu werden. Der MRS-R-Befehl könnte dann automatisch zu einer bestimmten späteren Zeit T3 enden.

Da der MRS-R-Befehl automatisch geendet hat, könnten weitere Befehle, wie z. B. ein weiterer MRS-R-Befehl zu einer bestimmten späteren Zeit T4 erteilt werden. So könnte zu der Zeit T4 ein weiterer MRS-R-Befehl durch ein Platzieren des MRS-Befehls auf den Befehlseingängen und durch ein Platzieren von BA[1:0] = „10" auf den Bankadresseingängen initialisiert werden. Zu der Zeit T4 könnte eine weitere Kombination von Adressbits verwendet werden, um ein weiteres Spezialmodusregister zu lesen. Darstellend könnten die Adressbits A[1:0] = „10" verwendet werden, um das Spezialmodusregister SMR2 zu lesen. Wieder schreibt der MRS-R-Befehl unter Umständen nicht in das MR oder EMR oder verwendet die verbleibenden Adresseingaben A[11:2] anderweitig, und entsprechend könnten die Adresseingaben A[11:2] in einem Hochimpedanzzustand platziert werden. Zu einer bestimmten späteren Zeit (T5) könnten die Daten von dem Spezialmodusregister SMR2, die durch die Adressbits A[1:0] = „10" ausgewählt werden, auf den Datenbusausgaben DQ[15:0] platziert werden und DQS könnte erhöht werden, um anzuzeigen, dass die ausgewählten SMR-Daten gültig und bereit sind, um von dem Datenbus gelesen zu werden. Der MRS-R-Befehl könnte dann automatisch zu einer bestimmten späteren Zeit T6 enden und weitere Befehle eines bestimmten Typs könnten dann wie benötigt an die Speichervorrichtung 200 erteilt werden.

Ein modifizierter Schaltungsaufbau, der dem Schaltungsaufbau 500 (in Bezug auf 5 beschrieben) ähnelt, könnte zum Zugreifen auf eines einer Mehrzahl von SMRs 256 unter Verwendung der Adressbits A[1:0] (wie Bezug nehmend auf die 6 und 7 beschrieben wurde) gemäß einem Ausführungsbeispiel der Erfindung verwendet werden. Der Schaltungsaufbau 500 könnte modifiziert werden, um eines einer Mehrzahl von SMRs 256 zu lesen, indem ein Adressdecodierer in den Schaltungsaufbau 500 eingefügt wird. Die decodierten Adressbits könnten dann durch einen zusätzlichen Multiplexer verwendet werden, um das geeignete SMR 256 auszuwählen, das durch den MRS-R-Befehl gelesen werden soll. Das ausgewählte SMR 256 könnte dann auf den Datenbusleitungen DQ[15:0] unter Verwendung des Multiplexers 232, der Bezug nehmend auf 5 beschrieben ist, ausgegeben werden. Weitere mögliche Schaltungsaufbaukonfigurationen zum Lesen eines einer Mehrzahl von SMRs 256 sollten für Fachleute auf dem Gebiet ohne weiteres zu erkennen sein.

Während sich Vorstehendes auf Ausführungsbeispiele der vorliegenden Erfindung bezieht, könnten andere und weitere Ausführungsbeispiele der Erfindung entwickelt werden, ohne von dem grundlegenden Schutzbereich derselben abzuweichen, und der Schutzbereich derselben ist durch die folgenden Ansprüche bestimmt.


Anspruch[de]
Ein Verfahren zum Zugreifen auf ein Spezialmodusregister einer Speichervorrichtung, mit folgenden Schritten:

Erfassen eines Befehls zum Zugreifen auf das Spezialmodusregister;

Ausführen des Befehls durch Treiben von Daten von dem Spezialmodusregister auf einen Datenbus; und

Selbstbeenden des Befehls durch automatisches Platzieren des Datenbus in einem Hochimpedanzzustand zu einer bestimmten Zeit nach dem Treiben der Daten.
Das Verfahren gemäß Anspruch 1, das ferner folgende Schritte aufweist:

Aktivieren eines Signals, wobei das Signal anzeigt, dass die Daten von dem Spezialmodusregister, die gerade auf den Datenbus getrieben werden, gültige Daten sind; und

Selbstbeenden des Befehls durch automatisches Platzieren des Signals in einem Hochimpedanzzustand zu einer bestimmten Zeit nach dem Treiben der Daten.
Das Verfahren gemäß Anspruch 1, bei dem das Erfassen des Befehls ein Erfassen von zwei oder mehr Bankadressbits aufweist, wobei eine erste Kombination von Bankadressbits den Befehl zum Treiben der Daten von dem Spezialmodusregister auf den Datenbus spezifiziert, und wobei eine zweite Kombination von Bankadressbits einen Befehl zum Setzen eines oder mehrerer Bits in einem Modusregister spezifiziert. Das Verfahren gemäß Anspruch 1, bei dem eines oder mehrere nicht verwendete Adressbits eines einer Mehrzahl von Spezialmodusregistern, auf das durch den Befehl zugegriffen werden soll, spezifizieren. Das Verfahren gemäß Anspruch 1, bei dem der Befehl zum Zugreifen auf das Spezialmodusregister nicht in der Lage ist, eines oder mehrere Bits in einem Modusregister zu verändern. Eine integrierte Schaltung mit folgenden Merkmalen:

zumindest einem Spezialmodusregister;

einem Befehlsdecodierer; und

einem Zugriffsschaltungsaufbau, der konfiguriert ist, um eines oder mehrere Signale von dem Befehlsdecodierer zu empfangen, was einen Empfang eines Befehls zum Zugreifen auf das Spezialmodusregister anzeigt, und ansprechend darauf um Daten von dem Spezialmodusregister auf einen Datenbus zu treiben und um automatisch selbst den Befehl zu beenden, indem der Datenbus in einem Hochimpedanzzustand platziert wird.
Die integrierte Schaltung gemäß Anspruch 6, bei der der Zugriffsschaltungsaufbau ferner konfiguriert ist, um ein Signal zu aktivieren, wobei das Signal anzeigt, dass die Daten von dem Spezialmodusregister, die gerade auf den Datenbus getrieben werden, gültige Daten sind. Die integrierte Schaltung gemäß Anspruch 6, bei der der Befehl zwei oder mehr Bankadressbits aufweist, wobei eine erste Kombination von Bankadressbits den Befehl zum Treiben der Daten von dem Spezialmodusregister auf den Datenbus spezifiziert, und wobei eine zweite Kombination von Bankadressbits einen Befehl zum Setzen eines oder mehrerer Bits in einem Modusregister spezifiziert. Die integrierte Schaltung gemäß Anspruch 6, bei der eines oder mehrere nicht verwendete Adressbits eines einer Mehrzahl von Spezialmodusregistern, auf das durch den Befehl zugegriffen werden soll, spezifizieren. Die integrierte Schaltung gemäß Anspruch 6, bei der der Befehl zum Zugreifen auf das Spezialmodusregister nicht in der Lage ist, eines oder mehrere Bits in einem Modusregister zu verändern. Ein Verfahren zum Zugreifen auf ein Spezialmodusregister einer Speichervorrichtung, mit folgenden Schritten:

Bestimmen eines Befehls zum Zugreifen auf eines einer Mehrzahl von Spezialmodusregistern;

Auswählen eines der Spezialmodusregister basierend auf einer Adresse, die in Verbindung mit dem Befehl vorgelegt wird;

Treiben von Daten von dem ausgewählten Spezialmodusregister auf einen Datenbus; und

Selbstbestimmen des Befehls durch automatisches Platzieren des Datenbus in einem Hochimpedanzzustand.
Das Verfahren gemäß Anspruch 11, das ferner ein Aktivieren eines Signals aufweist, wobei das Signal anzeigt, dass die Daten von dem Spezialmodusregister, die gerade auf den Datenbus getrieben werden, gültige Daten sind. Das Verfahren gemäß Anspruch 11, bei dem der Befehl zwei oder mehr Bankadressbits aufweist, wobei eine erste Kombination von Bankadressbits den Befehl zum Treiben der Daten von dem Spezialmodusregister auf den Datenbus spezifiziert, und wobei eine zweite Kombination von Bankadressbits einen Befehl zum Setzen eines oder mehrerer Bits in einem Modusregister spezifiziert. Das Verfahren gemäß Anspruch 11, bei dem eines oder mehrere nicht verwendete Adressbits das eine der Mehrzahl von Spezialmodusregistern, auf das durch den Befehl zugegriffen werden soll, spezifizieren. Das Verfahren gemäß Anspruch 11, bei dem der Befehl zum Zugreifen auf das Spezialmodusregister nicht in der Lage ist, eines oder mehrere Bits in einem Modusregister zu verändern. Eine integrierte Schaltung mit folgenden Merkmalen:

zwei oder mehr Spezialmodusregistern;

einem Befehlsdecodierer; und

einem Zugriffsschaltungsaufbau, der konfiguriert ist, um eines oder mehrere Signale von dem Befehlsdecodierer zu empfangen, was einen Empfang eines Befehls zum Zugriff auf ein spezifiziertes Spezialmodusregister der zwei oder mehr Spezialmodusregister anzeigt, und ansprechend darauf um Daten von dem spezifizierten Spezialmodusregister auf einen Datenbus zu treiben und um den Befehl selbst zu beenden, indem automatisch der Datenbus in einem Hochimpedanzzustand platziert wird, wobei das ausgewählte Spezialmodusregister durch eine Adresse spezifiziert ist, die in Verbindung mit dem Befehl vorgelegt wird.
Die integrierte Schaltung gemäß Anspruch 16, bei der der Zugriffsschaltungsaufbau ferner konfiguriert ist, um ein Signal zu aktivieren, wobei das Signal anzeigt, dass die Daten von dem spezifizierten Spezialmodusregister, die gerade auf den Datenbus getrieben werden, gültige Daten sind. Die integrierte Schaltung gemäß Anspruch 16, bei der der Befehl zwei oder mehr Bankadressbits aufweist, wobei eine erste Kombination von Bankadressbits den Befehl zum Treiben der Daten von dem spezifizierten Spezialmodusregister auf den Datenbus spezifiziert, und wobei eine zweite Kombination von Bankadressbits einen Befehl zum Setzen eines oder mehrerer Bits in einem Modusregister spezifiziert. Die integrierte Schaltung gemäß Anspruch 16, bei der eines oder mehrere nicht verwendete Adressbits eines der zwei oder mehr Spezialmodusregister spezifizieren, auf das durch den Befehl zugegriffen werden soll. Die integrierte Schaltung gemäß Anspruch 16, bei der der Befehl zum Zugreifen auf das spezifizierte Spezialmodusregister nicht in der Lage ist, eines oder mehrere Bits in einem Modusregister zu verändern. Eine Speichervorrichtung mit folgenden Merkmalen:

zumindest einem Spezialmodusregister;

einem Befehlsdecodierer; und

einem Zugriffsschaltungsaufbau, der konfiguriert ist, um eines oder mehrere Signale von dem Befehlsdecodierer zu empfangen, was einen Empfang eines Befehls zum Zugreifen auf das Spezialmodusregister anzeigt, und ansprechend darauf um Daten von dem Spezialmodusregister auf einen Datenbus zu treiben und automatisch den Datenbus in einem Hochimpedanzzustand zu platzieren.
Eine Speichervorrichtung mit folgenden Merkmalen:

zumindest einem Spezialmodusregister;

einem Modusregister;

einem erweiterten Modusregister;

einem Befehlsdecodierer; und

einem Zugriffsschaltungsaufbau, der konfiguriert ist, um eines oder mehrere Signale von dem Befehlsdecodierer zu empfangen, was einen Empfang eines Befehls zum Zugreifen auf das Spezialmodusregister anzeigt, und ansprechend darauf um Daten von dem Spezialmodusregister auf einen Datenbus zu treiben und den Befehl selbst zu beenden, indem der Datenbus automatisch in einem Hochimpedanzzustand platziert wird, wobei der Befehl zwei oder mehr Bankadressbits aufweist, wobei eine erste Kombination von Bankadressbits den Befehl zum Treiben der Daten von dem Spezialmodusregister auf den Datenbus spezifiziert, wobei eine zweite Kombination von Bankadressbits einen Befehl zum Setzen eines oder mehrerer Bits in dem Modusregister spezifiziert, und wobei eine dritte Kombination von Bankadressbits einen Befehl zum Setzen eines oder mehrerer Bits in dem erweiterten Modusregister spezifiziert.
Eine Speichervorrichtung mit folgenden Merkmalen:

einer Einrichtung zum Speichern von Informationen über die Speichervorrichtung;

einer Einrichtung zum Decodieren von Befehlen, die durch die Speichervorrichtung empfangen werden; und

einer Einrichtung zum Zugreifen auf die Einrichtung zum Speichern, wobei die Einrichtung zum Zugreifen konfiguriert ist, um eines oder mehrere Signale von der Einrichtung zum Decodieren zu empfangen, was einen Empfang eines Befehls zum Zugreifen auf die Einrichtung zum Speichern anzeigt, und ansprechend darauf um Daten von der Vorrichtung zum Speichern auf einen Datenbus zu treiben und den Befehl selbst zu beenden, indem der Datenbus automatisch in einem Hochimpedanzzustand platziert wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com