PatentDe  


Dokumentenidentifikation DE102004010902B4 11.01.2007
Titel Verfahren zum Übertragen eines kritischen Layouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Nölscher, Christoph, Dr., 90419 Nürnberg, DE;
Kieslich, Albrecht, Dr., 01445 Radebeul, DE;
Pforr, Rainer, Dr., 01108 Dresden, DE;
Hennig, Mario, 01109 Dresden, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 05.03.2004
DE-Aktenzeichen 102004010902
Offenlegungstag 22.09.2005
Veröffentlichungstag der Patenterteilung 11.01.2007
Veröffentlichungstag im Patentblatt 11.01.2007
IPC-Hauptklasse G03F 1/14(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse G03F 7/20(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zum Übertragen eines kritischen Layouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat, wobei in dem Layout eine Anordnung von Spalten in einer Umgebung von auf einer Maske opak oder semitransparent auszubildenden Gebieten vorgesehen ist und die Spalte durch einen weiteren, seitlich von der Anordnung vorgesehenen Spalt miteinander verbunden sind. Die Anordnung kann insbesondere auch periodisch sein.

Um weitere Fortschritte bei der Miniaturisierung in der Halbleitertechnik, insbesondere bei Halbleiterspeichern, erzielen zu können, muß der sogenannte K1-Faktor immer weiter reduziert werden. Dieser Faktor setzt die minimal in der Bildebene eines Projektionssystems erreichbare Strukturbreite in Beziehung zu der jeweils eingesetzten Lichtwellenlänge und der Numerischen Apertur des Projektionssystems.

Da diese Größen für eine Abbildung fest vorgegeben sind, – oder im Falle der Numerischen Apertur limitiert sind – kann eine Verbesserung der Auflösungsqualität nur durch Anwendung sogenannter Resolution Enhancement Techniken (RET) erreicht werden. Dazu zählen beispielsweise die Verwendung verschiedener Typen von Phasenmasken, Off-Axis-Beleuchtung, Optical Proximity-Correction (OPC), etc.

Die lithografisch besonders wirkungsvollen RET erfordern eine Aufgliederung des jeweils auf Halbleitersubstrate zu übertragenden Layouts. Der Grund liegt darin, daß die RET oftmals Abhängigkeiten von der Ausrichtung und/oder der Größe der auf den Masken gebildeten Strukturen zeigen. Auf eine bestimmte Strukturanordnung innerhalb des Layouts oder das entsprechend auf der Maske gebildete Muster angepasste Techniken können auf eine benachbarte Strukturanordnung in demselben Layout oder Muster keine Wirkung oder sogar eine nachteilige Wirkung zeigen. Ein sich insgesamt für die Abbildung ergebendes strukturgemeinsames Prozessfenster kann dadurch jedenfalls negativ beeinträchtigt werden.

Somit kam bisher eine Aufteilung auf zwei oder mehr Masken zur Abbildung eines gemeinsamen Schaltungsebenenlayouts in Betracht. Die Belichtungen wurden in sequentieller Weise (Doppelbelichtung) auf den Wafer übertragen. Das hat aber wiederum einen dramatisch reduzierten Waferdurchsatz und somit wesentlich höhere Kosten im Bereich der Lithografie und somit für die Fertigung der elektronischen Bauelemente zur Folge. Das gilt insbesondere auch für die lithografisch anspruchvollsten Ebenen.

Für Speicherschaltkreise, die in der sogenannten Trench-Technologie für die Herstellung der Kondensatoren gefertigt werden, sind das die Ebenen zur Bildung aktiver Gebiete (active areas), der Wortleitungen (gate conductor), der Bitleitungen (metal 1 level) und der Kondensatorgräben (deep trenches). Dabei werden typischerweise das Speicherzellenfeld (Array) und die Peripheriestrukturen (Support) voneinander getrennt und mittels jeweils zweier unterschiedlicher Masken sukzessive auf den Wafer abgebildet.

Um die Fertigungskosten zu reduzieren, wird daher nach Lösungen gesucht, solche Doppelbelichtungen durch Einfachbelichtungen zu ersetzen, ohne Verluste oder auch nur tolerierbare Verluste an der lithografischen Strukturierungsqualität hinnehmen zu müssen.

Es wird gegenwärtig eine Lösung des Problems durch Anwendung spezieller auf das Layout zugeschnittener Off-Axis-Techniken (Schräglichtbeleuchtung) versucht. Das Problem besteht aber auch hier weiter darin, daß man einen Kompromiß zwischen einer entweder deutlich degradierten Abbildungscharakteristik des Zellenfeldes oder einer deutlich degradierten Abbildung der Peripheriestrukturen hinnehmen muß. Es kann derzeit keine technische Lösung gefunden werden, die nicht zu einem erhöhten Mask Error Enhancement Factor (MEEF) für die Zellenfeldstrukturen und letztendlich zu einem schlechteren lithografischen Gesamtabbildungsverhalten führt. Der Mask Error Enhancement Factor spiegelt ein nicht-lineares Verhalten bei der Übertragung von auf der Maske vorhandenen Fehlern auf das Halbleitersubstrat gerade im Bereich der Auflösungsgrenze des eingesetzten Projektionssystems wider.

In der Druckschrift DE 10129202 C1 wird eine Doppelbelichtung vorgeschlagen, um den sogenannten T-Phasenkonflikt durch Nachbelichten zweier gegeneinander phasenverschobener Spalte zu lösen. Ein das Abbild der Spalte trennender unbelichteter Lacksteg ist durch einen als Chromsteg ausgebildeten Schlitz verursacht. Der Lacksteg wird mit Hilfe einer zweiten Trimmmaske nachbelichtet, wobei an der entsprechenden Position dort ein transparenter Schlitz in opaker Umgebung eingerichtet ist. Ein im Ursprungslayout durchlaufender, zusammenhängender Spalt wird somit getrennt, so dass auf beiden Seiten des Schlitzes die Phasenverschiebung appliziert werden kann.

Die Druckschrift DE 10119145 C1 beschreibt einen Trimm-Maskensatz zur Behebung von Phasenkonflikten. Die Phasenkonflikte werden hier mittels Trimmstrukturen auf der Trimm-Maske aufgelöst, ohne dass die betreffenden Spalte auf der ersten Maske durch Schlitze im Rahmen der Primärmaske aufgefüllt werden.

Die Druckschrift DE 10260755 A1 zeigt einen Trimm-Maskensatz aus alternierender und Chrom-Maske, bei welchen eine der Linien des auf der alternierenden Maske gebildeten Linien-Spalte-Gitters durch eine quadratische Öffnung an einer entsprechenden Position auf der Trimm-Maske getrennt wird.

Die Druckschrift DE 4113968 A1 zeigt eine Doppelbelichtung zur Herstellung mäanderförmiger Strukturen auf einem Plättchen. Dabei sind die Muster der Doppelbelichtung auf derselben Trägerplatte (Maske) angeordnet. Die Doppelbelichtung wird durch ein Verschieben des Substrattischs gegenüber der Trägerplatte bewerkstelligt. Um eine gegenseitige Phasenverschiebung der benachbarten und durch opake Stege getrennten Mäandergeraden zu realisieren, werden die die Geraden verbindenden Enden durch Verlängerung der opaken Stege im ersten Muster getrennt eingerichtet. Durch Öffnungen, die an den entsprechenden Positionen im zweiten Muster eingerichtet sind, werden die entsprechend noch unbelichteten Bereiche nachbelichtet, so dass die Enden der Mäandergeraden auf dem zu belichtenden Plättchen wieder miteinander verbunden sind. Auf diese Weise werden Phasenkonflikte zwischen benachbarten Mäandergeraden vermieden.

Es ist die Aufgabe der Erfindung, ein Verfahren anzubieten, mit dem auflösungsverbessernde Techniken (RET) auf die Übertragung eines Layouts auf ein Halbleitersubstrat angewendet werden können, ohne daß Einschränkungen in bezug auf die Abbildungscharakteristiken einzelner Strukturanteile bestehen bleiben.

Es ist weiter eine Aufgabe der Erfindung, die Kosten und den Aufwand für die Projektion von Layouts von Schaltungsebenen integrierter Schaltungen auf Halbleitersubstrate zu reduzieren, insbesondere die Durchführung von Einfachbelichtungen für Schaltungsebenen zu ermöglichen.

Die Aufgabe wird gelöst durch ein Verfahren zum Übertragen eines Layouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat mit den Merkmalen gemäß den nebengeordneten Ansprüchen 1 und 2. Vorteilhafte Ausgestaltungen sind den abhängigen Ansprüchen zu entnehmen.

Das hier betrachtete Layout einer Ebene einer integrierten Schaltung weist eine Anzahl von Spalten auf. Ein solches Layout liegt zunächst in elektronisch gespeicherter Form vor. Linien und Spalten – und allgemeiner: Hell- und Dunkelgebiete – werden darin üblicherweise jeweils durch unterschiedliche Farb-, Helligkeits- oder Transparenzwerte repräsentiert. Aus einem Layout werden in verschiedenen, dem kundigen Fachmann bekannten Verfahrensschritten Steueranweisungen für Maskenschreibgeräte zum Bilden der Muster in auf den Photomasken angeordneten photoempfindlichen Schichten erstellt.

Weiter wird vorausgesetzt, daß die Spalte einer solchen Anordnung durch einen weiteren Spalt verbunden sind. Solche Muster finden sich z.B. oftmals dann in Layouts, wenn durch die Linien auf dem Halbleitersubstrat fingerartig auslaufende elektrisch leitfähige Bahnen zu schaffen sind, die durch Isolationsgebiete begrenzt werden, die mit Hilfe des z.B. seitlich der Anordnung verlaufenden Spaltes gebildet sind.

Liegt nun eine solche Struktur vor, so kann eine RET-Technik implementiert werden, indem auf die Anordnung das Prinzip der alternierenden Phasenmasken angewendet wird. Opake oder im wesentlichen intransparente Linien (Stege) werden alternierend von transparenten Spalten mit einem um 180 Grad unterschiedlichen Phasenhubaufschlag begrenzt. Ein erster Spalt der Anordnung besitzt z.B. einen Phasenhub von 0 Grad und ein ihm benachbarter Spalt besitzt einen Phasenhub von 180 Grad. Im Idealfall eines Verhältnisses der Breiten von Linien zu derjenigen von Spalten von 1:1 erhält man bei der Abbildung auf dem Wafer eine beträchtliche Kontrastverstärkung.

Beim Stand der Technik besteht grundsätzlich das Problem, daß, wenn die Linien, d.h. die auf der Maske opak oder semitransparent auszubildenden Strukturen der periodischen Anordnung, auf mindestens einer Seite der Anordnung begrenzt sind, sich notwendiger Weise die transparenten Gebiete der Spalte mit unterschiedlichem Phasenhubaufschlag auf gerade dieser Seite berühren müssen. An der Grenzlinie zwischen diesen Gebieten existiert eine Phasenkante, die im Falle der projizierenden Abbildung auf ein Halbleitersubstrat zu einer Abschattung und damit zu einer unerwünschten Strukturbildung an diesen Positionen führt.

Gemäß der Erfindung wird, da der verbindende Spalt notwendiger Bestandteil des auf dem Halbleitersubstrat zu bildenden Musters ist, die Bildung nicht miteinander verbundener Spalte ermöglicht, indem der Spalt in diesem Layout zwar entfernt wird, jedoch in einem weiteren Layout vorzugsweise einer ohnehin abzubildenden weiteren Ebene elektronisch funktionell wieder hinzugefügt wird. Dabei haben die jeweiligen Formen nicht identisch zu sein, die Positionen sollten jedoch im wesentlichen übereinstimmen, um die gewünschte Wirkung zu erzielen.

Somit ist es nun möglich, die Linien-Spalten-Struktur nach dem Prinzip alternierender Phasenmasken auf der dem ersten Layout entsprechenden Maske abzubilden. Da andere Strukturen des Layouts auf der Maske beibehalten werden können, wird erfindungsgemäß also die Bildung einer Hybrid-Phasenmaske vorgeschlagen.

Mit der aus dem ersten Layout extrahierten und in das zweite Layout eingefügten Spaltstruktur werden auf dem Halbleitersubstrat die noch für das insgesamt auf dem Substrat zu erstellende Muster notwendigen Anpassungen vorgenommen. In einem Beispiel sind durch die Spalte auf den Masken jeweils Gräben in dem Substrat zu bilden, die mit isolierendem Material gefüllt werden. Ein seitlich der periodischen Anordnung angeordneter und die Spalte der Anordnung verbindender Spalt wird im ersten Layout durch opake Flächen ersetzt, und an gleicher Position in ein zweites Layout hinein plaziert. Für das zweite Layout gilt folgendes:

  • – es werden bei der Projektion von einer Maske Maskierungen eines auf dem Substrat befindlichen Resist gebildet, mit denen wie bei der Anwendung des ersten Layouts Gräben im Substrat geätzt werden können,
  • – die mit dem Layout hergestellte Maske wird auf den gleichen Flächenausschnitt des Substrates angewendet, wie es bei der Anwendung des ersten Layouts der Fall ist.

Zweck der Implementation des die Spalte der Anordnung verbindenden weiteren Spaltes im zweiten Layout ist es, das Fehlen der durch ihn zu bildenden elektrischen Eigenschaften in dem durch das erste Layout gebildeten Muster auf dem Substrat auszugleichen. Insbesondere kann die mit dem zweiten Layout versehene Maske im Zyklus der Bauelementeherstellung auch vor derjenigen mit dem ersten Layout für eine Projektion auf das Substrat vorgesehen sein. Zur Verdeutlichung soll ein Beispiel dienen:

Eine besonders vorteilhafte Ausgestaltung sieht vor, Eingriffe in das Layout einer im Zyklus der Herstellung von Halbleiterspeichern einzusetzenden Maske zur Bildung der Kondensatorgräben (Deep Trenches, im folgenden DT-Maske) vorzunehmen.

Dadurch wird es bei einer nachfolgend einzusetzenden Maske zur Bildung aktiver Gebiete (Active Areas, im folgenden: AA-Maske) ermöglicht, die dort vielfach vorhandenen periodisch angeordneten Spalte nach dem Prinzip alternierender Phasenmaske auszubilden. Der die Spalte der Anordnung verbindende weitere Spalt wird dazu aus dem ersten Layout der AA-Maske entfernt, d.h. durch Dunkelstrukturen zur Ausbildung opaker oder semitransparenter Flächen ersetzt. Die periodisch angeordneten Spalte sind demnach vom Absorber, den Dunkelstrukturen umschlossen. Im Rahmen der Maskenherstellung können diese nun beispielsweise durch Quarzätzung mit einem Phasenhub von etwa 180 Grad alternierend beaufschlagt werden.

Da die DT-Maske wie die AA-Maske auf die Strukturierung des gleichen Siliziumsubstrates angewendet werden, und die Abfolgen von Schritten der der Belichtung nachfolgenden Prozessierung jeweils die Abscheidung isolierender Schichten vorsehen, kann der seitlich verlaufende Spalt im zweiten Layout der DT-Maske implementiert werden. Voraussetzung ist hier, daß das zweite Layout an der betreffenden Position keine weiteren Strukturen aufweist.

Es ist somit nicht die Einrichtung einer weiteren, bisher in dem Zyklus nicht vorgesehenen Maske mit dem zweiten Layout notwendig, wie dies etwa bei der Doppel- oder Mehrfachbelichtung der Fall wäre. Die Implementation des z.B. seitlich von der Anordnung von Spalten verlaufenden weiteren Spaltes wird vielmehr in einer Maske des bestehenden Maskensatzes zusammen mit anderen, der Bildung von Bauelementen der integrierten Schaltung dienenden Strukturelementen kombiniert, hier beispielsweise den Grabenkondensatorpaaren der DT-Maske. Es fällt daher kein Mehraufwand – sowohl hinsichtlich Kosten als auch hinsichtlich der Produktions- und Gerätezeit – an.

Mit den nach dem Prinzip alternierender Phasenmasken konvertierten Strukturelementen des Layouts wird eine gegenüber anderen Maskentechniken wie Chrom- oder Halbtonphasenmasken deutlich verbesserte Linienbreiten-Stabilität (Critical Dimension) erreicht, weil das lithografische Prozeßfenster solcher Strukturen deutlich vergrößert wird. Das erfindungsgemäße Verfahren wird überall dort angewandt, wo mit nur aus Chrom- oder Halbtonphasenmaskenmaterial bestehenden Maskenelementen kein ausreichendes Prozeßfenster erzielt werden kann.

Die der Erfindung zugrundeliegende Aufgabe wird außerdem gelöst durch ein Verfahren zum Übertragen eines Layouts einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat, wobei in dem Layout:

  • a) eine Anordnung von transparenten Spalten, die teilweise von auf einer ersten Maske opak oder semitransparent auszubildenden Gebieten umgeben sind,
  • b) die Spalte durch einen weiteren, vorzugsweise seitlich von der Anordnung vorgesehenen transparenten Spalt miteinander verbunden sind,

    umfassend die Schritte:

    – Bereitstellen des Layouts zur Herstellung der ersten Maske,

    – Zuordnen eines Phasenhubaufschlages zu jedem zweiten der Spalte zur Bildung einer alternierenden Anordnung von Spalten, so dass an dem oder innerhalb des verbindenden Spalt(es) Phasengrenzen zwischen den mit dem Phasenhub beaufschlagten Spalten und den nicht mit dem Phasenhub beaufschlagten Spalten entstehen,

    – Bereitstellen eines weiteren Layouts zur Herstellung einer zweiten Maske,

    – Einrichten wenigstens eines zusätzlichen Spaltes in dem weiteren Layout, der von opak oder semitransparent auszubildenden Gebieten umgeben ist und dessen Position und Fläche zumindest teilweise mit derjenigen der in dem ersten Layout entstandenen Phasengrenzen übereinstimmt,

    – Übertragen des ersten Layouts auf die erste Maske und des zweiten Layouts auf die zweite Maske,

    – für die erste und zweite Maske jeweils Durchführen einer Schrittabfolge: Projizieren der Maske in eine photoempfindliche Schicht auf dem Halbleitersubstrat zur Bildung eines Musters, Entwickeln und Übertragen des Musters in eine unterliegende Schicht.

Dieser alternativen Ausführungsform der Erfindung liegt der Gedanke zugrunde, im Vergleich zur ersten Alternative abwandelnd den Schritt des Auffüllens des verbindenden Spaltes mittels Dunkelgebieten auszulassen. Dadurch entstehen zwangsläufig Phasenkanten im Bereich des verbindenden Spaltes, je nachdem, wie weit die Flächen der phasenbeaufschlagten Spalte über diese hinaus in den verbindenden Spalte hineinragen. Die Wirkung der Phasenkanten ist eine ähnliche wie im Fall des Auffüllens mit Dunkelgebieten: bei der Abbildung auf das Halbleitersubstrat werden z.B. Brücken zwischen eigentlich voneinander isoliert auszubildenden Gebieten hergestellt. Diese sind wie bei der ersten Ausführungsform durch ein zweites Layout mit einem an der entsprechenden Position – hier: der Phasenkanten – vorgesehenen zusätzlichen Spalt im Rahmen einer weiteren Projektion zu trennen.

Bei dieser Projektion wird z.B. vor oder nach Übertragung der ersten Maske einschließlich anschließender Prozessierung in analoger Weise ein als isolierend auszubildendes Gebiet in eine unter der belichteten photoempfindlichen Schicht liegende weitere Schicht auf einem Substrat geätzt. Mit einer unterliegenden Schicht kann natürlich auch das Substrat selbst bezeichnet sein.

Die Erfindung soll nun anhand eines Ausführungsbeispiels mit Hilfe einer Zeichnung näher erläutert werden. Darin zeigen:

1 einen Ausschnitt überlagerter Layouts der AA- und DT-Maskenebenen eines Speicherbausteines in Grabenkondensator-Technologie nach dem Stand der Technik;

2 überlagerte Layouts wie in 1, wobei in der DT-Maskenebene ein weitere, erfindungsgemäße Spaltstruktur eingebracht ist, welche einen seitlich verlaufenden Spalt in der AA-Maskenebene ersetzt;

3 das Layout der erfindungsgemäßen AA-Maskenebene aus 2, bei dem weitere Chrom- Dunkelstrukturen und Phasenschiebende Gebiete nach dem Prinzip alternierender Phasenmasken eingebracht sind;

4 das Layout der AA-Maskenebene aus 3 mit ergänzenden Sub-Resolution Phasen-Assiststrukturen;

5 eine erfindungsgemäße Abwandlung des in Figur gezeigten Beispiels;

6 ein Flussdiagramm mit einem Ablauf des erfindungsgemäßen Verfahrens gemäß dem in 3 gezeigten Ausführungsbeispiel;

7 ein Flussdiagramm mit einem Ablauf des erfindungsgemäßen Verfahrens gemäß dem in 5 gezeigten Ausführungsbeispiel.

Ein Ausführungsbeispiel der Erfindung soll anhand einer zur Herstellung eines Speicherbausteins verwendeten AA-Maskenebene erläutert werden. Der Speicherbaustein wird in Grabenkondensator-Technolgie ausgeführt.

1 zeigt einen Ausschnitt eines ersten 2 und eines mit diesem überlagerten zweiten Layouts 4 vom Rande des Speicherzellenfeldes 6 (linke Seite der 1) mit angrenzender Peripherie, den sog. Supportstrukturen 8 (rechte Seite). Das erste Layout 2 repräsentiert das herkömmlich mit einer AA-Maskenebene auf dem Halbleitersubstrat abzubildende Muster aktiver Gebiete. In den Figuren sind opak oder semitransparent – also mehr oder weniger lichtabschattend – auf der Maske herzustellende Gebiete der AA-Maskenebene grau unterlegt, während die im wesentlichen transparenten Spalte weiß dargestellt sind.

Das überlagerte zweite Maskenlayout 4 repräsentiert die DT-Maskenebene. Sie umfasst allein die Strukturelemente der Grabenkondensatorstrukturen innerhalb des Speicherzellenfeldes 6. Die Strukturelemente der DT-Maskenebene sind auf der Maske transparent zu bilden; 1 zeigt diese der Übersichtlichkeit halber toninvers zum ersten Layout 2 als schwarz unterlegte Strukturen. D.h., opake Bereiche der DT-Maskenebene sind in den 1 und 2 farbstufenlos (transparent) gekennzeichnet.

1 beschreibt elektronisch gespeicherte Maskenlayouts 2, 4 gemäß dem Stand der Technik. Herkömmlich wäre jedes der beiden Layouts – so wie in 1 gezeigt – auf jeweils einer Maske abzubilden.

Gemäß dem Verfahren der Erfindung kann in dem bereitgestellten ersten Layout 2 der AA-Maskenebene zunächst nach Strukturanteilen gesucht werden, welche sich für isolierte Ausbildung auf der Maske nach dem Prinzip alternierender Phasenmasken eignen, um eine Verbesserung des Prozeßfensters für das Gesamtmuster zu erhalten. Es wird dabei die im Peripheriebereich 8 vorhandene periodische Anordnung 12 von Spalten 15a15f, etc. in einem Muster aus Linien 16a16f, etc. ausgewählt.

Die als opak auf der Maske auszubildenden Linien 16a16f, etc. dienen bei der Projektion der Abschattung der Substratoberfläche, so daß infolge einer nach der Projektion durchgeführten Ätzung die entsprechenden Gebiete auf dem Substrat bestehen bleiben. Diese werden z.B. nach Durchführung einer weiteren Implantation zu Teilen elektrisch leitender Bahnen bzw. zu aktiven Gebieten von Transistoren, welche von Leiterbahnen einer nächsthöheren Ebene kontaktiert werden können.

Ein seitlich der periodischen Anordnung verlaufender Spalt 14 ist mit den Spalten 15a15f, etc. verbunden, so daß die auf dem Substrat jeweils auszubildenden aktiven Gebiete von weiteren aktiven Gebieten isoliert werden, die aufgrund weiterer, rechts in 1 gezeigter Dunkelstrukturen 19 entstehen. Der Spalt 14 verhindert eine Implementation der alternierenden Phasenmaskentechnik in der periodischen Anordnung 12, da Gebiete unterschiedlichen Phasenhubaufschlages nicht aneinander grenzen sollten.

2 zeigt das Ergebnis eines ersten Schrittes zur Überarbeitung des ersten Layouts 2, aber auch des zweiten Layouts 4 mit dem Ziel, die Herstellung einer erfindungsgemäßen Hybridmaske zu ermöglichen. Im ersten Layout der AA-Maskenebene wird der Spalt 14 extrahiert, d.h. mit einem Dunkelgebiet 24 aufgefüllt. Das Dunkelgebiet 24 trennt die Spalte 15a15f, etc. in der AA-Maskenebene voneinander, d.h. sie sind nicht mehr miteinander verbunden.

Es wird nun ein weiteres Layout einer weiteren Maskenebene zum gleichen Maskensatz ausgewählt, mit welcher gerade isolierende Strukturen in der aktuellen Schichtebene, hier der Substratoberfläche, nach einer Projektion gebildet werden sollen. Es ist dies die DT-Maskenebene. Zwar wird bei dem entsprechenden Nachprozessieren eine leitende Füllung in die durch die transparenten Strukturelemente 10 bewirkten Gräben abgeschieden. In dem hier interessierenden Bereich von Grabentiefen, nämlich den Tiefen einer typischen flachen Grabenisolation (STI, shallow trench isolation), wird zudem meist zusätzlich eine Schicht zur Bildung eines isolierenden Kollars, d.h. Isolationskragens, abgeschieden.

Als transparent definierte Strukturen in diesem weiteren, nun als zweitem Layout ausgewählten Muster werden demnach in zumindest in einem oberflächlichen Bereich isolierende Strukturen auf dem Substrat nach einer Projektion überführt. Es wird nun in dem nach diesen Gesichtspunkten ausgewählten zweiten Layout ein transparentes Strukturelement, also ein Spalt 25 eingefügt. Dieser besitzt eine Position und eine Fläche in dem zweiten Layout der DT-Maskenebene, welche mit derjenigen des extrahierten Spaltes 14 in dem ersten Layout der AA-Maskenebene derart übereinstimmt, daß die gewünschte Isolationseigenschaft der durch die periodisch angeordneten aktiven Gebiete von den weiteren Gebieten 19 erzielt wird.

Erfindungsgemäß ist weiter vorgesehen, die elektronischfunktionelle Isolation bei der Nachprozessierung durch Verhinderung von Effekten der Ausdiffusion, z.B. buried-strap Ausdiffusion, gerade im ausgedehnten, langgezogenen Grabenbereich, welcher durch den eingefügten Spalt 25 auf dem Substrat entsteht, zu verstärken. Die lithografische Strukturierung kann durch den Einsatz kostengünstiger lithografischer Techniken, z.B. mit i-Linien-Lithografie erfolgen. Natürlich sind Schritte wie eine Implantation und/oder Diffusion, der Lackentfernung und Substratreinigung auch vorgesehen.

In einem weiteren Schritt des erfindungsgemäßen Verfahrens werden alternierend Spalte 15a, 15c, 15e, etc. mit einem Phasenhub von 180 Grad gegenüber den Spalten 15b, 15d, 15f, etc. beaufschlagt, wie in 3 zu sehen ist. In 3 wird ausschnittweise nur das erste Layout 2 der AA-Maskenebene gezeigt.

Durch das Einbringen des Phasenhubaufschlages werden die korrespondierenden Anordnungen 12 vom Typ einer einfachen Chrommaske in diejenigen einer alternierenden Phasenmaske umgewandelt. Die davon beeinflußten Strukturelemente 15, 16 erfahren eine deutliche Steigerung ihres lithografischen Prozeßfensters sowie eine deutliche Reduzierung des MEEF (mask error enhancement factor). Dadurch werden diese Strukturelemente mit wesentlich höherer Linienbreitenstabilität auf dem Wafer erzeugt. Infolgedessen steigt die Gutausbeute und die Kosten zur Herstellung der betreffenden elektronischen Bauelemente sinken.

Auf der linken Seite von 3 ist zu sehen, daß in analogen Schritten auch Strukturelementanordnungen 12' des Speicherzellenfeldes in dem ersten Layout behandelt wurden. Ein betreffender Spalt wurde mit dem gestrichelt gekennzeichneten Dunkelgebiet 24' verfüllt, und alternierend die Spalte 21b, 21d, 21f, etc. wurden mit einem Phasenhub von 180 Grad gegenüber den Spalten 21a, 21c, 21e, etc. beaufschlagt. Das zweite Layout 4 wird analog um einen entsprechenden Spalt an der im wesentlichen übereinstimmenden Position ergänzt.

Indem sowohl dicht gepackte, periodische Anordnungen 12' des Speicherzellenfeldes als auch abbildungskritische, periodische Strukturanordnungen 12 im Bereich der Supportelektronik nach dem Prinzip alternierender Phasenmasken ausgeführt werden, während alle übrigen Strukturen als Chrom- oder Halbtonphasenmaske ausgeführt werden, wird das sogenannte überlappende lithografische Prozeßfenster dieser Strukturen gegenüber dem Stand der Technik in einem solchen Maße verbessert, daß eine Einfachbelichtung durchgeführt und für alle Strukturen ein hohes Maß an Linienbreitenstabilität über das Bildfeld des Belichtungssystems hinweg erzielt werden kann. Das führt zu einer deutlichen Steigerung der Produktivität der Fertigung und mithin zu einer merklichen Kostenreduzierung. Gegenüber den oben erwähnten alternativen Verfahren wird ein signifikant größeres lithografisches Prozeßfenster und in dessen Folge eine erhöhte Gutausbeute erzielt, woraus ebenso deutlich reduzierte Kosten resultieren.

4 zeigt in Ergänzung zu 3 die Kombination der periodischen Anordnung 12 mit einer Anwendung von Sub-Resolution Phasen-Assiststrukturen (SRAF), auch einfach Hilfsstrukturen genannt. Diese Strukturen werden selbst nicht im Resist geprintet, verstärken aber den Luftbildkontrast der benachbarten Hellstrukturen und verbessern deren Linienbreitenstabilität.

6 zeigt in einem Flussdiagramm den Ablauf des erfindungsgemäßen Verfahrens gemäß dem in 3 gezeigten Ausführungsbeispiel.

5 zeigt in Abwandlung zu 3 eine alternative Ausführungsform der Erfindung, bei welcher der Spalt 14 im ersten Layout 2 nicht mit Dunkelgebieten 24 aufgefüllt wird. Stattdessen entstehen dort Phasenkanten 35, die durch Ausdehnen der transparenten, phasenbeaufschlagten Spalte 15a, 15c, 15e innerhalb des diese verbindenden Spaltes 14 zu liegen kommen. Im zweiten Layout 4, dessen Spalte (31, 32) in 5 durch mit Strichen umrandete Rechtecke gekennzeichnet sind, werden genau an den Positionen der Phasenkanten 35 diese überdeckend Spalte 32 eingerichtet.

Im Bereich des Zellenfeldes 6 können die Linien zwischen den Spalten 21a21f vom Peripheriebereich 8 durch Spalte 31 getrennt werden, die den Grabenkondensatorspalten 10 entsprechen. Es ist auch möglich, wie im Peripheriebereich 8 im Zellenfeld 6 die phasenbeaufschlagten Spalte 21b, 21d, 21f in einen verbindenden Spalt (in 5 nicht gezeigt, jedoch analog zum Spalt 14 im Peripheriebereich) hinein zu verlängern und die entstehenden Phasenkanten durch weitere, genau über diesem Spalt positionierte Spalte 31 im zweiten Layout 4 zu überlagern.

7 zeigt in einem Flussdiagramm den Ablauf des erfindungsgemäßen Verfahrens gemäß der Abwandlung ohne Auffüllung des verbindenden Spaltes mit Dunkelstrukturen, jedoch mit weiteren Spalten im zweiten Layout, die nur noch die Position der Phasenkanten abdecken müssen und nicht mehr den gesamten früheren Spalt, um eine entsprechende Wirkung auf dem Substrat zu erzielen.

Im Ausführungsbeispiel besteht diese Wirkung darin, am Ort des früheren Spaltes auf der Maske eine Isolation zu erzielen, nachdem die belichteten Bereiche durch Ätzung in das Substrat übertragen wurden. Die nun auch auf dem Halbleitersubstrat durch Ätzung gebildeten Spalte werden mit elektrisch isolierendem Material verfüllt. Dazu sind weitere Prozessierungsschritte notwendig wie Abscheidung, Planarisierung, etc.

Die mit dem ersten Layout als Schattenstrukturen abgebildeten Phasenkanten führen auf dem Halbleitersubstrat zu elektrisch leitenden Brücken zwischen aktiven Kontaktierungsgebieten, welches zu unterdrücken ist. Nur an diesen Positionen muss daher gemäß dieser Abwandlung der Erfindung im zweiten Layout durch Einrichtung eines oder abhängig von der Zahl der Phasenkanten mehrerer weiterer Spalte eine vorherige Bildung von Isolationsgebieten ermöglicht werden.

Es liegt im Rahmen der Erfindung, alle Strukturen, die nicht mit einer die Abbildung verstärkenden Phasenstruktur versehen werden können, als Halbtonphasenmaske auszuführen.

2
erstes Layout, AA-Maskenebene
4
zweites Layout, DT-Maskenebene
6
Speicherzellenfeld
8
Peripheriestrukturen, Supportbereich
10
Strukturelemente zur Bildung von Grabenkondensatoren
12
periodische Anordnung
14
seitlich angeordneter Spalt in AA-Maskenebene
15
Spalte in periodischer Anordnung (Supportbereich)
16
Linien in periodischer Anordnung
21
Spalte in periodischer Anordnung (Speicherzellenfeld)
24
Dunkelgebiete zum Auffüllen des verbindenden Spaltes
25
eingefügte Spalte in DT-Maskenebene
31
eingefügte Spalte in DT-Maskenebene (Speicherzellenfeld:
Alternative)
32
eingefügte Spalte in DT-Maskenebene (Peripherie: Alter
native)
35
Phasenkanten


Anspruch[de]
Verfahren zum Übertragen eines Layouts (2) einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat, wobei in dem Layout (2)

a) eine Anordnung (12) von transparenten Spalten (15a15f) zur Abbildung auf einer ersten Maske vorgesehen ist, die zumindest teilweise von auf der ersten Maske opak oder semitransparent auszubildenden Gebieten umgeben sind,

b) die Spalte (15a15f) durch einen weiteren transparenten Spalt (14) miteinander verbunden sind,

umfassend die Schritte:

– Bereitstellen des Layouts (2) zur Herstellung der ersten Maske,

– Zuordnen eines von einem mittleren Phasenhub der herzustellenden Maske unterschiedlichen Phasenhubes zu jedem zweiten (15a, 15c, 15e) der Spalte zur Bildung einer Anordnung von Spalten mit einem alternierenden Wert für den Phasenhub,

– Entfernen des weiteren Spalts (14) aus dem Layout und Ersetzen durch ein auf der ersten Maske opak oder semitransparent auszubildendes Gebiet (24), so dass die Spalte (15a15f) der Anordnung nicht mehr miteinander verbunden sind,

– Bereitstellen eines weiteren Layouts (4) zur Herstellung einer zweiten Maske,

– Einrichten wenigstens eines zusätzlichen Spalts (25) in dem weiteren Layout (4), der von opak oder semitransparent auszubildenden Gebieten umgeben ist und dessen Position und Fläche zumindest teilweise mit derjenigen des in dem ersten Layout (2) entfernten Spalts (14) übereinstimmt,

– Übertragen des ersten Layouts (2) auf die erste Maske und des zweiten Layouts (4) auf die zweite Maske,

– für die erste und zweite Maske jeweils Durchführen einer Schrittabfolge: Projizieren der Maske in jeweils eine photoempfindliche Schicht auf dem Halbleitersubstrat zur Bildung eines Musters, Entwickeln und Übertragen des Musters in eine unterliegende Schicht, wobei zwischen den beiden Schrittabfolgen die belichtete photoempfindliche Schicht zur Durchführung eines unmittelbar nachfolgenden weiteren Prozessschrittes entwickelt wird,

– Bildung elektrisch isolierender Gebiete in der Schaltung aufgrund der Projektion der Spalte (15a, 15c, 15e) und anschließender Prozessierung.
Verfahren zum Übertragen eines Layouts (2) einer Ebene einer integrierten Schaltung auf ein Halbleitersubstrat, wobei in dem Layout (2)

a) eine Anordnung (12) von transparenten Spalten (15a15f) zur Abbildung auf einer ersten Maske vorgesehen ist, die zumindest teilweise von auf der ersten Maske opak oder semitransparent auszubildenden Gebieten umgeben sind,

b) die Spalte (15a15f) durch einen weiteren transparenten Spalt (14) miteinander verbunden sind, umfassend die Schritte:

– Bereitstellen des Layouts (2) zur Herstellung der ersten Maske,

– Zuordnen eines von einem mittleren Phasenhub der herzustellenden Maske unterschiedlichen Phasenhubes zu jedem zweiten (15a, 15c, 15e) der Spalte zur Bildung einer Anordnung von Spalten mit einem alternierenden Wert für den Phasenhub, so dass an dem oder innerhalb des verbindenden Spalts (14) Phasengrenzen zwischen den mit dem Phasenhub beaufschlagten Spalten (15a, 15c, 15e) und den nicht mit dem Phasenhub beaufschlagten Spalten (15b, 15d, 15f) entstehen,

– Bereitstellen eines weiteren Layouts (4) zur Herstellung einer zweiten Maske,

– Einrichten wenigstens eines zusätzlichen Spalts (25) in dem weiteren Layout (4), der von opak oder semitransparent auszubildenden Gebieten umgeben ist und dessen Position und Fläche zumindest teilweise mit derjenigen der in dem ersten Layout (2) entstandenen Phasengrenzen übereinstimmt,

– Übertragen des ersten Layouts (2) auf die erste Maske und des zweiten Layouts (4) auf die zweite Maske,

– für die erste und zweite Maske jeweils Durchführen einer Schrittabfolge: Projizieren der Maske in jeweils eine photoempfindliche Schicht auf dem Halbleitersubstrat zur Bildung eines Musters, Entwickeln und Übertragen des Musters in eine unterliegende Schicht, wobei zwischen den beiden Schrittabfolgen die belichtete photoempfindliche Schicht zur Durchführung eines unmittelbar nachfolgenden weiteren Prozessschrittes entwickelt wird,

– Bilden elektrisch isolierender Gebiete in der Schaltung aufgrund der Projektion der Spalte (15a, 15c, 15e) und einer anschließenden Prozessierung.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das in die unterliegende Schicht übertragene Muster jeweils nach der Übertragung zumindest teilweise mit isolierendem Material aufgefüllt wird. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Phasenhub den Spalten (15a, 15c, 15e) mit einer Differenz von 180 Grad gegenüber den nicht beaufschlagten Spalten (15b, 15d, 15f) zugeordnet wird. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Anordnung (12) ein periodisches Muster von transparenten Spalten (15a15f) und opaken oder semitransparenten Linien (16a16f) bildet. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die mit dem ersten Layout bereitgestellten Spalte (15a15f) durch den weiteren transparenten Spalt (14) seitlich verbunden sind. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der unmittelbar nachfolgende weitere Prozessschritt ein Ätzschritt ist. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das zweite Layout (4) in Abhängigkeit davon ausgewählt wird, ob die mit dem zweiten Layout (4) auszubildende Maske bei der Übertragung auf das Halbleitersubstrat einen gleichen Flächenausschnitt strukturiert wie die mit dem ersten Layout ausgebildete erste Maske. verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das zweite Layout zur Bildung isolierender Gebiete auf dem Halbleitersubstrat eingesetzt wird. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das erste Layout (2) eine Maskenebene zur Bildung aktiver Gebiete und deren gegenseitiger Isolation repräsentiert. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass das zweite Layout (4) eine Maskenebene zur Bildung von Grabenkondensatoren in dem Halbleitersubstrat repräsentiert und dass die mit dem zweiten Layout (4) ausgebildete Maske vor der mit dem ersten Layout ausgebildeten Maske in die photoempfindliche Schicht auf dem Halbleitersubstrat übertragen wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com