PatentDe  


Dokumentenidentifikation DE102004059153B4 11.01.2007
Titel Impedanzangepasste Speiseschaltung zum Speisen einer Zweidrahtleitung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Ferianz, Thomas, Bodensdorf, AT
Vertreter PAe Reinhard, Skuhra, Weise & Partner GbR, 80801 München
DE-Anmeldedatum 08.12.2004
DE-Aktenzeichen 102004059153
Offenlegungstag 22.06.2006
Veröffentlichungstag der Patenterteilung 11.01.2007
Veröffentlichungstag im Patentblatt 11.01.2007
IPC-Hauptklasse G05F 1/46(2006.01)A, F, I, 20051017, B, H, DE

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Impedanzangepasste Speiseschaltung zum Speisen einer Zweidrahtleitung sowie eine Merkanalspeiseschaltung, insbesondere zur Energieversorgung von Teilnehmergeräten in Telekommunikationsnetzen.

Typische Telefonnetze sind in der Regel aus Zweidrahtleitungen aufgebaut, die sowohl der Energieversorgung von angeschlossenen Endgeräten, wie auch der Signalübertragung dienen. Auch neuere ISDN-Systeme benötigen eine amtseitige Energieeinspeisung zum Betrieb der teilnehmerseitigen Netzwerkabschlüsse. Die an einer Zweidrahtleitung anliegende Versorgungsspannung beträgt üblicherweise 100 Volt, wobei die Einspeisung dieser Spannung bzw. des resultierenden Stromes durch das Amt erfolgt.

Bei der Stromeinspeisung sind besondere Anforderungen an maximale Ströme und der Symmetrie bezüglich der beiden die Zweidrahtleitung bildenden Leitungen gestellt. Um allen technischen Anforderungen zu genügen, müssen die entsprechenden Speiseschaltungen eine Strombegrenzung des in die entsprechende Teilnehmerschleife eingekoppelten Stromes durchführen.

Eine typischerweise verwendete Schaltung zur Stromeinspeisung ist in der 3 dargestellt.

In der 3 ist eine Schaltungsanordnung IPC zum Speisen einer Zweidrahtteilnehmerleitung TL nach dem Stand der Technik dargestellt. Dabei ist ein erster Leitungsanschluss OUT' der Zweidrahtleitung TL über einen ersten Widerstand R1 an Masse GND gekoppelt. Ein zweiter Zweidrahtleitungsanschluss OUT2' ist über die steuerbare Strecke D-S eines Transistors T1 und über einen zweiten Widerstand R4 an ein Versorgungsspannungspotenzial VBAT geschaltet. Der Transistor T1 verfügt über einen Source-, Drain-, Bulk- und Gate-Anschluss G, S, B, D wobei der Drain-Anschluss D an den zweiten Zweidrahtleitungsanschluss OUT2' verbunden ist und der Bulk- und Source-Anschluss B, S an den zweiten Widerstand R4 geschaltet sind. Ferner ist eine Operationsverstärker (OP1) vorgesehen, der zwei Eingänge E1, E2 und einen Ausgang A aufweist. Der Ausgang A ist an den Gate-Anschluss G des Transistors T1 geschaltet. Dem ersten Eingang E1 ist ein Einstellpotenzial VR1 zugeführt, und der zweite Eingang E2 ist an einen Schaltungsknoten K zwischen dem Source-Anschluss S des Transistors T1 und dem zweiten Widerstand R4 angeschlossen.

In der Regel sind der erste und der zweite Widerstand R1, R4, der Transistor T1 und der Operationsverstärker OP1 integriert ausgeführt und die eigentliche Zweidrahtleitung TL über jeweils einen Widerstand R2, R3 an die Speiseschaltung IPC angeschlossen. Bei ISDN-Anwendungen muss die in die Teilnehmerschleife TL eingekoppelte Stromstärke auf etwa 50 mA begrenzt werden. Dies geschieht bei der Schaltung IPC nach dem Stand der Technik durch die Steuerung des Kanalwiderstandes des Transistors T1 durch Anlegen einer Steuerspannung an dessen Gate-Anschluss G. Diese Steuerspannung wird hier durch den Operationsverstärker OP1 bereitgestellt, der die über die steuerbare Strecke D-S des Transistors T1 abfallende Spannung an dem Leitungsknoten K als ein Eingangssignal erhält und mit einem Einstellpotenzial VR1 vergleicht.

Insbesondere bei Telefonleitungsnetzen ist zudem eine besondere Anforderung an die Symmetrie der vorhandenen Ströme gestellt. Es ist beispielsweise erforderlich, dass die Impedanzen zwischen Masse GND und dem positiven ersten Leitungsanschluss OUT1 der Teilnehmerleitung gleich der Impedanz zwischen dem zweiten Leitungsanschluss OUT2 der Teilnehmerleitung und dem zweiten Versorgungsspannungspotenzial VBAT ist.

Bei Telefonnetzwerken liegt das zweite Versorgungsspannungspotenzial in der Regel bei –100 Volt. Die beiden an die jeweilige Zweidrahtleitung angeschlossenen Impedanzen müssen bei ISDN einen Absolutwert von möglichst präzise 28 &OHgr; betragen. Dabei darf gemäß den Systemanforderungen die Toleranz nicht über 0,4 &OHgr; betragen. Die Symmetrie in den entsprechenden Impedanzen kann bei einer Schaltung nach dem Stand der Technik nur erreicht werden, wenn insbesondere der Kanalwiderstand des Transistors T1 bei nur etwa 1 &OHgr; liegt, da die Temperaturabhängigkeit des Kanalwiderstandes und Fertigkeitsstreuungen bei höheren Widerstandswerten für die steuerbare Strecke die geforderte genaue Symmetrie verhindert.

Auf Grund dieses geforderten niedrigen Widerstandes von nur 1 &OHgr; in diesem Beispiel belegt eine Schaltungsanordnung nach dem Stand der Technik eine sehr große Chipfläche. Die verhältnismäßig großen Ausmaße des Transistors T1 mit niedrigem Widerstand führt auch zu einer hohen Kapazität zwischen Gate und Drain bzw. Source. Dadurch erfolgt die Strombegrenzung relativ träge. Die Nachteile einer solchen grundlegenden Schaltung nach dem Stand der Technik bestehen daher insbesondere in dem trägen Strombegrenzungsverhalten und in dem erheblichen Flächenaufwand, um die geforderten Toleranzen in der Symmetrie der Impedanzen zu erreichen.

Aus der US 6,647,114 B1 ist eine Speiseschaltung für Telefonleitungen bekannt, welche eine virtuelle Impedanz aufweist. Dabei wird ein Einstellpotenzial, wie es beispielsweise in der 3 dargestellt ist, durch einen an den zweiten Zweidrahtleitungsanschluss gekoppelten Spannungsteiler erzeugt.

Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Speiseschaltung zum Speisen einer Zweidrahtleitung zu schaffen, die einen niedrigen Flächen- und Schaltungsaufwand bedingt und eine möglichst symmetrische Impedanz bezüglich der die Zweidrahtleitung bildenden Einzelleitungen aufweist, wobei die Impedanz im Wesentlichen unabhängig von Kanalwiderständen regelnder Transistoren ist.

Erfindungsgemäß wird diese Aufgabe durch eine Impedanzangepasste Speiseschaltung zum Speisen einer Zweidrahtleitung mit den Merkmalen des Patentanspruchs 1 gelöst.

Demgemäß ist eine Impedanzangepasste Speiseschaltung zum Speisen einer Zweidrahtleitung vorgesehen mit:

  • a) einem Widerstand, der zwischen einem ersten Versorgungsspannungspotenzial und einem ersten Zweidrahtleitungsanschluss der Zweidrahtleitung verbunden ist;
  • b) einer Strombegrenzungseinrichtung, die zwischen einem zweiten Zweidrahtanschluss der Zweidrahtleitung und einem zweiten Versorgungsspannungspotenzial geschaltet ist, und die in Abhängigkeit von einem variablen Einstellpotenzial einen begrenzten Strom an die Zweidrahtleitung liefert;
  • c) wobei das variable Einstellpotenzial von einer Impedanzanpasseinrichtung in Abhängigkeit von einem Referenzpotenzial und einer über die Strombegrenzungseinrichtung abfallenden Spannung bereitgestellt ist, wobei die Impedanzanpasseinrichtung zwischen dem zweiten Zweidrahtleitungsanschluss und dem zweiten Versorgungsspannungspotenzial geschaltet ist; und
  • d) wobei die an dem zweiten Zweidrahtleitungsanschluss angeschlossene Impedanz der Strombegrenzungseinrichtung und der Impedanzanpasseinrichtung im Wesentlichen gleich der Impedanz des Widerstandes ist.

Eine wesentliche Idee der erfindungsgemäßen Speiseschaltung, besteht darin, die Strombegrenzungseinrichtung mit einem variablen Einstellpotenzial zu versorgen, das von der Impedanzanpasseinrichtung geliefert wird. Diese Impedanzanpasseinrichtung synthetisiert, da sie ebenfalls zwischen dem zweiten Zweidrahtleitungsanschluss und dem zweiten Versorgungsspannungspotenzial geschaltet ist, die anliegende Impedanz derart, das sie dem Widerstand, der zwischen dem ersten Versorgungsspannungspotenzial und dem ersten Zweidrahtleitungsanschluss geschaltet ist, entspricht. Durch diese angepasste bzw. synthetisierte Impedanz, kann insbesondere die eigentliche Strombegrenzungseinrichtung kleiner ausgelegt werden, wodurch in der Realisierung der Flächenaufwand gegenüber dem Stand der Technik verringert wird.

In einer bevorzugten Ausführungsform der erfindungsgemäßen Speiseschaltung ist die Strombegrenzungseinrichtung mit einem ersten Transistor mit einer steuerbaren Strecke und einem Gate-Anschluss ausgestattet, wobei die steuerbare Strecke zwischen dem zweiten Zweidrahtleitungsanschluss über einen ersten Widerstand an das zweite Versorgungsspannungspotenzial verbunden ist, und wobei die Strombegrenzungseinrichtung einen ersten Differenzverstärker mit einem ersten und zweiten Eingang und einem Ausgang aufweist. Dabei ist der erste Eingang an das Einstellpotenzial geschaltet, der zweite Eingang an einen ersten Leitungsknoten zwischen der steuerbaren Strecke des ersten Transistors und dem ersten weiteren Widerstand verbunden. Der Ausgang ist an den Gate-Anschluss des ersten Transistors verbunden.

Bei dieser bevorzugten Ausführungsform entspricht die Strombegrenzungseinrichtung im Wesentlichen den funktionellen Bauelementen, wie sie nach dem Stand der Technik bekannt sind. Durch die erfindungsgemäße Impedanzanpasseinrichtung kann jedoch insbesondere der erste Transistor deutlich kleiner ausgelegt werden und einen höheren Widerstand aufweisen, als bei Speiseschaltungen nach dem Stand der Technik. Dies führt zu einem deutlich verringerten Platzbedarf der Gesamtschaltung.

In einer weiteren bevorzugten Ausführungsform der Speiseschaltung weist die Impedanzanpasseinrichtung einen zweiten Transistor mit einer steuerbaren Strecke und einem Gate-Anschluss auf, wobei die steuerbare Strecke zwischen einem zweiten Leitungsknoten zwischen einem zweiten weiteren an den zweiten Zweidrahtleitungsanschluss verbundenen Widerstand und einem dritten weiteren mit dem zweiten Versorgungsspannungspotenzial verbundenen Widerstand geschaltet ist. Ferner hat die Impedanzanpasseinrichtung einen zweiten Differenzverstärker mit einem ersten und einem zweiten Eingang und einem Ausgang, wobei der erste Eingang mit dem zweiten Leitungsknoten verbunden ist, der zweite Eingang an ein Referenzpotenzial verbunden ist, und wobei der Ausgang an den Gate-Anschluss des zweiten Transistors verbunden ist. Dabei ist das Einstellpotenzial an dem zweiten Leitungsknoten abgreifbar.

Durch diese wenigen zusätzlichen Bauelemente in der erfindungsgemäßen Impedanzanpasseinrichtung ist auf einfache Weise eine synthetisierte Impedanz zwischen dem zweiten Zweidrahtleitungsanschluss und dem zweiten Versorgungsspannungspotenzial geschaffen. Die erfindungsgemäße Verschaltung des Transistors, der Widerstände und des Differenzverstärkers in der Impedanzanpasseinrichtung liefert eine besonders zuverlässige mit dem ersten Widerstand symmetrische synthetisierte Impedanz.

In einer bevorzugten Ausführungsform sind die Transistoren als selbstsperrende IGFET-Transistoren ausgeführt.

In einer bevorzugten Weiterbildung der erfindungsgemäßen Speiseschaltung ist die Speiseschaltung vollständig auf einem Chip integriert ausgeführt. Die Vorteile der erfindungsgemäßen Speiseschaltung schlagen sich hier besonders bei einer Integration auf einem Halbleiterchip nieder, denn die Möglichkeit verhältnismäßig hochohmige Kanalwiderstände der Transistoren ausbilden zu können, ermöglicht eine besonders kompakte und flächengünstige Ausführung auf einem Chip.

Bevorzugter Weise ist die Zweidrahtleitung eine Telefonleitung. Die Widerstände können bevorzugter Weise derart dimensioniert sein, dass dann die an den ersten und zweiten Zweidrahtleitungsanschlüssen anliegende Impedanz jeweils im Wesentlichen 28 &OHgr; beträgt. Bevorzugt weist der erste Transistor einen Kanalwiderstand von mindestens 5 &OHgr; auf. Besonders vorteilhaft ist es, wenn die Widerstände und die Kanalwiderstände der Transistoren derart gewählt sind, dass der durch die Zweidrahtleitung bzw. die Teilnehmerschleife fließende Strom maximal 50 mA beträgt, wobei die Spannung zwischen dem ersten und zweiten Versorgungsspannungspotenzial 100 Volt beträgt. Diese Auswahl der Widerstände, Impedanzspannungen und Maximalströme entspricht im Wesentlichen den Vorgaben an ISDN-Speiseschaltungen.

Die Speiseschaltung ist schließlich bevorzugt über jeweils einen diskreten Einkopplungswiderstand an die jeweiligen Zweidrahtanschlüsse gekoppelt.

In noch einer bevorzugten Weiterbildung der Erfindung ist eine Mehrkanalspeiseschaltung vorgesehen, mit einer Mehrzahl von erfindungsgemäßen impedanzangepassten Speiseschaltungen, wobei die Speiseschaltungen zum Einspeisen von begrenzten Strömen in eine Mehrzahl von Zweidrahtleitungen parallel geschaltet sind.

Dann ist es von besonderem Vorteil, das die Mehrkanalspeiseschaltung vollständig integriert auf einem Chip ausgeführt ist, und sie eignet sich besonders für den Betrieb in einem ISDN-Netzwerk. Die Vorteile insbesondere des geringen Aufwandes der Transistoren ergibt sich im besonderem Maße bei integrierten Speiseschaltungs-ICs für viele Teilnehmerleitungen.

Weitere vorteilhafte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen sowie der folgenden Beschreibung einzelner Ausführungsbeispiele unter Bezugnahme auf die Figuren. Es zeigt:

1: Ein Ausführungsbeispiel einer erfindungsgemäßen Speiseschaltung;

2: Ein Ausführungsbeispiel einer erfindungsgemäßen Mehrkanalspeiseschaltung; und

3: Eine Speiseschaltung nach dem Stand der Technik.

In den Figuren sind, sofern nicht anderes angegeben ist, gleiche oder funktionsgleiche Bauelemente mit gleichen Bezugszeichen versehen.

Die 1 zeigt eine erfindungsgemäße Impedanzangepasste Speiseschaltung zum Speisen einer Zweidrahtleitung.

Die Impedanzangepasste Speiseschaltung 11 verfügt über einen ersten Zweidrahtleitungsanschluss OUT1' und einen zweiten Zweidrahtleitungsanschluss OUT2'. Der erste Zweidrahtleitungsanschluss OUT1' ist über einen ersten Widerstand 1 an ein erstes Versorgungsspannungspotenzial GND gekoppelt, das in dem hier betrachteten Beispiel Masse ist. Der erste Zweidrahtleitungsanschluss OUT1' ist über einen ersten diskreten Einkopplungswiderstand 2 und der zweite Zweidrahtleitungsanschluss OUT2' über eine zweiten diskreten Einkopplungswiderstand 3 an die Leitungen OUT1, OUT2 der Zweidrahtleitung TL angeschlossen.

Es ist eine Strombegrenzungseinrichtung 19 vorgesehen, die zwischen dem zweiten Zweidrahtleitungsanschluss OUT2' und einem zweiten Versorgungsspannungspotenzial VBAT, welches hier als –100 Volt Batteriespannung ausgelegt ist, geschaltet ist und die eine steuerbare Strecke D-S eines ersten Transistors 7 und einen ersten weiteren Widerstand 4 vorsieht. Der erste, hier beispielhaft als MOSFET ausgeführte, Transistor 7 verfügt über einen Gate-Anschluss G, einen Drain-Anschluss D, einen Bulk-Anschluss B und einen Source-Anschluss S.

Ferner hat die Strombegrenzungseinrichtung 19 einen ersten Operationsverstärker 9 mit einem ersten Eingang 11, mit einem zweiten Eingang 12 und einem Ausgang 13. Der Ausgang 13 ist an den Gate-Anschluss G des ersten Transistors 7 geschaltet. Die an einem ersten Leitungsknoten 15, welcher zwischen der steuerbaren Strecke DS des ersten Transistors 7 und dem ersten weiteren Widerstand 4 liegt, abfallende Spannung, ist an den zweiten Eingang 12 des ersten Operationsverstärkers 9 geführt. An den ersten Eingang 11 des ersten Operationsverstärkers 9 ist ein Einstellpotenzial VR1 angeschlossen, das an einem zweiten Leitungsknoten 14 anliegt.

Dieses variable Einstellpotenzial VR1 an dem zweiten Leitungsknoten 14 wird von einer Impedanzanpasseinrichtung 20 geliefert. Diese Impedanzanpasseinrichtung 20 verfügt über einen zweiten weiteren Widerstand 5 und einen dritten weiteren Widerstand 6, die in Reihe zwischen dem zweiten Zweidrahtleitungsanschluss OUT2' und dem zweiten Versorgungsspannungspotenzial VBAT geschaltet sind. Zwischen dem zweiten und dritten weiteren Widerstand 5, 6 befindet sich der Leitungsknoten 14. Zwischen dem zweiten Leitungsknoten 14 und dem zweiten Versorgungsspannungspotenzial VBAT ist in der Impedanzanpasseinrichtung 20 die steuerbare Strecke D-S eines zweiten Transistors 8 geschaltet. Dieser zweite Transistor 8 verfügt über einen Gate-Anschluss G, einen Drain-Anschluss D, einen Bulk-Anschluss B und einen Source-Anschluss S.

Ferner ist ein zweiter Operationsverstärker 10 mit einem ersten und zweiten Eingang 16, 17 und einem Ausgang 18 vorgesehen. Der Ausgang 18 des zweiten Operationsverstärkers 10 ist an den Gate-Anschluss G des zweiten Transistors 8 geschaltet. Der erste Eingang 16 des zweiten Operationsverstärkers 10 ist an den zweiten Leitungsknoten 14 gekoppelt, und an den zweiten Eingang 17 des zweiten Operationsverstärkers 10 ist ein Referenzpotenzial VREF geführt.

In der erfindungsgemäßen Speiseschaltung 11 ist der erste Transisitor 7 durch die Rückkopplungswiderstände 5, 6 derart angesteuert, dass nicht der Kanalwiderstand der steuerbaren Strecke D-S zwischen dem zweiten Anschluss OUT2' und dem ersten Leitungsknoten 15 erscheint, sondern die synthetisierte Impedanz RS = (R5/R6)R4, wobei Ri jeweils die Widerstandswerte der Widerstände i = 4, 5, 6 bezeichnet.

Bei der Integration der erfindungsgemäßen Speiseschaltung 11 sind vorzugsweise dieselben Widerstandstypen für den ersten Widerstand 1 und den ersten weiteren Widerstand 4 verwendet, z. B. sind diese als Polysilizium-Widerstand ausgeführt. Die erreichbare Symmetrie, die in den Speiseströmen zwischen GND und OUT1' bzw. OUT2' und zwischen VBAT und OUT2' bzw. OUT2 benötigt wird, ist von einem präzise einstellbaren Abgleich der Widerstände R5/R6 und R1/R4 abhängig. Die diskreten, extern ausgeführten Widerstände 2, 3 sind für diese Symmetrie in der angeschlossenen Impedanz unkritisch.

Im Folgenden sind einige Beispielwerte der Widerstandswerte Ri, i = 1, 4, 5, 6 angegeben, die bei einem Einsatz der erfindungsgemäßen Speiseschaltung 11 zur Energieversorgung von ISDN-Zweidrahtleitungen geeignet sind. Bei einem Verhältnis von R5/R6 = 2 und typischen R4 = 4&OHgr; ergibt eine synthetisierte Impedanz RS von 8&OHgr;. Damit an beiden Anschlüssen für die OUT1, OUT2 für die Zweidrahtleitung TL der Anteil von integriertem Widerstand und externem, diskreten Widerstand an beiden Anschlüssen konstant ist, wird auch R1 = R4 + RS = R4 (1 + R5/R6) angepasst. Um diese Bedingungen über einen weiten Temperaturbereich zu erreichen und Einflüsse durch die Fertigungsstreuung des ersten Transistors 7 akzeptabel zu halten, muss der nominelle Kanalwiderstand bzw. der Widerstand der steuerbaren Strecke des ersten Transistors 7 nur etwa 5 &OHgr; betragen. Verglichen mit dem Stand der Technik nimmt der erste Transistor 7 lediglich ein Fünftel der zuvor benötigten Fläche ein. Die Fläche der gesamten Schaltungsanordnung 11zur Speisung einer Zweidrahtleitung lässt sich dadurch praktisch halbieren.

Neben der Impedanzanpassung leistet die erfindungsgemäße Speiseschaltung 11 vermittels des zweiten Transistors 8 und des zweiten Operationsverstärkers 10 die Spannungs- bzw. Strombegrenzung durch die Teilnehmerschleife TL. Durch den zweiten Transistor 8 und den zweiten Operationsverstärker 10 wird die Spannung an dem ersten (positiven) Eingang 11 des ersten Operationsverstärkers 9 auf den Wert des Referenzpotenzials VREF am (negativen) zweiten Eingang 17 des zweiten Operationsverstärkers 10 begrenzt. Der Maximalstrom durch die steuerbare Strecke des ersten Transistors 7 wird dadurch auf den Wert Imax = VREF/R4 begrenzt.

Da die Gate-Source-Kapazität des ersten Transistors 7 wegen seiner geringen Fläche gegenüber dem Stand der Technik sehr klein ist, ergibt sich ein sehr schnelles Ansprechen der Strombegrenzung für die Teilnehmerschleife TL. Bei einem schnellen Einbrechen des Lastwiderstandes an der Teilnehmerschleife bzw. im Extremfall bei einem Kurzschluss, wird der erste Transistor 7 so vor thermischer Zerstörung geschützt.

Durch die erfindungsgemäß eingesetzte synthetisierte Impedanz RS sind somit Fertigungsstreuungen des ersten Transistors 7 besser beherrschbar, der Transistor ist kleiner ausführbar und somit einerseits flächengünstiger integrierbar und andererseits schneller in seinem Ansprechverhalten zur Strombegrenzung.

In der 2 ist eine Weiterbildung der Erfindung dargestellt.

Es ist eine Mehrkanalspeiseschaltung 21 abgebildet, mit einer Mehrzahl von erfindungsgemäßen impedanzangepassten Speiseschaltungen 11-1,..., 11-4, denen jeweils ein erstes Versorgungsspannungspotenzial GND, ein zweites Versorgungsspannungspotenzial VBAT und ein Referenzpotenzial VREF zugeführt sind. Die Mehrkanalspeiseschaltung 21 ist vollständig integriert ausgeführt und verfügt über Anschlüsse OUT-1, OUT-2, OUT-3, OUT-4 zum Anschließen an Zweidrahtleitungen TL1-TL4. An diese Anschlüsse OUT-1,..., OUT-4 sind über jeweils zwei diskrete externe Widerstände 2-1,..., 2-4, 3-1,..., 3-4 Telefonteilnehmerleitungen TL 1-TL 1-4 angeschlossen.

Da in der erfindungsgemäßen Mehrkanalspeiseschaltung 21 eine Mehrzahl von erfindungsgemäßen impedanzangepassten Speiseschaltungen 11-1,... 11-4 eingesetzt sind, schlägt sich der geringe Platzbedarf gegenüber dem Stand der Technik der Einzelspeiseschaltungen bei Integration zu einer Mehrkanalspeiseschaltung besonders nieder. Ein derartiger Baustein mit integrierter Schaltung eignet sich besonders zum Einsatz in einer Vermittlungsstelle zum Speisen von ISDN-Telefonleitungen.

Obwohl die vorliegende Erfindung anhand von konkreten Ausführungsbeispielen erläutert wurde, ist sie nicht darauf beschränkt, sondern vielfältig modifizierbar. So sind die angegebenen Spannungs-, Strom- und Widerstandswerte beliebig wählbar, um die Speiseschaltung beispielsweise für Zweidrahttelefonleitungen, ISDN-Leitungen oder weiteren Kommunikationsnetzwerken einzusetzen. Die verwendeten ersten und zweiten Transistoren können beliebig ausgeführt sein, insbesondere als selbstsperrende IGFETs, in bipolarer Ausführung oder weiteren MOS-Techniken.

Zusammenfassend schafft die Erfindung einer Speiseschaltung mit symmetrischer Strombegrenzung, die durch die erfindungsgemäß synthetisierte Impedanz präzise impedanzangepasst ist. Außerdem ist die erfindungsgemäße Schaltung besonders flächengünstig und einfach herstellbar aufgrund der wenigen einsetzten Bauteile.

GND, VBAT:
Versorgungsspannungspotenzial
OUT1', OUT2',
OUT1, OUT2:
Zweidrahtleitungsanschluss
R1-R4 :
Widerstand
TL:
Teilnehmerleitung
A:
Ausgang
E1, E2:
Eingang
OP1:
Operationsverstärker
VR1:
Einstellpotenzial
T1:
Transistor
D:
Drain-Anschluss
B:
Bulk-Anschluss
S:
Source-Anschluss
G:
Gate-Anschluss
K:
Leitungsknoten
IPC:
Speiseschaltung nach dem Stand der Tech
nik
1–6:
Widerstand
7,8:
Transistor
9, 10:
Operationsverstärker
11, 12:
Eingang
13:
Ausgang
14, 15:
Leitungsknoten
16, 17:
Eingang
18:
Ausgang
19:
Strombegrenzungseinrichtung
20:
Impedanzanpasseinrichtung
21:
Mehrkanalspeiseschaltung
11-1, 11-2,
11-3, 11-4:
impedanzangepasste Speiseschaltung
OUT-1, OUT-2,
OUT-3, OUT-4:
Zweidrahtleitungsanschlüsse
TL1-TL-4:
Teilnehmerleitung
2-1, 2-2,
2-3, 2-4,
3-1, 3-2,
3-3, 3-4:
diskreter Widerstand


Anspruch[de]
Impedanzangepasste Speiseschaltung (11) zum Speisen einer Zweidrahtleitung (TL) mit:

a) einem Widerstand (1), der zwischen einem ersten Versorgungsspannungspotenzial (GND) und einem ersten Zweidrahtleitungsanschluss (OUT1') der Zweidrahtleitung (TL) verbunden ist;

b) einer Strombegrenzungseinrichtung (19), die zwischen einem zweiten Zweidrahtleitungsanschluss (OUT2') der Zweidrahtleitung (TL) und einem zweiten Versorgungsspannungspotenzial (VBAT) geschaltet ist, und die in Abhängigkeit von einem variablen Einstellpotenzial (VR1) einen begrenzten Strom an die Zweidrahtleitung (TL) liefert;

c) wobei das variable Einstellpotenzial (VR1) von einer Impedanzanpasseinrichtung (20) in Abhängigkeit von einem Referenzpotenzial (VREF) und einer über die Strombegrenzungseinrichtung (19) abfallenden Spannung bereitgestellt ist, wobei die Impedanzanpasseinrichtung (20) zwischen dem zweiten Zweidrahtleitungsanschluss (OUT2') und dem zweiten Versorgungsspannungspotenzial (VBAT) geschaltet ist;

d) wobei die an dem zweiten Zweidrahtleitungsanschluss (OUT2') angeschlossene Impedanz der Strombegrenzungseinrichtung (19) und der Impedanzanpasseinrichtung (20) im Wesentlichen gleich der Impedanz des Widerstandes (1) ist.
Speiseschaltung (11) nach Anspruch 1,

dadurch gekennzeichnet,

dass die Strombegrenzungseinrichtung (19)

e) einen ersten Transistor (7) mit einer steuerbaren Strecke (DS) und einem Gate-Anschluss (G) aufweist, wobei die steuerbare Strecke (DS) zwischen dem zweiten Zweidrahtleitungsanschluss (OUT2') über einen ersten weiteren Widerstand (4) an das zweite Versorgungsspannungspotenzial (VBAT) verbunden ist; und

f) einen ersten Differenzverstärker (9) mit einem ersten (11) und zweiten Eingang (12) und einem Ausgang (13) aufweist, wobei der erste Eingang (11) an das Einstellpotenzial (VR1) geschaltet ist, der zweite Eingang (12) an einen ersten Leitungsknoten (15) zwischen der steuerbaren Strecke (DS) des ersten Transistors (7) und dem ersten weiteren Widerstand (4) verbunden ist, und wobei der Ausgang (13) an den Gate-Anschluss (G) des ersten Transistors (7) verbunden ist.
Speiseschaltung (11) nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Impedanzanpasseinrichtung (20)

g) einen zweiten Transistor (8) mit einer steuerbaren Strecke (DS) und einem Gate-Anschluss (G) aufweist, wobei die steuerbare Strecke (DS) zwischen einem zweiten Leitungsknoten (14) zwischen einem zweiten weiteren an den zweiten Zweidrahtleitungsanschluss (OUT2') verbundenen Widerstand (5) und einem dritten weiteren mit dem zweiten Versorgungsspannungspotenzial (VBAT) verbundenen Widerstand (6) geschaltet ist;

h) einen zweiten Differenzverstärker (10) mit einem ersten (16) und zweiten Eingang (17) und einem Ausgang (18) aufweist, wobei der erste Eingang (16) mit dem zweiten Leitungsknoten (14) verbunden ist, der zweite Eingang (17) an ein Referenzpotenzial (VREF) verbunden ist, und wobei der Ausgang (18) an den Gate-Anschluss (G) des zweiten Transistors (8) verbunden ist; und

i) wobei das Einstellpotenzial (VR1) an dem zweiten Leitungsknoten (14) abgreifbar ist.
Speiseschaltung (11) nach wenigstens einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Transistoren (7, 8) selbstsperrende IGFET-Transistoren sind. Speiseschaltung (11) nach wenigstens einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Speiseschaltung (11) vollständig auf einem Chip integriert ausgeführt ist. Speiseschaltung (11) nach wenigstens einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Zweidrahtleitung (TL) eine Telefonleitung ist. Speiseschaltung (11) nach wenigstens einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Widerstände (1, 4, 5, 6) derart dimensioniert sind, dass die an dem ersten (OUT1') und zweiten (OUT2') Zweidrahtleitungsanschluss anliegende Impedanz jeweils im Wesentlichen 28 Ohm beträgt. Speiseschaltung (11) nach wenigstens einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass der erste Transistor (7) einen Kanalwiderstand von mindestens 5 Ohm aufweist. Speiseschaltung (11) nach wenigstens einem der vorherigen Ansprüche,

dadurch gekennzeichnet,

dass die Widerstände (1, 4, 5, 6) und Kanalwiderstände der Transistoren (7, 8) derart gewählt sind, dass der durch die Zweidrahtleitung (TL) fließende Strom maximal 50 mA beträgt,

wobei die Spannung zwischen dem ersten (GND) und dem zweiten Versorgungsspannungspotenzial (VBAT) 100 Volt beträgt.
Speiseschaltung (11) nach wenigstens einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Speiseschaltung (11) über jeweils einen diskreter Einkoppelungswiderstand (1, 2) an die Zweidrahtleitungsanschlüsse (OUT1, OUT2) gekoppelt ist. Mehrkanalspeiseschaltung (21) mit einer Mehrzahl von impedanzangepassten Speiseschaltungen (11-1,..., 11-4) nach jeweils wenigstens einem der Ansprüche 1-10, wobei die Speiseschaltungen (11-1,..., 11-4) zum Einspeisen von begrenzten Strömen in eine Mehrzahl von Zweidrahtleitungen (TL1,..., TL4) parallel geschaltet sind. Mehrkanalspeiseschaltung (21) nach Anspruch 11, dadurch gekennzeichnet, dass die Mehrkanalspeiseschaltung (21) vollständig integriert auf einem Chip ausgeführt ist. Mehrkanalspeiseschaltung (21) nach Anspruch 11, dadurch gekennzeichnet, dass die Mehrkanalspeiseschaltung (21) für den Betrieb in einem ISDN-Netzwerk ausgelegt ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com