PatentDe  


Dokumentenidentifikation DE102005038219A1 22.02.2007
Titel Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Steltenpohl, Anton, Dr., 81669 München, DE
Vertreter Kindermann, Patentanwälte, 85598 Baldham
DE-Anmeldedatum 12.08.2005
DE-Aktenzeichen 102005038219
Offenlegungstag 22.02.2007
Veröffentlichungstag im Patentblatt 22.02.2007
IPC-Hauptklasse H01L 27/08(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H01L 23/52(2006.01)A, L, I, 20051017, B, H, DE   H01L 21/822(2006.01)A, L, I, 20051017, B, H, DE   
Zusammenfassung Erläutert wird eine integrierte Schaltungsanordnung (110), die in einer Leitstrukturlage (206) einen gewellten Kondensator (150) enthält, dessen Oberfläche im Vergleich zu einem ebenen Kondensator vergrößert ist. Der Kondensator (150) ist an seiner Oberseite und/oder an seiner Unterseite mit dielektrischen Bereichen (234 bis 237) verzahnt, so dass er mit Verfahren hergestellt werden kann, die im Vergleich zu üblichen CMP-Verfahren kaum verändert werden müssen.

Beschreibung[de]

Die Erfindung betrifft eine integrierte Schaltungsanordnung, die ein Substrat enthält. In oder an dem Substrat sind eine Vielzahl von integrierten Halbleiterbauelementen angeordnet, beispielsweise von Feldeffekttransistoren oder Bipolartransistoren. Die integrierte Schaltungsanordnung enthält außerdem Leitstrukturlagen, die mehrere Leitstrukturen enthalten. In Kupfermetallisierungen, die mit dem Damaszener-Verfahren hergestellt werden, haben die Leitstrukturlagen jeweils ebene Bodenflächen und ebene Deckflächen. Gleiches gilt für Aluminiummetallisierungen zu deren Herstellung Polierverfahren eingesetzt werden. Kupfermetallisierungen bestehen aus Kupfer oder aus einer Kupferlegierung mit mindestens 90 Atomprozent Kupfer. Aluminiummetallisierungen bestehen aus Aluminium oder aus einer Aluminiumlegierung mit mindestens 90 Atomprozent Aluminium. Bei den Leitstrukturen unterscheidet man beispielsweise Vias zum vertikalen Stromtransport und Leitbahnen zum lateralen Stromtransport.

Die integrierte Schaltungsanordnung enthält außerdem einen Kondensator, der eine Bodenelektrode, ein Kondensatordielektrikum und eine Deckelektrode enthält. Insbesondere ist der Kondensator ein sogenannter MIM-Kondensator (Metall Isolator Metall), d.h. ein Kondensator aus einer metallischen Bodenelektrode, einem Kondensatordielektrikum und einer metallischen Deckelektrode.

Die Oberfläche des Kondensators lässt sich bei gleichbleibendem Umriss durch Schaffen von Topologieunterschieden vergrößern, d.h. durch Schaffen von Vorsprüngen und Aussparungen.

Es ist Aufgabe der Erfindung, eine einfach aufgebaute integrierte Schaltungsanordnung mit einem Kondensator vergrößerter Oberfläche anzugeben, der sich in einer Metallisierung auf einfache Art herstellen lässt. Außerdem sollen zugehörige Herstellungsverfahren angegeben werden.

Die auf die integrierte Schaltungsanordnung bezogene Aufgabe wird durch eine integrierte Schaltungsanordnung mit den im Patentanspruch 1 angegebenen Verfahrensschritten gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.

Die erfindungsgemäße Schaltungsanordnung enthält mehrere Leitstrukturen und deren Zwischenräume oder mehrere in einer Leitstruktur enthaltene Aussparungen, die eine unebene Fläche bilden. Die unebene Fläche ist im Vergleich zu einer ebenen Fläche gleichen Umrisses wie der Kondensator um mindestens 30 Prozent oder mindestens 50 Prozent oder um mindestens 200 Prozent vergrößert. Die Bodenelektrode des Kondensators liegt direkt auf der unebenen Fläche auf, d.h. sie grenzt an diese Fläche und damit an die Leitstrukturen an. Damit dienen die üblicherweise sehr niederohmigen Leitstrukturen auch als Anschluss der Bodenelektrode.

Die Leitstrukturen werden bei einem Damaszener-Verfahren oder einem subtraktiven Strukturierungsverfahren zur Strukturierung von Aluminium oder einer Aluminiumlegierung erzeugt, das gleichzeitig zur Herstellung anderer Leitstrukturen der Leitstrukturlage dient, in der auch der Kondensator angeordnet ist. Die anderen Leitstrukturen sind bspw. Leitbahnen, die nicht zu einem Kondensator führen. Damit lassen sich ohnehin benötigte Verfahrensschritte zum Erzeugen der Topologie für den Kondensator nutzen. Bisher verwendete Prozessschrittfolgen können beibehalten werden, weil sich unmittelbar unterhalb der die Unebenheit erzeugenden Leitstrukturen elektrisch isolierendes Material befindet. Dies ist insbesondere für Damaszener Verfahren bisher nicht ohne weiteres möglich gewesen.

Die erfindungsgemäßen Kondensatoren werden insbesondere für Hochfrequenzanwendungen bei Frequenzen größer als 400 MHz eingesetzt. Als Dielektrika werden Dielektrika mit einer Schichtdicke kleiner als beispielsweise 70 nm oder sogar kleiner 30 nm eingesetzt. Es werden sowohl Dielektrika mit einer relativen Dielektrizitätskonstante im Bereich von 3,5 bis 8 eingesetzt als auch Dielektrika, deren Dielektrizitätskonstante größer als 8 ist. Die Anforderungen an die Reproduzierbarkeit einer spezifischen Kapazität und die Ausbeute sind bei Kondensatoren für Hochfrequenzanwendungen und für Logikanwendungen besonders groß.

Bei einer Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist an der vom Kondensatordielektrikum abgewandten Seite der Deckelektrode eine Vertiefung vorhanden, in der ein elektrisch isolierendes Material oder elektrisch leitfähiges Material angeordnet ist. Das elektrisch leitfähige Material unterscheidet sich vorzugsweise hinsichtlich seiner Zusammensetzung von dem Material der Deckelektrode. Insbesondere sind mehrere solche Vertiefungen vorhanden, beispielsweise mehr als vier oder mehr als zehn. Die Vertiefungen entstehen im Rahmen von Verfahren, bei denen bisher übliche Damaszener- oder andere Verfahren zur Herstellung einer Metallisierung, z.B. aus Aluminium, nur geringfügig modifiziert werden, beispielsweise nur durch das Erzeugen einer Aussparung im Bereich des Kondensators sowie der Abscheidung und ggf. auch hinsichtlich der Strukturierung der Kondensatorschichten.

Bei einer alternativen Weiterbildung ist an der von dem Kondensatordielektrikum abgewandten Seite der Bodenelektrode ein Vorsprung vorhanden, in dem elektrisch leitfähiges Material und elektrisch isolierendes Material angeordnet ist. Das elektrisch leitfähige Material unterscheidet sich vorzugsweise hinsichtlich seiner Zusammensetzung von dem Material der Bodenelektrode. Auch diese Weiterbildung lässt sich mit Verfahren herstellen, die kaum von bisher üblichen Damaszener-Verfahren oder anderen Verfahren zur Herstellung einer Metallisierung abweichen, z.B. auch aus Aluminium. Bei dieser Weiterbildung entstehen bspw. die weiter unten erläuterten vertikalen Randabschnitte des Kondensators.

Bei einer nächsten Weiterbildung ist die Deckelektrode des Kondensators in den Zwischenräumen bzw. unterhalb der Zwischenräume oder in den Aussparungen näher an dem Substrat angeordnet als die an den Zwischenraum bzw. an die jeweilige Aussparung angrenzenden Leitstrukturen. Insbesondere wird die Deckelektrode um mehr als 50 nm (Nanometer), um mehr als 100 nm oder sogar um mehr als 500 nm näher am Substrat angeordnet als eine Bodenfläche der angrenzenden Leitstruktur. Diese Weiterbildung lässt sich auf einfache Art durch Überätzen beim Erzeugen der Aussparung für den Kondensator erzeugen, wobei die Leitstruktur als Hartmaske verwendet wird. Bei dieser Weiterbildung liegen Isolierbereiche, die unterhalb der Leitstrukturen angeordnet sind, zwischen Flanken, die durch den Kondensator gebildet werden.

Bei einer anderen Weiterbildung liegt die Bodenelektrode am Rand des Kondensators parallel oder nur im Winkel kleiner als 10 Grad zu einer Oberfläche des Substrats, an der bzw. in der die Halbleiterbauelemente angeordnet sind. Mit anderen Worten ausgedrückt, liegt die Bodenelektrode am Rand des Kondensators parallel zur Leitstrukturlage, beispielsweise parallel zu einer Deckfläche der Leitstrukturlage. Bei dieser Weiterbildung wird der Kondensator mit Hilfe eines fotolithografischen Verfahrens strukturiert. Der Zusatzaufwand für den fotolithografischen Schritt ist gerechtfertigt, da sich eine präzise Strukturierung des Kondensators erreichen lässt.

Bei einer alternativen Weiterbildung liegt am Rand des Kondensators die Bodenelektrode quer zu der Oberfläche des Substrats, insbesondere im Winkel größer 80°. Bei dieser Weiterbildung lässt sich der Kondensator mit Hilfe eines Planarisierungsverfahrens strukturieren, so dass kein fotolithografischer Schritt zur Strukturierung des Kondensators erforderlich ist.

Bei einer Ausgestaltung ragt der vertikale Abschnitt der Bodenelektrode auch in eine Leitstrukturlage hinein, die substratferner als die Leitstrukturlage angeordnet ist, die zur Erzeugung der Unebenheit dient. Diese Ausgestaltung wird sowohl dann eingesetzt, wenn Vertiefungen auf der substratfernen Seite des Kondensators bspw. mit kupferhaltigem Material gefüllt werden als auch dann, wenn diese Vertiefungen mit einem elektrisch isolierenden Material gefüllt werden.

Bei einer nächsten Weiterbildung enthält die zur Erzeugung der Unebenheit bzw. Topologie dienende Leitstrukturlage weitere Leitstrukturen, die mit lateralem Versatz zu dem Kondensator angeordnet sind, d.h. deren Topologie nicht zur Vergrößerung der Oberfläche des Kondensators bzw. eines anderen Kondensators dient. Die weiteren Leitstrukturen bestehen bei einer Ausgestaltung aus dem gleichen Material wie die Leitstrukturen zur Erzeugung der Topologieunterschiede für den Kondensator. Bei einer nächsten Weiterbildung haben die weiteren Leitstrukturen auch die gleiche Dicke wie die Leitstrukturen zur Erzeugung der Topologie des Kondensators. Die weiteren Leitstrukturen dienen zur Verdrahtung der Halbleiterbauelemente sowie zum Anschluss dieser Halbleiterbauelemente an äußere Anschlüsse der integrierten Schaltungsanordnung, wie z.B. an Bonds oder an Lötpads.

Die Bodenelektrode bzw. die Deckelektrode besteht bei einer nächsten Weiterbildung aus einem Metall oder aus einer Metalllegierung, beispielsweise aus Ruthenium, Titan, Titannitrid, Tantal, Tantalnitrid oder Wolframnitrid, oder Schichtstapel aus mehreren solcher Schichten. Die Dicke der Bodenelektrode bzw. der Deckelektrode liegt bei einer Ausgestaltung im Bereich von 10 bis 50 nm (Nanometer). Dieser Bereich bietet zum Einen eine ausreichende Diffusionsbarriere gegen die Diffusion von Kupferatomen in das Kondensatordielektrikum. Zum Anderen wird bei Einhaltung dieses Bereiches der Aufwand zum Strukturieren des Kondensators nicht übermäßig groß. Die Bodenelektrode bzw. die Deckelektrode hat bei einer nächsten Weiterbildung insbesondere eine konstante Schichtdicke oder zumindest eine nicht unter 5 nm (Nanometer) fallende Schichtdicke.

Bei einer nächsten Weiterbildung besteht das Kondensatordielektrikum aus einem Oxid oder aus einem Nitrid, insbesondere aus Siliziumoxid, Siliziumnitrid, Tantaloxid, Aluminiumoxid oder Hafniumoxid. Jedoch werden auch sogenannte Perovskite eingesetzt, beispielsweise Barium-Strontium-Titanat, (BST) oder ähnliche Materialien. Bei einer Ausgestaltung liegt die Dicke des Kondensatordielektrikums im Bereich von 10 nm bis 100 nm, um eine hohe Flächenkapazität des Kondensators zu erzielen, die insbesondere größer als 0,5 Femtofarad/&mgr;m2 (Quadratmikrometer) bzw. größer als 1 Femtofarad/&mgr;m2 ist. Auch die Dicke des Kondensatordielektrikums ist bei einer Weiterbildung konstant bzw. schwankt beispielsweise nur um wenige Nanometer im Rahmen der Herstellungstoleranzen. Geeignete Schichtabscheidungsverfahren zum Abscheiden der Schichten des Kondensators sind bspw. CVD-Verfahren (Chemical Vapor Deposition) oder ALD-Verfahren (Atomic Layer Deposition).

Bei einer nächsten Weiterbildung liegt die Dicke der Leitstrukturen im Bereich von 100 nm bis 2 &mgr;m, wobei die Dicke der Leitstrukturen der Leitstrukturlage konstant ist bzw. nur um weniger als 15 Prozent der Höhe der Leitstrukturlage schwankt.

Bei einer nächsten Weiterbildung der Schaltungsanordnung liegt das Aspektverhältnis der Leitstrukturen im Bereich von 1:0,3 bis 1:5. Hierbei betrifft der erste Wert die auf den Wert 1 normierte Höhe bzw. Dicke der Leitstruktur und der Wert 0,3 bzw. 5 betrifft den um das gleiche Verhältnis wie die Dicke normierten Wert der minimalen Abmessung der Leitstruktur. Durch die Einhaltung des Bereiches lassen sich Leitstrukturen außerhalb des Kondensators mit bisher üblichen Abmessungen für Leitbahnen bzw. Vias herstellen.

Bei einer nächsten Weiterbildung liegt das Aspektverhältnis der Zwischenräume oder Aussparungen im Bereich von 1:0,3 bis 1:5. Auch bei den Aspektverhältnissen dieses Bereichs handelt es sich um Aspektverhältnisse, die das Herstellen von Leitbahnen, die nicht zum Kondensator gehören, nicht unnötig beeinträchtigen.

Bei einer nächsten Weiterbildung grenzt die Bodenelektrode des Kondensators in mehreren Abschnitten an eine dielektrische Schicht an, die auch als Ätzstoppschicht geeignet ist und demzufolge aus einem anderen Material besteht als das Dielektrikum, das in lateraler Richtung zwischen den Leitstrukturen einer Leitstrukturlage liegt.

Die Erfindung betrifft außerdem ein Verfahren zum Herstellen eines Kondensators in einer Leitbahnlage, insbesondere zum Herstellen des erfindungsgemäßen Kondensators bzw. einer seiner Weiterbildungen. Damit gelten die oben genannten technischen Wirkungen auch für das Herstellungsverfahren.

Im Folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:

1 eine Draufsicht auf einen Kondensator, der in einem Leitbahngitter angeordnet ist,

2 eine Draufsicht auf einen Kondensator, der in einem Leitbahnnetz angeordnet ist,

3 einen Querschnitt durch den in 2 dargestellten Kondensator, bei dessen Herstellung ein fotolithografisches Verfahren zur Strukturierung des Kondensators und eine Ätzstoppschicht verwendet worden sind,

4 einen Kondensator, bei dessen Herstellung ein Planarisierungsverfahren zur Strukturierung des Kondensators und keine Ätzstoppschicht verwendet worden sind,

5 einen Kondensator, bei dessen Herstellung zur Strukturierung des Kondensators ein fotolithografisches Verfahrens verwendet worden ist und der sich durch mehrere Leitstrukturlagen erstreckt,

6 einen Kondensator, bei dessen Herstellung eine Ätzstoppschicht unterhalb einer Via-Lage verwendet worden ist und der mit Hilfe eines Planarisierungsschrittes strukturiert worden ist, und

7 einen Kondensator mit einem vollflächigen Anschluss einer Deckelektrode.

1 zeigt eine Draufsicht auf eine integrierte Schaltungsanordnung 10. Ein kartesisches Koordinatensystem 12 hat eine in 1 nach rechts zeigende x-Achse 14, eine in 1 nach oben zeigende y-Achse 16 und eine in 1 aus der Zeichenebene heraus zeigende z-Achse 17.

Auf gleicher Höhe z liegen parallel zueinander in x-Richtung verlaufend mehrere Leitbahnen, beispielsweise fünf Leitbahnen 20, 22, 24, 26 und 28. Die Leitbahnen 20 bis 28 bestehen beispielsweise aus Kupfer oder aus einer Kupferlegierung Alternativ wird Aluminium oder eine Aluminiumlegierung verwendet, wie unten noch näher erläutert wird. Ein Dielektrikum zwischen den Leitbahnen 20 bis 28 wurde innerhalb einer Aussparung 29 entfernt, um einen Kondensator 40 auch zwischen den Leitbahnen 20 bis 28 anzuordnen. Die Leitbahnen 20 bis 28 liegen parallel zueinander und haben Zwischenräume zwischen benachbarten Leitbahnen, z.B. 20 und 22, die im Ausführungsbeispiel gleich der Leitbahnbreite einer Leitbahn 20, 22 sind.

Eine in y-Richtung verlaufende Sammelleitbahn 30 verbindet die Leitbahnen 20 bis 28 an ihren linken Enden. Am mittleren Abschnitt der Sammelleitbahn 30 grenzt eine Anschlussleitbahn 32 zum Anschluss der Bodenelektrode des Kondensators 40 an.

Der Kondensator 40 enthält eine substratnahe Bodenelektrode, ein Kondensatordielektrikum und eine Deckelektrode, die unten an Hand von Querschnitten noch näher erläutert werden. Die Deckelektrode des Kondensators 40 wird über sogenannte Vias angeschlossen, die sich an Kreuzungspunkten der Leitbahnen 20 bis 28 mit Leitbahnen 60, 62, 64, 66 und 68 befinden, siehe beispielsweise Vias 50 bis 58, die z.B. an Kreuzungspunkten der Leitbahn 60 mit den Leitbahnen 20 bis 28 liegen. Die Leitbahnen 60 bis 68 liegen in gleicher Höhe z zueinander oberhalb der Leitbahnen 20 bis 28. Auch die Leitbahnen 60 bis 68 bestehen aus Kupfer bzw. einer Kupferlegierung. Alternativ wird Aluminium oder eine Aluminiumlegierung verwendet, wie unten noch näher erläutert wird. Die Leitbahnen 60 bis 68 liegen parallel zueinander und haben Zwischenräume zwischen benachbarten Leitbahnen, z.B. 60 und 62, die im Ausführungsbeispiel gleich der Leitbahnbreite einer Leitbahn 60, 62 sind. Eine Sammelleitbahn 70 verbindet die Leitbahnen 60 bis 68 an ihren in 1 unten liegenden Enden. Am mittleren Abschnitt der Sammelleitbahn 70 grenzt eine Anschlussleitbahn 72 an, die zum Anschluss der Deckelektrode des Kondensators 40 dient.

Bei einem anderen Ausführungsbeispiel erstrecken sich auch die Leitbahnen 60 bis 68 in x-Richtung. Die Sammelleitbahn 70 befindet sich in diesem Fall links oder rechts der Leitbahnen 60 bis 68.

Bei einem anderen Ausführungsbeispiel werden an Stelle der Leitbahnen 20 bis 28 bzw. der Leitbahnen 60 bis 68 konzentrisch zueinander liegende geschlossene Leitstrukturen verwendet, beispielsweise kreisförmige Leitbahnen oder als rechteckförmige Rahmen, quadratische Rahmen bzw. rhombische Rahmen angeordnete Leitbahnen.

Abhängig von den gewählten Abmessungen der Leitbahnen 20 bis 28 lässt sich die Kapazität des Kondensators 40 bei gleichbleibendem Umriss beispielsweise um den Faktor 2 erhöhen bzw. um einen größeren Wert oder einen kleineren Wert. Der Faktor 2 gilt für den Fall, dass die Höhe der Leitbahnen, die minimalen Abmessungen, d.h. die Breite der Leitbahnen, und die minimalen Abstände zwischen benachbarten Leitbahnen gleich sind.

Gleichmäßig dicke Kondensatordielektrika lassen sich herstellen, indem zur Abscheidung bzw. zum Aufbringen des Kondensatordielektrikums beispielsweise konforme Abschaltungsmethoden verwendet werden, wie CVD (Chemical Vapor Deposition) oder ALD (Atomic Layer Deposition). Jedoch lässt sich das Kondensatordielektrikum auch auf andere Art und Weise in gleichmäßiger Schichtdicke erzeugen, beispielsweise durch eine anodische Oxidation.

2 zeigt eine Draufsicht auf eine integrierte Schaltungsanordnung 110, die in ihrer Metallisierung einen Kondensator 150 enthält. Bei der Erläuterung der Schaltungsanordnung 110 wird auf ein kartesisches Koordinatensystem 112 Bezug genommen, das dem Koordinatensystem 12 entspricht und eine x-Achse 114, eine y-Achse 116 und eine z-Achse 117 hat. In einer Bezugsmetallisierungslage x bilden auf gleicher Höhe z in x-Richtung verlaufende Leitbahnen 120, 122, 124, 126 und 128 sowie in y-Richtung verlaufende Leitbahnen 140, 142, 144, 146 und 148 ein Netz. Eine Sammelleitbahn 130 verbindet die Leitbahnen 118 bis 128 an ihrem linken Ende. Am mittleren Abschnitt der in y-Richtung verlaufenden Sammelleitbahn 130 endet eine Anschlussleitbahn 132, die in x-Richtung angeordnet ist. Ein zwischen den Leitbahnen 120 bis 128 bzw. 140 bis 148 angeordnetes elektrisch isolierendes Isoliermaterial wurde innerhalb einer Aussparung 149 entfernt, um Aussparungen für einen Kondensator 150 zu erzeugen. Im Ausführungsbeispiel haben die Aussparungen quadratische oder rechteckförmige Umrisse. Bei anderen Ausführungsbeispielen haben die Aussparungen beispielsweise rhombische oder kreisförmige Umrisse. In späteren Prozessschritten wird die Aussparung 149 wieder gefüllt.

Der Kondensator 150 hat eine elektrisch leitfähige Bodenelektrode, ein elektrisch isolierendes Kondensatordielektrikum und eine elektrisch leitfähige Deckelektrode, deren Umrisse jeweils dem in 2 dargestellten Umriss des Kondensators 150 gleichen. Die Deckelektrode des Kondensators 150 wird über Vias angeschlossen, die zu einer oberhalb der Leitbahnlage x liegenden Leitbahnlage x+1 führen. Die Vias werden beispielsweise gemäß dem in 2 dargestellten Raster angeordnet, siehe Vias 152 bis 158 an der Leitbahn 140 bzw. die Vias 160 bis 166 an der Leitbahn 128. Eine andere Möglichkeit der Anordnung der Vias besteht darin, die Vias beispielsweise alternativ oder zusätzlich auch an den Kreuzungspunkten der Leitbahnen 120 bis 128 bzw. 140 bis 148 anzuordnen.

Die Vias 158 bis 166 führen im Ausführungsbeispiel zu einer oberen netzförmigen Leitstruktur, die den gleichen Umriss wie die in der Leitbahnebene liegende Leitstruktur aus den Leitbahnen 120 bis 128 bzw. 140 bis 148 hat. Der besseren Übersicht ist die obere Netzstruktur in 2 jedoch nicht dargestellt.

In 2 ist außerdem die Lage eines Querschnittes A-A' zu sehen, der im Winkel von 90° zu einer nicht dargestellten Oberfläche eines Halbleitersubstrats der integrierten Schaltungsanordnung 110 liegt. Der Aufbau der integrierten Schaltungsanordnung 110 am Querschnitt A-A' wird unten an Hand der 3 näher erläutert.

Auch bei der an Hand der 2 gezeigten Anordnung des Kondensator 150 zwischen einem Netz aus Leitbahnen lässt sich die Kapazität des Kondensators bei gleichbleibendem Umriss im Vergleich zu einem ebenen Kondensator bspw. um den Faktor 2 erhöhen, weil die Seitenwände der Leitstrukturen die Fläche des Kondensators erhöhen. Im Vergleich zu der an Hand der 1 erläuterten Anordnung lässt sich der sogenannte Serienwiderstand der Bodenelektrode und der Deckelektrode des Kondensators 150 verringern. Zum Erzeugen eines Dielektrikums mit gleichmäßiger Schichtdicke werden die an Hand der 1 genannten Verfahren eingesetzt.

3 zeigt den Querschnitt A-A' durch die Schaltungsanordnung 110. Die Schaltungsanordnung 110 enthält ein nicht dargestelltes einkristallines Halbleitersubstrat, beispielsweise ein Siliziumsubstrat. Im Substrat wird in vorhergehenden Schritten eine Vielzahl von elektronischen Halbleiterbauelementen angeordnet, beispielsweise Feldeffekttransistoren. Nach der Fertigung der Halbleiterbauelemente und gegebenenfalls weiterer Kontakt-, Leitbahn- bzw. Vialagen wurde mit Hilfe der Damaszener-Technik eine Leitbahnlage 200 erzeugt, die auch als Leitbahnebene met x-1 bezeichnet wird, wobei x eine natürliche Zahl zur Bezeichnung der Bezugsleitbahnlage ist, in der Leitstrukturen angeordnet sind, zwischen denen der Kondensator 150 liegt und die zur Erzeugung der Unebenheit dient.

Nach der Herstellung der Leitbahnlage 200 wurde eine Vialage 202 erzeugt, die eine Vielzahl nicht dargestellter Vias enthält, die in einem Lagendielektrikum 204 eingebettet sind.

Nach einem Planarisierungsschritt zum Planarisieren der Vialage 202 bzw. via x-1 wurde optional eine Ätzstoppschicht 205 direkt auf der darunter liegenden Vialage 202 abgeschieden, beispielsweise aus Siliziumnitrid. Während Leitbahnlagen bzw. Vialagen eine Schichtdicke im Bereich von typischerweise 100 nm bis 500 nm oder größer haben, hat die Ätzstoppschicht 205 eine Schichtdicke im Bereich von beispielsweise 5 nm bis 50 nm.

Nach dem Abscheiden der Ätzstoppschicht 205 wurde für eine Leitbahnlage 206 eine Isolierschicht 207 abgeschieden, die beispielsweise aus Siliziumdioxid oder aus einem Material mit einer relativen Dielektrizitätskonstante von z.B. kleiner als 3,9 oder sogar kleiner als 3 besteht. Außerhalb des in 3 dargestellten Bereichs der Schicht 207 sowie innerhalb des in 3 dargestellten Bereichs wurden mit Hilfe eines fotolithografischen Verfahrens Aussparungen für Leitbahnen erzeugt. Anschließend wurden Kupferleitbahnen mit Hilfe eines elektrolytischen Abscheideverfahrens in an sich bekannter Weise erzeugt, wobei auch die Leitbahnen 140 bis 148 erzeugt worden sind. In den Figuren sind Barrierematerialien der Kupferleitstrukturen nicht dargestellt. Jedoch sind solche Barrierematerialien vorhanden, falls eine Kupferdiffusion in umliegende Dielektrikum verhindert werden muss.

Mit Hilfe eines Planarisierungsschritts, z.B. durch CMP (Chemical Metal Polishing), wurde die Leitbahnlage 206 anschließend planarisiert.

Mit Hilfe eines weiteren fotolithografischen Verfahrens wurde anschließend in der Isolierschicht 207 die Aussparung 149 erzeugt, wobei auf der Ätzstoppschicht 205 gestoppt worden ist, so dass aus Zwischenräumen zwischen den Leitbahnen 140 bis 148 Material der Isolierschicht 207 entfernt wird. In folgenden Verfahrensschritten wurden unmittelbar aneinandergrenzend abgeschieden:

  • – eine Bodenelektrode 208,
  • – ein Kondensatordielektrikum 209, und
  • – eine Deckelektrode 210.

Bezüglich der Materialien für die Bodenelektrode 208, für das Kondensatordielektrikum 209 und für die Deckelektrode 210 wird auf die in der Beschreibungseinleitung genannten Materialien und Schichtdicken verwiesen. Die Bodenelektrode 208, das Kondensatordielektrikum 209 und die Deckelektrode 210 haben entlang des in der 3 dargestellten Querschnittes A-A' jeweils einen mäanderförmigen bzw. gewellten Verlauf.

In einem folgenden Verfahrensschritt wird mit Hilfe eines weiteren fotolithografischen Verfahrens der Umriss des Kondensators 150 festgelegt, wobei die Bodenelektrode 208, das Kondensatordielektrikum 209 und die Deckelektrode 210 strukturiert werden. Bei einem Ätzschritt zur Strukturierung des Kondensators 150 wird beispielsweise auf der Ätzstoppschicht 205 gestoppt. Die Bodenelektrode 208, das Kondensatordielektrikum 209 und die Deckelektrode 210 des Kondensators 150 liegen am Rand des Kondensators 150 parallel zu einem Substrat der Schaltungsanordnung 110.

In einem folgenden Verfahrensschritt wird dielektrisches Material 232 für eine Vialage 211 und für eine Leitbahnlage 230 abgeschieden, wobei auch die Aussparung 149 gefüllt wird, siehe Isoliermaterial 234, 235, 236 bzw. 237 zwischen den Leitbahnen 140, 142 usw. So liegt bspw. der Isolierbereich 234 zwischen zwei dem Kondensatordielektrikum abgewandten Flächen der Deckelektrode 210, wobei die Flächen jeweils nach oben hin durch eine vorspringende bzw. konkave Kante des Kondensators 150b bzw. genauer der Deckelektrode 210 und nach unten hin durch eine zurückgesetzte bzw. konvexe Kante des Kondensators 150b bzw. der Deckelektrode 210 begrenzt sind. Das Isoliermaterial 232 wird anschließend beispielsweise mit Hilfe eines CMP-Verfahrens planarisiert. Die Leitstrukturen in der Vialage 211 sowie in der Leitbahnlage 230 werden anschließend mit Hilfe eines dualen Damaszener-Verfahrens erzeugt. Dabei werden neben dem Via 158 auch Vias 212, 214, 216 und 218 erzeugt, die zur Leitbahn 142, 144, 146 bzw. 148 führen. Oberhalb der Vias 158, 212 bis 218 werden bei diesem Damaszener-Verfahren auch in y-Richtung verlaufende Leitbahnen 240, 242, 244, 246 und 248 des Leitbahnnetzes zum Anschluss der Deckelektrode des Kondensators 150 in der Leitbahnlage 230 erzeugt, die auch als Leitbahnlage x+1 bezeichnet wird.

Bei einem anderen Ausführungsbeispiel werden die Vialage 211 und die Leitbahnlage 230 jeweils mit einem einfachen Damaszener-Verfahren hergestellt. Bei einem weiteren Ausführungsbeispiel wird die Ätzstoppschicht 205 nicht verwendet, in diesem Fall wird beim Ätzen der Aussparung 149 beispielsweise zwischen den Leitbahnen 140, 142 usw. gestoppt. Alternativ wird etwas in die Vialage 202 hineingeätzt, beispielsweise um eine Tiefe von weniger als 50 nm.

Die Ätzstoppschicht 205 gewährleistet jedoch eine sehr maßhaltige Herstellung des Kondensators 150 und damit einen Kapazitätswert, der innerhalb enger Toleranzen gefertigt werden kann. Nach der Herstellung des Kondensators 150 liegt außerdem eine planare Oberfläche in der Schaltungsanordnung 110 vor, die zum Herstellen weiterer Metallisierungslagen genutzt werden kann. Alternativ ist jedoch die Metallisierungslage 230 die oberste Metallisierungslage.

4 zeigt eine Schaltungsanordnung 110b, die ähnlich wie die Schaltungsanordnung 110 aufgebaut ist. Bezugszeichen von Bestandteilen der Schaltungsanordnung 110b, die Bestandteilen der Schaltungsanordnung 110 entsprechen, wurde in 4 der Kleinbuchstabe "b" nachgestellt. Diese Bestandteile werden im Folgenden nur ausnahmsweise noch einmal erläutert. Im Übrigen wird jedoch auf die Ausführungen zu 3 verwiesen. So enthält die Schaltungsanordnung 110b:

  • – eine Leitbahnlage 200b,
  • – eine Vialage 202b mit einer Isolierschicht 204b,
  • – eine Leitbahnlage 206b, in der Leitbahnen 140b bis 148b angeordnet sind, und die eine Isolierschicht 207b enthält,
  • – eine Vialage 211b,
  • – eine Leitbahnlage 230b,
  • – einen MIM-Kondensator 150b mit einer Bodenelektrode 208b, einem Kondensatordielektrikum 209b und einer Deckelektrode 210b,
  • – Vias 158b, 212b bis 218b,
  • – Leitbahnen 240b bis 248b, und
  • – Isoliermaterial 234b bis 237b zwischen den Leitbahnen 140b bis 148b.

Beim Herstellen der Schaltungsanordnung 110b wird wie folgt vorgegangen:

  • – Herstellung bis zur Leitbahnlage 206b, wie oben an Hand der 3 für die Leitbahnlage 206 erläutert, wobei jedoch keine der Ätzstoppschicht 205 entsprechende Ätzstoppschicht aufgebracht wird,
  • – Aufbringen einer Isolierschicht 300 für die Vialage 211b,
  • – danach fotolithografisches Verfahren zum Festlegen einer Aussparung 302 für den Kondensator 150b,
  • – Erzeugen der Aussparung 302, wobei in der Isolierschicht 204b gestoppt wird, beispielsweise mit einer Überätzung kleiner als 50 nm oder kleiner als 200 nm, so dass die Isolierschicht 204b nicht vollständig durchätzt wird. Auf Grund des Überätzens liegt bspw. der Isolierbereich 234 zwischen zwei dem Kondensatordielektrikum abgewandten Flächen der Bodenelektrode 208b, wobei die Flächen jeweils nach oben hin durch eine zurückgesetzte Kante des Kondensators 150b bzw. genauer der Bodenelektrode 208b und nach unten hin durch eine vorspringende Kante des Kondensators 150b begrenzt sind. Die beiden Flächen schließen außerdem die Leitbahn 140b ein.
  • – Aufbringen der Bodenelektrode 208b, z.B. aus Titannitrid, des Kondensatordielektrikums 209b, z.B. Siliziumnitrid, und der Deckelektrode 210b, z.B. aus Titannitrid,
  • – Aufbringen von Isoliermaterial 304 mit einer Schichtdicke, die mindestens der Dicke der Metallisierungslage 206b plus der Dicke der Vialage 211b plus einer Reservedicke entspricht, wobei Isolierbereich 233, 243b bis 237b und 238 entstehen,
  • – Planarisieren, wobei das Isoliermaterial 304, das Material für die Deckelektrode 210b, das Kondensatordielektrikum 209b und die Bodenelektrode 208b außerhalb der Aussparung 302 entfernt werden,
  • – Aufbringen des Isoliermaterials für die Leitbahnlage 230b, und
  • – Herstellen der Leitstrukturen in der Leitbahnlage 230b und in der Vialage 211b mit einem dualen Damaszener-Verfahren.

Alternativ werden die Vias in der Vialage 211b mit einem einfachen Damaszener-Verfahren hergestellt. Anschließend werden auch die Leitbahnen der Leitbahnlage 230b mit einem einfachen Damaszener-Verfahren hergestellt.

Bei einem anderen Ausführungsbeispiel wird auch bei der Herstellung der Schaltungsanordnung 110b eine der Ätzstoppschicht 205 entsprechende Ätzstoppschicht zwischen der Vialage 202b und der Leitbahnlage 206b verwendet, so dass keine Isolierbereiche 250b bis 258b entstehen.

Bei der Herstellung der Schaltungsanordnung 110b wird zur Herstellung des Kondensators 150b im Vergleich zur Herstellung des Kondensators 150 nur ein zusätzlicher fotolithografischer Schritt benötigt, nämlich zur Erzeugung der Aussparung 302. Jedoch ist der Planarisierungsschritt zum Planarisieren des Kondensators 150b besonders sorgfältig auszuführen, um Kurzschlüsse zwischen der Bodenelektrode 208b und der Deckelektrode 210b zu vermeiden. Beispielsweise muss das Kondensatordielektrikum 209b entsprechend dick ausgebildet werden.

Aufgrund der Strukturierung des Kondensators 150b mit Hilfe eines Planarisierungsschrittes entstehen auch am Rand des Kondensators 150b Isolierbereiche 233 und 238, die in Vertiefungen angeordnet sind, die durch die Deckelektrode 210b gebildet werden. Aufgrund der Überätzung bei der Herstellung der Aussparung 302 werden in der Isolierschicht 204b Isolierbereiche 250 bis 258 bzw. Vorsprünge erzeugt, die unterhalb der Leitbahnen 140b bis 148b liegen. Nach der Herstellung des Kondensators 150b werden diese Bereiche lateral von Abschnitten der Bodenelektrode 208b begrenzt. Durch das Überätzen wird die Kapazität des Kondensators 150b bei gleichbleibendem Umriss nochmals vergrößert.

5 zeigt eine Schaltungsanordnung 110c, die eine Vielzahl von Bestandteilen enthält, die Bestandteilen der Schaltungsanordnung 110 bzw. 110b entsprechen. Bezugszeichen dieser Bestandteile wird zur Unterscheidung der Kleinbuchstabe "c" angefügt bzw. es wird der Kleinbuchstabe "b" durch den Kleinbuchstaben "c" ersetzt. Diese Bestandteile werden im Folgenden nicht noch einmal erläutert, so dass auf die Erläuterungen zur 3 bzw. zur 4 verwiesen wird. Insbesondere sind die folgenden Bestandteile betroffen:

  • – eine Vialage 202c bzw. via x-1,
  • – Isolierbereiche 250c bis 258c in der Vialage 202c,
  • – eine Leitbahnlage 206c bzw. met x mit Leitbahnen 140c bis 148c,
  • – ein Kondensator 150c mit einer Bodenelektrode 208c, einem Kondensatordielektrikum 209c und einer Deckelektrode 210c,
  • – eine Vialage 211c bzw. via x mit Vias 158c, 212c bis 218c,
  • – eine Leitbahnlage 230c mit Leitbahnen 240c bis 248c.

Bis zur Herstellung einer der Metallisierungslage 200 bzw. 200b entsprechenden Metallisierungslage 352 mit einer Isolierschicht 354 wird wie oben an Hand der 3 und 4 erläutert, vorgegangen. Die Leitbahnlage 352 enthält eine Isolierschicht 354. Danach werden die folgenden Verfahrensschritte ausgeführt:

  • – es wird eine optionale Ätzstoppschicht 201c direkt auf der darunter liegenden Leitbahnlage 352 aufgebracht, beispielsweise eine Siliziumnitridschicht,
  • – die Vialage 202c und die Leitbahnlage 206c werden mit einem dualen Damaszener-Verfahren hergestellt, wobei Isoliermaterial 356 für beide Lagen aufgebracht wird, und wobei die Leitbahnen 140c bis 148c entstehen,
  • – danach erstes fotolithografisches Verfahren zur Erzeugung einer Aussparung 360 für den Kondensator 150c,
  • – Ätzen der Aussparung 360, wobei die Leitbahnen 140c bis 148c als Hartmaske dienen und wobei bis zur Ätzstoppschicht 201c geätzt wird. Dadurch entstehen unterhalb der Leitbahnen 140c bis 148c voneinander getrennte Isolierbereiche 250c bis 258c,
  • – Abscheidung der Bodenelektrode 208c, des Kondensatordielektrikums 209c und der Deckelektrode 210c, wobei bezüglich der Materialien und der Schichtdicken auf die Beschreibungseinleitung bzw. die 3 und 4 verwiesen wird,
  • – zweites fotolithografisches Verfahren zum Strukturieren des Kondensators 150c, wobei auf die Ausführungen zu 3 verwiesen wird,
  • – Abscheidung eines Isoliermaterials 358, z.B. eines Oxids, insbesondere Siliziumdioxid, mit einer Dicke, die sich aus der Dicke des dielektrischen Materials für die Vialage 202c, für die Leitbahnlage 206c, für die Vialage 211c und für die Metallisierungslage 230c ergibt. Gegebenenfalls wird auch noch eine Planarisierungsreserve vorgesehen,
  • – Planarisieren des Isoliermaterials 358 bis zu einer Dicke, die der Dicke der Vialage 211c und der Leitbahnlage 230c außerhalb des Kondensators 150c entspricht,
  • – Herstellen der Leitstrukturen für die Vialage 211c und für die Leitbahnlage 230c mit einem dualen Damaszener-Verfahren, wobei unter anderem die Vias 158c, 212c bis 218c sowie die Leitbahnen 240c bis 248c erzeugt werden.

Im Ausführungsbeispiel hat der Kondensator 150c eine um den Faktor 3 größere Kapazität als ein vergleichbarer planarer Kondensator mit dem gleichen Umriss, wenn vorausgesetzt wird, dass die Höhe der Vialage 202c und der Leitbahnlage 206c gleich einer minimalen Breite der Leitbahnen 140c bis 148c sowie gleich dem Zwischenraum zwischen diesen Leitbahnen ist.

Bei anderen Ausführungsbeispielen wird die Aussparung 360 noch tiefer geätzt, d.h. durch noch mehr Metallisierungslagen, um die Kapazität des Kondensators 150c bei gleichem Umriss weiter zu erhöhen.

6 zeigt eine Schaltungsanordnung 110d, die bis auf die im Folgenden erläuterten Unterschiede der Schaltungsanordnung 110c entspricht:

  • – vor dem Erzeugen einer der Aussparung 360 entsprechenden Aussparung 380 wird auf die bereits fertiggestellte Leitbahnlage 206d eine Isolierschicht 358d für die Vialage 211d aufgebracht,
  • – danach wird nur ein zusätzliches fotolithografisches Verfahren zur Herstellung des Kondensators 150d durchgeführt, wobei die Aussparung 380 erzeugt wird, die sich bis zu einer der Ätzstoppschicht 201c entsprechenden Ätzstoppschicht 201d durch die Vialage 211d, durch die Leitbahnlage 206d und durch die Vialage 202d hindurch erstreckt,
  • – anschließend werden die Bodenelektrode 208d, das Kondensatordielektrikum 209d und die Deckelektrode 210d des Kondensators 150d abgeschieden, beispielsweise eine Schichtfolge Titannitrid, Siliziumnitrid, Titannitrid,
  • – es wird ein Isoliermaterial 370 abgeschieden, das auch die Isolierbereiche 233d bis 238d in dem durch die Deckelektrode 210d des Kondensators 150d gebildeten Vertiefungen bildet. Die Dicke des Isoliermaterials 370 ergibt sich beispielsweise aus der Summe der Dicke der Vialage 202d, der Dicke der Leitbahnlage 206d und der Dicke der Vialage 211d plus gegebenenfalls einer Reserve für das Planarisieren.
  • – Es wird ein Planarisierungsschritt durchgeführt, um das Isoliermaterial 370, das Material der Bodenelektrode 208d, das Kondensatordielektrikum 209d und das Material der Deckelektrode 210d außerhalb der Aussparung 380 zu entfernen,
  • – es wird ein Isoliermaterial 372 für die Leitbahnlage 230d abgeschieden, und
  • – die Vialage 211d und die Leitbahnlage 230d werden beispielsweise mit Hilfe eines dualen Damaszener-Verfahrens strukturiert.

Bei dem Verfahren gemäß 6 ergibt sich ein sehr maßhaltiger Kondensator 150d mit nur einem zusätzlichen fotolithografischen Schritt. Die Kapazität lässt sich im Vergleich zu einem planaren Kondensator gleichen Umrisses um den Faktor 3 erhöhen.

7 zeigt eine Schaltungsanordnung 110e, die bis auf die im Folgenden erläuterten Unterschiede eine Vielzahl von Bestandteilen enthält, die bereits an Hand der 6, d.h. der Schaltungsanordnung 110d erläutert worden sind. Diese Bestandteile werden nicht noch einmal erläutert. Zur Unterscheidung enthalten die Bezugszeichen dieser Bestandteile jedoch an Stelle des nachgestellten Kleinbuchstabens "d" den Kleinbuchstaben "e". Eine der Deckelektrode 210d entsprechende dünne Deckelektrode ist bei dem Kondensator 150e optional vorhanden oder nicht vorhanden, weil eine der Aussparung 380 entsprechende Aussparung 400 nicht mit Isoliermaterial sondern vollständig mit Kupfer bzw. einer Kupferlegierung gefüllt wird. Demzufolge tritt auch an die Stelle des Isoliermaterials 233d bis 238d Material in Kupferbereichen 410 bis 420, das mit dem Material der Leitbahn 140e bis 148e verzahnt ist. Die Aussparung 400 durchdringt außerdem auch eine der Leitbahnlage 230d entsprechende Leitbahnlage 230e, so dass sich auch die Ränder der Bodenelektrode 208e, des Kondensatordielektrikums 209e und gegebenenfalls eine zusätzliche Deckelektrode des Kondensators 150e durch die Leitbahnlage 230e am Rand der Aussparung 400 erstrecken.

Beim Herstellen der Schaltungsanordnung 110e wird wie folgt vorgegangen:

  • – bekannte Damaszener-Verfahren bis zur Herstellung der Leitbahnlage 352e, die auch als met x-1 bezeichnet wird,
  • – optional Abscheidung einer Ätzstoppschicht 201e,
  • – bekannte Damaszener-Verfahren bis zum Polieren des Kupfers der Leitbahnlage 206e,
  • – Abscheiden des Isoliermaterials für die Vialage 211e und für die Leitbahnlage 230e,
  • – einziger zusätzlicher Fotolithografieschritt zur Erzeugung der Aussparung 400 für den Kondensator 150e, wobei bis zur Ätzstoppschicht 201e geätzt wird,
  • – Abscheiden der Bodenelektrode 208e und des Kondensatordielektrikums 209e,
  • – Lithografie und Ätzen anderer Aussparungen für Leitstrukturen in der Vialage 211e und in der Leitbahnlage 230e,
  • – dann Kupferabscheidung, wobei die Aussparung 400 und auch die anderen Aussparungen bis zur Deckfläche der Metallisierungslage 230e vollständig gefüllt werden,
  • – Planarisieren des abgeschiedenen Kupfers, wobei die Deckelektrode 402 des Kondensators 150e in der Aussparung 400 erzeugt wird. Bei diesem Planarisieren wird auch Material des Kondensatordielektrikums 209e sowie Material der Bodenelektrode 208e des Kondensators 150e außerhalb der Aussparung 400 entfernt, so dass der Kondensator 150e strukturiert ist, und
  • – weitere Herstellung der Schaltungsanordnung 110e gemäß bekannter Verfahren, insbesondere Erzeugen gegebenenfalls weiterer Metallisierungslagen und von äußeren Anschlüssen.

Die Schaltungsanordnung 110e enthält einen Kondensator 150e, der einen geringen Serienwiderstand, einen hohen Gütefaktor und eine verringerte Prozesskomplexität hat. Beim Planarisieren der oberen Elektrode 402 muss ein sogenanntes "Dishing", d.h. eine Aushöhlung des Kupfermaterials 402 in der Aussparung 400 vermieden werden. Beispielsweise lässt sich dies dadurch erreichen, dass eine vorgegebne maximale laterale Breite für den Kondensator 150e bezogen auf seinen Umriss nicht überschritten wird. Jedoch können auch andere Maßnahmen ergriffen werden.

Bei einem anderen Ausführungsbeispiel wird der Kondensator 150e so hergestellt, dass die Vertiefung 400 nur bis in die Leitbahnlage 206e reicht, beispielsweise unter Verwendung einer Ätzstoppschicht zwischen der Vialage 202e und der Leitbahnlage 206e bzw. ohne eine solche Ätzstoppschicht mit einer nur geringen Überätzung von beispielsweise kleiner als 50 nm.

Bei anderen Ausführungsbeispielen, die sich auf Kondensatoren gemäß aller 3 bis 7 beziehen, werden die Aussparungen für den Kondensator auch durch mehr als zwei Metallisierungslagen geätzt, um die Kapazität des Kondensators bei gleichem Umriss und gleichem Dielektrikum weiter zu erhöhen.

Die an Hand der 1 bis 7 erläuterten Verfahren lassen sich im Rahmen von bekannten Damaszener-Verfahren durch nur geringe Abweichungen bzw. mit nur wenigen Zusatzschritten durchführen.

Bei Verwendung von Aluminium oder einer Aluminiumlegierung an Stelle von Kupfer bzw. einer Kupferlegierung entstehen bei weiteren Ausführungsbeispielen die gleichen Strukturen, wie oben an Hand der 1 bis 6 erläutert. Die Herstellungsverfahren sind jedoch mit Rücksicht auf den subtraktiven Prozess zur Strukturierung des Aluminiums abzuwandeln.

Bzgl. der in 3 gezeigten Struktur werden bspw. die folgenden Verfahrensschritte in der angegebenen Reihenfolge durchgeführt:

  • – Herstellung bis via x-1 mit einem herkömmlichen Aluminiumprozess,
  • – Abscheiden einer Aluminiumschicht bzw. Aluminiumlegierungsschicht, im folgenden werden beide Schichten kurz mit Aluschicht bezeichnet,
  • – Strukturieren der Aluschicht, z.B. mit RIE (Reactive Ion Etching), wobei auf der Ätzstoppschicht 205 gestoppt wird,
  • – ganzflächiges Abscheiden des Kondensatorstapels,
  • – Strukturieren des Kondensatorstapels mit einem fotolithografischen Verfahren,
  • – Isoliermaterial für met x und via x Einbringen,
  • – Planarisieren des Isoliermaterials,
  • – Erzeugen von Viafüllungen, z.B. aus Wolfram,
  • – ganzflächige Abscheidung einer weiteren Aluschicht und Strukturierung mit einem subtraktiven Verfahren, z.B. RIE.

Bzgl. der in 4 gezeigten Struktur werden bspw. die folgenden Verfahrensschritte in der angegebenen Reihenfolge durchgeführt:

  • – Herstellung bis via x-1 mit einem herkömmlichen Aluminiumprozess,
  • – Abscheiden einer Aluschicht,
  • – Strukturieren der Aluschicht, z.B. mit RIE (Reactive Ion Etching), wobei das via x-1 Dielektrikum 202b als Ätzstopp verwendet wird, d.h. es wird um bspw. maximal 25 Nanometer überätzt,
  • – Abscheiden des Isoliermaterials für met x und via x,
  • – Planarisieren des Oxids,
  • – Aussparung 302 für den Kondensatorbereich mit einem fotolithografischen Verfahren festlegen, wobei Isoliermaterial aus dem Kondensatorbereich entfernt wird und die Aussparung 302 entsteht, die sich maximal 50 Nanometer in das via x-1 Dielektrikum 202b erstreckt,
  • – ganzflächiges Abscheiden des Kondensatorstapels (Bodenelektrode, Dielektrikum und Deckelektrode),
  • – Abscheiden eines Isoliermaterials zum vollständigen Füllen der Aussparung 302,
  • – Planarisieren, wobei gleichzeitig der Kondensator 150b strukturiert wird.

Bzgl. der 5 gelten die Ausführung zu dem Aluminiumprozess für die 3 bzw. 4, wobei die gleichen Abwandlungen durchzuführen sind, die oben an Hand der 5 für einen Kupferprozess im Vergleich zu den 3 und 4 erläutert worden sind. Insbesondere gilt:

  • – Herstellung bis via x-1 mit einem herkömmlichen Aluminiumprozess,
  • – Abscheiden einer Aluminiumschicht bzw. Aluminiumlegierungsschicht, im folgenden werden beide Schichten kurz mit Aluschicht bezeichnet,
  • – Strukturieren der Aluschicht mit einem fotolithografischen Verfahren und einem Ätzprozess, z.B. mit RIE (Reactive Ion Etching), wobei auf dem via x-1 Dielektrikum 202c gestoppt wird, d.h. es wird bspw. nur um maximal 25 Nanometer in die Schicht via x-1 geätzt wird,
  • – Aussparung 360 für den Kondensator mit einem weiteren fotolithografischen Verfahren festlegen, wobei auf der Ätzstoppschicht 201c gestoppt wird,
  • – ganzflächiges Abscheiden des Kondensatorstapels,
  • – Strukturieren des Kondensatorstapels mit einem fotolithografischen Verfahren,
  • – Isoliermaterial für met x und via x Einbringen,
  • – Planarisieren des Isoliermaterials,
  • – Erzeugen von Viafüllungen, z.B. aus Wolfram,
  • – ganzflächige Abscheidung einer weiteren Aluschicht und Strukturierung mit einem subtraktiven Verfahren, z.B. RIE.

Bzgl. der 6, gelten die Ausführung zu dem Aluminiumprozess für die 3 bzw. 4, wobei die gleichen Abwandlungen durchzuführen sind, die oben an Hand der 6 für einen Kupferprozess erläutert worden sind. Bzgl. der in 6 gezeigten Struktur werden bspw. die folgenden Verfahrensschritte in der angegebenen Reihenfolge durchgeführt:

  • – Herstellung bis via x-1 mit einem herkömmlichen Aluminiumprozess,
  • – Abscheiden einer Aluschicht,
  • – Strukturieren der Aluschicht, z.B. mit RIE (Reactive Ion Etching), wobei das via x-1 Dielektrikum 202d als Ätzstopp verwendet wird, d.h. es wird um bspw. maximal 25 Nanometer überätzt,
  • – Abscheiden des Isoliermaterials für met x und via x,
  • – Planarisieren des Oxids,
  • – Aussparung für den Kondensatorbereich mit einem fotolithografischen Verfahren festlegen, wobei Isoliermaterial aus dem Kondensatorbereich entfernt wird und die Aussparung 380 entsteht, die sich bis zur Ätzstoppschicht 201d erstreckt,
  • – ganzflächiges Abscheiden des Kondensatorstapels (Bodenelektrode, Dielektrikum und Deckelektrode),
  • – Abscheiden eines Isoliermaterials 370 zum vollständigen Füllen der Aussparung 380,
  • – Planarisieren, wobei gleichzeitig der Kondensator 150d strukturiert wird.

Erläutert wurde eine integrierte Schaltungsanordnung, die in einer Leitstrukturlage einen gewellten Kondensator enthält, dessen Oberfläche im Vergleich zu einem ebenen Kondensator vergrößert ist. Der Kondensator ist an seiner Oberseite und/oder an seiner Unterseite mit dielektrischen Bereichen verzahnt, so dass er mit Verfahren hergestellt werden kann, die im Vergleich zu üblichen CMP-Verfahren oder anderen Verfahren zur Herstellung einer Metallisierung kaum verändert werden müssen.

10
Integrierte Schaltungsanordnung
12
Koordinatensystem
14
x-Achse
16
y-Achse
17
z-Achse
20 bis 28
Leitbahn
29
Aussparung
30
Sammelleitbahn
32
Anschlussleitbahn
40
Kondensator
50 bis 58
Via
60 bis 68
Leitbahn
70
Sammelleitbahn
72
Anschlussleitbahn
110 bis 110e
Integrierte Schaltungsanordnung
112
Koordinatensystem
114
x-Achse
116
y-Achse
117
z-Achse
120 bis 128
Leitbahn
130
Sammelleitbahn
132
Anschlussleitbahn
140 bis 148
Leitbahn
149
Aussparung
150
Kondensator
152 bis 156
Via
158 bis 158e
Via
200 bis 200e
Leitbahnlage
201c bis 201d
Ätzstoppschicht
202 bis 202e
Via-Lage
204 bis 204e
Isolierschicht
205
Ätzstoppschicht
206 bis 206e
Leitbahnlage
207 bis 207e
Isolierschicht
208 bis 208e
Bodenelektrode
209 bis 209e
Kondensatordielektrikum
210 bis 210d
Deckelektrode
212 bis 218
Via
230 bis 230e
Leitbahnlage
232 bis 232e
Isoliermaterial
233, 233d
Isolierbereich
238, 238d
Isolierbereich
234 bis 236d
Isolierbereich
240 bis 248e
Leitbahn
250 bis 258e
Isolierbereich
300
Isolierschicht
302
Aussparung
304
Isoliermaterial
350 bis 350e
Substrat
352 bis 352e
Leitbahnlage
354 bis 358
Isolierschicht
360
Aussparung
370
Isolierschicht
380
Aussparung
390 bis 293
Isolierschicht
400
Aussparung
402
Deckelektrode
410 bis 420
Kupferbereich


Anspruch[de]
Integrierte Schaltungsanordnung (10, 110),

mit einem Substrat (200), das mehrere integrierte Halbleiterbauelement enthält,

mit einer Leitstrukturlage, die mehrere Leitstrukturen (140) enthält,

mit einem Kondensator (150), der eine Bodenelektrode (208), ein Kondensatordielektrikum (209) und eine Deckelektrode (210) enthält,

wobei die Bodenelektrode aus einem anderen Material besteht als die Leitstrukturen,

mehrere Leitstrukturen (140) und deren Zwischenräume oder mehrere in einer Leitstruktur (140) enthaltene Aussparungen und diese Leitstruktur (140) bilden eine im Vergleich zu einer ebenen Fläche gleichen Umrisses wie der Kondensator (150) um mindestens 30 Prozent oder um mindestens 50 Prozent vergrößerte unebene Fläche,

der Kondensator (150) ist an der unebenen Fläche angeordnet, und die Bodenelektrode (208) ist zwischen den Leitstrukturen (140) an der vom Kondensatordielektrikum (209) abgewandten Seite angrenzend an ein elektrisch isolierenden Material (205, 204b) angeordnet.
Schaltungsanordnung (10, 110) nach Anspruch 1, dadurch gekennzeichnet, dass an der vom Kondensatordielektrikum (209) abgewandten Seite der Deckelektrode (210) eine Vertiefung vorhanden ist, in der elektrisch isolierendes Material (233, 234) oder elektrisch leitfähiges Material (402) angeordnet ist, oder dass an der vom Kondensatordielektrikum (209) abgewandten Seite der Deckelektrode (210) mehrere solche Vertiefungen vorhanden sind. Schaltungsanordnung (10) nach Anspruch 1 o. 2, dadurch gekennzeichnet, dass an der von dem Kondensatordielektrikum abgewandten Seite der Bodenelektrode (208) ein Vorsprung vorhanden ist, in dem elektrisch leitfähiges Material (410, 412) und elektrisch isolierendes Material angeordnet ist oder dass an der von dem Kondensatordielektrikum abgewandten Seite der Bodenelektrode (208) mehrere solche Vertiefungen vorhanden sind. Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Deckelektrode (210) des Kondensators (150) in den Zwischenräumen oder in den Aussparungen näher an dem Substrat (200) angeordnet ist als die angrenzenden Leitstrukturen (140) bzw. die angrenzenden Bereiche der Leitstruktur (140). Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass am Rand des Kondensators (150) die Bodenelektrode (208) parallel zu einer Oberfläche des Substrats (200) liegt, an der die Halbleiterbauelemente angeordnet sind. Schaltungsanordnung (10, 110) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass am Rand des Kondensators (150b) die Bodenelektrode (208b) quer zu der Oberfläche des Substrats (200b) liegt, an der die Halbleiterbauelemente angeordnet sind, insbesondere im Winkel größer als 45° oder größer als 80°, und/oder die Bodenelektrode in mindestens eine weitere Leitstrukturlage (211) ragt, die substratferner als die erste Leitstrukturlage (206) angeordnet ist, vorzugsweise bis zur Deckfläche der weiteren Leitstrukturlage (211). Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leitstrukturlage (206) weitere Leitstrukturen enthält, die mit lateralem Versatz zu dem Kondensator (150) angeordnet sind. Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bodenelektrode (208) und/oder die Deckelektrode (210) Ruthenium, Titan, Titannitrid, Tantal, Tantalnitrid oder Wolframnitrid enthält oder aus einem dieser Materialien besteht, und/oder dass die Dicke der Bodenelektrode (208) und/oder die Dicke der Deckelektrode (210) im Bereich von 10 nm bis 50 nm liegt. Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Kondensatordielektrikum (209) Siliziumoxid, Siliziumnitrid, Tantaloxid, Aluminiumoxid oder Hafniumoxid enthält oder aus einem dieser Materialien besteht, und/oder dass die Dicke des Kondensatordielektrikums (209) im Bereich von 10 nm bis 100 nm liegt. Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Leitstrukturen (140) eine Dicke haben, die im Bereich von 100 nm bis 2 &mgr;m liegt. Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aspektverhältnis der Leitstrukturen (140) im Bereich von 1:0,3 bis 1:5 liegt. Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Aspektverhältnis der Zwischenräume oder Aussparungen im Bereich von 1:0,3 bis 1:5 liegt. Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Bodenelektrode (208) und vorzugsweise auch die Leitstrukturen (140) an eine dielektrische Schicht (201, 205) angrenzen, deren Material sich vom Material zwischen den Leitstrukturen (140) der Leitstrukturlage (208) unterscheidet, vorzugsweise an eine Siliziumnitridschicht. Verfahren zum Herstellen eines Kondensators (150) in einer Leitbahnlage (206), insbesondere in einer Schaltungsanordnung (10, 110) nach einem der vorhergehenden Ansprüche, mit den Schritten:

Erzeugen einer elektrisch isolierenden Schicht (207), Strukturieren der elektrisch isolierenden Schicht (207), wobei Aussparungen für Leitstrukturen (140) erzeugt werden, Einbringen der Leitstrukturen (140) in die Aussparungen, Planarisieren der eingebrachten Leitstrukturen (140), erneutes Strukturieren der elektrisch isolierenden Schicht (207) unter Erzeugen einer weiteren Aussparung (149) oder mehrerer weiterer Aussparungen im Bereich mindestens einer Leitstruktur (140), wobei der Boden der weiteren Aussparung (149) in oder an einem elektrisch isolierenden Material angeordnet wird,

Einbringen einer elektrisch leitfähigen Bodenelektrodenschicht (208) in die weitere Aussparung (149) oder in die weiteren Aussparungen,

nach dem Einbringen der Bodenelektrodenschicht Einbringen einer elektrisch isolierenden Kondensatordielektrikumschicht (209) in die weitere Aussparung (149) oder in die weiteren Aussparungen,

nach dem Einbringen der Kondensatordielektrikumschicht (209) Einbringen einer elektrisch leitfähigen Deckelektrodenschicht (210, 402) in die weitere Aussparung (148) oder in die weiteren Aussparungen,

Strukturieren der Bodenelektrodenschicht (208), der Kondensatordielektrikumschicht (209) und der Deckelektrodenschicht (210, 420) unter Erzeugen eines Kondensators (150).
Verfahren zum Herstellen eines Kondensators (150) in einer Leitbahnlage (206), insbesondere in einer Schaltungsanordnung (10, 110) nach einem der Ansprüche 1 bis 13, mit den Schritten:

Erzeugen einer elektrisch isolierenden Schicht,

Aufbringen einer elektrisch leitfähigen Schicht auf die elektrisch isolierende Schicht,

Strukturieren der elektrisch leitfähigen Schicht (207), (207) unter Erzeugen einer Aussparung (149) oder mehrerer Aussparungen im Bereich mindestens einer Leitstruktur (140), wobei der Boden der Aussparung (149) in oder an einem elektrisch isolierenden Material angeordnet wird,

Einbringen einer elektrisch leitfähigen Bodenelektrodenschicht (208) in die Aussparung (149) oder in die Aussparungen,

nach dem Einbringen der Bodenelektrodenschicht Einbringen einer elektrisch isolierenden Kondensatordielektrikumsschicht (209) in die Aussparung (149) oder in die Aussparungen,

nach dem Einbringen der Kondensatordielektrikumsschicht (209) Einbringen einer elektrisch leitfähigen Deckelektrodenschicht (210, 402) in die Aussparung (149) oder in die Aussparungen, Strukturieren der Bodenelektrodenschicht (208), der Kondensatordielektrikumsschicht (209) und der Deckelektrodenschicht (210, 420) unter Erzeugen eines Kondensators (150).
Verfahren nach Anspruch 15, gekennzeichnet durch den Schritt:

nach dem Strukturieren der elektrisch leitfähigen Schicht Erzeugen einer weiteren Aussparung (149) oder mehrerer weiterer Aussparungen im Bereich mindestens einer Leitstruktur (140), wobei der Boden der weiteren Aussparung (149) in oder an einem elektrisch isolierenden Material angeordnet wird.
Verfahren nach Anspruch 14 oder 16, dadurch gekennzeichnet, dass beim Erzeugen der weiteren Aussparung (149) oder der weiteren Aussparungen mindestens eine Leitstruktur (140) als Hartmaske zur Strukturierung eines unter der Leitstruktur (140) angeordneten Dielektrikums (204) verwendet wird, vorzugsweise eine Strukturierung in einer Tiefe von mehr als 50 nm oder mehr als 500 nm. Verfahren nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass auf einer Ätzstoppschicht (205, 201) gestoppt wird, die zwischen der mindestens einen Leitstruktur (140) und einem Substrat (200) angeordnet ist, und die ein anderes Material enthält als das Isoliermaterial zwischen den Leitstrukturen (140), oder dass die Bodenelektrodenschicht (208), die Kondensatordielektrikumschicht (209) und die Deckelektrodenschicht (210) mit einem fotolithografischen Verfahren strukturiert werden. Verfahren nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass die Bodenelektrodenschicht (208b), die Kondensatordielektrikumschicht (209b) und die Deckelektrodenschicht (210b) mit einem Planarisierungsverfahren strukturiert werden. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass vor dem erneuten Strukturieren eine weitere elektrisch isolierende Schicht (300) für eine weitere Leitstrukturlage (211b) oder mehrere elektrisch isolierenden Schichten für mehrere weitere Leitstrukturlagen erzeugt werden. Verfahren nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, dass die Bodenelektrode (208) des Kondensators (150) über die Leitstrukturen (140) angeschlossen wird. Verfahren nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, dass die Deckelektrode (210) des Kondensators (150) über Vias (158) angeschlossen wird. Verfahren nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, dass die Deckelektrode des Kondensators (150e) über eine kupferhaltige Leitstruktur angeschlossen wird, die an mindestens 70 % der Fläche der Deckelektrode angrenzt, oder dass die Deckelektrode des Kondensators von einer kupferhaltigen Leitstruktur (402) gebildet wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com