PatentDe  


Dokumentenidentifikation DE102005046398B3 01.03.2007
Titel Signalverarbeitungsschaltung und Verfahren zum Verarbeiten eines HF-Eingangssignals
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Schultheiss, Volker, Graz, AT
Vertreter Schoppe, Zimmermann, Stöckeler & Zinkler, 82049 Pullach
DE-Anmeldedatum 28.09.2005
DE-Aktenzeichen 102005046398
Veröffentlichungstag der Patenterteilung 01.03.2007
Veröffentlichungstag im Patentblatt 01.03.2007
IPC-Hauptklasse H04L 27/14(2006.01)A, F, I, 20061013, B, H, DE
Zusammenfassung Es wird eine Signalverarbeitungsschaltung und ein Verfahren zum Verarbeiten eines HF-Eingangssignals beschrieben mit einer HF-Empfangseinrichtung zum Erzeugen eines ZF-Signals auf einer Zwischenfrequenz aus einem HF-Eingangssignal, einem Frequenzteiler zum Erzeugen eines Signals mit einer gegenüber der Zwischenfrequenz reduzierten Frequenz aus dem ZF-Signal oder einem aus dem ZF-Signal abgeleiteten Signal, und einer Abtasteinrichtung zum Abtasten des Signals mit der reduzierten Frequenz unter Verwendung einer Abtastfrequenz, wobei die Abtastfrequenz kleiner als die doppelte Zwischenfrequenz ist, und wobei der Frequenzteiler die Zwischenfrequenz derart teilt, dass die reduzierte Frequenz und die Abtastfrequenz derart beabstandet sind, dass das Abtasttheorem zumindest für die erste ungeradzahlige Harmonische des Signals mit der reduzierten Frequenz erfüllt ist.

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf eine Signalverarbeitungsschaltung und Verfahren zum Verarbeiten eines HF-Eingangssignals, insbesondere auf eine Signalverarbeitungsschaltung und ein Verfahren, das Teil eines Systems zur Demodulation eines frequenzmodulierten Signals (FM-Signal) ist.

Empfangs-Architekturen für frequenzmodulierte Signale bzw. FM-Signale auf Basis einer Begrenzungsschaltung und unter Verwendung digitaler Frequenzdemodulatoren sind bekannt, bei denen eine Zwischenfrequenz (ZF bzw. IF = Intermediate Frequency) verwendet wird, die in der Nähe der Abtastfrequenz der Empfangs-Architektur liegt. Eine solche Vorgehensweise, bei der die Abtastfrequenz sich nur geringfügig von einer Frequenz eines abzutastenden Signals unterscheidet, wird als Unterabtastung bzw. Sub-Sampling bezeichnet und ist nur in wenigen, ausgewählten Fällen von Frequenzkonstellationen anwendbar. Auf den vorliegenden Fall einer Empfangs-Architektur für frequenzmodulierte Signale, die auf einer Begrenzerschaltung und einer digitalen Frequenz-Demodulatorschaltung basiert, die bei einer Abtastfrequenz in der Nähe der Zwischenfrequenz arbeitet, übertragen bedeutet dies, dass die Schaltung nur bei sehr beschränkten Frequenzkonstellationen in der Zwischenfrequenz und der Abtastfrequenz verwendbar ist.

4 zeigt eine digitale FM-Demodulationsschaltung 800, die das Konzept der Unterabtastung mit einem Verzögerungs- und Multiplikations-FM-Demodulator kombiniert. Eine solche Lösung ist beispielsweise in dem elektronischen Baustein TDA5230 implementiert. Die Schaltung 800 weist hierbei in einem HF-Bereich eine analoge Eingangsschaltung 810 mit einem Eingang 810a für ein HF-Signal und einen Ausgang 810b für ein ZF-Signal auf, wobei HF für Hochfrequenz und ZF für Zwischenfrequenz stehen. Das an dem Ausgang 810b der analogen Eingangsschaltung 810 zur Verfügung gestellte ZF-Signal wird in einem ZF-Bereich der Schaltung 800 einem Eingang eines ZF-Filters 820 zugeführt. Ein Ausgang des ZF-Filters 820 ist mit einem Eingang einer Begrenzerschaltung 830 verbunden. Eine Verbindung, die einen Ausgang der Begrenzerschaltung 830 mit einem Eingang einer Abtasteinrichtung 850, die in 4 auch als Sampler bezeichnet ist, verbindet, trägt somit einen 1-Bit-Datenstrom mit einer Frequenz, die der Zwischenfrequenz des ZF-Signals entspricht. Neben der Abtasteinrichtung 850 umfasst ein Abtast- und digitaler Demodulationsbereich der Signalverarbeitungsschaltung 800 einen sogenannten Zero-IF-Mischer 860 und eine Filter- und Demodulationsschaltung 870 auf. Hierbei ist der Zero-IF-Mischer 860 zwischen den Ausgang der Abtasteinrichtung 850 und einen ersten und zweiten Eingang der Filter- und Demodulationsschaltung 870 geschaltet, die ein nicht-phasenverschobenes Ausgangssignal (I-Pfad) und ein um 90°-verschobenes Ausgangssignal (Q-Pfad) des Zero-IF-Mischers 860 der Filter- und Demodulationsschaltung 870 zur Verfügung stellt. Der Zero-IF-Mischer 860 weist einen ersten internen IQ-Mischer 880-1 und einen zweiten internen IQ-Mischer 880-2, die in Serie geschaltet sind, einen Sinus-Generator 890 und einen numerisch gesteuerten Oszillator 900 (NCO = Numerical Controlled Oscillator) auf. Die Filter- und Demodulationsschaltung 870 weist ein erstes CIC-Filter 910-1 für den I-Pfad und ein zweites CIC-Filter 910-2 für den Q-Pfad als Tiefpassfilter sowie einen Verzögerungs- und Multiplikationsdemodulator 920 auf. Ein Abtast- und digitalen Demodulationsbereich umfasst somit den Abtaster 850, den Zero-IF-Mischer 860 und die Filter- und Demodulationsschaltung 870.

Im weiteren Verlauf wird die Funktionsweise der Signalverarbeitungsschaltung 800 kurz erläutert. Ein dem Eingang 810a der analogen Eingangsschaltung 810 zugeführtes HF-Signal wird durch die Eingangsschaltung 810 in das ZF-Signal mit einer Zwischenfrequenz, die kleiner als die Frequenz des HF-Signals ist, heruntergemischt. Das an dem Ausgang 810b der Eingangsschaltung 810 zur Verfügung gestellte ZF-Signal wird in dem ZF-Bereich der Signalverarbeitungsschaltung 800, also durch das ZF-Filter 820 und die Begrenzerschaltung 830, in ein aus dem ZF-Signal abgeleitetes Signal umgeformt. Das Ausgangssignal des Begrenzers 830 ist in 4 als 1-Bit-Datenstrom@ZF bezeichnet. Dieses Ausgangssignal wird anschließend in der Abtasteinrichtung 850 mit einer Abtastfrequenz fs abgetastet und zur weiteren Verarbeitung dem Zero-IF-Mischer 860 und der Filter- und Demodulationsschaltung 870 zugeführt. Die Abtastfrequenz fs liegt hierbei um einen Faktor k über der Zwischenfrequenz ZF. Die Abtastfrequenz fs und die Zwischenfrequenz erfüllen somit die Beziehung fs = k·ZF.

Wie bereits erwähnt wurde, basiert die Signalverarbeitungsschaltung 800 auf dem Prinzip des Unterabtastungs-Ansatzes bzw. des Sub-Sampling-Ansatzes. Unter Unterabtastung wird in der Technik und in der vorliegenden Anmeldung verstanden, dass die Abtastfrequenz fs kleiner als das Doppelte einer Signalfrequenz bzw. im vorliegenden Fall der Frequenz des ZF-Signals ZF ist, dass also der numerische Faktor k < 2 ist, so dass das Abtasttheorem bzw. das Nyquist-Shannon-Abtasttheorem verletzt ist.

Die beiden IQ-Mischer 880-1 und 880-2 des Zero-IF-Mischers 860 dienen dazu, das Ausgangssignal der Abtasteinrichtung 850 auf Nulllage bezüglich der Frequenz zu mischen. Dem ersten IQ-Mischer 880-1 wird zu diesem Zweck von dem Sinusgenerator 890 eine erste Mischfrequenz zur Verfügung gestellt, die einem Viertel der Abtastfrequenz bzw. Systemfrequenz fs entspricht. Die endgültige Mischung auf Nulllage wird mit dem zweiten IQ-Mischer 880-2 erreicht, dem eine zweite Mischfrequenz von dem numerisch gesteuerten Oszillator 900 zur Verfügung gestellt wird. In der Filter- und Demodulationsschaltung 870 werden die beiden Ausgangssignale des Zero-IF-Mischers 860 von den beiden CIC-Filtern 910-1 und 910-2 gefiltert. In dem Verzögerungs- und Multiplikationsdemodulator 920 erfolgt dann die Demodulation.

Aufgrund der Tatsache, dass ein Rechtecksignal neben der Grundschwingung auch alle ungeradzahligen Harmonischen bzw. Oberwellen aufweist, faltet die Abtastfunktion die durch die Abtasteinrichtung 850 bewirkt wird, die Grundwelle mit allen ungeradzahligen Harmonischen des Ausgangssignals der Begrenzerschaltung 830.

Diese Methode, also die Methode der Unterabtastung, funktioniert nur in besonderen Ausnahmefällen, wenn eine besondere Beziehung zwischen der Abtastfrequenz der Abtasteinrichtung 850 und der Signalfrequenz, also im vorliegenden Fall der Frequenz des digitalen ZF-Signals fIF, erfüllt ist, denn nur in diesem Fall ein ausreichender Abstand im Frequenzraum zwischen der Grundwelle und den höheren Harmonischen nach der Faltung, die eine Folge des Abtastvorgangs ist, eingehalten werden kann.

Über einen großen Bereich von Abtastfrequenzen und Zwischenfrequenzen treten besondere Beziehungen zwischen der Abtastfrequenz und der Zwischenfrequenz auf. In diesem Fall kann es dazu kommen, dass die höheren Harmonischen des digitalen ZF-Signals nach dem Abtasten im Frequenzraum sehr nahe an die Fundamentalwelle heranrücken bzw. im schlimmsten Fall sogar die gleiche Frequenz aufweisen. Dies kann, beispielsweise im Rahmen einer FSK-Signaldetektion (Frequency Shift Keying) zu einer schweren Störung der folgenden Demodulation des Signals und daher zu einer hohen Bitfehlerrate führen. Der Empfang eines Datenstroms kann daher sogar vollständig unmöglich gemacht werden.

5 zeigt eine Frequenzverteilung bzw. einen Frequenzplan von in der Schaltung von 4 auftretenden Signalen. 5a zeigt hierbei die Frequenzverteilung des ZF-Signals am Ausgang der Begrenzerschaltung bzw. am Ausgang des Begrenzers 830. Im Folgenden wird das Signal in 5 am Ausgang des Begrenzers 830 auch als LIM bezeichnet. 5b zeigt die Frequenzverteilung der Abtastfunktion. 5c zeigt die Frequenzverteilung, die sich durch die bei dem Abtasten ergebende Faltung des Signals LIM mit der Abtastfunktion (Abtast-FKT) ergibt. 5d zeigt die Frequenzverteilung eines Signals, das der Sinus-Generator 890 dem ersten internen Mischer 880-1 des Zero-IF-Mischers 860 zur Verfügung stellt. Dieses Signal weist eine Frequenz auf, die einem Viertel der Abtastfrequenz fs entspricht. 5e zeigt die Frequenzverteilung eines Signals an einem Ausgang des ersten internen Mischers 880-1 des Zero-IF-Mischers 860, wobei die Frequenzverteilung eine Folge einer mathematischen Faltung des Signals am Ausgang der Abtasteinrichtung 850 und einer Multiplikation des Signals des Sinus-Generators 890 mit der Frequenz fs/4 ist.

Mit anderen Worten zeigt 5 die Frequenzverteilung bzw. den Frequenzplan der Fundamentalwelle und der dritten Harmonischen, die die erste ungerade Harmonische des digitalen ZF-Signals darstellt, nach dem Abtasten und dem Mischen in der ersten Stufe des Zero-IF-Mischers 860. Die fünf Frequenzachsen der bis sind identisch skaliert und ohne Verschiebungen gegeneinander dargestellt. Sowohl die Positionen wie auch Abstände auf der Frequenzachse können so durch vertikale Verschiebung zwischen den Teilabbildungen transferiert werden. Mit anderen Worten sind die Abstände zwischen der dritten Harmonischen bzw. der ersten ungeraden Harmonischen und der fundamentalen Welle in Bezug zu der Abtastfrequenz und der Zwischenfrequenz des ZF-Signals definiert.

Aufgrund der Faltung der Abtastfunktion, die in 5 als Abtast-FKT bezeichnet ist, und des ZF-Signals ergibt sich die in 5c gezeigten Frequenzverteilung des Signals an dem Ausgang der Abtasteinrichtung 850. Im Fall der Unterabtastung, wie sie hier angewendet wird, weist die Frequenzverteilung am Ausgang der Abtasteinrichtung 850 beispielsweise einen Beitrag bei einer Frequenz (fs – Zf), der von dem Beitrag des digitalen ZF-Signals bei der Frequenz Zf und dem Beitrag der Abtastfunktion bei der Frequenz fs herrührt, und einen Beitrag bei der Frequenz (3Zf – 2fs), der von der ersten ungeraden Harmonischen des digitalen ZF-Signals mit einer Frequenz 3Zf und dem Beitrag der Abtastfunktion bei einer Frequenz von 2fs herrührt. Diese beiden Beiträge in der Frequenzverteilung des Signals am Ausgang der Abtasteinrichtung 850 sind in 5c mit dem Bezugszeichen 950 markiert, da sie einen kritischen Bereich im Frequenzband für die der Abtastung folgende Demodulation des Signals im Rahmen einer FSK-Signaldetektion (Frequency Shift Keying) darstellt, da die Zwischenfrequenz und die Abtastfrequenz in einem kritischen Bereich zusammentreffen. Wie bereits weiter oben erläutert wurde, kann es aufgrund des geringen Abstandes der beiden Beiträge zu schweren Störungen in der dem Abtasten folgenden Demodulation kommen, die letztendlich zu einer hohen Bitfehlerrate führen können.

Frühere Lösungen resultieren in einem sehr hohen Hardware- und Entwicklungsaufwand, der sich in einem hohen Platzbedarf auf einem Chip und in einer hohen Leistungsaufnahme niederschlägt.

Die US 4,772,853 bezieht sich auf einen digitalen Vezögerungs-FM-Demodulator mit gefilterten Rausch-Störsignalen. Audio-Schwebungstöne, die durch ein Abtasten einer Rechteckwelle in einem digitalen Quadratur-FM-Demodulator erzeugt werden, werden durch ein Addieren eines gefilterten zufälligen Rauschens oder eines Störsignals zu dem zu demodulierenden Signal reduziert, um die Breite aufeinanderfolgender Pulse in der Rechteckwelle zufällig zu variieren. Die Filterung des zufälligen Rauschens verhindert ein Durchschleifen des Rauschens, was zu einer Verringerung der Qualität des demodulierten Signals führen würde. Die Schaltung zur Verarbeitung eines sinusförmigen FM-Eingangssignals beinhaltet so insbesondere einen Frequenzteiler, einen Taktgeber und eine Vezögerungs-Schieberegisterschaltung zum Abtasten des FM-Eingangsignals.

Ausgehend von diesem Stand der Technik besteht die Aufgabe der vorliegenden Erfindung darin, ein verbessertes Konzept zum Verarbeiten eines HF-Eingangssignals zu schaffen, wobei dieses Konzept zu einer geringeren Bitfehlerrate führen soll.

Diese Aufgabe wird durch eine Signalverarbeitungsschaltung gemäß Anspruch 1, durch ein Verfahren zum Verarbeiten eines HF-Eingangssignals gemäß Anspruch 11 und durch ein Computer-Programm gemäß Anspruch 17 gelöst.

Die erfindungsgemäße Signalverarbeitungsschaltung weist eine HF-Empfangseinrichtung zum Erzeugen eines ZF-Signals auf einer Zwischenfrequenz aus einem HF-Eingangssignal, einen Frequenzteiler zum Erzeugen eines Signals mit einer gegenüber der Zwischenfrequenz reduzierten Frequenz aus dem ZF-Signal oder einem aus dem ZF-Signal abgeleiteten Signal, und einer Abtasteinrichtung zum Abtasten des Signals mit der reduzierten Frequenz unter Verwendung einer Abtastfrequenz, wobei die Abtastfrequenz kleiner als die doppelte Zwischenfrequenz ist und wobei der Frequenzteiler die Zwischenfrequenz derart teilt, dass die reduzierte Frequenz und die Abtastfrequenz derart beabstandet sind, dass das Abtasttheorem zumindest für die erste ungeradzahlige Harmonische des Signals mit der reduzierten Frequenz erfüllt ist.

Das erfindungsgemäße Verfahren zum Verarbeiten eines HF-Eingangssignals weist einen Schritt des Erzeugens eines ZF-Signals, das eine Zwischenfrequenz aufweist, aus dem HF-Eingangssignal, einen Schritt des Erzeugens eines Signals mit einer gegenüber der Zwischenfrequenz reduzierten Frequenz aus dem ZF-Signal oder einem aus dem ZF-Signal abgeleiteten Signal und einem Schritt des Abtastens des Signals mit der reduzierten Frequenz unter Verwendung einer Abtastfrequenz, wobei die Abtastfrequenz kleiner als die doppelte Zwischenfrequenz ist und wobei das Signal mit der reduzierten Frequenz so erzeugt wird, dass die reduzierte Frequenz und die Abtastfrequenz derart beabstandet sind, dass das Abtasttheorem zumindest für die erste ungeradzahlige Harmonische des Signals mit der reduzierten Frequenz erfüllt ist.

Die vorliegende Erfindung eignet sich insbesondere zur Anwendung auf dem Gebiet des digitalen FM-Demodulator-Konzeptes (FM = Frequenzmodulation). Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass im Falle einer Empfängerarchitektur für frequenzmodulierte Signale (FM-Signale) auf Basis eines digitalen Frequenzdemodulators, der bei einer Abtastfrequenz in der Nähe einer Zwischenfrequenz (ZF, IF = Intermediate Frequency) eines ZF-Signals arbeitet, eine geringe Bitfehlerrate erreicht werden kann, wenn die Zwischenfrequenz vor dem Abtaster durch Verwendung eines Frequenzteilers, insbesondere eines asynchronen Frequenzteilers herunterskaliert wird. Durch die Verwendung des Frequenzteilers und der Reduzierung der Zwischenfrequenz ist es so möglich, einen 1-Bit-Analog/Digital-Konverter als Abtaster zu verwenden. Das Herunterteilen der Zwischenfrequenz auf eine Frequenz mit einer gegenüber der Zwischenfrequenz reduzierter Frequenz führt dazu, dass auch im Falle einer Unterabtastung das Abtasttheorem bzw. das Nyquist-Shannon-Abtasttheorem nicht für solche höheren Harmonischen verletzt wird, die einen signifikanten Beitrag zu einem Signal mit der gegenüber der Zwischenfrequenz reduzierten Frequenz liefern. Mit anderen Worten, in diesem Fall verursacht die Abtastung mit einer Abtastfrequenz bzw. Systemfrequenz keine Verletzung des Abtasttheorems für höhere Harmonische.

Der Kerngedanke der vorliegenden Erfindung, die Teilung der Frequenz des abzutastenden Signals mit Hilfe eines Frequenzteilers, insbesondere eines asynchronen Frequenzteilers, ermöglicht es so, eine auf dem Ansatz der Unterabtastung basierende Architektur, die normalerweise nur bei einer eingeschränkten Frequenzkonstellation der Abtastfrequenz und der Frequenz des abzutastenden Signals bzw. des ZF-Signals anwendbar ist, flexibel einzusetzen.

Gerade im Fall, dass das abzutastende Signal von einer Begrenzerschaltung erzeugt oder geformt wird, so dass neben der Fundamentalwelle bzw. Grundwelle (Fundamental Wave) auch alle ungeradzahligen Harmonischen bzw. Oberwellen im Frequenzspektrum bzw. der Frequenzverteilung des abzutastenden Signals vorhanden sind, bietet die Verwendung eines Frequenzteilers und damit das Herunterteilen der Frequenz des abzutastenden Signals bzw. des ZF-Signals auf eine gegenüber der Zwischenfrequenz reduzierten Frequenz die Möglichkeit, dass auch für die höheren Harmonischen, deren Beitrag signifikant ist, das Abtasttheorem nicht verletzt wird. Im Frequenzraum ergeben sich so in der Frequenzverteilung des Ausgangssignals der Abtasteinrichtung große Abstände zwischen den Beiträgen, die auf verschiedene Harmonische der Zwischenfrequenz zurückzuführen sind. Hierdurch können auch digitale Filter mit einer schlechteren Leistung bzw. Filtercharakteristik zur Nachbehandlung des abgetasteten Signals verwendet werden. Darüber hinaus werden auch Abweichungen und Fluktuationen des ZF-Signals (Deviation and Phase Jitter) reduziert und schwere Störungen einer folgenden Demodulation und FSK-Signaldetektion und einer daraus resultierenden hohen Bitfehlerrate reduziert (FSK = Frequency Shift Keying).

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

1 ein Blockschaltbild eines ersten Ausführungsbeispiels einer Signalverarbeitungsschaltung

2 ein Blockschaltbild eines zweiten Ausführungsbeispiels einer Signalverarbeitungsschaltung

3 ein Frequenzplan in Bezug auf das zweite Ausführungsbeispiel

4 eine digitale FM-Demodulationsschaltung

5 einen Frequenzplan einiger Signale der möglichen Signalverarbeitungsschaltung aus 4

Bezug nehmend auf die 1 bis 3 wird nun ein erstes erfindungsgemäßes Ausführungsbeispiel zur Signalverarbeitung beschrieben. In den 1 bis 3 werden für Objekte, die in den 4 bis 5 in ähnlicher Form enthalten sind, ähnliche Bezugszeichen verwendet.

1 zeigt eine Signalverarbeitungsschaltung 100, die eine HF-Empfangseinrichtung 110 aufweist, wobei die Abkürzung HF für Hochfrequenz steht. Hierbei wird einem Eingang 110a der HF-Empfangseinrichtung 110 ein HF-Eingangssignal zugeführt. Die HF-Empfangseinrichtung 110 stellt an einem Ausgang 110b ein ZF-Signal mit einer Zwischenfrequenz (ZF, IF = Intermediate Frequency) zur Verfügung, das einem Eingang eines Frequenzteilers 140 zur Verfügung gestellt wird. Der Frequenzteiler 140 stellt an einem Ausgang ein Signal mit einer reduzierten Frequenz zur Verfügung, das einer Abtasteinrichtung 150 an einem Eingang derselben zugeführt wird.

Die HF-Empfangseinrichtung 110 erzeugt aus dem an ihrem Eingang 110a anliegenden HF-Eingangssignal ein ZF-Signal auf einer Zwischenfrequenz und stellt dieses an ihrem Ausgang 110b zur Verfügung. Das an dem Ausgang 110b der HF-Empfangseinrichtung 110 bereitliegende ZF-Signal wird an dem Eingang des Frequenzteilers 140 zugeführt. Der Frequenzteiler 140 umfasst zwei Flip-Flops 145-1 und 145-2, beispielsweise JK-Flip-Flops, wobei der Eingang des Frequenzteilers 140 mit einem Eingang T des JK-Flip-Flops 145-1 verbunden ist. Der Eingang T des JK-Flip-Flops 145-1 stellt den Anschluss für ein Taktsignal des JK-Flip-Flops dar. Das JK-Flip-Flop 145-1 weist darüber hinaus einen Eingang J und einen Eingang K auf, die beide mit einer nicht in 1 gezeigten Spannungsquelle verbunden sind, die dem JK-Flip-Flop 145-1 ein Spannungssignal zur Verfügung stellt, das einem logischen Zustand High entspricht. Hierdurch wechselt ein Spannungssignal, das an einem Ausgang Q des JK-Flip-Flops 145-1 anliegt, mit jeder fallenden Flanke des an dem Eingang T des JK-Flip-Flops anliegenden Signals zwischen einem ersten Spannungssignal, das einem logischen High entspricht, und einem zweiten Spannungswert, der einem logischen Low entspricht. Der zweite JK-Flip-Flop 145-2 ist mit einem Eingang J und einem Eingang K ebenfalls an einer Spannungsquelle mit einem Spannungswert, der einem logischen High entspricht und die nicht in 1 gezeigt ist, angeschlossen. Der Ausgang Q des JK-Flip-Flops 145-1 ist an einen Eingang T des zweiten JK-Flip-Flops 145-2 angeschlossen. Ein Ausgang Q des zweiten JK-Flip-Flops ist mit dem Ausgang des Frequenzteilers 140 verbunden. Durch die Hintereinanderschaltung der beiden JK-Flip-Flops 145-1 und 145-2 wird so an dem Ausgang des Frequenzteilers 140 ein Signal mit einer reduzierten Frequenz erzeugt, wobei die Frequenz des Signals mit der reduzierten Frequenz einem Viertel der Frequenz des ZF-Signals entspricht. Darüber hinaus wandelt der Frequenzteiler 140 das ZF-Signal, soweit dies einen entsprechenden Signalverlauf, also insbesondere entsprechende Signalwerte, aufweist, in ein Rechtecksignal um. Das Signal mit der reduzierten Frequenz wird anschließend der Abtasteinrichtung 150 an dem Eingang der Abtasteinrichtung 150 zur Abtastung mit einer Abtastfrequenz fs zur Verfügung gestellt. An einem Ausgang der Abtasteinrichtung 150 steht dann das abgetastete Signal zur weiteren Verarbeitung zur Verfügung.

2 zeigt ein weiteres Ausführungsbeispiel einer Signalverarbeitungsschaltung 200 zur Verarbeitung eines HF-Eingangssignals. Die Signalverarbeitungsschaltung 200 weist eine analoge Eingangsschaltung (Frontend) 210 mit einem Eingang 210a und einem Ausgang 210b auf. Der Ausgang 210b des analogen Frontends 210 ist mit einem Eingang eines Zwischenfrequenz-Filters (ZF-Filter) 220 gekoppelt. Ein Ausgang des ZF-Filters 220 ist mit einem Eingang einer Begrenzungsschaltung 230 gekoppelt, die an einem Ausgang ein als 1-Bit-Datenstrom@ZF bezeichnetes Signal liefert. Das ZF-Filter und der Begrenzer 830 liefern eine Signalformung des ZF-Signals, wobei am Ausgang des Begrenzers 830 ein rechteckartiger Signalverlauf vorliegt. Der Ausgang der Begrenzungsschaltung 230 ist mit einem Eingang eines asynchronen Frequenzteilers 240 verbunden. Der Frequenzteiler 240 umfasst eine Hintereinanderschaltung von einer Zahl von N verschiedenen JK-Flip-Flops 245-1 bis 245-N, wobei jeweils die Eingänge J und K der JK-Flip-Flops mit einer nicht in 2 gezeigten Spannungsquelle verbunden sind, die eine Spannung den JK-Flip-Flops zur Verfügung stellt, die einem logischen High entspricht. Der Eingang des Frequenzteilers 240 ist hierbei mit einem Eingang T des JK-Flip-Flops 245-1 verbunden. Ein Ausgang Q des N-ten JK-Flip-Flops 245-N ist mit einem Ausgang des Frequenzteilers 240 verbunden. Mit Ausnahme des ersten JK-Flip-Flops 245-1 sind alle Eingänge T der nachgeschalteten JK-Flip-Flops hierbei stets mit einem Ausgang Q des vorhergehenden JK-Flip-Flops verbunden. Der Frequenzteiler 240 weist so insgesamt N Teilerstufen auf, die jeweils die Frequenz halbieren, so dass insgesamt ein Signal mit einer reduzierten Frequenz an dem Ausgang des Frequenzteilers 240 mit einer gegenüber dem digitalen ZF-Signal um einen Faktor 2N geringeren Frequenz zur Verfügung steht. Das Signal mit einer reduzierten Frequenz wird in 2 auch als 1-Bit-Datenstrom@ZF/2N bezeichnet. Die JK-Flip-Flops 245-1 bis 245-N betrachten die an dem Eingang des Frequenzteilers 240 anliegenden rechteckförmigen Signale wie digitale Signale.

Der Ausgang des Frequenzteilers 240 ist mit einem Eingang einer Abtasteinrichtung 250, die in 2 auch als Sampler bezeichnet ist, verbunden, die das Signal mit einer Abtastfrequenz fs abtastet. Erfindungsgemäß kann die Abtasteinrichtung durch einen 1-Bit-A/D-Wandler implementiert sein. Ein Ausgang der Abtasteinrichtung 250 ist an einen Eingang eines Zero-IF-Mischers 260 gekoppelt. Hinter dem Zero-IF-Mischer 260 ist eine Filter- und Demodulationsschaltung 270 geschaltet. Sowohl der Zero-IF-Mischer 260, wie auch die Filter- und Demodulationsschaltung 270 können dem in 4 gezeigten Zero-IF-Mischer 860 und der Filter- und Demodulationsschaltung 870 entsprechen. Bezüglich der Beschreibung dieser Elemente kann somit auf die obige Beschreibung von 4 verwiesen werden.

Die in 2 gezeigte Signalverarbeitungsschaltung 200 weist somit insgesamt einen HF-Bereich, der das analoge Frontend 210 umfasst, einen ZF-Bereich, der das ZF-Filter 220 und die Begrenzerschaltung 230 umfasst, und einen Abtast- und digitalen Demodulationsbereich auf, der die Abtasteinrichtung 250, den Zero-IF-Mischer 260 und die Filter- und Demodulationsschaltung 270 umfasst.

Das in 2 gezeigte erfindungsgemäße Ausführungsbeispiel einer Signalverarbeitungsschaltung 200 unterscheidet sich daher von der in 4 gezeigten Lösung einer Signalverarbeitungsschaltung 800 insbesondere durch den zwischen die Begrenzerschaltung 230 und die Abtasteinrichtung 250 geschalteten Frequenzteiler 240, der beim vorliegenden Ausführungsbeispiel N Teilerstufen aufweist. Jede der N Teilerstufen reduziert die Frequenz des digitalen ZF-Signals um einen Faktor 2, so dass an dem Ausgang des Frequenzteilers 240 die Frequenz des Signals mit der reduzierten Frequenz um einen Faktor 2N reduziert ist. Mit anderen Worten weist die erfindungsgemäße Signalverarbeitungsschaltung 200 einen asynchronen Zwischenfrequenzteiler 240 in einem FM-Demodulationssystem, das das Ausgangssignal eines Begrenzers 240 empfängt und eine Abtastrate in der Nähe der Zwischenfrequenz (<2·ZF) aufweist. Durch die Verwendung des Frequenzteilers 240 in der Signalverarbeitungsschaltung 200 können so die im Vergleich zu der Signalverarbeitungsschaltung 800, die in 4 gezeigt ist, das Auftreten schwerer Störungen in der der Abtastung folgenden Demodulation und damit das Auftreten einer hohen Bitfehlerrate vermieden werden.

Zur Erläuterung der Wirkungsweise und des Einflusses des Frequenzteilers 240 auf die Signalverarbeitungsschaltung 200 und die in der Signalverarbeitungsschaltung 200 auftretenden Signale ist in 3 ein Frequenzplan in der Frequenzdomäne dreier in der Signalverarbeitungsschaltung 200 auftretender Signale schematisch dargestellt. Hierbei sind ähnlich wie bereits in 5 die Frequenzachsen identisch skaliert und nicht gegeneinander verschoben dargestellt. Ein Vergleich von Frequenzen ist somit durch vertikales Verschieben der Beiträge bei der entsprechenden Frequenz zwischen den Teilfiguren möglich. 3a zeigt die Frequenzverteilung des Signals mit reduzierter Frequenz am Ausgang des Frequenzteilers 240, wobei der Frequenzteiler 240 im Rahmen dieses Beispiels N = 3 Teilerstufen aufweist, so dass sich ein Frequenzteilungsverhältnis von 23 = 8 ergibt. Das Signal mit reduzierter Frequenz weist eine Grundfrequenz RF auf, während die erste ungeradzahlige Oberwelle die Frequenz 3RF aufweist. 3b zeigt die Frequenzverteilung der Abtastfunktion, die die Abtasteinrichtung 250 verwendet, wobei fs die Abtastfrequenz der Abtasteinrichtung 250 ist. Weitere Oberwellen, insbesondere weitere ungeradzahlige Oberwellenanteile, die eine Folge des Rechtecksignals aufgrund der Begrenzungsschaltung 830 sind, sind aus Vereinfachungsgründen nicht gezeigt. 3c zeigt die Frequenzverteilung am Ausgang der Abtasteinrichtung 250, die eine Folge der Faltung des Signals mit reduzierter Frequenz am Eingang der Abtasteinrichtung 250 bzw. am Ausgang des Frequenzteilers 240 und der Abtastfunktion (Abtast-FKT) der Abtasteinrichtung 250 ist. Durch den Einsatz des Frequenzteilers 240 und der damit verbundenen Reduzierung der Frequenz ist für das Signal mit reduzierter Frequenz das Abtasttheorem bzw. das Nyquist-Shannon-Abtasttheorem erfüllt. Hierdurch wird die nachfolgende FM-Demodulation und die Rekonstruktion der Daten und die FSK-Signaldetektion (FSK = Frequency Shift Keying) nicht gestört, was zu einer Reduzierung der Bitfehlerrate führt.

Mit anderen Worten, wenn beispielsweise die Zwischenfrequenz am Ausgang der Begrenzungsschaltung 230 eine Frequenz im Bereich zwischen 10,7 MHz und 10,8 MHz aufweist, so weist die Frequenz des Signals mit reduzierter Frequenz am Ausgang des Frequenzteilers 240, der drei Teilungsstufen aufweist und daher die Frequenz um einen Faktor 23 = 8 reduziert, eine Frequenz im Bereich zwischen 1,325 und 1,3625 MHz auf. Die Position in der Frequenzdomäne der dritten Harmonischen, also der ersten ungeradzahligen Oberwelle bzw. Oberschwingung liegt daher im Frequenzbereich zwischen 3,975 MHz und 4,0875 MHz. Für Abtastfrequenzen bzw. Systemfrequenzen des Gesamtsystems im Bereich zwischen 13,1 MHz bis 14,5 MHz führt die Abtastung in diesem Fall mit der Systemfrequenz zu keiner Verletzung des Abtasttheorems für höhere harmonische Beiträge, insbesondere für die erste ungeradzahlige Harmonische. In diesem Fall, also bei einer Systemfrequenz im Bereich zwischen 13,1 MHz und 14,5 MHz, ist die erste Harmonische, die die Grundwelle stören kann, die neunte Harmonische. Aufgrund der großen Distanz im Frequenzbereich bzw. in der Frequenzdomäne zwischen der Grundwelle und den höheren Harmonischen ist es leicht, mit einem digitalen Filter mit einer geringen Leistungsfähigkeit das Spektrum nach dem Abtasten zu filtern.

Darüber hinaus führt die Reduzierung der Frequenz des ZF-Signals durch den Frequenzteiler 240 zu weiteren Vorteilen. Hierzu zählt insbesondere auch, dass die Abweichung und die Fluktuation des ZF-Signals (Deviation and Phase Jitter) ebenfalls um das Frequenzteilungsverhältnis reduziert ist, im vorliegenden Fall eines dreistufigen Frequenzteilers 240 also um einen Faktor 23 = 8. Hierdurch ist es möglich, die weitere Mischerschaltung 260 und die Filter- und Demodulationsschaltung 270 mit einer Demodulationscharakteristik mit einer schmaleren Bandbreite auszulegen. Liegt beispielsweise die Eingangsbandbreite des Signals vor dem Frequenzteiler 240 bei +/– 250 KHz, so beträgt die Ausgangsbandbreite am Ausgang des asynchronen Frequenzteilers 240 noch +/– 31,25 KHz. Die durch den Frequenzteiler 240 hervorgerufene und bereits oben erwähnte Teilung der Abweichung wird nahezu durch den steileren Anstieg der Demodulationscharakteristik und durch die Möglichkeit, die Grenzfrequenzen der beiden CIC-Tiefpassfilter zu reduzieren, kompensiert.

Wie bereits weiter oben erwähnt wurde, können die Harmonischen des ZF-Signals die Datenrekonstruktion und die FSK-Signaldetektion (Frequency Shift Keying) stören. Durch das Anwenden des erfindungsgemäßen Konzepts werden die Harmonischen nicht mehr auf die Grundwelle gefaltet, da das Abtasttheorem für die dritte Harmonische bzw. die erste ungeradzahlige Oberwelle nicht verletzt wird, und für die fünfte Harmonische bzw. die zweite ungeradzahlige Oberwelle kaum verletzt wird. Höhere Harmonische weisen eine Amplitudendifferenz bezogen auf die Grundwelle bzw. die Fundamentalwelle von mehr als 16,9 Dezibel auf, so dass ihr Beitrag vernachlässigt werden kann. Die Eigenschaften des Gesamtsystems werden darüber hinaus von dem Modulationsindex beeinflusst und hängen daher des weiteren auch von der Auflösung des Datenstroms bzw. des Datenpfades ab.

Obwohl in den gezeigten Ausführungsbeispielen als Frequenzteiler asynchrone Frequenzteiler mit einem Frequenzteilungsverhältnis 2N, wobei N die Zahl der Teilerstufen der in den 1 und 2 gezeigten asynchronen Frequenzteiler 140, 240 ist, ist die vorliegende Erfindung nicht auf solche Schaltungen beschränkt. Es können vielmehr auch Frequenzteiler mit einem abweichenden Frequenzteilungsverhältnis eingesetzt werden. Mögliche Ausführungsformen solcher Frequenzteiler erfordern allerdings dann häufig zusätzliche Schaltelemente, wie beispielsweise logische Oder-Gatter, logische Und-Gatter oder logische Not-Gatter, wobei die logischen Gatter zur Ansteuerung der Steuereingänge J und K der JK-Flip-Flops in Abhängigkeit der Zustände der JK-Flip-Flops verwendet werden. Auf diese Weise kann beispielsweise ein Frequenzteiler mit einem Teilungsverhältnis von 6:1 realisiert werden. Darüber hinaus kann der Frequenzteiler 140, 240 auch als synchroner Frequenzteiler ausgeführt werden. Eine mögliche Ausführungsform eines synchronen Frequenzteilers basiert auf einem synchronen Dualzähler, der eine Mehrzahl von Toggel-Flip-Flops aufweist.

Obwohl in dem gezeigten Ausführungsbeispiel zuvor als Abtasteinrichtungen 1-Bit-Konverter bzw. 1-Bit-A/D-Wandler eingesetzt werden stellt dies keine Einschränkung der vorliegenden Erfindung dar. Vielmehr können auch Abtasteinrichtungen mit einer höheren Anzahl an Bits eingesetzt werden.

Abhängig von den Gegebenheiten kann das erfindungsgemäße Verfahren zum Verarbeiten eines HF-Eingangssignals in Hardware oder in Software implementiert werden. Die Implementation kann auf einem digitalen Speichermedium, insbesondere einer Diskette, CD oder DVD mit elektronisch auslesbaren Steuersignalen erfolgen, die so mit einem programmierbaren Computersystem zusammenwirken können, dass das entsprechende Verfahren ausgeführt wird. Allgemein besteht die Erfindung somit auch in einem Computer-Programm-Produkt mit auf einem maschinenlesbaren Träger gespeicherten Programmcode durch Durchführung des erfindungsgemäßen Verfahrens, wenn das Computer-Programm-Produkt auf einem Rechner abläuft. In anderen Worten ausgedrückt, kann die Erfindung somit als ein Computer-Programm mit einem Programmcode zur Durchführung des Verfahrens realisiert werden, wenn das Computer-Programm auf einem Computer abläuft.

100
Signalverarbeitungsschaltung
110
HF-Empfangseinrichtung
140
Frequenzteiler
145-1
JK-Flip-Flop
145-2
JK-Flip-Flop
150
Abtasteinrichtung
200
Signalverarbeitungsschaltung
210
HF-Empfangseinrichtung
220
ZF-Filter
230
Begrenzungsschaltung
240
Frequenzteiler
245-1
JK-Flip-Flop
245-N
JK-Flip-Flop
250
Abtasteinrichtung
260
weitere Mischerschaltung
270
Filter- und Demodulationsschaltung
310-1
erster interner Filter
310-2
zweiter interner Filter
320
Verzögerungs- und Multiplikationsdemodulator
800
Signalverarbeitungsschaltung
810
analoge Eingangsschaltung
820
ZF-Filter
830
Begrenzer
850
Abtaster
860
Zero-IF-Mischer
870
Filter- und Demodulationsschaltung
880-1
erster interner IQ-Mischer
880-2
zweiter interner IQ-Mischer
890
Sinusgenerator
900
numerisch gesteuerter Oszillator
910-1
erster CIC-Filter
910-2
zweiter CIC-Filter
920
Verzögerungs- und Multiplikationsdemodulator
950
kritischer Bereich in der Frequenzdomäne


Anspruch[de]
Signalverarbeitungsschaltung (100; 200) mit folgenden Merkmalen:

einer HF-Empfangseinrichtung (110; 210) zum Erzeugen eines ZF-Signals auf einer Zwischenfrequenz aus einem HF-Eingangssignal;

einem Frequenzteiler (140; 240) zum Erzeugen eines Signals mit einer gegenüber der Zwischenfrequenz reduzierten Frequenz aus dem ZF-Signal oder einem aus dem ZF-Signal abgebildeten Signal; und

einer Abtasteinrichtung (150; 250) zum Abtasten des Signals mit der reduzierten Frequenz unter Verwendung einer Abtastfrequenz;

wobei die Abtastfrequenz kleiner als die doppelte Zwischenfrequenz ist; und

wobei der Frequenzteiler (140; 240) die Zwischenfrequenz derart teilt, dass die reduzierte Frequenz und die Abtastfrequenz derart beabstandet sind, dass das Abtasttheorem zumindest für die erste ungeradzahlige Harmonische des Signals mit der reduzierten Frequenz erfüllt ist.
Signalverarbeitungsschaltung (100; 200) nach Anspruch 1, bei der der Frequenzteiler (140; 240) einen asynchronen Frequenzteiler aufweist. Signalverarbeitungsschaltung nach einem der vorhergehenden Ansprüche, bei der der Frequenzteiler (140; 240) ein vorgegebenes Frequenzteilungsverhältnis aufweist. Signalverarbeitungsschaltung (100; 200) nach Anspruch 3, bei der das Frequenzteilungsverhältnis durch einen Faktor 2N mit einer natürlichen Zahl N gegeben ist. Signalverarbeitungsschaltung (100; 200) nach einem der vorhergehenden Ansprüche, bei der der Frequenzteiler (140; 240) eine Mehrzahl von JK-Flip-Flops aufweist. Signalverarbeitungsschaltung (200) nach einem der vorhergehenden Ansprüche, bei der die Abtasteinrichtung (250) Teil einer digitalen FM-Demodulationsschaltung (260, 270) ist. Signalverarbeitungsschaltung (100; 200) nach Anspruch 6, bei der der Abtasteinrichtung (250) ein Zero-IF-Mischer (260) und eine Filter- und Demodulationseinheit (270) nachgeschaltet ist. Signalverarbeitungsschaltung (100; 200) nach einem der vorhergehenden Ansprüche, bei der zwischen die HF-Empfangseinrichtung (110; 210) und den Frequenzteiler (140; 240) eine Signalformungseinrichtung zum Erzeugen des aus dem ZF-Signal abgeleiteten Signals geschaltet ist. Signalverarbeitungsschaltung (100; 200) nach Anspruch 8, bei der die Signalformungseinrichtung eine Serienschaltung einer Filterstufe (220) und einer Begrenzerstufe (230) umfasst. Signalverarbeitungsschaltung (100; 200) nach einem der vorhergehenden Ansprüche, bei der die Abtasteinrichtung (150; 250) durch einen 1-Bit-Analog/Digital-Wandler gebildet ist. Verfahren zum Verarbeiten eines HF-Eingangssignals mit folgenden Schritten:

Erzeugen eines ZF-Signals, das eine Zwischenfrequenz aufweist, aus dem HF-Eingangssignal;

Erzeugen eines Signals mit einer gegenüber der Zwischenfrequenz reduzierten Frequenz aus dem ZF-Signal oder einem aus dem ZF-Signal abgeleiteten Signal; und

Abtasten des Signals mit der reduzierten Frequenz unter Verwendung einer Abtastfrequenz,

wobei die Abtastfrequenz kleiner als die doppelte Zwischenfrequenz ist; und

wobei das Signal mit der reduzierten Frequenz so erzeugt wird, dass die reduzierte Frequenz und die Abtastfrequenz derart beabstandet sind, dass das Abtasttheorem zumindest für die erste ungeradzahlige Harmonische des Signals mit der reduzierten Frequenz erfüllt ist.
Verfahren nach Anspruch 11, bei dem der Schritt des Erzeugens des Signals mit reduzierter Frequenz unter Verwendung eines vorgegebenen Frequenzteilungsverhältnisses erfolgt. Verfahren nach Anspruch 12, bei dem das Frequenzteilungsverhältnis durch 2N mit einer natürlich Zahl N gegeben ist. Verfahren nach einem der Ansprüche 11 bis 13, das ferner einen Schritt des Formens des ZF-Signals zum Erzeugen eines aus dem ZF-Signal abgeleiteten Signals aufweist. Verfahren nach Anspruch 14, wobei der Schritt des Formens des ZF-Signals einen Schritt des Filterns und einen Schritt des Begrenzens aufweist. Verfahren nach einem der Ansprüche 11 bis 15, das ferner Schritte zum Demodulieren des bei dem Schritt des Abtastens erhaltenen Signals aufweist. Computer-Programm mit einem Programmcode zur Durchführung des Verfahrens zum Verarbeiten eines HF-Eingangssignals nach Anspruch 11, wenn das Computer-Programm auf einem Computer abläuft.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com