PatentDe  


Dokumentenidentifikation DE60029826T2 01.03.2007
EP-Veröffentlichungsnummer 0001243087
Titel MEHRRATENTRANSPORTSYSTEM SOWIE CHIPSATZ
Anmelder Giga APS, Skovlunde, DK
Erfinder JOHANSEN, Ingvar, Henrik, DK-2750 Ballerup, DK
Vertreter Patentanwälte Hauck, Graalfs, Wehnert, Döring, Siemons, Schildberg, 80339 München
DE-Aktenzeichen 60029826
Vertragsstaaten AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LI, LU, MC, NL, PT, SE, TR
Sprache des Dokument EN
EP-Anmeldetag 21.12.2000
EP-Aktenzeichen 009849266
WO-Anmeldetag 21.12.2000
PCT-Aktenzeichen PCT/DK00/00723
WO-Veröffentlichungsnummer 2001047173
WO-Veröffentlichungsdatum 28.06.2001
EP-Offenlegungsdatum 25.09.2002
EP date of grant 02.08.2006
Veröffentlichungstag im Patentblatt 01.03.2007
IPC-Hauptklasse H04B 7/15(2006.01)A, F, I, 20051017, B, H, EP
IPC additional class H04B 1/59  (2006.01)  A,  L,  N,  20051017,  B,  H,  EP

Beschreibung[de]
GEBIET DER ERFINDUNG

Die vorliegende Erfindung betrifft ein Multirate-Transpondersystem und Schaltungen, welche den Empfang und die Übermittlung serieller Datenströme auf nominalen Raten und mit Transportnetzwerkraten gemäß einem oder mehreren Standard-Kommunikationsprotollen übertragen, wie zum Beispiel SDH STM-1/STM-4/STM-16/STM-64 und 1.250 Gbit/s, Gigabit Ethernet. Die Multirate-Transponderschaltung kann einen Chipsatz umfassen, der ein Front-End in optischen Hochgeschwindigkeitsnetzwerkanwendungen implementiert, wodurch eine Verbindung zwischen Hochgeschwindigkeits-Leitungsschnittstellen und Standard-Systemsteuereinheiten bereitgestellt wird. Diese Systemsteuereinheiten können auf der CMOS-ASIC-Technologie (ASIC als Abkürzung von anwendungsspezifischer Schaltkreis) oder auf der FPGA-Technologie basieren und dadurch nicht für die direkte Verbindung und Unterstützung des häufig erforderlichen Gbit/s-Betriebs der Hochgeschwindigkeits-Leitungsschnittstellen in der Lage sein.

STAND DER TECHNIK

In digitalen Hochgeschwindigkeits-Kommunikationssystemen werden Transponder-Chipsätze, die für gewöhnlich einen Empfängerchip und einen Senderchip umfassen, zur Verstärkung und Umformung einer für gewöhnlich verzerrten Signalkurvenform eines eingehenden seriellen Datenstroms oder eines eingehenden Datenstroms eingesetzt, um einen umgeformten abgehenden Datenstrom mit nominaler Amplitude bereitzustellen. Die Verzerrung der Signalkurvenform wird häufig durch die Übertragungseigenschaften erzeugt, wie z.B. die Dispersion und Amplitudendämpfung von Netzwerkkabeln in dem digitalen Hochgeschwindigkeits-Kommunikationssystem.

Bei bestimmten Anwendungen ist es wünschenswerter, Datenströme mit höheren Bitraten oder Transportnetzwerk-Bitraten empfangen und übertragen zu können, wie dies in der technischen Norm ITU-T G 975 definiert ist. Gemäß dieser Norm bzw. diesem Standard können Datenströme mit einer Transportnetzwerk-Bitrate empfangen und übertragen werden, die als eine Bitrate definiert ist, die einen ungeraden Verhältnisfaktor darstellt, der höher ist als die nominale Bitrate des relevanten Kommunikationsprotokolls. Somit können Daten mit der nominalen Bitrate, multipliziert mit einem Skalierungsverhältnis von etwa 15/14, 16/15, 32/31, etc. übertragen und/oder empfangen werden. Folglich kann jede nominale Bitrate eine oder mehrere entsprechende Transportnetzwerk-Bitrate(n) aufweisen.

Wenn die nominale Bitrate des verwendeten Kommunikationsprotokolls 2,488 Gbit/s entspricht, was für STM-16 gilt, so müssen der Chipsatz und das Transpondersystem in der Lage sein, Daten mit Raten in Höhe der entsprechenden Transportnetzwerk-Bitraten von 2,666 Gbit/s und 2,568 Gbit/s zu empfangen und zu übertragen, um die entsprechenden Transportnetzwerk-Bitraten von 15/14 und 32/31 zu unterstützen. Die Overhead-Daten, die durch den Einsatz der Transportnetzwerk-Bitraten bereitgestellt werden, können für Behandlungszwecke auf Systemebene eingesetzt werden, wie etwa die Überwachung von Fehlerraten der Datenströme zwischen Netzwerkknoten und/oder Fehlerkorrektur unter Verwendung von Vorwärtsfehlerkorrekturmethoden gemäß ITU-T G. 975. Die Overhead-Daten können auch für die Übertragung dedizierter Daten eingesetzt werden, die dem Netzwerkbetreiber gehören, in Verbindung mit normalen Transportstromdaten zwischen Netzwerkknoten. Ferner ist es häufig erforderlich, dass der Chipsatz und das Transpondersystem den Empfang und die Übertragung von Datenströmen mit nominalen Bitraten verschiedener unterschiedlicher Kommunikationsprotokolle unterstützen, wie zum Beispiel SDH STM-1, STM-4, STM-16, STM-64, etc.

Das U.S. Patent US-A-5.172.260 offenbart eine optische Regeneratoreinrichtung mit Phasenkompensation, die ein optisches Eingangssignal in ein elektrisches Signal umwandelt, mit einem ersten parallelen Datensignaleingang in einen Multiplexer, um Daten fallen zu lassen oder einzufügen, und mit einem zweiten parallelen Datensignaleingang in einen elektrooptischen Umsetzer. Der elektrooptische Umsetzer wird mit einem Taktsignal synchronisiert, das aus dem optischen Eingangssignal extrahiert und in den elektrooptischen Umsetzer unter Verwendung einer PLL-Funktion eingegeben wird, um durch den Multiplexer verursachte Phasenwechsel zu kompensieren. Somit werden Daten mit der gleichen Bitrate in die optische Regeneratoreinrichtung eingegeben und aus dieser ausgegeben.

Wünschenswert ist somit die Bereitstellung einer einzigen Transponderschaltung, vorzugsweise als ein Chipsatz, und eines entsprechenden Transpondersystems, die beide den Empfang und die Übertragung eines Datenstroms mit mehreren Raten unterstützen, und wobei sie ferner eine oder mehrere Transportnetzwerk-Bitraten auf jeder ausgewählten nominalen Bitrate unterstützen.

ZUSAMMENFASSUNG DER ERFINDUNG

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine einzelne Multirate-Transponderschaltung bereitzustellen, vorzugsweise einen Chipsatz, und ein entsprechendes Multirate-Transpondersystem, die in der Lage sind den Empfang und die Übertragung eingehender und ausgehender serieller Datenströme entsprechend zu unterstützen, und um ferner den Empfang und die Übertragung von Transportnetzwerk-Bitraten zu unterstützen.

Vorgesehen ist gemäß der vorliegenden Erfindung ein Multirate-Transpondersystem gemäß dem gegenständlichen Anspruch 1.

BESCHREIBUNG DER ERFINDUNG

Die vorliegende Erfindung betrifft ein Multirate-Transpondersystem zum Empfang eines eingehenden seriellen Datenstroms (10) mit einer ersten Bitrate K, und zum Übertragen eines abgehenden seriellen Datenstroms (350) mit einer zweiten Bitrate KY/X, wobei X und Y ganze Zahlen sind, und wobei X ≠ Y gilt, wobei das Multirate-Transpondersystem folgendes umfasst:

einen empfangenden Abschnitt (100), eine Systemsteuereinheit (200) und einen übertragenden Abschnitt (300);

wobei der empfangende Abschnitt folgendes umfasst:

eine Takt- und Datenwiederherstellungs-Schaltung (CDR-Schaltung) (20), die den eingehenden seriellen Datenstrom (10) mit einer Bitrate K empfangen kann, die eine nominale Bitrate eines standardisierten Kommunikationsprotokolls darstellt oder eine entsprechende Transportnetzwerk-Bitrate, wobei die Transportnetzwerk-Bitrate ein auswählbares M/N-Verhältnis darstellt in Relation zu der nominalen Bitrate, wobei M, N positive ganze Zahlen sind, und wobei M > N gilt, wobei die CDR-Schaltung ein Taktsignal (40) der Frequenz K und ein Datensignal (30) aus dem eingehenden seriellen Datenstrom (10) ableiten kann; und

eine Datenübertragungsschaltung (60), die ein eingehendes Datensignal mit der Frequenz K/P auf der Basis des abgeleiteten Datensignals (30) auf einem oder mehreren, d.h. P, Datenübertragungskanälen (90) erzeugen kann; und

eine Taktübertragungsschaltung (nicht abgebildet), die ein Empfängertaktsignal der Frequenz K/P auf einer Empfängertaktleitung (85) empfangen kann; und

eine Skalierer-Divisionsschaltung (50), die ein Referenztaktsignal (70) der Frequenz K/X für den übertragenden Abschnitt (300) auf der Basis des Taktsignals der Frequenz K erzeugen kann, welche dem eingehenden Datenstrom (10) zugeordnet ist;

wobei die Systemsteuereinheit (200) folgendes umfasst:

eine Systemdaten-Empfangseinrichtung, eine Systemdaten-Übertragungseinrichtung, eine Systemdaten-Verarbeitungseinrichtung und einen Schiebepuffer;

wobei die Systemdaten-Empfangseinrichtung das eingehende Datensignal auf der Frequenz K/P von einem oder mehreren, d.h. P, Datenübertragungskanälen (90) empfangen kann, und das Empfängertaktsignal mit der Frequenz K/P von der Empfängertaktleitung (85), und um das eingehende Datensignal an den Schiebepuffer zur Taktbereichsübertragung bereitzustellen; und

wobei die Systemdaten-Verarbeitungseinrichtung das eingehende Datensignal in dem Schiebepuffer verarbeiten kann, indem Datenbits in das eingehende Datensignal eingefügt und/oder Datenbits aus dem eingehenden Datensignal extrahiert und/oder Datenbits in dem eingehenden Datensignal überwacht werden, um ein ausgehendes Datensignal für die Datenübertragungseinrichtung auf einem oder mehreren Datenübertragungskanälen zu erzeugen; und

wobei die Systemdaten-Übertragungseinrichtung das abgehende Datensignal an den übertragenden Abschnitt als Reaktion darauf bereitstellen kann, dass ein Sendertaktsignal auf einer Sendertaktleitung bereitgestellt wird;

wobei der übertragende Abschnitt (300) folgendes umfasst:

eine Sender-Phasenregelschleife (PLL) (330, 310, 320, 305), die ein Referenztaktsignal (70) auf der Frequenz K/X empfangen und sich auf dieses aufschalten kann, sowie zum erzeugen eines Ausgangstaktsignals (335) auf der Frequenz KY/X auf der Basis des Referenztaktsignals (70) der Frequenz K/X;

eine Sendertaktschaltung, die das Sendertaktsignal (360) mit der Frequenz KY/XR für die Systemdaten-Übertragungseinrichtung der Systemsteuereinheit (2300) erzeugen kann;

eine Datenempfangsschaltung (340), die das abgehende Datensignal (220) von der Systemdaten-Übertragungseinrichtung empfangen kann, und zum Erzeugen des seriellen abgehenden Datenstroms (350) mit einer Bitrate von KY/X auf der Basis des abgehenden Datensignals (220) und des Ausgangstaktsignals (335).

In der vorliegenden Beschreibung und den Ansprüchen bezeichnet „nominale Bitrate" eine Bitrate, die einer Bitrate eines Standard-Kommunikationsprotokolls entspricht. Wenn die vorliegende Multirate-Transponderschaltung bzw. das System zum Beispiel in der Lage ist, die Kommunikation gemäß SDH STM-16 zu unterstützen, so entspricht die nominale Bitrate 2,488 Gbit/s. Der Begriff „Transportnetzwerk-Bitrate" bezeichnet eine Bitrate eines Datenstroms, die mit einem Skalierungsverhältnis im Verhältnis zu einer entsprechenden nominalen Bitrate des Datenstroms erhöht wird. Eine Reihe von Standard-Transportnetzwerk-Bitraten, die einer nominalen Bitrate zugeordnet sind, werden von ITU-T G. 975 empfohlen. Gemäß diesem Standard entspricht eine Transportnetzwerk-Bitrate der nominalen Bitrate multipliziert mit einer Reihe auswählbarer ungerader Verhältnisfaktoren.

Gemäß der vorliegenden Erfindung kann die Systemsteuereinheit einen proprietären Mikroprozessor oder einen handelsüblichen Mikroprozessor und eine zugeordnete Logikschaltkreisanordnung umfassen. Die Systemsteuereinheit kann auch als eine ASIC bereitgestellt werden, die einen vollständig proprietären Mikroprozessor oder einen im Handel erhältlichen eingebetteten Mikroprozessorkern oder Kernel umfasst, integriert in eine individuell gestaltete Logikschaltkreisanordnung. Bei bestimmten Anwendungen kann es vorteilhaft sein, die Systemsteuereinheit teilweise oder vollständig in FPGA-Technologie oder einer anderen programmierbaren Logiktechnologie bereitzustellen, für eine schnelle Prototypengestaltung/Fehlerbehebung und/oder neue „fliegende" Programmierung der Funktionalität der Systemsteuereinheit. Die Systemdaten-Empfangseinrichtung und die Systemdaten-Übertragungseinrichtung, die für das Empfangen des eingehenden Datensignals von dem Empfangsabschnitt und das Übertragen des abgehenden Datensignals an den Übertragungsabschnitt zuständig sind, können als entsprechende Datenbusse implementiert werden, wobei jeder Datenbus eine Mehrzahl von Datenkanälen umfasst. Für Multirate-Transponderschaltungen oder Chipsätze, die so gestaltet sind, dass sie mit Bitraten der eingehenden und abgehenden Datenströme in dem Multi-GHz-Bereich arbeiten, kann es erforderlich sein, die seriellen Datenströme zwischenzeitlich in entsprechende Mehrkanal-Datensignale mit einer niedrigen Bitrate umzuwandeln. Diese Umsetzung kann für einen ordnungsgemäßen Anschluss der Datenströme an die Datenempfangs- und Datenübertragungseinrichtungen der Systemsteuereinheit erforderlich sein. Alternativ können ein Signal der eingehenden und abgehenden Datensignale oder beide Signale zu/von der Systemsteuereinheit über einen entsprechenden einzelnen Hochgeschwindigkeits-Datenkanal übertragen werden.

Wenn Mehrkanal-Datenbusse für die Übertragung der ein- und ausgehenden Datensignale eingesetzt werden, so kann ein 16-Kanal-Datenbus sowohl für die Datenübertragung zwischen der Systemsteuereinheit und dem Empfangsabschnitt sowie für die Datenübertragung zwischen der Systemsteuereinheit und dem Übertragungsabschnitt eingesetzt werden. Es kann aber natürlich auch jede andere geeignete Anzahl von Kanälen eingesetzt werden, wie zum Beispiel 4, 8, 32, 64, etc. Demgemäß kann der empfangende bzw. der Empfangsabschnitt eine Demultiplexer-Schaltung umfassen, die synchron zu einem Taktsignal arbeitet, das auf dem abgeleiteten Taktsignal des eingehenden Datenstroms basiert, wobei das abgeleitete Datensignal empfangen wird, um ein eingehendes Mehrkanal-Datensignal zu empfangen, das den eingehenden Datenstrom auf den verschiedenen Datenübertragungsleitungen darstellt. Der Übermittlungs- bzw. der übertragende Abschnitt kann eine Multiplexer-Schaltung umfassen, die von der Systemdaten-Übertragungseinrichtung ein abgehendes Mehrkanal-Datensignal empfangen kann, welches das abgehende Datensignal darstellt, wobei die Multiplexer-Schaltung einen seriellen abgehenden Datenstrom auf der Basis des abgehenden Mehrkanal-Datensignals und des Ausgangstaktsignals erzeugen kann.

Das Empfängertaktsignal, das die Übertragung des eingehenden Datensignals zu der Systemdaten-Empfangseinrichtung steuert, wird vorzugsweise von der empfangenen Bitrate des eingehenden Datenstroms im Verhältnis zu der ausgewählten Anzahl von Kanälen des eingehenden Datensignals abwärts skaliert. Wenn der eingehende Datenstrom entsprechend mit der Bitrate von 2,488 Gbit/s von STM-16 empfangen wird und ein eingehendes 16-Kanal-Datensignal verwendet wird, so wird für das Empfängertaktsignal vorzugsweise eine Frequenz von 155,50 MHz verwendet, so dass während jeder Taktperiode des Empfängertaktsignals 16 Datenbits über den Datenbus übertragen werden.

Wenn der empfangende Abschnitt und/oder der übertragende Abschnitte als separate integrierte Schaltung(en) bereitgestellt werden, ist es besonders vorteilhaft, die Bitraten der eingehenden und ausgehenden Datensignale zu reduzieren, da die Verteilung und Behandlung dieser eingehenden und abgehenden Mehrkanal-Datensignale durch E/A-Anschlussflächen dieser integrierten Schaltungen deutlich vereinfacht wird. Dies gilt auch für die Signalbehandlung auf einer bzw. mehreren gedruckten Leiterplatten, die das vollständige Multirate-Transpondersystem tragen können.

Die Systemsteuereinheit umfasst einen so genannten Schiebepuffer, bei dem es sich um einen Speicherbereich für die Taktbereichsübertragung und Manipulation/Überwachung einzelner Datenbits in dem eingehenden Datensignal handelt. Die Bitmanipulation, die in einem speziellen Multirate-Transpondersystem erforderlich ist, ist allgemein von einer erforderlichen Funktionalität des jeweils betroffenen Systems abhängig. Wenn sich das Multirate-Transpondersystem an einem Zielknoten des Kommunikationsnetzwerks befindet, können die Overhead-Daten, die bereitgestellt werden können unter Verwendung der verfügbaren Transportnetzwerk-Bitrate oder einer erhöhten Bitrate, können aus dem eingehenden Datensignal extrahiert und einer Analyse und/oder Fehlerkorrektur durch die Systemsteuereinheit unterzogen werden. Die Transportstromdaten, d.h. die Daten, die nach dem Extrahieren der Overhead-Daten verbleiben, können als ein ausgehender Datenstrom zu dem nächsten Netzwerkknoten des Kommunikationssystems übertragen werden. In diesem Fall ist die Bitrate des ausgehenden bzw. abgehenden Datenstroms niedriger als die des eingehenden Datenstroms gemäß dem Skalierungsverhältnis des eingehenden Datenstroms. Für ein Skalierungsverhältnis von 32/31 des eingehenden Datenstroms entspricht die Bitrate des abgehenden Datenstroms somit dem 31/32-fachen des eingehenden Datenstroms und entspricht für gewöhnlich der nominalen Bitrate eines bestimmten standardmäßigen Kommunikationsprotokolls. Alternativ kann die umgekehrte Operation in dem System erforderlich sein, so dass die Bitrate des eingehenden Datenstroms niedriger ist als die Bitrate des abgehenden Datenstroms gemäß dem Skalierungsverhältnis. Diese Funktionalität kann für Anwendungen relevant sein, bei denen die Systemsteuereinheit in der Lage ist, Overhead-Daten in einen eingehenden Datenstrom mit nominaler Rate einzufügen.

Eine weitere wichtige Anwendung umfasst die ausschließliche Überwachung einzelner Datenbits des eingehenden Datenstroms, um den Betrieb des Kommunikationsnetzwerks zu überwachen oder um den Betrieb eines bestimmten Netzwerkknotens hinsichtlich des Netzwerkknotenanschlusses oder des Datenübermittlungsabschnitts zu überwachen, indem statistische Eigenschaften berechnet werden, wie etwa Fehlerraten und Fehlerverteilungen der Datenströme. Bei einer derartigen Anwendung können sowohl der eingehende als auch der abgehende Datenstrom empfangen/übertragen werden mit einer ausgewählten Transportnetzwerk-Bitrate gemäß dem Betrieb des jeweiligen Kommunikationsnetzwerks. Schließlich unterstützen das Multirate-Transpondersystem und Schaltungen gemäß der vorliegenden Erfindung auch den Empfang und die Übertragung entsprechender eingehender und abgehender Datenströme mit nominaler Bitrate eines speziellen Kommunikationsprotokolls. Dadurch sind das System und die Schaltung ferner in der Lage, als „einfache" Transpondersysteme und Schaltungen zu arbeiten, ohne die unterstützte Transportnetzwerk-Bitrate zu verwenden.

Die Referenztaktschaltung muss in der Lage sein, das Referenztaktsignal für den übertragenden Abschnitt auf der Basis eines Taktsignals zu erzeugen, das von dem eingehenden Datenstrom abgeleitet wird, wenn der eingehende Datenstrom vorhanden ist und wenn sich das Multirate-Transpondersystem und die Schaltungen im normalen Betrieb befinden. Die Sender-Phasenregelschleife (PLL) kann das Referenztaktsignal empfangen und sich auf dieses aufschalten, um das Ausgangstaktsignal auf der Basis des Referenztaktsignals zu erzeugen. Da alle relevanten Kommunikationssysteme in dem vorliegenden Kontext auf einem vollständig synchronen Betrieb basieren, ist es zwingend erforderlich, dass das Multirate-Transpondersystem und die Schaltungen die eingehenden und abgehenden Datenströme synchron im Verhältnis zueinander bereitstellen. Gemäß der vorliegenden Erfindung wird dies erreicht durch das Extrahieren oder Ableiten bzw. Herleiten des Referenztaktsignals aus dem eingehenden Datenstrom und das Weiterleiten dieses Referenztaktsignals zu der Sender-PLL, die an dem übertragenden Abschnitt oder Chip bereitgestellt ist (wenn die Multirate-Transponderschaltung als ein Chipsatz bereitgestellt wird). Die Sender-PLL-Schaltung wird dadurch während dem normalen Betrieb auf das Referenztaktsignal aufgeschaltet, wenn ein eingehender Datenstrom vorhanden ist.

Das Ausgangstaktsignal muss auf einem Signal basieren, das synchron ist zu dem Referenztaktsignal, um ein vollständig synchrones Multirate-Transpondersystem und Schaltungen bereitzustellen. Eine oder mehrere Divisionsschaltungen können zwischen einem Ausgangssignal der Sender-PLL eingefügt werden, von dem das Ausgangstaktsignal abgeleitet wird, und dem Ausgangstaktsignal, um zum Beispiel die Bitrate des abgehenden Datenstroms ordnungsgemäß gemäß dem Kommunikationsprotokoll des Kommunikationsnetzwerks zu skalieren.

Die Referenztaktschaltung kann eine oder mehrere Teiler bzw. Divisionsschaltungen umfassen, die mit dem durch die CDR-Schaltung bereitgestellten abgeleiteten Taktsignal gekoppelt sind. Die Divisionsschaltungen können parallel und/oder in Kaskadenanordnung zu dem hergeleiteten Taktsignal angeordnet sein, so dass sie ein Referenztaktsignal mit niedrigerer Frequenz als das abgeleitete Taktsignal bereitstellen.

Die Datenempfangsschaltung des übertragenden Abschnitts kann einen Multiplexer umfassen, der ein abgehendes Mehrkanal-Datensignal von der Systemdaten-Übertragungseinrichtung der Systemsteuereinheit empfangen und den seriellen abgehenden Datenstrom erzeugen kann. Wenn das abgehende Datensignal alternativ auf einer einzigen Leitung bereitgestellt wird, kann der serielle abgehende Datenstrom direkt auf diesem abgehenden Datensignal basieren, und auf den Multiplexer kann verzichtet werden. Ein Sendertaktsignal wird durch den übertragenden Abschnitt der Systemsteuereinheit zugeführt, um die Übertragung eines abgehenden Einzelkanal- oder Mehrkanal-Datensignals von der Systemdaten-Übertragungseinrichtung zu der Datenempfangsschaltung des übertragenden Abschnitts zu steuern. Das Sendertaktsignal kann bereitgestellt werden durch Division bzw. Teilen des Ausgangstaktsignals oder jede andere Verarbeitung des Ausgangstaktsignals, welche das Sendertaktsignal synchron zu dem Ausgangstaktsignal erzeugen kann.

Gemäß der vorliegenden Erfindung kann die Bitrate des abgehenden Datenstroms als die nominale Bitrate oder die Transportnetzwerk-Bitrate ausgewählt werden, und zwar unabhängig von der Bitrate des eingehenden Datenstroms. Somit können sich die Bitraten des eingehenden Datensignals und des abgehenden Datensignals unterscheiden, selbst wenn die gleiche Anzahl von Kanälen für die eingehenden und abgehenden Datensignale für beide Datensignale verwendet wird, wie etwa 16 oder 32 Kanäle. Eine Folge dessen ist es, dass sich die Taktfrequenzen des Empfängertaktsignals und des Sendertaktsignals unterscheiden können. Ein derartiger Unterschied kann zum Beispiel in einer Anwendung gegeben sein, wobei das Multirate-Transpondersystem in der Lage ist, einen eingehenden Datenstrom zu empfangen, der Overhead-Daten umfasst, die mit der Transportnetzwerk-Bitrate bereitgestellt werden, und wobei die Systemsteuereinheit diese Overhead-Daten extrahiert und ausschließlich die Transportstromdaten übermittelt. Der abgehende Datenstrom weist folglich weniger Datenbits auf als der eingehende Datenstrom und sollte mit der nominalen Bitrate übertragen werden. Eine umgekehrte Situation ist gegeben, wenn die Systemsteuereinheit in der Lage ist, Overhead-Daten in einen eingehenden Datenstrom einzufügen, der mit, der nominalen Bitrate empfangen wird.

Die CDR-Schaltung des empfangenden Abschnitts kann eine Leitungsraten-Phasenregelschleife (PLL) umfassen, die bei normalem Betrieb auf den eingehenden Datenstrom aufgeschaltet ist. Bei einem derartigen Ausführungsbeispiel der vorliegenden Erfindung umfasst die Leitungsraten-PLL einen spannungsgeregelten Oszillator (VCO als englische Abkürzung von Voltage Controlled Oscillator), der ein Ausgangssignal erzeugt, das über eine Empfängerleitungs-Divisionsschaltung mit einem ersten Phasendetektor-Eingangsanschluss gekoppelt ist. Ein zweiter Phasendetektor-Eingangsanschluss muss den eingehenden Datenstrom empfangen, optional durch einen Eingangsbegrenzungsverstärker, und ein Phasendetektor-Ausgangssignal, das die Phasendifferenz zwischen den Eingängen darstellt, kann an einen internen oder externen Schleifenfilter bereitgestellt werden. Der Schleifenfilter definiert eine oder mehrere Zeitkonstanten der PLL-Schleife. Die Empfängerleitungs-Divisionsschaltung, die in der Leitungsraten-PLL-Schleife platziert wird, kann an einen oder mehrere Empfängerleitungsdividenden bereitgestellt werden. Die CDR-Schaltung kann entsprechend auf eine bestimmte nominale Bitrate des eingehenden Datenstroms eingestellt werden, in dem ein Empfängerleitungsdividend ausgewählt wird, der dieser speziellen nominalen Bitrate entspricht. Wenn der VCO zum Beispiel so gestaltet ist, dass er mit einer Freilauffrequenz von etwa 2,488 GHz arbeitet, und die CDR-Schaltung einen eingehenden Datenstrom mit einer nominalen Bitrate von z.B. 622 Mbit/s empfangen sollte, so sollte ein Empfängerleitungsdividend von 4 ausgewählt werden. Die Systemsteuereinheit kann in der Lage sein, den richtigen Empfängerleitungsdividenden auszuwählen, wenn der empfangende Abschnitt mit einer Gruppe interner oder externer Auswahlstifte oder -anschlüsse bereitgestellt wird, wobei dieser als eine programmierbare Schnittstelle zwischen der Systemsteuereinheit und der Empfängerleitungs-Divisionsschaltung arbeitet.

Ein erstes Phasendetektor-Ausgangssignal, das als Reaktion auf die Zufuhr des geteilten VCO-Ausgangssignals und des Leitungsratensignals an den entsprechenden Eingangsanschlüssen erzeugt wird, kann, wie dies bereits vorstehend im Text beschrieben worden ist, das Laden des Schleifenfilters regeln, um eine Regel- bzw. Steuerspannung zu erzeugen. Diese Steuerspannung kann zu dem Eingang des VCO zurückgeführt werden, um die tatsächliche Oszillationsfrequenz des VCO zu steuern. Der Einsatz einer CDR-Schaltung auf PLL-Basis ermöglicht es einem Entwickler integrierter Schaltungsdesigns, auf bequeme Weise Schleifenparameter und Jitter-Toleranz der CDR-Schaltung zu simulieren und zu steuern bzw. zu regeln und diese auf alle bestimmten Signaleigenschaften des eingehenden Datenstroms zu optimieren, und zwar durch allgemein bekannte Verfahren. Alternativ kann die CDR-Schaltung auf einer Schaltungstopologie vom Typ eines SAW-Resonators basieren, wobei eine hohe Q-Resonanz eines SAW-Bausteins eingesetzt wird, um die CDR-Schaltung auf die Bitrate des eingehenden Datenstroms einzustellen. Allerdings kann es schwierig sein, das gleiche Maß an Flexibilität in Bezug auf die Kontrolle über die Jitter-Toleranz und die Jitter-Übertragung zu erreichen wie für die CDR-Schaltung auf PLL-Basis, und zwar speziell dann, wenn die CDR-Schaltung auf SAW-Basis in der Lage sein sollte, Datenströme sowohl mit der nominalen Bitrate als auch mit einer oder mehreren Transportnetzwerk-Bitraten zu empfangen und zu verarbeiten.

Der eingehende Datenstrom kann einem einzelnen Anschluss oder zwei Anschlüssen des Empfängerchips zugeführt werden, und zwar entsprechend als ein Eintaktsignal oder ein differentielles Eingangssignal. Vorzugsweise ist das eingehende Signal mit einem Paar von differentiellen Eingangsanschlüssen gekoppelt.

Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung umfasst der übertragende Abschnitt mindestens zwei PLLs. Eine erste Sender-PLL ist in der Lage, das Referenztaktsignal zu empfangen und sich auf dieses aufzuschalten und ein erstes Sender-PLL-Ausgangssignal zu erzeugen, wobei die erste Sender-PLL eine schmale Schleifenbandbreite aufweist, und wobei eine zweite Sender-PLL in reihe mit der ersten Sender-PLL geschaltet ist. Die zweite Sender-PLL kann sich vorzugsweise auf das Ausgangssignal der ersten Sender-PLL aufschalten und ein Ausgangstaktsignal auf der Basis des ersten Sender-PLL-Signals erzeugen. Die Schleifenbandbreite der zweiten Sender-PLL ist deutlich breiter als die Schleifenbandbreite der ersten Sender-PLL. Durch die Auswahl von Schleifen mit unterschiedlichen Bandbreiten wird die Jitter-Übertragung von dem eingehenden Datenstrom auf den abgehenden Datenstrom in dem Multirate-Transpondersystem wirksam unterdrückt durch die erste Sender-PLL, und zwar aufgrund des Schmalband-Tiefpassfilterns der Modulation in dem eingehenden Datenstrom, bereitgestellt durch die Schleife der ersten Sender-PLL. Ferner wird vorzugsweise die Jitter-Erzeugung durch die zweite Sender-PLL minimiert, indem eine breite Bandbreite der zweiten Sender-PLL ausgewählt und eine rauscharme VCO-Schaltung in der Schleife eingesetzt wird.

Die erste Sender-PLL kann eine VCXO-Schaltung umfassen, welche als spannungsgeregelter Oszillator auf Quarzbasis oder als einfache VCO-Schaltung, nicht auf Quarzbasis, in der ersten Sender-PLL arbeitet. VCXO-Schaltungen werden für gewöhnlich mit einer eher niedrigen Steuerspannungsempfindlichkeit hergestellt, d.h. die Oszillationsfrequenz ist verhältnismäßig unempfindlich in Bezug auf eine angelegte Steuerspannung, wodurch automatisch eine Schleife mit schmaler Bandbreite erzeugt wird. Unabhängig davon, ob ein spannungsgeregelter Oszillator auf Quarzbasis oder nicht auf Quarzbasis verwendet wird, sollte die Schleifenbandbreite vorzugsweise unter 130 kHz liegen, wobei ein Wert unter 80 kHZ darüber hinaus bevorzugt wird, und wobei ein Wert von weniger als etwa 30 kHZ am meisten bevorzugt wird für eine Multirate-Transponderschaltung, die mit Bitraten gemäß den Kommunikationsstandards STM-16/STM-1 arbeitet.

Zur effektiven Unterdrückung der Erzeugung von Jitter in der zweiten Sender-PLL muss die Schleifenbandbreite der zweiten Sender-PLL größer sein als 200 kHz oder vorzugsweise größer als 400 kHz, wobei ein Wert von über etwa 1 MHz, wie etwa von 2 MHz, darüber hinaus bevorzugt wird. Die Schleifenbandbreiten der ersten und zweiten Sender-PLLs werden vorzugsweise anpassbar gestaltet, indem entsprechende externe Kondensatoren eingesetzt werden, um die entsprechenden Zeitkonstanten der Schleifen festzulegen. Externe Kondensatoren ermöglichen eine geradlinige Feinabstimmung durch Versuche der Jitter-Leistung des Multirate-Transpondersystems, während sich das System im normalen Betrieb befindet, oder in Laborversuchen und bei Prototypentests/-evaluierungen.

Die nominale Bitrate steht vorzugsweise im Verhältnis zu der Transportnetzwerk-Bitrate gemäß einem Skalierungsverhältnis, so dass folgendes gilt: Transportnetzwerk-Bitrate = (M/N)·nominale Bitrate; wobei

M/N das Skalierungsverhältnis ist, wobei M, N positive ganze Zahlen sind, und wobei M > N ist.

Folglich können auch ungerade Skalierungsverhältnisfaktoren, wie etwa 15/14, 16/15, 32/31, 33/32, etc. für die Transportnetzwerk-Bitrate gemäß ITU-T G. 975 durch das vorliegende Multirate-Transpondersystem und Schaltungen unterstützt werden. M wird somit wie folgt ausgewählt: M = N + 1, wobei N aus der Gruppe der ganzen Zahlen ausgewählt wird, die folgendes aufweist: (32, 31, 16, 15, 14).

Zur Unterstützung einer Reihe von unabhängig auswählbaren Skalierungsverhältnissen in dem empfangenden Abschnitt und in dem übertragenden Abschnitt des Multirate-Transpondersystems und Schaltungen können diese Abschnitte entsprechende Skalierungs-Divisionsschaltungen aufweisen, die jeweils eine Reihe von auswählbaren Skalierungsdividenden aufweisen. Gemäß einem derartigen Ausführungsbeispiel der vorliegenden Erfindung umfasst die CDR-Schaltung des empfangenden Abschnitts folgendes:

einer Empfänger-Skalierungs-Divisionsschaltung, die das hergeleitete Taktsignal des eingehenden Datenstroms empfangen und das Referenztaktsignal für den übertragenden Abschnitt erzeugen kann, in dem dass abgeleitete Taktsignal mit einem auswählbaren Empfänger-Skalierungsdividenden X geteilt wird;

wobei die Empfänger-Skalierungs-Divisionsschaltung eine erste Gruppe auswählbarer Skalierungsdividenden umfasst, wobei jeder Wert von X einem bestimmten Skalierungsverhältnis zugeordnet ist. Der übertragende Abschnitt umfasst eine Sender-Skalierungs-Divisionsschaltung, die in der Sender-PLL angeordnet ist und ein PLL-Signal mit einem auswählbaren Sender-Skalierungsdividenden Y teilen kann;

wobei die Sender-Skalierungs-Divisionsschaltung eine zweite Gruppe auswählbarer Skalierungsdividenden umfasst, wobei jeder Wert von Y einem bestimmten Skalierungsverhältnis zugeordnet ist;

wobei X, Y unabhängig auswählbare positive ganze Zahlen sind.

Folglich wird das Referenztaktsignal erzeugt, indem das hergeleitete Taktsignal mit dem ausgewählten Empfänger-Skalierungsdividenden X geteilt wird, und wobei das Ausgangstaktsignal des übertragenden Abschnitts auf der Basis des PLL-Signals erzeugt wird, das durch die Sender-PLL erzeugt wird, wobei die Sender-Skalierungs-Divisionsschaltung in der entsprechenden Schleife angeordnet ist. Da die Sender-PLL auf das Referenztaktsignal aufgeschaltet ist, entspricht die Frequenz des Ausgangstaktsignals der des Referenztaktsignals multipliziert mit dem ausgewählten Sender-Skalierungsdividenden Y, und wobei die Bitrate somit gleich der Frequenz des Ausgangstaktsignals gesetzt wird, übereinstimmend mit der Bitrate des eingehenden Datenstroms multipliziert mit einem Skalierungsverhältnis Y/X.

Die Leitungsraten-PLL, die in der Lage sein sollte, sich auf die eingehenden Datenströme mit nominalen Raten aufzuschalten und auf einer oder mehreren entsprechenden Transportnetzwerk-Bitraten, muss mit einer ausreichend breiten Bandbreite bereitgestellt werden, um die Differenz der Bitraten zwischen der nominalen Rate und der höchsten Transportnetzwerk-Bitrate zu unterstützen, welche das System unterstützen soll. Die Differenz in Bezug auf die Bitraten entspricht für gewöhnlich etwa 3 bis 10% für normalerweise verwendete Skalierungsverhältnisse wie etwa 15/14 oder 32/31.

Unter Verwendung der Fähigkeit zur Unterstützung einer unabhängigen Auswahl der Werte von X und Y des Multirate-Transpondersystems kann der abgehende Datenstrom mit der gleichen Bitrate übertragen werden, mit der auch der eingehende Datenstrom empfangen wird, durch die Auswahl des Wertes von X, so dass dieser dem Wert von Y entspricht, unabhängig davon, ob der eingehende Datenstrom mit der nominalen Bitrate oder einer entsprechenden Transportnetzwerk-Bitrate empfangen wird. Durch die Auswahl des Wertes von X größer als der Wert von Y ist die Bitrate des abgehenden Datenstroms ferner niedriger als die Bitrate des eingehenden Datenstroms. Wenn folglich der eingehende Datenstrom mit der Transportnetzwerk-Bitrate empfangen wird, kann der abgehende Datenstrom mit der entsprechenden nominalen Bitrate durch entsprechende Auswahl von Y und X in dem entsprechenden übertragenden bzw. empfangenden Abschnitt übermittelt werden.

Gemäß dem vorliegenden Ausführungsbeispiel der Erfindung kann bzw. können das bzw. die vorstehend genannten Skalierungsverhältnis(se) M/N (wobei M und N positive ganze Zahlen sind) zwischen der nominalen Bitrate und der entsprechenden Transportnetzwerk-Bitrate auf direkte Art und Weise erhalten werden, indem entsprechende Werte für die Empfänger-Skalierungsdividenden X und Sender-Skalierungsdividenden Y ausgewählt werden. Selbstverständlich können praktische Einschränkungen in Bezug auf die Größe der Werte von X und Y gegeben sein, um eine integrierte Schaltung bereitzustellen, wenn die Chipfläche und die Komplexität der Schaltung berücksichtigt werden müssen. Sehr kleine Werte von X und Y, wie etwa kleinere Werte als 12 oder 10 können sich als unpraktisch für Anwendungen erweisen, bei denen das bzw. die erforderliche(n) Skalierungsverhältnis(se) sehr klein ist bzw. sind, d.h. kleiner als 32/31.

Die erste und zweite Gruppe auswählbarer Empfänger/Sender-Skalierungsdividenden, aus denen X und Y entsprechend ausgewählt werden können, können beide einen oder mehrere Skalierungsdividenden umfassen, die aus der Gruppe ausgewählt werden, die folgendes aufweist: (14, 15, 16, 31, 32, 56, 60, 62, 64). Gemäß einem vorbestimmten Ausführungsbeispiel der Erfindung werden die ersten und zweiten Gruppen von auswählbaren Skalierungsdividenden beide durch Skalierungsdividenden (56, 60, 62, 64) gebildet.

Gemäß einem weiteren bevorzugten Ausführungsbeispiel der Erfindung ist die CDR-Schaltung ferner in der Lage, eine auswählbare nominale Bitrate bereitzustellen. Die Sender-PLL, die das Ausgangstaktsignal erzeugt, ist auch in der Lage, die auswählbare nominale Bitrate bereitzustellen, wobei die nominale Bitrate aus einer Mehrzahl vorbestimmter nominaler Bitraten ausgewählt wird. Das vorliegende Ausführungsbeispiel der vorliegenden Erfindung stellt ein echtes Multirate-Transpondersystem bereit, wobei die Transportnetzwerk-Bitrate mit einem auswählbaren Skalierungsverhältnis im Verhältnis zu jeder ausgewählten entsprechenden nominalen Bitrate skaliert werden kann. Das vorliegende Ausführungsbeispiel der Erfindung ist besonders vorteilhaft in Kommunikationsnetzwerken, die eine echte Multirate-Fähigkeit des Transpondersystems und der Transponderschaltungen voraussetzen, da Daten zwischen Netzwerkknoten gemäß mehreren sich unterscheidenden Kommunikationsprotokollen kommuniziert bzw. übertragen werden. In diesem Fall kann eine einzelne Multirate-Transponderschaltung oder optional ein Chipsatz verschiedene, sich unterscheidende Kommunikationsprotokolle unterstützen, wodurch somit die Hardwareanforderungen minimiert werden und die Zuverlässigkeit der Netzwerkknoten in dem Kommunikationssystem verbessert wird. Das vorliegende Ausführungsbeispiel der Erfindung ermöglicht es, dass die Systemsteuereinheit die Ausführung einer fliegenden Anpassung des aktuellen Kommunikationsprotokolls gemäß der Unterstützung durch die Multirate-Transponderschaltung ermöglicht. Zur Steuerung des Betriebs der empfangenden und übertragenden Abschnitte kann eine Pin-Programmierung oder das Schreiben in ein dediziertes Steuerregister eingesetzt werden.

Die Anpassung der CDR-Schaltung des empfangenden Abschnitts für den Empfang des eingehenden Datenstroms mit einer auswählbaren nominalen Bitrate wird vorzugsweise erreicht unter Verwendung der vorstehend beschriebenen Leitungsraten-PLL-Schleife, die eine Empfängerleitung-Divisionsschaltung umfasst, die in der Leitungsraten-PLL-Schleife in der CDR-Schaltung angeordnet ist. Die Empfängerleitungs-Divisionsschaltung stellt eine Mehrzahl vorbestimmter Empfängerleitungsdividenden bereit, die jeweils einer bestimmten nominalen Bitrate der Mehrzahl vorbestimmter nominaler Bitraten des eingehenden Datenstroms entsprechen können. Der übertragende Abschnitt umfasst eine Senderleitungs-Divisionsschaltung, die ein Senderleitungs-Divisionsschaltungssignal auf der Basis eines Ausgangssignals der Sender-PLL-Schleife erzeugen kann, um das Ausgangstaktsignal auf der Basis des Senderleitungs-Divisionsschaltungssignals zu erzeugen. Durch die Auswahl identischer Empfänger- und Senderleitungs-Dividenden ist der empfangende Abschnitt in der Lage, den eingehenden Datenstrom mit einer ausgewählten nominalen Bitrate der Mehrzahl vorbestimmter nominaler Bitraten zu empfangen, und wobei der übertragende Abschnitt in der Lage ist, den abgehenden Datenstrom mit der ausgewählten nominalen Bitrate zu übertragen. Die Mehrzahl vorbestimmter Empfänger- und Senderleitungsdividenden wird vorzugsweise aus der Gruppe ausgewählt, die aus (1, 2, 4, 8, 16, 32, 64) besteht. Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung entspricht die Mehrzahl der vorbestimmten Empfängerleitungsdividenden der Mehrzahl vorbestimmter Senderleitungsdividenden und wird durch eine Gruppe von Leitungsdividenden gebildet, die aus folgenden Werten besteht: (1, 2, 4, 16), welche die folgenden Standard-Kommunikationsprotokolle unterstützt: SDH STM-1/STM-4/STM-16 und 1,250 Gbit/s Gigabit Ethernet.

Vorzugsweise entspricht mindestens eine der Mehrzahl vorbestimmter nominaler Bitraten einer nominalen Bitrate eines Standard-Kommunikationsprotokolls, und wobei es darüber hinaus bevorzugt wird, dass jede Bitrate der Mehrzahl vorbestimmter nominaler Bitraten einer entsprechenden nominalen Bitrate eines Standard-Kommunikationsprotokolls entspricht. Gemäß diesem letzt genannten Ausführungsbeispiel der Erfindung können somit ein Multirate-Transpondersystem und Schaltungen bereitgestellt werden, die den Empfang und die Übertragung eingehender/abgehender Datenströme auf der nominalen Bitrate oder der entsprechenden Transportnetzwerk-Bitrate gemäß jedem beliebigen einer Mehrzahl. von unterstützten Standard-Kommunikationsprotokollen unterstützen. Ferner können sowohl die nominale Bitrate als auch die entsprechende Transportnetzwerk-Bitrate unabhängig unterstützt werden für die eingehenden sowie für die abgehenden Datenströme. Bei dem Standard-Kommunikationsprotokoll kann es sich um jedes bereits bestehende oder geplante Kommunikationsprotokoll handeln, wie etwa SDH STM-1, SDH STM-4, SDH STM-16, SDH STM-64, Ethernet GE 1,250 Gbit/s, etc. Ein Multirate-Transpondersystem und Schaltungen, die zum Beispiel SDH STM-1, SDH STM-4, SDH STM-16 unterstützen, müssen somit in der Lage sein, eingehende und abgehende Datenströme mit nominalen Bitraten von 155 Mbit/s, 622 Mbit/s und 2.488 Mbit/s zu empfangen und auch eine oder mehrere entsprechende Transportnetzwerk-Bitraten zu unterstützen.

Der umfassende Bereich der Bitraten des eingehenden Datenstroms; der von einigen Ausführungsbeispielen des vorliegenden Multirate-Transpondersystems und der Schaltungen unterstützt wird, kann es voraussetzen, dass die Leitungsraten-PLL der CDR-Schaltung eine verhältnismäßig breite Bandbreite aufweist, um den Empfehlungen von Standards zu genügen, wie etwa den Voraussetzungen von ITU-T G.958, in Bezug auf die Jitter-Toleranz der CDR-Schaltung bei allen unterstützten Bitraten. Folglich kann die CDR-Schaltung mehr Jitter aus dem eingehenden Datenstrom zu dem übertragenden Abschnitt übertragen als wie dies normalerweise zulässig wäre, um die Jitter-Spezifikationen für das Multirate-Transpondersystem insgesamt zu erreichen, wie diese gemäß ITU-T G.825 empfohlen werden. Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung kann dieser Nachteil bzw. Kompromiss hinsichtlich der Jitter-Übertragung der CDR-Schaltung jedoch kompensiert werden durch die Anwendung des bereits vorstehend beschriebenen dualen Sender-PLL-Systems. Das Sender-PLL-System umfasst eine erste VCXO-basierte PLL mit schmaler Bandbreite für den Empfang des Referenztaktsignals, das durch die CDR-Schaltung bereitgestellt wird, und wobei sie eine wirksame Jitter-Unterdrückung in dem Referenztaktsignal ausführt. Das „gesäuberte" Referenztaktsignal wird danach zu der zweiten Sender-PLL mit breiter Bandbreite übertragen, von der das Ausgangstaktsignal übertragen wird. Durch die Anwendung des dualen bzw. doppelten Sender-PLL-Systems kann das vorliegende Ausführungsbeispiel folglich insgesamt ein System bereitstellen, das eine Jitter-Toleranz gemäß ITU-T G.958 für einen umfassenden Bereich von nominalen und Transportnetzwerk-Bitraten erreicht.

Bei Kommunikationsnetzwerken aus der Praxis kann der eingehende Datenstrom über kürzere oder längere Zeiträume aufgrund von Netzwerkfehlern, Reparaturen, etc. fehlen. Ein derartiger Zustand eines Eingangssignal von Null an der CDR-Schaltung bewirkt häufig die Einstellung der CDR-Schaltung, so dass diese von der optimalen Einstellfrequenz abweicht, welche der nominalen Bitrate des eingehenden Datenstroms entspricht, so dass wenn das Eingangssignal wieder erzeugt wird, die CDR-Schaltung einen unzulässig langen Zeitraum benötigen kann, um die Aufschaltung auf den eingehenden Datenstrom wieder zu erlangen. Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird dieses Problem durch den Einsatz einer Leitungstaktquelle in dem Multirate-Transpondersystem erreicht, wobei die Leitungs- bzw. Streckentaktquelle ein Leitungstaktsignal erzeugen kann, das die CDR-Schaltung dazu zwingt, eine optimale Einstellfrequenz zu erreichen, wenn der eingehende Datenstrom fehlt. Die CDR-Schaltung umfasst eine Skalierungs-PLL-Schleife, die parallel zu der Leitungsraten-PLL-Schleife angeordnet ist. Die Empfänger-Skalierungs-Divisionsschaltung ist in dieser Skalierungs-PLL-Schleife angeordnet, die ferner in der Lage ist, das Leitungstaktsignal zu empfangen und sich auf dieses aufzuschalten, und wobei die CDR-Schaltung eine Schleifenauswahleinrichtung umfasst, die auswählen kann, ob die Leitungsraten-PLL-Schleife oder die Skalierungs-PLL-Schleife in die CDR-Schaltung eingefügt wird, wodurch die CDR-Schaltung auf die Leitungstaktquelle oder den eingehenden Datenstrom aufgeschaltet wird. Das Leitungstaktsignal steuert bzw. regelt entsprechend die Abstimmung der CDR-Schaltung, wenn der eingehende Datenstrom bei dem Betrieb der Skalierungs-PLL-Schleife fehlt, die parallel zu der Leitungsraten-PLL-Schleife angeordnet ist. Während normalem Betrieb, d.h. wenn der eingehende Datenstrom mit einer korrekten Bitrate und einem richtigen Wert vorhanden ist, wird die CDR-Schaltung durch den Betrieb der Leitungsraten-PLL-Schleife auf den eingehenden Datenstrom aufgeschaltet, wobei die Schleife durch die Schleifenauswahleinrichtung aktiviert wird. Wenn der eingehende Datenstrom verschwindet, kann die Schleifenauswahleinrichtung bei bestimmten vorbestimmten Kriterien die Skalierungs-PLL-Schleife aktivieren, die durch die PLL-Tätigkeit der Leitungsraten-PLL-Schleife dafür sorgt, dass die CDR-Schaltung auf der erwarteten Frequenz des eingehenden Datenstroms abgestimmt bleibt, wenn die Frequenz des Leitungstaktsignals entsprechend ausgewählt wird, wie dies nachstehend im Text beschrieben ist.

Die Leitungstaktquelle kann somit in der Lage sein, das Leitungstaktsignal mit einer Frequenz bereitzustellen, welche die CDR-Schaltung für den Empfang des eingehenden Datenstroms mit einer der Mehrzahl von vorbestimmten nominalen Bitraten oder einer der entsprechenden Transportnetzwerk-Bitraten einstellt bzw. abstimmt. Dadurch wird die Erfassungszeit der CDR-Schaltung minimiert, indem die CDR-Schaltung auf die erwartete Bitrate des eingehenden Datenstroms angepasst wird, wenn der Datenstrom fehlt, wobei die erwartete Bitrate einer nominalen Bitrate oder einer entsprechenden Transportnetzwerk-Bitrate entspricht.

Da die in der Skalierungs-PLL-Schleife angeordnete Empfänger-Skalierungs-Divisionsschaltung auf das Leitungstaktsignal aufgeschaltet ist, wird die Abstimmfrequenz bzw. die Einstellfrequenz der CDR-Schaltung so geregelt, dass sie der Frequenz des Leitungstaktsignals entspricht, multipliziert mit dem ausgewählten Empfängerskalierungsdividenden X des empfangenden Abschnitts.

Bei der Leitungstaktquelle handelt es ich vorzugsweise um eine besonders präzise und stabile Taktquelle mit einer gut definierten Mittenfrequenz. Die Quelle kann einen Quarzoszillator umfassen oder gemäß einem bevorzugten Ausführungsbeispiel einen spannungsgeregelten Oszillator, wie etwa einen VCXO. Die Leitungstaktquelle kann vorzugsweise eine Mittenfrequenz bereitstellen, die einer nominalen Bitrate eines Standard-Kommunikationsprotokolls entspricht, geteilt durch eine ganze Zahl Z zwischen 12 und 128. Vorzugsweise entspricht der Wert von Z einem der auswählbaren Empfängerskalierungsdividenden X. Wenn der Wert des ausgewählten Empfängerskalierungsdividenden X gleich dem Wert von Z ist, so wird die Einstellfrequenz der CDR-Schaltung auf eine Frequenz eingestellt, die gleich der nominalen Bitrate des eingehenden Datenstroms ist. Wenn der ausgewählte Empfängerskalierungsdividend X andererseits größer oder kleiner ist als der Wert von Z, so wird die Einstellfrequenz der CDR-Schaltung auf eine Frequenz eingestellt, die ein Skalierungsverhältnis X/Z darstellt, das entsprechend höher oder niedriger ist als die nominale Bitrate des eingehenden Datenstroms. Dadurch wird die erforderliche Unterstützung des empfangenden Abschnitts eingehender Datenströme sowohl auf nominalen Raten als auch entsprechend erhöhten Raten bereitgestellt. Folglich kann der Entwickler einer integrierten Schaltung das Multirate-Transpondersystem mit der Fähigkeit bereitstellen, eine Mehrzahl verschiedener Transportnetzwerk-Bitraten auf jeder nominalen Bitrate durch entsprechende Auswahl der Empfängerskalierungsdividenden und der Mittenfrequenz der Leitungstaktquelle zu unterstützen. Da die Skalierungs-PLL-Schleife, welche die Empfängerskalierungsdividenden umfasst, ferner parallel zu der Leitungsraten-PLL-Schleife angeordnet ist, welche die Mehrzahl vorbestimmter Empfängerleitungsdividenden in der CDR-Schaltung bereitstellt, kann die CDR-Schaltung in der Lage sein, jede unterstützte nominale Bitrate zu empfangen, ohne den Empfang der entsprechenden Transportnetzwerk-Bitrate zu beeinflussen.

In dem vorstehend genannten Ausführungsbeispiel der Erfindung kann der übertragende Abschnitt das vorstehend genannte duale Sender-PLL-System umfassen, so dass die erste Sender-PLL in ihrer Schleife eine spannungsgeregelte Leitungstaktquelle aufweist, vorzugsweise die VCXO-Quelle, mit einer Mittenfrequenz, die dem Zielwert der nominalen Bitrate dividiert durch eine ganze Zahl Z entspricht. Die zweite Sender-PLL-Schleife kann die Sender-Skalierungs-Divisionsschaltung aufweisen, welche eine Anzahl von Sender-Skalierungsdividenden Y bereitstellt. Wenn die Werte der Senderskalierungsdividenden gleich den Werten der Empfängerskalierungsdividenden sind, so kann die Frequenz des Ausgangstaktsignals mit einem Skalierungsverhältnis Y/Z im Verhältnis zu der nominalen Bitrate heraufgesetzt/herabgesetzt werden. Da der Wert der Senderskalierungsdividende Y vorzugsweise unabhängig von dem Empfängerskalierungsdividenden X ausgewählt werden kann, kann das vorliegende Multirate-Transpondersystem in der Lage sein, eingehende und abgehende Datenströme mit unterschiedlichen Bitraten zu unterstützen, wie etwa einen eingehenden Datenstrom mit einer Transportnetzwerkrate und einen abgehenden Datenstrom mit einer nominalen Rate oder umgekehrt.

Die Schleifenauswahleinrichtung, die regelt, ob die Leitungsraten-PLL oder die Skalierungs-PLL in der CDR-Schaltung aktiviert wird, kann eine Aufschaltungs-Detektionsschaltung umfassen, die Frequenzen des Referenztaktsignals und des Leitungstaktsignals vergleichen kann, um ein Schleifenauswahlsignal gemäß vorbestimmten Kriterien in Bezug auf das Ergebnis des Vergleichs zu erzeugen. Das Schleifenauswahlsignal steuert einen Multiplexer, der die Skalierungs-PLL oder die Leitungsraten-PLL in die CDR-Schaltung einfügen kann. Das vorbestimmte Kriterium, das bestimmt, welche PLL-Schleife aktiviert werden soll, kann folgendes umfassen: wenn der Frequenzunterschied zwischen dem Referenztaktsignal und dem Leitungstaktsignal größer ist als ein vorbestimmter Schwellenwert, so fügt die Schleifenauswahleinrichtung die Skalierungs-PLL-Schleife in die CDR-Schaltung ein. Wenn im anderen Fall der Frequenzunterschied kleiner oder gleich dem vorbestimmten Schwellenwert ist, so sind die Schleifenauswahleinrichtungen in der Lage, die CDR-Schaltung auf den eingehenden Datenstrom aufzuschalten. Der vorbestimmte Schwellenwert wird vorzugsweise mit etwa 2.000 ppm ausgewählt, wobei ein Wert von etwa 500 ppm darüber hinaus bevorzugt wird. Demgemäß überwacht die Schleifenauswahleinrichtung die Frequenz des Referenztaktsignals, bei der es sich um eine dividierte Frequenz der äquivalenten Bitrate des eingehenden Datenstroms handelt, und sie vergleicht sie mit der Frequenz des Leitungstaktsignals, das durch eine stabile Leitungstaktquelle erzeugt wird. Wenn sich diese Frequenzen in einem größeren Ausmaß als um den Schwellenwert unterscheiden, so kann der eingehende Datenstrom als verloren gegangen betrachtet werden, und die CDR-Schaltung sollte entsprechend durch die Skalierungs-PLL geregelt werden, welche die CDR-Schaltung auf die Frequenz abstimmt, welche der erwarteten Bitrate des eingehenden Datenstroms entspricht.

Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung wird ein Großteil der Funktionalität des Multirate-Transpondersystems auf drei integrierten Schaltungen bereitgestellt. Die Schaltkreisanordnung des empfangenden Abschnitts ist im Wesentlichen auf einer ersten integrierten Schaltung vorgesehen, und die Schaltkreisanordnung des sendenden bzw. übertragenden Abschnitts ist im Wesentlichen auf einer zweiten integrierten Schaltung vorgesehen. Die Systemsteuereinheit ist im Wesentlichen auf einer dritten anwendungsspezifischen integrierten Schaltung vorgesehen. Alternativ können der empfangende Abschnitt und der übertragende Abschnitt auf einer einzigen integrierten Schaltung integriert sein, wobei dies jedoch zu Nebensprechproblemen zwischen diesen Schaltungsblöcken führen kann, wie etwa PLLs und VCOs, die in bestimmten Anwendungen mit unterschiedlichen Taktfrequenzen arbeiten müssen.

Bei einem Multirate-Transponderchipsatz aus der Praxis, der in einem Kommunikationssystem eingesetzt wird, weist der eingehende Datenstrom ein gewisses Ausmaß an Jitterverhalten auf. Die Übertragung von Jitter von einer empfangenden Schaltung oder Abschnitt zu der Senderschaltung oder einem sendenden Abschnitt sollte soweit wie möglich unterdrückt werden, um den Jitter-Gehalt in dem abgehenden Datenstrom so gering wie möglich zu halten. Gemäß dem vorliegenden Ausführungsbeispiel der vorliegenden Erfindung wird dies erreicht, indem zuerst die Übertragung von Jitter-Verhalten in dem Referenztaktsignal unterdrückt wird, das aus einem mit Jitter infizierten eingehenden seriellen Datenstrom durch die schmale Bandbreite der ersten Sender-PLL hergeleitet worden ist, und wobei danach die Erzeugung von Jitter in der zweiten PLL unterdrückt wird, indem die Schleife mit einer breiten Bandbreite gestaltet wird, um einen abgehenden seriellen Datenstrom mit geringem Jitterverhalten bereitzustellen.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Ein bevorzugtes Ausführungsbeispiel eines Multirate-Transpondersystems und ein Multirate-Transponderchipsatz gemäß der vorliegenden Erfindung sind nachstehend in Bezug auf die Zeichnungen beschrieben. In den Zeichnungen zeigen:

1 ein Blockdiagramm eines vereinfachten Multirate-Transpondersystems gemäß der vorliegenden Erfindung;

2 ein vereinfachtes Blockdiagramm der wichtigsten Schaltungsblöcke eines bevorzugten Ausführungsbeispiels eines integrierten Empfängerchips eines Empfänger/Sender-Chipsatzes gemäß der vorliegenden Erfindung; und

3 ein Blockdiagramm der wichtigsten Schaltungsblöcke eines bevorzugten Ausführungsbeispiels eines integrierten Senderchips eines Empfänger/Sender-Chipsatzes gemäß der vorliegenden Erfindung.

GENAUE BESCHREIBUNG EINES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS

Nachfolgend wird ein besonderes Ausführungsbeispiel eines integrierten Chipsatzes gemäß der Erfindung beschrieben und näher erörtert. Die vorliegende Beschreibung zeigt eine Schaltungstopologie eines Empfänger-Chipsatzes insgesamt in Form eines vereinfachten Blockdiagramms. Ferner dargestellt sind wesentliche Schaltungsblöcke, einschließlich einer CDR-Schaltung, einer ersten Sender-PLL-Schaltung, einer zweiten Sender-PLL-Schaltung, Divisionsschaltungen, etc., die über zwei ASICs verteilt sind, die einen Multirate-Transponder-Chipsatz implementieren, der den Empfang und die Übertragung serieller Datenströme gemäß den Kommunikationsprotokollen SDH STM-1, STM-4, STM-16 und Ethernet GE 1,250 Gbit/s sowie verschiedener entsprechender Transportnetzwerk-Bitraten oder erhöhten Bitraten für jedes dieser Standard-Kommunikationsprotokolle unterstützt.

Der Fachmann wird erkennen, dass die veranschaulichte Unterteilung bzw. Aufteilung der einzelnen Schaltungsblöcke zwischen dem Empfängerchip und dem Senderchip den Umfang der vorliegenden Erfindung nicht einschränkt. Andere Aufteilungen bzw. Unterteilungen der einzelnen Schaltungsblöcke zwischen dem Sender- und Empfängerchip können in bestimmten Anwendungen vorteilhaft sein, abhängig von praktischen Kriterien, wie etwa der Anzahl der Pins bzw. Stifte, der Chipfläche, der Signalkopplung zwischen Schaltungsblöcken über einen gemeinsamen Substratanschluss und/oder gemeinsame Stromversorgungsnetze, etc. Entsprechende Merkmale der Schaltungen und Schaltungsblöcke, die in mehr als einer Zeichnung veranschaulicht sind, sind mit den gleichen Bezugsziffern bezeichnet.

Viele Daten-/Taktsignalleitungen und Ein-Ausgangsanschlüsse der veranschaulichten Schaltungsblöcke und/oder Chips sind zur besseren Darstellung und zur Vereinfachung der Zeichnungen so veranschaulicht, dass sie Eintaktsignale führen. Das vorliegende Ausführungsbeispiel der integrierten Schaltung verwendet jedoch eine vollständig differentielle Signalverarbeitung und entsprechend vollständig differentielle Schaltungsblöcke, wie etwa Logikgatter, Verstärker, Komparatoren, etc. Die vollständig differentielle Signalverarbeitung weist den Effekt auf, dass jeder Anschluss an den Schaltungsblöcken und jede Verbindungsleitung zwischen den Schaltungsblöcken der vorliegenden Zeichnungen in dem vorliegenden Ausführungsbeispiel der Erfindung zwei Anschlüsse oder entsprechend zwei Signalleitungen darstellen, die Versionen des gleichen Signals mit entgegengesetzter Phase bereitstellen. Die vollständig differentielle Signalverarbeitung weist mehrere Vorteile auf in Bezug auf die Verbesserung der Rauschunterdrückung und die Minimierung der internen Kopplung zwischen verschiedenen Schaltungsblöcken.

Zur Unterstützung des erforderlichen Hochgeschwindigkeitsbetriebs des vorliegenden Multirate-Transponder-Chipsatzes und Systems werden Logikgatter des Chipsatzes vorzugsweise als CML-Logik unter Verwendung bipolarer Transistoren implementiert. Bei dem bevorzugten Prozess handelt es sich um einen bipolaren Prozess mit 0,4 &mgr;m, der sich für Schaltungen mit Mischsignalen eignet, die innerhalb des Frequenzbereichs von etwa 0 Hz bis 10 GHz arbeiten. Die durch diesen Prozess bereitgestellten bipolaren Transistoren weisen Werte von fT von etwa 25 GHz auf. Für integrierte Schaltungen, die erforderlich sind, um auf noch höheren Frequenzen zu arbeiten als die vorliegende integrierte Schaltung, können andere im Handel erhältliche oder proprietäre BiCMOS oder bipolare Prozesse eingesetzt werden, die bipolare Transistoren mit fT Werten zwischen etwa 50 und 75 GHz bereitstellen können.

In dem vereinfachten Blockdiagramm aus 1 wird der eingehende Datenstrom mit einer Leitungsrate oder nominalen Bitrate K von einem empfangenden Chip 100 eines Multirate-Transponder-Chipsatzes (100 und 300) über den Leitungseingang 10 empfangen und an eine CDR-Schaltung 20 bereitgestellt, die ein Taktsignal 40 auf einer Taktleitung und ein serielles Datensignal 30 auf einer Datenleitung herleiten kann. Die Datensignal 30 wird zu einer Datenübertragungsschaltung 60 übertragen, die ferner eine Demultiplexer-Schaltung umfasst, die das Datensignal 30 in ein P-Kanal-Datensignal teilt, das vorzugsweise 16 oder 32 Kanäle umfasst, wobei jeder Kanal mit einer niedrigeren Bitrate als der Bitrate K betrieben wird, vorzugsweise mit der Bitrate von K/P, um ein eingehendes Mehrkanal-Datensignal zu erzeugen. Das eingehende Mehrkanal-Datensignal wird zu einer Systemsteuereinheit 200 übertragen, und zwar über einen P-Kanal-Datenbus 90 zu einer Datenempfangseinrichtung (nicht abgebildet) in der Systemsteuereinheit 200. Die Datenübertragung jedes P-Kanal-Datenwortes über den P-Kanal-Datenbus 90 wird durch ein Empfängertaktsignal auf der Empfängertaktleitung 85 gesteuert. Das Empfängertaktsignal wurde hergeleitet durch Division des abgeleiteten Taktsignals 40, das durch die CDR-Schaltung 20 bereitgestellt wird, durch einen ganzzahligen Wert P in einer Taktübertragungsschaltung (nicht abgebildet). Wenn die Bitrate des eingehenden Datenstroms somit gleich K Bit/s ist, entspricht die Taktfrequenz des Empfängertaktsignals K/P Hertz.

Das durch die CDR-Schaltung 20 bereitgestellte hergeleitete Taktsignal 40 wird auch einer Empfänger-Skalierungs-Divisionsschaltung 50 zugeführt, welche das Taktsignal 40 durch einen Empfänger-Skalierungs-Dividenden teilt, der vorzugsweise eine ganze Zahl X darstellt, wie dies veranschaulicht ist, um ein Referenztaktsignal 70 zu erzeugen, das über eine Referenztaktleitung zu einem übertragenden Chip 300 des Multirate-Transponder-Chipsatzes (100, 300) übertragen wird. Der tatsächliche wert von X kann aus einer Gruppe vorbestimmter Empfänger-Skalierungsdividenden durch die Programmierung von Logikwerten eines oder mehrerer von außen zugänglicher Stifte (nicht abgebildet) des Empfängerchips 100 ausgewählt werden. Dies ermöglicht es der Systemsteuereinheit 200, die tatsächliche Einstellung des Empfänger-Skalierungsdividenden X zu steuern. Der Wert von X wird vorzugsweise so ausgewählt, dass er sich in dem Bereich zwischen 12 und 128 befindet, wie etwa eine Gruppe von Werten, die 56, 60, 62 und 64 aufweist. Diese Werte von X sehen einen praktischen Frequenzbereich für das Referenztaktsignal 70vr, selbst wenn das hergeleitete Taktsignal, das durch die CDR-Schaltung 20 bereitgestellt wird, im Bereich von mehreren GHz liegt. Eine vorstehend genannte Anzahl von auswählbaren Empfängerskalierungsdividenden X wird vorzugsweise in dem Empfängerchip bereitgestellt, wie etwa 2, 3 oder 4 unterschiedliche Dividenden.

In dem übertragenden Abschnitt 300 wird das Referenztaktsignal 70 an einen Referenzeingangsanschluss eines Phasenfrequenzdetektors (PFD) 330 angelegt, der einen Teil der Sender-PLL-Schleife bildet, die ferner einen Sender-VCO 310, eine Sender-Skalierungs-Divisionsschaltung 320 umfasst, die durch einen Sender-Skalierungsdividenden Y dividieren kann, und einen externen Tiefpassfilter 305, der eine oder mehrere Zeitkonstanten der Schleife festlegt.

Aufgrund der PLL-Rückkopplung in der Sender-PLL-Schleife wird ein Ausgangstaktsignal 335 auf einer Ausgangstaktleitung 335 erzeugt, das synchron ist in Bezug auf das angelegte Referenztaktsignal an dem Referenzeingangsanschluss des PFD 330 und mit einer Frequenz, die mit dem Wert von Y in diesem Bezug multipliziert wird. Durch die entsprechende Auswahl der entsprechenden Empfänger- und Sender-Skalierungsdividenden X und Y in dem Empfängerchip 100 und dem Senderchip 300 kann die auf der Datenleitung 350 bereitgestellte Bitrate des seriellen abgehenden Datenstroms als ein Skalierungsverhältnis Y/X mal der Leitungsrate K des eingehenden Datenstroms geregelt werden. Der Wert jedes der Skalierungsdividenden Y und X kann vorzugsweise unabhängig ausgewählt werden durch zugeordnete Pin-Anordnungen (nicht abgebildet). Eine zweite Sender-PLL (nicht abgebildet) ist vorzugsweise ebenfalls in dem Senderabschnitt 300 enthalten, wobei sie in der Abbildung aus 1 zur besseren Veranschaulichung jedoch weggelassen worden ist. Die zweite Sender-PLL wird in Bezug auf die Abbildung aus 3 beschrieben, die ein detaillierteres Blockdiagramm des Senderchips 300 zeigt.

Verschiedene vorbestimmte Werte des Skalierungsdividenden X in der Empfänger-Skalierungs-Divisionsschaltung 50 und verschiedene vorbestimmte Werte des Skalierungsdividenden Y in der Sender-Skalierungs-Divisionsschaltung 320 werden vorzugsweise bereitgestellt. Wenn Y größer ist als X und angenommen wird, dass der eingehende Datenstrom mit einer nominalen Bitrate eines Kommunikationsprotokolls empfangen wird, wird der abgehende Datenstrom mit einer Transportnetzwerk-Bitrate übertragen, wenn die Werte von X und Y entsprechend ausgewählt werden. Die erforderlichen Overhead-Daten können erzeugt und in das abgehende Datensignal auf einem R-Kanal-Datenbus 220 durch die Systemsteuereinheit 200 eingefügt werden. Die Steuerung der Übertragung des R-Kanal abgehenden Datensignals auf dem Datenbus 220 wird durch ein Sendertaktsignal 360 bereitgestellt, das durch eine Sendertaktschaltung erzeugt wird, die in einer Datenempfangsschaltung 340 des Senderchips 300 integriert werden kann. Das Sendertaktsignal 360 muss synchron sein in Bezug auf das auf der Leitung 335 bereitgestellte abgehende Taktsignal, um die Übertragung des abgehenden Datenstroms für den Empfang des abgehenden R-Kanal Datensignals entsprechend zu takten. Da die Bitrate des abgehenden Datenstroms wie folgt gegeben ist: K·Y/K, wobei K die Bitrate des eingehenden Datenstroms darstellt, wird das Sendertaktsignal 350vorzugsweise so. erzeugt, dass es die folgende Taktfrequenz aufweist: (K·Y)/(X·R).

Die Abbildung aus 2 zeigt den Empfängerchip 100 aus 1 in näheren Einzelheiten. Die CDR-Schaltung umfasst eine Leitungsraten-PLL-Schleife, einen Empfänger-VCO 415, eine Empfänger-Skalierungs-Divisionsschaltung 420, die Empfängerleitungsdividenden 1, 2, 4, 16 bereitstellt, um ein dividiertes VCO-Signal an einen ersten Eingangsanschluss eines Zweipunkt-Phasendetektors 405 bereitzustellen. Der Wert des Empfängerleitungsdividenden X kann durch Steuerung der Logikwerte externer Stifte RSEL1 ... 2 ausgewählt werden. Ein Ausgangssignal des Zweipunkt-Phasendetektors 405 wird über die (differentiellen) Signalleitungen 406 an einen Multiplexer 435 bereitgestellt und zu einer Dreistufen-Ladepumpe 440 übertragen, die durch den Einsatz interner Stromquellen für das Laden eines Schleifenfilterkondensators (nicht abgebildet) verantwortlich ist, der mit dem Anschluss OUCHP verbunden ist. Der Schleifenfilterkondensator und optional ein Reihenwiderstand legt bzw. legen eine oder mehrere Zeitkonstanten der Leitungsraten-PLL-Schleife fest, um deren Bandbreite zu regeln sowie einer parallel angeordneten Skalierungs-PLL-Schleife, wie dies nachstehend im Text beschrieben ist. Eine an dem Schleifenfilterkondensator entwickelte Steuerspannung wird einem Eingangsanschluss VCTL des VCO 415 angelegt, wodurch die Schleife der Leitungsraten-PLL geschlossen wird.

Ein Eingangsbegrenzungsverstärker 400 ist mit differentiellen Eingangsanschlüssen DI und DIN verbunden, um die eingehenden Datenströme zu empfangen, und er für ein verstärktes Signal einem zweiten Anschluss des Zweipunkt-Phasendetektors 405 zu. Die Datenbits des eingehenden Datenstroms werden durch die PLL-Funktion der Leitungsraten-PLL hergeleitet, um ein hergeleitetes Datensignal auf der Datenleitung 30 bereitzustellen, und wobei das hergeleitete Taktsignal, das auf dem dividierten Leitungsraten-PLL-Signal an dem Ausgang der Leitungsraten-Divisionsschaltung 420 basiert, wird auf einer Taktleitung 40 einer Demultiplexer-Schaltung 445 bereitgestellt. Eine Demultiplexer-Schaltung 445 teilt das hergeleitete Datensignal in 16 Datenübertragungskanäle auf, die jeweils mit einer niedrigeren Bitrate arbeiten, und zwar an entsprechenden differentiellen Anschlusspaaren DO0 ... 15 und DO0N ... 15N. Die Datenkanäle sind mit der Systemsteuereinheit verbunden, um das eingehende Datensignal zu der Steuereinheit zu übertragen, wie dies in Bezug auf die Abbildung aus 1 beschrieben ist.

Die CDR-Schaltung umfasst ferne eine zweite PLL in Form einer Skalierungs-PLL, die parallel zu der Leitungsraten-PLL angeordnet ist. Die Skalierungs-PLL ist um eine Empfänger-Skalierungs-Divisionsschaltung 410 gebildet, die mit dem Ausgangsanschluss des VCO 415 parallel zu der Leitungsdivisionsschaltung 420 verbunden ist, um ein Referenztaktsignal 70 zu erzeugen, das an einem Paar von (differentiellen) Referenztaktanschlüssen FCK und FCKN verfügbar ist. Das Referenztaktsignal 70 wird ferner zu einem Senderchip 300 weitergeleitet, wie dies in 3 (oder 1) dargestellt ist. Das Referenztaktsignal 70 wird ferner an eine Aufschaltungsdetektionsschaltung 425 und einen ersten Anschluss 413 eines Phasenfrequenzdetektors 430 bereitgestellt, der ein Leitungstaktsignal an einem zweiten Anschluss 412 empfängt. Das Leitungstaktsignal wird vorzugsweise durch eine VCXO-Schaltung erzeugt, die mit den Anschlüssen XCK1 und XCK1N verbunden und in einer ersten Sender-PLL-Schleife angeordnet ist (die den Phasenfrequenzdetektor 330 aus 3 umfasst), die an dem Senderchip 300 angeordnet und an den Anschlüssen CKREFA und CKREFB des Empfängerchips über einen Multiplexer 411 bereitgestellt wird.

Die VCXO-Schaltung erzeugt ein Leitungstaktsignal mit einer Frequenz, die einer nominalen Bitrate eines Ziel-Kommunikationsprotokolls dividiert durch eine ganze Zahl entspricht. In dem vorliegenden Ausführungsbeispiel der Erfindung handelt es sich bei der nominalen Bitrate des Ziel-Kommunikationsprotokolls um die Rate 2,488 Gbit/s von STM-16. Die ganze Zahl entspricht vorzugsweise einem der Empfängerskalierungsdividenden X und wird in dem vorliegenden Ausführungsbeispiel der Erfindung mit 62 ausgewählt, da die Gruppe der Empfänger-Skalierungsdividenden die Werte (56, 60, 62, 64) umfasst, wie dies vorstehend im Text bereits beschrieben worden ist. Folglich sollte die Mittenfrequenz der VCXO-Schaltung mit 40,129 MHz (2,488 GHz/62) ausgewählt werden, und die durch die Skalierungs-PLL durch die auswählbaren Leitungsdividenden in der Schaltung 410 Frequenzmultiplikation ermöglicht die Regelung der Einstellfrequenz der CDR-Schaltung auf die nominale Bitrate von 2,488 Gbit/s oder eine höhere oder niedrigere Rate. Der Wert des Empfänger-Skalierungsdividenden ist durch Steuerung bzw. Regelung der Logikwerte externer Pins MSEL1 ... 2 auswählbar.

Ein Ausgangssignal des Phasenfrequenzdetektors 430 wird an einen mit der Ladepumpe 440 verbundenen Multiplexer 435 bereitgestellt. Der Multiplexer 435 ist ferner mit dem Ausgangssignal 406 des Zweipunkt-Phasendetektors 405 verbunden, und die Skalierungs-PLL-Schleife ist folglich um die gleichen Schaltungen wie die Leitungsraten-PLL-Schleife geschlossen; die Ladepumpe 440, den Schleifenfilterkondensator und den VCO 415. Der Multiplexer 435 steuert durch ein Steuersignal 426 von der Aufschaltdetektionsschaltung 425, welche Schleife der beiden parallelen Schleifen in der CDR-Schaltung aktiv ist, indem entweder das Ausgangssignal des Phasenfrequenzdetektors (PFD) 430 oder das Ausgangssignal des Zweipunkt-Detektors 405 freigegeben wird, um die Ladepumpe 440 zu steuern. Die Aufschaltdetektionsschaltung 425 überwacht dauerhaft eine Frequenzdifferenz zwischen dem Referenztaktsignal auf der Leitung 70 und dem Leitungstaktsignal von der VCXO-basierten Leitungstaktquelle an dem Anschluss 412 des PFD 430. Wenn sich die Signale um mehr als einen vorbestimmten Wert unterscheiden, wie zum Beispiel 500 ppm oder 2.000 ppm, so wird die Skalierungs-PLL in der CDR-Schaltung aktiviert, so dass die CDR-Schaltung auf das >Leitungstaktsignal aufgeschaltet wird, bereitgestellt durch die VCXO-Schaltung an Stelle der Aufschaltung auf den eingehenden Datenstrom. Dadurch wird sichergestellt, dass die CDR-Schaltung immer in ihrem Aufschaltungsbereich im Verhältnis zu einer erwarteten Bitrate des eingehenden Datenstroms gehalten wird, wenn der eingehende Datenstrom aus irgend einem Grund fehlt oder eine fehlerhafte Bitrate aufweist. Ein Vorteil dieser Technik ist es, dass vorhersehbare Aufschaltungsbedingungen für die CDR-Schaltung gewährleistet werden, da die Oszillationsfrequenz des VCO 415 innerhalb eines Bereichs gehalten wird, der es ermöglicht, dass der Zweipunkt-Phasendetektor 405 eine Aufschaltung auf den eingehenden Datenstrom erreicht. Da die VCXO-Schaltung ferner auch als ein spannungsgeregelter Oszillator in der ersten Sender-PLL-Schleife arbeitet, sorgt sie für ein Schmalband-Tiefpassfiltern des Referenztaktsignals, was eine effektive Unterdrückung von Jitter-Verhalten in dem eingehenden Datenstrom bewirkt, das ansonsten auf den abgehenden Datenstrom übergegangen wäre.

In dem vorliegenden Ausführungsbeispiel des Empfängerchips wird die Bandbreite der Leitungsraten-PLL so angepasst, dass sie größer ist als mindestens 1 MHz, vorzugsweise größer als 1,5 oder 2,0 MHz, um die Anforderungen von ITU-T G.958 zu erfüllen in Bezug auf die minimale Jitter-Toleranz auf allen unterstützten nominalen Bitraten und Transportnetzwerk-Bitraten.

Die Abbildung aus 3 zeigt in näheren Einzelheiten die integrierte Schaltung 300 des Senders aus 1. Ein abgehendes Datensignal wird auf einem Datenbus mit 16 Kanälen 16 entsprechenden Paaren von differentiellen Anschlüssen 220 über die Systemdaten-Übertragungseinrichtung der Systemsteuereinheit zugeführt. Die 16 abgehenden Datenkanäle sind mit einem 16:1-Multiplexer 500 verbunden und in einen seriellen Datenstrom mit einer Bitrate integriert, die dem 16fachen der Bitrate jedes Datensignalkanals entspricht. Der Multiplexer 500 wird durch ein Ausgangstaktsignal getaktet, das auf der Leitung 335 bereitgestellt wird durch eine Senderleitungs-Divisionsschaltung 510, die ferner mit einem Ausgangssignal einer zweiten Sender-PLL verbunden ist, welche den VCO 310 umfasst. Das Ausgangstaktsignal ist ferner an externen differentiellen Anschlüssen CKO und CKNO bereitgestellt.

Das Referenztaktsignal von der integrierten Schaltung des Empfängers wird zu der integrierten Schaltung des Senders an den Anschlüssen CKI und CKIN übertragen und an einen Referenzeingang 501 eines ersten Phasenfrequenzdetektors (PFD) und der zugeordneten Ladepumpe 330 bereitgestellt. Dieser Schaltungsblock 330 bildet einen Teil einer ersten Sender-PLL, die einen externen Kondensator umfasst, der mit einem Ausgangsanschluss der Ladepumpe an dem externen Anschluss VCXOCHAP verbunden ist, der mit einem Schleifen-Zeitkonstantenkondensator (oder Kondensator und Widerstand) verbunden ist, wobei eine Steuerspannung an eine VCXO-Schaltung (nicht abgebildet) bereitgestellt wird. Der VCXO erzeugt ein Leitungstaktsignal mit einer Frequenz, die im Wesentlichen proportional ist zu der angelegten Steuerspannung. Das Leitungstaktsignal wird externen differentiellen Anschlüssen XCK1 und XCK1N zugeführt und bereitgestellt an einen Steueranschluss des ersten Phasenfrequenzdetektors (PFD), um die Schleife der ersten Sender-PLL zu schließen.


Anspruch[de]
Multirate-Transpondersystem zum Empfang eines eingehenden seriellen Datenstroms (10) mit einer ersten Bitrate K, und zum Übertragen eines abgehenden seriellen Datenstroms (350) mit einer zweiten Bitrate KY/X, wobei X und Y ganze Zahlen sind, und wobei X ≠ Y gilt, wobei das Multirate-Transpondersystem folgendes umfasst:

einen empfangenden Abschnitt (100), eine Systemsteuereinheit (200) und einen übertragenden Abschnitt (300);

wobei der empfangende Abschnitt folgendes umfasst:

eine Takt- und Datenwiederherstellungs-Schaltung (CDR-Schaltung) (20), die den eingehenden seriellen Datenstrom (10) mit einer Bitrate K empfangen kann, die eine nominale Bitrate eines standardisierten Kommunikationsprotokolls darstellt oder eine entsprechende Transportnetzwerk-Bitrate, wobei die Transportnetzwerk-Bitrate ein auswählbares M/N-Verhältnis darstellt in Relation zu der nominalen Bitrate, wobei M, N positive ganze Zahlen sind, und wobei M > N gilt, wobei die CDR-Schaltung ein Taktsignal (40) der Frequenz K und ein Datensignal (30) aus dem eingehenden seriellen Datenstrom (10) ableiten kann; und

eine Datenübertragungsschaltung (60), die ein eingehendes Datensignal mit der Frequenz K/P auf der Basis des abgeleiteten Datensignals (30) auf einem oder mehreren, d.h. P, Datenübertragungskanälen (90) erzeugen kann; und

eine Taktübertragungsschaltung (nicht abgebildet), die ein Empfängertaktsignal der Frequenz K/P auf einer Empfängertaktleitung (85) empfangen kann; und

eine Skalierer-Divisionsschaltung (50), die ein Referenztaktsignal (70) der Frequenz K/X für den übertragenden Abschnitt (300) auf der Basis des Taktsignals der Frequenz K erzeugen kann, welche dem eingehenden Datenstrom (10) zugeordnet ist;

wobei die Systemsteuereinheit (200) folgendes umfasst:

eine Systemdaten-Empfangseinrichtung, eine Systemdaten-Übertragungseinrichtung, eine Systemdaten-Verarbeitungseinrichtung und einen Schiebepuffer;

wobei die Systemdaten-Empfangseinrichtung das eingehende Datensignal auf der Frequenz K/P von einem oder mehreren, d.h. P, Datenübertragungskanälen (90) empfangen kann, und das Empfängertaktsignal mit der Frequenz K/P von der Empfängertaktleitung (85), und um das eingehende Datensignal an den Schiebepuffer zur Taktbereichsübertragung bereitzustellen; und

wobei die Systemdaten-Verarbeitungseinrichtung das eingehende Datensignal in dem Schiebepuffer verarbeiten kann, indem Datenbits in das eingehende Datensignal eingefügt und/oder Datenbits aus dem eingehenden Datensignal extrahiert und/oder Datenbits in dem eingehenden Datensignal überwacht werden, um ein ausgehendes Datensignal für die Datenübertragungseinrichtung auf einem oder mehreren Datenübertragungskanälen zu erzeugen; und

wobei die Systemdaten-Übertragungseinrichtung das abgehende Datensignal an den übertragenden Abschnitt als Reaktion darauf bereitstellen kann, dass ein Sendertaktsignal auf einer Sendertaktleitung bereitgestellt wird;

wobei der übertragende Abschnitt (300) folgendes umfasst:

eine Sender-Phasenregelschleife (PLL) (330, 310, 320, 305), die ein Referenztaktsignal (70) auf der Frequenz K/X empfangen und sich auf dieses aufschalten kann, sowie zum erzeugen eines Ausgangstaktsignals (335) auf der Frequenz KY/X auf der Basis des Referenztaktsignals (70) der Frequenz K/X;

eine Sendertaktschaltung, die das Sendertaktsignal (360) mit der Frequenz KY/XR für die Systemdaten-Übertragungseinrichtung der Systemsteuereinheit (2300) erzeugen kann;

eine Datenempfangsschaltung (340), die das abgehende Datensignal (220) von der Systemdaten-Übertragungseinrichtung empfangen kann, und zum Erzeugen des seriellen abgehenden Datenstroms (350) mit einer Bitrate von KY/X auf der Basis des abgehenden Datensignals (220) und des Ausgangstaktsignals (335).
Multirate-Transpondersystem nach Anspruch 1, wobei das abgehende Datensignal die nominale Bitrate aufweist, wenn sich der eingehende Datenstrom auf der Transportnetzwerk-Bitrate oder auf der entsprechenden Transportnetzwerk-Bitrate befindet, wenn sich der eingehende Datenstrom auf der nominalen Bitrate befindet. Multirate-Transpondersystem nach Anspruch 1, wobei der Senderabschnitt mindestens zwei PLLs umfasst;

wobei die erste Sender-PLL das Referenztaktsignal empfangen und sich auf dieses aufschalten kann und ein erstes Sender-PLL-Signal erzeugen kann, wobei die erste Sender-PLL eine schmale Schleifenbandbreite aufweist; und

wobei sich die zweite Sender-PLL auf das erste Sender-PLL-Signal aufschalten und das Ausgangstaktsignal auf der Basis des ersten Sender-PLL-Signals erzeugen kann, wobei die zweite Sender-PLL eine breite Schleifenbandbreite aufweist;

wodurch die Übertragung von Jitter von dem eingehenden seriellen Datenstrom in dem Multirate-Transpondersystem durch die erste Sender-PLL unterdrückt wird, und wobei die Erzeugung von Jitter in dem Multirate-Transpondersystem durch die zweite Sender-PLL unterdrückt wird.
Multirate-Transpondersystem nach Anspruch 2, wobei die erste Sender-PLL eine VCXO-Schaltung umfasst, die als ein spannungsgeregelter Oszillator in der ersten Sender-PLL arbeitet. Multirate-Transpondersystem nach Anspruch 2 oder 4, wobei die schmale Schleifenbandbreite der ersten Sender-PLL eine Schleifenbandbreite von weniger als 130 kHz darstellt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com