PatentDe  


Dokumentenidentifikation DE102005059189B3 08.03.2007
Titel Anordnung von Halbleiterspeichereinrichtungen sowie Halbleiterspeichermodul mit einer Anordnung von Halbleiterspeichereinrichtungen
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Ruckerbauer, Hermann, 94554 Moos, DE;
Schröter, Holger, 81371 München, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 12.12.2005
DE-Aktenzeichen 102005059189
Veröffentlichungstag der Patenterteilung 08.03.2007
Veröffentlichungstag im Patentblatt 08.03.2007
IPC-Hauptklasse H01L 25/065(2006.01)A, F, I, 20051212, B, H, DE
IPC-Nebenklasse H01L 23/48(2006.01)A, L, I, 20051212, B, H, DE   
Zusammenfassung Eine Anordnung von Halbleiterspeichereinrichtungen, umfassend eine erste Halbleiterspeichereinrichtung (10) mit mindestens einem ersten Kontakt (11), und mindestens einem zweiten Kontakt (12). Die Anordnung von Halbleiterspeichereinrichtungen weist ferner eine zweite Halbleiterspeichereinrichtung (20) mit mindestens einem ersten Kontakt (21) und mindestens einem zweiten Kontakt (22) auf. Außerdem weist die Anordnung von Halbleiterspeichereinrichtungen ein flexibles Substrat (30) mit mindestens einem ersten Kontakt (31) und mindestens einem zweiten Kontakt (32) auf. Eine erste elektrisch leitfähige Leiterbahn (33) ist in dem flexiblen Substrat (30) angeordnet. Über die erste elektrisch leitfähige Leiterbahn (33) ist der mindestens eine erste Kontakt (31) des flexiblen Substrats (30) mit dem mindestens einen zweiten Kontakt (22) der zweiten Halbleiterspeichereinrichtung (20) verbunden. Eine zweite elektrisch leitfähige Leiterbahn (34) ist in dem flexiblen Substrat (30) angeordnet. Über die zweite elektrisch leitfähige Leiterbahn (34) ist der mindestens eine erste Kontakt (21) der zweiten Halbleiterspeichereinrichtung (20) mit dem mindestens einen zweiten Kontakt (12) der ersten Halbleiterspeichereinrichtung (10) verbunden. Eine dritte elektrisch leitfähige Leiterbahn (35) ist in dem flexiblen Substrat (30) angeordnet. Über die dritte elektrisch leitfähige Leiterbahn (35) ist der mindestens eine erste Kontakt (11) der ersten Halbleiterspeichereinrichtung (10) mit dem ...

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Anordnung von Halbleiterspeichereinrichtungen sowie ein Halbleiterspeichermodul mit einer Anordnung von Halbleiterspeichereinrichtungen. Die Erfindung betrifft insbesondere Halbleiterspeichereinrichtungen, die über ein flexibles Substrat miteinander verbunden sind.

Hintergrund der Erfindung

Ein Halbleiterspeichermodul umfasst typischerweise eine Leiterplatte sowie mehrere darauf montierte Halbleiterspeicherbausteine. Das Halbleiterspeichermodul kann ferner einen Steuerbaustein, beispielsweise einen HUB-Chip sowie ein Bussystem umfassen, wobei der Steuerbaustein Lese- und Schreibzugriffe auf die Halbleiterspeicherbausteine durch Steuersignale, die über das Bussystem übertragen werden, steuert.

Zur Erhöhung der Speicherdichte des Halbleiterspeichermoduls umfassen die Halbleiterspeicherbausteine bevorzugt mehrere, übereinander gestapelte Halbleiterspeichereinrichtungen, die in übereinander gestapelten Gehäusen angeordnet sind.

1 zeigt eine Querschnittsansicht eines Halbleiterspeicherbausteins 2, der eine erste 50 und eine zweite 60 Halbleiterspeichereinrichtung umfasst, wobei die zweite Halbleiterspeichereinrichtung 60 auf der ersten Halbleiterspeichereinrichtung 50 angeordnet ist. Jede der Halbleiterspeichereinrichtungen 50, 60 hat ein Gehäuse 55, 65 und eine Unterseite 56, 66. Jedes der Gehäuse 55, 65 hat eine Oberseite 58, 68. In dem Gehäuse 55, 65 befindet sich ein integrierter Halbleiterspeicherchip 52, 62 der auf einer Leiterplatte (nicht gezeigt in 1) montiert ist. In jedem der Gehäuse 55, 65 können auch mehrere Halbleiterspeicherchips 52, 62 übereinander angeordnet sein.

Jede der Halbleiterspeichereinrichtungen 50, 60 weist an der Unterseite 56, 66 Anschlusskontakte 53, 63 auf, die über in einer Vergussmasse 54, 64 angeordnete Bonddrähte (nicht gezeigt in 1) mit den Halbleiterspeicherchips 52, 62 verbunden sind. Jeder der Anschlusskontakte 53, 63 der Halbleiterspeichereinrichtungen 50, 60 ist mit jeweiligen externen Kontakten 51, 61 der Halbleiterspeichereinrichtungen 50, 60 verbunden. Die externen Kontakte 51, 61 der Halbleiterspeichereinrichtungen 50, 60 sind bevorzugt als Lötkugeln (solder balls) ausgebildet. Zwischen den einzelnen externen Kontakten 51, 61 ist ein Füllmaterial 57, 67 vorgesehen.

Die externen Kontakte 51, 61 der Halbleiterspeichereinrichtungen 50, 60 sind jeweils in Gruppen von ersten externen Kontakten 51a, 61a und zweiten externen Kontakten 51b, 61b der Halbleiterspeichereinrichtungen 50, 60 gegliedert. Die ersten externen Kontakte 51a, 61a der Halbleiterspeichereinrichtungen 50, 60 sind auf jeweiligen ersten Abschnitten der Halbleiterspeichereinrichtungen 50, 60 als Matrix in der Nähe erster lateraler Enden 59a, 69a der Halbleiterspeichereinrichtungen 50, 60 angeordnet. Die zweiten externen Kontakte 51b, 61b der Halbleiterspeichereinrichtungen 50, 60 sind auf jeweiligen zweiten Abschnitten der Halbleiterspeichereinrichtungen 50, 60 als Matrix in der Nähe zweiter lateraler Enden 59b, 69b der Halbleiterspeichereinrichtungen 50, 60 angeordnet. In der vorliegenden Querschnittsansicht besteht jede Matrix aus drei Spalten und beispielsweise 11 Reihen (nicht gezeigt in 1).

Die ersten externen Kontakte 61a der zweiten Halbleiterspeichereinrichtung 60 sind über elektrisch leitfähige Leiterbahnen 81a mit ersten Kontakten 70a des Halbleiterspeicherbausteins 2 verbünden. Die elektrisch leitfähigen Leiterbahnen 81a sind auf einer Oberfläche eines ersten flexiblen Substrats 82a angeordnet.

Ein erster Endabschnitt des ersten flexiblen Substrats 82a ist zwischen der Oberseite 58 des ersten Abschnitts der ersten Halbleiterspeichereinrichtung 50 und der Unterseite 66 des ersten Abschnittes der zweiten Halbleiterspeichereinrichtung 60 angeordnet. Der erste Endabschnitt des ersten flexiblen Substrats 82a ist mittels eines ersten Haftmittels 80a an der Oberseite 58 der ersten Halbleiterspeichereinrichtung 50 fixiert.

Ein zweiter Endabschnitt des ersten flexiblen Substrats 82a ist zwischen den ersten externen Kontakten 51a der ersten Halbleiterspeichereinrichtung 50 und den ersten Kontakten 70a des Halbleiterspeicherbausteins 2 angeordnet.

Die zweiten externen Kontakte 61b der zweiten Halbleiterspeichereinrichtung 60 sind über elektrisch leitfähige Leiterbahnen 81b mit zweiten Kontakten 70b des Halbleiterspeicherbausteins 2 verbunden. Die elektrisch leitfähigen Leiterbahnen 81b sind auf einer Oberfläche eines zweiten flexiblen Substrats 82b angeordnet.

Ein erster Endabschnitt des zweiten flexiblen Substrats 82b ist zwischen der Oberseite 58 des zweiten Abschnitts der ersten Halbleiterspeichereinrichtung 50 und der Unterseite 66 des zweiten Abschnittes der zweiten Halbleiterspeichereinrichtung 60 angeordnet. Der Endabschnitt des zweiten flexiblen Substrats 82b ist mittels eines zweiten Haftmittels 80b an der Oberseite 58 der ersten Halbleiterspeichereinrichtung 50 fixiert.

Ein zweiter Endabschnitt des zweiten flexiblen Substrats 82b ist zwischen den zweiten externen Kontakten 51b der ersten Halbleiterspeichereinrichtung 50 und den zweiten Kontakten 70b des Halbleiterspeicherbausteins 2 angeordnet.

Über die in dem ersten flexiblen Substrat 82a angeordnete elektrisch leitfähige Leiterbahn 81a wird eine elektrisch leitfähige Verbindung zwischen den ersten externen Kontakten 61a der zweiten Halbleiterspeichereinrichtung 60 und den ersten Kontakten 70a des Halbleiterspeicherbausteins 2 bereitgestellt.

Über die in dem zweiten flexiblen Substrat 82b angeordnete elektrisch leitfähige Leiterbahn 81b wird eine elektrisch leitfähige Verbindung zwischen den zweiten externen Kontakten 61b der zweiten Halbleiterspeicherspeichereinrichtung 60 und den zweiten Kontakten 70b des Halbleiterspeicherbausteins 2 bereitgestellt.

Die ersten 51a und zweiten 51b externen Kontakte der ersten Halbleiterspeichereinrichtung 50 sind dagegen über Durchkontaktierungen durch die flexiblen Substrate 82a, 82b nahezu direkt mit den jeweiligen ersten 70a und zweiten Kontakten 70b des Halbleiterspeicherbausteins 2 verbunden.

Die ersten Kontakte 70a des Halbleiterspeicherbausteins 2 dienen als Eingangskontakte des Halbleiterspeicherbausteins 2, um Signale von dem Steuerbaustein (nicht gezeigt in 1) zu empfangen. Über die jeweiligen elektrisch leitfähigen Verbindungen werden die Signale zu den jeweiligen ersten externen Kontakten 51a, 61a der ersten 50 und zweiten 60 Halbleiterspeichereinrichtungen übertragen. Die zweiten Kontakte 70b des Halbleiterbausteins 2 dienen als Ausgangskontakte des Halbleiterbausteins 2 um Signale ausgehend von den zweiten externen Kontakten 51b, 61b von der ersten 50 bzw. zweiten 60 Halbleiterspeichereinrichtung an den Steuerbaustein (nicht gezeigt in 1) zu übertragen.

Bei dieser Anordnung verlaufen Datensignale ausgehend von dem Steuerbaustein über die ersten Kontakte 70a des Halbleiterspeicherbausteins 2 parallel durch die erste 50 und die zweite 60 Halbleiterspeichereinrichtung, bevor sie über die zweiten Kontakte 70b des Halbleiterspeicherbausteins 2 an den Steuerbaustein übertragen werden.

Aufgrund der unterschiedlichen Länge der Verbindung zwischen dem Steuerbaustein und der ersten Halbleiterspeichereinrichtung 50 und der Verbindung zwischen dem Steuerbaustein und der zweiten Halbleiterspeichereinrichtung 60 ergeben sich Signallaufzeitunterschiede, die die Signalqualität erheblich verschlechtern können.

WO 2004/032206 A1 betrifft eine gestapelte Anordnung von Speicherchips, die über ein flexibles Substrat verbunden sind. Auf jeweiligen Oberflächen des flexiblen Substrats können Leiterbahnen vorgesehen sein, die die Speicherchips miteinander verbinden. Die Anordnung umfasst einen ersten, einen zweiten und einen dritten Einzelchip, deren Unterseiten jeweils auf jeweiligen Abschnitten einer Oberfläche des flexiblen Substrats mittels jeweiliger Lötkontakte befestigt sind. Jeweilige Oberseiten des ersten und des zweiten Einzelchips sind einander zugewandt und mittels eines Klebemittels miteinander verbunden. Eine Oberseite des dritten Einzelchips ist mittels eines Klebemittels an einer Unterseite des ersten Abschnitts des flexiblen Substrats befestigt.

Es ist daher Aufgabe der Erfindung, eine verbesserte Anordnung von Halbleiterspeichereinrichtungen bereitzustellen, die die Probleme aufgrund der Signallaufzeitunterschiede reduziert.

Eine weitere Aufgabe der Erfindung ist es ein verbessertes Halbleiterspeichermodul bereitzustellen, bei dem die Signalqualität einer Datenübertragung zwischen einem Steuerbaustein und einem Speicherbaustein verbessert ist.

Offenbarung der Erfindung

Eine Ausführungsform der Erfindung stellt eine Anordnung von Halbleiterspeichereinrichtungen bereit. Die Anordnung von Halbleiterspeichereinrichtungen umfasst eine erste Halbleiterspeichereinrichtung, die eine Unterseite aufweist, wobei auf einem ersten Abschnitt der Unterseite der ersten Halbleiterspeichereinrichtung mindestens ein erster Kontakt und auf einem zweiten Abschnitt der Unterseite der ersten Halbleiterspeichereinrichtung mindestens ein zweiter Kontakt vorgesehen ist.

Die Anordnung von Halbleiterspeichereinrichtungen umfasst ferner eine zweite Halbleiterspeichereinrichtung, die eine Unterseite aufweist, wobei auf einem ersten Abschnitt der Unterseite der zweiten Halbleiterspeichereinrichtung mindestens ein erster Kontakt, und auf einem zweiten Abschnitt der Unterseite der zweiten Halbleiterspeichereinrichtung mindestens ein zweiter Kontakt vorgesehen ist.

Die Anordnung von Halbleiterspeichereinrichtungen umfasst außerdem ein flexibles Substrat mit einer Unterseite, wobei das flexible Substrat einen ersten Abschnitt und einen zweiten Abschnitt aufweist.

Auf der Unterseite des ersten Abschnitts des flexiblen Substrats ist mindestens ein erster Kontakt angeordnet und auf der Unterseite des zweiten Abschnitts des flexiblen Substrats ist mindestens ein zweiter Kontakt angeordnet. Die erste Halbleiterspeichereinrichtung ist auf dem ersten und dem zweiten Abschnitt des flexiblen Substrats angeordnet, und die zweite Halbleiterspeichereinrichtung ist auf der ersten Halbleiterspeichereinrichtung angeordnet.

Eine erste elektrisch leitfähige Leiterbahn ist in dem flexiblen Substrat angeordnet. Über die erste elektrisch leitfähige Leiterbahn ist der mindestens eine erste Kontakt des flexiblen Substrats mit dem mindestens einen zweiten Kontakt der zweiten Halbleiterspeichereinrichtung verbunden.

Eine zweite elektrisch leitfähige Leiterbahn ist in dem flexiblen Substrat angeordnet. Über die zweite elektrisch leitfähige Leiterbahn ist der mindestens eine erste Kontakt der zweiten Halbleiterspeichereinrichtung mit dem mindestens einen zweiten Kontakt der ersten Halbleiterspeichereinrichtung verbunden.

Eine dritte elektrisch leitfähige Leiterbahn ist in dem flexiblen Substrat angeordnet, wobei die dritte elektrisch leitfähige Leiterbahn eine Durchkontaktierung durch das flexible Substrat umfasst. Über die dritte elektrisch leitfähige Leiterbahn ist der mindestens eine erste Kontakt der ersten Halbleiterspeichereinrichtung mit dem mindestens einen zweiten Kontakt des flexiblen Substrats verbunden.

Die erfindungsgemäße Anordnung von Halbleiterspeichereinrichtungen hat gegenüber dem Stand der Technik den Vorteil, dass Signale die zweite Halbleiterspeichereinrichtung und die erste Halbleiterspeichereinrichtung seriell durchlaufen und somit keine Laufzeitunterschiede von Signalen von der ersten und der zweiten Halbleiterspeichereinrichtung auftreten.

Eine weitere Ausführungsform der Erfindung stellt ein Halbleiterspeichermodul bereit. Das Halbleiterspeichermodul umfasst mindestens eine Anordnung von Halbleiterspeichereinrichtungen gemäß einer Ausführungsform der Erfindung, einen Steuerbaustein, eine Leiterplatte und mindestens ein Bussystem, wobei die Anordnung von Halbleiterspeichereinrichtungen und der Steuerbaustein auf der Leiterplatte angeordnet sind, und der Steuerbaustein Lese- und Schreibzugriffe auf die Anordnung von Halbleiterspeichereinrichtungen durch Steuersignale, die über das Bussystem übertragen werden, steuert.

Das erfindungsgemäße Halbleiterspeichermodul hat gegenüber dem Stand der Technik den Vorteil, dass Signale ausgehend von dem Steuerbaustein die zweite Halbleiterspeichereinrichtung und die erste Halbleiterspeichereinrichtung seriell durchlaufen und somit keine Laufzeitunterschiede von Signalen von der ersten und der zweiten Halbleiterspeichereinrichtung, die an den Speicherbaustein übertragen werden, auftreten.

Kurze Beschreibung der Zeichnungen

1 zeigt eine Querschnittsansicht einer bekannten Anordnung von Halbleiteranordnungen.

2 zeigt eine Querschnittsansicht einer Anordnung von Halbleiterspeichereinrichtungen gemäß einer Ausführungsform der Erfindung.

3 zeigt ein Halbleiterspeichermodul gemäß einer Ausführungsform der Erfindung

Ausführliche Beschreibung der Erfindung

2 zeigt einen Querschnitt einer Anordnung 1 von Halbleiterspeichereinrichtungen 10, 20 gemäß einer Ausführungsform der Erfindung. Auf einer Leiterplatte 150 ist eine Anordnung 1 von Halbleiterspeichereinrichtungen angeordnet. Die Anordnung 1 von Halbleiterspeichereinrichtungen umfasst eine erste Halbleiterspeichereinrichtung 10, eine zweite Halbleiterspeichereinrichtung 20 und ein flexibles Substrat 30. Jede der ersten 10 und der zweiten 20 Halbleiterspeichereinrichtungen ist als chip-scale-package (CSP) oder genauer als fine-pitch ball-grid array (FBGA) ausgebildet. Diese Anordnung hat im Vergleich zu einem thin small outline package (TSOP) den Vorteil, dass die Kontakte der Halbleiteranordnung auf einer Unterseite der Halbleiterspeichereinrichtung angeordnet sind, und somit der Platzbedarf durch die Dimensionen des in einem Gehäuse der Halbleiterspeichereinrichtung eingekapselten Chips bestimmt wird.

Die erste 10 und die zweite 20 Halbleiterspeichereinrichtung weisen jeweils ein Gehäuse 103, 203, eine Oberseite 102, 202 und eine Unterseite 101, 201 auf. Jede der ersten 10 und zweiten 20 Halbleiterspeichereinrichtungen weist einen in den jeweiligen Gehäusen 103, 203 angeordneten integrierten Halbleiterbaustein 104, 204 auf. Die integrierten Halbleiterbausteine 104, 204 können Speicherzellen mit dynamischem wahlfreiem Zugriff umfassen.

Das flexible Substrat 30 weist eine Unterseite 301 und eine Oberseite 302 auf. Auf einem ersten Abschnitt des flexiblen Substrats 30 sind auf der Unterseite 301 erste Kontakte 31 angeordnet und auf einem zweiten Abschnitt des flexiblen Substrats 30 sind auf der Unterseite 301 zweite Kontakte 32 angeordnet. Die ersten Kontakte 31 auf der Unterseite 301 des flexiblen Substrats 30 sind an erste Kontakte 151 der Leiterplatte 150 gekoppelt. Die zweiten Kontakte 32 auf der Unterseite 301 des flexiblen Substrats 30 sind an zweite Kontakte 152 der Leiterplatte 150 gekoppelt.

Die ersten Kontakte 31 des flexiblen Substrats 30 dienen als Eingangskontakte für die Anordnung 1 von Halbleiterspeichereinrichtungen. Die zweiten Kontakte 32 des flexiblen Substrats 30 dienen als Ausgangskontakte der Anordnung 1 von Halbleiterspeichereinrichtungen.

Gemäß der Erfindung durchlaufen Signale ausgehend von einem Steuerbaustein (nicht gezeigt in 2) seriell die ersten Kontakten 31 des flexiblen Substrats 30, die zweite Halbleiterspeichereinrichtung 20 und die erste Halbleiterspeichereinrichtung 10, bevor sie über die zweiten Kontakte 32 des flexiblen Substrats 30 wieder an den Steuerbaustein (nicht gezeigt in 2) übertragen werden.

Die erste Halbleiterspeichereinrichtung 10 ist auf dem ersten und dem zweiten Abschnitt des flexiblen Substrats 30 angeordnet, wobei die Unterseite 101 der ersten Halbleiterspeichereinrichtung 10 der Oberseite 302 des flexiblen Substrats 30 zugewandt ist. Die zweite Halbleiterspeichereinrichtung 20 ist auf der ersten Halbleiterspeichereinrichtung 10 angeordnet, wobei die Oberseite 202 der zweiten Halbleiterspeichereinrichtung 20 der Oberseite 102 der ersten Halbleiterspeichereinrichtung 10 zugewandt ist. Auf der Oberseite 102 der ersten Halbleiterspeichereinrichtung 10 ist ein Haftmittel 400 vorgesehen, mit dem die Oberseite 202 der zweiten Halbleiterspeichereinrichtung 20 auf der Oberseite 102 der ersten Halbleiterspeichereinrichtung 10 fixiert ist.

Auf einem ersten Abschnitt der Unterseite 101 der ersten Halbleiterspeichereinrichtung 10 sind erste Kontakte 11 der ersten Halbleiterspeichereinrichtung 10 angeordnet. Auf einem zweiten Abschnitt der Unterseite 101 der ersten Halbleiterspeichereinrichtung 10 sind zweite Kontakte 12 der ersten Halbleiterspeichereinrichtung 10 angeordnet.

Zwischen der Oberseite 302 des flexiblen Substrats 30 und der Unterseite 101 der ersten Halbleiterspeichereinrichtung 10 ist zwischen den ersten Kontakten 11 und zwischen den zweiten Kontakten 12 der ersten Halbleiterspeichereinrichtung 10 ein Füllmaterial 500 angeordnet.

Die ersten Kontakte 11 und die zweiten Kontakte 12 der ersten Halbleiterspeichereinrichtung 10 sind über eine auf der Unterseite 101 der Halbleiterspeichereinrichtung 10 angeordnete Leiterplatte (nicht gezeigt in 2) und über Bonddrähte (nicht gezeigt in 2), die die Leiterplatte mit Kontakten (nicht gezeigt in 2) des integrierten Halbleiterbausteins 104 verbinden, mit dem integrierten Halbleiterbaustein 104 verbunden. Die ersten Kontakte 11 der ersten Halbleiterspeichereinrichtung 10 dienen als Ausgangskontakte der ersten Halbleiterspeichereinrichtung 10. Die zweiten Kontakte 12 der ersten Halbleiterspeichereinrichtung 10 dienen als Eingangskontakte der ersten Halbleiterspeichereinrichtung 10. Zwischen den ersten Kontakten 11 und den zweiten Kontakten 12 der ersten Halbleiterspeichereinrichtung 10 wird über den integrierten Halbleiterbaustein 104 eine Wirkverbindung bereitgestellt.

Auf einem ersten Abschnitt der Unterseite 201 der zweiten Halbleiterspeichereinrichtung 10 sind erste Kontakte 21 der zweiten Halbleiterspeichereinrichtung 20 angeordnet. Auf einem zweiten Abschnitt auf der Unterseite 201 der zweiten Halbleiterspeichereinrichtung 20 sind zweite Kontakte 22 der zweiten Halbleiterspeichereinrichtung 20 angeordnet.

Die ersten Kontakte 21 und die zweiten Kontakte 22 der zweiten Halbleiterspeichereinrichtung 20 sind über eine auf der Unterseite 101 der Halbleiterspeichereinrichtung 10 angeordnete Leiterplatte (nicht gezeigt in 2) und über Bonddrähte (nicht gezeigt in 2), die die Leiterplatte mit Kontakten (nicht gezeigt in 2) des integrierten Halbleiterbausteins 204 verbinden, mit dem integrierten Halbleiterbaustein 204 verbunden. Die zweiten Kontakte 22 der zweiten Halbleiterspeichereinrichtung 20 dienen als Eingangskontakte der zweiten Halbleiterspeichereinrichtung 20. Die ersten Kontakte 21 der zweiten Halbleiterspeichereinrichtung 20 dienen als Ausgangskontakte der zweiten Halbleiterspeichereinrichtung 20. Zwischen den ersten Kontakten 21 und den zweiten Kontakten 22 der zweiten Halbleiterspeichereinrichtung 20 wird über den integrierten Halbleiterbaustein 204 eine Wirkverbindung bereitgestellt.

Das flexible Substrat 30 weist ein elektrisch isolierendes Material und elektrisch leitfähige Leiterbahnen 33, 34, 35 auf, wobei die elektrisch leitfähigen Leiterbahnen 33, 34, 35 elektrisch isoliert voneinander angeordnet sind. Die elektrisch leitfähigen Leiterbahnen 33, 34, 35 können Kupfer oder ein anderes geeignetes leitfähiges Material enthalten. Das elektrisch isolierende Material des flexiblen Substrats 30 kann beispielsweise Polyimid enthalten. Die elektrisch leitfähigen Leiterbahnen 33, 34, 35 können in dem flexiblen Substrat 30, das heißt zwischen der Oberseite 302 und der Unterseite 301 des flexiblen Substrats 30 angeordnet sein, oder auf der Oberseite 302 des flexiblen Substrats 30 bzw. auf der Unterseite 301 des flexiblen Substrats 30 angeordnet sein.

Jeder der ersten Kontakte 31 des flexiblen Substrats 30 ist über zugeordnete erste elektrisch leitfähige Leiterbahnen 33 des flexiblen Substrats 30 mit zugeordneten zweiten Kontakten 22 der zweiten Halbleiterspeichereinrichtung 20 verbunden.

Das flexible Substrat 30 hat einen dritten Abschnitt 36, der an den ersten Abschnitt des flexiblen Substrats 30 anschließt und entlang eines ersten lateralen Endes 13 der ersten Halbleiterspeichereinrichtung 10 und entlang eines zweiten lateralen Endes 24 der zweiten Halbleiterspeichereinrichtung 20 verläuft. Auf einem Endabschnitt 36a des dritten Abschnitts 36 des flexiblen Substrats 30 sind auf der Oberseite 302 des flexiblen Substrats 30 Anschlusskontakte 38 vorgesehen, über die die ersten elektrisch leitfähigen Leiterbahnen 33 mit den zugeordneten zweiten Kontakten 22 der zweiten Halbleiterspeichereinrichtung 20 verbunden sind.

Der Endabschnitt 36a des dritten Abschnitts 36 des flexiblen Substrats 30 ist auf der Unterseite 201 des zweiten Abschnitts der zweiten Halbleiterspeichereinrichtung 20 angeordnet. Die Oberseite 302 des Endabschnitts 36a des dritten Abschnitts 36 des flexiblen Substrats 30 ist der Unterseite 201 des zweiten Abschnitts der zweiten Halbleiterspeichereinrichtung 20 zugewandt.

Jede der ersten elektrisch leitfähigen Leiterbahnen 33 weist drei Abschnitte 33a, 33b, 33c auf. Der erste Abschnitt 33a der ersten elektrisch leitfähigen Leiterbahn 33 ist auf der Unterseite 301 eines ersten Teilabschnitts 36b des dritten Abschnitts 36 des flexiblen Substrats 30 angeordnet. Der zweite Abschnitt 33b der ersten elektrisch leitfähigen Leiterbahn 33 ist auf der Oberseite 302 eines zweiten Teilabschnitts 36b des dritten Abschnitts 36 des flexiblen Substrats 30 angeordnet. Der erste 33a und der zweite 33b Abschnitt der ersten elektrisch leitfähigen Leiterbahn 33 sind über den dritten Abschnitt 33c der ersten elektrisch leitfähigen Leiterbahn 33 verbunden, wobei der dritte Abschnitt 33c der ersten elektrisch leitfähigen Leiterbahn 33 als Durchkontaktierung durch das flexible Substrat 33 ausgebildet ist.

Die ersten Kontakte 21 der zweiten Halbleiterspeichereinrichtung 20 sind über zugeordnete zweite elektrisch leitfähige Leiterbahnen 34 mit zugeordneten zweiten Kontakten 12 der ersten Halbleiterspeichereinrichtung 10 verbunden.

Das flexible Substrat 30 weist einen vierten Abschnitt 37 auf, der an den zweiten Abschnitt anschließt und entlang eines zweiten lateralen Endes 14 der ersten Halbleiterspeichereinrichtung 10 und entlang eines ersten lateralen Endes 23 der zweiten Halbleiterspeichereinrichtung 20 verläuft. Auf einem Endabschnitt 37a des vierten Abschnitts 37 des flexiblen Substrats 30 sind auf der Oberseite 302 des flexiblen Substrats 30 Anschlusskontakte 39 vorgesehen. Auf der Oberseite 302 des zweiten Abschnitts des flexiblen Substrats 30 sind Anschlusskontakte 41 vorgesehen.

Die ersten Kontakte 21 der zweiten Halbleiterspeichereinrichtung 20 sind über die auf dem Endabschnitt 37a des vierten Abschnitts 37 des flexiblen Substrats 30 auf der Oberseite 302 des flexiblen Substrats 30 angeordneten Anschlusskontakte 39, die zweiten elektrisch leitfähigen Leiterbahnen 34 und die auf der Oberseite 302 des zweiten Abschnitts des flexiblen Substrats 30 angeordneten Anschlusskontakte 41 mit den zweiten Kontakten 12 der ersten Halbleiterspeichereinrichtung 10 verbunden.

Der Endabschnitt 37a des vierten Abschnitts 37 des flexiblen Substrats 30 ist auf der Unterseite 201 des ersten Abschnitts der zweiten Halbleiterspeichereinrichtung 20 angeordnet. Die Oberseite 302 des Endabschnitts 37a des vierten Abschnitts 37 des flexiblen Substrats 30 ist der Unterseite 201 des ersten Abschnitts der zweiten Halbleiterspeichereinrichtung 20 zugewandt.

Auf der Oberseite 302 des ersten Abschnitts des flexiblen Substrats 30 sind Anschlusskontakte 40 vorgesehen, über die die ersten Kontakte 11 der ersten Halbleiterspeichereinrichtung 10 über jeweilige dritte elektrisch leitfähige Leiterbahnen 35 mit den zweiten Kontakten 32 des flexiblen Substrats 30 verbunden sind.

Jede der dritten elektrisch leitfähigen Leiterbahnen 35 weist drei Abschnitte 35a, 35b, 35c auf. Der erste Abschnitt 35a der dritten elektrisch leitfähigen Leiterbahn 35 ist auf der Oberseite 302 des ersten Abschnitts des flexiblen Substrats 30 angeordnet. Der zweite Abschnitt 35b der dritten elektrisch leitfähigen Leiterbahn 35 ist auf der Unterseite 301 des zweiten Abschnitts des flexiblen Substrats 30 angeordnet. Der erste 35a und der zweite 35b Abschnitt der dritten leitfähigen Leiterbahn 35 sind über den dritten Abschnitt 35c der dritten elektrisch leitfähigen Leiterbahn 35 verbunden, wobei der dritte Abschnitt 35c der dritten leitfähigen Leiterbahn 35 als Durchkontaktierung durch das flexible Substrat 30 ausgebildet ist.

3 zeigt ein Halbleiterspeichermodul 1000 gemäß einer Ausführungsform der Erfindung. Das Halbleiterspeichermodul 1000 umfasst eine Leiterplatte 150, auf der mehrere Anordnungen 1 von Halbleiterspeichereinrichtungen gemäß einer Ausführungsform der Erfindung sowie ein Steuerbaustein 600 angeordnet sind. Jede der Anordnungen 1 von Halbleiterspeichereinrichtungen ist über einen ersten Kontakt 31 eines flexiblen Substrats 30 (nicht gezeigt in 3) der Anordnung 1 von Halbleiterspeichereinrichtungen und einen zweiten Kontakt 32 des flexiblen Substrats 30 (nicht gezeigt in 3) der Anordnung 1 von Halbleiterspeichereinrichtungen an ein in der Leiterplatte 150 angeordnetes Bussystem 700 gekoppelt. Der Steuerbaustein 600 ist über erste 601 und zweite 602 Steuerbausteinkontakte an das Bussystem 700 gekoppelt. Das Halbleiterspeichermodul 1000 ist bevorzugt als Dual In-line Speichermodul ausgebildet.

Die ersten Kontakte 31 der flexiblen Substrate 30 (nicht gezeigt in 3) jeder der Anordnungen 1 von Halbleiteranordnungen dienen als Eingangskontakte der Anordnungen 1 von Halbleiteranordnungen, über die ein Steuersignal von dem Steuerbaustein 600 zu den Halbleiterspeichereinrichtungen 10, 20 (nicht gezeigt in 3) der Anordnung 1 von Halbleiterspeichereinrichtungen übertragen wird. In den Anordnungen 1 von Halbleiterspeichereinrichtungen durchläuft das Signal seriell zunächst die zweite Halbleiterspeichereinrichtung 20 und dann die erste Halbleiterspeichereinrichtung 10. Über die zweiten Kontakte 32 der flexiblen Substrate 30 (nicht gezeigt in 3) und das Bussystem 700 werden Signale von den Halbleiterspeichereinrichtungen 10, 20 an den Steuerbaustein 600 übertragen.

Aufgrund der seriellen Verbindung der ersten Halbleiterspeichereinrichtung 10 und der zweiten Halbleiterspeichereinrichtung 20 gibt es keine Probleme mit Laufzeitunterschieden von Signalen wie in der in 1 gezeigten Anordnung von Halbleiterspeichereinrichtungen, bei der die Signale in der Anordnung von Halbleiterspeichereinrichtungen die erste 50 und die zweite 60 Halbleiterspeichereinrichtung parallel verlaufen.


Anspruch[de]
Anordnung von Halbleiterspeichereinrichtungen, umfassend:

eine erste Halbleiterspeichereinrichtung (10), die eine Unterseite (101) aufweist, wobei auf einem ersten Abschnitt der Unterseite (101) der ersten Halbleiterspeichereinrichtung (10) mindestens ein erster Kontakt (11), und auf einem zweiten Abschnitt der Unterseite (101) der ersten Halbleiterspeichereinrichtung (10) mindestens ein zweiter Kontakt (12) vorgesehen ist;

eine zweite Halbleiterspeichereinrichtung (20), die eine Unterseite (201) aufweist, wobei auf einem ersten Abschnitt der Unterseite (201) der zweiten Halbleiterspeichereinrichtung (20) mindestens ein erster Kontakt (21), und auf einem zweiten Abschnitt der Unterseite (201) der zweiten Halbleiterspeichereinrichtung (20) mindestens ein zweiten Kontakt (22) vorgesehen ist;

ein flexibles Substrat (30) mit einer Unterseite (301), wobei das flexible Substrat (30) einen ersten Abschnitt und einen zweiten Abschnitt aufweist, wobei auf der Unterseite (301) des ersten Abschnitts des flexiblen Substrats (30) mindestens ein erster Kontakt (31) angeordnet ist und auf der Unterseite (301) des zweiten Abschnitts des flexiblen Substrats (30) mindestens ein zweiter Kontakt (32) angeordnet ist; wobei

die erste Halbleiterspeichereinrichtung (10) auf dem ersten und dem zweiten Abschnitt des flexiblen Substrats (30) angeordnet ist, und die zweite Halbleiterspeichereinrichtung (20) auf der ersten Halbleiterspeichereinrichtung (10) angeordnet ist;

eine erste elektrisch leitfähige Leiterbahn (33), die in dem flexiblen Substrat (30) angeordnet ist und über die der mindestens eine erste Kontakt (31) des flexiblen Substrats (30) mit dem mindestens einen zweiten Kontakt (22) der zweiten Halbleiterspeichereinrichtung (20) verbunden ist;

eine zweite elektrisch leitfähige Leiterbahn (34), die in dem flexiblen Substrat (30) angeordnet ist und über die der mindestens eine erste Kontakt (21) der zweiten Halbleiterspeichereinrichtung (20) mit dem mindestens einen zweiten Kontakt (12) der ersten Halbleiterspeichereinrichtung (10) verbunden ist; und

eine in dem flexiblen Substrat (30) angeordnete dritte elektrisch leitfähige Leiterbahn (35), die eine Durchkontaktierung (35c) durch das flexible Substrat (30) umfasst und über die der mindestens eine erste Kontakt (11) der ersten Halbleiterspeichereinrichtung (10) mit dem mindestens einen zweiten Kontakt (32) des flexiblen Substrats (30) verbunden ist.
Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 1, bei der das flexible Substrat (30) eine Oberseite (302) aufweist und wobei die Unterseite (101) der ersten Halbleiterspeichereinrichtung (10) auf der Oberseite (302) des ersten und des zweiten Abschnitts des flexiblen Substrats (30) angeordnet ist. Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 1 oder 2, bei der die erste Halbleiterspeichereinrichtung (10) eine Oberseite (102) aufweist und wobei die zweite Halbleiterspeichereinrichtung (20) eine Oberseite (202) aufweist, und wobei die Oberseite (102) der ersten Halbleiterspeichereinrichtung (10) der Oberseite (202) der zweiten Halbleiterspeichereinrichtung (20) zugewandt ist. Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 3, bei der ein Haftmittel (400) zwischen der Oberseite (102) der ersten Halbleiterspeichereinrichtung (10) und der Oberseite (202) der zweiten Halbleiterspeichereinrichtung (20) vorgesehen ist. Anordnung von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 1 bis 4, bei der das flexible Substrat (30) einen dritten Abschnitt (36) umfasst, der an den ersten Abschnitt anschließt, und wobei ein Endabschnitt (36a) des dritten Abschnitts (36) des flexiblen Substrats (30) mindestens einen Anschlusskontakt (38) aufweist, über den die erste elektrisch leitfähige Leiterbahn (33) mit dem mindestens einen zweiten Kontakt (22) der zweiten Halbleiterspeichereinrichtung (20) verbunden ist. Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 5, bei der die Oberseite (302) des Endabschnitts (36a) des dritten Abschnitts (36) des flexiblen Substrats (30) der Unterseite (201) des zweiten Abschnitts der zweiten Halbleiterspeichereinrichtung (20) zugewandt ist. Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 6, bei der der mindestens eine Anschlusskontakt (38) des Endabschnitts (36a) des dritten Abschnitts (36) des flexiblen Substrats (30) auf der Oberseite (302) des Endabschnitts (36a) des dritten Abschnitts (36) des flexiblen Substrats (30) angeordnet ist. Anordnung von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 1 bis 7, bei der das flexible Substrat (30) einen vierten Abschnitt (37) umfasst, der an den zweiten Abschnitt anschließt, und wobei ein Endabschnitt (37a) des vierten Abschnitts (37) des flexiblen Substrats (30) mindestens einen Anschlusskontakt (39) aufweist, über den die zweite elektrisch leitfähige Leiterbahn (34) mit dem mindestens einen ersten Kontakt (21) der zweiten Halbleiterspeichereinrichtung (20) verbunden ist. Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 8, bei der die Oberseite (302) des Endabschnitts (37a) des vierten Abschnitts (37) des flexiblen Substrats (30) der Unterseite (201) des ersten Abschnitts der zweiten Halbleiterspeichereinrichtung (20) zugewandt ist. Anordnung von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 1 bis 9, bei der auf der Oberseite (302) des ersten Abschnitts des flexiblen Substrats (30) mindestens ein Anschlusskontakt (40) vorgesehen ist, über den die dritte elektrisch leitfähige Leiterbahn (35) mit dem mindestens einen ersten Kontakt (11) der ersten Halbleiterspeichereinrichtung (10) verbunden ist. Anordnung von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 1 bis 10, bei der auf der Oberseite (302) des zweiten Abschnitts des flexiblen Substrats (30) mindestens ein Anschlusskontakt (41) vorgesehen ist, über den die zweite elektrisch leitfähige Leiterbahn (34) mit dem mindestens einen zweiten Kontakt (21) der zweiten Halbleiterspeichereinrichtung (20) verbunden ist. Anordnung von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 5 bis 11, bei der der dritte Abschnitt (36) des flexiblen Substrats einen ersten (36b) und einen zweiten (36c) Teilabschnitt aufweist und bei der die erste elektrisch leitfähige Leiterbahn (33) einen ersten Abschnitt (33a) und einen zweiten Abschnitt (33b) aufweist und der erste Abschnitt (33a) der ersten elektrisch leitfähigen Leiterbahn (33) auf der Unterseite (301) des ersten Teilabschnitts (36b) des dritten Abschnitts (36) des flexiblen Substrats (30) angeordnet ist. Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 12, bei der der zweite Abschnitt (33b) der ersten elektrisch leitfähigen Leiterbahn (33) auf der Oberseite (301) des zweiten Teilabschnitts (36c) des dritten Abschnitts (35) des flexiblen Substrats (30) angeordnet ist. Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 13, bei der die erste elektrisch leitfähige Leiterbahn (33) einen dritten Abschnitt (33c) aufweist, über den der erste (33a) mit dem zweiten Abschnitt (33b) der elektrisch leitfähigen Leiterbahn (33) verbunden ist. Anordnung von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 8 bis 14, bei der die zweite elektrisch leitfähige Leiterbahn (34) auf der Oberseite (302) des vierten Abschnitts (37) des flexiblen Substrats (30) angeordnet ist. Anordnung von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 1 bis 15, bei der die dritte elektrisch leitfähige Leiterbahn (35) einen ersten Abschnitt (35a) und einen zweiten Abschnitt (35b) aufweist und wobei der erste Abschnitt (35a) der dritten elektrisch leitfähigen Leiterbahn (35) auf der Oberseite (302) des ersten Abschnitts des flexiblen Substrats (30) angeordnet ist und wobei der zweite Abschnitt (35b) der dritten elektrisch leitfähigen Leiterbahn (35) auf der Unterseite (301) des zweiten Abschnitts des flexiblen Substrats (30) angeordnet ist. Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 16, bei der der erste Abschnitt (35a) der dritten elektrisch leitfähigen Leiterbahn (35) mit dem zweiten Abschnitt (35b) der dritten elektrisch leitfähigen Leiterbahn (35) über die Durchkontaktierung (35c) verbunden ist. Anordnung von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 1 bis 17, bei der die erste (10) und die zweite (20) Halbleiterspeichereinrichtung jeweils mindestens einen integrierten Halbleiterbaustein (104, 204) umfassen. Anordnung von Halbleiterspeichereinrichtungen gemäß Patentanspruch 18, bei der der integrierte Halbleiterbaustein (104, 204) Speicherzellen mit dynamischem wahlfreiem Zugriff umfasst. Anordnung von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 2 bis 19, bei der zwischen der Oberseite (302) des flexiblen Substrats (30) und der Unterseite (101) der ersten Halbleiterspeichereinrichtung (10) ein Füllmaterial (500) vorgesehen ist. Halbleiterspeichermodul (1000) umfassend:

mindestens eine Anordnung (1) von Halbleiterspeichereinrichtungen gemäß einem der Patentansprüche 1 bis 20;

einen Steuerbaustein (600);

eine Leiterplatte (150);

mindestens ein Bussystem (700), wobei

die Anordnung (1) von Halbleiterspeichereinrichtungen und der Steuerbaustein (600) auf der Leiterplatte (150) angeordnet sind; und

der Steuerbaustein (600) Lese- und Schreibzugriffe auf die Anordnung (1) von Halbleiterspeichereinrichtungen durch Steuersignale, die über das Bussystem (700) übertragen werden, steuert.
Halbleiterspeichermodul (1000) gemäß Patentanspruch 21, wobei das Halbleiterspeichermodul (1000) ein Dual In-line Speichermodul umfasst.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com