PatentDe  


Dokumentenidentifikation DE102005045356A1 29.03.2007
Titel Integrierte Schaltkreisanordnung
Anmelder Infineon Technologies Flash GmbH & Co. KG, 01099 Dresden, DE
Erfinder Srowik, Rico, 01099 Dresden, DE
Vertreter Viering, Jentschura & Partner, 80538 München
DE-Anmeldedatum 22.09.2005
DE-Aktenzeichen 102005045356
Offenlegungstag 29.03.2007
Veröffentlichungstag im Patentblatt 29.03.2007
IPC-Hauptklasse G06F 13/00(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse G06F 12/00(2006.01)A, L, I, 20051017, B, H, DE   
Zusammenfassung Eine integrierte Schaltkreis-Anordnung (200, 300) weist mindestens einen zu steuernden Schaltkreis (201) und eine Steuerlogik (202) auf zum Steuern des mindestens einen zu steuernden Schaltkreises (201). Ferner ist ein Schalter (205) zwischen den zu steuernden Schaltkreis (201) und die Steuerlogik (202) geschaltet. Der Schalter (205) ist eingerichtet zum Verbinden, in einem ersten Schalterzustand, der Steuerlogik (202) mit dem zu steuernden Schaltkreis (201) und, in einem zweiten Schalterzustand, des programmierbaren Controllers (207) mit dem mindestens einen zu steuernden Schaltkreis (201).

Beschreibung[de]

Die Erfindung betrifft eine integrierte Schaltkreisanordnung.

Ein integrierter Schaltkreis 100, wie in 1 gezeigt, kann einen mittels einer anderen Einrichtung zu steuernden Schaltkreis aufweisen, beispielsweise ein Speicherzellen-Array 101 und eine hart-verdrahtete Steuerlogik 102, welche mit dem Speicherzellen-Array 101 mittels einer Mehrzahl von n Leiterbahnen 103 verbunden ist, wobei n üblicherweise ein ganzzahliger Wert größer als 1 ist, beispielsweise im Bereich zwischen 2 bis 65 oder 128. Der Steuerlogik 102 ist eine Steuereinrichtung vorgeschaltet, welche extern zu dem integrierten Schaltkreis 100 ist und welche mittels einer Mehrzahl von m zweiten Leiterbahnen 104 mit der Steuerlogik 102 verbunden ist, wobei m üblicherweise ein ganzzahliger Wert größer als 1 ist, wobei mittels der zweiten Leiterbahnen 104 die hart-verdrahtete Steuerlogik 102 Anweisungen von der externen Steuereinrichtung empfängt und wobei die hartverdrahtete Steuerlogik 102 Steuersignale in Antwort auf die empfangenen Anweisungen erzeugt und die Steuersignale mittels der Mehrzahl von ersten Leiterbahnen 103 zu dem Speicherzellen-Array 101 überträgt, womit die Speicherzellen-Komponenten gesteuert werden, das heißt beispielsweise die Speicherzellen. Beispiele für Steuersignale sind Steuersignale zum Lesen, Programmieren oder Löschen einer Speicherzelle oder einer Mehrzahl von Speicherzellen des Speicherzellen-Arrays 101.

Ferner ist ein Nachteil des in 1 gezeigten integrierten Schaltkreises 100 gemäß dem Stand der Technik in einem Mangel von Flexibilität hinsichtlich der Steuerbarkeit des Speicherzellen-Arrays 101 zu sehen, beispielsweise hinsichtlich des Einsatzes beim Testen oder hinsichtlich des Aktualisierens oder Veränderns des Betriebs, welcher von der Steuerlogik 102 durchgeführt wird.

In anderen Worten ist der integrierte Schaltkreis 100 hinsichtlich der Steuerbarkeit und der Flexibilität durch die fest vorgegebene und nicht veränderbare hart-verdrahtete Steuerlogik eingeschränkt. Die Steuerlogik 102 schränkt den zu steuernden Schaltkreis 101 auf spezifische vorbestimmte Steueroperationen ein. Beispielsweise zum Testen oder zum Überprüfen von in der Steuerlogik 102 nicht implementierter zusätzlicher Operationen besteht ein Bedarf zum Erhöhen der Steuerbarkeit des integrierten Schaltkreises 100.

Durch die Erfindung wird ein neuer integrierter Schaltkreis bereitgestellt, mit welchem unterschiedliche Funktionen abhängig von dem Charakter eines zu steuernden Schaltkreises, welcher in dem integrierten Schaltkreis integriert ist, bereitgestellte werden, ohne dass es erforderlich ist, die hart-verdrahtete Steuerlogik zu verändern, welche ebenfalls in der integrierten Schaltkreisanordnung integriert ist.

Die integrierte Schaltkreisanordnung gemäß einem ersten Aspekt der Erfindung weist mindestens einen zu steuernden Schaltkreis, mindestens eine Steuerlogik zum Steuern des mindestens einen zu steuernden Schaltkreises, sowie einen zwischen den mindestens einen zu steuernden Schaltkreis und die Steuerlogik geschalteten Schalter auf. Der Schalter ist eingerichtet zum Verbinden, in einem ersten Schalterzustand, der Steuerlogik mit dem mindestens einen zu steuernden Schaltkreis. Ferner ist der Schalter eingerichtet zum Verbinden, in einem zweiten Schalterzustand, eines programmierbaren Controllers mit dem mindestens einen zu steuernden Schaltkreis.

Gemäß einem zweiten Aspekt der Erfindung weist die integrierte Schaltkreisanordnung mindestens einen zu steuernden Schaltkreis und eine Steuerlogik zum Steuern des mindestens einen zu steuernden Schaltkreises auf. Ferner sind mindestens ein programmierbarer Controller und ein Schalter vorgesehen, wobei der Schalter einerseits zwischen den mindestens einen zu steuernden Schaltkreis und die Steuerlogik geschaltet ist und andererseits zwischen den mindestens einen zu steuernden Schaltkreis und den programmierbaren Controller. Der Schalter ist eingerichtet zum Verbinden, in einem ersten Schalterzustand, der Steuerlogik mit dem mindestens einen zu steuernden Schaltkreis. Ferner ist der Schalter eingerichtet zum Verbinden, in einem zweiten Schalterzustand, des programmierbaren Controllers mit dem mindestens einen zu steuernden Schaltkreis.

Gemäß einem dritten Aspekt der Erfindung werden mindestens ein zu steuernder Schaltkreis und eine Steuerlogik zum Steuern des mindestens einen zu steuernden Schaltkreises bereitgestellt. Ferner werden mindestens ein programmierbarer Controller und ein Schalter bereitgestellt. Der Schalter ist einerseits zwischen den mindestens einen zu steuernden Schaltkreis und die Steuerlogik geschaltet und andererseits zwischen den mindestens einen zu steuernden Schaltkreis und den programmierbaren Controller. Ferner sind eine Mehrzahl von ersten Leiterbahnen zwischen die Steuerlogik und einen ersten Eingang des Schalters gekoppelt, eine Mehrzahl von zweiten Leiterbahnen sind mit einem zweiten Eingang des Schalters gekoppelt zum Verbinden des programmierbaren Controllers mit dem zweiten Eingang des Schalter und eine Mehrzahl von dritten Leiterbahnen sind verbunden mit einem Ausgang des Schalters und einem Eingang des mindestens einen zu steuernden Schaltkreises. Ein Speicherelement ist zwischen eine Leiterbahn, welche mit dem programmierbaren Controller verbunden werden kann, und den Steuereingang des Schalters geschaltet, wobei der Schalter eingerichtet ist zum Verbinden, in einem ersten Schalterzustand, der Steuerlogik mit dem mindestens einen zu steuernden Schaltkreis, und, in einem zweiten Schalterzustand, des programmierbaren Controllers mit dem mindestens einen zu steuernden Schaltkreis.

Durch die Erfindung wird anschaulich eine erhöhte Flexibilität der integrierten Schaltkreisanordnung erreicht und insbesondere eine verbesserter Steuerbarkeit des zu steuernden integrierten Schaltkreises.

Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.

Es zeigen

1 eine integrierte Schaltkreisanordnung gemäß dem Stand der Technik;

2 eine integrierte Schaltkreisanordnung gemäß einer ersten Ausführungsform der Erfindung;

3 eine integrierte Schaltkreisanordnung gemäß einer zweiten Ausführungsform der Erfindung;

4a eine erste Ausführungsform des Schalters gemäß der Erfindung;

4b eine zweite Ausführungsform des Schalters gemäß der Erfindung; und

4c eine dritte Ausführungsform des Schalters gemäß der Erfindung.

Gemäß einem Aspekt der Erfindung wird eine integrierte Schaltkreisanordnung bereitgestellt, welche die Steuerbarkeit und Flexibilität des zu steuernden Schaltkreises, welcher beispielsweise in die integrierte Schaltkreisanordnung zusammen mit der Steuerlogik zum Steuern des zu steuernden Schaltkreises monolithisch integriert ist, erhöht.

Ferner ist ein Schalter ebenfalls monolithisch in die integrierte Schaltkreisanordnung integriert, wobei der Schalter zwischen den zu steuernden Schaltkreis und die Steuerlogik geschaltet ist. Der Schalter ist eingerichtet, in einem ersten Schalterzustand, zum Verbinden der Steuerlogik mit dem mindestens einen zu steuernden Schaltkreis. In einem zweiten Schalterzustand ist der Schalter eingerichtet zum Verbinden eines programmierbaren Controllers mit dem mindestens einen zu steuernden Schaltkreis.

Gemäß einem anderen Aspekt der Erfindung sind eine Mehrzahl von ersten Leiterbahnen vorgesehen, welche zwischen der Steuerlogik und dem ersten Eingang des Schalters angeordnet sind, um die Steuerlogik mit dem ersten Eingang des Schalters zu verbinden. Ferner sind eine Mehrzahl von zweiten Leiterbahnen mit einem zweiten Eingang des Schalters gekoppelt zum Verbinden eines programmierbaren Controllers mit dem zweiten Eingang des Schalters. Weiterhin sind eine Mehrzahl von dritten Leiterbahnen zwischen einem Ausgang des Schalters und einen Eingang des mindestens einen zu steuernden Schaltkreises angeordnet, um den Ausgang des Schalters und den Eingang des mindestens einen zu steuernden Schaltkreises miteinander zu verbinden. Im Allgemeinen kann eine beliebige Anzahl von n Schalterelementen in dem Schalter vorgesehen sein, wobei ein Schalterelement vorgesehen ist für jede erste Leiterbahn. In anderen Worten können so viele Schalterelemente vorgesehen sein wie erste Leiterbahnen. In diesem Fall ist ein erster Eingang eines jeden Schalterelements mit einer jeweils diesem zugeordneten ersten Leiterbahn verbunden. Ferner ist ein zweiter Eingang eines jeweiligen Schalterelements mit einer jeweils zugehörigen zweiten Leiterbahn verbunden, so dass ein programmierbarer Controller mit dem zweiten Eingang des Schalterelements verbunden ist. Ferner ist ein Ausgang eines jeden Schalterelements verbunden mit einer jeweils zugehörigen dritten Leiterbahn zum Verbinden des mindestens einen zu steuernden Schaltkreises mit dem Ausgang des Schalterelements.

In einer alternativen Ausführungsform können die Verbindungen zwischen der Steuerlogik und dem Schalter einerseits und dem programmierbaren Controller und dem Schalter andererseits wie auch zwischen dem Schalter und dem zu steuernden Schaltkreis jedoch auch mittels einer optischen On-Chip-Verbindung jeweils bereitgestellt werden. In diesem Fall weist beispielsweise die Steuerlogik optische Empfänger auf zum Empfangen der Steuersignale von der externen Schnittstelle des integrierten Schaltkreises, so dass Anweisungen von dem externen Mikrocontroller empfangen werden können und ferner optische Sender zum Senden optischer Signale zu optischen Empfängern, welche in dem Schalter vorgesehen sind. Der Schalter weist ferner zweite optische Empfänger auf zum Empfangen optischer Signale von dem programmierbaren Controller. In diesem Fall weist der programmierbare Controller ebenfalls optische Sender auf zum Senden optischer Signale an den Schalter. In einer alternativen Ausführungsform der Erfindung ist nur ein optischer Empfänger vorgesehen, welcher eingerichtet ist zum Empfangen optischer Signale sowohl von der Steuerlogik als auch von dem programmierbaren Controller. Gemäß dieser Ausführungsform der Erfindung ist der Schalter eingerichtet zum Empfangen von jeweils nur dem optischen Signal von der Steuerlogik oder dem optischen Signal von dem programmierbaren Controller, wobei das optische Signal von der Steuerlogik und das optische Signal von dem programmierbaren Controller jeweils unterschiedlich kodiert sind. Ferner weist der zu steuernde Schaltkreis ebenfalls optische Empfänger und/oder optische Sender zur Kommunikation mit dem Schalter, und mittels des Schalters, mit der Steuerlogik oder mit dem programmierbaren Controller auf.

Gemäß einem anderen Aspekt der Erfindung ist der programmierbare Controller in die integrierte Schaltkreisanordnung monolithisch integriert.

Gemäß einem anderen Aspekt der Erfindung ist der programmierbare Controller ein Mikrocontroller.

Die Steuerlogik ist beispielsweise eine hart-verdrahtete Steuerlogik, im Allgemeinen eine Steuerlogik, deren Struktur und Funktionalität nur mit großem Aufwand, wenn überhaupt, verändert werden kann. In anderen Worten weist die hartverdrahtete Steuerlogik spezielle elektronische Schaltkreiselemente auf, welche miteinander derart verbunden sind, dass die gewünschte Funktionalität der Steuerlogik bereitgestellt wird.

Der Schalter kann einen Steuereingang haben, mittels welchem der Schalter von dem programmierbaren Controller gesteuert werden kann, in einer alternativen Ausführungsform mittels der Steuerlogik oder mittels einer zusätzlichen Einrichtung, beispielsweise mittels einer zusätzlichen separaten externen oder internen Steuereinrichtung. Der Steuereingang und das jeweilige Steuersignal, welches an den Steuereingang angelegt wird, wird verwendet zum Schalten des Schalters von dem ersten Schalterzustand in den zweiten Schalterzustand und umgekehrt von dem zweiten Schalterzustand in den ersten Schalterzustand.

Ferner kann die integrierte Schaltkreisanordnung ein zusätzliches Speicherelement aufweisen, welches zwischen den programmierbaren Controller und den Steuereingang des Schalters geschaltet sein kann. Das Speicherelement kann mittels eines Latches oder mittels eines Flip-Flops implementiert sein, allgemein mittels jeder geeigneten, beispielsweise nicht-flüchtigen, Art einer Speicherzelle.

Das Speicherelement ermöglicht der dem Schalter das Schalter-Steuersignal bereitstellenden Einheit nur, das angehobene aktive elektrische Signal für eine eher kurze Zeit dem Speicherelement bereitzustellen. Auf diese Weise wird das Speicherelement in einen Zustand gebracht, welcher das Steuersignal repräsentiert. Nachdem das Speicherelement diesen eingenommen hat, stellt dieses dem Schalter ein Eingeschwungen-Steuersignal zur Verfügung, ohne dass es erforderlich ist, dass die externe Steuereinrichtung kontinuierlich ein Steuersignal bereitstellt. Deshalb wird in diesem Fall von der Steuereinheit lediglich ein Steuersignal benötigt zum Verändern des Zustands des Speicherelements.

Der Schalter kann einen Multiplexer aufweisen oder von einem Multiplexer gebildet werden.

Die Erfindung ist insbesondere geeignet für eine Anwendung, bei der mindestens ein zu steuernder Schaltkreis ein Speicherschaltkreis ist, beispielsweise ein nicht-flüchtiger Speicherschaltkreis. Gemäß dieser Ausführungsform der Erfindung kann der mindestens eine zu steuernde Schaltkreis ein nicht-flüchtiger Speicherschaltkreis sein, der ausgewählt ist aus der Gruppe von:

  • • einem nicht-flüchtigen Flash-Speicherschaltkreis,
  • • einem nicht-flüchtigen ferroelektrischen Vielfachzugriffsspeicher(FeRAM)-Speicherschaltkreis,
  • • einem nicht-flüchtigen magnetischen Vielfachzugriffsspeicher(MRAM)-Speicherschaltkreis,
  • • einem nicht-flüchtigen Phasen-Änderungs-Speicher(PCM)-Speicherschaltkreis,
  • • einem nicht-flüchtigen Conductive Bridging-Vielfachzugriffsspeicher(CBRAM)-Speicherschaltkreis,
  • • einem nicht-flüchtigen organischen Vielfachzugriffsspeicher(ORAM)-Speicherschaltkreis.

Es ist anzumerken, dass, obwohl die Erfindung im Folgenden beschrieben wird unter Bezugnahme eines nicht-flüchtigen Speicherzellen-Arrays, welches eine Mehrzahl von NROM (Nitrided Read Only Memory) nicht-flüchtigen Flash-Speicherzellen aufweist, die Erfindung anwendbar ist auf jeden geeigneten zu steuernden integrierten Schaltkreis, welcher mittels einer (beispielsweise hart-verdrahteten) Steuerlogik gesteuert wird, wobei es gewünscht wird, die Flexibilität zu erhöhen und die Steuerbarkeit des zu steuernden Schaltkreises zu verbessern.

2 zeigt eine integrierte Schaltkreisanordnung gemäß einer ersten Ausführungsform der Erfindung.

Ein integrierter Schaltkreis 200 weist ein monolithisch integriertes Speicherzellen-Array 201 auf, welches eine Mehrzahl von Speicherzellen aufweist, welche in Spalten und Zeilen angeordnet sind, wobei die Speicherzellen NROM-Speicherzellen sind. Somit ist das Speicherzellen-Array 201 ein Flash-NROM-Speicherzellen-Array 201.

Die Steuersignale, beispielsweise zum Anweisen einer Leseoperation, zum Anweisen einer Schreiboperation, zum Anweisen einer Löschoperation oder auch zum Anweisen von Test-Modus-Operationen zum Testen der Funktionalität der Speicherzellen in dem Speicherzellen-Array 201, werden übertragen mittels Datenbus-Signalen, welche mittels eines Datenbusses, welcher eine Mehrzahl von n dritten Leiterbahnen 210 aufweist (beispielsweise n ≥ 1 oder n > 1 oder n = 2, 4, 8, 16, 32, 64, 128, 256, 512, 1024) welche mit einem Eingang 220 des Speicherzellen-Arrays 201 verbunden sind, übertragen werden.

Ferner weist der integrierte Schaltkreis 200 eine hartverdrahtete Steuerlogik 202 auf, welche eingerichtet ist gemäß einer vorbestimmten Funktionalität. Beispielsweise ist die hart-verdrahtete Steuerlogik 202 eingerichtet zum Durchführen eines Standardalgorithmus oder mehrer Standardalgorithmen zum Steuern des Speicherzellen-Arrays 201, beispielsweise gemäß einem Standardalgorithmus oder einer Mehrzahl von Standardalgorithmen zum Steuern von Leseoperationen, Schreiboperationen oder Löschoperationen.

Andere Beispiele von Algorithmen, welche mittels der hartverdrahteten Steuerlogik 202 implementiert sein können, sind:

  • • ein Algorithmus oder eine Mehrzahl von Algorithmen zum Adressieren des Speicherzellen-Arrays 201,
  • • ein Algorithmus oder eine Mehrzahl von Algorithmen zum Bereitstellen einer Folge von Versorgungsspannungen für das Speicherzellen-Array 201,
  • • einer oder eine Mehrzahl von eingebauten Selbst-Test-Algorithmen (Built-in Self-test-Algorithmen).

Ferner ist ein Schalter 205 (welcher eine Mehrzahl von Schalterelementen aufweisen kann) in dem integrierten Schaltkreis 200 vorgesehen.

Ein Eingang der Steuerlogik 202 ist mit einer externen Schnittstelle 211 des integrierten Schaltkreises 200 mittels m externer Steuer-Leiterbahnen 204 verbunden, wobei m ≥ 1 oder m > 1 oder m = 2, 4, 6, 8, 16, 32, 64, 128, 256, 512, ... sein kann und wobei m gleich oder ungleich n sein kann.

Ein Ausgang 212 der Steuerlogik 202 ist mit einem ersten Eingang 213 des Schalters 205 mittels einer ersten Mehrzahl von n Leiterbahnen 203 verbunden.

Ferner ist eine Mehrzahl von n zweiten Leiterbahnen 206 verbunden mit einem zweiten Eingang 214 des Schalters 205 und mit einer zweiten externen Schnittstelle 215 und darüber, mittels m Kabeln 208, mit einem programmierbaren Controller 207, beispielsweise einem Mikroprozessor.

Ein Steuerausgang 219 des externen programmierbaren Controllers 207 ist mit einem Steuereingang 216 des Schalters 205 mittels einer Steuerleitung 217 verbunden. Wenn eine Mehrzahl von Schalterelementen in dem Schalter 205 vorgesehen sind, dann weist jedes Schalterelement einen jeweiligen Schalterelement-Steuereingang auf, welcher mit einer zugehörigen Steuerleitung 217 verbunden ist, so dass jedes Schalterelement individuell gesteuert werden kann mittels des programmierbaren Controllers 207.

Wenn eine Test-Operation, welche nicht mittels der hartverdrahteten Steuerlogik 202 implementiert ist, ausgeführt werden soll, wird ein zugehöriges Steuersignal mittels des programmierbaren Controllers 207 erzeugt und mittels der Steuerleitungen 217 zu dem Steuereingang 206 des Schalters 205 übertragen, womit der Schalter 205 derart aktiviert wird, dass der Schalter 205 in einen derartigen Schalterzustand überführt wird, dass die m Leiterbahnen der Mehrzahl von zweiten Leiterbahnen 206 verbunden sind direkt mit der Mehrzahl von m dritten Leiterbahnen 210 und damit die von dem programmierbaren Controller 207 erzeugten Datensignale direkt zu dem Speicherzellen-Array 101 übertragen werden. Das gleiche gilt in dem Fall, dass irgendeine andere geeignete oder gewünschte Operation/irgendein anderer geeigneter oder gewünschter Algorithmus auf das Speicherzellen-Array 201 ausgeführt werden soll.

Im Normalbetriebsmodus, in dem das Speicherzellen-Array mittels der hart-verdrahteten Steuerlogik 202 gesteuert wird, wird der Schalter 205 von dem programmierbaren Controller 207 derart gesteuert, dass er in einen Schalterzustand überführt wird, derart, dass die von der Steuerlogik 202 erzeugten und mittels der Mehrzahl von m ersten Leiterbahnen 203 übertragenen Signale direkt zu dem Speicherzellen-Array 201 mittels der Mehrzahl von dritten Leiterbahnen 210 übertragen werden.

Da die Mehrzahl von ersten Leiterbahnen 203, die Mehrzahl von zweiten Leiterbahnen 206 und die Mehrzahl von dritten Leiterbahnen 210 alle die gleiche Anzahl von Leiterbahnen aufweisen, ist jede Leiterbahn der Mehrzahl von ersten Leiterbahnen 203 mit einer zugehörigen Leiterbahn der Mehrzahl von dritten Leiterbahnen 210 verbunden in dem Fall, dass der Schalter 205 in einem ersten Schalterzustand ist, und jede Leiterbahn der Mehrzahl von zweiten Leiterbahnen 206 ist mit einer zugehörigen Leiterbahn der Mehrzahl von dritten Leiterbahnen 210 verbunden in dem Fall, dass der Schalter 205 derart gesteuert ist, dass er sich in einem zweiten Schalterzustand befindet. In anderen Worten ist jedes Schalterelement individuell verbunden mit einer zugehörigen ersten Leiterbahn (mittels seines jeweiligen ersten Eingangs), oder einer zugehörigen zweiten Leiterbahn (mittels seines jeweiligen zweiten Eingangs), und jedes Schalterelement ist individuell steuerbar hinsichtlich seines jeweiligen Schalterzustands.

3 zeigt einen integrierten Schaltkreis 300 gemäß einer zweiten Ausführungsform der Erfindung.

Die zweite Ausführungsform ist ähnlich zu der ersten Ausführungsform der Erfindung. Die gleichen zuvor beschriebenen Elemente werden im Folgenden mit den gleichen Bezugszeichen versehen.

Die integrierte Schaltkreisanordnung 300 gemäß einer zweiten Ausführungsform der Erfindung unterscheidet sich von der integrierten Schaltkreisanordnung 200 gemäß der ersten Ausführungsform der Erfindung im Wesentlichen dadurch, dass der programmierbare Controller 207, das heißt beispielsweise der Mikroprozessor 207, ebenfalls monolithisch auf der integrierten Schaltkreisanordnung 300 gemeinsam mit der hartverdrahteten Steuerlogik 202, dem Schalter 205 und dem Speicherzellen-Array 201 integriert ist.

Somit sind die zweiten externen Steuer-Leiterbahnen 301 vorgesehen, welche einen Eingang 302 des programmierbaren Controllers 207 mit einer zweiten externen Schnittstelle 303 der integrierten Schaltkreisanordnung 300 verbinden. Die p zweiten Steuer-Leiterbahnen 301 (beispielsweise p = 1, 2, 4, 8, 16, 32, 64, 128, 256, 512) ermöglichen die externe Aktivierung des programmierbaren Controllers 207 mittels einer zusätzlichen Steuereinrichtung, beispielsweise einem Personal Computer oder einer anderen beliebigen geeigneten Steuereinrichtung wie beispielsweise einem Labtop, einem Notebook, einem speziell eingerichteten Computer, einem Personal Digital Assistant Computer (PDA), etc.

Ferner ist die Steuerverbindung zwischen dem programmierbaren Controller 207 und dem Schalter 205 bereitgestellt mittels einer integrierten Schalter-Steuer-Leiterbahn 304.

4a zeigt eine erste Implementierung des Schalters 205.

Gemäß einer ersten möglichen Implementierung des Schalters 205 ist ein Multiplexer 401 vorgesehen, wobei ein erster Dateneingang 402 des Multiplexers 401 mit dem Ausgang 212 der Steuerlogik 202 verbunden ist und ein zweiter Dateneingang 403des Multiplexers 401 mit dem Ausgang 218 des programmierbaren Controllers 207 verbunden ist. Ein Steuereingang 404 des Multiplexers 401 ist mit dem Steuerausgang 219 des programmierbaren Controllers 207 verbunden. Ferner ist der Ausgang 405 des Multiplexers 401 mit dem Eingang 220 des Speicherzellen-Arrays 201 verbunden.

4b zeigt eine zweite Alternative einer Ausführungsform des Schalters 205, wobei der Schalter 205 ebenfalls mittels eines Multiplexers 401 implementiert ist, wobei jedoch ein unterschiedliches Verbindungsschema vorgesehen ist verglichen mit dem Multiplexer 401, der in 4a gezeigt ist.

Der Unterschied kann im Wesentlichen darin gesehen werden, dass der Steuereingang 404 des Multiplexers 401 in diesem Fall mit einem Steuerausgang 406 der hart-verdrahteten Steuerlogik 202 (nicht gezeigt in den 2 und 3) verbunden ist. In anderen Worten ist gemäß diesem Ausführungsbeispiel der Erfindung der Schalter 205 gesteuert mittels der hartverdrahteten Steuerlogik 202.

4c zeigt eine dritte Ausführungsform des Schalters 205, wobei der Schalter 205 gemäß dieser Ausführungsform der Erfindung ein Speicherelement 407 aufweist, beispielsweise implementiert mittels eines Latches oder mittels eines Flip-Flops, wobei das Speicherelement 407 zwischen eine Steuer-Leiterbahn 408, welche mit dem Ausgang 218 des programmierbaren Controllers 207 verbunden ist, und den Steuereingang 404 des Multiplexers 401 geschaltet ist.

Somit wird das Schalter-Steuersignal, welches von dem programmierbaren Controller 207 erzeugt wird, mittels des Speicherelements 407 gehalten und somit wird der Zustand des Speicherelements 407 als die Steuereingabe für den Multiplexer 401 verwendet.

Zusammenfassend werden gemäß einem Aspekt der Erfindung zusätzliche Signalleitungen in die integrierte Schaltkreisanordnung eingefügt, welche mittels eines programmierbaren Controllers, beispielsweise einen Mikrocontroller, welcher geeignete Software verwendet, das heißt ein geeignetes Computerprogramm verwendet, zum Ausführen von Operationen, welche nicht in der hart-verdrahteten Steuerlogik 202 implementiert sind und welche auf das Speicherzellen-Array 201, genauer auf die Speicherzellen des Speicherzellen-Arrays 201, ausgeführt werden sollen, gesteuert werden. Dies wird erreicht mittels eines zusätzlich eingeführten Schaltkreises, welcher auswählt, ob entweder das Signal des hart-verdrahteten Steuerschaltkreises (Steuerlogik 202) oder die Signale, welche von dem programmierbaren Controller 207 erzeugt wurden, verwendet werden sollen zum Steuern des zu steuernden Schaltkreises, beispielsweise des Speicherzellen-Arrays 201.

Die Mikrocontroller-Software ist nunmehr fähig, auszuwählen, ob die hart-verdrahteten Operationen, welche in der hartverdrahteten Steuerlogik 202 implementiert sind, oder die Operationen, welche in dem programmierbaren Controllers mittels eines Computerprogramms implementiert sind, verwendet werden zum Steuern des zu steuernden Schaltkreises. Der Operations-Modus sowie auch die Operationen selbst können somit verändert werden, indem Software nur in dem programmierbaren Controller 207 angepasst wird.

Damit ist es nunmehr möglich, den zu steuernden Schaltkreis direkt mit einem programmierbaren Controller zu steuern, beispielsweise mit einem Mikrocontroller, und die Operation des Schaltkreises mit Software zu verändern.

Die eingefügten frei konfigurierbaren Schalter beziehungsweise Schalterelemente (es kann ein Schalterelement vorgesehen sein für jede der n Leiterbahnen) sind vorgesehen zwischen dem Ausgang 212 der Steuerlogik und dem Eingang 220 des Speicherzellen-Arrays 201. Mit diesen Schalterelementen kann ausgewählt werden, ob entweder die Ausgangssignale der hartverdrahteten Steuerlogik 202 verwendet werden zum Steuern des zu steuernden Schaltkreises oder ob Signale, welche direkt von dem programmierbaren Controller 207 bereitgestellt werden, verwendet werden zum Steuern des zu steuernden Schaltkreises 201. Der Zustand des Schalterelements des Schalters 205 wird beispielsweise mittels des programmierbaren Controllers 207, beispielsweise eines Mikrocontrollers, gesteuert, womit es der Mikrocontroller-Software ermöglicht wird, den Zustand des Schalterelements des Schalters 205, wenn gewünscht, zu verändern. Nach dem Ändern des Zustands der Schalterelemente des Schalters 205 kann der zu steuernde Schaltkreis 201 direkt gesteuert werden mittels des Mikrocontrollers 207. Somit kann eine Veränderung der Schaltkreis-Operation auf einfache Weise durchgeführt werden, indem die Mikrocontroller-Software angepasst wird.

Anschaulich bedeutet dies, dass es nunmehr ermöglicht ist, die interne hart-verdrahtete Steuerlogik 202 zu umgehen, indem Mikrocontroller-Signale verändert werden.

100
integrierte Schaltkreisanordnung
101
zu steuernder Schaltkreis
102
Steuerlogik
103
Leiterbahnen
104
Leiterbahnen
200
integrierte Schaltkreisanordnung
201
zu steuernder Schaltkreis
202
Steuerlogik
203
erste Mehrzahl von Leiterbahnen
204
erste externe Leiterbahnen
205
Schalter
206
zweite Mehrzahl von Leiterbahnen
207
programmierbarer Controller
208
Kabel
209
Steuerleitung
210
Dritter Mehrzahl von Leiterbahnen
211
erste externe Schnittstelle
212
Ausgang Steuerlogik
217
Steuerleitung
218
Ausgang programmierbarer Controller
219
Steuerausgang programmierbarer Controller
220
Eingang Speicherzellen-Array
300
integrierte Schaltkreisanordnung
301
zweite leitfähige Steuer-Leiterbahnen
302
Eingang programmierbarer Controller
303
externe Schnittstelle
304
integrierte Steuerleitung
401
Multiplexer
402
erster Eingang Multiplexer
403
zweiter Eingang Multiplexer
404
Steuereingang Multiplexer
405
Ausgang Multiplexer
406
Steuerausgang Steuerlogik
407
Speicherelement


Anspruch[de]
Integrierte Schaltkreisanordnung (200, 300),

• mit mindestens einem zu steuernden Schaltkreis (201),

• mit mindestens einer Steuerlogik (202) zum Steuern des mindestens einen zu steuernden Schaltkreises (201),

• mit mindestens einem Schalter (205), der zwischen den mindestens einen zu steuernden Schaltkreis (201) und die Steuerlogik (202) geschaltet ist,

• wobei der Schalter (205) eingerichtet ist zum Verbinden, in einem ersten Schalterzustand, der Steuerlogik (202) mit dem mindestens einen zu steuernden Schaltkreis (201), und, in einem zweiten Schalterzustand, eines programmierbaren Controllers (207) mit dem mindestens einen zu steuernden Schaltkreis (201).
Integrierte Schaltkreisanordnung (200, 300) gemäß Anspruch 1,

• mit einer Mehrzahl von ersten Leiterbahnen (203) zum Verbinden der Steuerlogik (202) mit einem ersten Eingang (213) des Schalters (205),

• mit einer Mehrzahl von zweiten Leiterbahnen (206), gekoppelt mit einem zweiten Eingang (214) des Schalters (205) zum Verbinden eines programmierbaren Controllers (207) mit dem zweiten Eingang (214) des Schalters (205),

• mit einer Mehrzahl von dritten Leiterbahnen (210) zum Verbinden eines Ausgangs des Schalters (205) mit einem Eingang (220) des mindestens einen zu steuernden Schaltkreises (201).
Integrierte Schaltkreisanordnung (200, 300) gemäß Anspruch 1 oder 2, wobei der programmierbare Controller (207) in die integrierte Schaltkreisanordnung (200, 300) integriert ist. Integrierte Schaltkreisanordnung (200, 300) gemäß einem der Ansprüche 1 bis 3, wobei der programmierbare Controller (207) ein Mikrocontroller ist. Integrierte Schaltkreisanordnung (200, 300) gemäß einem der Ansprüche 1 bis 4, wobei die Steuerlogik (202) eine hart-verdrahtete Steuerlogik ist. Integrierte Schaltkreisanordnung (200, 300) gemäß einem der Ansprüche 1 bis 5, wobei ein Steuereingang (216) des Schalters (205) mit mindestens einer Leiterbahn (217) verbunden ist, welche verbunden werden kann mit dem programmierbaren Controller (207). Integrierte Schaltkreisanordnung (200, 300) gemäß Anspruch 6, mit einem Speicherelement (407), welches zwischen den programmierbaren Controller (207) und den Steuereingang (216) des Schalters (205) geschaltet ist. Integrierte Schaltkreisanordnung (200, 300) gemäß Anspruch 7, wobei das Speicherelement (407) ein Latch ist oder ein Flip-Flop. Integrierte Schaltkreisanordnung (200, 300) gemäß einem der Ansprüche 1 bis 8, wobei der Schalter (205) einen Multiplexer (401) aufweist. Integrierte Schaltkreisanordnung (200, 300) gemäß einem der Ansprüche 1 bis 9, wobei der mindestens eine zu steuernde Schaltkreis (201) ein Speicherschaltkreis ist. Integrierte Schaltkreisanordnung (200, 300) gemäß Anspruch 10, wobei der mindestens eine zu steuernde Schaltkreis (201) ein nicht-flüchtiger Speicherschaltkreis ist. Integrierte Schaltkreisanordnung (200, 300) gemäß Anspruch 11,

wobei der mindestens eine zu steuernde Schaltkreis (201) ein nicht-flüchtiger Speicherschaltkreis ist ausgewählt aus der Gruppe von:

• einem nicht-flüchtigen Flash-Speicherschaltkreis

• einem nicht-flüchtigen ferroelektrischen Vielfachzugriffspeicher-Speicherschaltkreis,

• einem nicht-flüchtigen magnetischen Vielfachzugriffspeicher-Speicherschaltkreis,

• einem nicht-flüchtigen Phasen-Änderungs-Speicher-Speicherschaltkreis,

• einem nicht-flüchtigen Conductive Bridging-Vielfachzugriffspeicher-Speicherschaltkreis,

• einem nicht-flüchtigen organischen Vielfachzugriffspeicher-Speicherschaltkreis.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com