PatentDe  


Dokumentenidentifikation DE60118939T2 12.04.2007
EP-Veröffentlichungsnummer 0001316152
Titel VERFAHREN UND GERÄT ZUR ANWENDUNG IN SYSTEMEN MIT GESCHALTETEN KAPAZITÄTEN
Anmelder Analog Devices Inc., Norwood, Mass., US
Erfinder HAURIE, S., Xavier, Arlington, MA 02474, US;
FERGUSON, F., Paul, North Andover, MA 01845, US
Vertreter Vossius & Partner, 81675 München
DE-Aktenzeichen 60118939
Vertragsstaaten DE, FR, GB
Sprache des Dokument EN
EP-Anmeldetag 21.05.2001
EP-Aktenzeichen 019391630
WO-Anmeldetag 21.05.2001
PCT-Aktenzeichen PCT/US01/16259
WO-Veröffentlichungsnummer 2001091303
WO-Veröffentlichungsdatum 29.11.2001
EP-Offenlegungsdatum 04.06.2003
EP date of grant 19.04.2006
Veröffentlichungstag im Patentblatt 12.04.2007
IPC-Hauptklasse H03M 1/80(2006.01)A, F, I, 20051017, B, H, EP

Beschreibung[de]
Fachgebiet

Die vorliegende Erfindung betrifft Verfahren und Vorrichtungen für Schaltkondensatorsysteme.

Stand der Technik

Viele Systeme verwenden Schaltkondensatortechniken, indem sie beispielsweise Kondensatoren und Ladungspakete zur Erfüllung einer Funktion benutzen.

Digital-Analog-Umsetzer sind ein Systemtyp, der häufig Schaltkondensatortechniken verwendet, z.B. als Teil eines Digital-Analog-Umsetzungssystems zur Verwendung in einem mobilen Kommunikationssystem. Mobilkommunikation schließt häufig ein zellulares Handgerät ein, das digitale Basisband-I/Q-Modulation und -Synthese auf einem Übertragungsweg verwendet.

Ein Digital-Analog-Umsetzer erzeugt Analogdaten als Antwort auf digitale Eingangsdaten. Ein Digital-Analog-Umsetzertyp empfängt binärstellenbezogene bzw. binär gewichtete Daten. Ein anderer Digital-Analog-Umsetzertyp empfängt gleichbinärstellige bzw. gleichgewichtete Daten.

Bei Verwendung der Digital-Analog-Umsetzung zur Erzeugung eines Analogsignals entsteht häufig Signalrauschen und/oder -verzerrung. Somit ist in Systemen, die Schaltkondensatortechniken verwenden, häufig Bedarf an einer Lösung, die dazu beiträgt, Rauschen und/oder Verzerrung zu reduzieren. Um dazu beizutragen, die Rausch- und Verzerrungsanforderungen zu erfüllen, wird einem Digital-Analog-Umsetzer mitunter ein Scrambler vorangestellt. Ausgangsdaten von einem Digital-Analog-Umsetzer können an eine Signalkonditioniererstufe übergeben werden, z.B. an eine analoge Filterstufe, um das Rauschen und/oder die Verzerrung zu konditionieren. Ein Typ von Signalkonditioniererstufe ist ein Schaltkondensatorfilter.

Analog-Digital-Umsetzer sind ein weiterer Systemtyp, der häufig Schaltkondensatortechniken verwendet, z.B. als Teil eines Digital-Analog-Umsetzers, der als Rückkopplungselement in einem Analog-Digital-Umsetzer mit schrittweiser Annäherung verwendet wird. Ein Beispiel eines Analog-Digital-Umsetzers mit schrittweiser Annäherung ist ein AD574, hergestellt von Analog Devices, Inc. Weitere Beispiele von Digital-Analog-Umsetzern sind im US-Patent US 5 640 162 "Lewyn Lanny L" und in der IEEE-Journalveröffentlichung, Fujimori I et al. mit dem Titel "1.5 V, 4.1 mW Dual-channel Audio Delta-Sigma D/A Converter", IEEE Inc. New York, US, Band 33, Nr. 12, Dezember 1998, Seiten 1863–1870 XP000880487 ISSN: 0018-9200.

Neben der Reduzierung des Rauschen und/oder der Verzerrung besteht häufig Bedarf an Schaltkondensatorsystemen, um Strombedarf, Größe und/oder Kosten weiter zu reduzieren.

Zusammenfassung der Erfindung

Gemäß einem ersten Aspekt der Erfindung, wie er in den beigefügten Ansprüchen ausgeführt ist, weist ein DAC, ein Schaltkondensator-Netzwerk auf, das ein digitales Mehrbitsignal empfängt, wobei das Schaltkondensator-Netzwerk mehrere Teil-DACs hat, die jeweils ein zugeordnetes Bit des digitales Mehrbitsignals empfangen, wobei jedes der mehreren Teil-DACs eine zugeordnete Kapazität hat, die eine zugeordnete Ladungsmenge als Antwort auf das zugeordnete Bit empfängt, wobei die zugeordnete Ladungsmenge für jedes der mehreren Teil-DACs direkt proportional zu einer Stelligkeit bzw. zu einem Gewicht des Bits ist, wobei mindestens zwei der mehreren Teil-DACs eine Ladung miteinander teilen und das Schaltkondensator-Netzwerk mindestens ein Analogsignal ausgibt, das eine Summe von Werten jedes Bits in dem Mehrbitsignal anzeigt.

Gemäß einem zweiten Aspekt weist ein DAC ein Schaltkondensator-Netzwerk auf, das ein gleichgewichtetes digitales Mehrbitsignal empfängt und ein oder mehrere Analogsignale ausgibt, wobei mindestens eines des einen oder der mehreren Analogsignale ein einzelnes Ladungspaket aufweist, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.

Gemäß einem dritten Aspekt weist ein DAC ein Schaltkondensator-Netzwerk auf, das ein gleichgewichtetes digitales Mehrbitsignal empfängt, wobei das Schaltkondensator-Netzwerk mehrere Teil-DACs hat, mindestens zwei der mehreren Teil-DACs Ladung miteinander teilen, wobei das Schaltkondensator-Netzwerk ein Analogsignal ausgibt, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.

Gemäß einem vierten Aspekt der Erfindung weist ein Verfahren zum Umsetzen eines digitalen Mehrbitsignals in ein Analogsignal, das eine Summe von Werten jedes Bits im digitalen Mehrbitsignal anzeigt, die Schritte auf: Laden jedes von mehreren Kondensatoren auf einen Wert, der einem Wert eines Bits im Mehrbitsignal entspricht, wobei die Ladung in jedem Kondensator einem Gewicht des Werts eines entsprechenden Bits entspricht; und Verbinden mindestens zweier der mehreren Kondensatoren miteinander, um Ladung miteinander zu teilen.

Gemäß einem fünften Aspekt weist ein Verfahren zum Umsetzen eines gleichgewichteten digitalen Mehrbitsignals in ein Analogsignal, das eine Summe von Werten jedes Bits im digitales Mehrbitsignal anzeigt, die Schritte auf: Laden jedes von mehreren Kondensatoren auf einen Wert, der einem Wert eines Bits im gleichgewichteten Mehrbitsignal entspricht, und Erzeugen eines einzelnen Ladungspakets in mindestens einem Kondensator, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.

Gemäß einem sechsten Aspekt weist ein Verfahren zum Umsetzen eines gleichgewichteten digitalen Mehrbitsignals in ein Analogsignal, das eine Summe von Werten jedes Bits im digitalen Mehrbitsignal anzeigt, die Schritte auf: Laden jedes von mehreren Kondensatoren auf einen Wert, der einem Wert eines Bits im gleichgewichteten Mehrbitsignal entspricht, und Verbinden mindestens zweier der mehreren Kondensatoren miteinander, um Ladung miteinander zu teilen.

Gemäß einem siebenten Aspekt weist ein DAC auf: eine Einrichtung zum Laden jedes von mehreren Kondensatoren auf einen Wert, der einem Wert eines Bits im Mehrbitsignal entspricht, wobei die Ladung in jedem Kondensator einem Gewicht des Werts eines entsprechenden Bits entspricht; und eine Einrichtung zum Verbinden mindestens zweier der mehreren Kondensatoren miteinander, um Ladung miteinander zu teilen.

Gemäß einem achten Aspekt weist ein DAC auf: eine Einrichtung zum Laden jedes von mehreren Kondensatoren auf einen, Wert, der einem Wert eines Bits in dem gleichgewichteten Mehrbitsignal entspricht, und eine Einrichtung zum Erzeugen eines einzelnen Ladungspakets in mindestens einem Kondensator, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.

Gemäß einem neunten Aspekt weist ein DAC auf: eine Einrichtung zum Laden jedes von mehreren Kondensatoren auf einen Wert, der einem Wert eines Bits in dem gleichgewichteten Mehrbitsignal entspricht, und eine Einrichtung zum Verbinden mindestens zweier der mehreren Kondensatoren miteinander, um Ladung miteinander zu teilen.

Gemäß einem zehnten Aspekt weist eine integrierte Schaltung ein integriertes Schaltkondensator-Netzwerk auf, das ein digitales Mehrbitsignal empfängt, wobei das Schaltkondensator-Netzwerk mehrere Teil-DACs hat, die jeweils ein zugeordnetes Bit des digitalen Mehrbitsignals empfangen, jede der mehreren Teil-DACs eine zugeordnete Kapazität hat, die eine zugeordnete Ladungsmenge als Antwort auf das zugeordnete Bit empfängt, wobei die zugeordnete Ladungsmenge für jedes der mehreren Teil-DACs im direkten Verhältnis zu einem Gewicht des Bits steht, mindestens zwei der mehreren Teil-DACs Ladung miteinander teilen und das Schaltkondensator-Netzwerk mindestens ein Analogsignal ausgibt, das eine Summe der Werte jedes Bits im Mehrbitsignal anzeigt.

Gemäß einem elften Aspekt weist eine integrierte Schaltung ein integriertes Schaltkondensator-Netzwerk auf, das ein gleichgewichtetes digitales Mehrbitsignal empfängt und ein oder mehrere Analogsignale ausgibt, wobei mindestens eines des einen oder der mehreren Analogsignale ein einzelnes Ladungspaket aufweist, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.

Gemäß einem zwölften Aspekt weist eine integrierte Schaltung ein integriertes Schaltkondensator-Netzwerk auf, das ein gleichgewichtetes digitales Mehrbitsignal empfängt, wobei das Schaltkondensator-Netzwerk mehrere Teil-DACs hat, wobei mindestens zwei der mehreren Teil-DACs Ladung miteinander teilen, wobei das Schaltkondensator-Netzwerk ein Analogsignal ausgibt, das eine Summe von gleichgewichteten Werten jedes Bits im Mehrbitsignal anzeigt.

Gemäß einem dreizehnten Aspekt weist ein System auf: einen DAC, der ein digitales Mehrbitsignal empfängt und mindestens zwei Analogsignale ausgibt, die jeweils eine Summe der Werte von Bits im digitales Mehrbitsignal anzeigen; und eine Signalkonditionierungsstufe, die mindestens zwei der mindestens zwei Analogsignale empfängt.

Gemäß einem vierzehnten Aspekt weist ein System auf: einen DAC, der digitale Eingangssignale mit einer Eingangsdatenrate empfängt und Analogsignale, die die Digitalsignale anzeigen, an eine Signalkonditionierungsstufe mit einer Ausgangsdatenrate ausgibt, die sich von der Eingangsdatenrate unterscheidet.

Gemäß einem fünfzehnten Aspekt weist ein Verfahren die Schritte auf: Empfangen eines digitales Mehrbitsignals, Erzeugen mindestens zweier analoger Ausgangssignale, die jeweils eine Summe von Werten von Bits im digitales Mehrbitsignal anzeigen; und Filtern mindestens zweier der mindestens zwei analogen Ausgangssignale.

Gemäß einem sechszehnten Aspekt weist ein System auf: eine Einrichtung zum Empfangen eines digitales Mehrbitsignals, eine Einrichtung zum Erzeugen mindestens zweier analoger Ausgangssignale, die jeweils eine Summe von Werten von Bits im digitales Mehrbitsignal anzeigen; und eine Einrichtung zum Filtern mindestens zweier der mindestens zwei analogen Ausgangssignale.

Gemäß einem siebzehnten Aspekt weist ein System einen DAC auf, der ein digitales Mehrbitsignal empfängt und mindestens zwei Analogsignale ausgibt, die jeweils eine Summe von Werten von Bits im digitales Mehrbitsignal anzeigen.

Gemäß einem achtzehnten Aspekt weist ein Verfahren den Schritt auf: Empfangen eines digitales Mehrbitsignals und Erzeugen mindestens zweier analoger Ausgangssignale, die jeweils eine Summe von Werten von Bits im digitales Mehrbitsignal anzeigen.

Gemäß einem achtzehnten Aspekt weist ein System auf: eine Einrichtung zum Empfangen eines digitales Mehrbitsignals und eine Einrichtung zum Erzeugen mindestens zweier analoger Ausgangssignale, die jeweils eine Summe von Werten von Bits im digitales Mehrbitsignal anzeigen.

Gemäß einem neunzehnten Aspekt hat ein Schaltkondensatorfilter einen ersten Schaltkondensator, der einen Schaltkondensator ohne wesentliche Auswirkungen von parasitären Charakteristiken aufweist, und einen zweiten Schaltkondensator parallel zum ersten Schaltkondensator, wobei der zweite Schaltkondensator Auswirkungen von parasitären Charakteristiken hat.

Gemäß einem zwanzigsten Aspekt weist ein System auf: ein Schaltkondensatorfilter mit einem ersten Schaltkondensator, der einen Schaltkondensator aufweist, und einem zweiten Schaltkondensator parallel zum ersten Schaltkondensator, wobei der zweite Schaltkondensator Charakteristiken mit parasitären Effekten aufweist; und einen DAC mit einem Schaltkondensator mit Charakteristiken mit parasitären Effekten, die im wesentlichen den parasitären Effekten des zweiten Schaltkondensators des Schaltkondensatorfilters entsprechen.

Gemäß einem einundzwanzigsten Aspekt weist eine Vorrichtung eine erste Schaltkondensatorzelle auf, die eine Bezugsrichtung hat und dafür angepaßt ist, eine elektrische Verbindung zu einer zweiten Schaltkondensatorzelle herzustellen, die im wesentlichen identisch ist mit der ersten Schaltkondensatorzelle, wobei die zweite Schaltkondensatorzelle eine Bezugsrichtung aufweist und so ausgerichtet ist, daß die Bezugsrichtung der zweiten Schaltkondensatorzelle im wesentlichen in die gleiche Richtung gerichtet ist wie die Bezugsrichtung der ersten Schaltkondensatorzelle, und dafür angepaßt ist, eine elektrische Verbindung zu einer dritten Schaltkondensatorzelle herzustellen, die im wesentlichen mit der ersten Schaltkondensatorzelle identisch ist, wobei die dritte Schaltkondensatorzelle eine Bezugsrichtung hat und so ausgerichtet ist, daß die Bezugsrichtung der dritten Schaltkondensatorzelle in eine Richtung gerichtet ist, die in bezug auf die Richtung winkelversetzt ist, in die die Bezugsrichtung der ersten Schaltkondensatorzelle gerichtet ist.

Gemäß einem zweiundzwanzigsten Aspekt weist ein System einen binär gewichteten DAC und einen segmentierten DAC auf, der mit dem binär gewichteten DAC gekoppelt ist, wobei der segmentierte DAC ein Schaltkondensator-Netzwerk aufweist, das ein digitales Mehrbitsignal empfängt, wobei das Schaltkondensator-Netzwerk mehrere Teil-DACs aufweist, die jeweils ein zugeordnetes Bit des digitales Mehrbitsignals empfangen, wobei jeder der mehreren Teil-DACs eine zugeordnete Kapazität aufweist, die eine zugeordnete Ladungsmenge als Antwort auf das zugeordnete Bit empfängt, mindestens zwei der mehreren Teil-DACs Ladung miteinander teilen und das Schaltkondensator-Netzwerk mindestens ein Analogsignal ausgibt, das eine Summe von Werten jedes Bits in dem Mehrbitsignal anzeigt.

Gemäß einem dreiundzwanzigsten Aspekt weist ein System auf: einen Scrambler, der ein Eingangssignal empfängt und ein Ausgangssignal bereitstellt; und einen Schaltkondensator-DRC, der mehrere Kondensatoren hat und Ladungen zwischen mindestens zwei der mehreren mit dem Scrambler gekoppelten Kondensatoren umverteilt und der ein digitales Ausgangssignal des Scramblers empfängt.

Gemäß einem vierundzwanzigsten Aspekt weist ein System auf: einen Digital-Analog-Umsetzer, der ein digitales Mehrbitsignal empfängt und ein analoges Ausgangssignal erzeugt, das proportional dem Quadrat des digitales Mehrbitsignals ist.

Gemäß einem fünfundzwanzigsten Aspekt der Erfindung hat ein Analog-Digital-Umsetzer eine analoge Vergleichsstufe, die mit einer digitalen Auffangspeicherstufe gekoppelt ist, wobei der Analog-Digital-Umsetzer ein Rückkopplungselement aufweist, durch das ein Ausgangssignal der digitalen Auffangspeicherstufe in einen Eingang der analogen Vergleichsstufe zurückgekoppelt wird, wobei das Rückkopplungselement einen Digital-Analog-Umsetzer aufweist.

Gemäß einem sechsundzwanzigsten Aspekt der Erfindung weist ein Verfahren zur Verwendung in einem Analog-Digital-Umsetzer mit einer analogen Vergleichsstufe, die mit einer digitalen Auffangspeicherstufe gekoppelt ist, die Schritte auf: Koppeln eines Ausgangs der digitalen Auffangspeicherstufe zu einem Eingang der analogen Vergleichsstufe durch einen Digital-Analog-Umsetzer, der ein digitales Mehrbitsignal empfängt und ein analoges Ausgangssignal erzeugt, die proportional dem Quadrat des digitales Mehrbitsignals ist.

Gemäß einem siebenundzwanzigsten Aspekt der Erfindung weist ein Handapparat für ein mobiles Kommunikationssystem eine Eingangsstufe auf, die ein Eingangssignal empfängt und ein digitales Mehrbitsignal an ein Digital-Analog-Umsetzungssystem ausgibt, das das digitale Mehrbitsignal empfängt und ein Analogsignal ausgibt, das eine Summe von Werten von Bits im Mehrbitsignal anzeigt, und mit einem Schaltkondensator-Netzwerk, das ein digitales Mehrbitsignal empfängt, wobei das Schaltkondensator-Netzwerk mehrere Teil-DACs hat, die jeweils ein zugeordnetes Bit des digitales Mehrbitsignals empfangen, wobei jeder der mehreren Teil-DACs eine zugeordnete Kapazität hat, die eine zugeordnete Ladungsmenge als Antwort auf das zugeordnete Bit empfängt, wobei die zugeordnete Ladungsmenge für jedes der mehreren Teil-DACs direkt proportional zu einem Gewicht des Bits ist, wobei zumindest zwei der mehreren Teil-DACs Ladung miteinander teilen und das Schaltkondensator-Netzwerk mindestens ein Analogsignal ausgibt, das die Summe von Werten von Bits im Mehrbitsignal anzeigt.

Gemäß einem achtundzwanzigsten Aspekt weist ein System auf: eine digitale Signalverarbeitungsstufe, die ein Eingangssignal empfängt und ein Ausgangssignal bereitstellt; und einen Schaltkondensator-DAC, der mehrere Kondensatoren hat und Ladung zwischen mindestens zwei der mehreren mit der digitalen Signalverarbeitungsstufe gekoppelten Kondensatoren umverteilt und der ein digitales Ausgangssignal der digitalen Signalverarbeitungsstufe empfängt.

Gemäß einem neunundzwanzigsten Aspekt empfängt ein Digital-Analog-Umsetzer ein erstes digitales Mehrbitsignal und ein zweites digitales Mehrbitsignal und erzeugt ein analoges Ausgangssignal, das ein Produkt aus dem ersten digitales Mehrbitsignal und dem zweiten digitales Mehrbitsignal anzeigt.

Gemäß einem dreißigsten Aspekt ist in einem Analog-Digital-Umsetzer mit einer analogen Vergleichsstufe, die mit einer digitalen Auffangspeicherstufe gekoppelt ist, ein Rückkopplungselement, durch das ein Ausgang der digitalen Auffangspeicherstufe mit einem Eingang der analogen Vergleichsstufe rückgekoppelt wird, wobei das Rückkopplungselement einen Digital-Analog-Umsetzer aufweist, der ein erstes digitales Mehrbitsignal und ein zweites digitales Mehrbitsignal empfängt und ein analoges Ausgangssignal erzeugt, das ein Produkt aus dem ersten digitales Mehrbitsignal und dem zweiten digitales Mehrbitsignal anzeigt.

Kurzbeschreibung der Zeichnungen

1 ist ein Blockschaltbild einer Ausführungsform eines Abschnitts eines Handapparats für ein mobiles Kommunikationssystem, der ein Digital-Analog-Umsetzungssystem aufweist;

2 ist ein Blockschaltbild einer Ausführungsform eines Digital-Analog-Umsetzungssystems gemäß 1 und mit einem DAC-Abschnitt mit zwei DAC-Stufen;

3 ist ein Blockschaltbild einer Ausführungsform der DAC-Stufe gemäß 2, die einen Schaltkondensator-DAC aufweist;

4 ist ein Blockschaltbild einer Ausführungsform des Schaltkondensator-DAC gemäß 3;

5 ist ein Blockschaltbild einer Ausführungsform des Schaltkondensator-DAC gemäß 4, die geeignet ist, ein digitales Vierbit-Eingangssignal in ein entsprechendes Analogsignal umzusetzen;

6 stellt eine Ausführungsform eines nichtüberlappenden Dreiphasentakts dar, der beim Betrieb des Schaltkondensator-DAC gemäß 7A bis 7C verwendet wird;

7A bis 7C sind Blockschaltbilder, die den Betrieb des Schaltkondensator-DAC gemäß 5 für jeden der drei Taktphasen eines nichtüberlappenden Dreiphasentakts zeigen;

8A bis 8D sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des Schaltkondensator-DAC für jede der vier Phasen eines nichtüberlappenden Vierphasentakts zeigen;

9 zeigt eine Ausführungsform eines nichtüberlappenden Vierphasentakts, der beim Betrieb des Schaltkondensator-DAC gemäß 8A bis 8D verwendet wird;

10 zeigt den Betrieb des Schaltkondensator-DAC gemäß 7A bis 7C in einer Phase eines nichtüberlappenden Vierphasentakts;

11A bis 11D sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des Schaltkondensator-DAC gemäß 5 für jede der vier Phasen eines nichtüberlappenden Vierphasentakts zeigen;

12A bis 12C sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des Schaltkondensator-DAC gemäß 5 für jede der drei Taktphasen eines nichtüberlappenden Dreiphasentakts zeigen;

13 ist ein schematisches Schaltbild einer weiteren Ausführungsform des Schaltkondensator-DAC gemäß 4;

14A bis 14C sind Blockschaltbilder, die den Betrieb des Schaltkondensator-DAC gemäß 13 zeigen;

15 ist ein Blockschaltbild einer weiteren Ausführungsform des Schaltkondensator-DAC gemäß 4;

16A zeigt ein schematisches Schaltbild einer weiteren Ausführungsform eines Einbit-DAC des Schaltkondensator-DAC gemäß 13;

16B zeigt ein schematisches Schaltbild, das eine Ausführungsform einer Schaltkondensatorzelle darstellt, die beispielsweise zur Bildung eines Schaltkondensator-DAC verwendet werden kann;

16C zeigt ein schematisches Schaltbild einer Ausführungsform zweier miteinander zu verbindender Schaltkondensatorzellen;

16D zeigt ein schematisches Schaltbild einer Ausführungsform zweier Schaltkondensatorzellen, die im wesentlichen senkrecht zueinander auszurichten und miteinander zu verbinden sind;

16E zeigt ein schematisches Schaltbild einer Ausführungsform von vier Schaltkondensatorzellen, die in einer Ringanordnung miteinander zu verbinden sind;

17 zeigt eine Ausführungsform eines DAC, der teilweise durch die Schaltkondensatorzellen gemäß 16E gebildet wird;

18 zeigt eine Ausführungsform eines Schaltkondensator-DAC, der dafür angepaßt ist, ein binär gewichtetes Eingangssignal in ein entsprechendes Analogsignal umzusetzen;

19A bis 19C sind Blockschaltbilder, die den Betrieb des Schaltkondensator-DAC gemäß 18 zeigen;

20 ist ein Blockschaltbild einer Ausführungsform des DAC-Abschnitts gemäß 3;

21 ist ein schematisches Schaltbild, das eine Ausführungsform des in 20 gezeigten DAC-Abschnitts darstellt;

22 ist ein Schaltbild, das eine weitere Ausführungsform des in 20 gezeigten DAC-Abschnitts darstellt;

23 ist ein Blockschaltbild einer weiteren Ausführungsform einer DAC-Stufe gemäß 2, die einen Scrambler aufweist;

24 ist ein Blockschaltbild einer Ausführungsform eines Vierbit-Scramblers;

25 ist eine schematische Schaltbilddarstellung einer Ausführungsform des in 20 gezeigten DAC-Abschnitts.

26 ist ein schematisches Schaltbild einer weiteren Ausführungsform der DAC-Stufe gemäß 2;

27 ist ein schematisches Schaltbild einer Ausführungsform eines Abschnitts der DAC-Stufe gemäß 2 in Kombination mit einer Ausführungsform der Schaltkondensatorfilterstufe gemäß 2;

28A ist eine Darstellung einer Draufsicht einer Ausführungsform einer Schaltkondensatorzelle;

28B ist eine Darstellung einer Draufsicht einer weiteren Ausführungsform einer Schaltkondensatorzelle;

29 ist eine Darstellung einer Draufsicht einer Ausführungsform einer Chip-Schaltungsanordnung eines DAC-Abschnitts mit mehreren SC-Zellen;

30 ist ein schematisches Schaltbild einer Ausführungsform der zeitkontinuierlichen Filterstufe gemäß 2;

31 ist ein Blockschaltbild einer Ausführungsform einer Quadrierschaltung;

32 zeigt einen Dreiphasentakt;

33A bis 33C sind Blockschaltbilder, die den Betrieb einer Ausführungsform der Quadrierschaltung gemäß 32 zeigen;

34A bis 34C sind Blockschaltbilder, die den Betrieb einer Ausführungsform der Quadrierschaltung gemäß 32 zeigen; und

35 ist ein Blockschaltbild einer Ausführungsform eines Analog-Digital-Umsetzers.

Ausführliche Beschreibung

1 ist ein Blockschaltbild einer Ausführungsform eines Abschnitts eines Handapparats 50 für ein mobiles Kommunikationssystem. Der Handapparat 50 weist einen Eingangsabschnitt mit einem Wandler 54 auf, der ein Eingangssignal 56 empfängt, z.B. ein Sprach- oder ein anderes Schallsignal, das Information darstellt, die über das mobile Kommunikationssystem zu übermitteln ist. Der Wandler 54 setzt das Eingangssignal 56 in ein elektrisches Signal um, normalerweise in ein Analogsignal, das einem Analog-Digital-Umsetzer (ADC) 58, z.B. einem Sprachband-ADC, zugeführt wird. Der ADC 58 tastet das elektrische Signal ab und erzeugt eine Folge von digitalen Mehrbitsignalen, die einem digitalen Basisbandprozessor 60 zugeführt werden. Der Basisbandprozessor 60 führt eine weitere Signalverarbeitung durch, einschließlich beispielsweise Kompression. Das Ausgangssignal des Basisbandprozessors 60 wird einer Burstspeicherstufe 62 zugeführt, die einen GMSK-Modulator 64 speist. Der GMSK-Modulator 64 erzeugt digitale Mehrbitsignale, die über Signalleitungen, die durch eine Signalleitung 66 dargestellt sind, einem Digital-Analog-Umsetzungs-(DAC-)System 68 zugeführt werden. Das Digital-Analog-Umsetzungssystem 68 setzt die Folge von digitalen Mehrbitsignalen in ein Analogsignal um, das über eine Signalleitung 70 einem Ausgabeabschnitt 72 zugeführt wird. Der Ausgabeabschnitt 72 weist einen Mischer 74 auf, der das Analogsignal auf der Leitung 70 empfängt und einen Sender 76 speist, der wiederum das Signal sendet. Der DAC kann in einer beliebigen Digital-Analog-Umsetzung verwendet werden.

2 ist ein Blockschaltbild einer Ausführungsform des Digital-Analog-Umsetzungssystems 68, das eine differentielle I/Q-Konfiguration benutzt. Ein I-Kanal 78 des Digital-Analog-Umsetzungssystems 68 weist einen Block 80 auf, der die Folge von digitalen Mehrbitsignalen auf der Leitung 66 empfängt. Der Block 80 erzeugt zwei Folgen von digitalen Mehrbitsignalen, d.h. eine erste Folge von digitalen Mehrbitsignalen, die auf der Signalleitung 82 ausgegeben wird, und eine zweite Folge von digitalen Mehrbitsignalen, die auf der Leitung 84 ausgegeben wird. Die zweite Folge von digitalen Mehrbitsignalen wird als das Komplement der ersten Folge von digitalen Mehrbitsignalen erzeugt. Die erste Folge von digitalen Mehrbitsignalen stellt eine positive Version des Eingangssignals dar. Die zweite Folge von digitalen Mehrbitsignalen stellt eine negative Version des Eingangssignals dar.

Die erste Folge von digitalen Mehrbitsignalen wird einer ersten Digital-Analog-Umsetzerstufe 86 zugeführt, die Analogsignale erzeugt, die der ersten Folge von digitalen Mehrbitsignalen entsprechen. Die zweite Folge von digitalen Mehrbitsignalen wird einer zweiten Digital-Analog-Umsetzungsstufe 88 zugeführt, die Analogsignale erzeugt, die der zweiten Folge von digitalen Mehrbitsignalen entsprechen. Die Analogsignale von der ersten und zweiten DAC-Stufe 86, 88 können einer digitalen Konditionierungsstufe 89 zugeführt werden, die ein Analogfilter aufweisen kann, z.B. eine Schaltkondensator-(SC-)Filterstufe 90, die dazu beitragen kann, Rausch- und/oder Verzerrungskomponenten des Analogsignals zu dämpfen. Das SC-Filter 90 führt ein analoges Differenzsignal der zeitkontinuierliche(CT-)Filterstufe 92 zu, die wiederum Rauschen und/oder Verzerrung dämpft. Die CT-Filterstufe 92 gibt ein analoges Differenzsignal an eine Dämpfungstreiberstufe 94 weiter. Die CT-Filterstufe 92 hat einen ersten Ausgang, der eine Verbindung über einen ersten Widerstand 96 mit einem ersten Dämpfungsglied 98 herstellt. Die CT-Filterstufe 92 hat einen zweiten Ausgang, der. eine Verbindung über einen zweiten Widerstand 100 zu einem zweiten Dämpfungsglied 102 herstellt. Ein erster Anschluß eines Kondensators 104 ist mit dem ersten Dämpfungsglied 98 verbunden, und ein zweiter Anschluß ist mit dem zweiten Dämpfungsglied 102 verbunden.

Ein Q-Kanal 106 des Digital-Analog-Umsetzungssystems 68 umfasst im wesentlichen die gleichen Komponenten wie der I-Kanal 78.

Die Ausgangsdatenrate von jeder der DAC-Stufen ist normalerweise die gleiche wie die Eingangsabtastrate des SC-Filters. Wie nachstehend beschrieben wird, können jedoch in dem vorliegenden System die DAC-Stufen mit der gleichen Taktfrequenz wie die SC-Filterstufe arbeiten, müssen jedoch nicht. Beispielsweise verwendet eine Ausführungsform des mobilen Kommunikationssystems einen Systemtakt, der mit 13 MHz arbeitet, wobei die Ausgangsdatenrate vom GMSK-Modulator 6,5 MHz, die Zyklusfrequenz jeder der DAC-Stufen 6,5 MHz und die Eingangsabtastrate der SC-Filterstufe 90 13 MHz ist.

3 ist ein Blockschaltbild einer Ausführungsform der DAC-Stufe 86, die binär gewichtete digitale Mehrbitsignale auf den Signalleitungen 82 empfängt. Das binär gewichtete digitale Mehrbitsignal wird in einen binär gewichteten LSB-Abschnitt und einen binär gewichteten MSB-Abschnitt geteilt. In einer Ausführungsform hat beispielsweise das binär gewichtete digitale Mehrbitsignal zehn Bits, der MSB-Abschnitt vier Bits und der LSB-Abschnitt sechs Bits. Die LSBs werden einem Schaltkondensator-(SC-)DAC 108 eines DAC-Abschnitts 110 der DAC-Stufe 86 zugeführt. Der SC DAC 108 bildet ein Analogsignal entsprechend dem Wert, den die LSBs darstellen. Die MSBs werden einer digitalen Signalverarbeitungsstufe 109 mit einem Thermometer-Codierer 112 zugeführt, der die MSBs in ein gleichgewichtetes digitales Mehrbitsignal umsetzt. Das gleichgewichtete digitale Mehrbitsignal wird in einen Schaltkondensator-(SC-)DAC 114 des DAC-Abschnitts 110 der DAC-Stufe 108 eingegeben. Der SC DAC 114 wird hierin als segmentierter SC DAC bezeichnet, da er ein Analogsignal bildet, das dem Wert entspricht, den das gleichgewichtete digitale Mehrbitsignal darstellt. Das Analogsignal vom SC DAC 108 und das Analogsignal vom SC DAC 114 werden bei 118 zu einem Analogsignal summiert und auf der Signalleitung 120 ausgegeben. In einer Ausführungsform des Handapparats erzeugt die DAC-Stufe 6,5 Millionen Abtastwerte pro Sekunde (MS/s).

4 ist ein Blockschaltbild einer Ausführungsform eines SC DAC 150, die verwendet werden kann, um entweder den SC DAC 108 oder den SC DAC 114 oder beide im Handapparat 50 zu bilden. Der SC DAC 150 empfängt. ein digitales Mehrbitsignal, z.B. bit1–bitN. Jedes Bit hat ein zugeordnetes Gewicht, Gewichtbit1–GewichtbitN. In einer Ausführungsform unterscheidet sich das Gewicht jedes Bits von denjenigen der anderen Bits. Beispielsweise können bit1–bitN binär gewichtete Bits darstellen. In einer anderen Ausführungsform sind bit1–bitN gleichgewichtet und alle Gewichte, d.h. Gewichtbit1–GewichtbitN, sind gleich.

Der SC DAC weist mehrere Schaltkondensator-Teil-DACs (SC-Teil-DACs) auf, die nachstehend weiter beschrieben werden. Jeder der SC-Teil-DACs teilt Ladung über ein Ladungsaufteilungsnetzwerk mit mindestens einem anderen der SC-Teil-DACs. Der SC DAC 150 gibt ein oder mehrere Analogsignale, z.B. Ausgang1–AusgangM, aus, wobei jedes eine Summe von Werten der Bits im Mehrbitsignal anzeigt.

5, 7A bis 7C, 8A bis 8C, 10, 11A bis 11D, 12A bis 12C, 13, 17, 14A bis 14C, 15, 20, 21, 22, 25 offenbaren verschiedene Ausführungsformen des SC DAC 150.

Wenn wir nunmehr 5 betrachten, so zeigt ein Blockschaltbild eine Ausführungsform des SC DAC 150, die dafür angepaßt ist, ein digitales 4-Bit-Eingangssignal bit1, bit2, bit3, bit4 in ein entsprechendes Analogsignal umzusetzen, das einem Ausgangsanschluß 160 zugeführt wird. Der DAC 150 weist vier Schaltkondensator-DACs 162, 164, 166, 168 auf, die mitunter als Teil-DACs bezeichnet werden. In dieser Ausführungsform ist jeder der Teil-DACs 162, 164, 166, 168 ein Einbit-DAC.

Der Einbit-DAC 162 hat eine Bezugsspannung V1, die mit einem ersten Anschluß eines Schalters S1 verbunden ist, dessen zweiter Anschluß mit einem ersten Anschluß eines Schalters S2 und einem ersten Anschluß eines Schalters S3 verbunden ist. Ein zweiter Anschluß des Schalters S2 ist mit einer Bezugsspannung V2 verbunden. Ein zweiter Anschluß des Schalters S3 ist mit einem ersten Anschluß eines Kondensators C1 verbunden, der einen zweiten Anschluß hat, der mit einer Bezugsspannung, z.B. Masse, verbunden ist. Das Digitalsignal bit1 wird an einen Eingangsanschluß 172 übergeben, von wo es dem Einbit-DAC 162 zugeführt wird, um den "Ein"-(d.h. geschlossenen) bzw. "Aus"-(d.h. offenen)Zustand des Schalters S1 herzustellen. Das Digitalsignal bit1 wird ferner einem Inverter 174 zugeführt, der ein Signal am Anschluß 176 erzeugt, das zur Steuerung des Schalters S2 verwendet wird.

Der Einbit-DAC 164 hat eine Bezugsspannung V3, die mit einem ersten Anschluß eines Schalters S4 verbunden ist, dessen zweiter Anschluß mit einem ersten Anschluß eines Schalters S5 und einem ersten Anschluß eines Schalters S6 verbunden ist. Ein zweiter Anschluß des Schalters S5 ist mit einer Bezugsspannung V4 verbunden. Ein zweiter Anschluß des Schalters S6 ist mit einem ersten Anschluß eines Kondensators C2 verbunden, dessen zweiter Anschluß mit einer Bezugsspannung, z.B. Masse, verbunden ist. Das Digitalsignal bit2 wird an einen Eingangsanschluß 178 übergeben, von wo es dem Einbit-DAC 164 zugeführt wird, um den Schalter 54 zu steuern, und in einen Inverter 180 eingegeben, der ein Signal am Anschluß 182 erzeugt, das verwendet wird, um den Schalter S5 zu steuern.

Der Einbit-DAC 166 hat eine Bezugsspannung V5, die mit einem ersten Anschluß eines Schalters S7 verbunden ist, dessen zweiter Anschluß mit einem ersten Anschluß eines Schalters S8 und einem ersten Anschluß eines Schalters S9 verbunden ist. Ein zweiter Anschluß des Schalters S8 ist mit einer Bezugsspannung V6 verbunden. Ein zweiter Anschluß des Schalters S9 ist mit einem ersten Anschluß eines Kondensators C3 verbunden, dessen zweiter Anschluß mit einer Bezugsspannung, z.B. Masse, verbunden ist. Das Digitalsignal bit3 wird an einen Eingangsanschluß 184 übergeben, von wo es dem Einbit-DAC 166 zugeführt wird, um den Schalter S7 zu steuern, und in einen Inverter 186 eingegeben, der ein Signal am Anschluß 188 erzeugt, das verwendet wird, um den Schalter S8 zu steuern.

Der Einbit-DAC 168 hat eine Bezugsspannung V7, die mit einem ersten Anschluß eines Schalters S10 verbunden ist, dessen zweiter Anschluß mit einem ersten Anschluß eines Schalters S11 und einem ersten Anschluß eines Schalters S12 verbunden ist. Ein zweiter Anschluß des Schalters S11 ist mit einer Bezugsspannung V8 verbunden, ein zweiter Anschluß des Schalters S12 ist mit einem ersten Anschluß eines Kondensators C4 verbunden, dessen zweiter Anschluß mit einer Bezugsspannung, z.B. Masse, verbunden ist. Das Digitalsignal bit4 wird an einen Eingangsanschluß 190 übergeben, von wo es dem Einbit-DAC 168 zugeführt wird, um den Ladeschalter S10 zu steuern, und in einen Inverter 192 eingegeben, der ein Signal am Anschluß 194 erzeugt, das verwendet wird, um den Schalter S11 zu steuern.

Der erste Anschluß jedes der Kondensatoren C1, C2, C3, C4 wird einem ersten Anschluß eines Ladungsaufteilungsschalters S13, Ladungsaufteilungsschalters S14, Ladungsaufteilungsschalters S15 bzw. Ladungsaufteilungsschalters S16 zugeführt. Der zweite Anschluß jedes der Schalter S13 bis S16 ist mit einem ersten Anschluß eines Ladeschalters S17 verbunden, der einen zweiten Anschluß hat, der mit dem Ausgangsanschluß 160 verbunden ist.

In einer Ausführungsform ist jedes der Digitalsignale bit1, bit2, bit3 und bit4 gleichgewichtet. In einer solchen Ausführungsform können der Einbit-DAC 162, der Einbit-DAC 164, der Einbit-DAC 166 und der Einbit-DAC 168 gleiche Konfigurationen haben, wobei V1 = V3 = V5 = V7 und V2 = V4 = V6 = V8, und die Werte von C1, C2, C3 und C4 sind identisch oder zumindest im wesentlichen identisch. Eine solche Gleichheit ist nicht unbedingt erforderlich. In anderen gleichgewichteten Ausführungsformen müssen der Einbit-DAC 162, der Einbit-DAC 164, der Einbit-DRC 166 und der Einbit-DAC 168 nicht identisch sein. Jeder der Schaltkondensator-Teil-DACs verwendet eine Ladung, die annähernd folgendem entspricht: einer Konstante K mal (einem) Gewichten) des/der Bits für den Schaltkondensator-Teil-DAC.

In einer Ausführungsform sind die Bezugsspannungen V1, V3, V5 und V7 mit einer Bezugsspannung Vref verbunden, und die Bezugsspannungen V2, V4, V6, V8 sind mit Masse verbunden.

Der DAC 150 kann einen in 6 dargestellten nicht-überlappenden Dreiphasentakt P1, P2, P3 empfangen. Der Geschlossen/Offen-Zustand der Schalter S3, S6, S9 und S12 wird vom P3-Signal des Dreiphasentakts gesteuert. Das P1-Signal des Dreiphasentakts steuert den Offen/Geschlossen-Zustand der Ladungsaufteilungsschalter S13, S14, S15 und S16. Das P2-Signal des Dreiphasentakts steuert den Offen/Geschlossen-Zustand des Schalters S17.

Insbesondere in der Taktphase P3, d.h. die Phase P3 hat einen logischen Hoch-Zustand (z.B. "1"), werden die Kondensatoren C1, C2, C3 und C4 jeweils auf Vref geladen oder als Alternative auf Masse entladen, und zwar als Antwort auf den Zustand des zugeordneten einen Signals der Digitalsignale bit1, bit2, bit3, bit4, und die Ladungsaufteilungsschalter S13, S14, S15 und S16 und der Ausgangsschalter S17 sind alle im offenen Zustand. In der Taktphase P1 sind die Ladeschalter S3, S6, S9 und S12 alle in einem offenen Zustand, und die Ladungsaufteilungsschalter S13, S14, S15 und S16 sind alle in einem geschlossenen Zustand, wobei die Ladung umverteilt werden kann. In Taktphase P2 sind alle Ladeschalter, d.h. S3, S6, S9 und S12 und die Ladungsaufteilungsschalter S14, S15 und S16 in einem offenen Zustand. Auch in Phase P2 sind der Ladungsaufteilungsschalter 513 und der Ausgabeschalter S17 jeweils in einem geschlossenen Zustand, in dem die Ladung an den Ausgangsanschluß 160 abgegeben werden kann.

7A bis 7C sind Blockschaltbilder, die den Betrieb des SC DAC 150 gemäß 5 bei jeder der drei Taktphasen in dem Fall zeigen, wo die Eingangsanschlüsse 172, 178, 184 und 190 mit digitalen Bitsignalen bit1, bit2, bit3, bit4 versorgt werden, die die logischen Zustände 1, 0, 0 bzw. 0 haben. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d.h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Wenn wir nunmehr 7A betrachten, so sind in Phase P3 des Dreiphasentakts alle Ladungsaufteilungsschalter S13, S14, S15 und S16 und der Ausgangsschalter S17 im offenen Zustand. Der Kondensator C1 wird als Antwort auf den logischen Zustand 1 am Anschluß 172 auf Vref geladen. Die Kondensatoren C2, C3 und C4 werden alle als Antwort auf die Signale im logischen Zustand 0 an den Anschlüssen 178, 184 bzw. 190 auf Masse entladen. Wenn wir nunmehr 7B betrachten, so sind in Phase P1 des Dreiphasentakts alle Ladeschalter S3, S6, S9 und S12 (5) und der Ausgangsschalter S17 in einem offenen Zustand, und alle Ladungsaufteilungsschalter S13, S14, S15 und S16 sind in einem geschlossenen Zustand, wobei die Ladung umverteilt wird und dies dazu führt, daß die Gesamtladung in allen Kondensatoren zwischen Kondensatoren aufgeteilt ist. Wenn die Kondensatoren C1, C2, C3, C4 alle den gleichen Kapazitätswert C haben, dann wird die Ladung gleichmäßig verteilt, so daß die Spannung an jedem Kondensator Vref/4 wird. Mit Bezug auf 7C sind in Phase P2 die Ladungsaufteilungsschalter S14, S15 und S16 im offenen Zustand, der Ausgangsschalter S17 ist im geschlossenen Zustand, und der Kondensator C1 (5) des Einbit-DAC 162 gibt seine Ladung an den Ausgangsanschluß 160 ab. Beim nächsten Auftreten der Phase P3 (nicht dargestellt) kann das digitale Mehrbitsignal bit1, bit2, bit3 und bit4 aktualisiert werden und dem DAC 150 über die Eingangsanschlüsse 172, 178, 184, 190 zugeführt werden.

In einer oder mehreren Ausführungsformen kann die Ladungsaufteilung (d.h. Mischen) vor dem Abgeben dazu beitragen, die nichtlineare Störimpulsenergie zu reduzieren. Eine Reduzierung der Störimpulsenergie muß jedoch in keiner Ausführungsform angestrebt oder erlangt werden und ist keine Anforderung der hierin offenbarten Schaltkondensatortechniken.

Die Genauigkeit des/der Signals/Signale des SC DAC 150 hängt zumindest teilweise vom Grad der Übereinstimmung zwischen den Kondensatoren C1, C2, C3, C4 ab. In bestimmten Ausführungsformen kann es erwünscht sein, daß die Komponenten, die verwendet werden, um die Schaltkondensatortechniken, z.B. C1, C2, C3, C4 zu verwenden, so gut wie möglich übereinstimmen, beispielsweise nur die Grenzen in den Herstellungsprozessen begrenzt. In anderen Ausführungsformen ist eine solche Übereinstimmung möglicherweise nicht erforderlich oder erwünscht, sondern es ist möglicherweise nur ein Grad an Übereinstimmung erwünscht sein, der eine geeignete DRC-Übertragungscharakteristik ermöglicht. In bestimmten Ausführungsformen können sie also im wesentlichen identisch sein, aber in anderen sind sie möglicherweise im wesentlichen nicht identisch.

In bestimmten Ausführungsformen kann/können ein oder mehrere parasitäre Kapazität(en) vorhanden sein, die eine Auswirkung auf den Grad der Übereinstimmung haben, und es kann erwünscht, obwohl es nicht notwenig ist für die hierin beschriebenen Techniken, daß (eine) parasitäre Kapazität(en) bereitgestellt wird/werden, die eine Wirkung haben, die eine Wirkung einer anderen parasitären Kapazität ausgleicht.

Der Begriff Schalter, wie er hierin verwendet wird, ist als beliebiger Schaltelementtyp definiert. Der Begriff Kondensator, wie er hierin verwendet wird, ist als beliebiger Typ eines kapazitiven Elements definiert. Die Schalter und die Kondensatoren sind nicht auf irgendwelche bestimmte Typen von Schaltelementen bzw. kapazitiven Elementen begrenzt. Somit kann beispielsweise ein Schaltelement ein einzelnes Element sein. Als weiteres Beispiel kann ein Schaltelement mehrere Elemente aufweisen, die als Schalter fungieren. Als weiteres Beispiel kann ein kapazitives Element ein Kondensator sein. Als weiteres Beispiel kann ein kapazitives Element ein oder mehrere Elemente aufweisen, die Kapazitäten haben.

Ein Schalter kann einen oder mehrere aktive Elemente (z.B. einen oder mehrere Transistoren) aufweisen, ist jedoch nicht darauf beschränkt und kann, muß aber nicht MOS-Technologie verwenden. Ein Kondensator kann folgendes aufweisen: Metall, Polysilicium und Doppel-Polysilicium, Metall-Metall, Metall-Poly, Polydiffusion, Halbleiter, Sperrschichtkondensatoren, Parallelplattentechnologie, benachbarte Leiter und Streukondensatoren, ist jedoch nicht darauf beschränkt.

Obwohl oben beschrieben ist, daß ein Eingangssignal die logischen Zustände 1, 0, 0, 0 hat, können die Eingangssignale logische Zustände in jeder Kombination von Einsen und Nullen haben.

In einer weiteren Ausführungsform handelt es sich bei dem Digitalsignal bit1, bit2, bit3 und bit4 um binär gewichtete Bitsignale. In einer solchen Ausführungsform ist das Gewicht der digitalen Bitsignals bit1, bit2, bit3 und bit4 1, 2, 4 bzw. 8. Um diese verschiedenen Gewichte unterzubringen, verwendet jeder der SC DACs eine Ladungsmenge, die proportional dem Gewicht des Bitsignals ist, das dem SC DAC zugeführt wird. Somit wird C1 mit der Hälfte der Ladung versorgt, die C2 zugeführt wird, 1/4 der Ladung, die C3 zugeführt wird, und 1/8 der Ladung, die C4 zugeführt wird. Das heißt, die Ladung, die C4 zugeführt wird, ist achtmal so groß wie die, die C1 zugeführt wird, viermal so groß wie die, die C2 zugeführt wird, und zweimal so groß wie die, die C3 zugeführt wird. In Taktphase P1 sind die Schalter S13 bis S16 im geschlossenen Zustand, wodurch die Ladung zwischen den Kondensatoren umverteilt wird, so daß die Spannung an jedem der Kondensatoren die Summe der Werte der Bits im Mehrbitsignal anzeigt. Die Ladung in jedem Kondensator ist gleich der Spannung an diesem Kondensator, multipliziert mit seinem Kondensator. In Phase P2 ist der Ausgangsschalter S17 im geschlossenen Zustand und einer der Kondensatoren gibt seine Ladung an den Ausgangsanschluß ab.

In einer Ausführungsform wird der SC DAC 108 (3) unter Verwendung eines SC DAC 150 gebildet, wobei die Größe jedes Kondensators C1, C2, C3, C4 der Einbit-DACs 162, 164, 166 bzw. 168 proportional zum Gewicht des, binär gewichteten Bits, das in die Einbit-DACs 162, 164, 166, 168 eingegeben wird, skaliert ist.

8A bis 8D sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des SC DAC 150 zeigen, und zwar bei jeder der vier Phasen eines nichtüberlappenden Vierphasentakts (9), wenn die Eingangsanschlüsse 172, 178, 184, 190 mit den digitalen Bitsignalen bit1, bit2, bit3, bit4 mit den logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d.h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Der nichtüberlappende Vierphasentakt kann von einem Haupttakt abgeleitet sein (9). Die in 8A bis 8D gezeigte Ausführungsform ist die gleiche wie die in 5 und 7A bis 7C gezeigte, außer daß die Schalter S18 bis S24 die Schalter S13 bis S17 ersetzen. Mit Bezug auf 8A wird in Phase P3 des Vierphasentakts der Kondensator C1 des Einbit-DAC 162 als Antwort auf den logischen Zustand 1 am Eingangsanschluß 172 auf eine Spannung Vref geladen. Die Kondensatoren C2, C3 und C4 der Einbit-DACs 164, 166 bzw. 168 werden alle als Antwort auf den logischen Zustand 0 an jedem der Eingangsanschlüsse 178, 184, 190 auf Masse entladen. Alle Ladungsaufteilungsschalter S18 bis S23 und der Ausgangsschalter S24 sind im offenen Zustand. Mit Bezug auf 8B sind in Phase P4 des Vierphasentakts die Ladungsaufteilungsschalter S18, S19, S20 und S21 im geschlossenen Zustand, wobei die Ladung im Kondensator C1 (5) des Einbit-DAC 162 umverteilt ist. Der Kondensator C1 behält die Hälfte der Ladung, und der Kondensator C2 (5) des Einbit-DAC 164 empfängt die Hälfte der Ladung. Wenn entweder der Kondensator C3 oder der Kondensator C4 eine Ladung hätten, würde die Ladung zwischen dem Kondensator C3 und dem Kondensator C4 umverteilt.

Mit Bezug auf 8C sind in Phase P1 des Vierphasentakts die Ladungsaufteilungsschalter S19 und S21 in einem offenen Zustand. Die Ladungsaufteilungsschalter S22 und S23 sind in einem geschlossenen Zustand, die Ladung im Kondensator C1 des Einbit-DAC 162 wird zwischen dem Kondensator C1 und dem Kondensator C3 des Einbit-DAC 166 umverteilt. Insbesondere wird in einer Ausführungsform die Ladung im Kondensator C1 im wesentlichen gleichmäßig zwischen dem Kondensator C1 und dem Kondensator C3 verteilt, so daß jeder am Ende im wesentlichen eine Hälfte der Ladung im Kondensator C1 in 8B hat, d.h. ein Viertel der Gesamtladung des Kondensators C1 in 8A. Mit Bezug auf 8D sind in Phase P2 die Ladungsaufteilungsschalter S19, S20, S21 und S23 in einem offenen Zustand. Auch in Phase P2 sind die Schalter S18, S22 und S24 in einem geschlossenen Zustand, wodurch der Kondensator C1 (5) des Einbit-DAC 162 seine Ladung an den Ausgangsanschluß 160 abgibt.

Mit Bezug auf 10 arbeitet in einer weiteren Ausführungsform der SC DAC 150, der mit Bezug auf 7A bis 7C beschrieben ist, mit einem nichtüberlappenden Vierphasentakt, z.B. dem Vierphasentakt, der in 9 dargestellt ist, anstelle der drei Phasen gemäß 6. In Phase P3 des Vierphasentakts ist der Zustand des SC DAC 150 der gleiche wie der, der oben in Bezug auf 7A beschrieben ist. In Phase P4 des Vierphasentakts ist der Zustand des SC DAC 150 der gleiche wie der, der oben mit Bezug auf 7B beschrieben ist. In Phase P1 des Vierphasentakts ist der Zustand des SC DAC 150 der gleiche wie der, der oben mit Bezug auf 7C beschrieben ist. 10 zeigt den Zustand des SC DAC 150 in Phase P2 des Vierphasentakts. In Phase P2 des Vierphasentakts sind die Ladeschalter S3, S6, S9, S12 (5) im offenen Zustand, die Ladungsaufteilungsschalter S13, S15, S16 sind im offenen Zustand, und der Schalter S14 und der Ausgangsschalter S17 sind im geschlossenen Zustand, wobei C2 des Einbit-DAC seine Ladung an den Ausgangsanschluß 160 abgibt. In einer solchen Ausführungsform werden also zwei Kopien, die jeweils die Summe der Werte der Bits in dem Mehrbit-Digitaleingangssignal anzeigen, getrennt an den Ausgangsanschluß abgegeben. Wie oben beschrieben, werden sie in dieser Ausführungsform nacheinander abgegeben. In einer weiteren Ausführungsform können sie jedoch auch gleichzeitig abgegeben werden.

11A bis 11D sind Blockschaltbilder, die den Betrieb der Ausführungsform gemäß 5 bei jeder der vier Phasen eines nichtüberlappenden Vierphasentakts (9) zeigen, wenn die Eingangsanschlüsse 172, 178, 184, 190 mit digitalen Bitsignalen bit1, bit2, bit3, bit4 mit logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d.h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Die in 11A bis 11D gezeigte Ausführungsform ist die gleiche wie die, die in 5 und 7A bis 7C gezeigt sind, außer daß die Schalter S18 bis S27 die Schalter S13 bis S17 ersetzen.

Mit Bezug auf 11A wird in Phase P3 des Vierphasentakts der Kondensator C1 des Einbit-DAC 162 als Antwort auf den logischen Zustand 1 am Eingangsanschluß 172 auf eine Spannung Vref geladen. Die Kondensatoren C2, C3 und C4 des Einbit-DAC 164, 166 bzw. 168 werden alle als Antwort auf den logischen Zustand 0 in jedem der Eingangsanschlüsse 178, 184, 190 auf Masse entladen. Alle Ladungsaufteilungsschalter S18 bis S21, S25 bis S27 sind im offenen Zustand. Mit Bezug auf 11B sind in Phase P4 die Ladungsaufteilungsschalter S18, S19, S20 und S21 in einem geschlossenen Zustand, wobei die Ladung des Kondensators C1 (5) des Einbit-DAC 162 umverteilt wird, wobei der Kondensator C1 die Hälfte der Ladung behält und der Kondensator C2 (5) des Einbit-DAC 164 die Hälfte der Ladung empfängt. Wenn entweder der Kondensator C3 oder der Kondensator C4 eine Ladung hätte, würde die Ladung zwischen dem Kondensator C3 und dem Kondensator C4 umverteilt.

Mit Bezug auf 11C sind in Phase P1 die Ladungsaufteilungsschalter S19 und S21 in einem offenen Zustand, und der Ladungsaufteilungsschalter S26 ist in einem geschlossenen Zustand. Die Ladung im Kondensator C1 des Einbit-DAC 162 wird zwischen dem Kondensator C1 und dem Kondensator C3 des Einbit-DAC 166 umverteilt. Insbesondere wird die Ladung im Kondensator C1 im wesentlichen gleichmäßig zwischen dem Kondensator C1 und dem Kondensator C3 verteilt, so daß jeder am Ende die Hälfte der Ladung des Kondensators C1 in 11B hat, d.h. 1/4 der Gesamtladung des Kondensators C1 in 11A. Mit Bezug auf 11D sind in P2 die Ladungsaufteilungsschalter S19, S20, S21, S26 und S27 in einem offenen Zustand, und die Schalter S18 und S25 sind im geschlossenen Zustand, wobei der Kondensator C1 des Einbit-DAC 162 (5) seine Ladung an den Ausgangsanschluß 160 abgibt. Obwohl der Schalter S27 in Phase P2 in einem offenen Zustand ist und keine Ladung abgibt, kann in anderen Ausführungsformen der Schalter S27 dafür konfiguriert sein, in Phase P2 in einem geschlossenen Zustand zu sein, so daß der Schalter S27 eine Kopie der Ladung abgibt, die zusätzlich zu der Kopie vom Schalter S25 geliefert wird. In noch weiteren Ausführungsformen ist eine zusätzliche Taktphase, z.B. eine Phase P5, vorgesehen, und ein Schalter S27 wird verwendet, um eine Kopie der Ladung in Phase P5 abzugeben.

12A bis 12C sind Blockschaltbilder, die den Betrieb einer weiteren Ausführungsform des SC DAC 150 gemäß 5 bei jeder der drei Taktphasen zeigen, wenn die Eingangsanschlüsse 172, 178, 184 und 190 mit digitalen Bitsignalen bit1, bit2, bit3, bit4 mit logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d.h. Spannung und Ladung) des Kondensators in den Einbit-DACs. Die in 12A bis 12C gezeigte Ausführungsform ist die gleiche wie die, die in 5 und 7A bis 7C gezeigt ist, außer daß die Schalter S28 bis S33 die Schalter S13 bis S17 ersetzen. Mit Bezug auf 12A sind in Phase P3 des Dreiphasentakts alle Schalter S28 bis S33 in einem offenen Zustand. Der Kondensator C1 ist als Antwort auf den logischen Zustand 1 im Anschluß 172 auf Vref geladen. Die Kondensatoren C2, C3 und C4 werden alle als Antwort auf Signale mit dem logischen Zustand 0 an den Anschlüssen 178, 184 bzw. 190 auf Masse entladen. Mit Bezug auf 12B sind in Phase P1 des Dreiphasentakts alle Ladeschalter S3, S6, S9 und S12 (5) und die Schalter S32, S33 in einem offenen Zustand, und alle Ladungsaufteilungsschalter S28 bis S31 sind in einem geschlossenen Zustand, wobei die Ladung des Kondensators C1 (5) des Einbit-DAC 162 umverteilt wird, wodurch der Kondensator C1 eine Hälfte der Ladung behält, und der Kondensator C2 (5) des Einbit-DAC 164 eine Hälfte der Ladung empfängt. Wenn entweder der Kondensator C3 oder der Kondensator C4 eine Ladung hätte, würde die Ladung zwischen dem Kondensator C3 und dem Kondensator C4 umverteilt werden. Mit Bezug auf 12C sind in Phase P2 des Dreiphasentakts die Ladungsaufteilungsschalter S29 und S31 in einem offenen Zustand, die Schalter S32 und S33 sind im geschlossenen Zustand, und die Kondensatoren C1 des Einbit-DAC 162 (5) und C3 des Einbit-DAC 166 (5) gibt seine jeweilige Ladung an den Ausgangsanschluß 160 ab. In der nächsten Phase P3 (nicht dargestellt) können die digitalen Mehrbitsignale bit1, bit2, bit3 und bit4 aktualisiert werden und über die Eingangsanschlüsse 172, 178, 184, 190 an den DAC 150 abgegeben werden.

13 ist ein schematisches Schaltbild einer weiteren Ausführungsform des SC DAC 150, der digitale Vierbitsignale bit1, bit2, bit3, bit4 an den Eingangsanschlüssen 172, 178, 184 bzw. 190 empfängt und ein Analogsignal am Ausgangsanschluß 160 ausgibt, das eine Summe der Werte der Bits im digitalen Vierbitsignal anzeigt. In dieser Ausführungsform weist der SC DAC 150 vier Einbit-DACs 202, 204, 206, 208 auf, die den Einbit-DACs 162, 164, 166, 168 (5) gleich sind, außer daß die Einbit-DACs 202, 204, 206, 208 jeweils einen zusätzlichen Weg 212, 214, 216 bzw. 218 haben, der eine Verbindung zu den jeweiligen Kondensatoren C1, C2, C3 bzw. C4 herstellt. Der erste Anschluß des Kondensators C1 stellt eine Verbindung mit einem ersten Anschluß eines Ladungsaufteilungsschalters S43 her, dessen zweiter Anschluß eine Verbindung mit dem ersten Anschluß des Kondensators C2 herstellt. Der erste Anschluß des Kondensators C2 stellt ferner eine Verbindung mit dem ersten Anschluß des Ladungsaufteilungsschalters S44 her, dessen zweiter Anschluß eine Verbindung mit dem ersten Anschluß des Kondensators C3 herstellt, der ferner mit einem ersten Anschluß eines Ladungsaufteilungsschalter S45 verbunden ist. Ein zweiter Anschluß des Ladungsaufteilungsschalters S45 ist mit dem ersten Anschluß des Kondensators C4 verbunden, der ferner eine Verbindung mit einem ersten Anschluß eines Ladungsaufteilungsschalters S46 herstellt. Ein zweiter Anschluß des Ladungsaufteilungsschalters S46 stellt eine Verbindung mit dem ersten Anschluß des Kondensators C1 her. Der erste Anschluß des Kondensators C3 ist ferner mit einem ersten Anschluß eines Ausgangsschalters S47 verbunden, dessen zweiter Anschluß eine Verbindung mit dem Ausgangsanschluß 160 herstellt.

14A bis 14C sind Blockschaltbilder, die den Betrieb des SC DAC 150 in 13 darstellen, wenn die Eingangsanschlüsse 172, 178, 184 und 190 mit digitalen Bitsignalen bit1, bit2, bit3, bit4 mit den logischen Zuständen 1, 0, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d.h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Mit Bezug auf 14A sind in Phase P3 des Dreiphasentakts alle Ladungsaufteilungsschalter S43, S44, S45 und S46 und der Ausgangsschalter S47 im offenen Zustand. Der Kondensator C1 wird als Antwort auf die logische 1 am Anschluß 172 auf Vref geladen. Die Kondensatoren C2, C3 und C4 werden alle als Antwort auf die logischen 0-Signale an den Anschlüssen 178, 184 bzw. 190 auf Masse entladen. Mit Bezug auf 14B sind in Phase P1 des Dreiphasentakts alle Ladeschalter S3, S6, S9 und S12 (13) und der Ausgangsschalter S47 in einem offenen Zustand, und alle Ladungsaufteilungsschalter S43, S44, S45 und S46 sind in einem geschlossenen Zustand, wodurch die Ladung umverteilt wird und dies dazu führt, daß die Gesamtladung zwischen allen Kondensatoren aufgeteilt wird. Da die Kondensatoren C1, C2, C3, C4 alle den gleichen Kapazitätswert haben, wird die Ladung gleichmäßig verteilt, so daß die Spannung an jedem Kondensator Vref/4 wird. Mit Bezug auf 14C sind in Phase P2 die Ladungsaufteilungsschalter S43, S44, S45 und S46 im offenen Zustand, der Ausgangsschalter S47 ist im geschlossenen Zustand, und der Kondensator C1 (5) des Einbit-DAC 202 gibt seine Ladung an den Ausgangsanschluß 160 ab. In der nächsten Phase P3 (nicht dargestellt) können die digitalen Mehrbitsignale bit1, bit2, bit3 und bit4 aktualisiert und über die Eingangsanschlüsse 172, 178, 184, 190 an den DAC 150 übergeben werden.

Andere Ausführungsformen haben weitere DAC- und Schalteranordnungen und -konfigurationen. Beispielsweise weist in einer Ausführungsform der DAC Einbit-DACs auf, die im wesentlichen miteinander identisch sind und über das Schalternetzwerk miteinander verbunden sind, um eine "offene Anordnung" zu bilden, wobei eine solche Ausführungsform hierin als "Schlangenanordnung" bezeichnet wird.

15 ist ein Blockschaltbild einer weiteren Ausführungsform des SC DAC 150, der dem SC DAC 150 gleicht, der in 9, 10A bis 10C dargestellt ist, außer daß der SC DAC 150 in 15 ferner einen Schalter S48, einen Schalter S49 und einen Schalter S50 aufweist. Ein erster Anschluß des Schalters S48 ist mit dem zweiten Anschluß des Ladungsaufteilungsschalters S43 verbunden. Ein erster Anschluß des Schalters S49 ist mit dem zweiten Anschluß des Ladungsaufteilungsschalters S45 verbunden. Ein erster Anschluß des Schalters S50 ist mit dem zweiten Anschluß des Ladungsaufteilungsschalters S46 verbunden. Jeder der Schalter S48, S49 und S50 kann eine oder mehrere der nachstehend aufgeführten Funktionen erfüllen, muß jedoch nicht. In einer Ausführungsform besteht ein Zweck der Schalter S48, S49, S50 darin, eine parasitäre Kapazität bereitzustellen, die der des Ausgangschalters S47 gleicht, um dazu beizutragen, die Wirkung der parasitären Kapazität des Schalters S47 aufzuheben.

16A zeigt ein schematisches Schaltbild einer weiteren Ausführungsform eines Einbit-DAC 221, der den Einbit-DAC 204, den Schalter S43 und den Schalter S48 des SC DAC 150 in 15 aufweist. Der Einbit-DAC 204 weist einen Schaltkondensator-(SC-)Abschnitt 220 und einen Schaltersteuerabschnitt 222 auf. Der SC-Abschnitt 220 weist den Schalter S4, den Schalter S5 und den Kondensator C2 auf. Der Schaltersteuerabschnitt 222 hat ein UND-Gatter 223A, das das Phasensignal P3 und das Digitalsignal bit2 empfängt und ein Signal auf der Signalleitung 223B ausgibt, das verwendet wird, um den Schalter S4 zu steuern. Das Digitalsignal bit2 wird ferner an den Inverter 180 übergeben, der ein Signal 182 ausgibt, das an ein UND-Gatter 223C übergeben wird, das ferner das Phasensignal P3 empfängt und ein Signal auf der Leitung 223D ausgibt, das zur Steuerung des Schalters S5 verwendet wird.

16B zeigt ein schematisches Schaltbild, das eine Ausführungsform einer Anordnung einer Schaltkondensatorzelle (SC-Zelle) 300 darstellt, die beispielsweise bei der Bildung eines SC DAC verwendet werden kann. In dieser Ausführungsform weist die SC-Zelle 300 einen SC-Abschnitt 220 (16A) des Einbit-DAC 204 (16A) auf, der den Schalter S4, den Schalter S5 und den Kondensator C2 aufweist. Die SC-Zelle 300 weist ferner den Schalter 543, den Schalter S48 und Leiter auf, um Steuersignale an die Schalter der SC-Zelle 300 zu übergeben. Beispielsweise weist die SC-Zelle 300 einen Leiter mit einem Anschluß 302 auf, um ein Steuersignal an den Schalter S48 zu übergeben, einen Leiter mit einem Anschluß 304, um ein Steuersignal an den Schalter S43 zu übergeben, einen Leiter mit dem Anschluß 306, um ein Steuersignal an den Schalter S4 zu übergeben, und einen Leiter mit einem Anschluß 308, um ein Steuersignal an den Schalter S5 zu übergeben. Die SC-Zelle weist ferner einen Leiter mit einem Anschluß 310 auf, um eine Verbindung mit einem Anschluß des Schalters S43 herzustellen, einen Leiter mit einem Anschluß 311, um eine Verbindung mit einem Anschluß des Schalters S48 herzustellen, und weist ferner einen Leiter mit einem Satz von Anschlüssen 312, 314 auf, um eine Verbindung zum Kondensator C2 herzustellen. Die Anschlüsse 302, 304, 306, 308, 310, 311, 312, 314 sind entlang des Umfangs der SC-Zelle 300 angeordnet. Die SC-Zelle hat eine Bezugsrichtung D300.

In dieser Ausführungsform ist das Format jeder SC-Zelle quadratisch oder zumindest im wesentlichen quadratisch. In einer weiteren beispielhaften Ausführungsform ist das Format achteckig oder zumindest im wesentlichen achteckig. In einer Ausführungsform hat der Schalteranschluß 310 im wesentlichen identische Zusammensetzung und Oberfläche wie der Schalteranschluß 311 und bringt den gleichen Kapazitätsbetrag wie der Schalteranschluß 311 auf. In einer Ausführungsform ist der Kondensator so angeordnet, daß die Mitte des Kondensators mit der Mitte des Formats der SC-Zelle übereinstimmt oder dieses zumindest im wesentlichen überlagert.

Mit Bezug auf 16C ist eine SC-Zelle 300A schematisch mit der SC-Zelle 300 identisch. Die SC-Zelle 300A hat eine Bezugsrichtung D300A. Die SC-Zelle 300 ist dafür angepaßt, eine elektrische Verbindung mit der SC-Zelle 300A herzustellen, wenn die SC-Zelle 300A nahe der SC-Zelle 300 positioniert und so ausgerichtet ist, daß die Bezugsrichtung D300A in die gleiche Richtung wie die Bezugsrichtung D300 der SC-Zelle 300 gerichtet ist. In einer solchen Position und Ausrichtung stellt der Anschluß 314 der SC-Zelle 300 eine elektrische Verbindung mit dem Anschluß 310A in der SC-Zelle 300A her, wodurch der Kondensator C2 der SC-Zelle 300 mit dem Kondensator C2A der SC-Zelle 300A über den Schalter S43A gekoppelt wird.

Mit Bezug auf 16D ist in einigen Ausführungsformen die SC-Zelle 300 ferner dafür angepaßt, eine elektrische Verbindung mit der SC-Zelle 300A herzustellen, wenn die SC-Zelle 300A nahe der SC-Zelle 300 positioniert und so ausgerichtet ist, daß ihre Bezugsrichtung in eine Richtung gerichtet ist, die einen vorbestimmten Winkelversatz in Bezug auf die Bezugsrichtung D300 der SC-Zelle 300 hat. In dieser Ausführungsform ist der vorbestimmte Winkelversatz 90°. In anderen Ausführungsformen können andere vorbestimmte Winkelversätze verwendet werden. In einer solchen Position und Ausrichtung stellt der Anschluß 312 in der SC-Zelle 300 eine elektrische Verbindung mit dem Anschluß 311A der SC-Zelle 300A her, wodurch der Kondensator C2 der SC-Zelle 300 mit dem Kondensator C2A der SC-Zelle 300A über den Schalter S48A gekoppelt wird.

16E zeigt vier identische SC-Zellen, d.h. eine SC-Zelle 300, eine SC-Zelle 300A, eine SC-Zelle 300B und eine SC-Zelle 300C. Die SC-Zelle 300 hat eine Bezugsrichtung D300. Die SC-Zelle 300A hat eine Bezugsrichtung D300A- Die SC-Zelle 300B hat eine Bezugsrichtung D300B. Die SC-Zelle 300C hat eine Bezugsrichtung D300C. Die SC-Zelle 300A ist so ausgerichtet, daß ihre Bezugsrichtung D300A in eine Richtung gerichtet ist, die um 90° zur Bezugsrichtung D300 versetzt ist. Die SC-Zelle 300B ist so ausgerichtet, daß ihre Bezugsrichtung D300B in eine Richtung gerichtet ist, die um 90° zur Bezugsrichtung D300A versetzt ist. Die vierte SC-Zelle 300C ist so ausgerichtet, daß ihre Bezugsrichtung D300C in eine Richtung gerichtet ist, die um 90° zur Bezugsrichtung D300B versetzt ist. Eine solche Ausführungsform ist ein Typ einer "Ringanordnung". Wenn die SC-Zellen 300, 300A, 300B, 300C nacheinander positioniert und wie dargestellt ausgerichtet werden, dann hat jede der SC-Zellen einen Schalteranschluß 311, der mit einem Kondensatoranschluß 312 einer benachbarten SC-Zelle verbunden ist, und hat ferner einen Kondensatoranschluß 312, der mit einem Schalteranschluß 311 einer benachbarten Zelle verbunden ist.

17 zeigt eine Ausführungsform des SC DAC 150, der zumindest teilweise durch die SC-Zelle gebildet wird, die in einer "Ringanordnung" angeordnet ist. In dieser Ausführungsform weist der SC DAC 150 vier Einbit-DACs 202, 204, 206, 208 auf. Der Einbit-DAC 202 weist eine SC-Zelle 300A und einen Schaltersteuerabschnitt 350 auf. Der Einbit-DAC 204 weist eine SC-Zelle 300B und einen Schaltersteuerabschnitt 352 auf. Der Einbit-DAC 206 weist eine SC-Zelle 3000 und einen Schaltersteuerabschnitt 354 auf. Der Einbit-DAC 208 weist die SC-Zelle 300D und einen Schaltersteuerabschnitt 356 auf. Die SC-Zelle 300A hat eine Bezugsrichtung D300A. Die SC-Zelle 300B hat eine Bezugsrichtung D300B. Die SC-Zelle 3000 hat eine Bezugsrichtung D300C. Die SC-Zelle 300D hat eine Bezugsrichtung D300D. Die Bezugsrichtung D300B ist in eine Richtung gerichtet, die um 90° zur Bezugsrichtung D300A versetzt ist. Die Bezugsrichtung D300C ist in eine Richtung gerichtet, die um 90° zur Bezugsrichtung D300B versetzt ist. Die Bezugsrichtung D300D ist in eine Richtung gerichtet, die um 90° zur Bezugsrichtung D300C versetzt ist.

Das Digitalsignal bit1 und das Phase-P3-Signal werden an den Schaltersteuerabschnitt 350 übergeben, der Schaltersteuersignale auf den Leitungen 360, 362 erzeugt, die an die SC-Zelle 300A geliefert werden. Das Digitalsignal bit2 und das Phase-P3-Signal werden an den Schaltersteuerabschnitt 352 übergeben, der Schaltersteuersignale auf den Leitungen 364, 366 erzeugt, die an die SC-Zelle 300B geliefert werden. Das Digitalsignal bit3 und das Phase-P3-Signal werden an den Schaltersteuerabschnitt 354 übergeben, der Schaltersteuersignale auf den Signalleitungen 368, 370 erzeugt, die an die SC-Zelle 3000 geliefert werden. Das Digitalsignal bit4 und das Phase-P3-Signal werden an den Schaltersteuerabschnitt 356 geliefert, der Schaltersteuersignale in den Signalleitungen 372, 376 erzeugt, die an die SC-Zelle 300D geliefert werden.

18 zeigt eine Ausführungsform des SC DAC 108 (3), die dafür angepaßt ist, ein binär gewichtetes Zweibit-Eingangssignal bit1, bit2 in ein entsprechendes Analogsignal umzusetzen. Diese Ausführungsform eines Schaltkondensators DAC ist offenbart in F.–J. Wang et al., "A Quasi-Passive CMOS Pipeline D/A converter", IEEE Journal of Solid State Circuits, Band 24, Nr. 6, Dezember 1989, Seiten 1752–1755. In dieser Ausführungsform des SC DAC 108 sind die Werte von C101, C102, C103 im wesentlichen identisch. Der SC DAC 108 empfängt einen nichtüberlappenden Dreiphasentakt P1, P2, P3, z.B. in 3 gezeigt. Der geschlossene/offene Zustand der Schalter S102, S103, S104, S105, S106, S109 wird vom Dreiphasentakt gesteuert. Der geschlossene/offene Zustand der Schalter S100, S101 und der Schalter S107, S108 wird durch den logischen Zustand des LSB bzw. des MSB gesteuert.

19A bis 19C sind Blockschaltbilder, die den Betrieb des SC DAC 108 aus 18 bei jeder der drei Taktphasen in dem Falle zeigen, wo die digitalen LSB- und MSB-Eingangssignale die logischen Zustände 1 bzw. 0 haben. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d.h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Mit Bezug auf 19A sind in Phase P1 des Dreiphasentakts die Schalter S102 und S104 im geschlossenen Zustand, wodurch der Kondensator C102 als Antwort auf den Zustand des LSB auf Masse entladen wird und der Kondensator C101 auf Vref geladen wird. Mit Bezug auf 19B sind in Phase P2 die Schalter S102 und S104 im offenen Zustand. Der Schalter S103 ist im geschlossenen Zustand, wodurch C101 und C102 sich die anfänglich in C101 gespeicherte Ladung teilen. Da die Kondensatoren C101 und C102 im wesentlichen den gleichen Kapazitätswert haben, wird die Ladung gleichmäßig verteilt, so daß die Spannung an jedem Kondensator Vref/2 wird. Mit Bezug auf 19C ist in P3 des Dreiphasentakts der Ladungsaufteilungsschalter S105 im geschlossenen Zustand, S102 bis S104, S106 und S109 sind im offenen Zustand. C101 und C103 teilen sich die Ladung, insbesondere teilen sich C101 und C103 die Ladung von C101. Da die Kondensatoren C101 und C102 im wesentlichen den gleichen Kapazitätswert haben, wird die Ladung gleichmäßig verteilt, so daß die Spannung an jedem Kondensator Vref/4 wird. In der nächsten Phase P1 (Schalterkonfiguration siehe 19A) ist der Ausgangsschalter S109 im geschlossenen Zustand, und der Kondensator C103 liefert seine Ladung an den Ausgang.

20 ist ein Blockschaltbild eines weiteren DAC-Abschnitts 110 der in 3 gezeigten DAC-Stufe 86. In dieser Ausführungsform ist ein Ausgangsanschluß 111 des SC DAC 108 zur Verarbeitung des MSB des binär gewichteten digitalen Mehr-bit-Eingangssignals mit einem der Ladungsaufteilungsschalter des segmentierten SC DAC 114 (3) gekoppelt.

21 ist eine schematische Darstellung einer Ausführungsform des in 20 gezeigten DAC-Abschnitts 110. In dieser Ausführungsform weist der DAC-Abschnitt 110 einen SC DAC 150 auf, z.B. den, der oben mit Bezug auf 17 beschrieben ist. Der DAC-Abschnitt 110 weist ferner einen SC DAC 108 (nur MSB-Abschnitt gezeigt) auf, z.B. den, der oben mit Bezug auf 18 beschrieben ist. Ein Einbit-DAC zur Verarbeitung des MSB weist eine SC-Zelle 380 und einen Schaltersteuerabschnitt 382 auf. Das Digitalsignal MSB und das Phase-P2-Signal werden an den Schaltersteuerabschnitt 382 geliefert, der Schaltersteuersignale in den Leitungen 384, 386 erzeugt, die an die SC-Zelle 380 geliefert werden. Ein Ausgangsanschluß der SC-Zelle 380 ist mit einer der SC-Zellen 300A, 300B, 300C, 300D, z.B. der SC-Zelle 300D, gekoppelt.

In dieser Ausführungsform empfangen der SC DAC 108 und der SC DAC 150 jeweils einen nichtüberlappenden Dreiphasentakt. In Phase P2 erfährt der Einbit-DAC des MSB des SC DAC 108 eine Vorabladung entsprechend dem logischen Zustand des MSB-Signals für den SC DAC 108. In Phase P3 ist der Ladungsaufteilungsschalter des SC DAC 108 im geschlossenen Zustand, wodurch der Einbit-DAC des MSB-Abschnitts des SC DAC 108 sich die Ladung mit dem vorausgehenden Einbit-DAC des SC DAC 108 teilt. Auch in Phase P3 erfährt der SC DAC 150 eine Vorabladung entsprechend dem digitalen Mehrbitsignal bit1, bit2, bit3, bit4. In Phase P1 sind die Ladungsaufteilungsschalter des SC DAC 150 im geschlossenen Zustand, wodurch die Ladung zwischen dem Einbit-DAC im SC DAC 150 und dem Einbit-DAC des MSB des SC DAC 108 umverteilt wird. In Phase P2 ist der Schalter S48 im geschlossenen Zustand, und einer der Einbit-DACs des SC DAC 150 liefert Ladung, d.h. einen Datenabtastwert, an den Ausgangsanschluß 120 des DAC-Abschnitts 110 der DAC-Stufe 86 (3).

22 ist eine schematische Darstellung einer weiteren Ausführungsform des in 20 gezeigten DAC-Abschnitts 110. In dieser Ausführungsform weist der SC DAC 150 drei Einbit-DACs 202, 204, 206 auf. In dieser Ausführungsform ist, anders als in der Ausführungsform in 21, der MSB-Abschnitt des SC DAC 108 in der "Ringanordnung" des SC DAC 150 positioniert. Somit befinden sich neben der SC-Zelle 380, die für den MSB-Abschnitt des SC DAC 108 (3) verwendet wird, drei weitere SC-Zellen in der Ringanordnung. Der Betrieb des in 22 gezeigten DAC-Abschnitts 110 gleicht dem, der oben mit Bezug auf den DAC-Abschnitt 110 in 21 beschrieben ist.

23 ist ein Blockschaltbild einer weiteren Ausführungsform der DAC-Stufe 86, die ein binär gewichtetes digitales Mehrbitsignal auf der Signalleitung 82 empfängt. Das binär gewichtete digitales Mehrbitsignal ist in einen binär gewichteten LSB-Abschnitt und einen binär gewichteten MSB-Abschnitt geteilt. Die LSBs werden einem Schaltkondensator (SC) DAC 108 zugeführt, der ein Analogsignal entsprechend dem Wert bildet, der durch die LSBs dargestellt wird. Die MSBs werden einem Thermometer-Codierer 112 zugeführt, der die MSBs in ein gleichgewichtetes digitales Mehrbitsignal umsetzt. Das gleichgewichtete digitale Mehrbitsignal wird in einen Scrambler 400 eingegeben und trägt dazu bei, die Wirkungen des Rauschens und/oder der Verzerrung, die durch den Digital-Analog-Umsetzer erzeugt werden, zu reduzieren. Der Scrambler 400 gibt gleichgewichtete verwürfelte Bits aus, die einem Schaltkondensator (SC) DAC 114 zugeführt werden. Der SC DAC 114 bildet ein Analogsignal entsprechend dem Wert, der durch das gleichgewichtete verwürfelte digitales Mehrbitsignal dargestellt wird. Das Analogsignal vom SC DAC 108 und das Analogsignal vom segmentierten SC DAC 114 werden bei 118 zu einem Analogsignal summiert, das auf der Signalleitung 120 ausgegeben wird.

24 ist ein Blockschaltbild einer Ausführungsform eines Vierbit-Scramblers 400, der ein digitales Dreibit-Eingangssignal bitA, bitB, bitC empfängt. Ein Scrambler ist normalerweise am effektivsten, wenn alle Scramblereingänge Daten empfangen. Der Extra-Eingang oder die Extra-Eingänge des Scramblers können beispielsweise zu einem logischen Zustand, d.h. 1 oder 0, "festverdrahtet" sein. In diesem Fall, wo ein Eingang oder Eingänge eines Scramblers fest verdrahtet ist/sind, kann es erwünscht sein, eine entsprechende Anzahl von DAC-Eingängen zu einem logischen Zustand fest zu verdrahten, der dem entgegengesetzt ist, der für den Extra-Eingang bzw. die Extra-Eingänge des Scramblers verwendet wird.

Der Scrambler kann jeder Typ von Scrambler sein. Beispielsweise sind verschiedene Scrambler und Scramblerkonfigurationen offenbart in dem US-Patent 5 977 899 und 5 404 142 und in Kwan, Tom et al., "A Stereo Mehrbit Sigma-Delta DAC with Asynchronous Master-Clock Interface", IEEE Journal of Solid-State Circuits, Band 31, Nr. 12, Dezember 1996, Seiten 1881–1887. Zusätzlich kann der Scrambler eines von verschiedenen Prinzipien verwenden, z.B. ein datengerichtetes Zufalls-Swapping.

25 ist eine schematische Darstellung einer Ausführungsform des DAC-Abschnitts 110 der in 20 gezeigten DAC-Stufe 86. In dieser Ausführungsform ist, anders als in der Ausführungsform in 22, der MSB-Abschnitt des SC DAC 108 einer von sechs SC-Zellen in einer "Ringanordnung". Daher sind neben der SC-Zelle 380, die für den MSB-Abschnitt des SC DAC 108 (3) verwendet wird, fünf weitere SC-Zellen in der Ringanordnung vorhanden, nämlich die SC-Zellen 300A bis 300E.

In dieser Ausführungsform bilden die fünf SC-Zellen 308A bis 300E einen segmentierten SC SAC 114 (3). Die SC-Zelle 380 und die SC-Zelle 300D sind zueinander gleich ausgerichtet, d.h. D380 und D300D sind in der gleichen Richtung miteinander gerichtet. Ebenso sind die SC-Zelle 300B und SC-Zelle 300E zueinander gleich ausgerichtet.

Die Bits bit1, bit2, bit3, bit4 des digitalen Mehrbitsignals werden den SC-Zellen 300A, 300B, 300C bzw. 300D zugeführt. Die SC-Zelle 300E kann mit einem Signal versorgt werden, das einen "festverdrahteten" logischen Zustand hat. In einigen Ausführungsformen hat die Zuführung eines solchen Eingangssignals eine Wirkung auf die "Verstärkung" des SC DAC 114 (3). Einige Ausführungsformen können eine beliebige "Verstärkungs"-Wirkung kompensieren. Die Kompensation kann beispielsweise in der digitalen Signalprozessorstufe 109 (3), in der Signalkonditionierungsstufe 89 (3) oder in dem DAC-Abschnitt 110 (3) oder in einer Kombination daraus erfolgen. Außerdem kann das Eingangssignal von einem Signaltyp sein, der nicht zu einer "Verstärkungs"-Wirkung führt. Wenn der SC-Zelle 300E ein Eingangssignal zugeführt wird, ist das Signal nicht auf ein Signal begrenzt, das zu einem logischen Zustand festverdrahtet ist, sondern kann jeder Signaltyp sein und kann zeitvariabel oder nicht zeitvariabel sein.

26 ist ein schematisches Blockschaltbild einer weiteren Ausführungsform der DAC-Stufe 86 (3). Ein MSB-Abschnitt eines gleichgewichteten digitalen Mehrbitsignals wird in den Scrambler 400 eingegeben, der gleichgewichtete verwürfelte Bits an eine Gatter-Stufe 420 ausgibt. Die Gatter-Stufe 420 (sechszehn Gatter-Stufen) empfängt ferner eines der Taktphasensignale, z.B. P3, und gibt gattergesteuerte, gleichgewichtete verwürfelte Bits an den Schaltkondensator (SC) DAC 114 aus. Der SC DAC 114 bildet ein Analogsignal, das dem Wert entspricht, der durch das gleichgewichtete verwürfelte digitales Mehrbitsignal dargestellt wird. Das Analogsignal vom SC DAC 108 wird dem segmentierten SC DAC 114 zugeführt, der ein Analogsignal auf der Leitung 120 bildet, das dem Wert entspricht, der durch das digitales Mehrbitsignal dargestellt wird, das in die DAC-Stufe 86 eingegeben wird. Der Scrambler 400 empfängt ferner ein Eingangssignal, das beispielsweise einen logischen Zustand 1 hat. Eine zusätzliche Gatter-Stufe 421 empfängt ein Eingangssignal, das beispielsweise einen logischen Zustand 0 hat. Somit sind insgesamt 17 Gatter-Stufen vorhanden.

In einer Ausführungsform arbeitet die DAC-Stufe 86 (3) mit einer Zyklusrate, die kleiner ist als die der SC-Filterstufe 90, z.B. kann die DAC-Stufe 86 (3) mit einer Zyklusrate von 6,5 MHz und das SC-Filter mit einer Zyklusrate von 13 MHz arbeiten.

Eine Digital-Analog-Umsetzung führt häufig zu Rauschen, z.B. Quantisierungsrauschen und/oder Verzerrung, die beispielsweise durch Nichtlinearitäten, z.B. integrale und/oder differentielle, im Digital-Analog-Umsetzer verursacht werden, was wiederum u.a. durch Fehlanpassung analoger Komponenten im Digital-Analog-Umsetzer bewirkt wird. Wie oben ausgeführt, können Signale vom Digital-Analog-Umsetzer einer Signalkonditionierungsstufe zugeführt werden, die ein Analogfilter umfassen kann, z.B. eine Schaltkondensator-(SC-)Filterstufe. Die Signalkonditionierungsschaltung kann dazu beitragen, Rausch- und/oder Verzerrungskomponenten der Analogsignale zu dämpfen, beispielsweise durch Beseitigung des Bandrauschens. Jedoch muß eine Reduzierung jedes bestimmten Rauschens und/oder jeder Verzerrung weder in jeder Ausführungsform erwünscht sein noch erlangt werden und ist keine Anforderung der Signalkonditionierungsstufe oder der Schaltkondensatortechniken, die hier offenbart sind.

27 ist ein schematisches Schaltbild einer Ausführungsform eines Abschnitts der DAC-Stufe 86 in Kombination mit einer Ausführungsform der SC-Filterstufe 90. In dieser Ausführungsform empfangen die DAC-Stufe 86 und die SC-Filterstufe 90 jeweils einen nichtüberlappenden Vierphasentakt. Die Zyklusrate der DAC-Stufe ist jedoch kleiner, z.B. etwa 50% kleiner als die Zyklusrate der SC-Filterstufe 90. In dieser Ausführungsform hat das Ausgangssignal des SC DAC die Form von Ladungspaketen, die an das Schaltkondensatorfilter übergeben werden, wie nachstehend beschrieben. Die Daten können im Pipeline-Betrieb über den Digital-Analog-Umsetzer und in das Schaltkondensatorfilter übertragen werden, wobei die Ausgangsdatenrate des Digital-Analog-Umsetzers an die Eingangsdatenratenanforderungen des Schaltkondensatorfilters angepaßt wird.

Das Ausgangssignal des Eingangsoperationsverstärkers ist in Phase P3 und in Phase P1 gültig. In Phase P3 erfahren der Einbit-DAC 202 und der Einbit-DAC 204 als Antwort auf den logischen Zustand von bit1 bzw. bit2 eine Vorabladung, wie oben mit Bezug auf 13 beschrieben. Die DAC-Stufenschalter S59, S60, S61 und S62 sind im offenen Zustand. Auch in Phase P3 sind die SC-Filterstufenschalter S63, S64, S68, S69, S72 und S74 im offenen Zustand. Die Schalter S65, S66, S67, S70, S71 und S73 sind im offenen Zustand. In Phase P4 sind die Ladungsaufteilungsschalter, z.B. S59 und S60 der SC-DAC-Stufe im geschlossenen Zustand, wodurch die Ladung zwischen den Einbit-DACs umverteilt wird. Auch in Phase P4 sind die SC-Filterschalter S63, S64, S68, S69, S72 und S74 im geschlossenen Zustand. Die Schalter S65, S66, S67, S70, S71 und S73 sind im offenen Zustand, wodurch der Eingangsoperationsverstärker der SC-Filterstufe 90 eine Offset- und Verstärkungskompensation erfährt. Die Verstärkungskompensation ist am effektivsten, wenn die Abtastrate viel höher ist als die Bandbreite des Analogsignals aus der DAC-Stufe. In Phase P1 schließt der Schalter S61, und einer der Einbit-DACs des SC DAC gibt Ladung, d.h. einen Datenabtastwert, an den Eingang der SC-Filterstufe ab, die in dieser Ausführungsform als offset- und verstärkungskompensierte virtuelle Masse fungiert. Die Schalter S59 und S60 sind im offenen Zustand. Auch in P1 sind die Schalter S67 und S70 der SC-Filterstufe 90 im geschlossenen Zustand, wodurch das Ausgangssignal der SC-Filterstufe 90 zum Eingang der SC-Filterstufe 90 zurückgekoppelt wird. Die Schalter S65, S71 und S73 sind ebenso im geschlossenen Zustand. Die Schalter S63, S64, S68, S69, S72 und S74 sind im offenen Zustand. In Phase P2 ist der SC-Filterschalter S63 im offenen Zustand, wodurch die Verbindung der Rückkopplung zwischen dem Ausgang und dem Eingang der SC-Filterstufe 90 geöffnet wird. Der Schalter S62 ist im geschlossenen Zustand, wodurch der Einbit-DAC 202 Ladung, d.h. einen Datenabtastwert, an den Eingang der SC-Filterstufe abgibt. Die Schalter S61, S60 und S59 sind im offenen Zustand. Außerdem sind in Phase P2 die Schalter S65, S66, S68, S69, S72 und S74 im geschlossenen Zustand. Die Schalter S63, S64, S67, S70, S71, S73 sind im offenen Zustand. In Phase P3 sind die Schalter S59, S60, S61 und S62 im offenen Zustand, und der SC DAC erfährt eine weitere Vorabladung entsprechend dem Mehrbit-Eingangssignal.

Somit liefert die DAC-Stufe mehr als ein Analogsignal (z.B. zwei Analogsignale in dieser Ausführungsform) während jedes Zyklus des DAC (z.B. jedes Zyklus des Vierphasentakts), wodurch die Ausgangsabtastrate des DAC mit der Eingangsabtastrate der SC-Filterstufe übereinstimmt. Die Analogsignale können, müssen jedoch nicht miteinander identisch sein. In bestimmten Ausführungsformen sind zwei Analogsignale vom DAC nicht identisch, aber die nachgeschalteten Stufen leisten eine entsprechende Kompensation, so daß die beiden Analogsignale gleichmäßig zum Ausgangssignal des Digital-Analog-Umsetzungssystems beitragen. Jede Art von SC DAC kann verwendet werden, solange der SC DAC geeignete "Kopien" des AnalogSignals erzeugt. In bestimmten Ausführungsformen kann der SC DAC des in 18 und 19A bis 19C beschriebenen Typs verwendet werden, da er von sich aus mehrere Kopien des Ausgangssignals bereitstellen kann.

Die Signalkonditioniererstufe muß kein Schaltkondensatorfilter sein. Obwohl sie oben mit einer SC-Filterstufe beschrieben sind, kann es sein, daß bestimmte Ausführungsformen keine SC-Filterstufe enthalten. Ferner sind in Ausführungsformen mit einer SC-Filterstufe keine Offset- und Verstärkungskompensation erforderlich.

Es gibt viele Möglichkeiten, die Stufen in jeder der Figuren physisch anzuordnen. Beispielsweise ist in einer Ausführungsform eine Gatter-Stufe in jede der SC-Zellen integriert, um die Anzahl der Datenleitungen zu reduzieren, die zu der DAC-Stufe führen. In einer anderen Ausführungsform sind die Gatter-Stufen nahe der Scramblerzelle integriert, um die Größe der SC-Zellen zu reduzieren.

In einigen Ausführungsformen kann der Wert der im SC DAC verwendeten Kapazität nach kT/C-Rauschanforderungen gewählt werden, obwohl dies nicht erforderlich ist.

In einigen Ausführungsformen kann der Wert der im SC DAC verwendeten Kapazität so gewählt werden, daß er groß genug ist, um die Bitgewichtsübereinstimmungsanforderungen zu erfüllen. Dies sind jedoch nur zwei Beispielkriterien. Die Kriterien zum Auswählen des/der Werte(s) der im SC DAC verwendeten Kapazität sind nicht auf diejenigen der Rauschanforderungen und/oder der BitgEwichtsübereinstimmungsanforderungen begrenzt.

Obwohl die Beschreibung sich auf ein System zur Verwendung in einem GSM-System bezieht, das mit 13 MHz arbeitet, sind die oben beschriebenen Systeme nicht darauf beschränkt.

Verschiedene Schaltkondensatorfilter und zugehörige Konfigurationen sind offenbart in Temes, Gabor C. et al., "Novel Pipeline Data Converters", ISCAS, 1988, Seiten 1943–1946 und Yoshizawa, Hirokazu et al, "Novel Design Techniques for High-Linearity MOSFET-Only Switched-Capacitor Circuits", Symposium on VLSI Circuits Digest of Technical Papers, 1996, Seiten 152–153.

In einigen Ausführungsformen liefert die DAC-Stufe gleichzeitig mehrere "Kopien" zur gleichen Zeit, was praktisch die Verstärkung des DAC erhöht.

Mit Bezug auf 27 hat in einigen Ausführungsformen die SC-Filterstufe 90 einen Schaltkondensator, z.B. C400. Der Schaltkondensator C400 kann ein Schaltkondensator sein, der keine Auswirkungen von zugehörigen parasitären Kapazitäten hat, ist jedoch nicht darauf beschränkt. Das heißt, die parasitären Kapazitäten können, müssen jedoch nicht geladen und/oder entladen werden und lassen keine parasitären Signale aus Lade- und Entladeereignissen in den Signalweg durch. In dieser Ausführungsform weist die SC-Filterstufe einen Schaltkondensator C401 parallel zu dem Schaltkondensator C400 auf. Der Schaltkondensator C400 kann, muß sich jedoch nicht Schalter mit dem Schaltkondensator C401 teilen. Der Schaltkondensator C401 kann eine parasitäre Kapazitätscharakteristik aufweisen. Der Schaltkondensator C401 kann beispielsweise ein Schaltkondensator sein, der aus zwei Dioden besteht, die mit den Anoden oder mit den Kathoden miteinander verbunden sind, ist jedoch nicht darauf beschränkt, wobei die Sperrschicht zwischen den beiden Dioden so vorgespannt wird, daß die Dioden während des Betriebs nicht in Durchlaßrichtung vorgespannt sind. In einigen Ausführungsformen hat die DAC-Stufe empfindliche parasitäre Schaltkondensatorelemente, und folglich kann der Kondensator C401 im Schaltkondensatorfilter die Verstärkungsanpassung und/oder die Verstärkungstrift zwischen der DAC-Stufe und der SC-Filterstufe verbessern.

28A ist eine Veranschaulichung einer Draufsicht einer Ausführungsform einer SC-Zelle 450, die den Einbit-DAC aus 16A implementiert. Der Umfang der SC-Zelle 450 ist als gestrichelte Linie dargestellt. Die SC-Zelle 450 weist eine Kondensatordeckplatte C1TP und eine Kondensatorbodenplatte C1BP auf. Ein Leiter 452 ist vorgesehen, um das Digitalsignal bit2 in einen Bereich eines Steuerabschnitts 222 zu liefern. Ein Leiter 454 ist vorgesehen, das Phasensignal P3 in einen Bereich zu liefern, der einen Steuerabschnitt 222 darstellt. Ein Leiter 456 führt vom Umfang der SC-Zelle 450 zu einem Gate eines Schalters 543. Ein Leiter 458 führt vom Umfang der SC-Zelle 450 entweder zu einer Source (Quelle) oder zu einem Drain (Senke) des Schalters 543. Ein Leiter 460 führt vom Umfang der SC-Zelle 450 zur Deckplatte des Kondensators C1TP und dann zu der anderen Elektrode, nämlich der Source oder dem Drain des Schalters 543. Ein Leiter 462 führt vom Umfang entweder zu einer Source oder einem Drain eines Schalters 548. Ein Leiter 464 führt von der anderen Elektrode, nämlich von der Source oder dem Drain des Schalters S48 zur Deckplatte des Kondensators C1TP und zu einem Bereich 466, der einen Bereich eines Schalters S4, eines Schalters S5, einer Bezugsspannung V3 und einer Bezugsspannung V4 darstellt. Ein Leiter 468 führt von einem Gate des Schalters S48 zum Umfang der SC-Zelle 450.

28B ist eine Veranschaulichung einer Draufsicht einer weiteren Ausführungsform einer SC-Zelle 450, die den Einbit-DAC aus 16A implementiert. Diese Ausführungsform ist im wesentlichen die gleiche wie die Ausführungsform in 28A, weist aber ferner einen Schalter S43A auf, der mit S43 elektrisch parallelgeschaltet ist und physisch im wesentlichen senkrecht zu S43 ausgerichtet ist; und weist ferner einen Schalter S48A auf, der mit S48 elektrisch parallel geschaltet ist und physisch senkrecht zu S48 ausgerichtet ist. Beispielsweise können die Schalter S43, S43A eine Längsachse haben, und die Schalter können so ausgerichtet sein, daß die Längsachse eines Schalters physisch senkrecht zur Längsachse des anderen Schalters ist. In einer Ausführungsform umfassen die Schalter S43 und S43A zwei Schalter von annähernd gleicher Größe.

29 ist eine Darstellung einer Draufsicht einer Ausführungsform einer Chip-Schaltungsanordnung 480 eines DAC-Abschnitts 110 mit achtzehn SC-Zellen, die in einem Ring 482 angeordnet sind. Siebzehn der SC-Zellen (mit durchgezogenen Linien dargestellt) im Ring bilden einen segmentierten DAC, der dafür angepaßt ist, ein digitales Mehrbit-Eingangssignal mit bis zu siebzehn Bits zu empfangen. Eine der SC-Zellen (mit gestrichelter Linie dargestellt) im Ring bildet den MSB-Abschnitt des SC DAC (mit gestrichelter Linie dargestellt) 484, aus sieben SC-Zellen umfasst und dafür angepaßt ist, ein digitales Mehrbit-Eingangssignal von bis zu sieben Bits zu empfangen. Ein Pfeil auf jeder der SC-Zellen im Ring zeigt die relative Richtung der Ausrichtung der SC-Zelle an.

In einer Ausführungsform wird die DAC-Stufe in einem 0,25-Mikrometer-(&mgr;-)Doppel-Polyquad-Metallisierungsprozeß in einer integrierten GSM-Basisband/Sprachband-Schaltung hergestellt.

Wie oben ausgeführt, sind jedoch die Schalter und die Kondensatoren nicht auf die bestimmten dargestellten Ausführungsformen beschränkt.

Wie oben ausgeführt, werden Schaltkondensatortechniken in vielen Systemen verwendet. Die Schaltkondensatorbauelemente und -techniken, die oben beschrieben sind, sind weder auf mobile Kommunikationssysteme noch auf Digital-Analog-Umsetzer beschränkt.

30 ist ein schematisches Schaltbild einer Ausführungsform der CT-Filterstufe 92 aus 2, die zwei Widerstände R600, R601 aufweist, die jeweils ein Analogsignal von der SC-Filterstufe empfangen und ein RC-Filter mit C600 und C601 bilden, um die Abbildungen, die das Schaltkondensatorfilter zurückläßt, passiv zu filtern. Die Abbildungen erscheinen mit einem Mehrfachen der SC-Filterabtastrate. Die Stufe kann eine wählbare Verstärkung haben, die von einem Verstärker 600 und Widerständen R602–607 gebildet wird. Die CT-Filterstufe kann ferner Widerstände R608, R609 aufweisen, die einen passiven Pol in Kombination mit einem chipexternen Kondensator C602 bilden. Obwohl nicht erforderlich, können die Widerstände im Ausgangspol integriert sein, um die I/Q-Kanalanpassung zu verbessern, die externe Komponentenanzahl und die Wirkungen des Ladens von der Pin-Kapazität am Ausgangsstufenverstärker zu reduzieren.

31 ist ein Blockschaltbild einer Ausführungsform einer Quadrierschaltung 500, die dafür angepaßt ist, ein digitales Vierbit-Eingangssignal bit1, bit2, bit3, bit4 in ein Analogsignal umzusetzen, das das Quadrat des Eingangssignals anzeigt. Das Analogsignal wird einem Ausgangsanschluß 510 zugeführt. Die Quadrierschaltung 500 weist vier Schaltkondensator-DACs 162, 164, 166, 168 auf, die oben mit Bezug auf 5 beschrieben sind. Das Digitalsignal bit1 wird an einen Eingangsanschluß 512 übergeben, von wo es dem Einbit-DAC 162 zugeführt wird, um den Schalter S1 zu steuern. Das Digitalsignal bit1 wird ferner einem Inverter 174 zugeführt, der ein Signal am Anschluß 176 erzeugt, das zur Steuerung des Schalters S2 verwendet wird. Das Digitalsignal bit2 wird an einen Eingangsanschluß 514 übergeben, von wo es dem Einbit-DAC 164 zugeführt wird, um den Schalter S4 zu steuern, und in einen Inverter 180 eingegeben wird, der ein Signal am Anschluß 182 erzeugt, das zur Steuerung des Schalters S5 verwendet wird. Das Digitalsignal bit3 wird an einen Eingangsanschluß 516 übergeben, von wo es dem Einbit-DAC 166 zugeführt wird, um den Schalter S7 zu steuern, und in einen Inverter 186 eingegeben wird, der ein Signal am Anschluß 188 erzeugt, das zur Steuerung des Schalters S8 verwendet wird. Das Digitalsignal bit4 wird an einen Eingangsanschluß 518 übergeben, von wo es dem Einbit-DAC 168 zugeführt wird, wo es verwendet wird, um einen Ladeschalter S10 zu steuern, und in einen Inverter 192 eingegeben wird, der ein Signal am Anschluß 194 erzeugt, das zur Steuerung des Schalters S11 verwendet wird. Der erste Anschluß des Kondensators C1 wird einem ersten Anschluß eines Ladungsaufteilungsschalters S200 zugeführt. Der erste Anschluß des Kondensators C2 wird einem ersten Anschluß eines Ladungsaufteilungsschalters S201 zugeführt. Der erste Anschluß des Kondensators C3 wird einem ersten Anschluß eines Ladungsaufteilungsschalters S202 zugeführt. Der erste Anschluß des Kondensators C4 wird einem ersten Anschluß eines Ladungsaufteilungsschalters S203 zugeführt. Der zweite Anschluß jedes der Schalter S200–203 ist mit einem ersten Anschluß eines Schalters S204 verbunden. Der zweite Anschluß des Schalters S204 ist mit dem Ausgangsanschluß 510 verbunden.

33A bis 33C sind Blockschaltbilder, die den Betrieb der Quadrierschaltung 500 in 31 in jeder der drei Taktphasen in dem Fall zeigen, in dem die Eingangsanschlüsse 512, 514, 516, 518 mit digitalen Bitsignalen bit1, bit2, bit3, bit4 mit logischen Zuständen 1, 0, 0, bzw. 0 geliefert werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d.h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Mit Bezug auf 33A sind in Phase P3 der drei Phasen alle Ladeschalter S200, S201, S202 und S203 und der Ausgangsschalter S204 in einem offenen Zustand. Der Kondensator C1 wird als Antwort auf den logischen Zustand 1 am Anschluss 512 geladen. Die Kondensatoren C2, C3, C4 werden alle als Antwort auf die logischen 0-Signale an den Anschlüssen 514, 516 bzw. 518 auf Masse entladen. Mit Bezug auf 33B sind in Phase P1 der drei Phasen alle Ladeschalter S3, S6, S9 und S12 (31) und der Ausgangsschalter 204 in einem offenen Zustand und alle Ladungsaufleitungsschalter S200, S201, S202, S203 in einem geschlossenen Zustand, wodurch die Ladung umverteilt wird und dies dazu führt, daß die Gesamtladung in allen Kondensatoren zwischen allen Kondensatoren aufgeteilt wird. Wenn die Kondensatoren C1, C2, C3 und C4 alle den gleichen Kapazitätswert C haben, dann wird die Ladung gleich verteilt, so daß die Spannung an jedem Kondensator Vref/4 wird. Mit Bezug auf 33C ist in P2 des Dreiphasentakts der Schalter S200 im geschlossenen Zustand, da P2 einen logischen Zustand 1 hat und bit1 einen logischen Zustand 1 hat. Die Schalter S201, S202, S203 sind im offenen Zustand, da bit2, bit3, bit4 einen logischen Zustand 0 haben. Der Ausgangsschalter S204 ist im geschlossenen Zustand, und der Kondensator C1 (31) des Einbit-DSC 162 liefert seine Ladung an den Ausgangsanschluß 510. Folglich ist die Gesamtladung, die an den Ausgangsanschluß 510 geliefert wird, gleich C·Vref/4.

34A bis 34C sind Blockschaltbilder, die den Betrieb der Quadrierschaltung 500 in 31 für jeden der drei Taktphasen in dem Fall zeigen, in dem die Eingangsanschlüsse 512, 514, 516, 518 mit digitalen Bitsignalen bit1, bit2, bit3, bit4 mit logischen Zuständen 1, 1, 0 bzw. 0 versorgt werden. Tabellen zeigen die Beziehung zwischen der Taktphase und dem Zustand (d.h. Spannung und Ladung) der Kondensatoren in den Einbit-DACs. Mit Bezug auf 33A sind in Phase P3 des Dreiphasentakts alle Ladungsaufteilungsschalter S200, S201, S202 und S203 und der Ausgangsschalter D204 im offenen Zustand. Der Kondensator C1 und der Kondensator C2 sind als Antwort auf den logischen Zustand 1 am Anschluß 512 bzw. 514 jeweils auf Vref geladen. Die Kondensatoren C3 und C4 werden alle als Antwort auf die logischen 0-Signale an den Anschlüssen 516 bzw. 518 auf Masse entladen. Mit Bezug auf 34B sind in Phase P1 alle Ladeschalter S3, S6, S9 und S12 (31) und der Ausgangsschalter S204 in einem offenen Zustand, und alle Ladungsaufteilungsschalter S200, 201, 202, 203 sind in einem geschlossenen Zustand, wodurch die Ladung umverteilt wird und dies dazu führt, daß die Gesamtladung aller Kondensatoren zwischen allen Kondensatoren aufgeteilt wird. Wenn die Kondensatoren C1, C2, C3, C4 alle den gleichen Kapazitätswert C haben, dann wird die Ladung gleichmäßig verteilt, so daß die Spannung an jedem Kondensator Vref/2 wird. Mit Bezug auf 33C ist in P2 des Dreiphasentakts der Schalter S200 im geschlossenen Zustand, da P2 einen logischen Zustand 1 und bit1 einen logischen Zustand 1 hat. Der Schalter S201 ist im geschlossenen Zustand, da P2 einen logischen Zustand 1 und bit2 einen logischen Zustand 1 hat. Die Schalter S202, S203 sind im offenen Zustand, da bit3, bit4 einen logischen Zustand 0 haben. Der Ausgangsschalter S204 ist im geschlossenen Zustand, und die Kondensatoren C1 und C2 (31) der Einbit-DACs 162, 164 liefern Ladung an den Ausgangsanschluß 510. Folglich ist die Gesamtladung, die an den Ausgangsanschluß 510 geliefert wird, gleich C·Vref.

Somit kann bei dieser Ausführungsform die Ladung folgendermaßen bestimmt werden: Ladung = (C·Vref·(Wert des digitalen Eingangssignals)^2)/4(Gleichung 1)

In anderen Ausführungsformen müssen die digitalen Mehrbitsignale der SC-Quadrierschaltung nicht gleichgewichtete Bits sein, sondern können vielmehr binäre Wichtung oder eine beliebige andere Wichtung haben.

35 zeigt eine Ausführungsform eines Analog-Digital-Umsetzers 800. Der Analog-Digital-Umsetzer 800 ist ein sukzessiver Annäherungsumsetzer mit einer Analogvergleichsstufe 801, die ein Analogsignal empfängt. Die Analogvergleichsstufe 801 erzeugt ein Ausgangssignal, das einem sukzessiven Annäherungsregister (SAR) zugeführt wird, das ein Ausgangssignal erzeugt, das einer Auffangspeicherstufe 804 zugeführt wird. Ein digitales Ausgangssignal von der Auffangspeicherstufe 804 wird über ein Rückkopplungselement 806 in einen Eingang der analogen Vergleichsstufe rückgekoppelt. Das Rückkopplungselement 806 kann ein Digital-Analog-Umsetzer sein, der ein oder mehrere Verfahren und Vorrichtungen verwendet, die oben beschrieben sind. In bestimmten Ausführungsformen kann das Rückkopplungselement eine Quadrierschaltung aufweisen, z.B. die Quadrierschaltung, die oben mit Bezug auf 31 bis 34 beschrieben ist. In solchen Ausführungsformen hat der Rückkopplungs-DAC die Charakteristik, daß das analoge Ausgangssignal proportional dem Quadrat des digitalen Eingangssignals ist. Dadurch entsteht eine Quadratwurzel-Übertragungsfunktion für den gesamten Analog-Digital-Umsetzer, wobei das digitale Ausgangssignal proportional zur Quadratwurzel des anlogen Eingangssignals ist. Im Gegensatz dazu erzeugt der Analog-Digital-Umsetzer AD574, hergestellt von Analog Devices, Inc., eine lineare Übertragungsfunktion, bei der das digitale Ausgangssignal direkt proportional zum analogen Eingangssignal des Analog-Digital-Umsetzers ist.

Wiederum mit Bezug auf 31 kann in einer weiteren Ausführungsform ein Digital-Analog-Umsetzer ein erstes digitales Mehrbitsignal und ein zweites digitales Mehrbitsignal empfangen und ein analoges Signal erzeugen, das ein Produkt aus dem ersten digitales Mehrbitsignal und dem zweiten digitales Mehrbitsignal anzeigt. Eine solche Ausführungsform gleicht der Quadrierschaltung von 31, außer daß die Schalter S200, 201, 202 und 203 durch das zweite digitales Mehrbitsignal gesteuert werden. Beispielsweise kann der Schalter S200 nach der folgenden Gleichung gesteuert werden: P1 + ((bit1 des zweiten digitales Mehrbitsignals)·P2). Der Schalter S201 kann nach der folgenden Gleichung gesteuert werden: P1 + ((bit2 des zweiten digitales Mehrbitsignals)·P2). Der Schalter S202 kann nach der folgenden Gleichung gesteuert werden: P1 + ((bit3 des zweiten digitales Mehrbitsignals)·P2). Der Schalter S203 kann nach der folgenden Gleichung gesteuert werden: P1 + ((bit4 des zweiten digitales Mehrbitsignals)·P2). In einer weiteren Ausführungsform kann ein solcher Digital-Analog-Umsetzer in einer Rückkopplungsschleife eines Analog-Digital-Umsetzers wie in 35 verwendet werden.

In einer weiteren Ausführungsform weist die digitale Signalverarbeitungsstufe einen Sigma-Delta-Modulator auf.

Obwohl der Handapparat 50 in einer Ausführungsform darstellungsgemäß dafür angepaßt ist, ein Schallsignal 56 zu empfangen, ist er in anderen Ausführungsformen nicht darauf beschränkt. Bei dem Eingangssignal kann es sich um ein oder mehrere Signale eines beliebigen Typs handeln, einschließlich, aber ohne Beschränkung auf ein elektromagnetisches, elektrisches, Mikrowellen-, Schall-, Ultraschall- und optisches Signal, und es kann eine beliebige Form haben und kann von einer beliebigen Quelle stammen. Die Erfindung kann in jedem Systemtyp verwendet werden, der eine Digital-Analog-Umsetzungsstufe aufweisen kann, aber nicht aufweisen muß.

Bei dem digitalen Mehrbitsignal kann es sich handeln um parallele Daten, die beispielsweise durch mehrere Signalleitungen bereitgestellt werden, serielle Daten, die beispielsweise durch eine einzelne Signalleitung bereitgestellt werden, oder eine Kombination daraus, die beispielsweise einige parallele und einige serielle Daten aufweist.

Wie oben ausgeführt, können die Schalter und Kondensatoren von jedem beliebigen Typ sein und sind nicht auf bestimmte oben offenbarte Ausführungsformen beschränkt.

Obwohl verschiedene Ausführungsformen dargestellt und beschrieben worden sind, wird der Fachmann verstehen, daß verschiedene Änderungen und Modifikationen möglich sind.


Anspruch[de]
D/A-Wandler (150) mit:

einem Switched-Capacitor-(Schaltkondensator)Netzwerk (162168), das ein gleich gewichtetes Multibit-Digitalsignal empfängt; wobei

das Switched-Capacitor-Netzwerk (162168) mehrere im wesentlichen identische Switched-Capacitor-D/A-Wandler-Zellen (300, 300A, 300B, 300C) aufweist, die jeweils auf ein Bit des Multibit-Digitalsignals ansprechen, wobei die D/A-Wandler-Zellen (300, 300A, 300B, 300C) zeitweise Ladungen miteinander teilen, und wobei das Switched-Capacitor-Netzwerk ein Analogsignal ausgibt, das eine Summe gleich gewichteter Werte jedes Bits des Multibitsignals darstellt;

dadurch gekennzeichnet, dass jede Zelle (300, 300A, 300B, 300C) eine Orientierungsrichtung aufweist, die durch ihre Eingangs- und Ausgangsverbindungen definiert ist, und die Orientierungsrichtung mindestens einer der mehreren Zellen im wesentlichen um neunzig Grad bezüglich mindestens einer anderen der mindestens einen Zelle gedreht ist.
D/A-Wandler (150) nach Anspruch 1, wobei mindestens ein Teil der mehreren Switched-Capacitor-Zellen (300, 300A, 300B, 300C) eine geschlossene Schleife bildet. D/A-Wandler nach Anspruch 1 mit mindestens vier Zellen (300, 300A, 300B, 300C), wobei jede Zelle einen Winkelversatz bezüglich den anderen Zellen aufweist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com