PatentDe  


Dokumentenidentifikation DE102005040074B4 26.04.2007
Titel Schaltung und Verfahren zur Bausteinkommunikation
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Scherr, Wolfgang, Landskron, AT
Vertreter Schoppe, Zimmermann, Stöckeler & Zinkler, 82049 Pullach
DE-Anmeldedatum 24.08.2005
DE-Aktenzeichen 102005040074
Offenlegungstag 15.03.2007
Veröffentlichungstag der Patenterteilung 26.04.2007
Veröffentlichungstag im Patentblatt 26.04.2007
IPC-Hauptklasse H04L 25/40(2006.01)A, F, I, 20051017, B, H, DE

Beschreibung[de]

Die vorliegende Erfindungsmeldung befasst sich mit einer Schaltung und einem Verfahren zur sicheren Bausteinkommunikation, die insbesondere für Bausteine mit einer geringen Pinzahl eingesetzt werden können.

Moderne elektrische Schaltungen oder Bausteine besitzen sehr komplexe interne Funktionen, beispielsweise zur Digital-Analog-Wandlung, Analog-Digital-Wandlung oder zur Abgleichbarkeit von Grundparametern der Bausteine. Eine Abgleichbarkeit von Grundparametern kann beispielsweise über ein oder mehrmals programmierbare Devices wie Laserfuses, Zenerzapping, Hohlraumfuses oder EEPROMs erfolgen. Sensorbausteine im Magnetic-Bereich sind aber zumeist nur mit wenigen Pins ausgestattet. Das Auslesen von Internas zu Testzwecken oder zur Kalibrierung oder zum Beschreiben mit Daten wird durch diesen Flaschenhals, der sich durch die wenigen Pins ergibt, stark erschwert. Das Auslesen von Internas sollte auch nach dem Einhäusen der Bausteine möglich sein. Solche Vorgänge sind deshalb von Wichtigkeit, da einige Parameter erst nach einem Fertigungsprozess eindeutig definiert und damit programmiert werden können. Dies schließt den Einsatz von Laserfuses, die nur am Die programmiert werden können, von vornherein aus.

Weiterhin ist darauf zu achten, dass der Vorgang des Programmierens und Auslesens einerseits für industrielle Anwendungen ausreichende Störfestigkeit aufweist, keine unnötigen Zeiteinbußen durch Geschwindigkeit oder Wartezeiten mit sich führt, als auch später im Feldeinsatz keineswegs mehr aktiviert werden kann und somit die Grundfunktion beeinträchtigen würde. Letzteres lässt sich aber durch sogenannte „Logbits" erreichen, welche am Ende des Kalibrier- und Programmiervorgangs im Parameterspeicher des Devices gesetzt werden.

Üblicherweise besitzen solche Bausteine drei Pins, wovon in der Applikation zwei Pins zur Versorgung dienen, Spannungspotential und Bezugspotential, und ein Pin als Ausgangspin zur analogen oder digitalen Datenübertragung dient.

US 6,292,009 B1 beschreibt ein Verfahren zur Ableitung eines Taktsignals aus einem Versorgungsspannungssignal. Dabei wird aber lediglich die Möglichkeit beschrieben, Daten seriell über Modulationsverfahren auf einer bestehenden Leitung mit einem statischen Signal, nämlich der Versorgungsleitung, mit zu übertragen. Dadurch werden Anschlüsse eingespart. Es wird nicht auf die Notwendigkeit eingegangen, Daten störsicher zu übertragen, da es für die gezeigten Anwendungen, nämlich in einer relativ gut definierten Testumgebung, dazu keinen Bedarf gibt.

DE 198 19 265 C1 beschreibt ebenfalls eine Möglichkeit, Daten über ein Versorgungsspannungssignal an einen Baustein zu übertragen. Dazu wird jedoch das Versorgungssignal auf einen Bereich außerhalb eines Normalbetriebszustands gehoben, der im Applikationsfall nicht eintreten kann. Damit wird der Betrieb des Bausteins im Wesentlichen auf die Konfiguration des Bausteins eingeschränkt. Genaue Performanceanalysen, beispielsweise durch Auslesen von Analog-Digital-Wandler-Werten, sind aufgrund der veränderten Versorgungsspannungsbedingungen nur eingeschränkt möglich.

Bei den bekannten Verfahren wird ein Baustein in einen Konfigurationsmodus, in dem Konfigurationsdaten an den Baustein übertragen werden können, versetzt, indem der Versorgungsspannung spezielle Signale überlagert werden. Dies ist kritisch, da durch Störungen auf der Versorgungsspannung eine versehentliche Aktivierung eines solchen Konfigurationsmodus eintreten kann. Um eine solche versehentliche Aktivierung zu vermeiden, kann das Versorgungsspannungspotential auf einen Bereich außerhalb des Normalbetriebszustands gehoben werden.

Dies ist insbesondere für Sensorschaltungen mit einem analogen Ausgang kritisch, bei denen das analoge Ausgangssignal von der Versorgungsspannung der Schaltung abhängt. Durch eine Erhöhung der Versorgungsspannung würde also das analoge Ausgangssignal verfälscht werden.

Es ist die Aufgabe der vorliegenden Erfindung, eine Schaltung und ein Verfahren zur sicheren Bausteinkommunikation zu schaffen.

Diese Aufgabe wird durch eine Schaltung gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 18 gelöst.

Die vorliegende Erfindung schafft eine Schaltung mit folgenden Merkmalen:

einem Versorgungsspannungsanschluss zum Empfangen einer Versorgungsspannung der Schaltung, wobei der Versorgungsspannung ein Triggerimpuls überlagert ist;

einem Signalanschluss zum Ausgeben einer Ausgangssignalspannung der Schaltung, wobei der Ausgangssignalspannung ein Bit eines Datensignals überlagert ist;

einem Detektor zum Erkennen des Triggerimpulses und zum Bereitstellen eines Triggersignals, ansprechend auf den Triggerimpuls; und

einer Einstelleinrichtung, die ausgebildet ist, um ansprechend auf das Triggersignal das Bit aus der Ausgangssignalspannung zu extrahieren, um das Bit zu empfangen oder die Ausgangssignalspannung mit dem Bit des Datensignals zu überlagern, um das Bit auszugeben.

Ferner schafft die vorliegende Erfindung ein Verfahren, das folgende Schritte aufweist:

  • a) Empfangen einer Versorgungsspannung einer Schaltung über einen Versorgungsspannungsanschluss, wobei der Versorgungsspannung ein Triggerimpuls überlagert ist;
  • b) Ausgeben einer Ausgangssignalspannung der Schaltung über einen Signalanschluss der Schaltung, wobei der Ausgangssignalspannung ein Bit eines Datensignals überlagert ist;
  • c) Erkennen des Triggerimpulses und Bereitstellen eines Triggersignals ansprechend auf den Triggerimpuls; und
  • d) Extrahieren des Bits aus der Ausgangssignalspannung ansprechend auf das Triggersignal, um das Bit zu empfangen, oder Überlagern der Ausgangssignalspannung mit dem Bit, um das Bit auszugeben.

Die vorliegende Erfindung ermöglicht eine sichere Bausteinkommunikation auch dann, wenn bei einem Baustein aufgrund einer geringen Pinzahl keine Pins zur Verfügung stehen, die ausschließlich zur Bausteinkommunikation verwendet werden können. Dabei wird mit wenigen Signalanschlüssen eine Konfiguration, ein Test und eine Fehlersuche, also ein Debugging eines Bausteins ermöglicht. Gemäß dem erfindungsgemäßen Ansatz wird zur Bausteinkommunikation, neben einer Versorgungsspannungsleitung, zusätzlich noch eine zweite Leitung, beispielsweise eine Ausgangssignalleitung des Bausteins, genutzt. Dabei wird ein weiteres Signal zu Bausteinkommunikation über das anstehende Ausgangssignal der zweiten Leitung überschrieben. Bei dem überschreibaren Ausgangssignal der zweiten Leitung kann es sich um ein ratiometrisches Analogsignal handeln. Dabei hängt der Wert des Analogsignals, also beispielsweise die Ausgangsspannung, von der Höhe der Versorgungsspannung ab. Ferner kann eine sichere Aktivierung eines Konfigurationsmodus einer Schaltung gewährleistet werden, um den Baustein im Applikationsfall robust gegenüber äußeren Einflüssen zu machen. Insbesondere ermöglicht das zugrundeliegende Verfahren die Aktivierung des Konfigurations- und Testmodus in einer Weise, dass danach der Baustein in Bezug auf seine äußeren Anschlüsse unter nominalen Bedingungen bestehen bleibt. Dennoch wird sichergestellt, dass im Applikationsfall dieser spezielle Modus auch infolge von Störeinflüssen mit hoher Wahrscheinlichkeit ausgeschlossen wird.

Der erfindungsgemäße Ansatz kann auch für Bausteine mit lediglich drei Pins eingesetzt werden, wobei es sich bei den drei Pins um einen Versorgungspin, um einen Ausgangspin für ein analoges Ausgangssignal und einen Pin für ein gemischtes Bezugspotential bzw. einen Masseanschluss handelt.

Der erfindungsgemäße Ansatz ermöglicht es, die Betriebsparameter der Schaltung, insbesondere die Höhe der Versorgungsspannung, auch im Konfigurationsmodus, also in dem Modus, in dem eine Datenkommunikation stattfindet, unverändert aufrechtzuerhalten. Dies ermöglicht es, dass der Baustein auch im Konfigurationsmodus unter Normalbedingungen weiter betrieben werden kann und insbesondere dass ratiometrische analoge Ausgangssignal unverfälscht ausgegeben wird, soweit gerade kein Datum überschrieben wird. Der Kern der Erfindung besteht also auch darin, die Aktivierung des Konfigurationsmodus oder Testmodus durchzuführen, ohne die nominellen Betriebsparameter der Schaltung zu verändern. Dies erfolgt durch kurzzeitige Überlagerung von redundanten und/oder fehlerkorrigierenden Daten über die Ausgangsgrößen des Bausteins.

Indem sowohl auf der Versorgungsspannungsleitung als auch auf einer zweiten Leitung zusätzliche, überlagerte Signale übertragen werden, kann die Zuverlässigkeit der Kommunikation erhöht werden. Dies kann dadurch erreicht werden, dass eine Aktivierung eines speziellen Modus der Schaltung oder ein Datenempfangen bzw. Datenausgeben nur dann erfolgt, wenn die über beide Leitungen übertragenen Signale miteinander übereinstimmen. Wird als zweites Signal ein Ausgangssignal der Schaltung verwendet, so ergibt sich eine weitere Fehlersicherung dadurch, dass das zur Kommunikation übertragene Datum über eine vom Baustein getriebene Ausgangsspannung überschrieben werden muss. Die zur Überschreibung der getriebenen Ausgangsspannung erforderliche Leistung wird typischerweise nicht von Störeinflüssen erreicht. Dies trifft insbesondere dann zu, wenn ein ausreichend hoher Störabstand gewählt wird, d. h. wenn der digitale Pegel des überschreibenden Datums sehr nahe an der Versorgungsspannung bzw. an dem Massepotential liegt. Dasselbe gilt für die Wahl einer hohen Takterkennungsschwelle, wenn über die Versorgungsspannung ein Taktsignal übertragen wird. Wird der Versorgungsspannungsanschluss dazu genutzt, um einen Triggerimpuls auf der Versorgungsspannung zu überlagern, so hilft zur weiteren Fehlersicherung die Verwendung eines Pins mit einem ratiometrischen Ausgang als zweite Leitung. In diesem Fall führt ein Puls zur Erhöhung des ratiometrischen Ausgangssignals. Zur Datenübertragung muss diese Erhöhung auf der zweiten Leitung durch einen externen Treiber gegengesteuert werden.

Wird über die Versorgungsspannungsleitung ein Takt übertragen, so ist die Schaltung auch ohne internen Taktgeber funktionsfähig. Abgesehen von technologischen oder physikalischen Limits sind bei der Datenrate keine Einschränkungen gegeben. Zur weiteren Absicherung können zu übertragende Daten mit Rahmenbits und Sicherheitsbits abgesichert werden. Ferner ist ein Zugriff auch auf kaskadierte Bausteine mit gemeinsamer Versorgungsleitung möglich. Das beschriebene Verfahren zur Kommunikation mit einem Baustein ist nicht nur während oder direkt nach der Fertigung des Bausteins möglich, sondern auch in einer Applikationsschaltung. Zur Kommunikation mit dem Baustein kann ein einfaches und störsicheres Protokoll verwendet werden. Handelt es sich bei Störungen auf der Versorgungsleitung nur um Störungen mit einer Frequenz, so kann eine Unterdrückung in der Schaltung darauf eingestellt werden, wenn die Beeinflussung im Baustein minimiert werden muss.

Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:

1 eine schematische Darstellung einer Schaltung gemäß der vorliegenden Erfindung;

2 ein Diagramm zur Veranschaulichung einer Bausteinkommunikation gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;

3a und 3b Diagramme zur Veranschaulichung einer Bausteinkom- munikation gemäß weiteren Ausführungsbeispielen der vorliegenden Erfindung;

4 ein Blockschaltbild einer Schaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;

5 ein Blockschaltbild eine Schaltung gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;

6a bis 6c Übertragungsformate zur Bausteinkommunikation gemäß Ausführungsbeispielen der vorliegenden Erfindung; und

7 eine Beschreibung eines Parity-Generators zum Einsatz in einem Ausführungsbeispiel der vorliegenden Erfindung.

In der nachfolgenden Beschreibung der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Zeichnungen dargestellten und ähnlich wirkenden Elemente gleiche oder ähnliche Bezugszeichen verwendet, wobei eine wiederholte Beschreibung dieser Elemente weggelassen wird.

1 zeigt eine Schaltung 100 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die Schaltung 100 weist einen Detektor 102, eine Spannungsversorgung 104, eine Einstelleinrichtung 106 und eine Ausgabeeinrichtung 108 auf. Ferner weist die Schaltung 100 einen ersten Eingang zum Empfangen einer Versorgungsspannung VDD und einen zweiten Anschluss zum Ausgeben einer Ausgangssignalspannung VOUT auf. Auf der Versorgungsspannung VDD kann ein Triggerimpuls 112 überlagert sein. Auf der Ausgangssignalspannung VOUT kann ein Bit eines Datensignals überlagert sein, wobei es sich dabei um ein Bit 114a handeln kann, das von der Schaltung 100 empfangen wird, bzw. um ein Bit 114b handeln kann, das von der Schaltung 100 ausgegeben wird.

Der Detektor 102 sowie die Spannungsversorgung 104 sind ausgebildet, um die Versorgungsspannung VDD zu empfangen. Dazu sind sowohl der Detektor 102 als auch die Spannungsversorgung 104 mit dem ersten Spannungsanschluss zum Empfangen der Versorgungsspannung VDD verbunden. Die Spannungsversorgung 104 ist eine Einrichtung zum Versorgen der Schaltung 100 mit der Versorgungsspannung VDD. Der Detektor 102 ist ausgebildet, um einen Triggerimpuls 112 auf der Versorgungsspannung VDD zu erkennen. Als Folge eines erkannten Triggerimpulses 112 stellt der Detektor 102 ein Triggersignal 118 an die Einstelleinrichtung 106 bereit.

Sowohl die Ausgabeeinrichtung 108 als auch die Einstelleinrichtung 106 sind mit dem zweiten Signalanschluss zur Ausgabe der Ausgangssignalspannung VOUT verbunden. Die Ausgabeeinrichtung 108 ist ausgebildet, um ein analoges Ausgangssignal 116 der Schaltung in Form der Ausgangssignalspannung an den zweiten Signalanschluss bereitzustellen. Handelt es sich bei der Schaltung 100 um einen Sensor, so kann das analoge Ausgangssignal 116 beispielsweise einen Wert einer gemessenen physikalischen Größe darstellen. Die Einstelleinrichtung 106 ist über eine Koppeleinrichtung 120 mit dem analogen Ausgangssignal 116 verbunden. Dies ermöglicht es der Einstelleinrichtung 106, Bits 114a, 114b, die der Ausgangssignalspannung VOUT überlagert sind, zu empfangen bzw. zu senden. Bezogen auf das überlagerte Bit 114a, 114b ist der zweite Signalanschluss ein bidirektionaler Signalanschluss. Zum Empfangen des Bits 114a ist die Einstelleinrichtung 106 ausgebildet, um als Folge des Triggersignals 118 aus der Ausgangssignalspannung VOUT das zu empfangene Bit 114a zu extrahieren. Zum Ausgeben des Bits 114b ist die Einstelleinrichtung 106 ausgebildet, um das Bit 114b als Folge des Triggersignals 118 der Ausgangssignalspannung VOUT zu überlagern.

Die Schaltung 100 kann mit externen Einrichtungen verbunden sein. Beispielhaft ist in 1 eine externe Spannungsversorgung zur Bereitstellung der Versorgungsspannung VDD an die Schaltung 100 gezeigt. Ferner ist eine externe Empfangseinrichtung gezeigt, die ausgebildet ist, um die Ausgangssignalspannung VOUT zu empfangen und beispielsweise auszuwerten. Ferner ist in 1 eine externe Einstelleinrichtung gezeigt. Gemäß diesem Ausführungsbeispiel ist die externe Einstelleinrichtung ausgebildet, um den Triggerimpuls 112 bereitzustellen und der Versorgungsspannung VDD zu überlagern. Ferner ist die externe Einstelleinrichtung ausgebildet, um das von der Schaltung 100 zu empfangende Bit 114a bereitzustellen und der Ausgangssignalspannung VOUT zu überlagern. Ebenfalls ist die externe Einstelleinrichtung ausgebildet, um die Ausgangssignalspannung VOUT zu empfangen, um ein von der Schaltung 100 ausgegebenes Bit, das der Ausgangssignalspannung VOUT überlagert ist, auszuwerten.

Gemäß diesem Ausführungsbeispiel wird die Versorgungsspannung VDD durch den Triggerimpuls 112 für die Dauer des Triggerimpulses erhöht. Der Detektor 112 ist ausgebildet, um das Triggersignal 118 bereitzustellen, wenn die Versorgungsspannung VDD einen Triggerspannungswert erreicht oder überschreitet. Dazu kann der Detektor 102 eine Vergleichseinrichtung aufweisen, die die Versorgungsspannung VDD fortlaufend oder während einer vorbestimmten Zeitdauer mit dem Triggerspannungswert vergleicht. Alternativ könnte der Triggerimpuls 112 die Versorgungsspannung auch erniedrigen. Ist der Triggerimpuls 112 von kurzer Zeitdauer, so ist sein Einfluss auf den mittleren Wert der Versorgungsspannung VDD ohne Einfluss. Alternativ kann die Spannungsversorgung 104 auch ausgebildet sein, um den Triggerimpuls 112 auszufiltern.

Das Bit 114a, 114b kann einen ersten logischen Wert oder einen zweiten logischen Wert aufweisen. Durch die Überlagerung des Bits 114a, 114b auf die Ausgangssignalspannung VOUT weist die Ausgangssignalspannung VOUT während der Überlagerung mit einem Bit 114a, 114b einen oberen Datenspannungswert bzw. einen unteren Datenspannungswert auf. Der obere bzw. untere Datenspannungswert ist dem ersten logischen Wert bzw. dem zweiten logischen Wert, oder umgekehrt, zugeordnet. Zum Empfangen des Bits 114a ist die Einstelleinrichtung 106 daher ausgebildet, um die Ausgangssignalspannung VOUT auszuwerten und den ersten logischen Wert an die Schaltung 100 bereitzustellen, wenn die Ausgangssignalspannung VOUT den oberen Datenspannungswert aufweist oder überschreitet, und den zweiten logischen Wert an die Schaltung 100 bereitzustellen, wenn die Ausgangssignalspannung VOUT den unteren Datenspannungswert aufweist oder unterschreitet. Zum Ausgeben des Bits 114b ist die Einstelleinrichtung ausgebildet, um zur Ausgabe des ersten logischen Werts, den oberen Datenspannungswert auf die Ausgangssignalspannung VOUT einzuprägen und für die Ausgabe des zweiten logischen Werts auf die Ausgangssignal VOUT den unteren Datenspannungswert einzuprägen.

Bei der Koppeleinrichtung 120 kann es sich um einen einfachen Leitungsknoten oder um eine Modulationseinrichtung handeln. Während der Zeit, in der ein Bit 114a, 114b auf der Ausgangssignalspannung VOUT überlagert ist, treibt sowohl die Ausgabeeinrichtung 108 das analoge Ausgangssignal 116 auf die Ausgangssignalspannung VOUT als auch die Einstelleinrichtung 106 bzw. die externe Einstelleinrichtung, abhängig von dem logischen Wert des zu übertragenden Bits, den oberen Datenspannungswert oder den unteren Datenspannungswert auf die Ausgangssignalspannung VOUT.

Die Schaltung 100 kann einen Normalbetriebsmodus und einen Testmodus bzw. Konfigurationsmodus aufweisen. In dem Normalbetriebsmodus ist die Schaltung 100 ausgebildet, um das analoge Ausgangssignal 116 als Ausgangssignalspannung VOUT auszugeben. Im Test- oder Konfigurationsmodus ist die Schaltung 100 zusätzlich ausgebildet, um ein Bit 114a, 114b zu empfangen bzw. auszusenden. Ebenso ist die Schaltung 100 im Testmodus bzw. Konfigurationsmodus ausgebildet, um einen Triggerimpuls 112, der der Versorgungsspannung überlagert ist, zu empfangen. Im Normalbetriebsmodus kann die Schaltung 100 ausgebildet sein, um einen Triggerimpuls 112 auf der Versorgungsspannung zu empfangen. Dies kann erforderlich sein, wenn die Schaltung 100 von dem Normalbetriebsmodus in den Konfigurationsmodus bzw. Testmodus versetzt werden soll. Soll ein Übergang vom Normalbetriebsmodus in den Testmodus oder Konfigurationsmodus nicht stattfinden, so kann beispielsweise der Detektor 102 deaktiviert werden. Dadurch ist die Schaltung 100 nicht mehr in der Lage, einen Triggerimpuls 112 zu empfangen und somit auch nicht mehr in der Lage, ein Bit 114a, 114b zu empfangen bzw. auszugeben.

Die Deaktivierung kann nun generell und dauerhaft durch Programmierung erfolgen, als sogenanntes "Sperrbit" oder "Lockbit" am Ende des Test und Programmierzyklusses – sofern konfigurierbarer, nichtflüchtiger Speicher zur Verfügung steht, oder aufgrund eines Fehlersignals durch ein übergeordnetes Protokoll, wie es in den folgenden Erläuterungen noch beschrieben wird. Durch zweitere Maßnahme können im Störfall – nach einer fälschlich erkannten Kommunikation, die durch diese weiteren Fehlerschutzmechanismen erkannt wurde – weitere fälschliche Interfacezugriffe im Betrieb zuverlässig verhindert werden. Diese Sperre würde dann beispielsweise andauern, bis die gesamte Schaltung zum Beispiel durch Entfernen und Neuanlegen der Betriebsspannung vollständig neu gestartet wurde.

2 zeigt eine Bausteinkommunikation über die Versorgungsspannung VDD und die Ausgangssignalspannung VOUT gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Dazu sind der Versorgungsspannung VDD eine Mehrzahl von Triggerimpulsen 112a, 112b und der Ausgangssignalspannung VOUT eine Mehrzahl von Bits 114 überlagert. In 2 sind lediglich die ersten drei Triggerimpulse mit Bezugszeichen 112a, 112b und die ersten zwei Bits mit den Bezugszeichen 114 versehen.

In einer ersten Phase A befindet sich die Schaltung in einem normalen Betrieb. Das heißt, dass von der Ausgabeeinrichtung das analoge Ausgangssignal 116 als Ausgangssignalspannung VOUT ausgegeben wird. Durch den ersten Triggerimpuls 112a wird die folgende Datenübertragung angestoßen. Gemäß diesem Ausführungsbeispiel wird während des ersten Triggerimpulses 112a noch kein Bit übertragen. Alternativ kann die Datenübertragung auch gleichzeitig mit dem ersten Triggerimpuls 112a erfolgen. Als Folge des ersten Triggerimpulses 112a kann sich die Ausgangssignalspannung VOUT in einer zweiten Phase B in einem HI-Z-Zustand befinden. Diese Phase kann dadurch ausgelöst sein, dass die externe bzw. die interne Einstelleinrichtung beginnt, den oberen bzw. unteren Datenspannungswert zu treiben, um das zu übertragende Bit auf der Ausgangssignalspannung einzuprägen. In einer dritten Phase C erfolgt die Dateneingabe- bzw. Datenausgabeoperation. Dazu wird zu jedem Triggerimpuls 112b ein Bit 114 übertragen. Bei einem Triggerimpuls ist der Spannungsbereich 221 des Versorgungsspannungssignals VDD um ein &Dgr;VDD erhöht oder alternativ erniedrigt. Zur Übertragung der Bits steht auf der Ausgangssignalspannung VOUT der gesamte Spannungsbereich 222 zur Verfügung.

Nach der Übertragung der Bits 114 befindet sich die Ausgangssignalspannung VOUT in einer weiteren Phase D wiederum in einem HI-Z-Zustand, der dadurch ausgelöst sein kann, dass die interne bzw. externe Einstelleinrichtung das Einprägen des oberen bzw. unteren Datenspannungswerts auf die Ausgangssignalspannung VOUT beenden. In einer weiteren Phase E wird auf der Ausgangssignalspannung VOUT wieder das analoge Ausgangssignal 116 der Ausgabeeinrichtung ausgegeben.

In der Phase A kann sich die Schaltung im Normalbetriebsmodus befinden. Soll der Baustein in den Test- und/oder Konfigurationsmodus gebracht werden, ist es erforderlich, ein serielles Datenwort über die, vom Baustein getriebene, Ausgangsleitung VOUT zu schreiben. In 2 ist das serielle Datenwort als Folge von Bits 114 dargestellt. Das Schreiben des seriellen Datenworts erfolgt durch ein Anlegen eines Bits 114 des seriellen Datenworts, das je nach logischem Wert des Bits dem Massebezugswert oder der Versorgungsspannung VDD entspricht. Danach wird das Bit 114 durch einen Spannungspuls 112b auf der Versorgungsleitung VDD im Baustein in ein Schieberegister (nicht gezeigt in 2) übernommen.

Anschließend befindet sich die Schaltung im Konfigurationsmodus. Alternativ könnte es auch sein, dass sich die Schaltung in der Phase A bereits im Konfigurationsmodus befindet. In diesem Fall dient das übertragene Datenwort nicht dem Versetzen der Schaltung vom Normalbetriebsmodus in den Konfigurationsmodus, sondern zum Einlesen bzw. Auslesen von Daten in bzw. aus der Schaltung heraus. In Zeitabschnitten, in denen im Konfigurationsmodus keine Bits übertragen werden, wird das analoge Ausgangssignal 116 der Ausgabeeinrichtung als Ausgangssignalspannung VOUT ausgegeben. Handelt es sich bei der Schaltung um eine Sensorschaltung, so kann das Sensorausgangssignal also auch im Konfigurationsmodus weiter ausgewertet werden.

Gemäß diesem Ausführungsbeispiel wird ein Versorgungsspannungspin als Synchronisationsleitung, d. h. als Taktleitung, durch Spannungsmodulation verwendet und der Sensorausgang als bidirektionale Datenleitung mit vollem Signalhub für die zu übertragenden Daten verwendet.

Der Vorteil ist nun, dass die Versorgungsleitung VDD nunmehr zur Synchronisation der Daten verwendet wird, die physikalisch getrennt auf dem Ausgangsport VOUT transportiert werden. Wird die Ausgangsschaltung zusätzlich als Open-Drain ausgeführt, könnten mit einer zusätzlichen Identifikation auch noch die Ausgangspins miteinander verbunden werden und somit die Übertragung als Dreidrahtbus ausgeführt werden. Dazu wird aber auch ein digitaler Sensorausgang selbst benötigt. Weiter können beliebige Protokolle eingebettet werden.

Eine Aktivierung der Datenübertragung kann im einfachsten Fall über einen einzelnen Taktpuls 112a auf der Versorgungsleitung VDD stattfinden. Dieser kann zur Verbesserung der Störsicherheit mit einem höheren Signalhub durchgeführt werden oder durch eine bestimmte Anzahl von Pulsen oder durch Pulse mit definiertem Abstand ersetzt werden, um das Verhalten gegen versehentliche Aktivierung zu verbessern. Andere Varianten wären eine zusätzliche Absicherung beispielsweise durch einmaliges Pulsen beim Power-On oder durch Klemmen des Ausgangs auf ein Potential beim Power-On, um das Aktivieren nach der vorher beschriebenen Methode zu unterbinden.

Zur Datenübertragung kommt jedes Protokoll in Frage, bei dem der Takt separat von den seriellen bzw. bidirektionalen Daten übertragen wird, beispielsweise auch I2C oder SPI.

Gemäß einem Ausführungsbeispiel weist die Ansteuereinrichtung einen aktiven Modus zum Empfangen und Ausgeben von Bits 114 und einen inaktiven Modus, in dem die Ansteuereinrichtung deaktiviert ist, auf. Eine Aktivierung der Ansteuereinrichtung kann durch ein Aktivierungssignal (nicht gezeigt in den Figuren) geschehen, das der Detektor als Folge eines ersten Triggerimpulses 112a an die Ansteuereinrichtung bereitstellt.

Ansprechend auf weitere Triggerimpulse 112b stellt der Detektor das Triggersignal an die Ansteuereinrichtung bereit.

3a zeigt eine zeitliche Darstellung eines Hochfahrens der Schaltung, beispielsweise einer integrierten Schaltung im Nominalfall, d. h. wenn keine Daten übertragen werden.

Nach einem Einschalten der Schaltung steigt die Versorgungsspannung VDD von 0 Volt auf den Betriebsspannungswert 5 Volt an. Gemäß diesem Ausführungsbeispiel wird die Ausgangssignalspannung VOUT in einer ersten Phase zwischen 0,1 ms und 1 ms aktiv mit dem Wert der Versorgungsspannung VDD, in diesem Fall 5 Volt, von der Ausgabeeinrichtung getrieben. Während dieser ersten Phase kann der Baustein Initialisierungen gemäß geforderten Applikationsspezifikationen durchführen. Handelt es sich bei der Ausgabeeinrichtung um einen ratiometrischen Treiber, so gibt dieser als analoge Ausgangsspannung 100 der Versorgungsspannung aus.

Nach 1 ms beginnt eine Messphase, in der die Ausgabeeinrichtung nicht mehr die Versorgungsspannung ausgibt, sondern ein analoges Ausgangssignal, das einen auszugebenden Wert der Schaltung darstellt. Gemäß diesem Ausführungsbeispiel kann das analoge Ausgangssignal in einem Zeitraum zwischen 1 ms und 10 ms noch einen ungültigen Wert aufweisen, bevor es ab einer Zeitdauer von 10 ms nach dem Einschaltvorgang einen korrekten Wert anzeigt. 3b zeigt nun den in 3a gezeigten Einschaltvorgang, bei dem zusätzlich eine Datenübertragung stattfindet. In Perioden, in denen eine Datenübertragung stattfindet, sind lediglich schematisch einige der Triggerimpulse 112a, 112b auf der Versorgungsspannung VDD sowie einige Bits 114 auf der Ausgangssignalspannung gezeigt. Während der ersten Phase zwischen 0,1 ms und 1 ms erwartet die Schaltung, gesteuert mit einer eigenen Ablaufsteuerung, den Empfang eines Konfigurationsmodus-Wortes, während der Baustein eine Initialisierung gemäß einer geforderten Applikationsspezifikation durchführt. Das Konfigurationsmodus-Wort ist eine Abfolge aus einer Mehrzahl von Bits 114, das von der Einstelleinrichtung mit einem vorbestimmten Aktivierungswort verglichen wird und bei einer Übereinstimmung ein Versetzen der Schaltung in den Konfigurationsmodus bewirkt.

Gemäß einem Ausführungsbeispiel kann die Schaltung nur während der ersten Phase in den Konfigurationsmodus versetzt werden. Während der ersten Phase wird die Ausgangssignalspannung von der Ausgabeeinrichtung auf den Betriebsspannungswert, in diesem Fall 5 Volt, getrieben. Um das Konfigurationsmodus-Wort auf der Ausgangssignalspannung VOUT zu übertragen, muss ein externer Treiber den hohen Betriebsspannungswert überschreiben, um ein Bit zu übertragen, das einem niedrigen Datenspannungswert entspricht. Da hierzu eine hohe Leistung erforderlich ist, ist eine fehlerhafte Aktivierung des Konfigurationsmodus aufgrund von Störimpulsen auf der Ausgangssignalspannung nahezu ausgeschlossen.

Gemäß diesem Ausführungsbeispiel muss ein Triggerimpuls 112a, 112b einen Spannungswert von 7 V überschreiten, um vom Detektor als Triggerimpuls erkannt zu werden. Um auszuschließen, dass die Schaltung nach der ersten Phase in den Konfigurationsmodus versetzt wird, kann eine eigene Ablaufsteuerung in der Schaltung eine Aktivierungszeit 330 setzen, nach deren Ablauf der Detektor von einer Deaktivierungseinrichtung (nicht gezeigt in den Figuren) der Schaltung deaktiviert wird, so dass der Detektor keine weiteren Triggerimpulse 112a, 112b erkennen kann bzw. kein Triggersignal bereitstellt. In einem solchen Fall würde die in 3b gezeigte Aktivierungszeit 330 bei 1 ms enden. Befindet sich die Schaltung bei Ablauf der Aktivierungszeit 330 jedoch bereits im Konfigurationsmodus, so wird der Detektor nicht deaktiviert, da die folgenden Triggerimpulse 112a, 112b nicht zum Versetzen der Schaltung in den Konfigurationsmodus, sondern zur Datenübertragung im Konfigurationsmodus genutzt werden.

Wird der Wartemodus 330 einer solchen parallelen Ablaufsteuerung nach einer festgelegten Zeit beendet, so wird ein späteres Aktivieren des Testmodus gänzlich unterbunden. Wird der Wartemodus nicht beendet, so ist eine Versetzung der Schaltung in den Testmodus jederzeit möglich.

In dem in 3b gezeigten Ausführungsbeispiel wurde die Schaltung während der ersten Phase in den Testmodus versetzt.

Beispielsweise kann der Wartemodus nach Ablauf von 20 ms nach dem Einschaltvorgang beendet werden.

In der zweiten Phase erfolgt nun eine Datenübertragung. Dazu wird die Ausgangssignalspannung VOUT zur Übertragung eines ersten logischen Werts eines Bits auf die hohe Datenübertragungsspannung, in diesem Fall 5 V, und zur Übertragung eines Bits mit einem zweiten logischen Zustand auf die niedrige Datenübertragungsspannung, in diesem Fall 0 V, getrieben. Handelt es sich bei der Ausgabeeinrichtung um einen ratiometrischen Treiber, der von der Versorgungsspannung der Schaltung abhängt, so kann bei der Ausgabe eines Bits durch die interne Einstelleinrichtung der Effekt auftreten, dass die obere Datenübertragungsspannung nicht der allgemeinen Betriebsspannung von 5 V entspricht, sondern der erhöhten Spannung des Triggerimpulses von in diesem Fall 7 V. Dadurch kann die Fehleranfälligkeit bei der Ausgabe von Bits durch die Schaltung weiter reduziert werden, da die obere Datenübertragungsspannung erhöht ist.

Bei eine weiteren Kommunikation kann das Überschreiben des Ausgangswerts gegebenenfalls deaktiviert werden, sofern ein vorangegangenes Kommandowort vorab als gültig erachtet wurde. Dies kann eventuell die Übertragungsgeschwindigkeit erhöhen, wenn dies erforderlich ist. In diesem Fall ist aber die Absicherung mit gängigen Verfahren wie Parity-Absicherung und Rahmenbits ausreichend. Im Fehlerfall wird der Modus ebenso verlassen und der Applikationsmodus wiederhergestellt. Auch hier kann gegebenenfalls eine Wartezeit definiert werden, nach der der Baustein ebenso automatisch diesen Modus wieder verlässt, wenn kein weiteres Wort oder auch nur ein Triggerimpuls gesendet wurde.

Gemäß einem Ausführungsbeispiel können die übertragenen Bits ein Sicherheitsbit, beispielsweise ein Parity-Bit aufweisen. In diesem Fall kann die Einstelleinrichtung ausgebildet sein, um das empfangene Sicherheitsbit zu überprüfen und abhängig von der Überprüfung ein Fehlersignal bereitzustellen. Als Folge dieses Fehlersignals kann die Einstelleinrichtung beispielsweise ausgebildet sein, um die Schaltung vom Konfigurationsmodus in den Normalbetriebsmodus zurückzuversetzen oder aber auch ein Versetzen der Schaltung in den Konfigurationsmodus zu verhindern. Ferner kann die Einstelleinrichtung ausgebildet sein, um die Schaltung vom Konfigurationsmodus in den Normalbetriebsmodus zurückzuversetzen, wenn innerhalb einer vordefinierten Wartezeit nach einem Triggersignal kein weiteres Triggersignal von dem Detektor bereitgestellt wird.

4 zeigt ein Blockschaltbild eine Schaltung 100 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Die Schaltung 100 weist eine Detektoreinrichtung 102 mit einem Komparator, einem Spikefilter und einen Flankendetektor auf. Ferner weist die Schaltung 100 eine Einstelleinrichtung 106 mit einer Steuerlogik, einem Schieberegister und einem Ausgangstreiber auf. Ferner weist die Schaltung einen ersten Signalanschluss zum Empfangen der Versorgungsspannung, einen zweiten Signalanschluss zum Ausgeben der Ausgangssignalspannung und einen dritten Signalanschluss zum Empfangen eines Massepotentials GND auf. Die Versorgungsspannung VDD wird sowohl einem Spannungsregler des gesamten Schaltkreises als auch der Detektorschaltung 102, zusammen mit den Triggerimpulsen, die einen Eingangstakt darstellen, zugeführt. Der zweite Signalanschluss zum Ausgeben der Ausgangssignalspannung VOUT ist sowohl mit einem Ausgang der Sensorschaltung, die das analoge Ausgangssignal 116 bereitstellt, als auch mit der Einstelleinrichtung 106 verbunden.

Der Komparator ist ausgebildet zum Vergleichen der Versorgungsspannung mittels Referenz zur Detektierung von VDD und VDD + &Dgr;V, das einem Triggerimpuls entspricht. Zusätzlich kann der Komparator mit Hysterese ausgeführt werden, also einen Schmitt-Trigger darstellen. Der Spikefilter ist ausgebildet, um unerwünschte Pulse, die eine Maximalfrequenz übersteigen, sogenannte Spikes, zu entfernen. Dieser Block kann entfallen, wenn die Versorgungsspannungsänderung bei einem Triggerimpuls ausreichend groß ist und somit eine ausreichende Störsicherheit gegeben ist. Dieser Filter kann analog oder digital ausgeführt werden. Gängig ist ein Schieberegister, das parallel die eingeschobenen Bits mit Voting vergleicht, also einen Mehrheitsbeschluss durchführt. Der Flankendetektor liefert Pulse in der Breite des Systemtakts, die eine erkannte steigende Flanke oder fallende Flanke eines Triggerimpulses an die Steuerlogik weitergibt. Solche Pulse entsprechen dem Triggersignal 118.

Die Steuerlogik der Einstelleinrichtung 106 übernimmt ein Deaktivieren des Ausgangs der Sensorschaltung und des Ausgangstreibers, das Aktivieren des Schieberegisters bzw. ein Angeben der Gültigkeit eines empfangenen Datenworts entsprechend des verwendeten Protokolls. Das Schieberegister führt eine Seriell-Parallel-Umwandlung der Sende-/Empfangsdaten durch. Der Ausgangstreiber ist ein deaktivierbarer Treiber, gegebenenfalls mit Open-Drain oder Open-Kollektorstufe zur seriellen Ausgabe von Daten.

Gemäß einem Ausführungsbeispiel weist die Schaltung 100 eine Speichereinrichtung in Form des in 4 gezeigten Schieberegisters oder in Form eines weiteren Speichers, in den über ein paralleles Kommando-/Datenwort Daten von dem Schieberegister eingelesen bzw. in das Schieberegister geschrieben werden, auf. Im Konfigurationsmodus ist die Einstelleinrichtung 106 ausgebildet, um einen logischen Wert eines empfangenen Bits in die Speichereinrichtung zu schreiben oder einen logischen Wert eines in der Speichereinrichtung gespeicherten Bits auszulesen und als Bit 114b auszugeben.

Bei dem Ausgangstreiber der Einstelleinrichtung 106 kann es sich um einen Push-Pull-Treiber handeln.

Bei dem Ausgang der Sensorschaltung, also der Ausgabeeinrichtung der Schaltung, kann es sich um einen Operationsverstärker mit ratiometrischem Verhalten, vergleichbar mit einem Potentiometer, handeln, der ein ratiometrisches Analogsignal ausgibt. Beispielsweise kann es sich dabei um eine Rail-to-Rail-Ausgangsverstärker handeln. Bei einem ratiometrischen Ausgang ist die Ausgangsspannung um so höher, je höher die Bezugsspannung, in diesem Fall die Betriebsspannung VDD, ist. Das ratiometrische Ausgangssignal kann in diesem Fall einen Spannungswert annehmen, der sich innerhalb einer durch zwei Punkte definierten Spanne, in diesem Fall 0 V, und VDD befindet.

5 zeigt ein Blockschaltbild einer Schaltung 100 gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung. Im Gegensatz zu dem in 4 gezeigten Ausführungsbeispiel weist die Schaltung 100 keinen internen Taktgenerator zum Bereitstellen eines Takts auf. Gemäß diesem Ausführungsbeispiel wird der Takt für das System aus den Triggerimpulsen abgeleitet, die der Versorgungsspannung VDD überlagert sind. Benötigt die Schaltung 100 auch während des Normalbetriebsmodus einen Takt, so sind der Versorgungsspannung fortlaufend Triggerimpulse überlagert. Ist es dagegen ausreichend, dass die Schaltung 100 nur im Konfigurationsmodus oder nur zur Datenübertragung einen Takt erhält, so ist es ausreichend, der Versorgungsspannung VDD nur während dieser speziellen Phasen Taktimpulse zu überlagern.

Statt dem in 4 gezeigten Schieberegister kann auch eine komplexere Schaltung (nicht gezeigt in den Figuren) und ein komplexeres Protokoll verwendet werden.

Ein komplexeres Protokoll erhöht die Fehlersicherheit der Übertragung. Beispielsweise kann das zu übertragende serielle Datum intern mit Rahmenbits oder freien Bits, bei denen beispielsweise das erste und letzte Bit immer eine „1" darstellt, durch Parity-Bits und ähnliche gängige Verfahren abgesichert werden. Eine weitere Fehlersicherung ist gegeben, wenn nur ein kleiner, definierter Satz an möglichen Kommandocodes gültige Mode-Aktivierungswörter darstellt. Werden beispielsweise Worte mit einer Bitlänge von 21 Bit verwendet, so bestehen m = 221 Möglichkeiten, also ungefähr 2,1 Millionen Möglichkeiten für mögliche Aktivierungswörter. Gemäß einem Ausführungsbeispiel sind aber beispielsweise nur n = 10 Worte gültige Aktivierungskommandos bzw. gültige Befehle. Damit ist die Wahrscheinlichkeit, einen Modus fälschlicherweise zu aktivieren, n/m = 10/2.100.000 = < 5 ppm. Diese geringe Wahrscheinlichkeit wird nur durch die Definition redundanter Worte erreicht. Damit ist hier eine kleine Anzahl von Möglichkeiten und eine große Wortbreite vorteilhaft.

Die 6a6c zeigen mögliche Rahmen, sogenannte Frames, die ein 16-Bit-Wort enthalten.

6a zeigt einen Command-Frame, also beispielsweise einen Rahmen, der einen Befehl enthält, der die Schaltung in den Konfigurationsmodus versetzt.

6b zeigt einen Input-Data-Frame, der verwendet wird, um Datenbits an die Schaltung zu übertragen.

6c zeigt ein allgemeines Format eines Output-Data-Frames, der zur Ausgabe von Daten verwendet werden kann. Dieser Rahmen kann synchron oder asynchron ausgesendet werden. Demgegenüber kann der Rahmen zum Empfangen von Daten nur synchron ausgesendet werden.

Ein Datenrahmen enthält ein 16-Bit-Datenwort. Demgegenüber enthält ein Befehlsrahmen einen Befehl und optional ein Adresswort.

Gemäß diesem Ausführungsbeispiel besteht ein Rahmen immer aus 21 Bits. Ein Rahmen beginnt und endet immer mit einer „1", einem sogenannten Rahmenbit. Das niederwertigste Bit LSB eines zu übertragenden Rahmens wird als erstes eingelesen. Das niederwertigste Bit eines Ergebnisrahmens wird als erstes ausgegeben. Wenn die Schaltung, also beispielsweise der IC, gesperrt ist, d. h. sich im Normalbetriebsmodus befindet, muss ein asynchroner Befehl innerhalb von 20 ms nach einem Einschalten der Spannungsversorgung an die Schaltung gesendet werden, um ein Auslesen interner Schaltungsparameter oder Speicherwerte zu ermöglichen. Andernfalls ist die Schaltung voll in ihrem Anwendungsmodus und die Schnittstelle zur Kommunikation ist deaktiviert. Der gesamte Rahmen, einschließlich der Rahmenbits, ist mit Parity-Bits für gerade Positionen und ungerade Positionen geschützt. Die Zeitspanne zwischen zwei aufeinander folgende Rahmen muss geringer als eine erlaubte Wortstockperiode sein.

Jede Abweichung von den oben genannten Zuständen deaktiviert die Schnittstelle. Die Schaltung fällt zurück in ihren Anwendungsmodus. Dies ist ein Schutzmechanismus, um in der Feldanwendung jeden anderen Modus als den normalen Betriebsmodus zu verhindern.

Die Parity-Bits PE/PO für Kommando und Datenübertragung werden wie folgt berechnet. Das höchstwertigste Bit wird als Bit20 und das niederwertigste Bit als Bit0 bezeichnet. Dazwischenliegende Bits werden entsprechend nummeriert. Das PE (Bit17) und das PO (Bit18) werden so gesetzt, dass die folgenden Bedingungen erfüllt sind:

Bit0 XOR Bit2 XOR Bit4 XOR ... XOR Bit20 = 0

Bit1 XOR Bit3 XOR Bit3 XOR ... XOR Bit19 = 0.

Somit ist die Anzahl von „1" an geraden Positionen, einschließlich des PE-Bits, gleich und die Anzahl der „1" in ungeraden Positionen, einschließlich des PO-Bits, gleich.

Die PE/PO-Bits für einen gegebenen Datenblock kann folgendermaßen berechnet werden, wobei der Datenblock so organisiert wird, dass D0 das niederwertigste Bit und D15 das höchstwertigste Bit darstellt. Für einen Befehl wird der Datenblock dargestellt als „CMD + 0 × 80 + ADDR·256"

PE = DATA(0) xor DATA(2) xor ... xor DATA(14) xor 1 für einen Kommandorahmen

PE = DATA(0) xor DATA(2) xor ... xor DATA(14) für einen Datenrahmen

PO = DATA(1) xor DATA(3) xor ... xor DATA(15) für jeden beliebigen Rahmen

Alternativ können beliebige andere Protokolle und Rahmenformate verwendet werden.

7 zeigt einen möglichen Parity-Generator, wie er in einer programmierbaren Hardware realisiert sein kann.

Der erfindungsgemäße Ansatz bietet einen Mechanismus zur Übertragung von sensorinternen Digitaldaten für Test und/oder Kalibrierung oder zur Konfiguration eines Parameterspeichers von Sensoren mit Hilfe von nur drei Anschlüssen. Dabei erfolgt eine Verwendung einer Versorgungsspannungsmodulation zur Übertragung eines Bittakts. Eine Übertragung der Daten erfolgt in seriellem Format unter Ausnutzung eines beliebig großen Signalhubs, dies bietet eine hohe Störunterdrückung. Eine Aktivierung der Datenübertragung erfolgt mittels einem Initialisierungspuls oder Pulsen zur Umschaltung des Sensors vom Operationsmodus in den Daten-I/O-Modus. Eine Rückschaltung erfolgt automatisch am Ende des Protokolls oder gegebenenfalls nach einer Zeitüberschreitung. Eine Verbindung mit einem beliebigen Übertragungsprotokoll, welches auf der separaten Taktübertragung plus seriellen bidirektionalen Datenübertragung basiert, ist möglich.

Die Verwendung des erfindungsgemäßen Mechanismus ermöglicht beispielsweise bei einem linearen Hall-Sensor ein Auslesen von Temperatur- und Flussdichte ADC und ein Beschreiben des Ausgangsdigital-Analog-Wandlers. Weiterhin kann ein Parameterspeicher (EEPROM) eines Bausteins programmiert werden. Überdies kann der erfindungsgemäße Ansatz auch für ein Scan-Path-Testing eingesetzt werden.


Anspruch[de]
Schaltung (100) mit folgenden Merkmalen:

einem Versorgungsspannungsanschluss zum Empfangen einer Versorgungsspannung (VDD) der Schaltung, wobei der Versorgungsspannung zur Übertragung eines Bittaktes eine Mehrzahl von Triggerimpulen (112) überlagert sind;

einem Signalanschluss zum Ausgeben einer Ausgangssignalspannung (VOUT) der Schaltung, wobei der Ausgangssignalspannung eine Mehrzahl von Bits (114, 114a, 114b) eines Datensignals überlagert sind;

einem Detektor (102) zum Erkennen der Triggerimpulse und zum Bereitstellen eines Triggersignals (118), jeweils ansprechend auf einen erkannten Triggerimpuls; und

einer Einstelleinrichtung (106), die ausgebildet ist, um jeweils ansprechend auf eines der Triggersignale ein Bit des Datensignals aus der Ausgangssignalspannung zu extrahieren, um das Bit des Datensignals zu empfangen oder die Ausgangssignalspannung mit einem Bit des Datensignals zu überlagern, um das Bit auszugeben.
Schaltung gemäß Anspruch 1, ferner mit

einer Ausgabeeinrichtung, die ausgebildet ist, um ein analoges Ausgangssignal (116) der Schaltung in Form der Ausgangssignalspannung an dem Signalanschluss bereitzustellen; und

einer Koppeleinrichtung (120), die ausgebildet ist, um die Einstelleinrichtung (106) mit dem analogen Ausgangssignal (116) zu koppeln.
Schaltung gemäß einem der vorhergehenden Ansprüche, wobei

die Versorgungsspannung (VDD) durch einen der Triggerimpulse (112) erhöht ist, und

der Detektor (102) ausgebildet ist, um das Triggersignal (118) bereitzustellen, wenn die Versorgungsspannung einen Triggerspannungswert überschreitet.
Schaltung gemäß einem der vorhergehenden Ansprüche, wobei die Einstelleinrichtung (106) zum Empfangen des Bits (114a) ausgebildet ist, um einen ersten logischen Wert an die Schaltung (100) bereitzustellen, wenn die Ausgangssignalspannung (VOUT) einen oberen Datenspannungswert aufweist oder überschreitet, und einen zweiten logischen Wert bereitzustellen, wenn die Ausgangssignalspannung einen unteren Datenspannungswert aufweist oder unterschreitet. Schaltung gemäß einem der vorhergehenden Ansprüche, wobei die Einstelleinrichtung (106) zum Ausgeben des Bits (114b) ausgebildet ist, um auf die Ausgangssignalspannung (VOUT) den oberen Datenspannungswert einzuprägen, wenn ein auszugebendes Bit den ersten logischen Wert aufweist, und auf die Ausgangssignalspannung den unteren Datenspannungswert einzuprägen, wenn das Bit den zweiten logischen Wert aufweist. Schaltung gemäß einem der vorhergehenden Ansprüche,

wobei die Ansteuereinrichtung einen aktiven Modus zum Empfangen und Ausgeben der Bits (114) und einen inaktiven Modus, in dem die Ansteuereinrichtung deaktiviert ist, aufweist, und

wobei der Detektor ferner ausgebildet ist, um ansprechend auf einen ersten Triggerimpuls (112a) ein Aktivierungssignal an die Einstelleinrichtung (106), zum Versetzen der Einstelleinrichtung in den aktiven Modus, bereitzustellen und ansprechend auf einen weiteren Triggerimpuls (112b) das Triggersignal (118) bereitzustellen.
Schaltung gemäß einem der Ansprüche 2 bis 6, wobei die Ausgabeeinrichtung (108) ausgebildet ist, um für eine vordefinierte Einschaltzeitdauer einen Versorgungsspannungswert als Ausgangssignalspannung (VOUT) auszugeben, sobald die Versorgungsspannung (VDD) den Versorgungsspannungswert aufweist, und wobei der Detektor (102) ausgebildet ist, um die Triggerimpulse (112) während der Einschaltdauer zu detektieren. Schaltung gemäß einem der vorangegangenen Ansprüche, wobei die Schaltung (100) einen Normalbetriebsmodus und einen Konfigurationsmodus aufweist, und wobei die Einstelleinrichtung (106) ausgebildet ist, um empfangene Bits (114a) mit einem vorbestimmten Aktivierungswort zu vergleichen und die Schaltung abhängig von dem Vergleich in den Konfigurationsmodus zu versetzen. Schaltung gemäß Anspruch 8, wobei die Schaltung eine Speichereinrichtung aufweist, und wobei die Einstelleinrichtung (106) ausgebildet ist, um im Konfigurationsmodus einen logischen Wert eines empfangenen Bits in die Speichereinrichtung zu schreiben oder einen logischen Wert eines in der Speichereinrichtung gespeicherten Bits auszulesen und als Bit (114b) auszugeben. Schaltung gemäß einem der Ansprüche 1 bis 9, wobei die Mehrzahl von Bits (114) ein Sicherheitsbit aufweist, und wobei die Einstelleinrichtung (106) ausgebildet ist, um ein empfangenes Sicherheitsbit zu überprüfen und abhängig von der Überprüfung ein Fehlersignal bereitzustellen. Schaltung gemäß Anspruch 10, wobei die Einstelleinrichtung (106) ausgebildet ist, um die Schaltung (100) ansprechend auf das Fehlersignal in den Normalbetriebsmodus zu versetzen. Schaltung gemäß einem der Ansprüche 8 bis 11, wobei die Einstelleinrichtung (106) ausgebildet ist, um die Schaltung (100) in den Normalbetriebsmodus zu versetzen, wenn innerhalb einer vordefinierten Wartezeit nach einem Triggersignal kein weiteres Triggersignal von dem Detektor (102) bereitgestellt wird. Schaltung gemäß einem der Ansprüche 8 bis 12, wobei die Schaltung (100) eine Deaktivierungseinrichtung aufweist, die ausgebildet ist, um den Detektor (102) zu deaktivieren, wenn sich die Schaltung (100) nach einer vordefinierten Aktivierungszeit (330) noch im Normalbetriebsmodus befindet. Schaltung gemäß einem der Ansprüche 2 bis 13, wobei die Ausgabeeinrichtung (108) ein Rail-to-Rail-Ausgangsverstärker mit ratiometrischem Verhalten ist, und das analoge Ausgangssignal (116) ein ratiometrisches Analogsignal ist. Schaltung gemäß einem der vorhergehenden Ansprüche, wobei die Einstelleinrichtung (106) einen Push-Pull-Treiber zum Überlagern des Bits auf der Ausgangssignalspannung aufweist. Schaltung gemäß einem der Ansprüche 2 bis 15, wobei die Schaltung (100) eine Sensorschaltung zum Erfassen einer Messgröße ist, und wobei das analoge Ausgangssignal (116) der erfassten Messgröße entspricht. Schaltung gemäß einem der vorhergehenden Ansprüche, wobei die Schaltung (100) nur noch einen weiteren Eingang zum Empfangen eines Massesignals (GND) aufweist. Verfahren, das folgende Schritte aufweist:

a) Empfangen einer Versorgungsspannung einer Schaltung über einen Versorgungsspannungsanschluss, wobei der Versorgungsspannung zur Übertragung eines Bittaktes eine Mehrzahl von Triggerimpulsen überlagert sind;

b) Ausgeben einer Ausqangssignalspannung (VOUT) der Schaltung über einen Signalanschluss der Schaltung, wobei der Ausgangssignalspannung eine Mehrzahl von Bits (114) eines Datensignals überlagert sind;

c) Erkennen der Triggerimpulse und Bereitstellen eines Triggersignals (118) jeweils ansprechend auf einen erkannten Triggerimpuls; und

d) Extrahieren eines Bits des Datensignals aus der Ausgangssignalspannung jeweils ansprechend auf eines der Triggersignale, um das Bit zu empfangen, oder Überlagern der Ausgangssignalspannung mit einem Bit des Datensignals, um das Bit auszugeben.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com