PatentDe  


Dokumentenidentifikation DE102005042710B4 26.04.2007
Titel Vorrichtung und Verfahren zur spektralen Formung eines Referenztaktsignals
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Wiesbauer, Andreas, Pörtschach, AT;
Hernandez, Luis, Madrid, ES
Vertreter PAe Reinhard, Skuhra, Weise & Partner GbR, 80801 München
DE-Anmeldedatum 09.09.2005
DE-Aktenzeichen 102005042710
Offenlegungstag 22.03.2007
Veröffentlichungstag der Patenterteilung 26.04.2007
Veröffentlichungstag im Patentblatt 26.04.2007
IPC-Hauptklasse H03K 5/04(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H03M 1/10(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Die Erfindung betrifft eine Vorrichtung und ein Verfahren zur spektralen Formung eines Referenztaktsignals für einen Wandler, insbesondere für einen Digital-Analog-Wandler, der in der Rückkoppelschleife eines Sigma-Delta-Modulators vorgesehen ist.

Die DE 103 27 621 A1 beschreibt eine Schaltungsanordnung und ein Verfahren zur Reduzierung eines Anpassungsfehlers in einem Sigma-Delta-Modulator, welcher eine Vorrichtung aufweist, die die Empfindlichkeit des Wandlers gegenüber Taktsignaljitter reduziert.

Die JP 2001/311 755 A beschreibt eine Vorrichtung zur Erfassung eines Signaljitters, wobei die Vorrichtung einen Phasendetektor und einen Pulsweitenmodulator aufweist.

Taktsignaljitter stellen eine Fehlerquelle bei Wandlern, insbesondere bei getakteten Digital-Analog-Wandlern dar. Digital-Analog-Wandler können unter Anderem auch in Rückkoppelschleifen von Sigma-Delta-Analog-Digital-Wandlern eingesetzt werden.

1 zeigt ein Blockschaltbild eines Sigma-Delta-Analog-Digital-Wandlers nach dem Stand der Technik. Der Analog-Digital-Umsetzer ADC (Analogue-to-Digital Converter) wandelt ein analoges Eingangssignal in digitale Daten bzw. in einen digitalen Datenstrom um. Diese Daten werden anschließend weiterverarbeitet bzw. gespeichert. Der Analog-Digital-Wandler quantisiert das kontinuierliche analoge Eingangssignal sowohl in der Zeit als auch in der Amplitude. Das digitale Ausgangssignal ist nach der Wandlung treppenförmig. Bei einem Sigma-Delta-Analog-Digital-Wandler, wie er in 1 dargestellt ist, wird das analoge Eingangssignal X(t) einem Subtrahierer zugeführt, der ein analoges Rückkoppelsignal subtrahiert, welches von einem Digital-Analog-Wandler DAC erzeugt wird. Das Differenzsignal wird durch einen Integrator integriert und anschließend durch einen Komparator mit einem Schwellenwert verglichen. Das digitale Ausgangssignal des Komparators wird an den Digital-Analog-Wandler DAC zurückgeführt, der einen digitalen Ausgangswert zu einer analogen Spannung wandelt, die mittels des Subtrahierers von dem Eingangssignal subtrahiert wird. Ein dem Sigma-Delta-Analog-Digital-Wandler nachgeschaltetes digitales Filter wandelt den seriellen und hochfrequenten Bitstrom in digitale Werte um, welche den Analog-Wert am Eingang des Sigma-Delta-Analog-Digital-Wandlers mit einer niedrigeren Rate aber mit einer sehr hoher Auflösung wiedergeben. Der Komparator und der Digital-Analog-Wandler DAC werden durch ein Referenztaktsignal getaktet. Der im Rückkoppelzweig eingesetzte Digital-Analog-Wandler ist herkömmlicherweise ein stromgesteuerter Digital-Analog-Wandler.

Ein Nachteil von Sigma-Delta-Analog-Digital-Wandlern nach dem Stand der Technik besteht darin, dass sie besonders empfindlich gegenüber Taktsignaljittern sind. Bei zeitlichen Schwankungen des Referenztaktsignals, welches den Digital-Analog-Wandler DAC taktet, führt dieser Taktsignaljitter zur Einkopplung von Rauschen in das Rückkoppelsignal. Das durch den Taktsignaljitter hervorgerufene Rauschen wird durch die leichten Energieänderungen bzw. Änderungen der Fläche der durch den stromgesteuerten Digital-Analog-Wandler DAC generierten Impulse bewirkt. Dem gegenüber beruhen Digital-Analog-Wandler in Switched-Capacitor Technik auf dem Transfer von Ladungen Q zwischen den Kondensatoren, wobei die Ladung nahezu unabhängig von geringen Variationen des Taktsignals ist. Allerdings haben Digital-Analog-Wandler, welche in der Switched-Capacitor Technik ausgeführt sind, den Nachteil, dass sie relativ langsam sind, da die Umladevorgänge relativ lange dauern. Stromgesteuerte Digital-Analog-Wandler, die Stromimpulse erzeugen, deren Amplitude proportional zu einem Digitalwert sind, arbeiten zwar relativ schnell, sind jedoch sensitiv gegenüber Taktsignaljittern.

2 zeigt ein allgemeines Blockschaltbild eines herkömmlichen Digital-Analog-Wandlers DAC, der durch ein Referenztaktsignal CIKref getaktet wird. Der Digital-Analog-Wandler DAC erhält von einer Datenquelle, welche ebenfalls durch das Referenztaktsignal getaktet wird, ein digitales Eingangssignal und wandelt dieses in eine analoges Ausgangssignal um. Das Ausgangssignal des Digital-Analog-Wandlers DAC ist eine Folge von Rechteckimpulsen, die mit dem digitalen Eingangswert gewichtet sind und die eine vorbestimmte Zeitperiode TS aufweisen. Falls das Referenztaktsignal einen Taktsignaljitter aufweist, weicht die Dauer der Taktimpulse von dem idealen Zeitpunkt TS ab, wie dies in 3 dargestellt ist. Die Zeitpunkte, an denen sich das Ausgangssignal des stromgesteuerten Digital-Analog-Wandlers DAC ändert, können wie folgt definiert werden: t = nTS + &bgr;[n] wobei &bgr;[n] den periodisch auftretenden Jitter darstellt. Der periodisch auftretende Jitter bildet ein zufälliges Rauschsignal mit einer konstanten Varianz, welche bei der Erzeugung des Referenztaktsignals CIKref beispielsweise durch einen PLL (Phase Lock Loop)-Schaltkreis generiert wird. Das Fehlersignal zwischen dem idealen Ausgangssignal des Digital-Analog-Wandlers DAC und dem tatsächlichen Ausgangssignal ergibt sich wie folgt:

Das Fehlersignal ist in 3B dargestellt. Die Fläche eines Fehlerimpulses innerhalb eines Abtastintervalls ergibt sich wie folgt: s[n] = &bgr;[n]·(y[n] – y[n – 1])

Berechnet man das Integral des Fehlersignals als die Summe der Fehlersignalimpulsflächen und tastet dieses für die Zeitpunkte T = n·TS ab, ergibt sich folgendes integriertes Fehlersignal q[n]:

Die integrierte Fehlersignalsequenz q[n] kann wie folgt ausgedrückt werden: q[n] = s[n] + q[n – 1]

Durch Z-Transformation ergibt sich: S(z) = (1 – z–1)·Q(z)

Das in 3B dargestellte Fehlersignal stellt den durch den Taktsignaljitter hervorgerufenen Fehler dar.

Es ist die Aufgabe der vorliegenden Erfindung, die durch Taktsignaljitter hervorgerufenen Fehler bei der Wandlung zu minimieren.

Diese Aufgabe wird erfindungsgemäß durch eine Vorrichtung mit den im Patentanspruch 1 angegebenen Merkmalen und durch ein Verfahren mit den im Patentanspruch 13 angegebenen Schritten gelöst.

Die Erfindung schafft eine Vorrichtung zur spektralen Formung eines Referenztaktsignals für einen Wandler mit

einer Erfassungsschaltung zur Erfassung eines Taktsignaljitters des Referenztaktsignals; und mit

einer Modulationsschaltung zur Modulation der Impulsweiten der Taktimpulse des Referenztaktsignals in Abhängigkeit von dem durch die Erfassungsschaltung erfassten Taktsignaljitter.

Durch die erfindungsgemäße Vorrichtung wird das Taktsignal. derart modifiziert, dass die Wandlungsfehler in einen Frequenzbereich verschoben werden, in dem keine Daten übertragen werden. Die Reinheit des Taktsignal wird durch eine Erfassungsschaltung erfasst bzw. gemessen und diese Information wird anschließend dazu benutzt, eine variable Zeitverzögerung einzustellen. Die variable Zeitverzögerung wird derart eingestellt, dass das Rauschen und die Verzerrung, die durch den Taktsignaljitter hervorgerufen werden, im Frequenzbereich geformt werden. Im Übertragungsfrequenzbereich, d. h. üblicherweise in einem niedrigen Frequenzbereich, wird das Rauschen reduziert während in einem anderen Frequenzbereich, üblicherweise einem höheren Frequenzbereich, das Rauschen verstärkt wird.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung weist die Vorrichtung einen Referenztaktsignalgenerator zur Erzeugung des Referenztaktsignals auf.

Ein Vorteil der erfindungsgemäßen Vorrichtung besteht darin, dass aufgrund der spektralen Formung des Referenztaktsignals relativ ungenaue Referenztaktsignalgeneratoren eingesetzt werden können. Dadurch kann der technische Aufwand zur Implementierung der Referenztaktsignalgeneratoren vermindert werden.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung weist die Erfassungsschaltung zur Erfassung des Taktsignalsjitters des Referenztaktsignals

einen durch das Referenztaktsignal getakteten Switched-Capacitor Referenz-Digital-Analog-Wandler auf, der durch ein digitales Eingangssignal des Wandlers zur Erzeugung eines ersten Stromes angesteuert wird,

einen durch das Referenztaktsignal getakteten stromgesteuerten Digital-Analog-Wandler, der durch das invertierte digitale-Eingangssignal zur Erzeugung eines zweiten Stromes angesteuert wird; und

einen Stromknoten, der den ersten Strom von dem zweiten Strom zur Erzeugung eines Differenzstromes subtrahiert.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung weist die Erfassungsschaltung zur Erfassung des Taktsignaljitters des Referenztaktsignals ferner einen Stromintegrator zur Integration des Differenzstromes auf.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung enthält der Stromintegrator einen Operationsverstärker mit einem invertierenden Eingang, der mit dem Stromknoten verbunden ist,

mit einem nicht invertierenden Eingang, der an einem Referenzpotenzial anliegt, und mit

einem Ausgang, der über einen Kondensator an den invertierenden Eingang rückgekoppelt ist.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung weist die Erfassungsschaltung ferner eine durch das Referenztaktsignal getaktete Abtastschaltung zum Abtasten des integrierten Differenzstromes auf.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung weist die Modulationsschaltung eine Schaltung zur Ermittlung einer Differenz zweier aufeinander folgender Datenwerte des digitalen Eingangssignals auf.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung weist die Modulationsschaltung einen Multiplizierer auf, der den abgetasteten Summenstrom mit der ermittelten Differenz zur Erzeugung eines Steuersignals multipliziert.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung weist die Modulationsschaltung einen Pulsweitenmodulator auf, der die Impulsweiten der Taktimpulse des Referenztaktsignals in Abhängigkeit von dem erzeugten Steuersignal zur Erzeugung des spektral geformten Taktsignals für den Wandler moduliert.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung weist die Modulationsschaltung einen durch das Referenztaktsignal getakteten Ringoszillator zur Erzeugung eins Oszillatorsignals und einen Multiplexer auf, der abgegriffene Signalphasen des Oszillatorsignals in Abhängigkeit von dem Steuersignal zur Erzeugung des spektral geformten Taktsignals für den Wandler durchschaltet.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung ist der Wandler ein stromgesteuerter Digital-Analog-Wandler.

Bei einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung ist der Digital-Analog-Wandler in einem Continuous-Time-Sigma-Delta-Modulator enthalten.

Die Erfindung schafft ferner ein Verfahren zur spektralen Formung eines Referenztaktsignals für einen Wandler mit den folgenden Schritten:

Erfassung eines Taktsignaljitters eines Referenztaktsignals; und

Modulation der Pulsweiten der Taktimpulse des Referenztaktsignals in Abhängigkeit von dem erfassten Taktsignaljitter.

Im Weiteren werden bevorzugte Ausführungsformen der erfindungsgemäßen Vorrichtungen zur spektralen Formung eines Referenztaktsignals sowie des erfindungsgemäßen Verfahrens zur spektralen Formung eines Referenztaktsignals unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben.

Es zeigen:

1 einen Sigma-Delta-Analog-Digital-Wandler nach dem Stand der Technik;

2 eine Schaltungsanordnung mit einem Digital-Analog-Wandler nach dem Stand der Technik;

3 Schaltkreisdiagramme zur Erläuterung der der Erfindung zugrunde liegenden Problematik;

4 eine Schaltungsanordnung mit einer erfindungsgemäßen Vorrichtung zur spektralen Formung eines Referenztaktsignals;

5 ein Blockschaltbild zur Darstellung einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung zur spektralen Formung eines Referenztaktsignals;

6 ein Blockschaltbild der in der erfindungsgemäßen Vorrichtung enthaltenen Taktjitter-Erfassungsschaltung;

7 ein Schaltkreisdiagramm zu einer bevorzugten Ausführungsform der in 6 dargestellten Taktjitter-Erfassungsschaltung;

8 Signalzeitdiagramme zur Erläuterung der Funktionsweise der in den 6, 7 dargestellten Taktjitter-Erfassungsschaltung;

9 ein Blockschaltbild einer bevorzugten Ausführungsform der in der erfindungsgemäßen Vorrichtung enthaltenen Modulationsschaltung;

10 ein Blockschaltbild der in der Modulationsschaltung enthaltenen Differenzermittlungsschaltung;

11 ein Blockschaltbild eines Sigma-Delta-Analog-Digital-Wandlers, bei dem die erfindungsgemäße Schaltung zur spektralen Formung eingesetzt wird;

12 ein Diagramm des Signalrauschabstands SNR eines Sigma-Delta-Modulators mit und ohne Einsatz der erfindungsgemäßen Vorrichtung zur spektralen Formung des Referenztaktsignals.

Wie man aus 4 erkennen kann, wird die erfindungsgemäße Schaltung bzw. Vorrichtung 1 zur spektralen Formung zwischen einem Referenztaktgenerator 2 und einen Digital-Analog-Wandler 3 verschaltet. Der Referenztaktsignalgenerator 2 generiert ein Referenztaktsignal CLKref, welches einen Taktsignaljitter aufweist. Der Referenztaktsignalgenerator 2 ist ein beliebiger Taktsignalgenerator. Die erfindungsgemäße Vorrichtung 1 führt eine spektrale Formung des Referenztaktsignals CLKref durch und gibt eine entsprechend spektral geformtes Taktsignal CLK an einen Taktsignaleingang des Digital-Analog-Wandlers 3 ab. Der Digital-Analog-Wandler 3, der mit dem spektral geformten Referenztaktsignal getaktet wird, wandelt ein von einer Datenquelle 4 stammendes digitales Eingangssignal in ein analoges Ausgangssignal um, welches an eine beliebige Datensenke bzw. -last 5 abgegeben wird. Die Vorrichtung 1 erhält ein digitales Eingangssignal y. Die Vorrichtung 1 gibt das spektral geformte Referenztaktsignal über einen Ausgang 8 an den Digital-Analog-Wandler 3 ab.

5 zeigt ein Blockschaltbild einer bevorzugten Ausführungsform der erfindungsgemäßen Vorrichtung 1 zur spektralen Formung eines Referenztaktsignals. Die Vorrichtung 1 enthält eine Taktjitter-Erfassungsschaltung 9 des Taktsignaljitters und eine Modulationsschaltung 10, die in Abhängigkeit von dem durch die Erfassungsschaltung 9 erfassten Taktsignaljitter die Pulsweiten der Taktimpulse moduliert.

Eine bevorzugte Ausführungsform der Taktjitter-Erfassungsschaltung 9 ist in den 6, 7 dargestellt.

Eine bevorzugte Ausführungsform der Modulationsschaltung 10, ist in den 9, 10 dargestellt.

Die Taktjitter-Erfassungsschaltung 9 gibt einen abgetasteten integrierten Differenzstrom q[n] über eine Steuerleitung 11 an die Modulationsschaltung 10 ab, wobei der abgetastete integrierte Differenzstrom einen Taktsignaljitter des Referenztaktsignals anzeigt. Das von der Modulationsschaltung 10 spektral geformte Taktsignal CLK wird durch eine interne Taktsignalrückkoppelleitung 12 an die Taktjitter-Erfassungsschaltung 9 rückgekoppelt. Sowohl die Taktjitter-Erfassungsschaltung 9 als auch die Modulationsschaltung 10 erhalten das von der Datenquelle 4 abgegebenen digitale Eingangssignal y[n], welches an dem Dateneingang 7 der Vorrichtung 1 anliegt. Die Taktjitter-Erfassungsschaltung 9 erhält das digitale Datensignal über eine interne Datenleitung 13, die Modulationsschaltung 10 erhält das digitale Eingangssignal über eine interne Datenleitung 14.

6 zeigt ein Blockschaltbild der Taktjitter-Erfassungsschaltung 9, wie sie in 5 dargestellt ist. Die Taktjitter-Erfassungsschaltung 9 enthält zwei interne Digital-Analog-Wandler, nämlich einen Switched-Capacitor-Referenz-Digital-Analog-Wandler 15 und einen stromgesteuerten Digital-Analog-Wandler 16, die beide durch das von der Modulationsschaltung 10 abgegebenen Taktsignal CLK getaktet werden. Der in der Switched-Capacitor-Technik ausgeführte Referenz-Digital-Analog-Wandler 15 wandelt das digitale Eingangssignal in einen ersten Strom ISCDAC um.

Der stromgesteuerte Digital-Analog-Wandler 16 wandelt das invertierte digitale Eingangssignal in einen zweiten Strom IIDAC um. Ein Subtrahierer 17 subtrahiert den ersten Strom ISCDAC von dem zweiten Strom IIDAC und gibt den erzeugten Differenzstrom IDIFF an einen Stromintegrator 18 ab. Der Stromintegrator 18 integriert den Differenzstrom IDIFF, wobei der integrierte Differenzstrom anschließend durch einen Abtaster 19 abgetastet wird. Der abgetastete integrierte Differenzstrom q[n] zeigt den Taktsignaljitter des Taktsignals CLK an.

7 zeigt eine bevorzugte Ausführungsform der Taktjitter-Erfassungsschaltung 9.

Der Referenz-Digital-Analog-Wandler 15 enthält einen Schalter S1, der zwischen einer positiven Referenzspannung +VREF und einer negativen Referenzspannung –VREF in Abhängigkeit von dem digitalen Eingangssignal y[n] geschaltet wird. Ein Kondensator CDAC wird über Schalter S2A, S2B entweder an den Ausgang des Schalters 1 oder an Masse geschaltet. Über Schalter S3A, S3B wird der Kondensator CDAC innerhalb des Referenz-Digital-Analog-Wandlers 15 entweder an den Eingang des Integrators 18 oder an Masse geschaltet. Die Schalter S1, S2A, S2B, S3A, S3B werden im Takt des Taktsignals CLK geschaltet. In einer ersten Phase bzw. Ladephase sind die Schalter S2A, S3B geschlossen und der Kondensator wird CDAC in Abhängigkeit von dem digitalen Eingangssignal y entweder auf die positive Referenzspannung +VREF oder auf die negative Referenzspannung –VREF geladen. In einer zweiten Phase werden die Schalter S2A und S3B geöffnet und die Schalter S2B und S3A geschlossen. In dieser Phase wird die auf dem Kondensator CDAC geladene Ladung Q zu dem Integrator 18 transferiert. In jeder Taktphase wird eine Ladung Q, welche proportional zu dem Produkt aus der Referenzspannung VREF und dem digitalen Eingangswert y ist, zu dem Integrator 18 transferiert. Diese Ladung Q ist weitgehend unabhängig von einem Taktsignaljitter des Taktsignals CLK.

Der stromgesteuerte Digital-Analog-Wandler 16 enthält zwei Referenzstromquellen IREF sowie vier Schalter S4, S5, S6, S7, die in Abhängigkeit von dem digitalen Eingangssignal y geschaltet werden. In der ersten Taktsignalphase ist der Schalter S5 geschlossen, während der Schalter S7 offen ist. Auf diese Weise fließt ein positiver Referenzstrom zu dem Stromintegrator 18. In der zweiten Taktsignalphase ist der Schalter S5 offen und der Schalter S7 zu, so dass ein negativer Referenzstrom IREF zu dem Integrator 18 fließt. Die Schalter S4, S6 sind jeweils komplementär zu den Schaltern S5, S7 geschaltet und sind optional vorgesehen. In einem Ruhezustand des stromgesteuerten Digital-Analog-Wandlers 16 sind die beiden Schalter S5, S7 offen und die beiden Schalter S4, S6 beide geschlossen.

8 zeigt die durch den Referenz-Digital-Analog-Wandler 15 und durch den stromgesteuerten Digital-Analog-Wandler 16 erzeugten Stromsignale in Abhängigkeit von einer digitalen Eingangssignalsequenz yn. Wie man aus 8 erkennen kann, wirkt sich ein Jitter des Taktsignals CLK aufgrund der exponentiell abfallenden Stromflanken beim Referenz-Digital-Analog-Wandler 15 kaum aus, während der von dem stromgesteuerten Digital-Analog-Wandler 16 abgegebene Strom stark beeinflusst wird. Genauer gesagt wird die von dem Referenz-Digital-Analog-Wandler 15 transferierte Ladung Q durch einen Taktsignaljitter so gut wie nicht beeinflusst, während die von dem stromgesteuerten Digital-Analog-Wandler transferierte Ladung Q proportional zu dem aufgetretenen Taktsignaljitter ist. Ist der Taktsignaljitter Null, gibt der stromgesteuerte Digital-Analog-Wandler 16 die gleiche Ladung Q an den Integrator 18 ab, wie der Switched-Capacitor Referenz-Digital-Analog-Wandler 15. In diesem Falle ist der integrierte Referenzstrom Null, d. h. die von dem Abtaster 19 abgegebenen Abtastwerte q[n] weisen jeweils den Wert Null auf. Je größer der Taktsignaljitter des Taktsignals CLK ist, desto größer ist die Differenz zwischen den Ladungen Q, die von dem stromgesteuerten Digital-Analog-Wandler 16 und dem Referenz-Digital-Analog-Wandler 15 abgegeben werden, und desto größer sind die von dem Abtaster 19 abgegebenen Werte q[n].

Der Stromintegrator 18 weist bei der in 7 dargestellten bevorzugten Ausführungsform einen Operationsverstärker auf, dessen invertierender Eingang mit einem Stromknoten 17 verbunden ist. Der invertierende Eingang des Operationsverstärkers 18 liegt an einem Referenzpotenzial an. Der Ausgang des Operationsverstärkers ist über einen Kondensator Cint mit dem invertierenden Eingang verbunden.

9 zeigt eine bevorzugte Ausführungsform der Modulationsschaltung 10, die über die Leitung 11 die Signalfolge q[n] erhält, welche den aufgetretenen Taktsignaljitter angibt. Darüber hinaus erhält die Modulationsschaltung 10 über die Leitung 14 das digitale Eingangssignal y[n]. Eine Differenzermittlungsschaltung 20 ermittelt die Differenz zweier aufeinander folgender Datenwerte des digitalen Eingangssignals. Ein Multiplizierer 21 multipliziert den abgetasteten Differenzstrom q[n], welcher den Taktsignaljitter anzeigt, mit dem von der Differenzermittlungsschaltung 20 abgegebenen Differenzwert zur Erzeugung eines Steuersignals CRTL. Das Steuersignal CRTL steuert in der 9 dargestellten bevorzugten Ausführungsform den Pulsweitenmodulator 22 an. Die Impulsweiten der Taktimpulse des Referenztaktsignals CLKREF werden in Abhängigkeit von dem erzeugten Steuersignal CRTL zur Erzeugung des spektral geformten Taktsignals CLK für den Wandler 3 moduliert.

10 zeigt eine bevorzugte Ausführungsform der Differenzermittlungsschaltung 20 innerhalb der Modulationsschaltung 10. In einer bevorzugten Ausführungsform weist diese ein Verzögerungsglied, einen Subtrahierer und eine Vorzeichenermittlungsschaltung VZ auf. Es wird die Differenz zwischen zwei aufeinander folgenden Datenwerten des Datensignals y[n] ermittelt und anschließend dessen Vorzeichen bestimmt. Das ermittelte Vorzeichen kann entweder den Wert +1, den Wert –1 oder den Wert 0 einnehmen. Falls sich das Eingangsdatum y nicht geändert hat, ist die Differenz Null und das abgegebene Vorzeichen weist ebenfalls den Wert Null auf. In diesem Falle besteht kein Fehler durch Taktsignaljitter und der Multiplizierer 21 gibt als Steuersignal CRTL den Wert Null an den Pulsweitenmodulator 22 ab. In diesem Falle werden die Pulsweiten des Referenztaktsignals nicht verändert. Bei einem positiven Signalsprung gibt die Vorzeichenschaltung VZ einen positiven Wert +1 an den Multiplizierer 21 ab, der das ermittelte Vorzeichen mit dem Taktjitter-Anzeigesignal q[n] zu dem Steuersignal CRTL multipliziert, das an den Pulsweitenmodulator 22 abgegeben wird. In Abhängigkeit von der Höhe des erfassten Taktsignaljitters werden die Impulsweiten des Referenztaktsignals verlängert. Ist umgekehrt ein negativer Signalsprung aufgetreten, werden die Impulsweiten des Pulsweitenmodulators verkürzt.

Für das Taktsignaljitter-Anzeigesignal q[n] gilt q[n] = &bgr;[k]·(y[k] – y[k – 1] + q[n – 1], wobei &bgr;[n] ein durch den Taktsignaljitter hervorgerufenes Rauschsignal mit konstanter Varianz darstellt.

Sofern: sign(&bgr;[k]·(y[k] – y[k – 1]) = –sign(q[n – 1]) weist q[n] einen geringeren Absolutwert auf, als bei dem umgekehrten Vorzeichen. Das digitale Eingangssignal y[n] ist als digitales Eingangssignal nicht veränderbar, jedoch werden mittels des Pulsweitenmodulator die Taktimpulsweiten des Referenztaktsignals CIKref moduliert bzw. ihre Länge verändert. Auf diese Weise wird der Taktsignalfehler durch die Überlagerung zweier Fehlerkomponenten gebildet, wobei eine durch den zufälligen Taktsignaljitter hervorgerufen wird, und die andere Fehlerkomponente beeinflussbar ist.

Die extern induzierte Fehlerkomponente ist proportional zu q[n – 1]: &bgr;[n] = w[n] – K·q[n – 1]·sign[y[n] – y[n – 1]), wobei w[n] eine Zufallsvariable ist, welche die unbekannte Taktjitter-Komponente darstellt. Ist nur das Vorzeichen von q[n – 1] bekannt, lässt sich die Gleichung wie folgt darstellen: &bgr;[n] = w[n] – G·sign(q[n – 1]·sign[y[n] – y[n – 1]), wobei G eine Verstärkung darstellt, die drei Werte einnehmen kann, nämlich +G, –G oder 0.

Das Referenztaktsignal CIKref wird in Abhängigkeit von dem Steuersignal CRTL durch den Pulsweitenmodulator 22 spektral geformt. Bei einer bevorzugten Ausführungsform des Pulsweitenmodulators 22 enthält dieser einen durch das Referenztaktsignal getakteten Ring-Oszillator zur Erzeugung eines Oszillatorsignals. Ferner enthält der Pulsweitenmodulator 22 in dieser Ausführungsform einen Multiplexer, der abgegriffene Signalphasen des Oszillatorsignals in Abhängigkeit von dem Steuersignal CRTL zur Erzeugung des spektral geformten Taktsignals durchschaltet. Weist der aufgetretene Taktsignaljitter ein positives Vorzeichen auf, werden zeitlich verlängerte Taktimpulse abgegeben. Weist umgekehrt der Taktsignaljitter ein negatives Vorzeichen auf, werden verkürzte Taktimpulse an den Wandler abgegeben. Die erfindungsgemäße Vorrichtung 1 zur spektralen Formung eines Referenztaktsignals kann für beliebige Digital-Analog-Wandler DAC sowie für beliebige Signalgeneratoren eingesetzt werden. Die erfindungsgemäße Vorrichtung 1 zur spektralen Formung eines Referenztaktsignals eignet sich insbesondere für Digital-Analog-Wandler DAC, die innerhalb eines Sigma-Delta-Analog-Digital-Wandlers eingebaut sind.

11 zeigt den Einsatz der erfindungsgemäßen Vorrichtung 1 zur spektralen Formung eines Referenztaktsignals innerhalb eines Sigma-Delta-Analog-Digital-Wandlers. Der in 11 dargestellte Sigma-Delta-Analog-Digital-Wandler ist ein Continuous-Time-Sigma-Delta-Analog-Digital-Wandler zweiter Ordnung. Der Sigma-Delta-Analog-Digital-Wandler weist zwei Digital-Analog-Wandler DAC als Rückkopplung auf. Das Taktsignal CIK für die Digital-Analog-Wandler DAC werden von der erfindungsgemäßen Vorrichtung 1 geliefert. Diese erhält von dem Referenztaktsignalgenerator 2 ein Referenztaktsignal CIKref, welches üblicherweise mit Taktsignaljitter beaufschlagt ist. Taktsignaljitter wird erfasst bzw. gemessen und eine innerhalb der Schaltung 1 vorgesehene Modulationsschaltung moduliert die Impulsweiten der Taktimpulse des Referenztaktsignals CIKref in Abhängigkeit von dem erfassten Taktsignaljitter. Das spektral geformte Referenztaktsignal CLK taktet der Digital-Analog-Wandler DAC in den Rückkoppelzweigen des Sigma-Delta-Analog-Digital-Wandlers.

Die erfindungsgemäße Schaltung 1 zur spektralen Formung des Referenztaktsignals eignet sich sowohl für eine Einzel-Bit-Implementierung als auch für eine Mehr-Bit-Implementierung eines Sigma-Delta-Analog-Digital-Wandlers. Die erfindungsgemäße Schaltung 1 erlaubt den Einsatz von relativ ungenauen Referenztaktsignalgeneratoren 2, d. h. Taktgeneratoren, deren Taktsignal einen relativ großen Taktsignaljitter aufweisen. Es können daher auch Referenztaktsignalgeneratoren 2 mit einer relativ geringe schaltungstechnischen Komplexität eingesetzt werden. Diese benötigen bei der Integration relativ wenig Chipfläche und brauchen relativ wenig Energie.

12 zeigt den maximalen Signalrauschabstand SNR für den in 11 dargestellten Sigma-Delta-Analog-Digital-Wandler und einer Taktfrequenz von 250 MHz bei einer Überabtastrate R = 64. Die durchgezogene Linie zeigt das Verhalten des Sigma-Delta-Modulators ohne Verwendung der erfindungsgemäßen Schaltung 1 zur spektraler. Formung des Taktsignals. Die gepunktete Linie zeigt den Signalrauschabstand SNR bei Einsatz einer quantisierten Taktimpulsmodulation und die gestrichelte Linie zeigt den Signalrauschabstand bei Einsatz einer kontinuierlichen Taktimpulsmodulation. Der Signalrauschabstand SNR ist als eine Funktion der Taktjitter-Standardabweichung &tgr; dargestellt. Wie man aus 12 erkennen kann, erlaubt die quantisierte Taktimpulsmodulation durch die erfindungsgemäße Schaltung 1 einen erheblich größeren Taktsignaljitter, d. h. der Sigma-Delta-Analog-Digital-Wandler ist viel unempfindlicher gegenüber Taktsignaljitter des Referenztaktsignals CLKref. Bei kontinuierlicher Taktimpulsmodulation in Abhängigkeit des Taktsignaljitters ist die Unempfindlichkeit des Sigma-Delta-Analog-Digital-Wandlers gegenüber Taktsignaljitter des Referenztaktsignals noch größer.

1
Schaltung zur spektralen Formung des Referenztaktsignals
2
Referenztaktgenerator
3
Digital-Analog-Wandler
4
Datenquelle
5
Datensenke
6
Referenztaktsignaleingang
7
Dateneingang
8
Signalausgang
9
Taktjitter-Erfassungsschaltung
10
Modulationsschaltung
11
Leitung
12
Taktleitung
13
Leitung
14
Leitung
15
Referenz-Digital-Analog-Wandler
16
stromgesteuerter Digital-Analog-Wandler
17
Stromknoten
18
Integrator
19
Abtaster
20
Differenzermittlungsschaltung
21
Pulsweitenmodulator


Anspruch[de]
Vorrichtung zur spektralen Formung eines Referenztaktsignales für einen Wandler, mit:

(a) einer Erfassungsschaltung (9) zur Erfassung eines Taktsignaljitters des Referenztaktsignals; und mit

(b) einer Modulationsschaltung (10) zur Modulation der Impulsweiten der Taktimpulse des Referenztaktsignals in Abhängigkeit von dem durch die Erfassungsschaltung (9) erfassten Taktsignaijitter.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass ein Referenztaktsignalgenerator (2) zur Erzeugung des Referenztaktsignals (CLK) vorgesehen ist. Vorrichtung nach Anspruch 1,

dadurch gekennzeichnet,

dass die Erfassungsschaltung (9) zur Erfassung des Taktsignaljitters des Rerenztaktsignals (CLK)

einen durch das Referenztaktsignal getakteten Switched-Capacitor Referenz-Digital-Analog-Wandler (15), der durch ein digitales Eingangssignal des Wandlers zur Erzeugung eines ersten Stromes angesteuert wird;

einen durch das Referenztaktsignal (CLK) getakteten stromgesteuerten Digital-Analog-Wandler (16), der durch das invertierte digitale Eingangssignal zur Erzeugung eines zweiten Stromes angesteuert wird; und

einen Stromknoten (17) aufweist, der den ersten Strom von dem zweiten Strom zu einem Differenzstrom subtrahiert.
Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass die Erfassungsschaltung (9) zur Erfassung des Taktsignaljitters des Referenztaktsignals ferner einen Stromintegrator (18) zur Integration des Differenzstromes aufweist. Vorrichtung nach Anspruch 4,

dadurch gekennzeichnet,

dass der Stromintegrator (18) einen Operationsverstärker enthält,

mit einem invertierenden Eingang, der mit dem Stromknoten verbunden ist,

mit einem nicht invertierenden Eingang, der an einem Referenzpotenzial anliegt und

mit einem Ausgang, der über einen Kondensator an den invertierenden Eingang rückgekoppelt ist.
Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, dass die Erfassungsschaltung (9) ferner eine durch das Referenztaktsignal getaktete Abtastschaltung (19) zum Abtasten des integrierten Differenzstromes aufweist. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Modulationsschaltung (10) eine Schaltung (20) zur Ermittlung einer Differenz zweier aufeinanderfolgender Datenwerte des digitalen Eingangssignals aufweist. Vorrichtung nach Anspruch 6 und 7, dadurch gekennzeichnet, dass die Modulationsschaltung (10) einen Multiplizierer (21) aufweist, der den abgetasteten Differenzstrom mit der ermittelten Differenz zur Erzeugung eines Steuersignals multipliziert. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Modulationsschaltung (10) einen Pulsweitenmodulator (22) aufweist, der die Impulsweiten der Taktimpulse des Referenztaktsignals in Abhängigkeit von dem erzeugten Steuersignal zur Erzeugung des spektral geformten Taktsignals für den Wandler moduliert. Vorrichtung nach Anspruch 8,

dadurch gekennzeichnet,

dass die Modulationsschaltung (10) einen durch das Referenztaktsignal (CLK) getakteten Ringoszillator zur Erzeugung eines Oszillatorsignals und

einen Multiplexer aufweist, der abgegriffene Signalphasen des Oszillatorsignals in Abhängigkeit von dem Steuersignal zur Erzeugung des spektral geformten Taktsignals für den Wandler durchschaltet.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Wandler ein stromgesteuerter Digital-Analog-Wandler ist. Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, dass der Wandler in einem Continuous-Time-Sigma-Delta-Modulator enthalten ist. Verfahren zur spektralen Formung eines Referenztaktsignals für einen Wandler mit den folgenden Schritten:

(a) Erfassen eines Taktsignaljitters des Referenztaktsignals (CLK); und

(b) Modulation der Impulsweiten der Taktimpulse des Referenztaktsignals (CLK) in Abhängigkeit von dem erfassten Taktsignaljitter.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com