PatentDe  


Dokumentenidentifikation DE102005051084A1 26.04.2007
Titel Schaltungsanordnung zur Spannungsregelung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Draxelmayr, Dieter, Villach, AT
Vertreter PAe Reinhard, Skuhra, Weise & Partner GbR, 80801 München
DE-Anmeldedatum 25.10.2005
DE-Aktenzeichen 102005051084
Offenlegungstag 26.04.2007
Veröffentlichungstag im Patentblatt 26.04.2007
IPC-Hauptklasse H02M 3/07(2006.01)A, F, I, 20051025, B, H, DE
IPC-Nebenklasse G05F 1/56(2006.01)A, L, I, 20051025, B, H, DE   
Zusammenfassung Die Erfindung betrifft eine Schaltungsanordnung zur Spannungsregelung, mit einem Ausgang, an dem ein spannungsgeregeltes Ausgangspotenzial abgreifbar ist, mit einem lastseitig mit dem Ausgang verbundenen steuerbaren Ausgangstransistor, mit einer Fehlererkennungsschaltung, die bei einer Abweichung des Ausgangspotenzials oder eines davon abgeleiteten Potenzials von einem Sollwert ein Regelsignal bereitstellt, über welches ein Steueranschluss des Ausgangstransistors entsprechend der Abweichung auf- oder entladbar ist, mit einer Überwachungssteuerschaltung, die das Regelsignal überwacht und die im Falle, dass das Regelsignal außerhalb eines vorgegebenen Spannungsbereichs liegt, eine zusätzliche Auf- bzw. Entladung des Steueranschlusses so lange vornimmt, bis das Regelsignal wieder innerhalb des vorgegebenen Spannungsbereichs liegt.

Beschreibung[de]

Die Erfindung betrifft eine Schaltungsanordnung zur Spannungsregelung.

Für den Betrieb von elektrischen und mikroelektronischen Schaltungen werden Gleichspannungen benötigt, deren Spannungswert über den gesamten Bereich der auftretenden Netzspannungsschwankungen, Laststromschwankungen und Temperaturschwankungen eingehalten wird. Aus diesen Gründen ist eine Versorgungsspannung typischerweise nicht direkt als Betriebsspannung geeignet, sondern muss durch einen eigens dafür vorgesehenen, nachgeschalteten Spannungsregler stabilisiert und geglättet werden.

Spannungsregler gibt es – entsprechend der verschiedenen Applikationen – in einer Vielzahl unterschiedlicher Ausführungsformen und Varianten. Mit der zunehmenden Integration mikroelektronischer Schaltungen sowie mit der Tendenz, diese mikroelektronischen Schaltungen mit einer immer geringeren Spannungsversorgung zu betreiben, besteht zunehmend der Bedarf an Spannungsreglern mit einem sehr niedrigen Spannungsabfall. Solche Spannungsregler werden in der einschlägigen Literatur als so genannte „Low-drop"-Spannungsregler bezeichnet. Low-drop-Spannungsregler arbeiten auch dann richtig, wenn der Spannungsabfall zwischen der Versorgungsspannung und der geregelten Ausgangsspannung weniger als 1V beträgt und insbesondere einen Bruchteil eines Volts entspricht. Nachfolgend wird die vorliegende Erfindung sowie die ihr zugrunde liegende Problematik mit Bezug auf Low-drop-Spannungsregler beschrieben, ohne die Erfindung allerdings darauf zu beschränken.

Eine wesentliche Aufgabe solcher Low-drop-Spannungsregler besteht darin, für eine elektronische Schaltung bzw. eine entsprechende Last eine stabilisierte Versorgungsspannung bereitzustellen. In diesem Zusammenhang ist es wünschenswert, wenn der Low-drop-Spannungsregler eine möglichst gute Regelcharakteristik aufweist, so dass also die von ihm geregelte und am Ausgang bereitgestellte stabilisierte Ausgangsspannung so konstant wie möglich ist. Darüber hinaus sollte der Low-drop-Spannungsregler in der Lage sein, geringste Spannungsabfälle noch verlässlich zu regeln. Eine weitere Anforderung besteht darin, dass der Low-drop-Spannungsregler eingangsseitig einen möglichst großen Spannungsbereich für die Eingangsspannung bereitstellt und dass er insbesondere in der Lage ist, sowohl hohe wie auch niedrige Eingangsspannungen zu regeln. Wesentlich ist ferner, dass der Low-drop-Spannungsregler eine möglichst geringe Leistungsaufnahme im Betrieb und zudem eine möglichst geringe Verlustleistung aufweist.

1 der Zeichnung zeigt eine Schaltungsanordnung eines klassischen Low-drop-Spannungsreglers, der hier als Ausgangstransistor einen PMOS-Transistor 1 aufweist. Der PMOS-Transistor 1 ist mit seiner gesteuerten Strecke zwischen einem Versorgungsanschluss 2 mit einem Versorgungspotenzial VDD und einem Ausgang 3, an welchen ein geregeltes Ausgangspotenzial VOUT anliegt, angeordnet. Das Ausgangspotenzial VOUT wird über einen Rückkopplungspfad 8 einem Verstärker 4 zugeführt, der das Ausgangspotenzial VOUT mit einem Referenzpotenzial VREF vergleicht und abhängig von diesem Vergleich ausgangsseitig ein Steuerpotenzial zur Ansteuerung des PMOS-Transistors 1 erzeugt. Problematisch bei dieser Art der Spannungsregelung ist die geringe Stabilität der Regelschleife und eine verhältnismäßig große Ansprechzeit, was im Wesentlichen auf die Verwendung des PMOS-Transistors 1 zurückzuführen ist.

Es wäre daher wünschenswert, als Ausgangstransistor einen NMOS-Transistor zu verwenden, da dieses Bauteil aufgrund seiner intrinsischen Eigenschaften bereits eine sehr gute Regelcharakteristik aufweist. 2 zeigt einen Low-drop-Spannungsregler, der einen in Source-Folger-Schaltung geschalteten NMOS-Transistor 5 als Ausgangstransistor aufweist, der also in erster Näherung als konstante Spannungsquelle wirkt. Der Steueranschluss des NMOS-Transistors 5 muss dabei auf eine Spannung, die höher ist als das Versorgungspotenzial VDD, aufgeladen werden können. Dies kann auf einfache Weise durch eine Ladungspumpe 6 realisiert werden, die den Steueranschluss des NMOS-Transistors 5 auflädt. Ferner ist ein Entladetransistor 7 vorgesehen, der bei Bedarf den Steueranschluss des NMOS-Transistors 5 wieder entlädt und damit den NMOS-Transistor 5 ausschaltet. Der Entladetransistor 7 kann über ein von dem Ausgangspotenzial VOUT abgeleitetes Signal oder einem geeignet gewählten Steuersignal angesteuert werden. Ein solcher Low-drop-Spannungsregler ist in ähnlicher Form beispielsweise in der US 5,675,241 beschrieben.

Problematisch an dieser Art eines Low-drop-Spannungsreglers ist dessen Leistungsverbrauch. Die Energieeffizienz einer solchen Schaltungsanordnung ist relativ schlecht, da die Ladungspumpe 6 den NMOS-Transistor 7 bei dieser Art der Spannungsregelung mit einem permanenten Ladestrom versorgt, die dann durch den Entladetransistor 7 wieder abgebaut wird. Wird der NMOS-Transistor 7 nicht mit einem permanenten Ladestrom versorgt, dann ergibt sich zwar eine günstigere Energieeffizienz, allerdings geht dies auf Kosten einer signifikant schlechteren Regelcharakteristik.

3 zeigt einen weiterer Low-drop-Spannungsregler, wie er zum Beispiel in dem Europäischen Patent EP 0 846 996 B1 beschrieben ist. Der Spannungsregler weist hier zwei Regelstufen 10, 11 auf. Ein wesentlicher Bestandteil der ersten Regelstufe 10 ist eine Ladungspumpe 6, die ausgangsseitig den NMOS-Transistor 5 mit einem Ladestrom versorgt. Die Regelung dieser ersten Regelstufe 10 ist relativ langsam, ermöglicht aufgrund des relativ hohen Ladestroms allerdings eine hohe Verstärkung. Relativ schnelle Störungen werden mit der zweiten Regelstufe 11 ausgeregelt, die zwar eine sehr schnelle Regelung bereit stellt, allerdings eine relativ geringe Verstärkung aufweist. Bestandteil der zweiten Regelstufe 11 ist ein invertierender Verstärker 12, der das über einen Spannungsteiler 13 heruntergeteilte Ausgangspotenzial VOUT mit einem Referenzsignal VREF fortwährend vergleicht und ausgangsseitig abhängig von dem Vergleich ein Regelpotenzial VR bereitstellt. Über einen Kondensator 14 erfolgt dann eine Anpassung des Potenzials am Steueranschluss des NMOS-Transistors. Gleichzeitig wird dieses Regelpotenzial VR über einen Operationsverstärker 15 der Ladungspumpe 6 als Steuersignal zugeführt.

Problematisch an dieser Lösung ist allerdings, dass zwei Regelstufen 10, 11 zum Regeln des Ausgangspotenzials VOUT erforderlich sind, die miteinander verkoppelt sind und die sich somit in ihrem Wirken quasi gegenseitig behindern. Beispielsweise ist entweder die erste Regelschleife 10 dominant, wodurch deren Funktionsweise dann allerdings von der zweiten Regelschleife 11 behindert wird. Oder es sollen schnelle Spannungsänderungen ausgeregelt werden, so dass dann die zweite Regelschleife 11 dominant ist. Allerdings wird diese zweite Regelschleife 11 in ihrem Wirken dann von der ersten Regelschleife 10 behindert und umgekehrt.

Für die Stabilität der gesamten Spannungsregelung ist es daher erforderlich, einen mehr oder weniger hohen Schaltungsaufwand bereitzustellen, um sowohl die langsame Regelung mit hoher Verstärkung und gleichzeitig die schnelle Regelung mit geringer Verstärkung aufeinander abzustimmen. Dies ist bei vielen Anwendungen, insbesondere wenn es um ein hochdynamisches, d.h. sehr schnelles Ausregeln von sehr geringen Spannungsabfällen geht, außerordentlich schwierig. In der Realität führt das typischerweise zu einer relativ komplexen Schaltungsanordnung des Spannungsreglers, insbesondere was die Abstimmung der beiden Regelkreise 11, 12 zueinander angeht. Durch diesen schaltungstechnischen Zusatzaufwand wird diese Art eines Low-drop-Spannungsreglers allerdings mehr oder weniger kostenintensiv, was bei vielen Anwendungen den durch die zweistufige Regelung gewonnen Vorteil nicht rechtfertigt.

Ähnlich wie bei der Schaltungsanordnung in der 2 erfolgt auch bei der Schaltungsanordnung in der 3 eine permanente Aufladung des Steueranschlusses des NMOS-Transistors 5, da die Ladungspumpe 6 diesen Steueranschluss mit einem permanenten Ladestrom versorgt. Dies ist – ähnlich wie bei dem Ausführungsbeispiel in der 2 – nicht sehr Energie effizient.

Erschwerend kommt hinzu, dass es sich bei der Ladungspumpe 6 um eine geregelte Ladungspumpe handelt, die also in Abhängigkeit von deren Eingangsspannung eine variable Ausgangsspannung zur Verfügung stellt. Das Bereitstellen einer geregelten Ladungspumpe ist schaltungstechnisch relativ aufwändig und komplex und aus energetischen Gründen nicht sonderlich effizient.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, eine schaltungstechnisch einfachere und insbesondere eine möglichst effektive Low-drop-Spannungsregelung bereitzustellen.

Erfindungsgemäß wird diese Aufgabe durch eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 gelöst.

Demgemäß ist eine Schaltungsanordnung zur Spannungsregelung vorgesehen, mit einem Ausgang, an dem ein spannungsgeregeltes Ausgangspotenzial abgreifbar ist, mit einem lastseitig mit dem Ausgang verbundenen steuerbaren Ausgangstransistor, mit einer Fehlererkennungsschaltung, die bei einer Abweichung des Ausgangspotenzials oder eines davon abgeleiteten Potenzials von einem Sollwert ein Regelsignal bereitstellt, über welches ein Steueranschluss des Ausgangstransistor entsprechend der Abweichung auf- oder entladbar ist, mit einer Überwachungssteuerschaltung, die das Regelsignal überwacht und die im Falle, dass das Regelsignal außerhalb eines vorgegeben Spannungsbereichs liegt, eine zusätzliche Auf- bzw. Entladung des Steueranschlusses solange vornimmt, bis das Regelsignal wieder innerhalb des vorgegeben Spannungsbereichs liegt.

Die der vorliegenden Erfindung zugrunde liegende Idee besteht darin, bei einem Low-drop-Spannungsregler auf eine zweistufige Spannungsregelung zu verzichten, um die beiden Funktionalitäten einer sowohl schnellen als auch einer gleichermaßen effizienten, also mit einer ausreichend hohen Verstärkung ausgestatteten Regelung, bereitzustellen. Vielmehr sieht die vorliegende Erfindung vor, dass im Betrieb des Spannungsreglers im Allgemeinen lediglich eine einzige, so genannte Feinregelung der Spannung erforderlich ist, um den Steueranschluss des Ausgangstransistors entsprechend aufzusteuern und dadurch die Regelung vorzunehmen. Die Feinregelung wird dabei von einer eigens dafür vorgesehenen Fehlererkennungsschaltung durchgeführt. Die Regelung erfolgt auf der Basis des geregelten Ausgangspotenzials – oder eines beispielsweise mittels eines Spannungsteilers davon abgeleiteten Potenzials – im Vergleich zu einem Sollwert. Als Sollwert kann zum Beispiel ein geeignetes Referenzpotenzial, das vorzugsweise innerhalb eines vorgegebenen Spannungsbereichs liegt, oder ein von einer Bandgap-Überwachungsschaltung bereitgestelltes Steuerpotenzial verwendet werden. Dieser Spannungsbereich ist so ausgelegt, dass innerhalb dieses vorgegebenen Spannungsbereichs ausschließlich die Feinregelung aktiv ist und die Regelung übernimmt.

Für den Fall, dass demgegenüber eine leistungsstärkere Regelung erforderlich ist, da beispielsweise sehr hohe Über- oder Unterspannungen vorhanden sind, ist es erforderlich, zusätzlich oder alternativ eine weitere Möglichkeit der Einstellung des Steuerpotenzials des Ausgangstransistors vorzunehmen. In diesem Falle einer zu hohen oder zu niedrigen Spannung am Ausgang der Fehlererkennungsschaltung wird eine Arbeitspunktjustiereinrichtung, deren Arbeitsweise quasi mit einer Grobregelung vergleichbar aber nicht identisch ist, zugeschaltet, indem beispielsweise je nach Vorhandensein einer Unterspannung oder Überspannung eine Ladungspumpe bzw. eine Entladeschaltung als Bestandteil der Arbeitspunktjustiereinrichtung hinzugeschaltet wird. Diese lädt bzw. entlädt den Steueranschluss des Ausgangstransistors so lange, bis das von der Fehlererkennungsschaltung bereitgestellte Regelpotenzial wieder innerhalb eines vorgegebenen Spannungsbereiches liegt. Anschließend wird die Arbeitspunktjustiereinrichtung wieder deaktiviert, so dass dann ausschließlich die Feinregelung über die Fehlererkennungsschaltung aktiv ist.

Da dieser Fall einer zu hohen oder zu niedrigen Spannung relativ selten im Betrieb eines Spannungsreglers vorkommt, kann zum Einen die Ladungspumpe über weite Strecken deaktiviert bleiben, was aus Gründen einer verbesserten Energieeffizienz besonders vorteilhaft ist. Zum Anderen lassen sich vorteilhafterweise relativ einfache, klein dimensionierte Pull-up-Transistoren für die Ladungspumpe verwenden, die somit einen im Vergleich zu bisherigen Spannungsreglern und herkömmlichen Ladungspumpen relativ geringen Ladestrom bereitstellten Dies ist auch ausreichend, da der Fall des Aufladens des Steuerpotenzials des Ausgangstransistors relativ selten und meist nicht voller Höhe vorgenommen werden muss, was energetisch besonders vorteilhaft ist. Darüber hinaus lässt sich die Ladungspumpe wie auch die Entladeschaltung durch sehr einfache schaltungstechnische Elemente realisieren und zudem relativ klein dimensionieren.

Ein weiterer Vorteil des erfindungsgemäßen Spannungsreglers besteht darin, dass hier nicht zwei gegeneinander operierende Regelschleifen vorhanden sind, deren Regelungen quasi gegeneinander arbeiten und somit aufwändig aufeinander abgestimmt werden müssen, wie dies bei einigen der eingangs genannten bekannten Spannungsregler der Fall ist. Bei der vorliegenden Erfindung ist im Normalbetrieb lediglich eine einzige Regelung, nämlich die Feinregelung, aktiv. Lediglich in wenigen Fällen wird zusätzlich oder alternativ die Arbeitspunktjustiereinrichtung durch Hinzuschalten der Ladungspumpe bzw. der Entladeschaltung aktiviert, die aber lediglich für kurze Zeit aktiv ist. Anschließend wird diese wieder deaktiviert. Eine aufwändige Abstimmung dieser Arbeitspunktjustiereinrichtung ist nicht erforderlich. Der erfindungsgemäße Spannungsregler zeichnet sich daher auch durch eine schaltungstechnisch sehr einfache Topographie aus.

Erfindungswesentlich ist hier, dass die Ladungspumpe zum Aufladen des Steueranschlusses des Ausgangstransistors nur kurzfristig eingeschalten werden muss, nämlich dann, wenn die von dem Pegelumsetzer bereit gestellte Ladung nicht ausreicht. Dabei ist die Größe des zur Verfügung gestellten Ladestromes nicht wesentlich. Dies stellt eine wesentliche Verbesserung zu einem bekannten Spannungsregler, wie er in der eingangs genannten EP 846 996 B1 dargestellt ist, dar, bei der die Ladungspumpe Bestandteil einer kontinuierlich ausgebildeten zweistufigen Regelung ist.

Der besondere Vorteil bei dem erfindungsgemäßen Spannungsregler besteht auch darin, dass die Fehlererkennungsschaltung und somit die Regelstufe des Spannungsreglers in der Lage ist, eine Spannungsregelung auch bei starken Abweichungen (Ripple) der Versorgungsspannung durchzuführen, die sonst lediglich durch eine ausreichend starke Ladungspumpe geregelt wird.

Mittels der Fehlererkennungsschaltung sowie der Überwachungssteuerschaltung ist auf sehr einfache, jedoch nichtsdestotrotz sehr effektive Weise ein Regelungsmechanismus realisierbar, der ohne eine Unterbrechung der Regelung eine zeitkontinuierliche Regelung ermöglicht.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den weiteren Unteransprüchen in Zusammenschau mit den Figuren der Zeichnung.

In einer bevorzugten, jedoch nicht notwendigen Ausgestaltung ist der Ausgangstransistor als N-Kanal-MOSFET oder kurz NMOS-Transistor ausgebildet. Insbesondere bei Verwendung in einer Leistungselektronikschaltung ist es zudem vorteilhaft, einen Leistungs-MOSFET als Ausgangstransistor zu verwenden.

Typischerweise ist der Ausgangstransistor in einer Source-Folger-Schaltung ausgebildet, bei dem also dessen Drain-Anschluss mit einem ersten Versorgungsanschluss, an dem das erste Versorgungspotenzial anliegt, und dessen Source-Anschluss mit dem Ausgang verbunden sind.

In einer schaltungstechnisch sehr einfachen und effizienten Ausgestaltung ist die Fehlererkennungsschaltung im Falle eines NMOS-Ausgangstransistors als invertierender Verstärker ausgebildet. Dem Verstärker, der zum Beispiel ein Operationsverstärker sein kann, wird eingangsseitig das Ausgangspotenzial oder ein davon abgeleitetes Potenzial zugeführt, der dieses mit dem Sollwert oder einem Referenzpotenzial vergleicht. Abhängig von diesem Vergleich stellt der Verstärker ausgangsseitig ein entsprechend verstärktes Regelsignal, vorzugsweise ein Regelpotenzial, bereit, das für das Einstellen des Steuerpotenzials des Ausgangstransistors herangezogen werden kann.

In einer besonders bevorzugten Ausgestaltung ist ein Pegelumsetzer vorgesehen, der der Fehlererkennungsschaltung vorzugsweise nachgeschaltet ist. Der Pegelumsetzer setzt den Pegel des Regelsignals bzw. das Regelpotenzials der Fehlererkennungsschaltung in das Steuerpotenzial um, sodass das so gewonnene Steuerpotenzial um einen bestimmten Spannungsbetrag gegenüber dem Steuerpotenzial verschoben ist. In einer schaltungstechnisch besonders einfachen und daher bevorzugten Ausgestaltung ist der Pegelumsetzer als kapazitives Element, insbesondere als Kondensator, ausgebildet.

Eine weitere, besonders bevorzugte Ausgestaltung sieht eine steuerbare Auflade- und/oder Entladeschaltung als Bestandteil einer Arbeitspunktjustiereinrichtung vor, die dazu ausgelegt ist/sind, den Steueranschluss des Ausgangstransistors mit eine Ladestrom aufzuladen bzw. mit einem Entladestrom zu entladen. Vorzugsweise ist die steuerbare Aufladeschaltung als Ladungspumpe zur Bereitstellung des Ladestromes ausgebildet. Eine solche Ladungspumpe kann z. B. mit einfachen Pull-up-Transistoren ausgestattet sein. Ebenfalls bevorzugt kann die steuerbare Entladeschaltung eine Entladestromquelle und insbesondere einen steuerbaren MOSFET zur Bereitstellung des Entladestromes aufweisen.

In einer sehr vorteilhaften Ausgestaltung ist zumindest die steuerbare Aufladeschaltung und/oder die Entladeschaltungen steuerseitig mit der Überwachungssteuerschaltung gekoppelt. Die Überwachungssteuerschaltung stellt dabei zumindest ein Steuersignal bereit, mit welchem die Auflade- und/oder Entladeschaltung bei Bedarf aktivierbar bzw. auch wieder deaktivierbar ist/sind.

In einer alternativen Ausgestaltung weist Fehlererkennungsschaltung eine Bandgap-Überwachungsschaltung auf, die versorgungsseitig zwischen dem Ausgang und einem zweiten Versorgungsanschluss angeordnet ist, die eine von dem Ausgangspotenzial abhängige Bandgap-Spannung überwacht. Die Bandgap-Überwachungsschaltung stellt ausgangsseitig das Regelsignal bereit, wenn keine Bandgap-Spannung vorhanden ist. Sofern die Bandgap-Spannung vorhanden ist, erzeugt die Bandgap-Überwachungsschaltung kein Regelsignal, so dass in diesem Falle auch keine Feinregelung durchgeführt wird. In diesem Falle ist das Steuersignal zur Aufsteuerung des Ausgangstransistors ausreichend und muss nicht nachgeregelt werden.

In einer bevorzugten Ausgestaltung ist zwischen dem Ausgang des Ausgangstransistors und einem Eingang der Fehlererkennungsschaltung ein Spannungsteiler, vorzugsweise ein resistiver Spannungsteiler, vorgesehen, der das Ausgangspotenzial entsprechend seinem Teilverhältnis herunterteilt. Auf diese Weise ist bedarfsgemäß das der Fehlererkennungsschaltung eingangsseitig zugeführte, geregelte Ausgangspotenzial gezielt auf einen Wert, der auf das Referenzpotenzial abgestimmt ist, einstellbar.

Nachfolgend wird die vorliegende Erfindung anhand der in den schematischen Figuren der Zeichnung angegebenen Ausführungsbeispiele näher erläutert. Es zeigen dabei:

1 eine Schaltungsanordnung eines ersten Low-drop-Schaltreglers zur Erläuterung der allgemeinen Problematik;

2 eine Schaltungsanordnung eines zweiten Low-drop-Spannungsreglers zur Erläuterung der allgemeinen Problematik;

3 eine Schaltungsanordnung eines dritten Low-drop-Spannungsreglers, wie er aus der EP 0 846 996 B1 heraus bekannt ist;

4 ein allgemeines Blockschaltbild eines erfindungsgemäßen Low-drop-Spannungsreglers;

5 ein detailliertes Blockschaltbild eines ersten Ausführungsbeispiels eines erfindungsgemäßen Low-drop-Spannungsreglers;

6 ein schematisches Diagramm zur Veranschaulichung der Schwellen der Überwachungssteuerschaltung;

7 ein detailliertes Blockschaltbild eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Low-drop-Spannungsreglers;

8 ein Blockschaltbild eines dritten Ausführungsbeispiels eines erfindungsgemäßen Low-drop-Spannungsreglers.

In den Figuren der Zeichnungen sind gleiche und funktionsgleiche Elemente, Merkmale und Signale – sofern nichts Anderes ausgeführt ist – mit denselben Bezugszeichen versehen.

4 zeigt ein allgemeines Blockschaltbild eines erfindungsgemäßen Low-drop-Spannungsreglers, der nachfolgend lediglich kurz als Spannungsregler 20 bezeichnet wird. Der Spannungsregler ist in 4 mit Bezugszeichen 20 bezeichnet. Der Spannungsregler 20 weist einen Ausgangstransistor 21, der zum Beispiel als Leistungstransistor ausgebildet sein kann, auf. Erfindungsgemäß ist dieser Ausgangstransistor als NMOS-Transistor 21 ausgebildet und bildet den Regeltransistor zur Regelung eines Ausgangspotenzials VOUT. Der NMOS-Transistor 21 ist mit seiner gesteuerten Strecke zwischen einem ersten Versorgungsanschluss 22 und einem Ausgangsanschluss 23 angeordnet. Am ersten Versorgungsanschluss 22 liegt ein erstes Versorgungspotenzial, zum Beispiel ein positives Versorgungspotenzial VDD, an, wohingegen am Ausgangsanschluss 23 ein spannungsgeregeltes Ausgangssignal VOUT, welches von dem ersten Versorgungspotenzial VDD abgeleitet ist, abgreifbar ist. Der NMOS-Transistor 21 ist somit in Source-Folger-Schaltung geschaltet.

Der Spannungsregler 20 weist ferner eine Ladungspumpe 24 auf, die dazu ausgelegt ist, ausgangsseitig einen Ladestrom IL zum Aufladen eines Steueranschlusses G auf ein Steuerpotenzial VG des NMOS-Transistors 21 zu erzeugen. Ferner kann eine ebenfalls mit dem Steueranschluss G verbundene Entladeschaltung 25 vorgesehen sein, die bei Bedarf den Steueranschluss G über einen Entladestrom IE entlädt.

Erfindungsgemäß weist der Spannungsregler 20 eine Fehlererkennungsschaltung 26 auf. Die Fehlererkennungsschaltung 26 ist eingangsseitig mit dem Ausgangsanschluss 23 sowie mit einem Referenzeingang 27, an dem ein Referenzpotenzial VREF anliegt, verbunden. Ein Ausgangsknoten 28 der Fehlererkennungsschaltung 26 ist mit dem Steueranschluss G des NMOS-Transistors 21 verbunden.

Zwischen dem Ausgangsknoten 28 und dem Steueranschluss G ist ferner ein Pegelumsetzer 29 angeordnet. Häufig liegt das am Ausgangsknoten 28 anliegende Potenzial V1 deutlich unterhalb des ersten Versorgungspotenzials VDD, sodass das Potenzial V1 nicht zum Aufladen des Steueranschlusses G ausreicht. In diesem Fall verschiebt der Pegelumsetzer 29 das Potenzial V1 in entsprechender Weise. Dieses Potenzial ist somit geeignet, den NMOS-Transistor 21 einzuschalten.

Erfindungsgemäß ist zusätzlich zu der Fehlererkennungsschaltung 26 eine Überwachungsschaltung 30 vorgesehen. Die Überwachungsschaltung 30 ist eingangsseitig mit dem Ausgangsknoten 28 der Fehlererkennungsschaltung 26 verbunden. Ausgangsseitig steuert die Überwachungsschaltung 30 die Ladungspumpe 24 mit einem Steuersignal S1 und die Entladeschaltung mit einem Steuersignal S2 an.

Nachfolgend wird die Funktionsweise des erfindungsgemäßen Spannungsreglers 20 kurz erläutert.

Im Betrieb des Spannungsreglers 20 kann der Steueranschluss G bei aktivierter Ladungspumpe 24 mit einem Ladestrom IL so lange aufgeladen werden, bis der NMOS-Transistor 21 entsprechend in den leitenden Zustand gesteuert ist. Anschließend kann die Ladungspumpe 24 abgeschaltet werden. Im idealen Falle würde dann das Potenzial VG am Steueranschluss G des NMOS-Transistors 21 konstant bleiben, wodurch der NMOS-Transistor 21 eingeschaltet bleibt. Ohne weitere Regelung des Versorgungspotenzials VDD würde ein am Ausgangsanschluss 23 anliegendes Ausgangspotenzial VOUT einem ungeregelten Versorgungspotenzial VDD entsprechen. Um nun ein spannungsgeregeltes Ausgangspotenzial VOUT bereitzustellen, weist der erfindungsgemäße Spannungsregler 20 die Fehlererkennungsschaltung 26 und die Überwachungsschaltung 30 auf. Die Fehlererkennungsschaltung 26 vergleicht das Ausgangspotenzial VOUT mit einem Referenzpotenzial VREF und erzeugt abhängig von diesem Vergleich ausgangsseitig ein Fehlerpotenzial V1. Das Fehlerpotenzial V1, welches ein Maß für die Differenz des Ausgangspotenzials VOUT und dem Referenzpotenzial VREF ist, wird durch ein geeignet dimensionierten Pegelumsetzer 29 in ein Steuerpotenzial VG gewandelt. Abhängig von diesem Fehlerpotenzial V1 bzw. dem entsprechenden Steuerpotenzial VG wird somit der NMOS-Transistor 21 mehr oder weniger leitend geschaltet, sodass auf diese Weise eine sehr schnelle und sehr effektive Regelung des Ausgangspotenzials VOUT möglich ist.

Die Ladungspumpe 24 dient also dem Zweck, das Steuerpotenzial VG am Gateanschluss G des NMOS-Tranistors 21 und somit dessen Arbeitspunkt in etwa auf das gewünschte Steuerpotenzial VG voreinzustellen, wobei das Steuerpotenzial VG dabei nicht notwendigerweise exakt eingestellt sein muss. Die Feinregelung des Steuerpotenzials VG erfolgt dann mittels der Fehlererkennungsschaltung 26 und dem nachgeschalteten Pegelumsetzer 29. Zusätzlich ist eine Überwachungssteuerschaltung 30 vorgesehen, die eine Überwachung des Regelpotenzials V1 auf Über- oder Unterspannung durchführt. Die Überwachungssteuerschaltung 30 detektiert, ob das Regelpotenzial V1 oberhalb oder unterhalb einer vorgegebenen Spannungsschwelle SATP, SATL (siehe 6) liegt. Liegt das Regelpotenzial V1 innerhalb dieser Schwellen SATP, SATL, dann übernimmt lediglich die Fehlererkennungsschaltung 26 die Regelung zur Einstellung des Steuerpotenzials VG des NMOS-Transistors 21. Liegt hingegen das Regelpotenzial V1 außerhalb, d. h. oberhalb oder unterhalb der vorgegebenen Spannungsschwellen SATP, SATL, dann steuert die Überwachungsschaltung 30 durch die Steuersignale S1, S2 die Ladungspumpe 24 oder die Entladeschaltung 25 entsprechend an. Dabei wird üblicherweise die Ladungspumpe 24 oder die Entladeschaltung 25 in den eingeschalteten Zustand gesteuert, um dadurch eine Aufladung bzw. Entladung des Steueranschlusses G auf das Steuerpotenzial VG vorzunehmen.

Sobald das Regelpotential V1 wieder innerhalb der Schwellen SATL, SATP und damit innerhalb des aktiven Bereiches 33 liegt, wird – im Unterschied zu der eingangs beschriebenen EP 846 996 B1 – die Entladeschaltung 25 bzw. die Ladungspumpe 24 wieder ausgeschaltet und somit deaktiviert. Die Ladungspumpe 24 bzw. die Entladeschaltung 25 fungieren somit als Arbeitspunktjustierschaltung und nicht als Regelschaltungen, wie dies bei der EP 846 996 B1 der Fall ist. Somit weist der erfindungsgemäße Spannungsregler lediglich eine einzige Regelung, die vorstehend auch als Feinregelung bezeichnet wird, auf, sowie eine Einrichtung 24, 25, 30 zur Arbeitspunktjustierung bzw. zur Arbeitspunkteinstellung.

5 zeigt eine gegenüber der allgemeinen Darstellung in 4 detailliertere Darstellung des erfindungsgemäßen Spannungsreglers. Hier weist die Fehlererkennungsschaltung 26 einen invertierenden Verstärker 34 auf. Der Pegelumsetzer ist hier als Kondensator 29 und die Entladeschaltung 25 als NMOS-Transistor 31 ausgebildet. Die gesteuerte Strecke des NMOS-Transistors 31 ist zwischen dem Steueranschluss G des NMOS-Transistors 21 und einem zweiten Versorgungsanschluss 32 geschaltet, an dem ein zweites Versorgungspotenzial GND, beispielsweise das Potenzial der Bezugsmasse GND, anliegt. Der NMOS-Transistor 31 wird steuerseitig über die Überwachungssteuerschaltung 30 mit dem Steuersignal S2 angesteuert.

Im Betrieb ist nach einem erstmaligen Aufladen des Steueranschlusses VG die Ladungspumpe 24 wie auch die Entladeschaltung 25 im ausgeschalteten Zustand. Auf diese Weise ergibt sich auch eine hohe Energieeffizienz des Spannungsreglers 20, da der Steueranschluss G des NMOS-Transistors 21 nicht permanent mit einem Ladestrom IL aufgeladen wird. Die Ladungspumpe 24 dient im Betrieb lediglich dem Zweck, den Steueranschluss G des NMOS-Transistors 21 aufzuladen, sofern im laufenden Betrieb beispielsweise aufgrund von Leckströmen die im Kondensator 35 gespeicherte Ladung nicht mehr ausreichend ist.

Die Feinregelung wird hier ausschließlich über die Fehlererkennungsschaltung 26 sowie über den nachgeschalteten Pegelumsetzer 29 durchgeführt. Auf diese Weise wird eine zeitkontinuierliche Regelung bereitgestellt.

Nachfolgend sei kurz die Funktion der Überwachungssteuerschaltung 30 anhand der schematischen Darstellung in 6 beschrieben. Mit SATP und SATL sind hier die obere bzw. die untere Spannungsschwelle bezeichnet. Der Spannungsbereich zwischen oberer und unterer Schwelle SATP, SATL bezeichnet den aktiven Spannungsbereich 33, innerhalb der das Regelpotenzial V1 liegen sollte. Die Überwachungssteuerschaltung 30 überwacht, ob sich das Regelpotenzial V1 innerhalb des aktiven Spannungsbereiches 33 befindet oder nahe an dessen Grenzen gelangt. Überschreitet das Regelpotenzial V1 am Ausgangsanschluss 28 die obere Spannungsschwelle SATP, dann aktiviert die Überwachungssteuerschaltung 30 die Ladungspumpe 24 über das Steuersignal S1. Die Ladungspumpe 24 wird so lange eingeschaltet und versorgt den Steueranschluss G so lange mit einem Ladestrom IL, bis das Regelpotenzial V1 wieder unterhalb von SATP und damit innerhalb des Spannungsbereiches 33 liegt. In gleicher Weise aktiviert die Überwachungssteuerschaltung 30 die Entladeschaltung 25, sodass der Steueranschluss G über den Entladestrom IE entladen wird, sofern und solange das Regelpotenzial V1 unterhalb der Spannungsschwelle SATL liegt.

In 6 sind mit Bezugszeichen 36 ein oberer Hysteresebereich für die obere Spannungsschwelle SATP und ein unterer Hysteresebereich 37 für die untere Spannungsschwelle SATL bezeichnet. Das Bereitstellen eines Hysteresebereich 36, 37 ist sinnvoll, um zu verhindern, dass wenn das Regelpotenzial V1 sich im Bereich einer der beiden Schwellen SATP, SATL befindet, die entsprechende Lade- bzw. Entladeschaltung 24, 31 fortwährend kurzeitig ein- und ausgeschaltet wird.

Der untere Hysteresebereich 37 lässt sich – wie nachfolgend anhand der 7 noch beschrieben wird – durch einen über ein Bias-Spannung VBIAS gesteuerten und mit seiner Laststrecke parallel zu dem Pegelumsetzer angeordneten Entladetransistor 31, der quasi eine Selbstregelung vornimmt, realisieren. Der obere Hysteresebereich 36 lässt sich durch eine entsprechende Einrichtung oder alternativ auch durch eine geeignete Steuereinrichtung (in den Figuren nicht dargestellt) realisieren.

7 zeigt ein zweites Ausführungsbeispiel eines erfindungsgemäßen Spannungsreglers 20. Im Unterschied zu dem Ausführungsbeispiel in 5 ist hier der NMOS-Transistor 31 der Entladeschaltung 25 mit seiner gesteuerten Strecke parallel zu dem Kondensator 29 des Pegelumsetzers angeordnet. Der NMOS-Transistor 31 der Entladeschaltung 25 wird hier also nicht über die Überwachungssteuerschaltung 30 angesteuert, sondern über die BIAS-Spannung VBIAS. Der NMOS-Transistor 31 ist hier vorzugsweise so ausgelegt, dass die untere Spannungsschwelle SAPL in etwa der Bias-Spannung VBIAS abzüglich der Schwellenspannung Vth des NMOS-Transistors 31 (threshold voltage) entspricht. Wird in diesem Falle das Regelpotenzial V1 zu gering, dann wird der NMOS-Transistor 31 automatisch in einen leitenden Zustand gesteuert, wodurch der Steueranschluss G des NMOS-Ausgangstransistors 21 entladen wird. Dadurch wird das Ausgangspotenzial VOUT geringer, wodurch die Fehlererkennungsschaltung 26 das Potenzial V1 am Ausgangsanschluss 28 wieder anhebt, was unmittelbar wieder zum Ausschalten des NMOS-Transistors 31 führt. Auf diese Weise ist ein dynamischer selbstregelnder Regelmechanismus gegeben, der den Steueranschluss G des NMOS-Transistors 21 gerade soweit entlädt, wie es zur Bereitstellung eines spannungsstabilisierten, geregelten Regelpotenzials V1 erforderlich ist.

Vorzugsweise, jedoch nicht notwendigerweise, enthält die Ladungspumpe 24 relativ schwach ausgelegte, so genannten Pull-up-Transistoren. Das bedeutet, dass aus Gründen der Energieeffizienz die Ladungspumpe 24 und somit deren Ladungspumpenstrom IL auf einen relativ niedrigen Stromwert begrenzt werden kann. Dies ist dadurch möglich, da der Steueranschluss G nicht mit einem permanenten Ladestrom IL versorgt werden muss, sondern lediglich einmalig und kurzzeitig aufgeladen wird und die eigentliche Regelung über die Fehlererkennungsschaltung 26 sowie den Pegelumsetzer 29 erfolgt.

8 zeigt ein drittes Ausführungsbeispiel eines erfindungsgemäßen Spannungsreglers 20. Im Unterschied zu dem Ausführungsbeispiel in 5 ist hier zwischen dem Ausgangsanschluss 23 und dem Ausgangsanschluss 28 statt der Fehlererkennungsschaltung 26 eine Bandgap-Überwachungsschaltung 38 angeordnet. Zwischen dem Ausgangsanschluss 23 und einem zweiten Versorgungsanschluss 32, an dem das Bezugspotenzial GND anliegt, soll somit eine Bandgap-basierte Spannung VBG abfallen. Die Bandgap-Überwachungsschaltung 38 ist derart ausgebildet, dass sie am Ausgang 28 bei Abweichung der Ausgangsspannung von einer Sollspannung ein Regelpotenzial V1 bereitstellt, analog zu der Funktion des Verstärkers 26 in 4. Insbesondere stellt die Bandgap-Überwachungsschaltung 38 dann ein Regelpotenzial V1 bereitstellt, sofern keine Bandgap-basierte Spannung VBG vorhanden ist. Liegt eine Bandgap-basierte Spannung VBG an, dann stellt die Bandgap-Überwachungsschaltung 38 am Ausgang 28 kein Regelpotenzial V1 ein, so dass in diesem Falle keine Feinregelung des Steuerpotenzials VG erfolgt.

Es versteht sich von selbst, dass die Bandgap-Überwachungsschaltung 38 nicht auf das Bandgap-Prinzip beschränkt sein muss und hier nur beispielhaft angeführt wurde, und auch anders ausgeführt werden kann, beispielsweise mittels Zenerdioden.

Obgleich die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, sei sie nicht darauf beschränkt, sondern lässt sich auf beliebige Art und Weise modifizieren.

So muss die Entladeschaltung nicht notwendigerweise mittels eines NMOS-Transistors ausgebildet sein, sondern ließe sich auch durch beliebig andere Entlademittel realisieren, beispielsweise unter Anwendung einer Hysterese-Entladung.

In gleicher Weise muss die Überwachungssteuerschaltung nicht notwendigerweise eine Über- bzw. Unterspannungserkennung anhand des Ausgangssignals der Fehlererkennungsschaltung realisieren. Zusätzlich oder alternativ wäre es auch möglich, wenn die Fehlererkennungsschaltung diese Funktion anhand des Ausgangspotenzials direkt ermittelt.

Auch die Fehlererkennungsschaltung muss nicht notwendigerweise auf die Verwendung eines einfachen Verstärker beschränkt sein, wenngleich dies eine sehr elegante und schaltungstechnisch einfache Realisierung dieser Funktion darstellt. Zusätzlich sei zu erwähnen, dass am Eingang der Fehlererkennungsschaltung selbstverständlich das Ausgangssignal über entsprechend ausgelegte Spannungsteiler heruntergeteilt werden kann.

Als Pegelumsetzer lassen sich neben einem Kondensator auch andere schaltungstechnische Mittel implementieren, die geeignet sind, einen ersten Spannungspegel des Regelpotenzials in einen dazu verschiedenen Spannungspegel zu verschieben, wenngleich die Verwendung eines einfachen Kondensators insbesondere bei einem integriert Spannungsregler eine sehr elegante Möglichkeit darstellt. In gleicher Weise kann auch vorgesehen sein, dass zusätzlich oder alternativ ein Pegelumsetzer zwischen dem Ausgangsanschluss und einem Eingang der Fehlererkennungsschaltung vorgesehen ist.

Statt keiner oder zweier Hysterebereiche können selbstverständlich auch lediglich ein oberer oder ein unterer Hysterebereich vorgesehen sein.

1
PMOS-Transistor
2
Versorgungsanschluss
3
Ausgangsanschluss
4
Komparator
5
NMOS-Transistor
6
Ladungspumpe
7
Entladetransistor
8
Rückkopplungspfad
10
erste Regelschleife
11
zweite Regelschleife
12
Verstärker
13
Spannungsteiler
14
Kondensator
15
Operationsverstärker
20
Low-drop-Spannungsregler
21
NMOS-Transistor
22
erster Versorgungsanschluss
23
Ausgangsanschluss
24
Ladungspumpe
25
Entladeschaltung
26
Fehlererkennungsschaltung
27
Referenzeingang
28
Ausgangsanschluss
29
Pegelumsetzer
30
Überwachungssteuerschaltung
31
NMOS-Transistor
32
zweiter Versorgungsanschluss
33
aktiver Spannungsbereich
34
Komparator
35
Kondensator
36
oberer Hysteresebereich der oberen Spannungsschwelle
36, 37
unterer Hysteresebereich der unteren Spannungsschwelle
38
Bandgap-Überwachungsschaltung
D
Drain-Anschluss
G
Steueranschluss, Gate-Anschluss
GND
Bezugspotenzial, zweites Versorgungspotenzial
IE
Entladestrom
IL, IL1
Ladeströme
S
Source-Anschluss
S1, S2
Steuersignals
SATL
untere Spannungsschwelle
SATP
obere Spannungsschwelle
V1
Potenzial, Fehlerpotenzial
VBG
Bandgap-Spannung
VDD
erstes, positives Versorgungspotenzial
VG
Steuerpotenzial
VOUT
(geregeltes) Ausgangspotenzial/-signal
VR
Regelpotenzial
VREF
Referenzpotential


Anspruch[de]
Schaltungsanordnung (20) zur Spannungsregelung,

mit einem Ausgang (23), an dem ein spannungsgeregeltes Ausgangspotenzial (VOUT) abgreifbar ist,

mit einem lastseitig mit dem Ausgang (23) verbundenen steuerbaren Ausgangstransistor (21),

mit einer Fehlererkennungsschaltung (26), die bei einer Abweichung des Ausgangspotenzials (VOUT) oder eines davon abgeleiteten Potenzials von einem Sollwert (VREF) ein Regelsignal (V1) bereitstellt, über welches ein Steueranschluss (G) des Ausgangstransistor (21) entsprechend der Abweichung auf- oder entladbar ist,

mit einer Überwachungssteuerschaltung (30), die das Regelsignal (V1) überwacht und die im Falle, dass das Regelsignal (V1) außerhalb eines vorgegeben Bereichs (33) liegt, eine zusätzliche Auf- bzw. Entladung des Steueranschlusses (G) solange vornimmt, bis das Regelsignal (V1) wieder innerhalb des vorgegeben Bereichs (33) liegt.
Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Ausgangstransistor (21) als n-Kanal MOSFET (21), insbesondere als n-Kanal Leistungs-MOSFET, ausgebildet ist. Schaltungsanordnung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass der Ausgangstransistor (21) in Source-Folger-Schaltung ausgebildet ist, dessen Drain-Anschluss (D) mit einem ersten Versorgungsanschluss (22), an dem das erste Versorgungspotenzial (VDD) anliegt, und dessen Source-Anschluss (S) mit dem Ausgang (23) verbunden ist. Schaltungsanordnung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Fehlererkennungsschaltung (23) einen Verstärker (34), insbesondere einen invertierenden Verstärker (34) aufweist, der das Ausgangspotenzial (VOUT) oder ein davon abgeleitetes Potenzial mit dem als Referenzpotenzial (VREF) ausgebildeten Sollwert vergleicht und der abhängig von dem Vergleich ausgangsseitig ein verstärktes Regelsignal (V1) zur Ansteuerung des Steueranschlusses (G) bereitstellt. Schaltungsanordnung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass ein Pegelumsetzer (29) vorgesehen ist, der den Pegel des Regelsignals (V1) in ein Steuerpotenzial (V1) verschiebt. Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, dass der Pegelumsetzer (29) als kapazitives Element (35), insbesondere als Kondensator (35), ausgebildet ist. Schaltungsanordnung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine steuerbare Auflade- und/oder Entladeschaltung (24, 25, 31) vorgesehen ist/sind, die dazu ausgelegt ist/sind, den Steueranschluss (G) des Ausgangstransistors (21) mit einem Ladestrom (IL) aufzuladen bzw. mit einem Entladestrom (IE) zu entladen. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass die steuerbare Aufladeschaltung (24) eine Ladungspumpe (24), insbesondere eine mit Pull-up-Transistoren ausgestattete Ladungspumpe (24) zur Bereitstellung des Ladestromes (IL) aufweist. Schaltungsanordnung nach wenigstens einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass die steuerbare Entladeschaltung (25, 31) eine Entladestromquelle (34), insbesondere einen steuerbaren MOSFET (34), zur Bereitstellung des Entladestromes (IE) aufweist. Schaltungsanordnung nach wenigstens einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die steuerbare Auflade- und/oder Entladeschaltung (24, 25, 31) mit der Überwachungssteuerschaltung (30) gekoppelt ist/sind und dass die Überwachungssteuerschaltung (30) zumindest ein Steuersignal (S1, S2) bereitstellt, mit welchem die Auflade- und/oder Entladeschaltung (24, 25, 31) aktivierbar und/oder deaktivierbar ist/sind. Schaltungsanordnung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass Fehlererkennungsschaltung (26) eine Bandgap-Überwachungsschaltung (38) enthält, die versorgungsseitig zwischen dem Ausgang (23) und einem zweiten Versorgungsanschluss (32) angeordnet ist, die eine von dem Ausgangspotenzial (VOUT) abhängige Bandgap-Spannung (VBG) überwacht und die ausgangsseitig das Regelsignal (V1) erzeugt, wenn keine Bandgap-Spannung (VBG) vorhanden ist. Schaltungsanordnung nach wenigstens einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass zwischen dem Ausgang (23) und einem Eingang der Fehlererkennungsschaltung (26) ein Spannungsteiler vorgesehen ist, der das Ausgangspotenzial (VOUT) entsprechend dessen Teilverhältnis herunterteilt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com