PatentDe  


Dokumentenidentifikation DE69834678T2 26.04.2007
EP-Veröffentlichungsnummer 0000863461
Titel Selbstgetaktetes Pipeline-Übertragungssystem und asynchrone Signalsteuerungsschaltung
Anmelder Nippon Telegraph and Telephone Corp., Tokio/Tokyo, JP
Erfinder Fujii, c/o Nippon Tel. And Tel. Corp., Koji, Shinjuku-ku, Tokyo 163-1419, JP;
Douseki, c/o Nippon Tel. And Tel. Corp., Takakuni, Shinjuku-ku, Tokyo 163-1419, JP
Vertreter TBK-Patent, 80336 München
DE-Aktenzeichen 69834678
Vertragsstaaten DE, FR, GB, IT, SE
Sprache des Dokument EN
EP-Anmeldetag 02.03.1998
EP-Aktenzeichen 981036213
EP-Offenlegungsdatum 09.09.1998
EP date of grant 31.05.2006
Veröffentlichungstag im Patentblatt 26.04.2007
IPC-Hauptklasse G06F 9/38(2006.01)A, F, I, 20051017, B, H, EP
IPC-Nebenklasse H03K 19/00(2006.01)A, L, I, 20051017, B, H, EP   

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf eine Technik, bei welcher eine Mehrfachschwellenwert-CMOS-Schaltung (nachstehend nur als "MT-CMOS-Schaltung" bezeichnet) bei einem selbstgetakteten Pipeline-Datenpfadsystem eingesetzt wird, wobei die MT-CMOS-Schaltung einen Logikschaltungsteil, der durch eine Niedrigschwellenwert-CMOS-Schaltung gebildet wird, und eine Energiequellensteuerungsschaltung, die aus Hochschwellenwert-MOS-Transistoren zum Zuführen elektrischer Energie an den Logikschaltungsteil besteht, aufweist, und besonders auf eine Technik, bei der die Hochschwellenwert-MOS-Transistoren, die die Energiequellensteuerungsschaltung in der MT-CMOS-Schaltung bilden, genau gesteuert werden, um entlang der Datenflussordnung als Reaktion auf asynchrone Signale ein und aus zu sein, um dabei den Energieverbrauch als Ganzes zu reduzieren.

Kürzlich, angesichts einer Vergrößerung der Informationen, die von tragbaren Kommunikationsvorrichtungen zu übertragen und zu empfangen sind, verbrauchen die auf ihnen installierten LSIs mehr Energie. Um dieses Problem anzugehen, wurden verschiedene Techniken zur Verringerung eines Energieverbrauch erforscht und entwickelt.

Gewöhnlicherweise wurde eine Verbesserung einer Operationsgeschwindigkeit einer Schaltung bei einem niedrigen Versorgungsspannungsbereich durch eine Niedrigschwellenwert-CMOS-Schaltung vorgenommen und war eine Reduzierung eines Leckstroms in ihrem inaktiven Zustand durch Hochschwellenwert-MOS-Transistoren vorangekommen, wonach eine MT-CMOS-Schaltung als eine statische CMOS-Schaltung vorgeschlagen wurde, die fähig ist, sowohl die Hochgeschwindigkeitsoperation als auch den niedrigen Energieverbrauch zu realisieren (S. Mutoh, T. Douseki, T. Aoki und J. Yamada, "1V-high-speed digital circuit technology with 0,5É m multi-threshold CMOS", in Veröffentlichungen IEEE 1993 International ASIC Conf., Seiten 186–189, 1993. Oder USP5,486,774).

9A zeigt eine Konfiguration einer MT-CMOS-Schaltung. In der Figur bezeichnet Bezugszeichen 1 einen Logikschaltungsteil (kann nachstehend nur als "Logikschaltung" bezeichnet sein), der durch eine Niedrigschwellenwert-CMOS-Schaltung gebildet wird, zu welchem elektrische Energie von einer virtuellen Energieschiene VDDV und einer virtuellen Erdungsschiene GNDV zugeführt wird. Wie in 9A gezeigt, umfasst die Logikschaltung 1 ein NAND-Gatter, das gebildet wird von Niedrigschwellenwert-pMOS-Transistoren MP1, MP2, Niedrigschwellenwert-nMOS-Transistoren MN1 und MN2, und einem Invertierer, der von einem Niedrigschwellenwert-pMOS-Transistor MP3 und einem Niedrigschwellenwert-nMOS-Transistor MN3 gebildet wird. 2H bezeichnet eine Schaltung zum Steuern der Spannung an der virtuellen Energieschiene, die von Hochschwellenwert-pMOS-Transistoren MP4 und MP5 gebildet wird, deren Sources an die Energieschiene VDD angeschlossen sind, deren Drains an die virtuelle Energieschiene VDDV angeschlossen sind und deren Gates an ein Schlafsignal SLP angeschlossen sind. Weiter bezeichnet 2L eine Schaltung zum Steuern der Spannung an der virtuellen Erdungsschiene, welche von Hochschwellenwert-nMOS-Transistoren MN4 und MN5 gebildet wird, deren Sources an die Erdungsschiene GND angeschlossen sind, deren Drains an die virtuelle Erdungsschiene GNDV angeschlossen sind, und deren Gates an ein invertiertes Schlafsignal SLP* (invertiertes SLP-Signal) angeschlossen sind.

Wenn bei der MT-CMOS-Schaltung das Schlafsignal SLP gleich "0" ist (also ein niedriges Spannungsniveau) und ihr invertiertes Signal SLP* gleich "1" ist (also ein hohes Spannungsniveau), sind die Hochschwellenwert-MOS-Transistoren in der Schaltung 2H und in der Schaltung 2L ein, sind die virtuelle Energieschiene VDDV und die Energieschiene VDD dadurch elektrisch verbunden und sind die virtuelle Erdungsschiene GNDV und die Erdungsschiene GND auch verbunden, so dass die Logikschaltung 1 mit Energie versorgt und dadurch aktiviert wird. Wenn umgekehrt das Schlafsignal SLP gleich "1" ist und das invertierte Schlafsignal SLP* gleich "0" ist, sind die Hochschwellenwert-MOS-Transistoren in der Schaltung 2H und der Schaltung 2L beide aus, so dass die Logikschaltung 1 nicht mit elektrischer Energie versorgt werden kann und in einen inaktiven Zustand versetzt wird (kann nachstehend nur als "Schlafzustand" bezeichnet sein).

9B zeigt ein Beispiel der MT-CMOS-Schaltung, welche äquivalent zu der MT-CMOS-Schaltung von 9A ist, aber ohne die Schaltung 2L, und 9C zeigt ein Beispiel der MT-CMOS-Schaltung, welche äquivalent zu der MT-CMOS-Schaltung von 9A ist, aber ohne die Schaltung 2H. In der erstgenannten MT-CMOS-Schaltung wird die Logikschaltung 1 nur durch das Schlafsignal SLP gesteuert, um aktiviert oder in den Schlafzustand versetzt zu werden, wohingegen bei der letztgenannten die Logikschaltung 1 nur durch das invertierte Schlafsignal SLP* gesteuert wird.

Auf einem wie in 9D gezeigten IC-Chip ist die MT-CMOS-Schaltung von 9A in entsprechenden Blöcken 3 bis 6 vorinstalliert, wobei ein Schaltungsblock zum Steuern der Energieversorgung 7 unabhängig SLP- und/oder SLP*-Signale erzeugt und an jeden dieser Blöcke 3 bis 6 sendet. Somit werden der aktivierte Zustand und der Schlafzustand von jedem der Blöcke 3 bis 6 unabhängig gesteuert.

Es ist zu beachten, dass der Energiequellensteuerungsblock 7 nur eines der SLP- und SLP*-Signale erzeugen könnte, und das andere Signal innerhalb jedem der Blöcke 3 bis 6 mittels eines Invertierers erzeugt werden könnte. Entsprechend in 9B und 9C gezeigte MT-CMOS-Schaltungen könnten für die Blöcke 3 bis 6 verwendet werden. Weiter könnten die SLP- und SLP*-Signale extern zugeführt werden.

In jedem Block 3 bis 6, wenn die Logikschaltung 1 im Schlafzustand ist, sind die Hochschwellenwert-MOS-Transistoren in der entsprechenden Schaltung 2H und der Schaltung 2L aus, kann der Leckstrom auf das Niveau der Hochschwellenwert-CMOS-Schaltung reduziert werden und wird dadurch eine Reduzierung des Energieverbrauch ermöglicht. Weiter, da die Logikschaltung 1 nur durch Niedrigschwellenwert-MOS-Transistoren konfiguriert ist, führt sie auch bei niedrigen Versorgungsspannungen eine Hochgeschwindigkeitslogikoperation in ihrem aktiven Zustand durch. Tatsächlich erbringt die MT-CMOS-Schaltung ihre Hochgeschwindigkeitsoperation und ihren Leckstrom niedrigen Niveaus bei niedrigen Versorgungsspannungen. Bei einer herkömmlichen CMOS-Schaltung wird der Leckstrom erhöht, wenn zum Zweck der Beschleunigung der Operationsgeschwindigkeit von dieser, die Schwellenwertspannung der MOS-Transistoren in Übereinstimmung mit der Reduzierung der Versorgungsspannung verringert wird, wohingegen dies bei der MT-CMOS-Schaltung nicht passiert.

Wie vorstehend erwähnt wird sichergestellt, dass die MT-CMOS-Schaltung zur Reduzierung des statischen Energieverbrauchs in Verbindung mit der niedrigen Versorgungsspannung effektiv ist. Generell ist sie jedoch keine Schaltung zum Steuern der leitenden und/oder nichtleitenden Zustände der Hochschwellenwert-MOS-Transistoren in dieser gemäß der Datenflussordnung. Aus diesem Grund, auch wenn sie bei einer Pipeline-Datenpfadschaltung eingesetzt wird, solang die Hochschwellenwert-MOS-Transistoren ein sind, tritt weiterhin ein Leckstrom auf, auch wenn in dieser nicht viele Daten fließen, und wird dadurch der statische Energieverbrauch erhöht.

Abgesehen davon wird anerkannt, dass der Artikel von Mutoh S., Douseki T., Aoki T., Shigematsu S. Yamada J.: "1-V power supply high-speed digital circuit technology with multithreshold-voltage CMO3", IEEE, Journal of Solid-State Circuits, Ausgabe 30, Nr. 3, August 1994 (1994-08), Seiten 847–854, XP-002276556, eine 1-V-Energieversorgungs-Hochgeschwindigkeits-Niedrigenergie-Digitalschaltungstechnologie mit 0,5 &mgr;m Mehrfachschwellenwert-Spannungs-CMOS (MTCMOS) offenbart. Diese Technologie bietet sowohl Niedrigschwellenwertspannungs- und Hochschwellenwertspannungs-MOSFET's in einer einzelnen LSI. Die Niedrigschwellenwertspannungs-MOSFET's verbessern ein Geschwindigkeitsverhalten bei einer niedrigen Versorgungsspannung von 1 V oder weniger, während die Hochschwellenwertspannungs-MOSFET's den Bereitschaftsleckstrom während der Schlafperiode unterdrücken. Diese Technologie hat Logikgattercharakteristika von 1.7-ns Ausbreitungsverzögerungszeit und 0.3-&mgr;W/MHz/Gatter-Energieverbrauch bei einer Standartbelastung erbracht. Zusätzlich wurde eine MTCMOS-Standartzellenbibliothek derart entwickelt, dass herkömmliche CAD-Werkzeuge zum Entwerfen von Niedrigspannungs-LSI's verwendet werden können. Um die Effektivität von MTCMOS's zu demonstrieren, wurde ein PLL LSI basierend auf Standardzellen als ein Trägervehikel bestimmt. Unter Verwendung eines 0,5 &mgr;m-CMOS-Prozesses wurde eine 18 MHz Operation bei 1 V erreicht.

Weiter offenbart Dokument US 5,602,497 A (Thomas Steven D), 11. Februar 1997 (1997-02-11) eine Implementierung einer adiabatischen Schaltung unter Verwendung einer Pipelinestruktur, welche eine gleichzeitige Evaluierung von kaskadischen Funktionen berücksichtigt, welche keine Implementierung jeder Logikfunktion in einer Doppelkomplementärschaltung erfordert, welche keine reversiblen Logikfunktionen erfordert, welche keine Verwendung von Dioden erfordert, um einen adiabatischen Stromfluss sicherzustellen, und welche unter Verwendung von MOS-Technologie implementiert werden kann. Ein signifikantes Merkmal von dieser bezieht sich auf die Verwendung eines 6-Phasen-Taktzyklus, der mit 6 Phasen einer Schaltungsoperation verknüpft ist, mit, in Reihenfolge, einer Voraufladungsphase, einer Voraufladungunterdrücken-Phase, einer Evaluierungsphase, einer Haltephase, einer Voraufladung-freigeben-Phase und einer Schutzphase. Ein anderes signifikantes Merkmal von dieser bezieht sich auf eine gleichzeitige Evaluierung von kaskadischen Logikfunktionen während einer einzelnen Operationsphase.

Die vorliegende Erfindung wurde ausgeführt, um das vorstehend beschriebene Problem zu lösen, und eine Aufgabe der vorliegenden Erfindung ist es, ein System bereitzustellen, welches steuert, um nur die Schaltung, welche tatsächlich in einem aktiven Zustand ist, betriebsbereit zu machen, und den Energieverbrauch in der Schaltung, bei der keine Daten verarbeitet werden, zu reduzieren wenn die MT-CMOS-Schaltung bei einer Pipeline-Datenpfadschaltung eingesetzt wird.

Um die vorstehend erwähnten Probleme zu lösen, ist ein selbstgetaktetes Pipeline-Datenpfadsystem gemäß der vorliegenden Erfindung derart aufgebaut, dass es die in den entsprechenden beigefügten unabhängigen Ansprüchen dargestellten Merkmale aufweist. Vorteilhafte Modifikationen von diesen sind in den beigefügten abhängigen Ansprüchen definiert.

Wie vorstehend beschrieben, da die aktiven und inaktiven Zustände der kombinatorischen Schaltungen gemäß der Datenflussordnung gesteuert werden, wird sogar in einem Fall, dass die zu bearbeitenden Daten periodisch gesendet werden, der statische Leckstrom, der durch Niedrigschwellen-MOS-Transistoren im aktiven Zustand von diesen verursacht wird, reduziert, und kann dadurch der Energieverbrauch reduziert werden. Weiter, da nur die zu betreibenden Schaltungen aktiviert werden, kann ein effektiver Energieverbrauch durchgeführt werden, obwohl ein Abbilden der aktiven und inaktiven Zustände in der gesamten Schaltung nicht vorher in ihrem Entwurfszustand geplant ist. Die vorstehenden und weitere Effekte, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung von Ausführungsbeispielen von dieser in Verbindung mit den begleiteten Zeichnungen ersichtlicher.

1 ist ein Schaltungsdiagramm, das ein selbstgetaktetes Pipeline-Datenpfadsystem gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt.

2 ist eine Zeitskala für die Operation einer asynchronen Signalsteuerungsschaltung von 1.

3 ist ein Schaltungsdiagramm, das eine Modifizierung des selbstgetakteten Pipeline-Datenpfadsystems des ersten Ausführungsbeispiels zeigt.

4 ist ein Schaltungsdiagramm, das ein selbstgetaktetes Pipeline-Datenpfadsystem gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung zeigt.

5 ist eine Zeitskala für die Operation der asynchronen Signalsteuerungsschaltung von 4.

6 ist ein Schaltungsdiagramm, das ein selbstgetaktetes Pipeline-Datenpfadsystem gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung zeigt.

7 ist eine Zeitskala für die Operation der asynchronen Signalsteuerungsschaltung von 6.

8 ist ein Schaltungsdiagramm, das ein doppelt flankengesteuertes Flip-Flop zeigt.

9A bis 9C sind Schaltungsdiagramme, die die MT-CMOS-Schaltung zeigen, und 9D ist eine erklärende Ansicht eines Falls, bei dem die MT-CMOS-Schaltung in einem IC vorinstalliert ist.

10 ist ein Schaltungsdiagramm, das ein selbstgetaktetes Pipeline-Datenpfadsystem zeigt, das eine dynamische Logikschaltung darin als eine kombinatorische Schaltung verwendet.

11A ist ein symbolisches Diagramm des C-Elements, 11B ist ein Schaltungsdiagramm des C-Elements, und 11C ist eine erklärende Ansicht einer Wahrheitstabelle des C-Elements; und

12 ist ein Schaltungsdiagramm, das ein selbstgetaktetes Pipeline-Datenpfadsystem basierend auf dem 2-Phasenquittierungsprotokoll zeigt, das eine statische Schaltung als die kombinatorische Schaltung verwendet.

[Erstes Ausführungsbeispiel]

1 ist ein Schaltungsdiagramm, das eine Konfiguration eines selbstgetakteten Pipeline-Datenpfadsystems gemäß dem ersten Ausführungsbeispiel der vorliegenden Erfindung zeigt. Bezugszeichen 11A und 12A bezeichnen kombinatorische Schaltungen, die beide die in 9A gezeigte MT-CMOS-Schaltung einsetzen, und Bezugszeichen 13A bezeichnet eine asynchrone Signalsteuerungsschaltung zum Steuern der Datenübertragung in den kombinatorischen Schaltungen 11A und 12A. Als ein Beispiel ist hier eine Datenpfadschaltung zum Aktivieren einer zweistufigen Pipelineoperation gezeigt. Die Anzahl der Pipelinestufen ist jedoch nicht auf nur 2 begrenzt.

Bei der asynchronen Signalsteuerungsschaltung 13A bezeichnen Bezugszeichen REQi, REQ2 und REQ3 entsprechend Anforderungssignale für eine Pipelinesteuerungsoperation, EN1 bis EN3 bezeichnen Datenschreibfreigabesignale, die entsprechend an die Register REG1 bis REG3 anzulegen sind, und ST1 und ST2 bezeichnen entsprechend Aktivierungssignale zum Steuern der aktiven und/oder inaktiven (Schlaf-) Zustände der kombinatorischen Schaltungen 11A und 12A. Hier werden die Signale ST1 und ST2 in die kombinatorischen Schaltungen 11A und 12A entsprechend als ein invertiertes Schlafsignal SLP* eingegeben. Das Schlafsignal SLP wird durch Invertieren des Signals SLP* innerhalb der kombinatorischen Schaltungen 11A und 12A erzeugt.

Register REG1 bis REG3 werden durch eine Reihe von D-Flip-Flops zum Speichern der Daten gebildet, die entsprechend in die kombinatorischen Schaltungen 11A und 12A eingegeben oder von ihnen ausgegeben werden.

Bezugszeichen 131 bezeichnet eine Überwachungsschaltung zum Überwachen der Operation der kombinatorischen Schaltung 11A erster Stufe, welche aus einer Verzögerungsschaltung DL1, einer NAND-Schaltung NAND1 und einem Invertierer INV1 besteht. Durch diese Überwachungsschaltung wird das zweite Anforderungssignal REQ2 in Bezug auf die kombinatorische Schaltung 12A zweiter Stufe ausgegeben, nachdem die zu verzögernde Zeit an der Verzögerungsschaltung DL1 vergangen ist, ab dem Moment, an dem das Schreibfreigabesignal EN1 ausgegeben wurde, in anderen Worten, der "0"-Zustand von dieser wurde in den "1"-Zustand geändert. Es ist zu beachten, dass in dieser Beschreibung der Ausdruck "ausgeben" einen Zustandswechsel jedes Signals von "0" zu "1" bedeutet. Die an der Verzögerungsschaltung PL1 zu verzögernde Zeit wird auf eine solche Weise vorbestimmt, dass sie länger ist, als die Ausbreitungsverzögerungszeit innerhalb der kombinatorischen Schaltung 11A. Das Anforderungssignal REQ2 endet gemäß der Vervollständigung des Aktivierungssignals ST1 (nämlich, dass der "1"-Zustand des ST1-Signals in den "0"-Zustand gewechselt ist). Es ist zu beachten, dass in der Beschreibung der Ausdruck "beenden" oder "Vervollständigung" einen Zustandswechsel jedes Signals von "1" zu "0" bedeutet.

Bezugszeichen 132 bezeichnet eine Überwachungsschaltung zum Überwachen der Operation der kombinatorischen Schaltung 12Azweiter Stufe, welche aus einer Verzögerungsschaltung DL2, einer NAND-Schaltung NAND2 und einem Invertierer INV2 besteht, und eine Funktion genau wie die erste Überwachungsschaltung 131 durchführt.

Bezugszeichen NOR1 bis NOR5 bezeichnen NOR-Gatter und C1 bis C5 bezeichnen C-Elemente, die alle wie in 11B gezeigt konfiguriert sind. Und zwar bestehen die C-Elemente entsprechend aus pMOS-Transistoren MP11 bis MP16 und nMOS-Transistoren MN11 bis MN16. Berücksichtigt man das C-Element, wie in der Wahrheitstabelle von 11C gezeigt, wenn die zwei Eingabedaten A1 und A2 übereinstimmend "0" sind, dann wird "0" als die Daten Y ausgegeben, während "1" ausgegeben wird, wenn beide "1" sind. Wenn sie nicht übereinstimmen, werden die vorhergehenden Daten beibehalten, um ausgegeben zu werden.

Es ist zu beachten, dass das C-Element in den folgenden Dokumenten offenbart ist: G. M. Jacob und andere, "A Fully Asynchronous Digital Signal Processor Using Self-Timed Circuits" IEEE Journal von Solid State Circuits, Ausgabe 25, Nr. 6, Dezember 1990, Seiten 1526–1537; und M. Shames und andere "A Comparison of CMOS Implementations of an Asynchronous Circuits Primitive: the C-element" International Symposium on Low Power Electron Devices, Monterey CA 1996, Seiten 93–96.

Um die Verständlichkeit des vorliegenden Ausführungsbeispiels zu erleichtern, wird hier ein herkömmlich offenbartes selbstgetaktetes Pipeline-Datenpfadsystem erklärt, wobei der in 10 gezeigte Fall aufgegriffen wird, bei welchem dynamische kombinatorische Schaltungen 11' und 12' eingesetzt werden. In der gleichen Figur ist Bezugszeichen 13' eine asynchrone Signalsteuerungsschaltung. Die gleichen Elemente wie die in 1 besitzen die gleichen Bezugszeichen.

Bei der dynamischen kombinatorischen Schaltung 11' (und auch bei der kombinatorischen Schaltung 12') sind MP21 bis MP23 pMOS-Transistoren für eine Voraufladungsoperation, MN21 bis MN23 sind nMOS-Transistoren für eine Entladungsoperation, INV31 und INV32 sind Invertierer und Bezugszeichen 14 bis 16 sind "pull-down"-Netzwerke, die alle aus nMOS-Transistoren bestehen. Die dynamische kombinatorische Schaltung 11' ist durch eine DOMINO-Logikschaltung gebildet, und umfasst eine Überwachungsschaltung 17, um selbst die Vervollständigung der kombinatorischen Schaltung 11' zu überwachen. Die Transistoren MP21 bis MP23 sind ein, wenn das Aktivierungssignal ST1 gleich "0" ist, und die dynamische Schaltung wird in einen Voraufladungszustand versetzt, so dass das Anforderungssignal REQ2, das von dieser Überwachungsschaltung 17 ausgegeben wird, auf "0" umgeschaltet wird.

Andererseits, wenn das Aktivierungssignal ST1 gleich "1" ist, und die Transistoren MN21 bis MN23 ein sind, um die Logikoperation zu starten (Abtastoperation), wird das Anforderungssignal REQ2 nach einem vorbestimmten Zeitablauf zu "1" umgeschaltet. Die Zeit zum Umwandeln des Anforderungssignals REQ2 in "1" wird derart bestimmt, dass die Logikschaltung 16 in der Überwachungsschaltung 17 ein Signal anhebt, um die Vervollständigung der Logikoperation in der kombinatorischen Schaltung 11' anzuzeigen.

Auf diese Weise wird das Anforderungssignal REQ2 mit Bezug auf die nachfolgende kombinatorische Schaltung 12' nach einem vorbestimmten Zeitablauf gemäß der Ausbreitungsverzögerungszeit der gegenwärtigen kombinatorischen Schaltung 11' nach der Ausgabe des Aktivierungssignals ST1 ausgegeben und endet gemäß der Vervollständigung des Aktivierungssignals ST1.

Bei dem ersten Ausführungsbeispiel der vorliegenden Erfindung wird eine Überwachungsschaltung 131 wie in 1 gezeigt bereitgestellt, um das Anforderungssignal REQ2, das die vorstehende Bedingung erfüllt, leicht zu erzeugen. Auf die gleiche Weise ist die Überwachungsschaltung 132 zum Erzeugen des Anforderungssignals REQ3 bereitgestellt.

Die Operation dieses Ausführungsbeispiels wird nun bezugnehmend auf 2 erklärt.

Als erstes wird ein SET-Signal ausgegeben, um die asynchrone Signalsteuerungsschaltung 13A in einen aktiven Zustand zu versetzen. Dann wird in einem Zustand, in dem alle in das Register REG1 einzugebenden Daten bereit sind, ein Anforderungssignal REQi von außerhalb ausgegeben. Als Ergebnis werden ein Schreibfreigabesignal EN1, das an das Register erster Stufe (kann nachstehend nur als "erstes Register" bezeichnet sein) REG1 anzulegen ist, und ein Aktivierungssignal ST1 mit Bezug auf die kombinatorische Schaltung erster Stufe (kann nachstehend nur als "erste kombinatorische Schaltung" bezeichnet sein) 11A eins nach dem anderen ausgegeben. Weiter, wenn das Aktivierungssignal ST1 ausgegeben ist, wird die erste kombinatorische Schaltung 11A in einen aktiven Zustand versetzt (was bedeutet, dass das Signal SLP auf "0" gesetzt wird, und das Signal SLP* auf "1" gesetzt wird) und wird für die von dem ersten Register REG1 empfangenen Daten eine Logikverarbeitungsoperation durchgeführt.

Als nächstes, wenn eine Zeitperiode, welche länger ist als die Ausbreitungsverzögerungszeit in der ersten kombinatorischen Schaltung 11A, ab dem Moment, an dem das Aktivierungssignal ST1 ausgegeben wurde, verstrichen ist, gibt die Überwachungsschaltung 131 eine Anforderungssignal REQ2 mit Bezug auf die zweite kombinatorische Schaltung 12A aus.

Gemäß der Ausgabe des Anforderungssignals REQ2, werden ein Schreibfreigabesignal EN2, das an das Register zweiter Stufe (kann nachstehend nur als "zweites Register" bezeichnet sein) REG2, anzulegen ist, und ein Aktivierungssignal ST2, das an die kombinatorische Schaltung zweiter Stufe (kann nachstehend nur als "zweite kombinatorische Schaltung" bezeichnet sein) 12A anzulegen ist, eins nach dem anderen ausgegeben. Danach, aufgrund der Tatsache, dass das Schreibfreigabesignal EN2 ausgegeben wurde, werden die in der ersten kombinatorischen Schaltung 11A verarbeiteten Daten in dem zweiten Register REG2 gespeichert, und endet das Aktivierungssignal ST2, das an die erste kombinatorische Schaltung 11A anzulegen ist, und danach endet auch das zweite Anforderungssignal REQ2 mit Bezug auf die zweite kombinatorische Schaltung 12A. Aufgrund der Vervollständigung des Anforderungssignals REQ2 wird auch das Schreibfreigabesignal EN2 vervollständigt.

Aufgrund der Vervollständigung des Aktivierungssignals ST1, wird hier das Signal SLP an die erste kombinatorische Schaltung 11A auf "1" gesetzt, und wird das Signal SLP* auf "0" gesetzt, so dass die kombinatorische Schaltung 11A in einen inaktiven Zustand versetzt wird. Andererseits, wird wegen der Ausgabe des Aktivierungssignals ST2, das Signal SLP an die zweite kombinatorische Schaltung 12A auf "0" gesetzt, und wird das Signal SLP* auf "1" gesetzt, so dass die kombinatorische Schaltung 12A in einen aktiven Zustand versetzt wird, um die von dem zweiten Register REG2 ausgegebenen Daten zu verarbeiten. In anderen Worten wird ein aktiver Zustand von der ersten kombinatorischen Schaltung 11A zu der zweiten kombinatorischen Schaltung 12A verschoben.

Als Nächstes, wenn eine Zeitdauer, welche länger ist als die Ausbreitungsverzögerungszeit in der zweiten kombinatorischen Schaltung 12A, nach dem Moment, an dem das Aktivierungssignal ST2 ausgegeben wurde, verstrichen ist, gibt die Überwachungsschaltung 132 ein Anforderungssignal REQ3 mit Bezug auf das Register dritter Stufe (kann nachstehend nur als "drittes Register" bezeichnet sein) REG3 aus. Gemäß der Ausgabe des Anforderungssignal REQ3, wird ein Schreibfreigabesignal EN3, das an das Register dritter Stufe REG3 (kann nachstehend nur als "drittes Register" bezeichnet sein) anzulegen ist, ausgegeben, und die in der zweiten kombinatorischen Schaltung 12A verarbeiteten Daten werden in dem dritten Register REG3 gespeichert. Weiter, aufgrund der Ausgabe des Schreibfreigabesignals EN3, endet das an die zweite kombinatorische Schaltung 12A anzulegende Aktivierungssignal ST2, so dass die zweite kombinatorische Schaltung 12A in einen inaktiven Zustand versetzt wird, und danach endet auch das Anforderungssignal REQ3 mit Bezug auf das dritte Register REG3. Aufgrund der Vervollständigung des Anforderungssignals REQ3 wird auch das Schreibfreigabesignal EN3 vervollständigt.

Auf diese Weise wird gemäß der Vervollständigung des Anforderungssignals REQ3 eine Reihe von Pipeline-Operationen vervollständigt. Es ist zu beachten, dass nach der Vervollständigung des Anforderungssignals REQi von außerhalb, die asynchrone Signalsteuerungsschaltung in einen Wartezustand für ein anderes Anforderungssignal versetzt wird.

Wie vorstehend beschrieben, werden die kombinatorischen Schaltungen 11A und 12A nur aktiviert, wenn die entsprechenden Register von diesen Daten empfangen und die Daten verarbeitet werden müssen. Ansonsten werden sie in einen inaktiven Zustand versetzt. Im inaktiven Zustand wird ein statischer Leckstrom durch die Schaltungen zum Steuern einer Energiezuführung 2H und 2L unterdrückt, welche aus Hochschwellenwert-MOS-Transistoren in den MT-CMOS-Schaltungen der entsprechenden kombinatorischen Schaltungen 11A und 12A bestehen. Aus diesem Grund wird ein Energieverbrauch in der Pipeline-Schaltung zum Verarbeiten periodisch empfangener Daten stark reduziert.

3 zeigt ein modifiziertes Ausführungsbeispiel der vorstehend beschriebenen Konfiguration. Die Pipeline-Datenpfadschaltung dieses Typs setzt eine asynchrone Signalsteuerungsschaltung 13B ein (die gleiche wie die asynchrone Signalsteuerungsschaltung 13' in 10), wobei die (nicht gezeigten) Überwachungsschaltungen, die äquivalent zu den in 1 offenbarten Schaltungen 131 und 132 sind, innerhalb der kombinatorischen Schaltungen 11B und 12B vorinstalliert sind.

Bei dieser Konfiguration werden Schreibfreigabesignale EN1 bis EN3 mit Bezug auf die Register REG1 bis REG3 in die Überwachungsschaltungen innerhalb der kombinatorischen Schaltungen 11B und 12B mittels der Register REG1 bis REG3 eingegeben und werden dadurch Anforderungssignale REQ2 und REQ3 ausgegeben. Diese Anforderungssignale REQ2 und REQ3 enden entsprechend gemäß der Vervollständigung der Aktivierungssignale ST1 und ST2.

[Zweites Ausführungsbeispiel]

4 zeigt eine Konfiguration des selbstgetakteten Pipeline-Datenpfadsystems gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Die gleichen Elemente wie die in 1 besitzen die gleichen Bezugszeichen. Bezugszeichen 13C bezeichnet ein asynchrone Signalsteuerungsschaltung, wobei eine Aktivierungssignalerzeugungsschaltung 133, die durch ein NOR-Gatter NOR6 und ein C-Element C6 gebildet wird, und eine Aktivierungssignalerzeugungsschaltung 134, die durch ein NOR-Gatter NOR7 und ein C-Element C7 gebildet wird, weiter zusätzlich zu der asynchronen Signalsteuerungsschaltung 13A von 1 bereitgestellt sind.

Die Aktivierungssignalerzeugungsschaltung 133 nimmt das Anforderungssignal REQi und das SET*-Signal auf und gibt darin ein Aktivierungssignal EX1 mit Bezug auf die erste kombinatorische Schaltung 11A aus. Die andere Signalerzeugungsschaltung 134 nimmt ebenfalls das Anforderungssignal REQi und das SET*-Signal auf und gibt ein Aktivierungssignal EX2 mit Bezug auf die zweite kombinatorische Schaltung 12A aus. Die Vervollständigung des Aktivierungssignals EX2 wird jedoch nach der Ausgabe des Schreibfreigabesignals EN3 durchgeführt. In anderen Worten geben die Aktivierungssignalerzeugungsschaltungen 133 und 134 die entsprechenden Aktivierungssignale zur gleichen Zeit aus.

Da hier wie in 10 gezeigt bei dem selbstgetakteten Pipeline-Datenpfadsystem eine dynamische Schaltung für jede der kombinatorischen Schaltungen 11' und 12' eingesetzt wird, muss ihre Logikoperation durchgeführt werden, nachdem die in diese Schaltungen 11' und 12' einzugebenden Daten bereit sind. Aus diesem Grund ist das Aktivierungssignal ST1 eine Ausgabe des C-Elements C2, in welches das Schreibfreigabesignal EN1 eingegeben wird, wohingegen das Aktivierungssignal ST2 eine Ausgabe des C-Elements C4 ist, in welches das Schreibfreigabesignal EN2 eingegeben wird.

Da in dem vorliegenden Ausführungsbeispiel jedoch eine statische Schaltung für die kombinatorischen Schaltungen 11A und 12A eingesetzt wird, kann die Ausgabeordnung zwischen den Signalen EN1 und ST1 und die zwischen den Signalen EN2 und ST2 vernachlässigt werden. Im Gegensatz dazu nimmt es bei den MT-CMOS-Schaltungen, die für die kombinatorischen Schaltungen 11A und 12A des vorliegenden Ausführungsbeispiels eingesetzt werden, wesentliche Zeit in Anspruch, ab dem Moment, an dem die Hochschwellenwert-MOS-Transistoren, die die Schaltungen 2H und 2L konfigurieren, ein sind, die Spannung an der virtuellen Energieschiene VDDV zu erhöhen und/oder die Spannung an der virtuellen Erdungsschiene GNDV zu verringern. Aus diesem Grund ist es vorzuziehen, dass die Hochschwellenwert-MOS-Transistoren der Schaltungen 2H und 2L im Voraus vor Ankunft der Daten ein sind. In anderen Worten ist es vorzuziehen, dass das Aktivierungssignal EX2 für die kombinatorische Schaltung 12A nachfolgender Stufe im Moment einer Ankunft der Daten an der kombinatorischen Schaltung 11A vorausgehender Stufe bereits im Voraus ausgegeben wird und dass das Aktivierungssignal EX2 gemäß der Ausgabe des Schreibfreigabesignals EN3, das an das dritte Register REG3 anzulegen ist, endet.

Aus diesem Grund, um die vorstehenden Erfordernisse zu erfüllen, sind in diesem zweiten Ausführungsbeispiel die Aktivierungssignalerzeugungsschaltungen 133 und 134 zum Erzeugen der Aktivierungssignale EX1 und EX2 bereitgestellt. Als Ergebnis, unter der Bedingung, dass das SET-Signal ausgegeben wurde, wird das Aktivierungssignal EX2, das an die zweite kombinatorische Schaltung 12Azuzuführen ist, gleichzeitig mit der Ausgabe des Anforderungssignals REQi ausgegeben, und endet bei der Ausgabe des Schreibfreigabesignals EN2. Es ist zu beachten, dass das Aktivierungssignal EX1, das an die erste kombinatorische Schaltung 11A zuzuführen ist, gleichzeitig mit der Ausgabe des Anforderungssignals REQi ausgegeben wird, und bei der Ausgabe des Schreibfreigabesignals EN2 endet. Auf diesem Weg kann ein ungünstiger Effekt, der generell durch eine zeitraubende Aktivierungsoperation verursacht wird, dadurch gelindert werden, dass die zweite kombinatorische Schaltung 12A im Voraus in einen aktiven Zustand versetzt wird.

Die Operation dieses Ausführungsbeispiels wird nun bezugnehmend auf 5 erklärt.

Als Erstes wird das SET-Signal ausgegeben, um die asynchrone Signalsteuerungsschaltung 13C in einen aktiven Zustand zu versetzen. Dann wird in einen Zustand, in dem all die in das Register REG1 einzugebenden Daten bereit sind, das Anforderungssignal REQi von außerhalb ausgegeben. Als Ergebnis werden das Schreibfreigabesignal EN1 mit Bezug auf das erste Register REG1, das Aktivierungssignal EX1 mit Bezug auf die erste kombinatorische Schaltung 11A und das Aktivierungssignal EX2 mit Bezug auf die zweite kombinatorische Schaltung 12A eins nach dem anderen ausgegeben. Auf diesem Weg werden die eingegebenen Daten in dem ersten Register REG1 durch das Schreibfreigabesignal EN1 gespeichert. Wenn weiter das Aktivierungssignal EX1 ausgegeben wird, wird die erste kombinatorische Schaltung 11A in einen aktiven Zustand versetzt und für die von dem ersten Register REG1 eingegebenen Daten wird eine Logikverarbeitungsoperation durchgeführt. Weiter wird auch die zweite kombinatorische Schaltung 12A im Voraus aufgrund der Ausgabe des Aktivierungssignals EX2 in einen aktiven Zustand versetzt.

Als nächstes, wenn eine Zeitdauer, welche länger ist, als die Ausbreitungsverzögerungszeit in der kombinatorischen Schaltung 11A, nach dem Moment, an dem das Aktivierungssignal EX1 ausgegeben wurde, verstrichen ist, gibt die Überwachungsschaltung 131 eine Anforderungssignal REQ2 mit Bezug auf die zweite kombinatorische Schaltung 12A aus.

Gemäß der Ausgabe des Anforderungssignals REQ2, wird das an das zweite Register anzulegende Schreibfreigabesignal EN2 ausgegeben. Aufgrund der Tatsache, dass das Schreibfreigabesignal EN2 ausgegeben wurde, werden die in der ersten kombinatorischen Schaltung 11A verarbeiteten Daten im zweiten Register REG2 gespeichert, und endet ein Aktivierungssignal ST1, welches für die Überwachungsschaltung 131 verwendet wurde. Aufgrund der Vervollständigung des Aktivierungssignals ST1 endet das Anforderungssignal REQ2 mit Bezug auf die zweite kombinatorische Schaltung 12A und wird das an das zweite Register REG2 anzulegende Schreibfreigabesignal EN2 ebenso vervollständigt.

Hier wird aufgrund der Vervollständigung des Aktivierungssignals EX1 die kombinatorische Schaltung 11A in einen inaktiven Zustand versetzt. Andererseits, weil die kombinatorische Schaltung 12A gleichzeitig mit der Aktivierung der ersten kombinatorischen Schaltung 11A bereits in einen aktiven Zustand versetzt wurde, werden die von dem zweiten Register REG2 ausgegebenen Daten verarbeitet.

Als Nächstes, wenn eine Zeitdauer, welche länger ist als die Ausbreitungsverzögerungszeit in der zweiten kombinatorischen Schaltung 12A, nach dem Moment, an dem das an das zweite Register REG2 anzulegende Schreibfreigabesignal EN2 ausgegeben wurde, verstrichen ist, gibt die Überwachungsschaltung 132 ein Anforderungssignal REQ3 in Bezug auf das dritte Register REG3 aus. Gemäß dieser Ausgabe des Anforderungssignals REQ3 werden durch die Ausgabe des Schreibfreigabesignals EN3 die in der zweiten kombinatorischen Schaltung 12A verarbeiteten Daten in dem Register REG3 gespeichert, und endet weiter das Aktivierungssignal EX2 mit Bezug auf die zweite kombinatorischen Schaltung 12A, wobei die zweite kombinatorische Schaltung 12A in einen inaktiven Zustand versetzt wird. Danach endet das der Überwachungsschaltung 132 zugeführte Aktivierungssignal ST2, und endet auch das Anforderungssignal REQ3 mit Bezug auf das dritte Register REG3. Aufgrund der Vervollständigung des Anforderungssignals REQ3 wird ebenso das Schreibfreigabesignal EN3 vervollständigt.

Es ist zu beachten, dass nach der Vervollständigung des Anforderungssignals REQi von außerhalb, die asynchrone Signalsteuerungsschaltung wieder in einen Wartezustand für ein anderes Anforderungssignal versetzt wird.

Auch in dem vorstehenden Ausführungsbeispiel wird die kombinatorische Schaltung 11A nur dann aktiviert, wenn die Daten bereit, sind dieser zugeführt zu werden, und die kombinatorische Schaltung 12A wird ebenso nur dann aktiviert, wenn die Daten bereit sind, zu der vorhergehenden kombinatorischen Schaltung 11A zugeführt zu werden, wohingegen sie in einem inaktiven Zustand sind, wenn keine Daten bereit sind. Aus diesem Grund kann der Energieverbrauch, der generell während der Verarbeitungsoperation der in die Pipeline-Datenpfadschaltung periodisch eingegebenen Daten verursacht wird, stark reduziert werden. Zusätzlich zu diesem, da die zweite kombinatorische Schaltung 12A aktiviert wird, bevor die darin zu verarbeiteten Daten empfangen werden, vermindert dies einen Geschwindigkeitsverlust, der durch den langsamen Übergang von dem inaktiven zu dem aktiven Zustand oder umgekehrt bezüglich der kombinatorischen Schaltung verursacht wird.

[Drittes Ausführungsbeispiel]

6 zeigt eine Konfiguration des selbstgetakteten Pipeline-Datenpfadsystems gemäß dem dritten Ausführungsbeispiel der vorliegenden Erfindung. Obwohl der in diesem Ausführungsbeispiel gezeigte Datenpfad eine Schaltung ist, bei welcher eine 2-Stufen-Pipeline-Operation durchgeführt wird, die ein 2-Phasen-Quittierungsprotokoll einsetzt, ist die Anzahl der Stufen nicht auf dieses begrenzt. Es ist zu beachten, dass gleiche Elemente wie die in 1 die gleichen Bezugszeichen besitzen. Bezugszeichen 13D bezeichnet eine asynchrone Signalsteuerungsschaltung.

Bei dieser asynchronen Signalsteuerungsschaltung 13D sind REG4 bis REGE Register, die durch eine Reihe von doppelt flankengesteuerten D-Flip-Flops konfiguriert sind, zum Speichern der Daten, die in die kombinatorische Schaltung 11A und 12A eingegeben und/oder von dieser ausgegeben werden. Das D-Flip-Flop speichert Daten sowohl bei den steigenden als auch bei den fallenden Flanken des Taktsignals.

8 zeigt ein Beispiel der Konfiguration von dieser. Bezugszeichen 21 und 22 bezeichnen entsprechende D-Flip-Flops zum Speichern der bei der steigenden Flanke des Taktsignals CLK in das Terminal D eingegebenen Daten. In der Figur bezeichnet Bezugszeichen 23 einen Auswähler, der die ausgegebenen Daten von dem Flip-Flop 21 auswählt, wenn das Taktsignal gleich "1" ist, wohingegen er die anderen ausgegebenen Daten von dem Flip-Flop 22 auswählt wenn das Taktsignal gleich "0" ist. INV21 bezeichnet einen Invertierer.

Bei der vorstehenden Schaltung werden die in das Flip-Flop 21 eingegebenen Daten bei der steigenden Flanke des Taktsignals CLK gespeichert und an dem Auswähler 23 während der Dauer, in welcher das Taktsignal gleich "1" ist, ausgewählt, um von diesem ausgegeben zu werden. Andererseits werden die in das Flip-Flop 22 eingegebenen Daten bei der fallenden Flanke des Taktsignals CLK gespeichert und an dem Auswähler 23 während der Dauer, in welcher das Taktsignal gleich "0" ist, ausgewählt, um von diesem ausgegeben zu werden.

Bezugnehmend zurück auf 6 bezeichnen Bezugszeichen DL3 und DL4 Verzögerungsschaltungen, in welchen die Verzögerungszeit derart eingestellt ist, dass sie länger ist als die Ausbreitungsverzögerungszeit in jeder der kombinatorischen Schaltungen 11A und 12A. Bezugszeichen C8 bis C11 bezeichnen C-Elemente, NOR8 bis NOR11 bezeichnen NOR-Gatter, EXOR1 bis EXOR3 bezeichnen EXCLUSIV-OR-Gatter und INV3 bis INV8 bezeichnen Invertierer.

Um die Verständlichkeit des vorliegenden Ausführungsbeispiels zu erleichtern, wird hier ein herkömmlich offenbartes selbstgetaktetes Pipeline-Datenpfadsystem, das ein 2-Phasen-Quittierungs-Protokoll einsetzt, erklärt, unter der Annahme, dass statische kombinatorische Schaltungen 11'' und 12'' wie in 12gezeigt verwendet werden. In 12 ist Bezugszeichen 13'' eine asynchrone Signalsteuerungsschaltung und die gleichen Elemente wie die in 6 haben die gleichen Bezugszeichen. Für keine der kombinatorischen Schaltungen 11'', 12'', werden von der asynchronen Schaltung 13'' Aktivierungssignale bereitgestellt.

Bei dem 2-Phasen-Quittierungs-Protokoll, wird jeder Zustandswechsel des asynchronen Signals als Fortschritt eines Ereignisses angesehen und die Datenverarbeitung wird durchgeführt. Und zwar wird der Zustandswechsel von "0" zu "1" (gemeint ist eine Ausgabe) als der gleiche angesehen, wie der Zustandswechsel von "1" zu "0" (gemeint ist eine Vervollständigung), so dass die Ebene selbst des asynchronen Signals nichts mit dem Fortschritt des Ereignisses zu tun hat.

Bei solch einem einfachen asynchronen System wird die kombinatorische Schaltung 11'' immer in einen aktiven Zustand versetzt, wobei, um die Zeit der Vervollständigung der Datenverarbeitung innerhalb der kombinatorischen Schaltung 11'' und die des Zustandswechsels des asynchronen Signals einzustellen, das an das Register REG4 erster Stufe anzulegende Schreibfreigabesignal EN1 in die Verzögerungsschaltung DL3 eingegeben wird, und das Schreibfreigabesignal EN2 für das Register REG5 zweiter Stufe dann durch die Verzögerungsschaltung DL3 erzeugt wird. Die Zeiteinstellung zwischen der Vervollständigung der Datenverarbeitung innerhalb der zweiten kombinatorischen Schaltung 12'' und die des Zustandswechsels des asynchronen Signals wird ebenfalls auf dem gleichen Weg durchgeführt.

In diesem Ausführungsbeispiel ist es jedoch erforderlich, die entsprechend aus der MT-CMOS-Schaltung bestehenden kombinatorischen Schaltungen 11A und 12A zu steuern, um die Schaltungen kontinuierlich in den aktiven oder inaktiven Zustand zu versetzen. Aus diesem Grund wird in diesem Ausführungsbeispiel eine Aktivierungssignalerzeugungsschaltung 135 hinzugefügt, um den Zustandswechsel des asynchronen Signals zu erfassen und Aktivierungssignale ST1 und ST2 zu erzeugen.

Bei dieser Aktivierungssignalerzeugungsschaltung 135, wird der Zustandswechsel des Schreibfreigabesignals EN1 für das Register REG4 als eine Signalfolge "1" durch eine Verzögerungsschaltung erfasst, die von 2 Invertierern INV3 und INV4 und einem EXCLUSIV-OR-Gatter EXOR1 gebildet wird. Weiter wird auch der Zustandswechsel des Schreibfreigabesignals EN2 für das zweite Register REG5 als eine Signalfolge "1" durch eine Verzögerungsschaltung erfasst, die von 2 Invertierern INV5 und INV6 und einem EXCLUSIV-OR-Gatter EXOR2 gebildet wird. Weiter wird der Zustandswechsel des Schreibfreigabesignals EN3 für das dritte Register REG6 ebenso als eine Signalfolge "1" durch eine Verzögerungsschaltung erfasst, die von 2 Invertierern INV7 und INV8 und einem EXCLUSIV-OR-Gatter EXOR3 gebildet wird.

Wenn kein Zustandswechsel des Schreibfreigabesignals EN1 auftritt, ist die Ausgabe des EXCLUSIV-OR-Gatters EXOR1 gleich "0" und die des NOR-Gatters NOR10 gleich "1" (da das SET-Signal gleich "1" ist (in anderen Worten das SET*-Signal in 6 ist gleich "0") und die Ausgabe des EXCLUSIV-OR-Gatters EXOR2 gleich "0" ist), so dass die Ausgabe des C-Elements C10 unverändert bleibt. In diesem vorstehenden Zustand, wenn das Schreibfreigabesignal EN1 ausgegeben wird, wird das Ausgabesignal des EXCLUSIV-OR-Gatters EXOR1 zeitweise auf "1" geändert, die Ausgabe des C-Elements C10 wird zu "1", und das Aktivierungssignal ST1 wird ausgegeben. Danach, obwohl die Ausgabe des EXCLUSIV-OR-Gatters EXOR1 unverzüglich auf "0" zurückkehrt, während die Ausgabe "1" des NOR-Gatters NOR10 unverändert gehalten wird, behält die Ausgabe des C-Elements C10, nämlich das Aktivierungssignal ST1, den vorherigen Zustand "1" von diesem bei. Nach dieser Operation, aufgrund der Ausgabe des Schreibfreigabesignals EN2, wird die Ausgabe des EXCLUSIV-OR-Gatters EXOR2 zeitweise auf "1" geändert und die Ausgabe des NOR-Gatters NOR10 auf "0" geändert, so dass die Ausgabe des C-Elements C10, nämlich das Aktivierungssignal ST1, zu "0" wird, was die Vervollständigung von diesem bedeutet. Alle diese Operationen werden in gleicher Weise für das andere Aktivierungssignal ST2 durchgeführt.

Wie vorstehend erklärt, wird durch die Funktion der Aktivierungssignalerzeugungsschaltung 135, während der Dauer von der Ausgabe des Aktivierungssignals ST1 zu der Ausgabe des Schreibfreigabesignals EN2, das Aktivierungssignal ST1 auf "1" beibehalten. Weiter wird während der Dauer von der Ausgabe des Aktivierungssignals ST2 zu der Ausgabe des Schreibfreigabesignals EN3 das Aktivierungssignal ST2 auf "1" beibehalten. Alle diese Operationen können überwacht werden, in dem Fall dass das Anforderungssignal REQi ausgegeben wird. Die gleiche Operation kann jedoch überwacht werden, sogar wenn das REQi vervollständigt ist, da das Signal REQi dabei seinen Zustand ändert.

Die Operation dieses Ausführungsbeispiels wird nun bezugnehmend auf 7 erklärt.

Als erstes wird das SET-Signal ausgegeben, um die asynchrone Signalsteuerungsschaltung 14D in einen aktiven Zustand zu versetzen. Dann wird in einem Zustand, in dem alle in das erste Register REG4 einzugebenden Daten bereit sind, ein Anforderungssignal REQi von außerhalb ausgegeben. Als Ergebnis werden das Schreibfreigabesignal EN1 und das Aktivierungssignal ST1 eins nach dem anderen ausgegeben. Danach werden die eingegebenen Daten in dem ersten Register REG4 aufgrund der Ausgabe des Schreibfreigabesignals EN1 gespeichert. Weiter wird aufgrund der Ausgabe des Aktivierungssignals ST1 die erste kombinatorische Schaltung 11A in einen aktiven Zustand versetzt und führt für die von dem ersten Register REG4 darin eingegebenen Daten eine Logikverarbeitungsoperation aus.

Als Nächstes, wenn eine Zeitdauer, welche länger ist als die Ausbreitungsverzögerungszeit in der ersten kombinatorischen Schaltung 11A, nach dem Moment, an dem das Aktivierungssignal ST1 ausgegeben wurde, verstrichen ist, wird das Anforderungssignal REQ2 durch die Verzögerungsschaltung DEL3 ausgegeben, und werden dadurch das Schreibfreigabesignal EN2 und das Aktivierungssignal ST2 ausgegeben. Aufgrund der Tatsache, dass das Schreibfreigabesignal EN2 ausgegeben wurde, werden die in der ersten kombinatorischen Schaltung 11A verarbeiteten Daten in dem zweiten Register REG5 gespeichert, und das Aktivierungssignal ST1 wird vervollständigt, wodurch die erste kombinatorische Schaltung 11A in einen inaktiven Zustand versetzt wird. Danach, nach der Ausgabe des Aktivierungssignals ST2, führt die kombinatorische Schaltung 12A eine Logikverarbeitungsoperation mit Bezug auf die von dem ersten Register REG5 ausgegebenen Daten aus.

Als Nächstes, wenn eine Zeitdauer, welche länger ist als die Ausbreitungsverzögerungszeit in der zweiten kombinatorischen Schaltung 12A, nach dem Moment, an dem das Schreibfreigabesignal EN2 ausgegeben wurde, verstrichen ist, wird das Schreibfreigabesignal EN3 durch die Verzögerungsschaltung DEL4 ausgegeben. Aufgrund der Ausgabe des Schreibfreigabesignal EN3, werden die in der zweiten kombinatorischen Schaltung 12A verarbeiteten Daten in dem dritten Register REG6 gespeichert und endet weiter das an die kombinatorische Schaltung 12A anzulegende Aktivierungssignal ST2, so dass die Schaltung 12A in einen inaktiven Zustand versetzt wird.

Es ist zu beachten, wenn das Anforderungssignal REQi während der Dauer, in dem das Schreibfreigabesignal EN2 in dem "1"-Zustand ist, vervollständigt wird, dass beide Eingaben in das C-Element C8 zu "0" werden. Durch diese Funktion wird das Schreibfreigabesignal EN1 als eine Ausgabe des C-Elements C8 vervollständigt, und die gleiche ähnliche Operation wie vorstehend wird durchgeführt.

Wie vorstehend gezeigt, wird die Pipeline-Operation in dem vorliegenden Ausführungsbeispiel sowohl als Reaktion auf die Ausgabe des Anforderungssignals REQi als auch auf die Vervollständigung des REQi-Signals durchgeführt. In diesem Fall werden die kombinatorischen Schaltungen 11A und 12A nur dann aktiviert, wenn die Daten bereit sind, in die Register eingegeben zu werden, die entsprechend mit jeder der Eingabeseite davon verbunden sind und darin verarbeitet werden müssen, wohingegen sie in einen inaktiven Zustand versetzt werden, wenn keine Datenverarbeitung benötigt wird. Aus diesem Grund kann der Energieverbrauch der Pipeline-Datenpfadschaltung, in welcher die periodisch eingegebenen Daten verarbeitet werden, reduziert werden.

[Andere Modifikationen]

In dem ersten bis dritten Ausführungsbeispiel sind die kombinatorischen Schaltungen 11A, 12A, 11B und 12B wie in 9A gezeigt, mit der Schaltung 2H, welche die Spannung an der virtuellen Versorgungsschiene steuert, und der Schaltung 2L, welche die Spannung an der virtuellen Erdungsschiene steuert, als die darin zu verwendenden MT-CMOS-Schaltungen bereitgestellt. Tatsächlich können jedoch auch MT-CMOS-Schaltungen die wie in 9B gezeigt nur mit der Schaltung 2H bereitgestellt sind, oder MT-CMOS-Schaltungen die wie in 9C gezeigt nur mit der Schaltung 2L bereitgestellt sind, verwendet werden. Speziell in dem in 9C gezeigten Fall ist es nicht erforderlich, irgendein Schlafsignal SLP innerhalb der Schaltungen zu erzeugen, wodurch eine Anzahl von zu verwendenden erforderlichen Elementen reduziert werden kann.

Weiterhin kann in dem vorstehenden ersten bis dritten Ausführungsbeispiel, wenn die asynchronen Signalsteuerungsschaltungen 13A, 13B, 13C und 13D durch Hochschwellenwert-MOS-Transistoren gebildet werden, die ähnlich den Hochschwellenwert-Transistoren innerhalb der MT-CMOS-Schaltungen sind, die die kombinatorischen Schaltungen 11A und 12A bilden, der statische Energieverbrauch in diesen reduziert werden. Von diesen asynchronen Signalsteuerungsschaltungen 13A bis 13D wird nicht erwartet, dass sie bei solch einer hohen Geschwindigkeit wie die kombinatorischen Schaltungen 11A, 12A, 11B und 12B arbeiten, so dass das Abnehmen der Operationsgeschwindigkeit, das durch die Verwendung von Hochschwellenwert-MOS-Transistoren verursacht wird, das Geschwindigkeitsverhalten als Ganzes wenig beeinflussen wird.

Die vorliegende Erfindung wurde detailliert mit Bezug auf bevorzugte Ausführungsbeispiele beschrieben und von dem Vorhergehenden wird nun für den Fachmann ersichtlich, dass Änderungen und Modifikationen vorgenommen werden können, ohne sich von der Erfindung in ihrem breiteren Aspekt zu entfernen, und deshalb deckt die Erfindung in den zugehörigen Ansprüchen alle solche Änderungen und Modifikationen der Erfindung ab.


Anspruch[de]
Selbstgetaktetes Pipeline-Datenpfadsystem, mit:

einer Pipeline-Datenpfadschaltung mit einer Vielzahl von Datenverarbeitungsstufen, die jeweils aufweisen:

eine kombinatorische Schaltung (11A, 12A) zum Verarbeiten von Eingabedaten; und

ein Register (REG1, REG2), das mit der Eingabeseite der kombinatorischen Schaltung (11A, 12A) verbunden ist; und

eine asynchrone Signalsteuerungsschaltung (13A; 13B; 13C; 13D), die eine Datenübertragung an jedes und von jedem der Register (REG1, REG2, REG3) in der Pipeline-Datenpfadschaltung als Antwort auf ein Anforderungssignal steuert;

wobei die kombinatorische Schaltung (11A, 12A) in jeder der Vielzahl von Datenverarbeitungsstufen aus einer Mehrfachschwellenwert-CMOS-Schaltung besteht, wobei die Mehrfachschwellenwert-CMOS-Schaltung weiter aufweist:

einen Logikschaltungsteil (1), der durch eine Vielzahl von Niedrigschwellenwert-CMOS-Schaltungen konfiguriert ist; und

einen Energiesteuerungsschaltungsteil (2H, 2L), welcher durch eine Vielzahl von Hochschwellenwert-MOS-Transistoren konfiguriert ist und eine Energiezuführung mit Bezug auf den Logikschaltungsteil (1) steuert;

dadurch gekennzeichnet, dass

die asynchrone Signalsteuerungsschaltung (13A) aufweist:

eine Signalerzeugungseinrichtung (131; 131134; 135) zum Steuern aktiver und inaktiver Zustände von jeder der kombinatorischen Schaltungen (11A, 12A) als Antwort auf ein Anforderungssignal.
Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 1, wobei die asynchrone Signalsteuerungsschaltung (13A) weiter eine Vielzahl von Überwachungsschaltungen (131, 132) aufweist, von welchen jede ein als Antwort auf ein Anforderungssignal (REQi, REQ2, REQ3) erzeugtes Schreibfreigabesignal (EN1, EN2, EN3) verzögert, das an das Register (REG1, REG2) anzulegen ist, das der aktuellen kombinatorischen Schaltung (11A, 12A) vorausgeht, und ein weiteres Anforderungssignal mit Bezug auf das Register (REG2, REG3) ausgibt, das der aktuellen kombinatorischen Schaltung (11A, 12A) nachfolgt. Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 1, wobei eine asynchrone Signalsteuerungsschaltung (13A) eine Vielzahl von Hochschwellenwertwert-MOS-Transistoren aufweist. Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 1, wobei die asynchrone Signalsteuerungsschaltung (13A) das Aktivierungssignal (ST1, ST2) mit Bezug auf eine aktuelle kombinatorische Schaltung (11A, 12A) erzeugt aus einem als Antwort auf ein Anforderungssignal (REQi, REQ2) erzeugten Schreibfreigabesignal (EN1, EN2), das an das Register (REG1, REG2) anzulegen ist, das der aktuellen kombinatorischen Schaltung (11A, 12A) vorausgeht, und einem als Antwort auf ein weiteres Anforderungssignal (REQ2, REQ3) erzeugten weiteren Schreibfreigabesignal (EN2, EN3), das an das Register (REG2, REG3) anzulegen ist, das der aktuellen kombinatorischen Schaltung (11A, 12A) nachfolgt. Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 4, wobei das Anforderungssignal (REQ2, REQ3) mit Bezug auf das Register (REG2, REG3), das der aktuellen kombinatorischen Schaltung (11A, 12A) nachfolgt, eingerichtet ist, erzeugt zu werden, nachdem seit dem Moment einer Erzeugung des Schreibfreigabesignals (EN1, EN2) als Antwort auf das Anforderungssignal (REQi, REQ2) mit Bezug auf das Register (REG1, REG2), das der aktuellen kombinatorischen Schaltung (11A, 12A) vorausgeht, eine Signallaufzeit innerhalb der aktuellen kombinatorischen Schaltung (11A, 12A) vergangen ist. Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 1, wobei die Signalerzeugungseinrichtung umfasst:

Überwachungsschaltungen (131, 132), von welchen jede ein als Antwort auf ein Anforderungssignal (REQi, REQ2) erzeugtes Schreibfreigabesignal (EN1, EN2), das an das Register (REG2, REG3) anzulegen ist, das der aktuellen kombinatorischen Schaltung (11A, 12A) vorausgeht, für eine vorbestimmte Zeitdauer verzögert und ein weiteres Anforderungssignal (REQ2, REQ3) mit Bezug auf das Register (REG2, REG3) ausgibt, das der aktuellen kombinatorischen Schaltung (11A, 12A) nachfolgt, und auch das weitere Anforderungssignal (REQ2, REQ3) basierend auf der Ausgabe des weiteren Anforderungssignals (REQ2, REQ3) selbst beendet; und

eine Vielzahl von Signalerzeugungseinrichtungen (133, 134), die alle zum Erzeugen eines Aktivierungssignals (EX1, EX2) zum Steuern der aktuellen kombinatorischen Schaltung (11A, 12A) dienen, um diese als Antwort auf ein Anforderungssignal (REQi, REQ2), aber ungeachtet von einer Ausgabe des Schreibfreigabesignals (EN1, EN2) mit Bezug auf das Register (REG1, REG2), das der aktuellen kombinatorischen Schaltung (11A, 12A) vorausgeht, in einen aktiven oder inaktiven Zustand zu versetzen.
Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 6, wobei die asynchrone Signalsteuerungsschaltung (13C) eine Vielzahl von Hochschwellenwertwert-MOS-Transistoren aufweist. Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 6, wobei die asynchrone Signalsteuerungsschaltung (13C) das Aktivierungssignal (EX1, EX2) mit Bezug auf die aktuelle kombinatorische Schaltung (11A, 12A) erzeugt aus dem als Antwort auf das Anforderungssignal (REQi, REQ2) erzeugten Schreibfreigabesignal (EN1, EN2), das an das Register (REG1, REG2) anzulegen ist, das der aktuellen kombinatorischen Schaltung (11A, 12A) vorausgeht, und einem als Antwort auf ein weiteres Anforderungssignal (REQ2, REQ3) erzeugten weiteren Schreibfreigabesignal (EN2, EN3), das an das Register (REG2, REG3) anzulegen ist, das der kombinatorischen Schaltung (11A, 12A) nachfolgt. Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 8, wobei das Anforderungssignal (REG2, REG3) mit Bezug auf das Register (REG2, REG3), das der aktuellen kombinatorischen Schaltung (11A, 12A) nachfolgt, eingerichtet ist, erzeugt zu werden, nachdem seit dem Moment einer Erzeugung des Schreibfreigabesignals (EN1, EN2) als Antwort auf das Anforderungssignal (REQi, REQ2) mit Bezug auf das Register (REG1, REG2), das der aktuellen kombinatorischen Schaltung (11A, 12A) vorausgeht, eine Signallaufzeit innerhalb der aktuellen kombinatorischen Schaltung (11A, 12A) vergangen ist. Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 1, wobei das System auf einem Zweiphasen-Quittungsprotokoll basiert, wobei das Register (REG1, REG2) aus einem doppelt flankengesteuerten D-Flip-Flop aufgebaut ist;

und wobei die Signalerzeugungseinrichtung umfasst:

eine Vielzahl von Verzögerungsschaltungen (DL3, DL4), von welchen jede einen Zustandswechsel von einem als Antwort auf ein Anforderungssignal (REQi, REQ2) erzeugten Schreibfreigabesignal (EN1, EN2), das an das Register (REG4, REG5) anzulegen ist, das der aktuellen kombinatorischen Schaltung (11A, 12A) vorausgeht, für eine vorbestimmte Zeitdauer verzögert und einen Zustandswechsel eines weiteren Anforderungssignals (REQ2) mit Bezug auf das Register (REG5) erzeugt, das der aktuellen kombinatorischen Schaltung (11A, 12A) nachfolgt; und

eine Vielzahl von Signalerzeugungseinrichtungen (135), die alle zum Ausgeben eines Aktivierungssignals (ST1, ST2) zum Steuern der aktuellen kombinatorischen Schaltung (11A, 12A) dienen, um diese in einen aktiven oder inaktiven Zustand zu versetzen, in Übereinstimmung mit dem Zustandswechsel des Schreibfreigabesignals (EN1, EN2), das als Antwort auf das Anforderungssignal (REQi, REQ2) mit Bezug auf das Register (REG4, REG5) erzeugt wird, das der aktuellen kombinatorischen Schaltung (11A, 12A) vorausgeht, und das Aktivierungssignal (ST1, ST2) als Antwort auf den Zustandswechsel des Schreibfreigabesignals (EN2, EN3) beenden, das als Antwort auf das Anforderungssignal (REQ2) mit Bezug auf das Register (REG5, REG6) erzeugt wird, das der aktuellen kombinatorischen Schaltung (11A, 12A) nachfolgt.
Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 10, wobei die asynchrone Signalsteuerungsschaltung (13D) eine Vielzahl von Hochschwellenwertwert-MOS-Transistoren aufweist. Selbstgetaktetes Pipeline-Datenpfadsystem gemäß Anspruch 10, wobei das Anforderungssignal (REQ2) mit Bezug auf das Register (REG5, REG6), das der aktuellen kombinatorischen Schaltung (11A, 12A) nachfolgt, eingerichtet ist, erzeugt zu werden, nachdem seit dem Moment einer Erzeugung des Aktivierungssignals (ST1, ST2) eine Signallaufzeit in der aktuellen kombinatorischen Schaltung (11A, 12A) vergangen ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com