PatentDe  


Dokumentenidentifikation DE10250154B4 03.05.2007
Titel Schaltereinheit für ein Schaltnetzteil
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Griebl, Erich, Dr., 84405 Dorfen, DE;
Zverev, Ilia, Dr., 81735 München, DE;
Strecker, Markus, 81673 München, DE
Vertreter Müller - Hoffmann & Partner Patentanwälte, 81667 München
DE-Anmeldedatum 28.10.2002
DE-Aktenzeichen 10250154
Offenlegungstag 13.05.2004
Veröffentlichungstag der Patenterteilung 03.05.2007
Veröffentlichungstag im Patentblatt 03.05.2007
IPC-Hauptklasse H03K 17/567(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H02M 1/00(2006.01)A, L, I, 20051017, B, H, DE   H01L 27/07(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Die Erfindung betrifft eine Schaltereinheit für ein Schaltnetzteil.

Bei vielen elektronischen Geräten ist neben einer Hauptstromversorgung eine Hilfsstromversorgung oder eine Hilfsstromversorgungseinrichtung notwendig „ um bei bestimmten Betriebsarten der elektronischen Geräten, bei welchen die Hauptstromversorgung, zum Beispiel aus Stromsparerfordernissen, abgeschaltet wird, um in Betrieb verbleibende Komponenten mit elektrischer Energie zu versorgen.

Häufig werden derartige Hauptstromversorgungen und Hilfsstromversorgungen in einer gemeinsamen Stromversorgungseinrichtung realisiert, welche als Schaltnetzteile ausgebildet sind. Dabei muss ein derartiges Schaltnetzteil sowohl einen normalen Betriebsmodus zur Versorgung sämtlicher Komponenten als auch einen Teilleistungsmodus, insbesondere einen Bereitschaftsmodus oder Stand-By-Modus zur Versorgung ausschließlich bestimmter Anteile einer zu versorgenden Einheit realisieren.

Schaltnetzteile weisen eine Schaltereinheit auf, welche getaktet angesteuert wird, um einen Transformationsvorgang zu realisieren. Die Schaltereinheit muss also in der Lage sein, sämtliche Leistungsanforderungen sowohl des Teilleistungsmodus, insbesondere des Bereitschaftsmodus oder Stand-By-Modus als auch des eigentlichen normalen Betriebsmodus zu erfüllen. Dies führt aber in nachteilhafter Weise dazu, dass aufgrund dieser Randbedingungen und Stabilitätsanforderungen im Teilleistungsmodus, insbesondere im Bereitschaftsmodus oder Stand-By-Modus bekannte Schaltereinheiten bisher eine im Vergleich zur aufzubringenden Schaltleistung hohe Verlustleistung besitzen.

Die Druckschrift JP 5-90 933 A betrifft eine Schalteranordnung mit einer Parallelschaltung eines IGBT mit einem MOSFET, wobei die Problematik, Schaltverluste zu vermeiden oder zu reduzieren, angesprochen und dadurch gelöst wird, dass die Sättigungsspannung eines Teillastschalters im Sinne eines MOSFET niedriger ausgebildet ist, als die eines als Hauptlastschalter dienenden IGBT, und zwar für den Fall geringer Ströme. Für den Fall, dass hohe Ströme bereitgestellt werden müssen, werden diese vom IGBT geliefert, und zwar mit einer Sättigungsspannung, die geringer ist als die des MOSFET.

Die Druckschrift DE 101 14 788 C1 betrifft ein Halbleiterbauelement in Form eines MOS-Schalters, bei welchem ein vertikal ausgebildeter IGBT mit einem lateral ausgebildeten MOSFET mit ladungskompensierter Driftzone integriert ist. Dabei ist es insbesondere vorgesehen, dass der vertikal ausgebildete IGBT bei einem MOSFET mit n-dotierter Driftstrecke eine n+-dotierte Feldstoppschicht sowie eine p-dotierte schwache Injektorschicht aufweist.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltereinheit für ein Schaltnetzteil zu schaffen, welche auf besonders einfache Art und Weise die Funktionalität eines Schaltnetzteils unter weitestgehender Vermeidung von Schaltverlusten im Teilleistungsmodus, insbesondere im Bereitschaftsmodus ermöglicht.

Die Aufgabe wird durch eine Schaltereinheit für ein Schaltnetzteil erfindungsgemäß mit den kennzeichnenden Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Weiterbildungen der erfindungsgemäßen Schaltereinheit sind jeweils Gegenstand der abhängigen Unteransprüche.

Die vorliegende Erfindung schafft eine Schaltereinheit für ein Schaltnetzteil mit einem Primärstrom-/-spannungseingangsbereich, welcher zum Empfang eines Primärstroms und/oder einer Primärspannung ausgebildet ist, einem Primärstrom-/-spannungsausgangsbereich, welcher zur Ausgabe des Primärstroms und/oder der Primärspannung ausgebildet ist, und einem ersten oder Hauptschalter und einem zweiten, Teillast- oder Bereitschaftsschalter, welche zueinander parallel geschaltet und zur gesteuerten oder steuerbaren getakteten Übertragung des Primärstroms und/oder der Primärspannung vom Primärstrom-/-spannungseingangsbereich zum Primärstrom-/-spannungsausgangsbereich ausgebildet sind, wobei der erste oder Hauptschalter als IGBT ausgebildet ist, wobei der zweite, Teillast- oder Bereitschaftsschalter als MOSFET ausgebildet ist, wobei der erste oder Hauptschalter und der zweite, Teillast- oder Bereitschaftsschalter in einem gemeinsamen Modul monolithisch integriert ausgebildet sind, wobei der erste oder Hauptschalter und der zweite, Teillast- oder Bereitschaftsschalter als Feldstoppbauteil ausgebildet sind, wobei der erste oder Hauptschalter und der zweite, Teillast- oder Bereitschaftsschalter als vertikale Bauteile ausgebildet sind und wobei der Kollektoranschluss oder -ausgang des IGBT des ersten oder Hauptschalters unterhalb der Gatebereiche des IGBT des ersten oder Hauptschalters und des MOSFET des zweiten, Teillast- oder Bereitschaftsschalters lateral bis in den Bereich des MOSFET des zweiten, Teillast- oder Bereitschaftsschalters ausgebildet ist.

Es ist somit grundlegend, bei einer Schaltereinheit für ein Schaltnetzteil einen ersten oder Hauptschalter und einen zweiten oder Teillast- oder Bereitschaftsschalter vorzusehen, welche zueinander parallel geschaltet sind, um einen Primärstrom und/oder eine Primärspannung von einem entsprechenden Eingangsbereich zu einem entsprechenden Ausgangsbereich zu übertragen, wobei die beiden Schalter in einem gemeinsamen Modul monolithisch integriert ausgebildet sind. Durch das Vorsehen der beiden parallel zueinander geschalteten Schalter ergibt sich somit auf einfache Weise die Möglichkeit, die beiden Schalter voneinander unabhängig derart auszulegen, dass sowohl ein sicherer normaler Betriebsmodus als auch ein besonders verlustfreier Teilleistungsmodus, insbesondere Bereitschaftsmodus oder Stand-By-Modus bei einem Schaltnetzteil realisierbar sind. Darüber hinaus ergibt sich durch die gemeinsame monolithische Integration innerhalb eines gemeinsamen Modul eine besonders kompakte Bauweise der Schaltereinheit und auch eine besonders einfache Handhabbarkeit und flexible Verwendbarkeit der Schaltereinheit.

Besonders vorteilhaft ist es, wenn der zweite oder Teillast- oder Bereitschaftsschalter eine geringe Leistungsaufnahme, Stromtragfähigkeit, Verlustleistung und/oder parasitäre Kapazität aufweist, insbesondere geringer als die des ersten oder Hauptschalters. Dadurch stellt sich auf besonders einfache Art und Weise bei dem für den Teilleistungsmodus, insbesondere den Bereitschaftsmodus oder Stand-By-Modus vorgesehenen zweiten oder Teillast- oder Bereitschaftsschalter eine geringe Verlustleistung ein.

Bei einer anderen Ausgestaltungsform der erfindungsgemäßen Schaltereinheit ist es vorgesehen, dass der erste oder Hauptschalter und der zweite oder Teillast- oder Bereitschaftsschalter jeweils einen Steuereingang aufweisen, welcher über getrennte Steueranschlüsse ansteuerbar sind. Dadurch kann je nach Betriebsmoduswahl entweder der erste oder Hauptschalter oder alternativ der zweite oder Teillast- oder Bereitschaftsschalter für die Übertragung des Primärstroms und/oder der Primärspannung ausgewählt werden.

Alternativ dazu kann es vorteilhaft sein, wenn die beiden Steuereingänge des ersten oder Hauptschalters und des zweiten oder Teillast- oder Bereitschaftsschalters über einen gemeinsamen Steueranschluss ansteuerbar sind. Hierbei kann zum Beispiel über die Wahl der Ansteuerpegel die Auswahl des ersten oder des zweiten Schalters realisiert werden, wenn die entsprechenden Schaltspannungen der beiden Schalter unterschiedlich ausgebildet sind.

Entsprechend ist es gemäß einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Schaltereinheit vorgesehen, dass ein gemeinsamer Steueranschluss, insbesondere für die Steuereingänge, vorgesehen ist und dass der erste oder Hauptschalter eine Schaltspannung, Einsatzspannung oder Schwellenspannung aufweist, welche größer ist als die Schaltspannung, Einsatzspannung oder Schwellenspannung des zweiten oder Teillast- oder Bereitschaftsschalters. Auf diese Weise lässt sich die Wahl der Schalter in den verschiedenen Betriebsmodi über die Pegelwahl realisieren.

Es lassen sich die für den normalen Betriebsmodus bzw. für den Teilleistungsmodus, insbesondere den Stand-By- oder Bereitschaftsmodus günstigen elektrischen Parameter der jeweils tätig werdenden Schalter auf besonders einfache Art und Weise geeignet wählen. Dabei ist es insbesondere vorgesehen, dass der MOSFET des zweiten oder Bereitschaftsschalters eine Bodydiode aufweist, welche als Freilaufdiode dienen kann oder geschaltet ist.

Die Freilaufdiode sorgt dafür, dass insbesondere am Ausgang oder Kollektorausgang des IGBT nicht auf das zur Masse oder den Emitterausgang des IGBT liegende negative Potenzial driftet. Ohne Verwendung einer Diode kann dies z. B. durch Oszillation in der Schaltung erfolgen. Dafür sind IGBTs im Allgemeinen nicht ausgelegt. Darüber hinaus kann ein lateraler Feldeffekttransistor aufsteuern, wenn die Gateanschlüsse des IGBT und/oder des MOSFET um mehr als die Einsatzspannung bezüglich des Kollektoranschlusses des IGBT bzw. des Drainanschlusses des MOSFET nach unten driftet.

Ein vertikaler MOSFET beinhaltet prinzipiell immer eine Freilaufdiode, und zwar durch den parasitären Bipolartransistor. Beim IGBT wird von der Rückseite durch die p-Implantation eine weitere Diode angefügt, welche zur oben genannten Diode antiparallel ausgebildet ist. Das bedeutet, dass das Gesamtsystem sperrt. Bei einer reinen IGBT-Lösung müsste also eine zusätzliche Kleinsignaldiode ausgebildet werden. Dies ist im Rahmen dieser Erfindung bei Verwendung eines MOSFET nicht nötig.

Bei einer anderen alternativen Fortbildung der erfindungsgemäßen Schaltereinheit ist es vorgesehen, dass der erste oder Hauptschalter und der zweite oder Teillast- oder Bereitschaftsschalter mit dem Primärstrom-/-spannungseingangsbereich verbundene Eingangsanschlüsse oder Eingänge – insbesondere Sourceanschlüsse oder -eingänge oder Emitteranschlüsse oder -eingänge – aufweisen, welche miteinander verbunden oder als gemeinsame Anschlüsse ausgebildet sind oder welche als voneinander getrennte Anschlüsse ausgebildet sind.

Alternativ oder zusätzlich ist es vorgesehen, dass der erste oder Hauptschalter und der zweite oder Teillast- oder Bereitschaftsschalter mit dem Primärstrom-/-spannungsausgangsanschlussbereich verbundene Ausgangsanschlüsse oder Ausgänge – insbesondere Drainanschlüsse oder -ausgänge oder Kollektoranschlüsse -ausgänge – aufweisen, welche miteinander verbunden oder als gemeinsame Anschlüsse ausgebildet sind oder welche als voneinander getrennte Anschlüsse ausgebildet sind.

Bei einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen Schaltereinheit ist es vorgesehen, dass der MOSFET des zweiten oder Teillast- oder Bereitschaftsschalters derart vom IGBT des ersten oder Hauptschalters räumlich getrennt und/oder elektrisch isoliert ausgebildet ist, dass dadurch der Einfluss des MOSFET des zweiten oder Teillast- oder Bereitschaftsschalters auf den IGBT des ersten oder Hauptschalters und insbesondere das Snap-Back-Verhalten reduziert sind, welches im Detail weiter unten beschrieben ist.

In vorteilhafter Weise ist es vorgesehen, dass zur räumlichen Trennung und/oder zur elektrischen Isolierung des MOSFET des zweiten oder Bereitschaftsschalters vom IGBT des ersten oder Hauptschalters mindestens eine elektrisch inaktive Gatepadfläche ausgebildet ist. Eine Gatepadfläche wird dabei als elektrisch inaktiv bezeichnet, wenn das darunter liegende Gebiet keine aktiven Transistorzellen aufweist oder bildet.

Bei einer weiteren Ausführungsform der erfindungsgemäßen Schaltereinheit sind die Eingangsanschlüsse des ersten oder Hauptschalters und des zweiten oder Bereitschaftsschalters, insbesondere also die Sourceanschlüsse oder Emitteranschlüsse, mittels einer Durchkontaktierung oder mittels eines Vias geringer Ausdehnung miteinander elektrisch verbunden, insbesondere durch ein Metall und/oder insbesondere auf der Vorderseite eines Halbleitersubstrats, wobei insbesondere ein darunterliegendes Gebiet inaktiv ausgebildet ist.

Bevorzugt wird dabei, dass durch die Durchkontaktierung oder durch den Via ein ohmscher Widerstand derart definiert ist, dass im Betrieb, das heißt bei Stromfluss über die Schaltereinheit über diesen ohmschen Widerstand ein Spannungsabfall generiert ist, über welchen die Stromflüsse durch den ersten oder Hauptschalter und den zweiten oder Teillast- oder Bereitschaftsschalter ableitbar sind.

Bei einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Schaltereinheit ist es vorgesehen, dass der erste oder Hauptschalter und der zweite oder Teillast- oder Bereitschaftsschalter unterschiedliche Schaltspannungen, Einsatzspannungen oder Schwellenspannungen aufweisen und dass diese unterschiedlichen Schaltspannungen, Einsatzspannungen oder Schwellenspannungen über Dotierstoffkonzentrationen der Kanalbereiche des IGBT des ersten oder Hauptschalters und des MOSFET des zweiten oder Bereitschaftsschalters definiert und eingestellt sind.

Dabei ist es insbesondere vorgesehen, dass rückseitig auf einem niedrig dotierten Halbleitersubstrat des IGBT des ersten Hauptschalters eine hoch dotierte Halbleitermaterialschicht ausgebildet ist, durch welche ein durch das niedrig dotierte Halbleitersubstrat verlaufendes elektrisches Feld abblockbar oder abschirmbar ist.

Diese und weitere Aspekte der vorliegenden Erfindung werden anhand der nachfolgenden Bemerkungen näher erläutert, dabei werden die Begriffe "Teillast-" und "Stand-By-" synonym verwendet.

Schaltnetzteile für Handys, Notebookadapter, PC, TV/VCR, Monitore usw. haben einen Stand-By-Betrieb. In diesem Modus sind alle unnötigen Verbraucher abgeschaltet. Nur Mikrokontraller oder eine Überwachungselektronik werden mit Spannung versorgt. Die Anforderungen in Bezug auf eine minimale Leistungsaufnahme im Teilleistungsmodus, insbesondere im Stand-By-Betrieb eines Schaltnetzteils sind in den letzten Jahren durch den Gesetzgeber sehr stark erhöht worden. Diese sind z.B.:

Bisher wird versucht, dieser Anforderung durch Abschalten von im Teilleistungsmodus, insbesondere im Stand-By nicht notwendigen Verbrauchern über eine Power Management Funktionalität des Ansteuer-ICs und/oder durch Frequenzreduktion auf 20 kHz zur Reduzierung der Schaltverluste im Hauptschalter und dem Ansteuer-IC Burst Mode gerechnet zu werden.

Trotz dieser Maßnahmen zur Leistungsminimierung im Stand-By, entstehen im Hauptschalter aber immer noch hohe Schaltverluste, insbesondere bei Verwendung im Teilleistungsmodus, insbesondere im Stand-By-Modus. Diese lassen sich im Falle von MOSFETs als Leistungsschalter und einer "quasiresonanten" Ansteuerung, d.h. einem Einschalten im Spannungsnulldurchgang, weiter reduzieren. Aber eine Reduzierung darüber hinaus erfordert zusätzliche Maßnahmen.

In einer Ausführungsvariante der Erfindung wird dem Hauptschalter ein Stand-By-Schalter oder Teillastschalter parallel geschaltet. Der Hauptschalter wird im Normalbetrieb getaktet. Der Stand-By-Schalter kann in diesem Modus mitgetaktet werden oder ausgeschaltet bleiben. Der Strom fließt über den Hauptschalter mit geringen Durchlassverlusten.

Im Stand-By-Betrieb bleibt der Hauptschalter ausgeschaltet und nur der Stand-By-Schalter wird getaktet. Da dieser Schalter kleiner und z.B. als MOSFET ausgelegt ist, verursacht er mit seinen kleineren parasitären Kapazitäten weniger Schaltverluste als der Hauptschalter, der u.U. mit einem IGBT realisiert wird. Dadurch kann die Verlustleistung weiterhin reduziert werden.

Die Schalter weisen bei einer Ausführungsvariante separate Gateanschlüsse auf und können von einem Ansteuer-IC separat angesteuert werden. Dabei spielt die Auslegung der Schaltschwellen der Gatespannung keine Rolle.

Bei einer anderen Ausführungsvariante sind die Gateanschlüsse der Schalter verbunden. In diesem Fall werden eine spezielle Ansteuerung und Auslegung der Einschaltschwellen der Gatespannung notwendig.

Die Auslegung der Einschaltschwellen wird so realisiert, dass die Einschaltschwelle des Hauptschalters höher ist als die des Stand-By-Schalters.

Im normalen Betriebsmodus ist die Gateansteuerspannung größer als die Schwellenspannung des Hauptschalters. Hierdurch wird sichergestellt, dass der Hauptschalter eingeschaltet wird, wobei der mitgetaktete Stand-By-Schalter keinen merkbaren Einfluss hat.

Im Stand-By-Betrieb wird die Gateansteuerspannung größer ausgelegt als die Schaltschwelle des Stand-By-Schalters und niedriger als die des Hauptschalters. Somit wird der Stand-By-Schalter getaktet, während der Hauptschalter ausgeschaltet bleibt.

Beide Ausführungen können mit Hilfe von zwei diskreten Bauelementen oder einer Multi-Chip Lösung (Modul), sowie auch eines monolithischen Bauelementes mit einer "snap-back"-Kennlinie realisiert werden.

Es kann auch beliebige Kombinationen von bipolaren und unipolaren Bauelementen vorgesehen sein:

  • – MOSFET und MOSFET,
  • – IGBT und MOSFET sowie
  • – IGBT und IGBT.

Bei der Kombination IGBT als Hauptschalter und MOSFET als Stand-By-Schalter kann die parasitäre Bodydiode vom MOSFET als Freilaufdiode genutzt werden, da der IGBT für negative Kollektor-Emitter-Spannungen, die durch parasitäre Schwingungen entstehen können, nicht spezifiziert ist.

Die Source- bzw. die Emitteranschlüsse können verbunden werden oder nicht. Falls nicht, besteht die Möglichkeit, unterschiedliche Strommesswiderstände für Normal- und Stand-By-Betrieb einzusetzen. Dadurch kann die Genauigkeit der Regelung während des Stand-By erhöht werden.

Eine erfinderische Idee liegt bei der vorgeschlagenen Schaltungsanordnung in der parallelen Kombination von Hauptschalter und Stand-By-Schalter und beim Ansteuerverfahren in der Ansteuerung mit zwei unterschiedlichen Spannungspegeln.

Das hier erfindungsgemäß beschriebene Bauteil im Sinne einer Schaltereinheit für ein Schaltnetzteil soll eine kostengünstige Lösung zur Einhaltung der durch den Gesetzgeber geschaffenen Anforderungen im Hinblick auf die Verbrauchsleistung während eines Bereitschaftsmodus erfüllen:

Eine erfinderische Idee zur Problemlösung liegt im Ersatz des gewöhnlich verwendeten einzelnen Schalters oder Transistors durch einen Hauptschalter und einen Bereitschaftsschalter oder Stand-By-Schalter. Diese können prinzipiell auf getrennten Chips, weiterhin auch in getrennten Gehäusen angeordnet sein. Aus Kostengründen ist jedoch erfindungsgemäß eine monolithische Integration des Hauptschalters und des Bereitschaftsschalters vorgesehen, und zwar wegen geringerer Packagekosten und eines geringeren Platzbedarfs und Montageaufwands auf der Kundenplatine.

Es wird für den Bereitschaftsschalter z.B. ein MOSFET eingesetzt, da die Schalteigenschaften gängiger IGBT's für den Einsatz im hart und schnell schaltenden SMPS-Betrieb eher von Nachteil sind. Weiterhin besitzt der MOS im Gegensatz zum IGBT eine in der Applikation benötigte (wenig beanspruchte) Rückwärtsdiode. Derzeit werden bei Infineon jedoch IGBT-Technologien entwickelt, die für SMPS-Anwendungen geeignet sind (Feldstopp-IGBT, HS-IGBT).

Bei der Realisierung des Ersatzes des einzelnen Schalters durch einen Hauptschalter und einen Bereitschaftsschalter sind prinzipiell sämtliche Kombinationen aus MOSFET und IGBT denkbar. Vorteilhaft aus Applikationssicht ist jedoch die Wahl eines IGBT als Hauptschalter und eines MOSFET als Bereitschaftsschalter, und zwar aus folgenden Gründen:

  • – Der Hauptschalter soll wegen der Bauteilkapazitäten, insbesondere auch im Stand-By-Fall, eine möglichst kleine Fläche besitzen, um geringe Schaltverluste zu erreichen. Hier ist der IGBT im Vergleich zum MOSFET im Vorteil, weil seine Cross-Kapazität geringer ist.
  • – Der Bereitschaftsschalter soll möglichst kleine Verluste aufweisen. Hierbei ist die Diodenschwelle des IGBT nachteilig. Weiterhin besitzt der MOSFET die geforderte Freilauf-Diode.
  • – Gate-Anschluss: Je nach Ansteuerverfahren werden entweder getrennte Gateanschlüsse für den Hauptschalter und den Bereitschaftsschalter oder ein gemeinsamer Gateanschluss mit verschiedenen Einsatzspannungen für den Hauptschalter und den Bereitschaftsschalter gefordert. Beides kann technologisch realisiert werden.
  • – Source/Emitteranschluss: Kann für beide Schalter getrennt oder gemeinsam benötigt werden, und zwar getrennt für Strom-Sense. Dies erfordert aber einen zusätzlichen Bonddraht oder Package-Pin. Beides kann technologisch realisiert werden.
  • – Drain/Kollektoranschluss: Es ist ein gemeinsamer Anschluss oder ein getrennter möglich.

Das erfindungsgemäße Bauteil hat gegebenenfalls die folgenden Eigenschaften:

  • – Um die Auswirkung des MOS-Transistors auf den IGBT, z.B. das Snap-Back-Verhalten, zu minimieren, sollen beide räumlich möglichst getrennt ausgebildet oder vorgesehen sein, z.B. durch elektrisch inaktive Gatepadflächen.
  • – Sollen Emitter/Source miteinander elektrisch verbunden sein, kann dieses z.B. durch einen kleinen Vorderseiten-Metallvia geschehen, wobei das darunter liegende Gebiet inaktiv sein kann, um eine Wechselwirkung zu vermeiden.
  • – Der Metallvia kann so angelegt sein, dass bei Stromfluss ein kleiner, aber messbarer Widerstand zwischen Emitter und Source abfällt, der Rückschlüsse auf einen unterschiedlichen Stromfluss durch den Hauptschalter und den Bereitschaftsschalter zulässt.
  • – Das Gatepad für den Hauptschalter und den Bereitschaftsschalter kann getrennt oder verbunden ausgebildet sein. Bei verbundenem Gate kann durch geeignete Maßnahmen, z.B. verschiedene Kanaldosen zwei aus Applikationssicht benötigte verschiedene Einsatzspannungen erreicht werden. Die Justagegenauigkeit beider Implantationen zueinander ist wegen der räumlichen Trennung von SW1 und SW2 weitgehend unerheblich. Dieser kann ohne teure zusätzliche Fototechnik durch Auflegen einer Hartmaske in einem geeigneten Implanter durch folgende Prozessfolge erfolgen: Nach standardmäßiger Hartmaske in einem geeigneten Implanter durch Auflagen einer Hartmaske, Justagegenauigkeit mit 300 &mgr;m unkritisch, Implantation der Delta-Dosis, Hartmaske abnehmen, weiter mit Standardprozess.
  • – Der IGBT kann als "Feldstopp-Bauteil" ausgebildet sein. Hierbei ist rückseitig auf einem im Vergleich zum NPT-IGBT oder MOS vergleichsweise niedrig dotierten Substrat eine hochdotierte Schicht zum Abblocken des durch das Substrat durchgreifenden Felds ausgebildet. Diese Auslegung ist optimal für SMPS-Betrieb, bei dem hohe Schaltfrequenzen, z. B. 80 kHz, und hartes Schalten gefordert sind. Es werden hier durch den verkürzten Tailstrom die Verluste beim Ausschalten vermindert.
  • – Im MOS-Bereich ist der RS-Emitter des IGBT unterbrochen, was technisch durch eine Implantation nach einer Rückseiten-Fototechnik realisierbar ist. Um das Snap-Back-Verhalten zu minimieren, wird der IGBT-Kollektor unter den Gatepads bis zum MOS durchgezogen.

Ein MOS-Transistor beeinflusst einen IGBT in folgender Weise: Um den IGBT zu zünden, muss an einem Punkt X des IGBT zur Rückseite hin die Diodenschwellspannung des PN-Obergangs (für SI: ca. 0,7 V) anliegen. Ein MOS benötigt diese Zündspannung nicht. Sind MOS und IGBT auf einem Chip angeordnet, so wird wegen der Querleitfähigkeit im Substrat der rückseitige PN-Übergang des IGBT durch den ohmsch angeschlossenen MOS-Bereich teilweise kurzgeschlossen. Insbesondere bei Feldstoppbauteilen kann durch die im Vergleich zum hochohmigen Substrat hohe Querleitfähigkeit des Feldstopps dieses sich stark negativ auswirken, da der Horizontalwiderstand Rh deutlich kleiner ist als der Vertikalwiderstand Rv und damit Uv deutlich größer ist als Uh = Us. Erst wenn Uv sehr hoch gestiegen ist, zündet der IGBT und die Kennlinie des IGBT-Kollektorstroms als Funktion der Kollektorspannung springt bei gleichem Strom auf eine viel kleinere Spannung, da im IGBT jetzt ein Ladungsträgerplasma entstanden ist. Dieses Zurückspringen in die IGBT-Kennlinien aufgrund der Wechselwirkung mit dem MOSFET wird Snap-Back genannt.

Dieses Verhalten ist bei einem Feldstopp-IGBT ausgeprägter als bei einem NPT-IGBT. Rh kann durch eine räumliche Trennung von IGBT und Diode durch eine elektrisch inaktive Zone (Gatepad) mit durchgezogenem IGBT-Emitter erhöht werden, wodurch das Snap-Back-Verhalten auf. ein für die Anwendung vertretbares Maß reduziert wird.

Erfinderische Ideen sind die geometrische Anordnung für eine monolithische Integration von IGBT und MOS mit vorrangiger Optimierung des IGBT für SMPS-Anwendungen mit Stand-By-Schaltung, insbesondere bei Anwendung eines Feldstopps und die Prozessidee für monolithisch integriertem IGBT und MOS mit gemeinsamem Gate mit zwei Einsatzspannungen.

Nachfolgend wird die Erfindung anhand bevorzugter Ausführungsformen unter Bezugnahme auf schematische Zeichnungen näher erläutert.

1, 2 zeigen in schematischer Form eine Schaltungsanordnung für zwei Ausführungsbeispiele der erfindungsgemäßen Schaltereinheit für ein Schaltnetzteil.

3A, 3B zeigen in Draufsicht bzw. in geschnittener Seitenansicht eine weitere Ausführungsform der erfindungsgemäßen Schaltereinheit.

4 zeigt in Draufsicht eine andere Ausführungsform der erfindungsgemäßen Schaltereinheit.

Nachfolgend werden gleiche oder gleich wirkende Komponenten und Strukturen durch dieselben Bezugszeichen bezeichnet, und es wird nicht in jedem Fall ihres Auftretens eine detaillierte Beschreibung wiederholt.

Bei den Ausführungsformen der 1 und 2 weist die jeweilige Schaltereinheit S einen Primärstrom-/-spannungseingangsbereich PE und einen Primärstrom-/-spannungsausgangsbereich PA mit entsprechenden Anschlüssen auf. Zwischen dem Primärstrom-/-spannungseingangsbereich PE und dem Strom-/-spannungsausgangsbereich PA sind ein erster oder Hauptschalter SW1 in Form eines IGBTs und ein zweiter oder Teillast- oder Bereitschaftsschalter SW2 in Form eines MOSFET vorgesehen. Dabei ist der Emitteranschluss E1 oder Sourceanschluss S1 des IGBTs SW1 zusammen mit dem Sourceanschluss S2 des MOSFETs SW2 mit dem Strom-/-spannungseingangsbereich PE verbunden. Gleichzeitig ist der Kollektoranschluss C1 bzw. Drainanschluss D1 des IGBTs SW1 und der Drainanschluss D2 des MOSFET S2 mit dem Primärstrom-/-spannungsausgangsbereich PA verbunden. Der IGBT SW1 weist einen Steueranschluss oder ein Gate G1 auf. Der MOSFET SW2 weist einen Steueranschluss G2 in Form eines Gates G2 auf.

Bei der Ausführungsform der 1 besitzen der erste oder Hauptschalter SW1 in Form des IGBT SW1 und der zweite oder Teillast- oder Bereitschaftsschalter SW2 in Form des MOSFETs SW2 getrennt Steueranschlussbereiche SA1 und SA2, welche mit den Steuereingängen G1 und G2 verbunden sind.

Im Gegensatz dazu zeigt die Ausführungsform der 2, dass ein gemeinsamer Steueranschluss SA als gemeinsamer Steueranschluss SA für beide Steuereingänge G1, G2 für den ersten oder Hauptschalter SW1 und den zweiten oder Teillast- oder Bereitschaftsschalter SW2 vorgesehen sind.

3A und 3B zeigen in geschnittener Seitenansicht bzw. in Draufsicht die materielle Ausgestaltung einer Ausführungsform der erfindungsgemäßen Schaltereinheit in monolithischer Integration.

Grundelement ist ein niedrig dotiertes Halbleitersubstrat 20 mit einem ohmschen Widerstand, welcher größer ist als 40 &OHgr;·cm. Das Halbleitersubstrat 20 besitzt eine Oberfläche 20a und eine Unterfläche 20b. Auf der Oberfläche 20a werden der Emitter E1 oder die Source S1 in einem ersten Bereich 23 der Oberfläche 20a ausgebildet. Andererseits wird in einem zweiten Bereich 24 der Oberfläche 20a die Source S2 des zweiten oder Teillast- oder Bereitschaftsschalters SW2, nämlich das entsprechende MOSFET ausgebildet. Zwischen dem Emitter E1 und des ersten oder Hauptschalter SW1 und der Source S2 des zweiten oder Bereitschaftsschalters SW2 sind die Bereiche 25 und 26 für die entsprechenden Gates G1 für den IGBT des ersten oder Hauptschalters SW1 und für den MOSFET des zweiten oder Teillast- oder Bereitschaftsschalters SW2 ausgebildet. In der in 1 gezeigten Ausführungsform der erfindungsgemäßen Schaltereinheit stehen die beiden Gatestrukturen G1 und G2 bzw. die entsprechenden Oberflächenbereiche 25 und 26 der Oberfläche 20a und die Sourcebereiche S1 und S2 für den IGBT und den MOSFET des Hauptschalters SW1 bzw. des Bereitschaftsschalters SW2 nicht miteinander in elektrischem Kontakt. Weiterhin ist im Oberflächenbereich 20a des Halbleitersubstrats 20 eine Abschlusskante 27 ausgebildet. Auf der Unterseite oder Unterfläche 20b des Halbleitersubstrats 20 ist neben der Feldstoppschicht 21 zuunterst ein gemeinsamer Unterflächenbereich 22 vorgesehen, welcher den Kollektor K1 des IGBT des ersten oder Hauptschalters SW1 und gleichzeitig die Drain D2 des MOSFET des zweiten oder Bereitschaftsschalters SW2 bildet. Dieser Unterflächenbereich 22 deckt rückseitig sowohl den Emitterbereich E1 oder Sourcebereich S1 des IGBT des Hauptschalters SW1 als auch die Gatebereiche G1 und G2 ab und reicht gegebenenfalls bis in den Sourcebereich S2 des MOSFET des Bereitschaftsschalters SW2 hinein.

Eine gegebenenfalls notwendig werdende Metallisierung zur Kontaktierung des Kollektoranschlusses K1 und des Drainanschlusses D2 ist in 3A nicht dargestellt.

Bei der Ausführungsform der 4 finden sich vergleichbare Verhältnisse wie bei der Ansicht der 3B. Jedoch sind hier die Bereiche 23 und 24 für den Emitter E1 oder die Source S1 des IGBT des Hauptschalters SW1 bzw. für die Source S2 des MOSFET für den Bereitschaftsschalters oder Teillastschalters SW2 durch eine Durchkontaktierung 30 oder einen Via 30 miteinander leitend verbunden.

1
Schaltereinheit
20
Halbleitersubstrat
20a
Oberfläche, Oberflächenbereich
20b
Unterfläche, Unterflächenbereich
21
Feldstoppschicht
22
Unterflächenbereich für Kollektor/Drain Hauptschalter, IGBT
23
Oberflächenbereich für Emitter/Source Hauptschalter, IGBT
24
Oberflächenbereich für Source Bereitschaftsschalter, MOSFET
25
Oberflächenbereich für Gate Hauptschalter, IGBT
26
Oberflächenbereich für Gate Bereitschaftsschalter, MOSFET
27
Abschlusskante
30
Durchkontaktierung, Via
B2
Bodybereich, Bodyanschluss Bereitschaftsschalter, MOSFET
D1
Drainanschluss, Drain Hauptschalter, IGBT
D2
Drainanschluss, Drain Bereitschaftsschalter, MOSFET
E1
Emitteranschluss Hauptschalter, IGBT
G1
Steuereingang, Gate Hauptschalter IGBT
G2
Steuereingang, Gate Bereitschaftsschalter MOSFET
K1
Kollektoranschluss, Kollektor Hauptschalter, IGBT
PA
Primärstrom-/-spannungsausgangsbereich
PE
Primärstrom-/-spannungseingangsbereich
S
Schaltereinheit
S1
Sourceanschluss, Source Hauptschalter, IGBT
S2
Sourceanschluss, Source Bereitschaftsschalter, MOSFET
SA1
Steueranschluss Hauptschalter, IGBT
SA2
Steueranschluss Bereitschaftsschalter, MOSFET
SL
gemeinsame Steuerleitung
SL1
Steuerleitung Hauptschalter, IGBT
SL2
Steuerleitung Bereitschaftsschalter, MOSFET
SW1
erster oder Hauptschalter, IGBT
SW2
zweiter oder Teillastschalter oder Bereitschaftsschalter, MOSFET


Anspruch[de]
Schaltereinheit für ein Schaltnetzteil, mit:

– einem Primärstrom-/-spannungseingangsbereich (PE), welcher zum Empfang eines Primärstroms und/oder einer Primärspannung ausgebildet ist,

– einem Primärstrom-/-spannungsausgangsbereich (PA), welcher zur Ausgabe des Primärstroms und/oder der Primärspannung ausgebildet ist, und

– einem ersten oder Hauptschalter (SW1) und einem zweiten, Teillast- oder Bereitschaftsschalter (SW2), welche zueinander parallel geschaltet und zur gesteuerten oder steuerbaren getakteten Übertragung des Primärstroms und/oder der Primärspannung vom Primärstrom-/-spannungseingangsbereich (PE) zum Primärstrom-/-spannungsausgangsbereich (PA) ausgebildet sind,

– wobei der erste oder Hauptschalter (SW1) als IGBT ausgebildet ist,

– wobei der zweite, Teillast- oder Bereitschaftsschalter (SW2) als MOSFET ausgebildet ist,

– wobei der erste oder Hauptschalter (SW1) und der zweite, Teillast- oder Bereitschaftsschalter (SW2) in einem gemeinsamen Modul monolithisch integriert ausgebildet sind,

– wobei der erste oder Hauptschalter (SW1) und der zweite, Teillast- oder Bereitschaftsschalter (SW2) als Feldstoppbauteil ausgebildet sind,

– wobei der erste oder Hauptschalter (SW1) und der zweite, Teillast- oder Bereitschaftsschalter (SW2) als vertikale Bauteile ausgebildet sind und

– wobei der Kollektoranschluss oder -ausgang (K1) des IGBT des ersten oder Hauptschalters (SW1) unterhalb der Gatebereiche des IGBT des ersten oder Hauptschalters (SW1) und des MOSFET des zweiten, Teillast- oder Bereitschaftsschalters (SW2) lateral bis in den Bereich des MOSFET des zweiten, Teillast- oder Bereitschaftsschalters (SW2) ausgebildet ist.
Schaltereinheit nach Anspruch 1, dadurch gekennzeichnet,

– dass der zweite, Teillast- oder Bereitschaftsschalter (SW2) eine geringe Leistungsaufnahme, Stromtragfähigkeit und/oder Verlustleistung besitzt, und zwar geringer als die des ersten oder Hauptschalters (SW1), und

– dass der zweite, Teillast- oder Bereitschaftsschalter (SW2) eine geringe parasitäre Kapazität aufweist, und zwar geringer als die in dem ersten oder Hauptschalter (SW1).
Schaltereinheit nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste oder Hauptschalter (SW1) und der zweite, Teillast- oder Bereitschaftsschalter (SW2) jeweils einen Steuereingang (G1, G2) aufweisen, welche über getrennte Steueranschlüsse (SA1, SA2) oder über einen gemeinsamen Steueranschluss (SA) ansteuerbar sind. Schaltereinheit nach Anspruch 3, dadurch gekennzeichnet,

– dass ein gemeinsamer Steueranschluss (SA) vorgesehen ist und

– dass der erste oder Hauptschalter (SW1) eine Einsatzspannung, Schaltspannung oder Schwellenspannung aufweist, welche größer ist als die Schaltspannung oder Schwellenspannung des zweiten, Teillast- oder Bereitschaftsschalters (SW2).
Schaltereinheit nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der MOSFET des zweiten, Teillast- oder Bereitschaftsschalters (SW2) eine Bodydiode (Z2) aufweist, welche als Freilaufdiode dient. Schaltereinheit nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste oder Hauptschalter (SW1) und der zweite, Teillast- oder Bereitschaftsschalter (SW2) mit dem Primärstrom-/-spannungseingangsbereich (PE) verbundene Eingangsanschlüsse oder Eingänge (E1; S2), nämlich einen Emitteranschluss oder -eingang (E1) bzw. einen Sourceanschluss oder -eingang (S2), aufweisen, welche miteinander verbunden oder als gemeinsame Anschlüsse ausgebildet sind oder welche voneinander getrennt ausgebildet sind. Schaltereinheit nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste oder Hauptschalter (SW1) und der zweite, Teillast- oder Bereitschaftsschalter (SW2) mit dem Primärstrom-/-spannungsausgangsbereich (PA) verbundene Ausgangsanschlüsse oder Ausgänge (K1; D2), nämlich den Kollektoranschluss oder -ausgang (K1) bzw. einen Drainanschluss oder -ausgang (D2), aufweisen, welche miteinander verbunden oder als gemeinsame Anschlüsse ausgebildet sind oder welche voneinander getrennt ausgebildet sind. Schaltereinheit nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

– dass der MOSFET des zweiten, Teillast- oder Bereitschaftsschalters (SW2) derart vom IGBT des ersten oder Hauptschalters (SW1) räumlich getrennt und/oder elektrisch isoliert ist,

– dass dadurch der Einfluss des MOSFET des zweiten, Teillast- oder Bereitschaftsschalters (SW2) auf den IGBT des ersten oder Hauptschalters (SW1) und das Snap-Back-Verhalten reduziert sind.
Schaltereinheit nach Anspruch 8, dadurch gekennzeichnet, dass zur räumlichen Trennung und/oder zur elektrischen Isolierung des MOSFET des zweiten, Teillast- oder Bereitschaftsschalters (SW2) vom IGBT des ersten oder Hauptschalters (SW1) mindestens eine elektrisch inaktive Gatepadfläche (25, 26) vorgesehen ist. Schaltereinheit nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Eingangsanschlüsse oder Eingänge (E1; S2) des ersten oder Hauptschalters (SW1) und des zweiten, Teillast- oder Bereitschaftsschalters (SW2) mittels einer Durchkontaktierung (30) oder mittels eines Vias (30) geringer Ausdehnung miteinander elektrisch verbunden sind, und zwar aus Metall auf der Vorderseite (20a) eines Halbleitersubstratbereichs (20), wobei ein darunterliegendes Gebiet inaktiv ausgebildet ist. Schaltereinheit nach Anspruch 10, dadurch gekennzeichnet,

– dass durch die Durchkontaktierung (30) oder durch den Via (30) ein ohmscher Widerstand derart definiert ist,

– dass im Betrieb oder bei Stromfluss über die Schaltereinheit (S, 1) über diesen ohmschen Widerstand ein Spannungsabfall generierbar ist, über welchen die Stromflüsse durch den ersten oder Hauptschalter (SW1) und den zweiten, Teillast- oder Bereitschaftsschalter (SW2) ableitbar sind.
Schaltereinheit nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet,

– dass der erste oder Hauptschalter (SW1) und der zweite, Teillast- oder Bereitschaftsschalter (SW2) unterschiedliche Schaltspannungen, Einsatzspannungen oder Schwellenspannungen aufweisen und

– dass die Schaltspannungen, Einsatzspannungen oder Schwellenspannungen über Dotierstoffkonzentrationen der Kanalbereiche des IGBT des ersten oder Hauptschalters (SW1) und des MOSFET des zweiten, Teillast- oder Bereitschaftsschalters (SW2) definiert und eingestellt sind.
Schaltereinheit nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass rückseitig (20b) auf einem niedrig dotierten Halbleitersubstrat (20) des IGBT des ersten oder Hauptschalters (SW1) eine hochdotierte Halbleitermaterialschicht (21) ausgebildet ist, durch welche ein durch das niedrig dotierte Halbleitersubstrat (20) verlaufendes elektrisches Feld abblockbar oder abschirmbar ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com