PatentDe  


Dokumentenidentifikation DE102005050127B3 16.05.2007
Titel Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Bauer, Michael, Dipl.-Ing., 93152 Nittendorf, DE;
Strobel, Peter, Dipl.-Ing., 93047 Regensburg, DE;
Pohl, Jens, Dipl.-Ing., 93170 Bernhardswald, DE;
Stümpfl, Christian, 92421 Schwandorf, DE;
Heitzer, Ludwig, Dipl.-Ing., 93049 Regensburg, DE
Vertreter Schweiger & Partner, 80333 München
DE-Anmeldedatum 18.10.2005
DE-Aktenzeichen 102005050127
Veröffentlichungstag der Patenterteilung 16.05.2007
Veröffentlichungstag im Patentblatt 16.05.2007
IPC-Hauptklasse H01L 21/58(2006.01)A, F, I, 20051018, B, H, DE
Zusammenfassung Die Erfindung betrifft ein Verfahren zum Aufbringen einer Struktur (1) aus Fügematerial (2) auf die Rückseiten (3) von Halbleiterchips (4) in der Halbleiterbauteilfertigung. Dazu wird das Fügematerial (2) mit einem Fügematerialstrahlgerät (10) strukturiert und fein dosiert auf die Rückseiten (3) der Halbleiterchips (4) eines in Halbleiterchips (4) getrennten Halbleiterwafers (15) aufgebracht. Schließlich wird eine Struktur aus einem zweiten Fügematerial (12) auf das erste Fügematerial (2) unter Freilassen von Bereichen, die Kontaktflächen (11) auf der Oberseite (9) der Halbleiterchips (4) gegenüberliegen, aufgebracht, wobei das zweite Fügematerial (12) zu Abstandshaltern (13) und/oder als Ausgleichsschicht zum Ausgleich von Verwölbungen eines Halbleiterchips strukturiert wird.

Beschreibung[de]

Die Erfindung betrifft ein Verfahren zum Aufbringen einer Struktur eines Fügematerials auf die Rückseite von Halbleiterchips in der Halbleiterbauteilfertigung.

Dünne Halbleiterchips gewinnen immer mehr an Bedeutung. Zum einen hat die Halbleiterchipdicke einen direkten Einfluss auf die Gesamthöhe des gehäusten Halbleiterbauteils, und zum anderen weisen dünne Halbleiterchips eine höhere mechanische Flexibilität bzw. eine gewisse Biegeelastizität auf. Das Herstellen von dünnen Halbleiterchips wird deshalb benötigt, um sehr dünne Halbleiterbauteile im Rahmen der Miniaturisierung zu realisieren, sowie elastische Halbleitermodule herzustellen, welche z. B. in Chipkarten eingesetzt werden.

Mit "dünn" werden gemäß dieser Erfindung Wafer und/oder Halbleiterchips bezeichnet, die eine Dicke von ≤ 150 &mgr;m und insbesondere Wafer und/oder Halbleiterchips, welche eine Dicke von ≤ 100 &mgr;m aufweisen.

Die Herstellung dünner Halbleiterchips erfordert den Einsatz neuer Herstellungs- und Verarbeitungsverfahren. Um ein Handhaben von dünnen Halbleiterchips bzw. Wafern in der Produktion so weit wie möglich zu minimieren, wurde ein Verfahren entwickelt, das es erlaubt, aus den dicken, ungeschliffenen Wafern dünne Halbleiterchips herzustellen, ohne im Prozessverlauf dünne Wafer handhaben zu müssen. Dieses Verfahren wird in der Halbleitermontage als "dicing before grinding" oder DBG, also als "Sägen vor dem Schleifen" bezeichnet.

Bei diesem Verfahren wird in einem ersten Schritt der dicke Wafer von seiner Oberseite, also der Seite, welche die Halbleiterchipstrukturen aufweist, entsprechend der Dicke des fertigen Halbleiterchips, angesägt. In einem nächsten Schritt wird der so vorbereitete Wafer mit seiner Oberseite auf eine Schutzfolie aufgebracht und anschließend von der Rückseite her gedünnt, bis die Halbleiterchips in vereinzelter Form vorliegen.

Zur Montage der dünnen Halbleiterchips wird ein Fügematerial zwischen den Halbleiterchips und einem Substrat benötigt. Ein getrenntes Aufbringen von Halbleiterchip und Fügematerial auf das Substrat ist jedoch mit Nachteilen verbunden, da zum einen mindestens zwei Verfahrensschritte, nämlich das Aufbringen des Fügematerials und das Aufbringen des Halbleiterchips benötigt wird und da zum anderen sowohl Fügematerial als auch Halbleiterchip jeweils auf dem Substrat ausgerichtet werden müssen, was in der Praxis ein aufwändiges Justieren mehrerer Module relativ zueinander bedingt.

Unter "Substrat" werden im vorliegenden Text Träger verstanden, auf welche Halbleiterchips aufgebracht werden und welche die Außenkontakte für den Einbau des fertig gehäusten Halbleiterbauteils bereitstellen. Ein Substrat im Sinne der vorliegenden Erfindung kann verschiedene Materialien aufweisen, wie z. B. Keramik, Metalle oder ein organisches Kunststoffmaterial.

Aus der Druckschrift DE 10 2004 009 742 ist bekannt, als Fügematerial eine Klebstofffolie auf die Rückseite des in Halbleiterchips getrennten und gedünnten Halbleiterwafers aufzubringen. Dieses hat den Nachteil, dass ein zusätzlicher Trennschritt erforderlich ist, um die Folie auf der Rückseite des in Halbleiterchips getrennten Halbleiterwafers in Einzelfolien für jeden Halbleiterchip zu trennen. Dabei besteht nämlich die Gefahr, dass die Halbleiterchips mit dem Folienmaterial kontaminiert werden. Außerdem bedeutet das Singulieren der Folie auf der Rückseite des in Halbleiterchips getrennten Halbleiterwafers einen zusätzlichen Verfahrensschritt zusätzlich zum Aufbringen der Folie auf die Rückseite des gedünnten und getrennten Halbleiterwafers.

Aus der Druckschrift GB 2 404 280 A ist ein Verfahren bekannt, bei dem eine Klebstofffolie auf die Rückseite des ungedünnten Halbleiterwafers aufgebracht wird, und mit dem Einbringen der Trennfugen für die einzelnen Halbleiterchips gleichzeitig das Siliziummaterial und die Klebstofffolie aus Fügematerial singuliert werden. Dieses Verfahren hat einerseits den Nachteil, dass die Gefahr der Kontamination des Halbleitermaterials mit dem Fügematerial unverändert weiter besteht und andererseits den Nachteil, dass das Trennwerkzeug gleichzeitig zwei unterschiedliche Materialien durchtrennen soll, was die Anzahl und die Lebensdauer des Trennwerkzeugs beeinträchtigt. Ein weiterer Nachteil ist es, dass mit den aus dem Stand der Technik bekannten Verfahren zum Aufbringen von Fügematerial auf den Rückseiten von Halbleiterchips eine Strukturierung eines derartigen Materials auf den Rückseiten der Halbleiterchips nicht möglich ist. Das bedeutet, dass die flächige Erstreckung des Fügematerials der jeweiligen flächigen Erstreckung der Halbleiterchips entspricht.

Aus der US 2003/0038355 A1 ist ein Verfahren zum Aufbringen von Abstandshaltern auf einen zum Stapeln vorgesehenen Halbleiterchip bekannt, das jedoch nicht gut für die Anwendung bei gedünnten, besonders empfindlichen Halbleiterchips geeignet ist.

Die US 2002/0037631 A1 offenbart ein Verfahren zur Herstellung von Halbleiterchips, bei dem auf einen gedünnten Halbleiterchip eine Schicht aus Fügematerial aufgebracht wird. Dieses Verfahren ist jedoch nicht gut zur Anwendung bei zum Stapeln vorgesehenen Halbleiterchips geeignet.

Aufgabe der Erfindung ist es, ein Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseite von Halbleiterchips für die Halbleiterbauteilfertigung bereitzustellen, mit dem die Nachteile im Stand der Technik überwunden werden und eine strukturierte Aufbringung eines Fügematerials auf die Rückseite der Halbleiterchips eines in Halbleiterchips getrennten Halbleiterwafers zu ermöglichen. Schließlich ist es Aufgabe der Erfindung, die Fertigungsschritte zum Aufbringen des Fügematerials auf die Rückseiten der Halbleiterchips zu vermindern.

Gelöst wird diese Aufgabe durch den Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.

Erfindungsgemäß wird ein Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseite von Halbleiterchips für die Halbleiterbauteilfertigung geschaffen. Dabei weist das Verfahren die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Halbleiterwafer mit in Zeilen und Spalten angeordneten Halbleiterchippositionen hergestellt. Danach erfolgt ein Auftrennen des Halbleiterwafers in Halbleiterchips auf einer Trennfolie in einzelne Halbleiterchips. Danach wird ein Zwischenträger mit dem gemäß DBG-Prozess getrennten Halbleiterwafer oder mit einzelnen Halbleiterchips bestückt, die in Zeilen und Spalten in Halbleiterbauteilpositionen auf dem Zwischenträger angeordnet werden, wobei die aktiven Oberseiten der Halbleiterchips auf dem Zwischenträger fixiert werden. Anschließend erfolgt ein Beschichten der Rückseiten der Halbleiterchips mit einer Struktur eines Fügematerials, wobei das Fügematerial mit einem Fügematerialstrahlgerät strukturiert und fein dosiert aufgebracht wird. Schließlich wird eine Struktur aus einem zweiten Fügematerial auf das erste Fügematerial unter Freilassen von Bereichen, die Kontaktflächen auf der Oberseite der Halbleiterchips gegenüberliegen, aufgebracht, wobei das zweite Fügematerial zu Abstandshaltern und/oder als Ausgleichsschicht zum Ausgleich von Verwölbungen eines Halbleiterchips strukturiert wird.

In einer alternativen Ausführungsform des Verfahrens erfolgt das Auftrennen des Halbleiterwafers in Halbleiterchips gemäß dem DBG-Prozess unter Einbringen von Trennfugen in den Halbleiterwafer von einer Oberseite des Halbleiterwafers her, Fixieren des Halbleiterwafers mit seiner Oberseite auf einem Zwischenträger und Dünnen des Halbleiterwafers von seiner Rückseite aus. Anschließend erfolgt das Beschichten der Rückseiten der Halbleiterchips mit einer Struktur eines ersten und eines zweiten Fügematerials wie oben beschrieben.

Die erfindungsgemäßen Verfahren haben die nachfolgenden Vorteile:

  • 1. Der Halbleiterwafer bzw. die Halbleiterchips werden beim Aufbringen der Fügematerialstruktur nicht berührt und damit auch mechanisch nicht belastet.
  • 2. Es können sowohl Halbleiterwafer bzw. Halbleiterchips mit Standarddicken als auch "sehr dünne" Halbleiterwafer bzw. Halbleiterchips mit dem Fügematerial versehen werden.
  • 3. Es sind keine speziellen Werkzeuge erforderlich, wie sie beispielsweise beim Dispensen des Fügematerials auf die Rückseiten der Halbleiterchips einzusetzen sind.
  • 4. Das Fügematerial kann flächig oder in einer beliebigen Struktur aufgebracht werden. Somit sind völlig freie Designs für die Muster des Fügematerials auf der Rückseite möglich.
  • 5. Die Schichtdicke kann beliebig eingestellt bzw. gesteuert aufgebracht werden.
  • 6. Die mit einem derartigen Fügematerial beschichteten Halbleiterchips können in dem nachfolgenden Verfahren mit geringer Andruckkraft auf ein Schaltungssubstrat aufgebracht werden, da das Fügematerial aufgrund seiner hohen Dickengenauigkeit und Ebenheit nicht wie beim Dispens-Verfahren durch einen hohen Andruck eingeebnet werden muss.
  • 7. Das Fügematerial ist insbesondere für den DBG-Prozess von Vorteil, da die gedünnten Halbleiterchips eines in Halbleiterchips getrennten Wafers mit ihren Rückseiten nach dem Dünnen zur Verfügung stehen.
  • 8. Die Gefahr der Kontamination der Randseiten oder der Oberseiten der Halbleiterchips mit Fügematerial ist verhindert. Außerdem entstehen keinerlei Materialbeschädigungen des Halbleitermaterials im Bereich der Ränder der Halbleiterchips.
  • 9. Der Prozess des Aufbringens der Halbleiterchips auf ein Schaltungssubstrat ist mit geringerem Zeitaufwand durchführbar.

Ein Verfahren zur Herstellung von Halbleiterbauteilen mit Halbleiterchips, die mit einem Fügematerialstrahlgerät beschichtete Rückseiten aufweisen, umfasst die nachfolgenden Verfahrensschritte. Zunächst werden die gemäß dem obigen Verfahren mit Fügematerialstrahlgerät auf den Rückseiten beschichteten Halbleiterchips einem Bestückungsautomaten zugeführt. In dem Bestückungsautomaten werden die mit einem Fügematerialstrahl beschichteten Halbleiterchips von dem Zwischenträger abgehoben.

Danach werden die Halbleiterchips mit ihren mit Fügematerial beschichteten Rückseiten in Halbleiterbauteilpositionen eines Schaltungssubstrats fixiert. Nun können Kontaktflächen auf den Oberseiten der Halbleiterchips mit Kontaktanschlussflächen des Schaltungssubstrats über Verbindungselemente in den Halbleiterbauteilpositionen verbunden werden. Danach werden die Halbleiterchips, die Verbindungselemente und teilweise das Schaltungssubstrat in einer Kunststoffgehäusemasse verpackt. Anschließend kann das Schaltungssubstrat in einzelne Halbleiterbauteile aufgetrennt werden.

Dieses Verfahren hat den Vorteil, dass eine Mehrzahl von Halbleiterbauteilen gleichzeitig auf dem Schaltungssubstrat herstellbar ist. Weiterhin hat es den Vorteil, dass eine relativ geringe Bauteilhöhe erreichbar ist, zumal dieses Verfahren mit gedünnten Halbleiterchips durchführbar ist.

Schließlich ist die Ausfallrate gering, da zum Fixieren auf dem Schaltungsträger minimale Kräfte auf den Halbleiterchip einwirken.

Das zweite Fügematerial wird mittels Fügematerialstrahl strukturiert und als Abstandshalter und/oder als Ausgleichsschicht zum Ausgleich von Verwölbungen eines Halbleiterchips auf die Halbleiterchips aufgebracht. Dadurch ist es möglich, mehrere Halbleiterchips zu Halbleiterstapeln aufeinander zu stapeln, wobei die Abstandshalter des zweiten strukturierten Fügematerials eingesetzt werden, so dass in vorteilhafter Weise beim Aufeinandersetzen der Halbleiterchips durch die Abstandshalter ein vorgegebener Abstand eingehalten werden kann.

In einem weiteren Durchführungsbeispiel des Verfahrens wird vor dem Auftrennen des Halbleiterwafers in Halbleiterchips der Halbleiterwafer gedünnt, indem zunächst von der Oberseite des Halbleiterwafers Trennfugen eingebracht werden, die den Halbleiterwafer nicht vollständig durchtrennen. Anschließend wird der Halbleiterwafer mit seiner Oberseite auf einem Zwischenträger fixiert und von der Rückseite aus gedünnt, bis die Trennfugen erreicht sind. Nun kann das Fügematerial mittels Fügematerialstrahl entsprechend dem oben beschriebenen Verfahren aufgebracht werden. Dabei ist es von Vorteil, das Fügematerial nach dem Aufbringen in den so genannten B-Zustand zu versetzen, d.h., eine Vorvernetzung des Fügematerials durchzuführen, um die nachfolgenden Verfahrensschritte und die Weiterverarbeitung zu erleichtern.

Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.

1 bis 5 zeigen Verfahrensschritte beim Herstellen von Halbleiterchips mit Fügematerial auf den Rückseiten;

1 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer auf einer Trennfolie nach Einbringen von Trennfugen;

2 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 1 nach Aufbringen auf einen Zwischenträger;

3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 2 nach Dünnen der Rückseite des Halbleiterwafers;

4 zeigt einen schematischen Querschnitt durch den in Halbleiterchips getrennten Halbleiterwafer gemäß 3 beim Aufbringen von Fügematerial auf die Rückseiten der Halbleiterchips;

5 zeigt eine schematische Draufsicht auf den Halbleiterwafer gemäß 4 beim Aufbringen von Fügematerial;

6 zeigt einen schematischen Querschnitt durch einen Halbleiterchip gemäß einer Ausführungsform der Erfindung;

7 zeigt ein Halbleiterbauteil einer Ausführungsform der Erfindung mit einem Halbleiterchipstapel.

1 zeigt einen schematischen Querschnitt durch einen Halbleiterwafer 15 auf einer Trennfolie 19 nach Einbringen von Trennfugen 14. Dazu wird der Halbleiterwafer 15 mit seiner Rückseite 17 auf der Trennfolie 19 fixiert. Von der Oberseite 16 des Halbleiterwafers 15 aus werden dann Trennfugen 14 in einer Tiefe t eingebracht, die den Halbleiterwafer 15 nicht vollständig durchtrennen, jedoch mindestens eine Tiefe t erreichen, die größer ist als die Dicke d der gedünnten Halbleiterchips 4. Der Querschnitt dieser Halbleiterchips 4 ist mit punktierten Linien in 1 markiert.

Die Trennfugen 14 werden entlang von Halbleiterbauteilpositionen 8, die in Zeilen und Spalten auf dem Halbleiterchip 15 angeordnet sind, eingebracht. Auf den aktiven Oberseiten 9 der Halbleiterchips 4 sind Kontaktflächen 11 angeordnet, die über Leiterbahnen mit entsprechenden integrierten Schaltungsstrukturen mit den oberflächennahen Bereichen der Halbleiterchips 4 verbunden sind. Nach dem Einbringen der Trennfugen 14 wird auf die Oberseite 16 des Halbleiterwafers 15 ein Zwischenträger aufgebracht, der die Oberseiten 9 der Halbleiterchips 4 schützt.

2 zeigt einen schematischen Querschnitt durch den Halbleiterwafer 15 gemäß 1 nach Aufbringen auf den Zwischenträger 5. Durch das Aufbringen des Zwischenträgers 5 auf die Oberseite 16 des Halbleiterwafers 15 und Entfernen der Trennfolie 19 wird die Rückseite 17 des Halbleiterwafers 15 frei zugänglich für den nun folgenden Schritt des Dünnens des Halbleiterwafers 15.

3 zeigt einen schematischen Querschnitt durch den Halbleiterwafer gemäß 2 nach Dünnen der Rückseite des Halbleiterwafers. Dieses Dünnen des Halbleiterwafers wird so lange fortgesetzt, bis die endgültige Dicke d der Halbleiterchips 4 erreicht ist und somit der Halbleiterwafer auf dem Zwischenträger 5 in Halbleiterchips 4 getrennt vorliegt. Dadurch sind die Rückseiten 3 der Halbleiterchips 4 nun frei zugänglich.

4 zeigt einen schematischen Querschnitt durch den in Halbleiterchips 4 getrennten Halbleiterwafer gemäß 3und das Aufbringen von Fügematerial 2 auf die Rückseiten 3 der Halbleiterchips 4. Das Fügematerial 2 wird mit einem Fügematerialstrahlgerät 10 aufgebracht, bei dem eine Reihe von Fügestrahldüsen in einem Fügematerialdüsenkopf 21 Fügematerialstrahlen 18 erzeugen, welche die Rückseiten 3 der Halbleiterchips 4 ähnlich einem Tintenstrahldrucker mit Fügematerial 2 versehen. Dabei entsteht eine präzise aufgebrachte Struktur 1 aus Fügematerial 2 auf den Rückseiten 3 der Halbleiterchips 4.

5 zeigt eine schematische Draufsicht auf den Zwischenträger 5 gemäß 4 beim Aufbringen von Fügematerial 2. Die Halbleiterchips 4 sind auf dem Zwischenträger 5 in Halbleiterbauteilpositionen 8 in Zeilen 6 und Spalten 7 angeordnet. In dieser Darstellung sind nur drei Zeilen der Halbleiterbauteilpositionen 8 zur Vereinfachung der Darstellung dargestellt. Normalerweise ist der gesamte Zwischenträger 5 mit entsprechenden Halbleiterchippositionen 8 bedeckt. Über die Halbleiterchippositionen 8 des Zwischenträgers 5 wird ein Fügematerialstrahlgerät 10 in Pfeilrichtung A geführt und das Fügematerial 2 strukturiert auf die Rückseiten 3 der Halbleiterchips 4 aufgebracht.

Die Struktur 1 wird in dem Ausschnitt 22 in vergrößerter Form dargestellt, wobei die Struktur 1 des Fügematerials 2 in dieser Ausführungsform der Erfindung derart eingestellt ist, dass die flächige Erstreckung des Fügematerials 2 kleiner ist als die flächige Erstreckung der Rückseite 3 des Halbleiterchips 4. Dadurch wird gewährleistet, dass die Randseiten 23 bis 26 des Halbleiterchips 4 vollständig frei von jeder Kontamination von Fügematerial bleiben. Außerdem entfällt der sonst beim Aufbringen einer Fügematerialfolie erforderliche Trennschritt des Fügematerials. Schließlich müssen bei diesem Aufbringen die Halbleiterchips nicht wie beim Aufbringen von Fügematerialfolien berührt werden. Auch gefährdet kein Trennen von Folien die empfindlichen Ränder 23 bis 26 des Halbleiterchips 4.

Somit können sehr dünne Halbleiterchips 4 mit Fügematerial 2 auf der Rückseite 3 beschichtet werden. Neben der hier gezeigten einfachen quadratischen Struktur des Fügematerials 2 können beliebige Designs von Fügematerialstrukturen 1 hergestellt werden. Durch die hohe Schreibgeschwindigkeit derartiger Fügematerialstrahlgeräte 10 ist ein schnelles und berührungsloses Aufbringen des Fügematerials 2 in entsprechenden flächigen Strukturformen möglich. Schließlich kann die Schichtdicke des Fügematerials durch die Geschwindigkeit, mit der das Fügematerialstrahlgerät 10 in Pfeilrichtung A über die Rückseiten der Halbleiterchips 4 bewegt wird, eingestellt werden. Außerdem ist die Ebenheit der aufgebrachten Fügematerialbeschichtung so hoch, dass zum Aufbringen der Halbleiterchips 4 auf ein Schaltungssubstrat keine hohen Anpresskräfte erforderlich sind, da das Fügematerial 2 nicht wie bei einem Dispens-Verfahren durch entsprechend hohen Andruck eingeebnet werden muss.

Anstelle des hier beispielhaft gezeigten Verfahrens, bei dem gedünnte Halbleiterchips 4 auf einem Zwischenträger 5 mit einem Fügematerial 2 auf der Rückseite 3 der Halbleiterchips 4 versehen werden, können auch Halbleiterchips 4 mit normaler Dicke, die mit ihren Oberseiten auf einem Zwischenträger 5 angeordnet sind, auf ihren Rückseiten 3 mit entsprechenden Strukturen 1 eines Fügematerials 2 versehen werden und/oder mit einem Abstandshalter aus Fügematerial versehen werden, um die Möglichkeit zum Stapeln von Halbleiterchips 4 in einem Halbleiterchipstapel zu ermöglichen.

6 zeigt einen schematischen Querschnitt durch einen Halbleiterchip 20 gemäß einer Ausführungsform der Erfindung. Auf die Rückseite 3 des Halbleiterchips 4 sind zwei Fügematerialien 2 und 12 aufgebracht, wobei das zweite Fügematerial 12 einen Abstandshalter 13 ausbildet, der geeignet ist, ein Stapeln von Halbleiterchips 4 unter Freihalten von Kontaktflächen 11 des gezeigten Halbleiterchips 20 zu gewährleisten.

7 zeigt beispielhaft einen derartigen Halbleiterchipstapel 30 mit entsprechenden Bondverbindungslementen 27 von den Kontaktflächen 11 zu Kontaktanschlussflächen 28 auf einem Schaltungssubstrat 29. Der Halbleiterchipstapel 30 ist in einer Kunststoffgehäusemasse 31 mit seinen Bondverbindungselementen 27 und Teilen des Schaltungssubstrats 29 eingebettet. Durch das Schaltungssubstrat 29 führen Durchkontakte 32 zu Außenkontaktflächen 33, die Außenkontakte 34 tragen, sodass die Außenkontakte 34 elektrisch mit den Kontaktflächen 11 der gestapelten Halbleiterchips 4 in Verbindung stehen.

1
Struktur aus Fügematerial
2
Fügematerial
3
Rückseite eines Halbleiterchips
4
Halbleiterchip
5
Zwischenträger
6
Zeile
7
Spalte
8
Halbleiterbauteilposition
9
Oberseite eines Halbleiterchips
10
Fügematerialstrahlgerät
11
Kontaktflächen
12
zweites Fügematerial
13
Abstandshalter
14
Trennfugen
15
Halbleiterwafer
16
Oberseite des Halbleiterwafers
17
Rückseite des Halbleiterwafers
18
Fügermaterialstrahl
19
Trennfolie
20
Halbleiterchip (2.Ausführungsform)
21
Fügematerialdüsenkopf
22
Ausschnitt
23
Randseite des Halbleiterchips
24
Randseite des Halbleiterchips
25
Randseite des Halbleiterchips
26
Randseite des Halbleiterchips
27
Bondverbindungselement
28
Kontaktanschlussfläche
29
Schaltungssubstrat
30
Halbleiterchipstapel
31
Kunststoffgehäusemasse
32
Durchkontakt
33
Außenkotaktfläche
34
Außenkontakt
A
Pfeilrichtung
d
Dicke der gedünnten Halbleiterchips
t
Tiefe der Trennfugen


Anspruch[de]
Verfahren zum Aufbringen einer Struktur (1) aus Fügematerial (2) auf die Rückseite (3) von Halbleiterchips (4) in der Halbleiterbauteilfertigung, wobei das Verfahren folgende Verfahrensschritte aufweist:

– Herstellen eines Halbleiterwafers mit in Zeilen (6) und Spalten (7) angeordneten Halbleiterchippositionen;

– Auftrennen des Halbleiterwafers (15) in Halbleiterchips (4) auf einer Trennfolie (19) in einzelne Halbleiterchips (4) und Bestücken eines Zwischenträgers (5) mit einem in Halbleiterchips getrennten Halbleiterwafer (15) oder mit einzelnen Halbleiterchips (4), die in Zeilen (6) und/oder Spalten (7) auf Halbleiterbauteilpositionen (8) angeordnet werden, wobei die aktiven Oberseiten (9) der Halbleiterchips (4) bzw. des aufgetrennten Halbleiterwafers auf dem Zwischenträger (5) fixiert werden;

– Beschichten der Rückseiten (3) der Halbleiterchips (4) mit einer Struktur (1) aus Fügematerial (2), wobei das Fügematerial (2) mit einem Fügematerialstrahlgerät (19) strukturiert und feindosiert aufgebracht wird;

– Aufbringen einer Struktur aus einem zweiten Fügematerial (12) auf das erste Fügematerial (2) unter Freilassen von Bereichen, die Kontaktflächen (11) auf der Oberseite (9) der Halbleiterchips (4) gegenüberliegen, wobei das zweite Fügematerial (12) zu Abstandshaltern (13) und/oder als Ausgleichsschicht zum Ausgleich von Verwölbungen eines Halbleiterchips strukturiert wird.
Verfahren zum Aufbringen einer Struktur (1) aus Fügematerial (2) auf die Rückseite (3) von Halbleiterchips (4) in der Halbleiterbauteilfertigung, wobei das Verfahren folgende Verfahrensschritte aufweist:

– Herstellen eines Halbleiterwafers mit in Zeilen (6) und Spalten (7) angeordneten Halbleiterchippositionen;

– Auftrennen des Halbleiterwafers (15) in Halbleiterchips (4) gemäß dem DBG-Prozess in einzelne Halbleiterchips (4) unter Einbringen von Trennfugen (14) in den Halbleiterwafer (15) von einer Oberseite (16) des Halbleiterwafers (15) her, Fixieren des Halbleiterwafers (15) mit seiner Oberseite (16) auf einem Zwischenträger (5) und Dünnen des Halbleiterwafers (15) von seiner Rückseite (17) aus;

– Beschichten der Rückseiten (3) der Halbleiterchips (4) mit einer Struktur (1) eines Fügematerials (2), wobei das Fügematerial (2) mit einem Fügematerialstrahlgerät (19) strukturiert und feindosiert aufgebracht wird;

– Aufbringen einer Struktur aus einem zweiten Fügematerial (12) auf das erste Fügematerial (2) unter Freilassen von Bereichen, die Kontaktflächen (11) auf der Oberseite (9) der Halbleiterchips (4) gegenüberliegen, wobei das zweite Fügematerial (12) zu Abstandshaltern (13) und/oder als Ausgleichsschicht zum Ausgleich von Verwölbungen eines Halbleiterchips strukturiert wird.
Verfahren zur Herstellung von Halbleiterbauteilen mit Halbleiterchips (4), die mit einem Fügematerialstrahlgerät (10) beschichtete Rückseiten (3) aufweisen, wobei das Verfahren folgende Verfahrensschritte aufweist:

– Zuführen der gemäß Anspruch 1 oder 2 mit Fügematerialstrahlgerät (10) auf den Rückseiten (3) beschichteten Halbleiterchips (4) einem Bestückungsautomaten;

– Abheben der auf den Rückseiten (3) mit einem Fügematerialstrahl (18) beschichteten Halbleiterchips (4) von dem Zwischenträger (5),

– Fixieren der Halbleiterchips (4) mit ihren mit Fügematerial (2, 12) beschichteten Rückseiten (3) in Halbleiterbauteilpositionen eines Schaltungssubstrats;

– Verbinden von Kontaktflächen auf den Oberseiten (9) der Halbleiterchips (4) mit Kontaktanschlussflächen (11) des Schaltungssubstrats über Verbindungselemente in den Halbleiterbauteilpositionen;

– Verpacken der Halbleiterchips (4), der Verbindungselemente und teilweise des Schaltungssubstrats in einer Kunststoffgehäusemasse;

– Auftrennen des Schaltungssubstrats in einzelne Halbleiterbauteile.
Verfahren nach Anspruch 3 dadurch gekennzeichnet, dass mehrere Halbleiterchips (4) zu Halbleiterchipstapeln aufeinander gestapelt werden, wobei der Abstandhalter (13) des zweiten strukturierten Fügematerials (12) eingesetzt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com