PatentDe  


Dokumentenidentifikation DE102004014448B4 14.06.2007
Titel Vorwärtsentzerrer und Verfahren zum analogen Entzerren eines Datensignals
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Gregorius, Peter, 81476 München, DE
Vertreter PAe Reinhard, Skuhra, Weise & Partner GbR, 80801 München
DE-Anmeldedatum 24.03.2004
DE-Aktenzeichen 102004014448
Offenlegungstag 25.11.2004
Veröffentlichungstag der Patenterteilung 14.06.2007
Veröffentlichungstag im Patentblatt 14.06.2007
IPC-Hauptklasse H04B 3/04(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse H04M 1/58(2006.01)A, L, I, 20051017, B, H, DE   H04M 1/74(2006.01)A, L, I, 20051017, B, H, DE   H04B 1/10(2006.01)A, L, I, 20051017, B, H, DE   H04B 10/18(2006.01)A, L, I, 20051017, B, H, DE   H03L 7/081(2006.01)A, L, I, 20051017, B, H, DE   H03K 5/13(2006.01)A, L, I, 20051017, B, H, DE   H04L 7/033(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Die Erfindung betrifft das Entzerren von Datenimpulsen, welche stark durch eine Übertragungsleitung/einen Übertragungskanal gestört sind.

Bei Digital-Kommunikationssystemen mit effizienter Bandbreite überschreitet die Wirksamkeit bzw. die Wirkungsdauer jedes Symbols, welches über einen zeitdispersiven Kanal übertragen wird, das Zeitinterval, welches benutzt wird, um dieses Symbol darzustellen. Die durch das resultierende Überlappen der empfangenen Symbole verursachte Störung wird als Intersymbolstörung bzw. -interferenz (ISI) bezeichnet. Intersymbolinterferenz (ISI) tritt bei allen Pulsmodulationssystemen auf, wobei Frequenzumtastung (FSK), Phasenumtastung (PSK) und Quadratur-Amplitudenmodulation (QAM) und Pulsamplitudenmodulation (PAM) beinhaltet sind.

Eine Bandbegrenzung des Übertragungskanals führt dazu, dass das Datensignal am Empfänger einer Störung ausgesetzt ist, welche durch Intersymbol-Interferenz (ISI) verursacht wird.

Beim Übertragen von Datenimpulsen über einen Datenübertragungskanal wird eine gravierende Signalstörung durch Bandbegrenzung des Übertragungskanals verursacht, Signalreflexionen (Echo) werden durch inkorrekte Anpassung der Leitungsimpedanz sowohl am Übertragungsende als auch am Empfangsende des Datenübertragungskanals verursacht, und Resonanzen in der Übertragungscharakteristik des Datenübertragungskanals verschlechtern das empfangene Signal.

Der Zweck eines Entzerrers, welcher im Pfad des empfangenen Signals platziert wird, besteht darin, die Intersymbol-Interferenz (ISI) so weit als möglich zu reduzieren und die Wahrscheinlichkeit korrekter Entscheidungen zu maximieren. Entsprechend ist ein Entzerrer ein Filter, um den Effekt der Intersymbol-Interferenz zu reduzieren.

Es gibt viele verschiedene Arten von Entzerrern. Die einfachste Form eines Entzerrers ist ein linearer transversaler Entzerrer, wobei die aktuellen und die durchgelaufenen Werte des empfangenen Datensignals linear durch Entzerrerkoeffizienten gewichtet werden, welche aufsummiert werden, um ein Entzerrungsausgangssignal zu erzeugen.

Nicht-lineare Rückmeldeentzerrer (DFE) sind speziell für Datenübertragungskanäle nützlich, welche starke Amplitudenstörungen aufweisen. Ein Rückmeldeentzerrer (DFE) benützt die Rückmeldung, um die Interferenz von Symbolen zunichte zu machen, welche bereits detektiert wurden. Der Rückmeldeentzerrer weist ein Vorwärtsschaltungsteil und ein Rückkopplungsschaltungsteil auf, und das entzerrte Signal wird durch die Summe der Ausgangssignale der Vorwärts- und Rückkopplungsteile gebildet. Das Vorwärtsschaltungsteil des Rückmeldeentzerrers wird ähnlich wie bei einem linearen transversalen Entzerrer gebildet, wie oben diskutiert. Die am entzerrten Signal getroffenen Entscheidungen werden über ein zweites transversales Filter rückgekoppelt. Die Grundidee von Rückmeldeentzerrern ist die, dass, wenn die Werte von bereits detektierten Symbolen bekannt sind (angenommen, dass vergangene Entscheidungen korrekt sind), die Intersymbol-Interferenz, welche durch diese Symbole auftritt, exakt ausgelöscht werden kann, indem Pfadsymbolwerte mit geeigneter Wichtung vom Ausgang des Entzerrers subtrahiert werden.

Im Gegensatz zu Niedrigfrequenzanwendungen für die Datenübertragung (z.B. im 2 Mbit/s-Band) ist ein komplexes Entzerren des Datenstroms in Vorwärtsrichtung einer Datenrückgewinnungseinheit (z.B. Takt- und Daten-Rückgewinnung, CDR) nicht möglich. Herkömmliche Verfahren, welche auf einer Überabtastung mit Hilfe von Analog/Digital-Wandlern und Digitalentzerrung (z.B. Viterbi-Decodern, Rückkopplungsentzerrern, etc.) beruhen, können im Allgemeinen nicht für sehr hohe Datenraten aus technologischen Gründen (maximale Bandbreite der Halbleitertechnologie) genutzt werden.

Gegenwärtig sind die Vorverstärker von Datenübertragungsanwendungen über PCB- oder Rückwandplatinenanschlüsse im Allgemeinen einfach begrenzende Verstärker. Sie sind so gestaltet, dass sie das Auge-Öffnen maximieren, d.h. die Amplitude des Signals, so dass die Datenerneuerungseinheit in Abwärtsrichtung eine möglichst hohe Signalenergie mit bestmöglichem Signal-Rausch-Verhältnis (SNR) zur Auswertung bei der Entscheidungszeit besitzt.

Das Erhöhen des SNR durch Signalbegrenzen gilt nur so lange, wie das Eingangssignal, welches zu verstärken ist, nicht größerem Rand- und/oder Amplitudenrauschen ausgesetzt ist. In der Realität jedoch ist das Signal im Allgemeinen verrauscht. Die Konsequenz des Einfachbegrenzens ist eine AM-zu-PM-Wandlung, d.h. eine Wandlung vom Amplitudenfehler zu erhöhtem Randrauschen. Eine fehlerfreie Rückgewinnung des Signals wird damit für die Datenrückgewinnungseinheit in Abwärtsrichtung beträchtlich schwieriger, in diesem Fall im Allgemeinen eine Takt- und Datenrückgewinnungsschaltung oder eine Taktableitungschaltung. Es kann generell eine schlechte Bitfehlerrate erwartet werden. Der maximal mögliche Bereich und die maximal zulässige Dämpfung des Kanals sind folglich begrenzt. Dies ist konträr zur Forderung von hohen Datenraten von mehr als 1 Gbit/sec über relativ hohe bandbegrenzte Übertragungspfade.

Eine Lösung entsprechend dem Stand der Technik besteht darin, komplexe Adaptionsverfahren zu verwenden. Eine Möglichkeit ist zum Beispiel die Verwendung eines linearen Vorwärtsentzerrer (FFE). Beschrieben wird solch ein Vorwärtsentzerrer in der Druckschrift US 5,734,680. Dieser wird für eine analoges Entzerren eines Datensignals, welches über einen Datenübertragungskanal empfangen wird, verwendet. Dieser Vorwärtsentzerrer weist eine Subtrahiervorrichtung und eine Verzögerungsleitung auf, die aus seriell verbundenen Verzögerungseinheiten besteht. Jede dieser Verzögerungseinheiten besitzt ein Verzögerungselement sowie einen analogen Verstärker. Eine Verzögerungsregelschleife zum Erzeugen äquidistanter Referenzphasensignale und zum Durchschalten der analogen Verstärker wird bei diesem Vorwärtsentzerrer jedoch nicht bereitgestellt.

Ferner sind Entzerrer mit Rückkopplung (DFE), wie z.B. eine Entscheidungsrückkopplung aus dem Stand der Technik bekannt.

Es können andere herkömmliche Entzerrer, welche auf statistischen Verfahren beruhen, nur in einem begrenzten Ausmaß bei diesen hohen Datenraten aufgrund des Verlustes an zusätzlicher Information im Datenstrom, z.B. einem Anfangshinweiscode, benutzt werden. Dies ist ein rein stochastischer Datenstrom.

Das Implementieren von Adaptionsverfahren entsprechend dem Stand der Technik, z.B. der Entscheidungsrückkopplung (DFE), ist beträchtlich komplex.

1 zeigt einen Vorwärtsentzerrer (FFE) entsprechend dem Stand der Technik.

Der Sender sendet ein Datensignal über einen Datenübertragungskanal an den Eingang des Vorwärtsentzerrers, wie dies in 1 gezeigt wird. Der Vorwärtsentzerrer (FFE) ist vorgesehen, um Intersymbol-Interferenzen (ISI), welche durch den Datenübertragungskanal verursacht werden, zu unterdrücken. Zu diesem Zweck weist der Vorwärtsentzerrer (FFE) auf: ein Tiefpassfilter (LPF), welches in Reihe an einen ersten Verstärker A1 angeschlossen ist, dessen Ausgang mit einer Subtrahiervorrichtung verbunden ist, um das gefilterte und verstärkte Signal von dem empfangenen Signal, welches durch eine zweite Verstärkervorrichtung A2 gepuffert ist, abzuziehen. Das entzerrte Ausgangssignal des Vorwärtsentzerrers (FFE) wird an eine Entscheidungseinheit eines Empfängers ausgegeben. Das Tiefpassfilter (LPF), welches von dem Vorwärtsentzerrer (FFE) entsprechend dem Stand der Technik angewendet wird, wie in 1 gezeigt, kann ein analoges oder passives Tiefpassfilter sein.

Das analoge Entzerrverfahren entsprechend der vorliegenden Erfindung kombiniert diskrete Zeitverfahren mit kontinuierlichen Zeitverfahren zur Entzerrung des Datensignals, speziell für serielle Hochgeschwindigkeits-Datenübertragung, bei welcher ein Quantisieren des Signals unmöglich oder zu komplex ist. Das Verfahren entsprechend der Erfindung bietet eine Möglichkeit für einfache Signalentzerrung ohne Rückkopplung. Bei den meisten (Vielkanal-)Hochgeschwindigkeitsverbindungen sind die notwendigen Phasen für den Entzerrer in jedem Fall für die nachfolgende Taktrückgewinnung erforderlich. Ferner kann diese Einheit so konstruiert werden, dass sie, wie erforderlich, justiert werden kann, bis die Schaltungsfunktion auf einen normalen Grenzverstärker reduziert ist. Zusätzlich können die Pegel-/Wichtungskoeffizienten des Vorwärtsentzerrers entsprechend der Erfindung programmiert werden.

2 zeigt das Takten eines Signalprofils. Ein trapezförmiges Signal wird an dem Datenübertragungskanal beim Sender angelegt. Die Bandbegrenzung im Übertragungspfad führt zu der Impulsantwort, wie sie in 2B gezeigt wird. Die Abfallflanke der Impulsantwort führt bei einer hohen Datendichte zu Überlagerungen der einzelnen Impulsantworten – das Signal Uin ist gestört. Die gewünschte Impulsantwort Uout, welche dem Empfänger geliefert wird, wird in 2C dargestellt. Um diese Impulsantwort Uout zu erhalten, ist es notwendig, die geeigneten Zeitkomponenten von der aktuellen Impulsantwort abzuziehen.

Der Vorwärtsentzerrer (FFE) entsprechend dem Stand der Technik, wie er in 1 gezeigt wird, eliminiert nicht ausreichend die Störungen, welche durch den Datenübertragungskanal für Datensignale mit einer hohen Datenrate (DE) von mehr als ein Gigabit pro Sekunde (1 Gbit/sec) verursacht werden.

3A zeigt die Pole des Signalpfades, welche durch das Tiefpassfilter (LPF) und den Verstärker A1 in der komplexen Ebene gebildet werden.

Neben dem Pol des Tiefpassfilters bildet die Bandbegrenzung des Operationsverstärkers A1 einen parasitären Pol. Das Verhältnis zwischen dem parasitären Pol und dem gewünschten Pol, welcher durch das Tiefpassfilter (LPF) gebildet wird, sollte immer größer als zehn sein Wegen der Bandbegren zung des Operationsverstärkers A1 approximiert der parasitäre Pol den Pol des Tiefpassfilters (LPF) mit einer ansteigenden Datenrate (DR). Das Grundproblem des Vorwärtsentzerrers (FFE) entsprechend dem Stand der Technik liegt in der Bandbegrenzung der analogen Bauelemente.

3B zeigt ein Bode-Diagramm des Vorwärtsentzerrers (FFE) entsprechend dem Stand der Technik, wie er in 1 gezeigt wird. Wie aus 3B gesehen werden kann, verursacht der parasitäre Pol, welcher durch den Operationsverstärker A1 verursacht wird, einen steileren Amplitudenabfall im höheren Frequenzbereich. Die Phasenverschiebung des FFE nähert sich –180° bei ansteigender Datenrate DR. Entsprechend ist die Gruppenverzögerungszeit nicht länger konstant, und die Impulsantwort des Vorwärtsentzerrers (FFE) wird mit zunehmender Datenrate DR unsymmetrisch. Die unsymmetrische Impulsantwort des Vorwärtsentzerrers (FFE) kennzeichnet, dass die Intersymbol-Interferenz (ISI), welche durch den Datenübertragungskanal verursacht wird, nicht länger durch den Entzerrer entzerrt werden kann.

4 stellt die Amplitudencharakteristik des herkömmlichen Vorwärtsentzerrers (FFE) dar, wie sie in 1 gezeigt wird. Wenn die Frequenz der Datenrate des übertragenen Datensignals die Grundfrequenz des Operationsverstärkers erreicht, verhält sich der FFE-Entzerrer entsprechend dem Stand der Technik nicht wie ein idealer Entzerrer, d.h. er kompensiert nicht die Dämpfung des Datenübertragungskanals durch eine umgekehrte Amplitudencharakteristik. Der reale Vorwärtsentzerrer (FFE) entsprechend dem Stand der Technik weist eine Änderung um –3 dB bei der Grundfrequenz auf. Wenn der parasitäre Pol des Verstärkers sich der Grundfrequenz nähert, treten Störungen auf.

Wenn herkömmliche, in der Zeit kontinuierliche Entzerrverfahren benutzt werden, weist der Entzerrer eine Transferfunktion bzw. Übertragungsfunktion auf, welche invers zur Transferfunktion Hchannel des Datenübertragungskanals ist. Mathematisch kann dies in der Laplace-Ebene wie folgt beschrieben werden:

Die folgende Transferfunktion wird für den Vorwärtsentzerrer (FFE), wie er in 1 gezeigt wird, erhalten.

Gleichung (3) gibt die allgemeine Darstellung der Implementationsvariante der Transferfunktion Hequ für die Approximation der Kanaltransferfunktion Hchannel wieder. Diese Implementation hat den Vorteil, dass die Polpositionen nur für die Approximation benötigt werden – dies ist speziell für Stabilitätskriterien von Vorteil.

In einer diskreten Zeitdarstellung kann die Transferfunktion entsprecherd Gleichung (3) wie folgt dargestellt werden:

Gleichung (4) liefert die Grundformelbeziehung, um den Vorwärtsverstärker entsprechend der vorliegenden Erfindung zu implementieren.

Wie oben gezeigt wurde, liefert ein herkömmlicher Vorwärtsentzerrer nicht ausreichend Entzerrung für sehr hohe Datenraten von mehr als einem Gigabit pro Sekunde.

Entsprechend ist es die Aufgabe der vorliegenden Erfindung, einen Vorwärtsentzerrer zum Entzerren eines Datensignals zu liefern, welches über einen Datenübertragungskanal empfangen wird, welcher eine hohe Datenrate besitzt, und ein entsprechendes Entzerrungsverfahren zu liefern, welches leicht zu implementieren ist und welches niedrige technische Komplexität liefert.

Diese Aufgabe wird gelöst durch einen Vorwärtsentzerrer gemäß Anspruch 1 und durch ein Verfahren für analoge Entzerrung eines empfangenen Datensignals gemäß Anspruch 18.

Die Erfindung liefert einen Vorwärtsentzerrer für die analoge Entzerrung eines Datensignals, welches über einen Datenübertragungskanal empfangen wird, welcher aufweist:

  • (a) eine Master-Verzögerungsregelschleife (M-DLL) zum Erzeugen äquidistanter Referenzphasensignale;
  • (b) eine Slave-Verzögerungsleitung (S-DL), welche eine vorher festgelegte Anzahl seriell verbundener slave-Verzögerungseinheiten (SDU) aufweist,

    wobei jede Slave-Verzögerungseinheit (SDU) ein Slave-Verzögerungselement (SDE) besitzt, um das empfangene Datensignal mit einer vorher festgelegten Verzögerungszeit (&Dgr;T) zu verzögern, und

    einen analogen Verstärker, welcher das verzögerte Ausgangssignal des Slave-Verzögerungselements (SDE) um einen jeweiligen Wichtungskoeffizienten verstärkt, um ein gewichtetes Verzögerungssignal zu generieren,

    wobei der analoge Verstärker transparent in Antwort auf ein korrespondierendes Referenzphasensignal geschaltet wird, welches durch die Master-Verzögerungsschleife (M-DLL) erzeugt wird; und
  • (c) eine Subtrahiervorrichtung zum Subtrahieren der gewichVerzögerungssignale, welche mit Hilfeteten eines Multiplexers aus dem empfangenen Datensignal ausgewählt werden, um ein entzerrtes Ausgangsdatensignal zu generieren.

In einer bevorzugten Ausführungsform wird der Multiplexer durch ein Steuerwort gesteuert, welches in einem Steuerregister gespeichert ist.

In einer weiteren Ausführungsform des Vorwärtsentzerrers entsprechend der vorliegenden Erfindung werden die Wichtungskoeffizienten in einem Koeffizientenregister gespeichert.

In einer weiteren bevorzugten Ausführungsform sind die Wichtungskoeffizienten mit einer Steuereinheit programmierbar.

In einer bevorzugten Ausführungsform weist die Master-Verzögerungsregelschleife (M-DLL) eine vorher festgelegte Anzahl von Master-Verzögerungs-(MDU-)Einheiten auf, welche in Reihe miteinander verbunden sind.

In einer bevorzugten Ausführungsform des Vorwärtsentzerrers entsprechend der vorliegenden Erfindung beinhaltet jede Master-Verzögerungseinheit (MDU) ein Master-Verzögerungsbauelement und einen Verstärker.

Die Master-Verzögerungsregelschleife (M-DLL) wird in einer bevorzugten Ausführungsform durch ein Referenztaktsignal (CLK) getaktet.

In einer bevorzugten Ausführungsform ist die Taktperiode des Referenztaktsignals (CLK) ein Bruchteil des Einheitsintervalls (UI) des Datensignals.

In einer bevorzugten Ausführungsform des Vorwärtsentzerrers (FFE) entsprechend der vorliegenden Erfindung werden die Slave-Verzögerungselemente (SDE) identisch zu den Master-Verzögerungselementen (MDE) gebildet.

In einer bevorzugten Ausführungsform des Vorwärtsentzerrers entsprechend der vorliegenden Erfindung werden alle gewichteten Verzögerungssignale an Eingangsanschlüsse des Multiplexers (MUX) geliefert, welcher die gewichteten Verzögerungssignale über einen zentralen Summationspunkt abhängig von dem Steuerwort schaltet, welches in dem Steuerregister gespeichert ist.

In einer bevorzugten Ausführungsform werden die gewichteten Verzögerungssignale, welche durch den Multiplexer (MUX) geschaltet werden, an dem zentralen Summationspunkt von dem empfangenen Datensignal abgezogen.

In einer alternativen Ausführungsform des Vorwärtsentzerrers (FFE) entsprechend der vorliegenden Erfindung beinhaltet jede Slave-Verzögerungseinheit (SDU) der Slave-Verzögerungsleitung (SDL) ferner einen dezentralen Summationspunkt, um das gewichtete Verzögerungssignal von dem empfangenen Datensignal abzuziehen.

In einer bevorzugten Ausführungsform sind die dezentralen Summationspunkte der Slave-Verzögerungseinheit (MDU) mit den jeweiligen Eingangsanschlüssen des Multiplexers (MUX) verbunden, welcher die dezentralen Summationspunkte über einen Ausgang des Multiplexers abhängig von dem Steuerwort, welches in dem Steuerregister gespeichert ist, schaltet.

In einer bevorzugten Ausführungsform des Vorwärtsentzerrers (FFE) entsprechend der vorliegenden Erfindung wird das entzerrte Ausgangsdatensignal durch einen Nachverstärker verstärkt.

Das entzerrte Ausgangsdatensignal wird vorzugsweise einer Entscheidungseinheit eines Empfängers zugeführt.

In einer bevorzugten Ausführungsform des Vorwärtsentzerrers (FFE) entsprechend der vorliegenden Erfindung ist ein Puffer zum Puffern des empfangenen Datensignals vorgesehen.

In einer bevorzugten Ausführungsform des Vorwärtsentzerrers (FFE) entsprechend der vorliegenden Erfindung ist die Datenrate (DR) des empfangenen Datensignals größer als ein Gigabit pro Sekunde (DR ≥ 1 Gbit/sec).

Die Erfindung liefert ferner ein Verfahren zum analogen Entzerren eines empfangenen Datensignals gemäß Anspruch 18.

Die Erfindung liefert ein Verfahren zum analogen Entzerren eines empfangenen Datensignals, welches die folgenden Schritte aufweist:

  • (a) Erzeugen äquidistanter Referenzphasensignale mit Hilfe einer Verzögerungsregelschleife (M-DLL),
  • (b) Einzelnes Verzögern der empfangenen Daten mit Hilfe von seriell verbundenen Verzögerungselementen,
  • (c) Verstärken der verzögerten Ausgangssignale der Verzögerungselemente mit jeweiligen Wichtungskoeffizienten mit Hilfe von Analogverstärkern, um gewichtete Verzögerungssignale zu erzeugen,

    wobei die analogen Verstärker transparent in Antwort auf die Referenzphasensignale geschaltet werden, welche durch die Verzögerungsregelschleife (M-DLL) erzeugt werden,
  • (d) Auswählen von Wichtungsverzögerungssignalen mit Hilfe eines Multiplexers, abhängig von einem gespeicherten Steuerwort, und
  • (e) Subtrahieren der ausgewählten gewichteten Verzögerungssignale von dem empfangenen Datensignal, um ein entzerrtes Ausgangsdatensignal zu erzeugen.

Die Erfindung liefert eine Kombination von diskreter Zeitschaltungstechnologie und kontinuierlicher Zeitverfahren für einen Übertragungskanal für serielle Daten mit hoher Geschwindigkeit. Die Formel-Beziehung, wie sie in den Gleichungen (3) oder (4) für die Approximation des Kanals gezeigt wird, kann entsprechend der Erfindung sowohl auf einer kontinuierlichen Zeitbasis als auch auf einer diskreten Zeitbasis implementiert werden.

Im Folgenden werden bevorzugte Ausführungsformen des Vorwärtsentzerrers (FFE) und des Verfahrens zur analogen Entzerrung eines empfangenen Datensignals mit Bezug auf die beigefügten Figuren beschrieben.

1 zeigt einen herkömmlichen Vorwärtsentzerrer (FFE) entsprechend dem Stand der Technik;

2 zeigt ein Zeitdiagramm für einen Vorwärtsentzerrer (FFE) entsprechend dem Stand der Technik bei einer niedrigen Datenrate;

3A zeigt ein Poldiagramm eines herkömmlichen Vorwärtsentzerrers (FFE) entsprechend dem Stand der Technik, der in 1 gezeigt wird;

3B zeigt ein Bode-Diagramm eines herkömmlichen Vorwärtsentzerrers (FFE) entsprechend dem Stand der Technik, wie er in 1 gezeigt wird;

4 zeigt eine Amplitudencharakteristik eines herkömmlichen Vorwärtsentzerrers (FFE) entsprechend dem Stand der Technik, um das Problem zu erläutern, welches durch den Vorwärtsentzerrer entsprechend der vorliegenden Erfindung zu lösen ist;

5 zeigt eine erste Ausführungsform des Vorwärtsentzerrers entsprechend der vorliegenden Erfindung;

6 zeigt Zeitdiagramme, um die Funktionalität des Vorwärtsentzerrers entsprechend der vorliegenden Erfindung darzustellen;

7 zeigt eine Implementierung der ersten Ausführungsform des ersten Vorwärtsentzerrers entsprechend der vorliegenden Erfindung, wie er in 5 gezeigt wird;

8 zeigt eine zweite Ausführungsform des Vorwärtsentzerrers entsprechend der vorliegenden Erfindung;

9 zeigt eine Implementierung der zweiten Ausführungsform des Vorwärtsentzerrers entsprechend der vorliegenden Erfindung, wie er in 8 gezeigt wird;

10 zeigt ein Schaltbild eines Verzögerungselementes, wie es in dem Vorwärtsentzerrer entsprechend der vorliegenden Erfindung angewendet wird;

11 zeigt ein Schaltbild von zwei kaskadierten Verzögerungselementen entsprechend der vorliegenden Erfindung, wie sie in 10 gezeigt werden.

Im Nachfolgenden werden die bevorzugten Ausführungsformen des Vorwärtsentzerrers (FFE) entsprechend der vorliegenden Erfindung mit Bezug auf die beigefügten Figuren beschrieben.

Wie aus 5 gesehen werden kann, welche eine erste Ausführungsform des Vorwärtsentzerrers 1 entsprechend der vorliegenden Erfindung zeigt, empfängt der Vorwärtzerrer 1 am Dateneingang 2 ein serielles Datensignal mit hoher Frequenz, welches durch einen Sender 3 über einen Datenübertragungskanal 4 übertragen wird. Der Vorwärtsentzerrer 1 entsprechend der vorliegenden Erfindung ist vorgesehen, die Intersymbol-Interferenzen (ISI), welche durch den Datenübertragungskanal 4 verursacht werden, zu eliminieren. Der Vorwärtsentzerrer 1 entsprechend der vorliegenden Erfindung weist einen Datenausgang 5 auf, welcher ein entzerrtes Ausgangsdatensignal zu einer Entscheidungseinheit 6 eines Empfängers liefert. Der Vorwärtsentzerrer 1 entsprechend der vorliegenden Erfindung weist ferner einen Takteingangsanschluss 7 zum Empfangen eines Referenztaktsignals CLK auf. Das Referenztaktsignal CLK wird entweder durch einen Taktsignalgenerator 8 erzeugt oder durch ein Systemtaktsignal gebildet. Der Vorwärtsentzerrer 1 entsprechend der vorliegenden Erfindung weist ferner einen Steuereingangsanschluss 9 zum Empfangen eines Steuerwortes von einer Steuereinheit 10 des Empfängers auf.

Der Vorwärtsentzerrer 1 entsprechend der vorliegenden Erfindung ist für eine analoge Entzerrung des Datensignals vorgesehen, welches über den Datenübertragungskanal 4 empfangen wird. Der Vorwärtsentzerrer 1 weist eine Master-Verzögerungsregelschleife 11 zum Erzeugen äquidistanter Referenzphasensignale auf, welche zu einer Slave-Verzögerungsleitung 12 geliefert werden. Die Slave-Verzögerungsleitung 12 wird durch seriell miteinander verbundene Slave-Verzögerungseinheiten 13-i gebildet. Jede Slave-Verzögerungseinheit 13-i weist ein Slave-Verzögerungselement 13a-i auf, um das empfangene Datensignal mit einer vorher festgelegten Zeitverzögerung zu verzögern, und weist einen analogen Verstärker 13b-i auf, welcher das verzögerte Ausgangssignal des Slave-Verzögerungselementes 13a-i um einen jeweiligen Wichtungskoeffizienten bi verstärkt, um ein gewichtetes Verzögerungssignal zu erzeugen. Die Wichtungskoeffizienten bi werden in einer bevorzugten Ausführungsform in einem Koeffizientenregister 13c-i der Slave-Verzögerungseinheit 13-i gespeichert. Die Wichtungskoeffizienten bi sind in einer bevorzugten Ausführungsform über die Steuereinheit 10 programmierbar. Die Steuereinheit 10 schreibt die gewünschten Wichtungskoeffizienten bi in ein Register 14 des Vorwärtsentzerrers 1, von welchem sie über interne Leitungen 15 an die Koeffizientenregister 13c-i der Slave-Verzögerungseinheiten 13-i kopiert werden. Die analogen Verstärker 13b-i der Slave-Verzögerungseinheiten 13-i werden transparent in Antwort auf ein entsprechendes Referenzphasensignal, welches durch die Master-Verzögerungsregelschleife 11 erzeugt wird, geschaltet. Die Master-Verzögerungsschleife 11 liefert die erzeugten Referenzphasensignale über Steuerleitungen 16-i an die jeweiligen analogen Verstärker 13b-i innerhalb der Slave-Verzögerungseinheit 13-i der Slave-Verzögerungsleitung 12.

In der ersten Ausführungsform, wie in 5 gezeigt, wird der Ausgang jedes analogen Verstärkers 13b-i der Slave-Verzögerurgsleitung 12 über eine korrespondierende Signalleitung 17-i an einen Eingangsanschluss 18-i eines N:M-Multiplexers 19 angeschlossen, welcher N Eingangsanschlüsse 18-i und M Ausgangsanschlüsse 20 besitzt. Der Multiplexer 19 weist Steuereingangsanschlüsse 21 auf, welche über Steuerleitungen 22 an die programmierbaren Register 14 angeschlossen sind.

Die Anzahl M der Ausgangsanschlüsse des N:M-Multiplexers 19 ist kleiner oder gleich der Anzahl N der Eingangsanschlüsse N des Multiplexers 19. Die Ausgangsanschlüsse 20 des Multiplexers sind über M Ausgangsleitungen 23 an Subtrahiervorrichtungen 24 angeschlossen, welche zum Subtrahieren der gewichteten Verzögerungssignale vorgesehen sind, welche mit Hilfe des Multiplexers 19 aus dem empfangenen Datensignal ausgewählt werden, um ein entzerrtes Ausgangsdatensignal zu erzeugen.

Der Vorwärtsentzerrer 1 entsprechend der vorliegenden Erfindung, wie er in 5 gezeigt wird, weist einen ersten Puffer 25 und einen zweiten Puffer 26 auf, zum Puffern des empfangenen Eingangsdatensignals. Das empfangene Datensignal, welches durch den zweiten Puffer 26 gepuffert wurde, wird der Subtrahiervorrichtung 24 zugeführt, welche als ein zentraler Summationspunkt gebildet ist. Das von dem Multiplexer 19 ausgegebene Signal wird von dem empfangenen Datensignal subtrahiert, um entzerrte Ausgangssignale zu erzeugen.

Der Vorwärtsentzerrer 1 entsprechend der ersten Ausführungsform, wie er in 5 gezeigt wird, weist ferner eine Nachverstärkungsstufe 27 auf zum Verstärken des entzerrten Ausgangsdatensignals, bevor es der Entscheidungseinheit 6 über die Ausgangsdatenanschlüsse 5 des Vorwärtsentzerrers 1 zugeführt wird. Die Puffer 25, 26 und die Nachverstärkungsstufe 27 werden vorzugsweise durch Differenzverstärker gebildet.

6 stellt die Funktionalität des Vorwärtsentzerrers 1 entsprechend der vorliegenden Erfindung dar, wie er in 5 gezeigt wird.

6A zeigt einen Datenimpuls, welcher ein Datenbit darstellt, welches durch den Sender 3 über den Datenübertragungskanal 4 durch den Dateneingang 2 des Vorwärtsentzerrers 1 übertragen wird. Das logisch hohe Datenbit wird über einen Signalimpuls dargestellt, welcher eine vorher festgelegte Zeitdauer besitzt, das so genannte Einheitsintervall UI.

6B zeigt den empfangenen Datenpuls Uin am Dateneingangsanschluss 2 des Vorwärtsentzerrers 1, welcher durch den Datenübertragungskanal 4 gestört wurde.

Die Master-Verzögerungsregelschleife 11 erzeugt äquidistante Referenzphasensignale, welche voneinander um eine Zeitdifferenz &Dgr;T getrennt sind, welche ein Bruchteil des Einheitsintervalls UI ist: &Dgr;T = UI/m m = 1, 2, 3 ...

Die Referenzphasensignale, welche durch die Master-Verzögerungsregelschleife 11 erzeugt werden, schalten die analogen Verstärker 13b-i innerhalb der Slave-Verzögerungsleitung 12 sequenziell mit der Zeitverzögerung &Dgr;T in transparenter Weise, so dass das empfangene Datensignal, welches durch die Verzögerungselemente 13a-i innerhalb der Verzögerungsleitung 12 verzögert wurde, mit den Wichtungskoeffizienten bi verstärkt wird, und die gewichteten Signale werden von dem Original-Datensignal subtrahiert, wenn sie durch den N:M-Multiplexer 19 entsprechend dem Steuerwart, welches in dem Register 14 gespeichert ist, durchgeschaltet werden.

Das entzerrte Ausgangsdatensignal am Ausgangsanschluss 5 wird in 6B gezeigt. In dem gegebenen Beispiel, wie es in 6 gezeigt wird, werden die Wichtungskoeffizienten b2, b3, b4, b5 so wie in 6 gezeigt programmiert, und der Multiplexer 19 ist in einer derartigen Weise programmiert, dass die entsprechenden Wichtungsausgangssignale zu der Subtrahiervorrichtung 24 geschaltet werden. In dem gegebenen Beispiel werden die gewichteten Ausgangssignale, welche mit dem Koeffizienten b0, b1 gewichtet sind, durch den Multiplexer 19 blockiert, da in diesem Signalbereich das empfangene Eingangssignal Uin vergleichsweise hoch ist, d.h. oberhalb eines gewählten Schwellwertes Uth ist.

Das Steuerregister 14 speichert die Werte der Wichtungskoeffizienten bi und der Eingangsanschlüsse 18-i, welche von dem Multiplexer 20 zu blockieren sind. Das Steuerregister 14 ist von der Steuereinheit 10 entsprechend der bekannten Impulsantwort des Datenübertragungskanals 4 programmierbar.

6C zeigt das entzerrte Signal, welches durch die Subtrahiervorrichtung 24 ausgegeben wird, nachdem die gewichteten Ausgangssignale b2, b3, b4, b5 von dem original empfangenen Dateneingangssignal subtrahiert wurden.

7 zeigt das Implementieren der ersten Ausführungsform des Vorwärtsentzerrers 1 entsprechend der vorliegenden Erfindung, wie er in 5 gezeigt wird.

Wie aus 7 gesehen werden kann, ist der Vorwärtsentzerrer 1 in dieser bevorzugten Ausführungsform voll differenziell gebildet.

Wie aus 7 gesehen werden kann, ist die Slave-Verzögerungsleitung 12 durch Slave-Verzögerungseinheiten 13-i gebildet, welche seriell miteinander verbunden sind. Jede Slave-Verzögerungseinheit 13-i weist auf: ein Slave-Verzögerungselement 13a-i, einen analogen Verstärker 13b-i und ein integriertes Steuerregister 13c-i zum Speichern der programmierbaren Wichtungskoeffizienten bi für den jeweiligen analogen Verstärker 13b-i. Die analogen Verstärker 13b-i werden transparent in Antwort auf ein entsprechendes Referenzphasensignal geschaltet, welches an den Verstärker 13b-i über eine Steuerleitung 16-i von der Master-Verzögerungsregelschleife 11 geliefert wird. Die differenziellen Ausgänge der analogen Verstärker 13b-i werden über Signalleitungen 17 dem Eingangsanschluss 18 des N:M-Multiplexers 19 zugeführt, wie es in 7 gezeigt wird.

7 zeigt die Master-Verzögerungsregelschleife 11 zum Erzeugen der äquidistanten Referenzphasensignale, welche über die Leitungen 16 an die Slave-Verzögerungsleitung 12 geliefert werden, mehr im Detail. Die Master-Verzögerungsregelschleife 11 weist eine vorher festgelegte Anzahl N von Master-Verzögerungseinheiten 28-i auf, welche miteinander in Reihe verbunden sind. Jede Master-Verzögerungseinheit 28-i beinhaltet ein Master-Verzögerungselement 29-i und einen Signalverstärker 30-i. Die Master-Verzögerungsregelschleife 11 wird durch ein Referenztaktsignal CLK getaktet, welches zu dem differenziellen Taktsignaleingang 7 der Master-Verzögerungsregelschleife 11 zugeführt wird. Das Taktsignal CLK wird durch einen ersten Differenzverstärker 31 verstärkt und einer Kette von Master-Verzögerungseinheiten 29-i zugeführt. Das verstärkte Taktsignal wird ferner einem zweiten Differenzverstärker 32 zugeführt, welcher das Taktsignal an einen Phasendetektor 33 ausgibt.

Der Phasendetektor 33 vergleicht die Phase zwischen dem Ausgangssignal der letzten Master-Verzögerungseinheit 28-n und dem Taktsignal, welches durch den zweiten Verstärker 32 verstärkt wurde. Das Ausgangssignal des Phasendetektors 33, welches proportional zur Phasendifferenz ist, wird einem Tiefpass-Schleifen Filter 34 zugeführt, welches die Phasendifferenz filtert und ein Rückkopplungssignal über eine Rückkoppelleitung 35 an den Steuereingang der Master-Verzögerungselemente 29-i liefert.

Die Master-Verzögerungseinheit 11 reguliert die zwei Eingangssignale am Eingang des Phasendetektors 33 in einer ersten Version auf eine Phasendifferenz von 180° und in einer zweiten Version auf eine Phasendifferenz von 360°.

Die von der Master-Verzögerungsregelschleife 11 erzeugten Phasenreferenzsignale N/P-CLK-1 bis N/P-CLK-N weisen eine äquidistante Phasendifferenz auf. Ein Phasenreferenzsignal, welches durch eine Master-Verzögerungseinheit 28-i innerhalb einer Master-Verzögerungsleitung 11 erzeugt wurde, wird über eine Steuerleitung 16 an eine entsprechende Slave-Verzögeungseinheit 13-i der Slave-Verzögerungsleitung 12 geliefert, um den beinhalteten Verstärker 13b-i transparent zum entsprechenden Eingangsanschluss 18-i des Multiplexers 19 zu schalten.

In einer bevorzugten Ausführungsform ist das Slave-Verzögerungselement 13a-i in einer Slave-Verzögerungseinheit 13-i im Design identisch mit dem Master-Verzögerungselement 29-i innerhalb der Master-Verzögerungseinheit 28-i.

Die Verstärkung der Verstärker 13b-i innerhalb der Slave-Verzögerungseinheit 13-i ist entsprechend den Wichtungskoeffizienten programmierbar, welche in dem entsprechenden Register 13c-i der Slave-Verzögerungseinheit 13-i gespeichert sind. Die Verzögerungselemente 13a-i bilden die Zeitverzögerung Z-n&tgr; in Gleichung (4). Die Verstärker 13b-i bilden die Koeffizienten bi. Die Gesamtverzögerung wird aus der Summe der einzelnen Verzögerungen erhalten.

Die Verzögerung innerhalb des Slave-Verzögerungselements 13-i wird in der Weise implementiert, dass das Slave-Verzögerungslement 13-i das Eingangssignal mit der Anstiegsflanke von CLK1 ... n von dem Differenztaktsignal P/N-CLK1 ... n zum Verstärker 13b-i trennt. Das Signal von dem Slave-Verzögeungselement 13-i wird an das nächste Slave-Verzögerungselement 13-i+1 geleitet, während die Signale von den Verstärkern 13b-1 bis 13b-n zu dem Multiplexer 19 geleitet werden.

Abhängig von der gewünschten Entzerrungstiefe kann die Anzahl N der Verzögerungselemente variiert werden oder sie kann durch geeignete Koeffizienten (Verstärkung) angepasst werden.

Am Summationspunkt 24 werden die gewichteten Signale und die unverzögerten empfangenen Datensignale voneinander subtrahiert. Die Differenzsignale, welche das entzerrte Ausgangssignal darstellen, werden zusätzlich verstärkt oder durch die Verstärkerstufe 27 begrenzt.

Ein Vorteil des Implementierens entsprechend der vorliegenden Erfindung, wie in 7 gezeigt, ist die Möglichkeit, den Entzerrer 1 mit einer einfachen analogen Schaltung (z.B. entsprechend der aktuellen Art) zu implementieren. Eine quasi digitale Operation wird mit einer breiten Bandbreite zur gleichen Zeit mit einem Differenzsignal-Routing geliefert. Entsprechend der vorliegenden Erfindung werden die Vorteile einer einfachen digitalen Signalverarbeitung mit den Vorteilen einer Breitband-, gegenüber Interferenz widerstandsfähigen, analogen Implementierung für die Signalentzerrung kombiniert.

In der zweiten Ausführungsform wird der Vorwärtsentzerrer 1, wie er in 8 beim Subtrahieren der gewichteten Verzögerungssignale gezeigt wird, innerhalb der Slave-Verzögerungsinheiten 13-i der Slave-Verzögerungsleitung 12 ausgeführt. Der zentrale Summationspunkt 24 entsprechend der ersten Ausführungsform des Vorwärtsentzerrers 1, wie er in 5 gezeigt wird, ist durch einen dezentralisierten Summationspunkt 24-i ersetzt. In jeder Slave-Verzögerungseinheit 13-i der Slave-Verzögerungsleitung 12 sind ein Eingangspuffer 26-i und ein dezentraler Summationspunkt 24-i integriert.

9 zeigt den Vorwärtsentzerrer 1 entsprechend der zweiten Ausführungsform, wie er in 8 gezeigt wird, mehr im Detail.

In der zweiten Ausführungsform, wie sie in 9 gezeigt wird, weist jede Slave-Verzögerungseinheit 13-i auf: ein Slave-Verzögerungselement 13a-i, einen Analogverstärker 13b-i und ein Koeffizientenregister 13c-i, wie in der ersten Ausführungsform, welche in 7 gezeigt wird. Jedoch weist in der zweiten Ausführungsform der 9 jede Slave-Verzögerungseinheit 13-i ferner einen dezentralisierten Summationspunkt 24-i und einen Signalpuffer 26-i auf. Die dezentralen Summationspunkte 24-i der Slave-Verzögerungseinheiten 13-i sind mit den jeweiligen Eingangsanschlüssen 18 des Multiplexers 19 verbunden, welcher die dezentralen Summationspunkte 24-i zu einem Ausgang des Multiplexers 15 abhängig von einem Steuerwort durchschaltet, welches in dem Steuerregister 14 gespeichert ist. Das entzerrte Ausgangssignal wird durch die Ausgangsverstärkungsstufe 27 verstärkt und zu einer Entscheidungseinheit eines Empfängers über einen Ausgangsanschluss 5 des Vorwärtsentzerrers 1 geliefert. Der Vorteil der zweiten Ausführungsform des Vorwärtsentzerrers 1, wie er in 9 gezeigt wird, ist der, dass er in einer speziellen vorteilhaften Weise implementiert werden kann, welche analoges Verschalten nutzt.

Abhängig vom Programmieren kann der Vorwärtsentzerrer 1 mit 1, 2 oder irgendeiner Anzahl N gewünschter Stufen arbeiten. Zu diesem Zweck wird das verzögerte und gewichtete Signal von der vorherigen Stufe i zu dem Summationspunkt der nächsten Stufe i+1 geführt. Die Steuerung wird von der nachfolgenden Stufe durch ein Signal CS (i+1) geliefert. Die Summation der vorherigen Stufe i wird nicht länger beachtet. Das entzerrte Signal von der Stufe (i+1) wird über einen Multiplexer ausgewählt.

10 zeigt eine Transistorschaltung, in welcher ein Slave-Verzögerungselement 13-i, wie es in 9 der zweiten Ausführungsform gezeigt wird, dargestellt wird. Die Transistorpaare MN1 und MN6, MN2 und MN5 sowie auch MN3 und MN4 bilden einen Differenzverstärker. Der Summationspunkt 24-i ist als die Stromsumme in dem Widerstand RL gebildet. Das Differenzpaar MN3 und MN4 bildet den Verstärker 26-i. Die Transistoren MN1, MN6, MN2 und MN5 bilden den Verstärker 13b-i. Die Transistoren MN8 und MN9 schalten die Stromquelle I02, welche als eine Funktion von Bn[y:0] gesetzt werden kann. Wenn das Signal zur nächsten Stufe i+1 durchgelassen werden soll, dann wird das über die Leitung 16-1 gelieferte Signal positiv und NCS, welches über die Leitung 16-1 geliefert wurde, wird negativ. Der komplette Strom I02 wird nun zu den Differenzpaaren MN2/MN5 durchgelassen. Der Gradient der Transistoren MN1, MN2, MN5 und MN6 ist idealerweise der gleiche.

Die Transistoren MN3 und MN4 werden von dem Verstärker 25 getrieben, wie dies in 10 gezeigt wird. Die Verzögerungselemente 13a-i können in irgendeiner gewünschten Form sein. Jedoch ist es wiederum in diesem Fall für beide Verzögerungselemente von Vorteil, dass sie eine Anordnung sind, welche auf Differenzverstärkerstufen basiert.

11 zeigt eine Kaskadenanordnung. Die Ausgänge D i sind in diesem Fall an den Summationspunkt der nächsten Stufe i+1 angeschlossen. Die Signale M werden zu dem Multiplexer 19 durchgelassen, wie dies in 8 gezeigt wird. Die Signale VN und VP werden nur an das nächste Differenzenpaar (MN3 & MN4) in dieser Stufe angeschlossen.

Der Vorteil der kaskadierten Anordnung, wie sie in 11 gezeigt wird, ist die vollständig symmetrische Struktur, welche differenzielle Signalverarbeitung gestattet. Das Layout kann optimal an den Signalfluss angepasst werden, und es können Signalleitungskreuzungen bis zu einem Höchstmaß vermieden werden. Dies ist speziell für Radiofrequenzanwendungen vorteilhaft.

Der Vorwärtsentzerrer 1 entsprechend der vorliegenden Erfindung liefert eine analoge Signalentzerrung. Der Vorwärtsentzerrer 1 entsprechend der vorliegenden Erfindung nutzt digitale Konzepte zum Entzerren, welche mit analogen Komponenten realisiert werden. Eine Master-Verzögerungsregelschleife 11 erzeugt äquidistante Referenzsignale. Fortschrittliche Verzögerungseinheiten mit zugehörenden Wichtungsfilterkoeffizienten basieren auf einem digitalen Konzept für die Entzerrung. Der Vorwärtsentzerrer 1 entsprechend der vorliegenden Erfindung ist speziell für Datensignale hoher Frequenz geeignet, welche eine Datenübertragungsrate von mehr als einem Gbit/sec besitzen. Die benutzte analoge Verschaltung ist leicht zu implementieren und auf einem Chip zu integrieren.

1
Vorwärtsentzerrer
2
Dateneingang
3
Sender
4
Datenübertragungskanal
5
Datenausgang
6
Entscheidungseinheit
7
Takteingang
8
Taktsignalgenerator
9
Steuereingang
10
Steuereinheit
11
Master-Verzögerungsregelschleife
12
Slave-Verzögerungsleitung
13
Slave-Verzögerungseinheit
14
Steuerregister
15
Steuerleitung
16
Referenzsignalleitung
17
Verstärkerausgangsleitung
18
Multiplexereingang
19
Multiplexer
20
Multiplexerausgang
21
Multiplexer-Steuereingang
22
Multiplexer-Steuereingangsleitungen
23
Multiplexer-Ausgangsleitungen
24
Subtrahiervorrichtung
25
Eingangspuffer
26
Eingangspuffer
27
Nachverstärkungsstufe
28
Master-Verzögerungseinheit
29
Master-Verzögerungselement
30
Analogverstärker
31
Eingangspuffer
32
Verstärker
33
Phasendetektor
34
Tiefpassfilter
35
Rückkoppelleitung


Anspruch[de]
Vorwärtsentzerrer (1) für analoges Entzerren eines Datensignals, welches über einen Datenübertragungskanal (4) empfangen wird, welcher aufweist:

(a) eine Master-Verzögerungsregelschleife (11) (M-DLL) zum Erzeugen äquidistanter Referenzphasensignale;

(b) eine Slave-Verzögerungsleitung (12) (SDL), welche eine vorher festgelegte Anzahl (N) seriell verbundener Slave-Verzögerungseinheiten (13) (SDU) aufweist,

wobei jede Slave-Verzögerungseinheit (13) (SDU) ein Slave-Verzögerungselement (SDE) besitzt, um das empfangene Datensignal mit einer vorher festgelegten Verzögerungszeit (&Dgr;T) zu verzögern und

einen analogen Verstärker, welcher das verzögerte Ausgangssignal des Slave-Verzögerungselementes (SDE) mit einem jeweiligen Wichtungskoeffizienten verstärkt, um ein gewichtetes Verzögerungssignal zu generieren,

wobei der analoge Verstärker transparent in Antwort auf ein entsprechendes Referenzphasensignal, welches durch die Master-Verzögerungsregelschleife (11) (M-DLL) erzeugt wird, geschaltet wird; und

(c) eine Subtrahiervorrichtung (24)um Subtrahieren der gewichteten Verzögerungssignale, welche mit Hilfe eines Multiplexers (19) aus dem empfangenen Datensignal selektiert werden, von dem empfangenen Datensignalum ein entzerrtes Ausgangsdatensignal zu generieren.
Vorwärtsentzerrer (1) nach Anspruch 1, wobei der Multiplexer (19) durch ein Steuerwort, welches in einem Steuerregister (14) gespeichert ist, gesteuert wird. Vorwärtsentzerrer (1) nach Anspruch 1, wobei die Wichtungskoeffizienten in einem Koeffizientenregister gespeichert sind. Vorwärtsentzerrer (1) nach Anspruch 3, wobei die Wichtungskoeffizienten durch eine Steuereinheit (10) programmierbar sind. Vorwärtsentzerrer (1) nach Anspruch 1, wobei die Master-Verzögerungsregelschleife (11) (M-DLL) eine vorher festgelegte Anzahl (N) von Master-Verzögerungseinheiten (28) (MDU) aufweist, welche in Reihe angeschlossen sind. Vorwärtsentzerrer (1) nach Anspruch 5, wobei jede Master-Verzögerungseinheit (28) (MDU) ein Master-Verzögerungselement (29) (MDE) und einen Verstärker (30) beinhaltet. Vorwärtsentzerrer (1) nach Anspruch 5, wobei die Master-Verzögerungsregelschleife (11) (M-DLL) durch ein Referenztaktsignal (CLK) getaktet ist. Vorwärtsentzerrer (1) nach Anspruch 7, wobei die Taktperiode (TCLK) des Referenztaktsignals (CLK) ein Bruchteil des Einheitsintervalls (UI) des Datensignals ist. Vorwärtsentzerrer (1) nach einem der Ansprüche 6 bis 8, wobei die Slave-Verzögerungselemente (SDE) identisch zu den Master-Verzögerungselementen (29) (MDE) gebildet sind. Vorwärtsentzerrer (1) nach Anspruch 2, wobei alle gewichteten Verzögerungssignale an Eingangsanschlüsse des Multiplexers (19) geliefert werden, welcher die gewichteten Verzögerungssignale zu einem zentralen Summationspunkt durchschaltet, abhängig von einem Steuerwort, welches in dem Steuerregister (14) gespeichert ist. Vorwärtsentzerrer (1) nach Anspruch 10, wobei die gewichteten Verzögerungssignale, welche durch den Multiplexer (19) durchgeschaltet werden, an dem zentralen Summationspunkt von dem empfangenen Datensignal subtrahiert werden. Vorwärtsentzerrer (1) nach Anspruch 1, wobei jede Slave-Verzögerungseinheit (13) (SDU) der Slave-Verzögerungsleitung (12) (SDL) ferner einen dezentralen Summationspunkt beinhaltet, um das gewichtete Verzögerungssignal von dem empfangenen Datensignal zu subtrahieren. Vorwärtsentzerrer (1) nach Anspruch 12, wobei die dezentralen Summationspunkte der Slave-Verzögerungseinheiten (13) (SDU) mit jeweiligen Eingangsanschlüssen des Multiplexers (19) verbunden sind, welche die dezentralen Summationspunkte an einen Ausgang des Multiplexers (19) durchschalten, abhängig von dem Steuerwort, welches in dem Steuerregister (14) gespeichert ist. Vorwärtsentzerrer (1) nach Anspruch 1, wobei das entzerrte Ausgangsdatensignal durch einen Nachverstärker (27) verstärkt ist. Vorwärtsentzerrer (1) nach Anspruch 1, wobei das entzerrte Ausgangssignal zu einer Entscheidungseinheit (6) zugeführt ist. Vorwärtsentzerrer (1) nach Anspruch 1, wobei ein Puffer (25) zum Puffern des empfangenen Datensignals vorgesehen ist. Vorwärtsentzerrer (1) nach Anspruch 1, wobei die Datenrate des empfangenen Datensignals größer als 1 Gbitsec ist. Verfahren zum analogen Entzerren eines empfangenen Datensignals, welches die folgenden Schritte aufweist:

(a) Erzeugen äquidistanter Referenzphasensignale mit Hilfe einer Verzögerungsregelschleife (M-DLL);

(b) Verzögern des empfangenen Datensignals mit Hilfe von seriell angeschlossenen Verzögerungselementen;

(c) Verstärken der verzögerten Ausgangssignale der Verzögerungselemente mit jeweiligen Wichtungskoeffizienten mit Hilfe von analogen Verstärkern, um gewichtete Verzögerungssignale zu generieren, wobei die analogen Verstärker transparent in Antwort auf die Referenzphasensignale, welche durch die Verzögerungsregelschleife (M-DLL) erzeugt werden, geschaltet werden;

(d) Auswählen gewichteter Verzögerungssignale mit Hilfe eines Multiplexers (19) abhängig von einem gespeicherten Steuerwort; und

(e) Abziehen der ausgewählten gewichteten Verzögerungssignale von dem empfangenen Datensignal, um ein entzerrtes Ausgangsdatensignal zu generieren.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com