PatentDe  


Dokumentenidentifikation DE102005043334B4 05.07.2007
Titel Schnittstellenschaltung mit einem Versorgungseingang, wenigstens einem Dateneingang und einer Fehlerdetektionsschaltung
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Schaffer, Bernhard, Villach, AT
Vertreter Westphal, Mussgnug & Partner, 80336 München
DE-Anmeldedatum 12.09.2005
DE-Aktenzeichen 102005043334
Offenlegungstag 22.03.2007
Veröffentlichungstag der Patenterteilung 05.07.2007
Veröffentlichungstag im Patentblatt 05.07.2007
IPC-Hauptklasse G06F 1/28(2006.01)A, F, I, 20060112, B, H, DE
IPC-Nebenklasse G06F 11/24(2006.01)A, L, I, 20060112, B, H, DE   
Zusammenfassung Die Erfindung betrifft eine Schnittstellenschaltung, die folgende Merkmale aufweist:
- wenigstens einen Versorgungseingang (IN_VDD),
- wenigstens einen Dateneingang (IN_D1, IN_D2),
- eine Schutzschaltung (10), die zwischen den wenigstens einen Versorgungseingang (IN_VDD) und den wenigstens einen Dateneingang (IN_D1, IN_Dn) gekoppelt ist,
- eine an den wenigstens einen Versorgungseingang (IN_VDD) gekoppelte Spannungsversorgungsschaltung (20),
- eine Fehlerdetektionsschaltung (30), die an den Versorgungseingang (IN_VDD) und den wenigstens einen Dateneingang (IN_D1, IN_D2) gekoppelt ist und die dazu ausgebildet ist, ein an dem Versorgungseingang (IN_VDD) anliegendes Versorgungssignal (V32) mit einem an dem wenigstens einen Dateneingang anliegenden Datensignal (V31, V3n) zu vergleichen und ein Fehlersignal (S30) abhängig von dem Vergleichsergebnis zu erzeugen.

Beschreibung[de]

Die vorliegende Erfindung betrifft eine Schnittstellenschaltung mit einem Versorgungseingang zum Anlegen eines Versorgungspotentials und mit wenigstens einem Dateneingang zur Zuführung eines Datensignals sowie mit einer zwischen den wenigstens einen Dateneingang und den Versorgungseingang geschalteten Schutzschaltung.

Eine solche Schnittstellenschaltung ist hinlänglich bekannt und beispielsweise in "System Engineering Automotive Application Note, Reverse Polarity Protection for ECU (PROFET BTSxxx, Microcontroller C16x, TLE426x)", 01.99, Rel 01, Infineon Technolgies AG, München beschrieben.

1 zeigt eine solche Schnittstellenschaltung. Diese Schnittstellenschaltung weist zwei Versorgungseingänge, einen ersten Versorgungseingang IN_VDD zum Anlegen eines ersten Versorgungspotentials VDDext und einen zweiten Versorgungseingang IN_VDD zum Anlegen eines zweiten Versorgungspotential VSSext auf. Das erste Versorgungspotential VDDext ist beispielsweise ein positives Versorgungspotential, während das zweite Versorgungspotential VSSext ein negatives Versorgungspotential oder Bezugspotential, insbesondere Masse, ist. Die Schnittstellenschaltung 1 weist außerdem Dateneingänge IN_D1, IN_Dn zur Zuführung von Datensignalen S1, Sn auf, die beispielsweise durch eine zweite Schaltung 2 zur Verfügung gestellt werden. Eine Spannungsversorgungsschaltung 20, die insbesondere als Spannungsregler ausgebildet sein kann, ist dazu ausgebildet, aus einem internen Versorgungspotential VDDint, das in der Schnittstellenschaltung 1 an dem ersten Versorgungseingang IN_VDD zur Verfügung steht, eine geregelte Versorgungsspannung VDD zu erzeugen, die zur Spannungsversorgung weiterer Schaltungskomponenten, beispielsweise einer Signalverarbeitungsschaltung 80, dient, die an die Schnittstellenschaltung 1 angeschlossen ist. Diese Signalverarbeitungsschaltung 80 kann eine Eingangsstufe 81 und eine Verarbeitungsstufe 82 enthalten: Die Eingangsstufe 81 dient beispielsweise dazu, die an den Dateneingängen IN_D1, IN_Dn anliegenden Signale auf Signale mit Signalpegeln umzusetzen, die für die Verarbeitung in der Verarbeitungsstufe 82 geeignet sind.

Zwischen die Dateneingänge IN_D1, IN_Dn und die Versorgungseingänge IN_VDD, IN_VSS ist eine ESD-Schutzschaltung 10 geschaltet, deren Aufgabe es ist, die Dateneingänge IN_D1, IN_Dn vor Überspannungen zu schützen. Zwischen jeden der Dateneingänge IN_D1, IN_Dn und jeden der Versorgungseingänge IN_VDD, IN_VSS ist dabei eine Diode, 11, 12, 13, 14 geschaltet. Die zwischen die Dateneingänge IN_D1, IN_Dn und den ersten Versorgungseingang IN_VDD geschalteten Dioden 11, 13 sorgen dafür, dass die Potentiale an den Dateneingängen IN_D1, IN_Dn maximal um den Wert der Durchlassspannung einer Diode über den Wert des positiven Versorgungspotentials VDDext ansteigen können. Die zwischen den zweiten Versorgungseingang IN_VSS und die jeweiligen Dateneingänge IN_D1, IN_Dn geschalteten Dioden 12, 14 sorgen dafür, dass die Potentiale an den Dateneingängen IN_D1, IN_Dn maximal um den Wert der Durchlassspannung einer Diode unter das negative Versorgungspotential bzw. Bezugspotential VSSext absinken können. Zum Schutz einer Überspannung zwischen den Versorgungseingängen IN_VDD, IN_VSS ist optional außerdem eine Zenerdiode 15 zwischen diese Versorgungseingänge geschaltet.

Es sei nun ein Fehlerfall betrachtet, bei dem die Spannungsversorgung der Schaltung 1 unterbrochen wird, sei es durch eine Unterbrechung einer externen an den ersten Versorgungseingang IN_VDD angeschlossenen Anschlussleitung oder durch Unterbrechung einer intern in der Schaltung 1 an den ersten Versorgungseingang IN_VDD angeschlossenen Leitung. Derartige Unterbrechungen der Versorgungsleitung sind in 1 schematisch dargestellt und mit den Bezugszeichen 101, 102 bezeichnet.

Eine Spannungsversorgung der Schaltung, d. h. die Erzeugung einer Versorgungsspannung VDD durch die Spannungsversorgungsanordnung 20 kann bei Auftreten eines solchen Fehlers unterbestimmten Voraussetzungen dennoch gewährleistet sein, und zwar über die Dateneingänge IN_D1, IN_Dn. Die an diesen Eingängen anliegenden Datensignale D1, Dn umfassen jeweils eine Folge von Spannungsimpulsen, die einen unteren und einen oberen Signalpegel annehmen können. Sinkt das interne Versorgungspotential VDDint bedingt durch eine Unterbrechung der externen Versorgung ab, so werden die Dioden 11, 13 bei oberen Signalpegeln der Datensignale in Durchlassrichtung betrieben, so dass trotz der unterbrochenen externen Versorgung ein internes Versorgungspotential VDDint ungleich Null an einem Eingang 21 der Spannungsversorgungsanordnung 20 vorhanden ist, die daraus die Versorgungsspannung VDD erzeugt.

Eine solche Aufrechterhaltung des internen Versorgungspotentials VDDint über die Dateneingänge ist üblicherweise jedoch nicht erwünscht. Nach Außen wird zwar eine funktionsfähige Schaltung vorgetäuscht, allerdings liegen bei einer Spannungsversorgung der Schaltung 1 über die Dateneingänge IN_D1, IN_Dn und die parasitären Strompfade über die Dioden 11, 13 der Schutzschaltung 10 Betriebsbedingungen vor, die langfristig zu einer Beschädigung oder gar Zerstörung der Schaltung führen können. So sind die Dioden 11-15 der Schutzschaltung 10 üblicherweise nicht für dauerhaft fließende Ströme ausgelegt, so dass sie sich bei dauerhaftem Stromfluss unzulässig stark erhitzen können. Bei einer Realisierung der Schaltung 1 als integrierte Schaltung auf einem Halbleitersubstrat kann es abhängig von der Realisierung der Dioden außerdem dazu kommen, dass dauerhaft Ströme in das Substrat fließen, was wiederum die Funktion weiterer auf diesem Substrat integrierter Schaltungskomponenten negativ beeinflussen kann. Schließlich kann es dazu kommen, dass die Spannungsversorgungsanordnung 20 nicht oder nicht dauerhaft in der Lage ist, die Versorgungsspannung VDD stabil aus einem aus den Datensignalen S1, Sn resultierenden internen Versorgungspotential VDDint zu erzeugen, was zu Fehlfunktionen in der durch die Spannungsversorgungsanordnung 20 versorgten Signalverarbeitungsschaltung 82 führen kann.

Es ist somit erforderlich, eine solche Unterbrechung der Spannungsversorgung frühzeitig erkennen zu können. Dies könnte dadurch erfolgen, dass die intern an dem Versorgungseingang IN_VDD anliegende Spannung VDDint mit einer Schwellenspannung verglichen wird, um eine Absinken dieser Spannung nach einer Leitungsunterbrechung erkennen zu können. Ein derartiger Vergleich ist allerdings schwierig realisierbar, wenn die Schaltung 1 einen relativ weiten Versorgungsspannungsbereich für die Versorgungsspannung, die der Differenz aus dem ersten und zweiten Versorgungspotential VDDext, VSSext entspricht, zulässt, wenn die Spannungsversorgungsschaltung 20 also dazu ausgebildet ist, die geregelte Versorgungsspannung VDD aus einer variierenden Eingangsspannung zu erzeugen.

Darüber hinaus könnten den Dateneingängen IN_D1, IN_Dn serielle Widerstände vorgeschaltet werden, die bei einem Abreißen der Versorgungsspannung an dem ersten Versorgungseingang IN_VDD eine Spannungsversorgung der Schaltung über die Dateneingänge IN_D1, IN_Dn und die parasitären Strompfade der Dioden 11, 13 der Schutzschaltung 10 verhindern würden. Derartige Widerstände erhöhen allerdings die Realisierungskosten für die Schaltung und verschlechtern außerdem die Eingangssignale an den Dateneingängen.

Solche Widerstände könnten auch als integrierte Widerstände in Reihe zu den Dioden der Schutzschaltung 10 geschaltet werden. Allerdings besteht hier die Gefahr, dass diese Widerstände durch Spitzenströme, wie sie beispielsweise bei elektrostatischen Entladungen (ESD-Entladungen) auftreten, zerstört werden können.

Die Aufgabe der vorliegenden Erfindung ist es, eine Schnittstellenschaltung mit wenigstens einem Versorgungseingang zur Zuführung eines Versorgungspotentials und mit wenigstens einem Dateneingang zur Zuführung eines Datensignals sowie mit einer zwischen den wenigstens einen Dateneingang und den wenigstens einen Versorgungseingang geschalteten Schutzschaltung und mit einer an den wenigstens einen Versorgungseingang angeschlossenen Spannungsversorgungsschaltung zur Verfügung zu stellen, bei der eine Unterbrechung einer Spannungsversorgung an dem wenigstens einen Versorgungseingang detektiert werden kann, ohne dass die eingangs erwähnten Nachteile auftreten.

Diese Aufgabe wird durch eine Schnittstellenschaltung nach Anspruch 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.

Die erfindungsgemäße Schnittstellenschaltung umfasst wenigstens einen Versorgungseingang sowie wenigstens einen Dateneingang und eine Schutzschaltung, die zwischen den wenigstens einen Versorgungseingang und den wenigstens einen Dateneingang geschaltet ist, und eine an den wenigstens einen Versorgungseingang gekoppelte Spannungsversorgungsschaltung. Außerdem ist eine Fehlerdetektionsschaltung vorgesehen, die an den wenigstens einen Versorgungseingang und den wenigstens einen Dateneingang gekoppelt ist und die dazu ausgebildet ist, ein an dem Versorgungseingang anliegendes Versorgungssignal mit einem an dem wenigstens einen Dateneingang anliegenden Datensignal zu vergleichen und ein Fehlersignal abhängig von dem Vergleichsergebnis zu erzeugen.

Bei einer Ausführungsform der Erfindung ist dabei vorgesehen, dass die Fehlerdetektionsschaltung dazu ausgebildet ist, einen auf einen Fehler hinweisenden Pegel des Fehlersignals dann zu erzeugen, wenn eine Summe aus dem am Versorgungseingang anliegenden Versorgungssignal und einem Offset kleiner ist als das an dem wenigstens einem Dateneingang anliegende Datensignal.

Die Erfindung macht sich zu Nutze, dass während eines ordnungsgemäßen Betriebs einer solchen Schnittstellenschaltung, also dann wenn keine Unterbrechung der Spannungsversorgung am Versorgungseingang vorliegt, das Potential an dem Versorgungseingang in einem bekannten Verhältnis zu einem maximalen Potential an den Dateneingängen steht, wenn man voraussetzt, dass die Datensignale aus dem Versorgungspotential erzeugt werden, das bei störungsfreiem Betrieb an dem Versorgungseingang anliegt. Abhängig von der Art der Erzeugung der den Dateneingängen der Schnittstellenschaltung zugeführten Datensignale kann das maximale Potential an den Dateneingängen dem Versorgungspotential entsprechen, das dem Versorgungseingang bei ordnungsgemäßem Betrieb zugeführt ist..

Bei einer Unterbrechung der Spannungsversorgung an dem Versorgungseingang nimmt das Potential an dem Versorgungseingang bedingt durch die zwischen den wenigstens einen Dateneingang und den Versorgungseingang gekoppelte Schutzschaltung ein Potential an, welches unterhalb des Potentials an dem wenigstens einen Dateneingang liegt. Dieses Absinken des Potentials wird durch die Fehlerdetektionsschaltung detektiert und ein Fehlersignal mit einem auf diesen Fehler hinweisenden Pegel wird erzeugt.

Der Offset, der bei einem Vergleich des Potentials an dem Versorgungseingang und des Potentials an dem Dateneingang berücksichtigt wird, und der abhängig ist von der als bekannt vorausgesetzten Art und Weise, in welcher die Datensignale erzeugt werden, ist vorzugsweise größer als Null, nämlich dann, wenn ein Maximalwert des Datensignals gleich dem von Außen der Schnittstellenschaltung zugeführten Versorgungspotential ist. Ein solcher Offset wird zur Erhöhung des Störabstandes benötigt, da es sonst auch bei fehlerfreien Betriebsbedingungen zur Anzeige eines Fehlerfalls kommen würde, wenn es zu Überschwingern auf den Datenleitungen kommt.

Bei einer Ausführungsform, bei welcher die Schnittstellenschaltung wenigstens zwei Dateneingänge aufweist, ist die Fehlerdetektionsschaltung dazu ausgebildet, einen auf einen Fehler hinweisenden Pegel des Fehlersignals dann zu erzeugen, wenn eine Summe aus dem wenigstens einen am Versorgungseingang anliegenden Versorgungssignal und einem Offset kleiner ist als das Datensignal an wenigstens einem dieser wenigstens zwei Dateneingänge.

Vorzugsweise weist die Fehlerdetektionsschaltung eine Pegelreduktionsschaltung auf, die an den wenigstens einen Versorgungseingang und den wenigstens einen Dateneingang angeschlossen ist und die aus den an diesen Eingängen anliegenden Signalen wenigstens ein pegelreduziertes Versorgungssignal und wenigstens ein pegelreduziertes Datensignal erzeugt. Hierbei wird das Versorgungssignal um einen Reduktionswert auf einen vorgegebenen Sollwert reduziert, und die Datensignale werden jeweils um denselben Reduktionswert reduziert, so dass eine Differenz zwischen dem Versorgungssignal und den Datensignalen einer Differenz zwischen dem pegelreduzierten Versorgungssignal und dem pegelreduzierten Datensignal entspricht.

Gegebenenfalls reduziert die Pegelreduktionsschaltung den Pegel des wenigstens einen Datensignals zusätzlich um den Wert eines zwischen dem Versorgungssignal und dem Datensignal zu berücksichtigenden Offset. Diese Pegelreduktionsschaltung, die den Pegel des Versorgungssignals auf einen vorgegebenen Wert "normiert" und die den Pegel des wenigstens einen Datensignals in entsprechender Weise reduziert, ermöglicht einen einfachen Vergleich des Versorgungssignals und des wenigstens einen Datensignals, die nicht auf einen Vergleich von Eingangssignalen mit einem großen Schwankungsbereich ausgelegt sein muss.

Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.

1 zeigt eine Schaltungsanordnung mit einer Schnittstellenschaltung nach dem Stand der Technik.

2 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen Schnittstellenschaltung, die ein Fehlersignal abhängig von einem Vergleich eines Versorgungssignals mit zwei Datensignalen erzeugt.

3 zeigt ein Blockschaltbild einer weiteren erfindungsgemäßen Schnittstellenschaltung, die eine Pegelreduktionsschaltung und eine der Pegelreduktionsschaltung nachgeschaltete Vergleicheranordnung aufweist.

4 zeigt ein schaltungstechnisches Realisierungsbeispiel der Pegelreduktionsschaltung.

5 veranschaulicht das Grundkonzept der Pegelreduktionsschaltung.

6 zeigt ein schaltungstechnisches Realisierungsbeispiel der Vergleicheranordnung.

7 zeigt ein Realisierungsbeispiel für eine temperaturkompensierte Offset-Spannungsquelle.

8 zeigt beispielhaft den zeitlichen Verlauf eines der Datensignale und den zeitlichen dieses um einen Offsetwert korrigierten Datensignals.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Schaltungskomponenten und Signale mit gleicher Bedeutung.

Ein erstes Ausführungsbeispiel der erfindungsgemäßen Schnittstellenschaltung ist in 2 dargestellt. Diese Schnittstellenschaltung umfasst einen ersten Versorgungseingang IN_VDD, an dem bei einem fehlerfreien Betrieb ein positives externes Versorgungspotential VDDext anliegt. An einem zweiten Versorgungseingang IN_VSS dieser Schnittstellenschaltung liegt während eines fehlerfreien Betriebs ein negatives Versorgungspotential bzw. Bezugspotential VSSext, insbesondere Massepotential, an. Eine zwischen den ersten und zweiten Versorgungseingängen IN_VDD, IN_VSS anliegende Spannung bildet die Versorgungsspannung. Für die nachfolgende Erläuterung wird davon ausgegangen, dass das zweite Versorgungspotential VSSext ein Bezugspotential ist, so dass der Wert der Versorgungsspannung dem positiven Versorgungspotential VDDext entspricht.

Die Schnittstellenschaltung umfasst außerdem wenigstens einen Dateneingang, in dem in 2 dargestellten Ausführungsbeispiels zwei Dateneingänge IN_D1, IN_Dn. Durch die Punkte zwischen diesen beiden Dateneingängen IN_D1, IN_Dn ist bereits angedeutet, dass die Schnittstellenschaltung in einfacher Weise durch das Vorsehen beliebiger weiterer Dateneingänge erweiterbar ist.

An den Dateneingängen IN_D1, IN_Dn liegen während eines fehlerfreien Betriebs der Schnittstellenschaltung Datensignale S1, Sn an. Diese Datensignale S1, Sn sind jeweils Impulsfolgen mit Spannungsimpulsen, die zur Datenübertragung geeignet moduliert sind. Die Erzeugung dieser Datensignale S1, Sn erfolgt beispielsweise durch eine in 2 gestrichelt dargestellte Sendeschaltung 2, der ebenfalls das externe Versorgungspotential VDDext zugeführt ist. Diese Sendeschaltung 2 erzeugt die Datensignale S1, Sn beispielsweise als zweiwertige Signale mit einem unteren und einem oberen Signalpegel, wobei der obere Signalpegel dem zugeführten externen Versorgungspotential VDDext entspricht.

Die Schnittstellenschaltung umfasst eine ESD-Schutzschaltung 10 mit mehreren Dioden, wobei jeweils eine Diode 11, 13 zwischen einen der Dateneingänge IN_D1, IN_Dn und den ersten Versorgungseingang IN_VDD und jeweils eine Diode 12, 14 zwischen den zweiten Versorgungseingang IN_VSS und jeweils einen der Dateneingänge IN_D1, IN_Dn geschaltet ist. Diese Dioden sorgen bei ESD-Störungen, also Störungen, die auf elektromagnetische Entladungen (ESD = Electrostatical Discharge) zurückzuführen sind, dafür, dass die Potentiale an den Dateneingängen IN_D1, IN_Dn maximal um den Wert der Durchlassspannung einer Diode über den Wert des Potentials an dem ersten Versorgungseingang IN_VDD ansteigen können und maximal um den Wert der Durchlassspannung einer Diode unter den Wert des Potentials an dem zweiten Versorgungseingang IN_VSS absinken können. Eine Zenerdiode 15, die zwischen die beiden Versorgungseingänge IN_VDD, IN_VSS geschaltet ist, begrenzt bei einer Störung, die auf die Versorgungseingänge IN_VDD, IN_VSS wirkt, die zwischen diesen Versorgungseingängen IN_VDD, IN_VSS anliegende Spannung auf den Wert der Durchbruchspannung der Zenerdiode 15. Anstelle dieser Zenerdiode kann ein beliebiges Element mit einer Durchbruchs-Charakteristik verwendet werden, also ein beliebiges Bauelement, das bei Überschreiten einer an seinen Anschlüssen anliegenden Spannung leitet.

Mit VDDint ist in 2 ein intern in der Schnittstellenschaltung an dem ersten Versorgungseingang IN_VDD zur Verfügung stehendes Versorgungspotential bezeichnet, das bei fehlerfreiem Betrieb dem externen Versorgungspotential VDDext entspricht und das einem Eingang 21 einer Spannungsversorgungsanordnung 20 zugeführt ist, die eine – vorzugsweise geregelte – Versorgungsspannung VDD für eine Signalverarbeitungsschaltung 80 erzeugt, der die Datensignale S1, Sn zur weiteren Verarbeitung zugeführt sind. Diese Signalverarbeitungsschaltung 80 ist nicht Gegenstand der vorliegenden Erfindung und ist in 2 lediglich zum besseren Verständnis dargestellt und dort mit dem Bezugszeichen 80 bezeichnet.

Mit VSSint ist in 2 ein intern in der Schnittstellenschaltung und für die Signalverarbeitungsschaltung 80 zur Verfügung stehendes zweites Versorgungspotential bzw. internes Referenzpotential bezeichnet, das bei fehlerfreiem Betrieb dem externen negativen Versorgungspotential VSSext entspricht.

Zur Detektion einer Unterbrechung der Spannungsversorgung an dem ersten Versorgungseingang IN_VDD ist eine Fehlerdetektionsschaltung 30 vorhanden, die über einen ersten Eingang 32 an den ersten Versorgungseingang IN_VDD und über weitere Eingänge 31, 3n an die Dateneingänge IN_D1, IN_Dn angeschlossen ist. Dieser Fehlerdetektionsschaltung 30 ist an dem ersten Eingang 32 ein Versorgungssignal V32 zugeführt, welches bei fehlerfreiem Betrieb dem externen Versorgungspotential VDDext entspricht. Über die weiteren Eingänge 31, 3n sind der Fehlerdetektionsschaltung 30 erste und zweite Datensignale V31, V3n zugeführt, die bei fehlerfreiem Betrieb den an den Dateneingängen IN_D1, IN_Dn anliegenden Datensignalen S1, Sn entsprechen.

Die Fehlerdetektionsschaltung 30 gemäß 2 weist eine der Anzahl der Dateneingänge IN_D1, IN_Dn entsprechende Anzahl Komparatoren K31, K3n, in dem Beispiel einen ersten Komparator K31 und einen zweiten Komparator K3n, auf. Der erste Komparator K31 vergleicht das erste Datensignal V31 mit dem Versorgungssignal V32 und erzeugt ein erstes Komparatorsignal S31 abhängig von diesem Vergleich. Der zweite Komparator K3n vergleicht das zweite Datensignal V3n mit dem Versorgungssignal V32 und erzeugt ein zweites Komparatorsignal S3n abhängig von diesem Vergleich. Die beiden Komparatoren K31, K3n sind in dem Beispiel jeweils so verschaltet, dass deren Ausgangssignal einen High-Pegel annimmt, wenn das dem jeweiligen Komparator K31, K3n zugeführte Datensignal V31, V3n größer ist als das Versorgungssignal V32. Die Datensignale V31, V32 sind hierfür den Plus-Eingängen der Komparatoren K31, K3n zugeführt und das Versorgungssignal V32 ist den Minus-Eingängen zugeführt.

Den Plus-Eingängen dieser Komparatoren K31, K3n sind optional Offset-Spannungsquellen 341, 34n vorgeschaltet, die das dem jeweiligen Komparator K31, K3n zugeführte Datensignal V31, V3n um den Wert einer Offset-Spannung Voff reduzieren. Diese Offset-Spannungsquellen 341, 34n sind dann erforderlich, wenn die Datensignale S1, Sn maximale Signalpegel aufweisen können, die um den Wert eines vorgegebenen Offset oberhalb des externen Versorgungspotentials VDDext liegen. Ein solcher Offset zwischen dem Maximalpegel der Datensignale und dem externen Versorgungspotential VDDext kann aus einem Überschwingen der Datensignale während des Betriebs der Schaltung entstehen, was nachfolgend anhand von 8 erläutert wird.

8 zeigt beispielhaft den zeitlichen Verlauf eines der Datensignale S1, Sn, das zu einem Zeitpunkt t0 von einem Low-Pegel auf einen High-Pegel wechselt, bei dem die Amplitude des Signals den Wert des externen Versorgungspotentials VDDext annimmt. Während der steigenden Flanke dieses Signals tritt ein Überschwinger auf, durch den die Amplitude des Signals S1, Sn kurzzeitig über den Wert des externen Versorgungspotentials VDDext ansteigt, dessen Pegel in 8 strichpunktiert dargestellt ist. Um zu vermeiden, dass dieser Überschwinger als Fehler detektiert wird, wird das Datensignal S1, Sn um den erwähnten Offset-Wert Voff reduziert und der reduzierte Wert wird mit dem internen Potential VDDint verglichen, das im fehlerfreien Fall mit dem externen Potential VDDext übereinstimmt. Das um den Offset-Wert reduzierte Signal ist in 8 gestrichelt dargestellt.

Die Offset-Spannungen Voff der Offset-Spannungsquellen 341, 34n liegen dabei im Bereich dieses Offset, den die Datensignale gegenüber dem externen Versorgungspotential aufweisen.

Vorzugsweise sind die Offset-Spannungen Voff etwas größer als die Amplituden eines typischen Überschwingens der Datensignale S1, Sn bzw. V31, V3n gegenüber dem externen Versorgungspotential VDDext. Hierdurch wird sichergestellt, dass bei einem fehlerfreien Betrieb, also dann wenn das externe Versorgungspotential VDDext dem internen Versorgungspotential VDDint bzw. dem Versorgungssignal V32 entspricht, die Eingangssignale an den Plus-Eingängen der Komparatoren K31, K3n kleiner sind als das Versorgungspotential V32, welches den Minus-Eingängen dieser Komparatoren K31, K3n zugeführt ist. Während eines fehlerfreien Betriebs nehmen die Ausgangssignale S31, S3n der Komparatoren K31, K3n damit jeweils einen Low-Pegel an.

Die Offset-Spannung Voff der Offset-Spannungsquellen 341, 34n muss außerdem so an die Durchlassspannungen der Dioden 11, 13, angepasst sein müssen, dass sie geringer sind als diese Durchlassspannungen, so dass im Fehlerfall die Signale an den Plus-Eingängen der Komparatoren K31, K3n noch größer sind als das Versorgungssignal V32. Dies sei nachfolgend anhand eines Beispiels erläutert.

Es sei angenommen, dass der obere Signalpegel des Datensignals Sn bzw. V3n einen Wert annimmt für den gilt: V3n_max = VDDext + 0,5 V(1) und dass für eine Durchlassspannung Vd der Dioden 11, 15 Vd = 0,7V (bei 27°C) gilt. Die Offset-Spannungen Voff werden dann so gewählt, das gilt: 0,5 V < Voff < 0,7 V (bei 27°C). Hierdurch ist gewährleistet, dass bei fehlerfreiem Betrieb die Signale an den Plus-Eingängen der Komparatoren kleiner sind als das Versorgungssignal V32 und bei fehlerbehaftetem Betrieb größer sind als dieses Versorgungssignal V32.

Unter Berücksichtigung der Tatsache, dass die Durchlassspannung der Dioden 11, 15 der Schutzschaltung 10 temperaturabhängig ist und mit steigender Temperatur abnimmt, wird die Offset-Spannung Voff vorzugsweise temperaturkompensiert erzeugt, und zwar derart, dass die Offset-Spannung Voff ebenfalls mit steigender Temperatur zunimmt.

Eine Beispiel für eine Offset-Spannungsquelle, die eine temperaturkompensierte Offsetspannung Voff erzeugt, ist in 7 dargestellt. Diese Schaltung umfasst eine Diode 82, die in Reihe zu einer Stromquelle 81 zwischen Versorgungsspannungsklemmen, beispielsweise die Klemmen für die das interne obere und untere Versorgungspotential VDDint, VSSint, geschaltet sind. Die Diode 82 wird von einem konstanten durch Stromquelle 81 gelieferten Strom durchflossen, der einen Spannungsabfall über der in Flussrichtung gepolten Diode 82 hervorruft, der bedingt durch die Temperaturkennlinie der Diode 82 mit steigender Temperatur abnimmt. Diese über der Diode 82 anliegende Spannung wird mittels eines hochohmigen Spannungsteilers 83, 84 abgegriffen und auf die Offset-Spannung Voff heruntergeteilt.

Die Komparatorsignale S31, S3n werden durch ein Logik-Gatter 33, in dem Beispiel durch ein ODER-Gatter, zu einem Fehlersignal S30 verknüpft, welches bei einem fehlerfreien Betrieb ebenfalls einen Low-Pegel annimmt.

Kommt es nun zu einer Unterbrechung der Spannungsversorgung an dem Versorgungseingang IN_VDD so sinkt das Versorgungssignal V32 ab und nimmt maximal einen Signalwert an, der um den Wert der Durchlassspannungen der Dioden 11, 13 unter dem Wert des oberen Signalpegels der Datensignale S1, Sn liegt. Während der Zeitdauer, während derer eines der Datensignale S1, Sn einen oberen Signalpegel annimmt, liegt die Signalamplitude des am Plus-Eingang wenigstens eines der Komparatoren K31, K3n anliegenden Signals oberhalb dem Versorgungssignal V32, wodurch wenigstens eines der Komparatorausgangssignale S31, S3n einen High-Pegel annimmt und wodurch entsprechend das Fehlersignal S30 einen High-Pegel annimmt. Dieser High-Pegel des Fehlersignals s30 weist auf einen Fehlerzustand, d. h. auf eine Unterbrechung der Spannungsversorgung hin.

Optional ist dem ODER-Gatter 33 ein Monoflop 70 nachgeschaltet, das gesetzt wird, sobald das Ausgangssignal des ODER-Gatters 33 einmal einen High-Pegel annimmt. Der Einsatz dieses Monoflops ist dann sinnvoll, wenn die Datensignale nur zeitweise obere Signalpegel annehmen, die für den Vergleich mit dem Versorgungssignal V32 geeignet sind.

Bei dem Ausführungsbeispiel gemäß 2 müssen die Komparatoren K31, K3n der Fehlerdetektionsschaltung 30 dazu ausgebildet sein, Eingangssignale zu vergleichen, die Gleichtaktsignalschwankungen unterliegen können, nämlich dann, wenn das externe Versorgungspotential VDDext innerhalb eines vorgegebenen Schwankungsbereichs, beispielsweise 3,3 V...5 V liegen kann. Die Realisierung solcher Komparatoren, die über einen vorgegebenen Gleichtaktschwankungsbereich funktionieren, kann allerdings aufwendig sein.

3 zeigt ein Realisierungsbeispiel der erfindungsgemäßen Schnittstellenschaltung bei der keine Komparatoren benötigt werden, die über einen weiten Gleichtaktschwankungsbereich funktionieren. Die Fehlerdetektionsschaltung 30 weist hierbei eine Pegelreduktionsschaltung 40 und eine der Pegelreduktionsschaltung 40 nachgeschaltete Vergleicherschaltung 50 aufweist. Die Pegelreduktionsschaltung 40 reduziert in noch zu erläuternder Weise die Signalpegel des Versorgungssignals V32 und die Signalpegel der Datensignale V31, V3n, um dadurch ein pegelreduziertes Versorgungssignal V42 und pegelreduziertes Datensignale V41, V4n zu erzeugen. Das Versorgungssignal V32 wird dabei vorzugsweise auf einen vorgegebenen Signalwert V42 reduziert, die Datensignale werden jeweils um den gleichen Wert wie das Versorgungssignal V32 – gegebenenfalls zusätzlich um einen Offset-Wert – reduziert, so dass die Differenz zwischen den Datensignalen V41, V4n und dem Versorgungssignal V42 der Differenz zwischen den an den Eingängen 31, 3n anliegenden Datensignalen V31, V3n und dem Versorgungssignal V32 entspricht.

Die pegelreduzierten Signale V41, V42, V4n sind der Vergleicheranordnung 50 zugeführt, die nicht dazu ausgelegt sein muss, Signale, die Gleichtaktschwankungen unterliegen können, zu vergleichen.

4 zeigt ein mögliches schaltungstechnisches Realisierungsbeispiel für die Pegelreduktionsschaltung 40. Diese Pegelreduktionsschaltung 40 weist jeweils Reihenschaltungen mit Widerständen 41n, 411, 412 und Stromregeltransistoren 42n, 421, 422 zwischen den Dateneingängen 3n, 31 und einer Klemme für das interne untere Versorgungspotential VSSint und zwischen dem Versorgungssignaleingang 32 und dieser Klemme für das untere Versorgungspotential VSSint auf. Die Ausgänge 4n, 41, 42 dieser Pegelreduktionsschaltung werden jeweils durch die Knoten der Reihenschaltungen gebildet, die den Widerständen 41n, 411, 412 und den Stromregeltransistoren 42n, 421, 422 gemeinsam sind.

Die zwischen den Versorgungseingang 32 und das untere Versorgungspotential VSSint geschaltete Reihenschaltung 412, 422 ist Teil einer Regelschaltung, die einen Strom I412 durch den Widerstand 412 derart einstellt, dass das pegelreduzierte Versorgungssignal V42 einen vorgegebenen Sollwert annimmt. Die Regelschaltung weist hierzu einen weiteren Widerstand 451 auf, der in Reihe zu einem weiteren Transistor 452 zwischen eine Klemme für das interne Versorgungspotential VDDint und die Klemme für das untere Versorgungspotential VSSint geschaltet ist. Ein optional vorhandener, als Diode verschalteter Transistor 453, der in Reihe zu dem Transistor 452 und dem Widerstand 451 geschaltet ist, dient als Spannungsbegrenzung für den Transistor 452 und verbessert dessen Robustheit gegenüber ESD-Störimpulsen, verbessert also dessen ESD-Festigkeit.

Der Gate-Anschluss des Transistors 452 der Regelschaltung ist an den Ausgang 42 angeschlossen, an dem das pegelreduzierte Versorgungssignal V42 anliegt. Bei dieser Regelschaltung, bei welcher der Strom durch den Widerstand 451 den Stromregeltransistor 422 steuert, wird das pegelreduzierte Versorgungssignal V42 auf einen Wert eingeregelt, der dem doppelten der Einsatzspannung Vth des Stromregeltransistors 442 und des weiteren Regeltransistors 452 entspricht. Diese Einsatzspannung ist ein technologieabhängiger Wert für die in dem Beispiel als NMOS-Transistoren realisierten Transistoren. Der als Diode verschaltete Transistor 453 ist ein PMOS-Transistor.

Bei der Schaltung gemäß 4 gilt somit: V42 = 2·Vth(2).

Vth bezeichnet hierbei die technologieabhängige Einsatzspannung der NMOS-Transistoren in der Pegelreduktionsschaltung 40.

Die Widerstände 41n, 411, 412, die den Eingängen 3n, 31, 32 nachgeschaltet sind, sind jeweils gleich dimensioniert. Entsprechend sind die Stromregeltransistoren 42n, 421, 422 jeweils gleich dimensioniert. Die beiden Stromregeltransistoren 42n, 421, die den Datensignaleingängen 3n, 31 nachgeschaltet sind, werden über die Regelschaltung in gleicher Weise wie der Stromregeltransistor 422, der dem Versorgungssignaleingang 32 nachgeschaltet ist, angesteuert. Die diese Stromregeltransistoren 42n, 421 durchfließenden Ströme I41n, I411 entsprechen damit dem Strom I412 durch den Stromregeltransistor 422.

Das pegelreduzierte Versorgungssignal V42 entsteht aus dem Versorgungssignal V22 durch Subtraktion eines Reduktionswertes Vred, der dem Produkt aus dem geregelten Strom I412 und dem Wert des Widerstandes 412 entspricht, es gilt also: Vred = I412·R412(3).

Mit R412 ist dabei der Widerstandswert des Widerstandes 412 bezeichnet. Aufgrund der gleichen Dimensionierung der Widerstände 41n, 411, 412 und der gleichen Ansteuerung der Stromregeltransistoren 42n, 421, 422 gilt für die pegelreduzierten Datensignale V4n, V41: V4n = V3n – Vred(4a) V41 = V31 – Vred(4b).

Die pegelreduzierten Ausgangssignale V4n, V41, V42 gehen somit aus den Eingangssignalen V3n, V31, V32 durch Reduktion um einen Reduktionswert Vred hervor, wobei das Versorgungssignal V32 stets auf einen gleichen konstanten Wert V42 normiert wird. Die Differenzen zwischen den Datensignalen V3n, V31 und dem Versorgungssignal V32 entsprechen dabei den Differenzen zwischen den pegelreduzierten Datensignalen V4n, V41 und dem pegelreduziertem Versorgungssignal V42.

Optional weist die Pegelreduktionsschaltung 40 eine Offset-Stromquellenanordnung 402 auf, die an die Ausgänge 4n, 41 für die pegelreduzierten Ausgangssignale angeschlossen ist. Diese Offset-Stromquellenanordnung bewirkt einen zusätzlichen Strom Ioff1 durch den dem ersten Dateneingang 31 nachgeschalteten ersten Widerstand 411 und einen Offset-Strom Ioffn durch den dem zweiten Dateneingang 3n nachgeschalteten Widerstand 41n, wodurch die pegelreduzierten Datensignale V4n, V41 weiter reduziert werden. Unter der Annahme, dass die beiden Offset-Ströme Ioff1, Ioffn gleich sind, so dass Ioff1 = Ioffn = Ioff gilt, ergibt sich für die pegelreduzierten Datensignale: V4n = V3n – Vred – Voff(5a) V41 = V31 – Vred – Voff(5b).

Voff steht hierbei für eine Offset-Spannung, die dem Produkt aus dem Offset-Strom Ioff und den jeweils gleichen Widerstandswerten der Widerstände 411, 41n entspricht.

Die Offset-Stromquellenanordnung 402 umfasst eine Regelanordnung mit drei Stromregeltransistoren 43n, 431, 432. In Reihe zu diesen Stromregeltransistoren 43n, 431, 432, die jeweils gleich dimensioniert sind, sind ohmsche Widerstände 44n, 441, 442 geschaltet, die ebenfalls jeweils gleich dimensioniert sind. Die Stromregeltransistoren 43n, 431, 432 sind durch einen Operationsverstärker 48 angesteuert, der eine Spannung V442 über dem Widerstand 442 mit einer durch eine Referenzspannungsquelle 49 bereitgestellten Referenzspannung Vref vergleicht und der den Stromregeltransistor 432 derart ansteuert, dass der Spannungsabfall V442 über diesem Widerstand 442 der Referenzspannung Vref entspricht. Der diesen Stromregeltransistor 432 durchfließende Strom entspricht dann dem Quotienten aus der Referenzspannung Vref und dem Widerstandswert R442 dieses ohmschen Widerstandes 442. Ein in Reihe zu dem Stromregeltransistor 432 geschalteter weiterer, als Diode verschalteter Transistor 47 dient zur Spannungsbegrenzung und ist mit seinem dem Stromregeltransistor 432 abgewandten Lastanschluss an das interne Versorgungspotential VDDint angeschlossen. Dieser weitere Transistor ist optional vorhanden.

Die Offset-Ströme Ioff1, Ioffn entsprechen aufgrund der gleichen Dimensionierung der Stromregeltransistoren 43n, 431 und der gleichen Dimensionierung der Widerstände 44n, 441 dem den Stromregeltransistor 432 durchfließenden geregelten Strom. Zur Erzeugung einer temperaturkompensierten Offset-Spannung können die Offset-Ströme derart temperaturabhängig erzeugt werden, dass deren Amplitude mit steigender Temperatur abnimmt. Hierzu kann die Referenzspannungsquelle 49 als Spannungsquelle gemäß 7 realisiert werden, wobei bei dieser Schaltung gegebenenfalls mehrere Dioden – entsprechend der Diode 82 in 7 – in Reihe geschaltet werden können, um eine als Referenzspannung Vref geeignete temperaturabhängige Spannung mit einer größeren Amplitude zu erzeugen.

Das grundsätzliche Funktionsprinzip der Pegelreduktionsschaltung ist in 5 dargestellt. Einer Regelschaltung 62 ist hierbei das Versorgungssignal V32 und ein Sollsignal Vsoll zugeführt. Diese Regelschaltung 62 umfasst einen Regler 621 der ein Regelsignal S62, das mittels eines Subtrahierers 612 von dem Versorgungssignal 32 subtrahiert wird, so einstellt, dass die Differenz zwischen dem Versorgungssignal V42 und dem Sollsignal Vsoll praktisch 0V wird. Dem Eingang des Reglers ist dabei die Differenz zwischen dem pegelreduzierten Versorgungssignal V42 und dem Sollsignal Vsoll zugeführt. Der Regler 621 kann ein beliebiger Regler, insbesondere ein Regler mit integrierendem Verhalten (2-Verhalten), proportionalen Verhalten (P-Verhalten) oder Proportional-Integral-Verhalten (PI-Verhalten) sein.

Das Regelsignal S62 ist weiteren Subtrahierern 611, 61n zugeführt, um das Regelsignal in entsprechender Weise von den Datensignalen V3n, V31 zu subtrahieren. An Ausgängen dieser Subtrahierer 61n, 611 stehen die pegelreduzierten Datensignale V4n, V41, V42 zur Verfügung, wobei diese Signale optional mittels weiterer Subtrahierer 63n, 631 um einen Offset-Wert Voff reduziert werden, um die pegelreduzierten Datensignale V41, V4n zu erzeugen.

Das Regelsignal S62 in 5 entspricht dabei dem Reduktionswert Vred gemäß 4.

Der anhand der 4 und 5 erläuterte Offset-Wert Voff, der von den Datensignalen V3n, V31 subtrahiert wird, entspricht dem bereits anhand von 2 erläuterten Offset-Wert Voff.

6 zeigt ein schaltungstechnisches Realisierungsbeispiel für die Vergleicheranordnung 50, die die pegelreduzierten Datensignale V4n, V41 mit dem pegelreduzierten Versorgungssignal V42 vergleicht.

Diese Vergleicheranordnung weist eine Differenzeingangsstufe mit einem ersten Eingangstransistor 52, dessen Steueranschluss das Versorgungssignal 42 zugeführt ist, und mit parallel geschalteten zweiten und dritten Eingangstransistoren 4n, 41 auf, deren Steueranschlüssen jeweils eines der ersten und zweiten Datensignale V41, V4n zugeführt sind. Erste Lastanschlüsse, in dem dargestellten Beispiel die Source-Anschlüsse der als NMOS-Transistoren realisierten Eingangstransistoren sind an einen gemeinsamen Summenpunkt 55 angeschlossen. Zwischen diesen Summenpunkt 55 und das untere Versorgungspotential VSSint ist eine Konstantstromquelle geschaltet, die den Summenpunkt 55 mit einem Konstantstrom Ibias belastet. Diese Konstantstromquelle ist als Stromspiegel mit einem als Diode verschalteten ersten Stromspiegeltransistor 551 und einem zwischen den Summenpunkt 55 und das untere Versorgungspotential VSSint geschalteten zweiten Strompegeltransistor 552 realisiert.

Der erste Eingangstransistor 52 wird von einem ersten Strom I52 durchflossen, der von dem Versorgungssignal V42 abhängig ist. Die Parallelschaltung des zweiten und dritten Eingangstransistors 5n, 51 wird von einem zweiten Strom I5 durchflossen, der sich aufteilt in einen Strom I5n durch den zweiten Eingangstransistor 5n und einen Strom I51 durch den dritten Eingangstransistors 51.

Die Ströme I52, I5n, I51 durch die einzelnen Transistoren sind gemäß Ids = (Vgs – Vth)2(6) quadratisch abhängig von den jeweils an diesen Transistoren anliegenden Gate-Source-Spannungen Vgs, die wiederum von den Spannungen V42, V4n, V41 abhängig sind. Ids steht in Gleichung (6) für einen der Ströme durch diese Transistoren 52, 5n, 51; Vth bezeichnet die Schwellenspannung je eines Transistors 52, 5n, 51.

Der Strom I5 durch die Parallelschaltung der beiden Transistoren 5n, 51 wird dominiert durch den Strom, der durch den Transistor 5n, 51 mit der größeren Gate-Source-Spannung fließt. Aufgrund der quadratischen Abhängigkeit der Ströme I5n, I51 durch diese Transistoren von der Gate-Source-Spannung entspricht der Strom I5 durch die Parallelschaltung annähernd dem Strom durch den Transistor 5n, 51, der durch das größere der beiden Datensignale V4n, V41 angesteuert wird. Der Strom I5 wird also durch das größere der beiden Datensignale V4n, V41 dominiert, was gleichbedeutend ist mit einer Maximumbildung.

Das Fehlersignal S30 steht bei dieser Schaltung an einem Schaltungsknoten 56 zur Verfügung, in den einerseits ein Strom hineinfließt, der dem zweiten Eingangsstrom I5 entspricht und der mittels eines Stromspiegels 545, 546 aus dem zweiten Eingangsstrom I5 erzeugt ist, und aus dem andererseits ein Strom herausfließt, der über einen ersten Stromspiegel 543, 544 und einem zweiten Stromspiegel 541, 542 aus dem ersten Eingangsstrom I52 erzeugt ist. Das Ausgangssignal S30 ist bei dieser Schaltung davon abhängig, welcher der beiden Eingangsströme I5, I52 größer ist. Ist der erste Eingangsstrom I52 größer, ist also das Versorgungssignal V42 größer, so nimmt das Fehlersignal S30 einen Low-Pegel an, also einen Pegel, der annähernd dem unteren Versorgungspotential VSSint entspricht. Ist umgekehrt der zweite Eingangsstrom I5 größer, der maßgeblich durch das größere der beiden Datensignale V4n, V41 bestimmt ist, ist also eines der beiden Datensignale V4n, V41 größer als das Versorgungssignal V42, so nimmt das Ausgangssignal S30 einen High-Pegel an, also einen Pegel, der annähernd dem internen Versorgungspotential VDDint entspricht.

1
erste Schaltungsanordnung
10
ESD-Schutzschaltung
11-14
Dioden
15
Zenerdiode
2
zweite Schaltungsanordnung
20
Spannungsversorgungsanordnung
21
Eingang der Spannungsversorgungsanordnung
21
Spannungsregler
22
Ausgangskondensator des Spannungsreglers
30
Fehlerreduktionsschaltung
31, 3n
Dateneingänge der Fehlerdetektionsschaltung
32
Versorgungseingang der Fehlerdetektionsschaltung
33
ODER-Gatter
341, 34n
Offset-Spannungsquellen
40
Pegelreduktionsschaltung
41, 42, 4n
Ausgänge der Pegelreduktionsschaltung
47, 453
als Diode verschaltete PMOS-Transistoren
48
Operationsverstärker
49
Referenzspannungsquelle
50
Vergleicheranordnung
51
Schnittstellenschaltung
51, 52, 5n
Eingangstransistoren
52
Signalverarbeitungsschaltung
62
Regelanordnung
70
Monoflop
81
Stromquelle
82
Diode
83, 84
Spannungsteiler
101, 102
Leitungsunterbrechungen
411, 412, 41n
Eingangswiderstände
421, 422, 42n
Stromregeltransistoren
431, 432, 43n
Stromregeltransistoren
441, 442, 44n, 402
Offset-Stromquellenanordnung
452
Regeltransistor
541, 542
Stromspiegel
543, 544
Stromspiegel
545, 546
Stromspiegel
551, 552
Konstantstromquelle
611, 612, 61n
Subtrahierer
621
Regler
622
Subtrahierer
631, 63n
Subtrahierer
I411, I412, I41n
geregelte Ströme
I5, I52
Ströme
Ibias
Konstantstrom
IN_D1, IN_Dn
Dateneingänge
IN_VDD
erster Versorgungseingang
IN_VSS
zweiter Versorgungseingang
Ioff1, Ioffn
Offset-Ströme
K31, K3n
Komparatoren
S1, Sn
Datensignale
S30
Fehlersignal
S31, S5n
Komparatorausgangssignale
S62
Regelsignal
V31, V3n
Datensignale
V32
Versorgungssignal
v41, V4n
pegelreduzierte Datensignale
V42
pegelreduziertes Versorgungssignal
VDD
geregelte Versorgungsspannung
VDDext
externes erstes Versorgungspotential
VDDint
internes erstes Versorgungspotential
Voff
Offset-Spannung
Vref
Referenzspannung
Vsoll
Sollwert
VSSext
externes zweites Versorgungspotential
VSSint
internes zweites Versorgungspotential
Vth
Schwellenspannung


Anspruch[de]
Schnittstellenschaltung, die folgende Merkmale aufweist:

– wenigstens einen Versorgungseingang (IN_VDD),

– wenigstens einen Dateneingang (IN_D1, IN_D2),

– eine Schutzschaltung (10), die zwischen den wenigstens einen Versorgungseingang (IN_VDD) und den wenigstens einen Dateneingang (IN_D1, IN_Dn) gekoppelt ist,

– eine an den wenigstens einen Versorgungseingang (IN_VDD) gekoppelte Spannungsversorgungsschaltung (20), die dazu ausgebildet ist, aus einem externen Versorgungspotential (VDDext) ein internes Versorgungspotential (VDD) zur Verfügung zu stellen,

– eine Fehlerdetektionsschaltung (30), die an den Versorgungseingang (IN_VDD) und den wenigstens einen Dateneingang (IN_D1, IN_D2) gekoppelt ist und die dazu ausgebildet ist, ein an dem Versorgungseingang (IN_VDD) anliegendes Versorgungssignal (V32) mit einem an dem wenigstens einen Dateneingang anliegenden Datensignal (V31, V3n) zu vergleichen und ein Fehlersignal (S30) abhängig von dem Vergleichsergebnis zu erzeugen.
Schnittstellenschaltung nach Anspruch 1, bei dem die Fehlerdetektionsschaltung (30) dazu ausgebildet ist, einen auf einen Fehler hinweisenden Pegel des Fehlersignals (S30) zu erzeugen, wenn eine Summe aus dem am Versorgungseingang (IN_VDD) anliegenden Versorgungssignal (V32) und einem Offset kleiner als das an dem wenigstens einen Dateneingang (IN_D1, IN_Dn) anliegende Datensignal (V31, V3n) ist. Schnittstellenschaltung nach einem der vorangehenden Ansprüche, die wenigstens zwei Dateneingänge (IN_D1, IN_D2) aufweist und bei der die Fehlerdetektionsschaltung dazu ausgebildet ist, einen auf einen Fehler hinweisenden Pegel des Fehlersignals (S30) zu erzeugen, wenn eine Summe aus dem an dem wenigstens einen am Versorgungseingang (IN_VDD) anliegenden Versorgungssignal (V32) und einem Offset kleiner als das Datensignal (V31, V3n) an wenigstens einem der wenigstens zwei Dateneingänge (IN_D1, IN_D2) ist. Schnittstellenschaltung nach Anspruch 2 oder 3, bei dem der Offset gleich Null ist. Schnittstellenschaltung nach einem der vorangehenden Ansprüche, bei dem die Fehlerdetektionsschaltung (30), wenigstens einen Komparator (K31, K32) aufweist, der an den Versorgungseingang (IN_VDD) und den wenigstens einen Dateneingang (IN_D1) angeschlossen ist und der ein Komparatorsignal (S31) bereitstellt, von dem das Fehlersignal (S30) abhängig ist. Schnittstellenschaltung nach einem der vorangehenden Ansprüche, bei der die Fehlerdetektionsschaltung (30) eine Pegelreduktionsschaltung (40) aufweist, die an den wenigstens einen Versorgungseingang (IN_VDD) und den wenigstens einen Dateneingang (IN_D1, IN_Dn) angeschlossen ist und die aus den an diesen Eingängen anliegenden Signalen (V31, V32, V3n) wenigstens ein pegelreduziertes Versorgungssignal (V42) und wenigstens ein pegelreduziertes Datensignal (V41, V4n) erzeugt. Schnittstellenschaltung nach Anspruch 6, bei der der Pegelreduktionsschaltung eine Vergleicherschaltung (50) nachgeschaltet ist, der die pegelreduzierten Signale (V41, V42, V4n) zugeführt sind und die das Fehlersignal (S30) bereitstellt. Schnittstellenschaltung nach Anspruch 7, bei der wenigstens zwei Dateneingänge (IN_D1, IN_Dn) vorgesehen sind, bei der die Pegelreduktionsschaltung (40) wenigstens zwei pegelreduzierte Datensignale (V41, V4n) erzeugt und bei der die Vergleicherschaltung (50) dazu ausgebildet ist, ein Maximum der pegelreduzierten Datensignale (V41, V4n) mit dem pegelreduzierten Versorgungssignal (V42) zu vergleichen und das Fehlersignal (S30) abhängig von diesem Vergleich zu erzeugen. Schnittstellenschaltung nach einem der Ansprüche 6 bis 8, bei der die Pegelreduktionsschaltung (40) den Pegel des Versorgungssignals (V32) um einen Reduktionswert auf einen vorgegebenen Pegel reduziert. Schnittstellenschaltung nach Anspruch 9, bei dem die Pegelreduktionsschaltung (50) den Pegel des wenigstens einen Datensignals (V31, V3n) um den gleichen Reduktionswert wie das Versorgungssignal (V32) reduziert. Schnittstellenschaltung nach Anspruch 9, bei dem die Pegelreduktionsschaltung (50) den Pegel des wenigstens einen Datensignals (V41, V4n) um einen Wert reduziert, der dem Reduktionswert des Versorgungssignals (V32) plus einem Offset entspricht. Schnittstellenschaltung nach einem der vorangehenden Ansprüche, bei der die Schutzschaltung (10) wenigstens eine Diode (11, 13) aufweist, die zwischen den wenigstens einen Dateneingang (IN_D1, IN_Dn) und den wenigstens einen Versorgungseingang (IN_VDD) geschaltet ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com