PatentDe  


Dokumentenidentifikation DE10329867B4 05.07.2007
Titel Lithographieverfahren zum Verhindern einer lithographischen Belichtung des Randgebiets eines Halbleiterwafers
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Chen, Linda X., Mechanicsville, Va., US;
Gutmann, Alois, 01099 Dresden, DE
Vertreter Epping Hermann Fischer, Patentanwaltsgesellschaft mbH, 80339 München
DE-Anmeldedatum 02.07.2003
DE-Aktenzeichen 10329867
Offenlegungstag 04.03.2004
Veröffentlichungstag der Patenterteilung 05.07.2007
Veröffentlichungstag im Patentblatt 05.07.2007
IPC-Hauptklasse G03F 7/00(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse G03F 7/20(2006.01)A, L, I, 20051017, B, H, DE   G03F 7/38(2006.01)A, L, I, 20051017, B, H, DE   G03F 7/16(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]
ALLGEMEINER STAND DER TECHNIK 1. Erfindungsgebiet:

Die vorliegende Erfindung betrifft Verfahren zur Herstellung von Halbleiterbauelementen und insbesondere ein Lithographieverfahren zum Verhindern der lithographischen Belichtung eines Randgebiets eines Halbleiterwafers.

2. Beschreibung des Stands der Technik:

Die Photolithographie ist bei der Herstellung von Halbleiterbauelementen eine üblicherweise eingesetzte Technik, die Strukturen benutzt, um Gebiete auf einem Siliziumsubstrat zu definieren. Insbesondere bei der Photolithographie wird eine Photoresistschicht beispielsweise auf einem Substrat wie etwa einem Siliziumwafer ausgebildet, und dann wird die Resistschicht mit einer Maske oder einem Reticle, die bzw. das eine Struktur enthält, bedeckt. Die Maske wird Strahlung wie etwa Ultraviolettlicht (UV), Röntgenstrahlung, Elektronenstrahlung und dergleichen ausgesetzt, die von den transparenten Bereichen der Maske durchgelassen wird und in entsprechenden Gebieten des Photoresists eine chemische Reaktion hervorruft.

Es gibt zahlreiche Belichtungsvorrichtungen, die für die Photolithographie verwendet werden können. Beispielsweise wird allgemein eine in der Technik wohlbekannte Belichtungsvorrichtung zur Projektion verwendet, bei der ein auf einem Reticle ausgebildetes Bild einer Struktur über ein optisches Projektionssystem beispielsweise auf ein Wafersubstrat übertragen wird, auf dessen Oberfläche ein lichtempfindliches Material wie etwa ein Photoresist aufgetragen ist. Als Belichtungsvorrichtung zur Projektion wird überwiegend eine Belichtungsvorrichtung mit Verkleinerungsprojektion (ein sogenannter Stepper) verwendet, der auf dem sogenannten „Step-and-Repeat"-System basiert und bei dem ein empfindliches Substrat auf einem Substrattisch angeordnet wird, der in zwei Dimensionen bewegt werden kann. Das empfindliche Substrat wird schrittweise bewegt (einem Stepping unterzogen), indem mit dem Substrattisch der Vorgang für das aufeinanderfolgende Belichten jeweiliger Belichtungsblitzbereiche auf dem empfindlichen Substrat mit dem auf dem Reticle ausgebildeten Bild der Struktur wiederholt wird.

Je nach Anwendung können mehrere Resistarten verwendet werden. Bei einem negativen Photoresist beispielsweise werden die bestrahlten Bereiche des Photoresist in einer Entwicklungslösung unlöslich. Die Strahlung kann beispielsweise eine Vernetzung, ein Kettenwachstum, eine Photokondensation oder eine andere derartige Reaktion einleiten, um in dem Photoresist eine chemische Änderung zu bewirken. Bei einem positiven Photoresist andererseits werden die bestrahlten Bereiche in einer Entwicklungslösung löslicher. Die Strahlung kann beispielsweise eine Photodegradation der Molekularstruktur des Photoresist verursachen.

Nach der Strahlungsbelichtung wird der Photoresist entwickelt, indem er mit einer Entwicklungslösung behandelt wird, die die löslichen Teile des Photoresist wegspült und dadurch eine Resiststruktur bildet. Mit der Resiststruktur kann das Substrat beispielsweise während der Ätz- oder Ionenimplantation geschützt werden. Beispielsweise kann ein Ätzprozeß ausgeführt werden, bei dem das Substrat beispielsweise in einem Naßätzprozeß einer Säure oder in einem Trockenätzprozeß einem Ionenstrahl ausgesetzt wird, wobei mit der Struktur tiefe Gräben hergestellt werden können, indem ein DTMO-Prozeß (Deep Trench Mask Opening) und ein DT-Ätzprozeß (Deep Trench) ausgeführt werden. Diejenigen Bereiche des Substrats, die von der Resiststruktur nicht bedeckt sind, bleiben ungeätzt. Der übrige Photoresist wird durch ein geeignetes Lösungsmittel oder andere herkömmliche Entfernungsverfahren entfernt, wobei das Substrat mit einer darin geätzten Struktur zurückbleibt.

Ein mit der Herstellung von Halbleiterbauelementen verbundener Nachteil ist die Entstehung von „Black-Silicon" am Waferumfang. Wie in der Technik bekannt ist, kann sich „Black-Silicon" aus verschiedenen Gründen bilden, beispielsweise unter anderem durch lithographische Belichtung der Waferkante. Insbesondere entsteht das Black-Silicon allgemein an der Kante des Wafer aufgrund ungleichmäßiger Erosion der Photoresistschicht, und es ruft Probleme hervor wie etwa eine beträchtliche Verunreinigung der Prozeß- und Belichtungswerkzeuge (zum Beispiel einer Ionenimplantationsanlage) sowie eine Reduzierung der Belichtungsauflösung.

1 ist im Schnitt eine beispielhafte schematische Seitenansicht einer Waferkante gezeigt, die die Entstehung von Black-Silicon während des Grabenätzprozesses veranschaulicht. 1 zeigt einen Siliziumwafer 1 mit einer darauf ausgebildeten Maskenstruktur 2 (zum Beispiel Oxidfilm) um zur Bildung von Gräben 3 den Siliziumwafer 1 selektiv zu ätzen. Während des Ätzens der Gräben liegt das Silizium an einem Randgebiet 4 des Wafers 1 fast vollständig frei, wodurch Black-Silicon 5 entsteht. Während der nachfolgenden Bearbeitung des Wafers können die vorstehenden Teile des Black-Silicon 5 zerfallen und zu Teilchen werden. Diese Teilchen können beim Herstellungsprozeß unzählige Probleme verursachen, wie etwa Fehler bei der elektrischen Isolierung, was die Herstellungsausbeute verringert, sowie die oben erwähnten Probleme, wie etwa Werkzeugverunreinigung.

Verfahren, um die Entstehung von „Black-Silicon" zu verhindern, werden beispielsweise in der US 6291315 B1 von Nakayama et al., mit dem Titel „Method for Etching Trench in Manufacturing Semiconductor Devices" beschrieben. Kurz gesagt wird bei einem in Nakayama offengelegten Verfahren zum Verhindern der Entstehung von Black-Silicon im Randgebiet eines Halbleiterwafers ein dicker Oxidfilm ausgebildet, der als ein Isolierfilm fungiert, um bei der Herstellung von Gräben das Ätzen zu verhindern. Mit anderen Worten wird während eines reaktiven Ionenätzprozesses außer im Gebiet der Grabenbildung in keinem anderen Gebiet (zum Beispiel Randgebiet) Silizium freigelegt, wodurch die Entstehung des Black-Silicon am Waferumfang verhindert wird.

Herkömmliche Verfahren, um die Entstehung von Black-Silicon zu verhindern (wie etwa das oben beschriebene Verfahren), machen den Herstellungsprozeß komplexer, da sie zusätzliche komplexe Schritte erfordern, zum Beispiel die Ausbildung einer Oxidfilmschicht am Waferumfang zusätzlich zu den typischen Photolithographie- und anderen Halbleiterherstellungsprozessen.

Ein weiteres Verfahren ist aus der US 5849467 A bekannt, bei dem ein Randbereich eines Halbleiterwafers behandelt wird, wobei eine Resistschicht auf in diesem Randbereich entfernt wird. Ergänzend wird noch auf die Druckschriften US 5814432 A, EP 1009021 A1 und WO 01/99159 A2 verweisen.

Es besteht somit ein Bedarf an einem vereinfachten Verfahren, um die Entstehung von Black-Silicon am Rand eines Halbleiterwafers während der Herstellung von Halbleiterbauelementen zu verhindern oder zu reduzieren.

KURZE DARSTELLUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Lithographieverfahrens zum Einsatz bei der Herstellung von Halbleiterbauelementen, das die lithographische Belichtung eines Randgebiets oder Kantengebiets eines Halbleiterwafers verhindert.

Eine weitere Aufgabe der vorliegenden Erfindung besteht in der Bereitstellung eines Lithographieverfahrens zum Einsatz bei der Herstellung von Halbleiterbauelementen, das die Entstehung von Black-Silicon in einem strukturierten Gebiet am Randgebiet eines Halbleiterwafers infolge beispielsweise eines Verfahrens zur Herstellung tiefer Gräben verhindert.

Gemäß einem Aspekt der vorliegenden Erfindung umfaßt ein Verfahren zum Verhindern der Entstehung von Black-Silicon in einem strukturiertem Gebiet an einem Rand eines Halbleiterwafers das Auftragen einer Schicht aus Photoresist auf einem Halbleiterwafer und Auftragen einer Lösung auf den Photoresist in einem Randgebiet des Halbleiterwafers. Wenn die Schicht aus Photoresist mit Strahlung belichtet wird, verhindert die Lösung, daß im Photoresist im Randgebiet des Halbleiterwafers infolge der Strahlungsbelichtung photochemische Änderungen auftreten. Wenn zur Ausbildung einer Struktur der Photoresist entwickelt wird, verhindert die Lösung, daß der belichtete Photoresist im Randgebiet des Halbleiterwafers durch ein Entwicklungsmittel aufgelöst wird. Wenn an einem belichteten Teil des Halbleiterwafers ein Ätzprozeß ausgeführt wird, verhindert der Photoresist im Randgebiet des Halbleiterwafers eine großflächige Erosion des Substrats und die Entstehung von Black-Silicon im strukturierten Gebiet infolge des Ätzens.

Bei einem weiteren Aspekt der Erfindung umfaßt ein Lithographieprozeß das Auftragen einer Schicht eines positiven Photoresist auf einem Halbleiterwafer und das Auftragen einer Lösung auf den positiven Photoresist, der ein Randgebiet des Halbleiterwafers bedeckt. Bei Strahlungsbelichtung der Schicht aus Photoresist verhindert die Lösung, daß im positiven Photoresist, der das Randgebiet des Halbleiterwafers bedeckt, aufgrund von Strahlungsbelichtung photochemische Änderungen auftreten. Während der Entwicklung des Photoresist, um eine Resiststruktur zu bilden, verhindert die Lösung, daß belichteter positiver Photoresist, der das Randgebiet des Halbleiterwafers bedeckt, durch ein Entwicklungsmittel aufgelöst wird.

Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung von Ausführungsbeispielen dieser, die zusammen mit den beiliegenden Zeichnungen gelesen werden muß.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 zeigt im Schnitt eine beispielhafte schematische Seitenansicht einer Waferkante, um die Entstehung von Black-Silicon während eines Grabenätzprozesses zu veranschaulichen.

2 umfaßt beispielhafte Diagramme, die ein Lithographieverfahren gemäß einer Ausführungsform der Erfindung zeigen, wobei 2a einen Halbleiterwafer, 2b einen Resistbeschichtungsschritt, 2c ein Verfahren zum Behandeln eines Randgebiets des Wafers mit einer Quencherlösung, 2d einen Belichtungsschritt und 2e einen Entwicklungsschritt darstellt.

3a ist ein beispielhaftes Bild, das Ergebnisse der Waferbearbeitung unter Verwendung eines Kantenschutzprozesses gemäß der Erfindung zeigt, und 3b ist ein beispielhaftes Bild, das Ergebnisse einer herkömmlichen Waferbearbeitung ohne Kantenschutz zeigt.

AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN

Die vorliegende Erfindung betrifft Verfahren zum Verhindern einer lithographischen Belichtung einer Waferkante während eines photolithographischen Prozesses und zum Verhindern der Entstehung von Black-Silicon in einem strukturierten Gebiet am Rand eines Halbleiterwafers unter Verwendung eines lithographischen Verfahrens gemäß der Erfindung.

Ein typischer Photolithographieprozeß umfaßt die Schritte, den Photoresist zu beschichten, zu belichten, zu entwickeln und zu ätzen. Bei einer bevorzugten Ausführungsform der Erfindung umfaßt ein Photolithographieverfahren zum Verhindern einer lithographischen Belichtung eines Randgebiets eines Halbleiterwafers weiterhin den Schritt des Auftragens einer „Quencher"-Lösung auf den Photoresist, der auf den Rand des Halbleiterwafers aufgetragen ist, vor dem Belichtungsschritt. Die „Quencher"-Lösung besteht bevorzugt aus einer beliebigen geeigneten Lösung, die die Säure (oder die aktive Komponente des Resist), die während des Belichtungsschritts im Photoresist erzeugt wird, neutralisieren kann, wodurch verhindert wird, daß der Photoresist während der Entwicklung erodiert wird. Auf diese Weise bleibt der Photoresist an der Kante des Wafers, was eine Erosion des Wafers während der nachfolgenden Verarbeitung wie etwa der Ätzung von tiefen Gräben verhindert. Es wurde festgestellt, daß ein lithographisches Verfahren gemäß der vorliegenden Erfindung, bei dem der Waferumfang mit einer Kantenschutzlösung behandelt wird, die Entstehung von Black-Silicon in einem Strukturgebiet an einem Randgebiet des Wafers verhindern kann.

Unter Bezugnahme auf die 2a und 2b wird insbesondere ein Photoresist 20 als ein Dünnfilm unter Einsatz eines beliebigen bekannten Prozesses zur Beschichtung von Photoresist auf die Oberfläche eines Halbleiterwafers 10 (zum Beispiel ein Siliziumsubstrat, ein Siliziumsubstrat mit einem Oxidfilm) aufgetragen. Um einen gleichförmigen haftenden Film mit gewünschter Dicke über die ganze Oberfläche des Wafers 10 hinweg zu erhalten, kann beispielsweise ein Aufschleuderverfahren verwendet werden. Das Aufschleuderverfahren wird durchgeführt, indem auf die Oberfläche des Wafers eine Photoresistlösung gegeben und der Wafer dann so lange schnell gedreht wird, bis die Photoresistlösung fast trocken ist. Aufschleuderverfahren sind in der Technik wohlbekannt, weshalb sie hier nicht ausführlich beschrieben werden.

Der Resist 20 kann aus einem beliebigen geeigneten Resist bestehen, unter anderem beispielsweise einem chemisch verstärkten Resist wie etwa einem beliebigen, im Handel erhältlichen 193 nm oder 248 nm Resist. Der Resist 20 kann beispielsweise aus den im Handel erhältlichen 82 nm AR19 (BARC) und 400 nm PAR710 Resists bestehen.

Nunmehr unter Bezugnahme auf 2c wird nach dem Auftragen des Photoresist 20 und vor dem Belichtungsschritt eine „Quencher"-Lösung 30 auf den Teil des Photoresist aufgetragen, der in einem Randgebiet des Wafers 10 aufgetragen ist. Der Quencher 30 besteht bevorzugt aus einer beliebigen Lösung, die die Säure, (zum Beispiel PAG (Photosäuregenerator), PAC (photoaktive Verbindung), usw.), die entsteht, und die chemischen Reaktionen, die in den Gebieten des Photoresist auftreten, die während des Belichtungsprozesses Strahlung ausgesetzt sind, neutralisieren kann. Die Quencherlösung verhindert das Auftreten von photochemischen Änderungen in dem positiven Photoresist, der das Randgebiet des Halbleiterwafers bedeckt, falls das Randgebiet während der Belichtung Strahlung ausgesetzt wurde.

Die Quencherlösung 30 kann mit einem geeigneten Nachführ- und Dosiersystem aufgetragen werden, das ein Dosierrohr 40 zum Auftragen (Auftropfen, Aufsprühen) von Quencherlösung 30 auf die Oberfläche des Wafers umfaßt. Bei einer Ausführungsform beispielsweise wird der Halbleiterwafer auf einer von einer Welle 60 getragenen Drehscheibe 50 angeordnet. Das Dosierrohr 40 wird in einer gewünschten Höhe über der Kante des Wafers angeordnet. Dann wird das Dosierrohr 40, gesteuert durch ein automatisiertes Dosiersystem (die in der Technik wohlbekannt sind) radial nach innen zur Mitte des Wafers zu einem gewünschten Abstand von der Kante Lind radial nach außen zur Waferkante bewegt, während der Wafer (über eine Drehung der Welle 60) gedreht und die Quencherlösung aus dem Dosierrohr 40 dosiert wird. Die Quencherlösung wird bevorzugt durch einen Tropfprozeß aufgetragen. Die verwendete Menge (das verwendete Volumen) der Quencherlösung kann im Bereich zwischen etwa 1 ml und etwa 10 ml liegen.

Bei einer bevorzugten Ausführungsform wird die Quencherlösung 30 in einem Randgebiet des Wafers auf die Oberfläche des Photoresist aufgetragen. Das Randgebiet wird im wesentlichen durch einen Umfangsring mit einer Breite w von etwa 1 mm bis etwa 10 mm von einer Kante des Halbleiterwafers definiert. Die Ringbreite des aufgetragenen Quenchers 30 variiert beispielsweise in Abhängigkeit von der Viskosität der Quencherlösung.

Um eine Verunreinigung des Dosierrohrs 40 mit einer Base zu verhindern, umfaßt der Quencher 30 bevorzugt eine Salzlösung oder eine Lösung mit einem niedrigen Dampfdruck. Bei einer bevorzugten Ausführungsform umfaßt die Quencherlösung ein Lewis-Base-Lösungsmittel mit hohem Siedepunkt, wie etwa eine Methanol-NMP-(N-Methylpyrrolidon)-Lösungsmischung mit einer NMP-Konzentration von etwa 5 Vol.-%. Insbesondere kann die Quencherlösung beispielsweise ein NMP-Lösungsmittel (1-Methyl-2-pyrrolidinon) mit einem Siedepunkt von etwa 81-82°C bei 10 mmHg und einem Schmelzpunkt von –24°C umfassen.

Nach dem Auftragen der Quencherlösung wird bevorzugt ein Trocknungsprozeß ausgeführt (post apply bake), um den Resist und den Quencher zu trocknen. Danach wird der Wafer einem Belichtungsprozeß (2d) unterzogen, wobei der Resist unter Verwendung eines Belichtungswerkzeugs und einer Maske (oder eines Reticles in einem Step-and-Repeat-Projektionssystem) selektiv einer Form von Strahlung ausgesetzt wird. In 2d umfaßt eine Photoresistschicht 20a, die einer Belichtung unterzogen worden ist, mit dem Quencher behandelte Gebiete 21 und mit Strahlung belichtete Gebiete 22. Wenn der Photoresist durch das Reticle Strahlung ausgesetzt worden ist, erfährt beispielsweise der PAG in den belichteten Teilen des Photoresist als Reaktion auf eine aktinische Strahlung eine chemische Reaktion, wobei Säure entsteht. Wenn das Randgebiet 21 des Wafers (das mit einer Quencherlösung behandelt ist) Strahlung ausgesetzt wird, wird die in den Randgebieten 21 des Photoresist entstehende Säure durch eine chemische Reaktion mit dem Quencher 30 neutralisiert. Somit erfährt das mit der Quencherlösung behandelte Gebiet 21 des Photoresist 20a bei Bestrahlung keine chemische Änderung, wohingegen die unbehandelten belichteten Gebiete 22 eine chemische Änderung erfahren.

Bei einem nachfolgenden Entwicklungsprozeß (2e) wird der Photoresist mit einem Entwicklungsmittel behandelt, damit im Photoresist Strukturen entstehen. Insbesondere löst bei einer bevorzugten Ausführungsform mit einem positiven Resist das Entwicklerlösungsmittel das bestrahlte (und unbehandelte) Gebiet 22 des Photoresist 20 auf, wobei auf dem Substrat 10 eine Resiststrukturschicht 20b entsteht. Trotz der Bestrahlung löst sich das mit der Quencherlösung behandelte Gebiet des Photoresist (d.h. das Randgebiet 21) nicht auf und bleibt auf dem Substrat 10.

Da der Photoresist an der Kante des Wafers zurückbleibt, erfährt die Waferkante vorteilhafterweise z. B. in einem nachfolgenden Trockenätzprozeß zur Ausbildung von Gräben im Substrat keine großflächige Erosion. Infolgedessen kann die Entstehung von Black-Silicon aufgrund der Belichtung des Siliziums in einem strukturierten Gebiet am Randgebiet des Wafers oder in seiner Nähe verhindert werden.

Als Beispiel ist 3a ein beispielhaftes Bild, das Ergebnisse der Waferverarbeitung (Grabenbildung) unter Verwendung eines Kantenschutzprozesses gemäß der Erfindung zeigt, und 3b ist ein beispielhaftes Bild, das Ergebnisse einer herkömmlichen Waferverarbeitung ohne Kantenschutz zeigt. In 3a sind drei Gebiete gezeigt: Gebiet „A" bezeichnet ein Arraygebiet (das nicht mit Quencher behandelt ist), Gebiet „B" bezeichnet ein Übergangsgebiet (das mit dem Quencher behandelt ist) und Gebiet „C" bezeichnet ein „hot spot"-Gebiet (Gebiet der Entstehung von Black-Silicon) in der Nähe der Kante des Wafers. Indem das Randgebiet des Wafers in einem lithographischen Verfahren gemäß der Erfindung mit einer Quencherlösung behandelt wird, wird das Gebiet „C" über das Übergangsgebiet „B" von dem strukturierten Bereich „A" getrennt. Mit anderen Worten besteht kein Kontakt zwischen dem Arraybereich „A" und dem hot-spot-Bereich C. Obwohl im behandelten Gebiet (Gebiet „C") etwas Black-Silicon entsteht, ist diese Entstehung im Vergleich zu herkömmlichen Prozessen wesentlich reduziert, und es hat sich herausgestellt, daß diese Entstehung von Black-Silicon den Waferherstellungsprozeß nicht beeinträchtigt.

3a muß im Gegensatz zu herkömmlichen lithographischen Verfahren gesehen werden, die zu der Belichtung der Waferkante führen, wie beispielsweise in 3b gezeigt. Insbesondere zeigt 3b Ergebnisse der Waferverarbeitung, ohne daß für den Waferkantenschutz eine Quencherlösung verwendet wird, wobei sich ein direkter Kontakt zwischen einem Arraybereich A' und dem hot-spot-Bereich C' ergibt. Mit anderen Worten werden im unbehandelten Gebiet unerwünschte DT-Strukturen ausgebildet.

Obwohl hier in Verbindung mit den beiliegenden Figuren bevorzugte Ausführungsformen der Erfindung besonders beschrieben worden sind, versteht der Fachmann, daß an solchen Ausführungsformen verschiedene Änderungen vorgenommen werden können, ohne vom Gedanken und Umfang der Erfindung abzuweichen, wie sie durch die beigefügten Ansprüche definiert sind.


Anspruch[de]
Verfahren zur Verhinderung der Entstehung von Black-Silicon in einem strukturierten Gebiet an einem Rand eines Halbleiterwafers (10), mit den folgenden Schritten:

Auftragen einer Schicht von Photoresist (20) auf einem Halbleiterwafer (10);

Auftragen einer Lösung (30) auf den Photoresist in einem Randgebiet des Halbleiterwafers (10);

Belichten der Schicht von Photoresist (20) mit Strahlung, wobei die Lösung (30) verhindert, daß im Photoresist im Randgebiet (21) des Halbleiterwafers (10) aufgrund von Strahlungsbelichtung photochemische Änderungen auftreten;

Entwickeln des Photoresist (20a), um eine Struktur (20b) zu bilden, wobei die Lösung (30) verhindert, daß der belichtete Photoresist im Randgebiet (21) des Halbleiterwafers (10) durch ein Entwicklungsmittel aufgelöst wird; und

Ausführen eines Ätzprozesses an einem belichteten Teil des Halbleiterwafers (10), wobei der Photoresist im Randgebiet (21) des Halbleiterwafers (10) die Entstehung von Black-Silicon im strukturierten Gebiet während des Ätzprozesses verhindert.
Verfahren nach Anspruch 1, wobei das Randgebiet durch einen Umfangsring mit einer Breite von 1 mm bis 10 mm von einer Kante des Halbleiterwafers definiert wird. Verfahren nach Anspruch 1 oder 2, wobei die Lösung (30) eine Salzlösung umfaßt. Verfahren nach Anspruch 1 oder 2, wobei die Lösung (30) ein Methanol/N-Methylpyrrolidon-Lösungsmittel umfaßt. Verfahren nach Anspruch 4, wobei die Lösung (30) eine N-Methylpyrrolidon-Konzentration von 5 Vol.-% umfaßt. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Halbleiterwafer (10) ein Siliziumsubstrat umfaßt. Verfahren nach einem der Ansprüche 2 bis 6, wobei der Schritt des Auftragens der Lösung (30) das Auftragen von Tropfen der Lösung auf das Randgebiet des Wafers umfaßt. Verfahren nach einem der Ansprüche 2 bis 7, wobei der Schritt des Ausführens eines Ätzprozesses das Ausbilden eines tiefen Grabens umfaßt. Lithographieprozeß mit den folgenden Schritten:

Auftragen einer Schicht von positivem Photoresist (20) auf einen Halbleiterwafer (10);

Auftragen einer Lösung (30) auf den positiven Photoresist (20), der ein Randgebiet des Halbleiterwafers bedeckt;

Belichten ausgewählter Teile der Schicht aus Photoresist (20) mit Strahlung, wobei die Lösung verhindert, daß im positiven Photoresist, der das Randgebiet des Halbleiterwafers bedeckt (21), aufgrund von Strahlungsbelichtung photochemische Änderungen auftreten; und

Entwickeln des Photoresists (20a), um eine Resiststruktur (20b) zu bilden, wobei die Lösung (30) verhindert, daß belichteter positiver Photoresist, der das Randgebiet des Halbleiterwafers bedeckt (21), von einem Entwicklungsmittel aufgelöst wird.
Lithographieprozeß nach Anspruch 9, wobei das Randgebiet durch einen Umfangsring mit einer Breite von 1 mm bis 10 mm von einer Kante des Halbleiterwafers definiert wird. Lithographieprozeß nach Anspruch 9 oder 10, wobei die Lösung (30) eine Salzlösung umfaßt. Lithographieprozeß nach Anspruch 9 oder 10, wobei die Lösung (30) ein Methanol/N-Methylpyrrolidon-Lösungsmittel umfaßt. Lithographieprozeß nach Anspruch 12, wobei die Lösung eine N-Methylpyrrolidon-Konzentration von 5 Vol.-% umfaßt.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com