PatentDe  


Dokumentenidentifikation DE102007001455A1 26.07.2007
Titel Elektronisches Bauelement und Verfahren für dessen Montage
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Otremba, Ralf, 87600 Kaufbeuren, DE
Vertreter Schweiger & Partner, 80333 München
DE-Anmeldedatum 03.01.2007
DE-Aktenzeichen 102007001455
Offenlegungstag 26.07.2007
Veröffentlichungstag im Patentblatt 26.07.2007
IPC-Hauptklasse H01L 23/488(2006.01)A, F, I, 20070301, B, H, DE
IPC-Nebenklasse H01L 21/58(2006.01)A, L, I, 20070301, B, H, DE   H01L 21/60(2006.01)A, L, I, 20070301, B, H, DE   
Zusammenfassung Ein elektronisches Bauelement und ein Verfahren für dessen Montage wird offenbart. In einer Ausführungsform umfasst das elektronische Bauelement mindestens zwei Halbleiterbauelemente und einen Schaltungsträger, der ein Chipfeld und eine Umverdrahtungsanordnung umfasst. Mindestens ein Halbleiterbauelement ist ein vertikal angeordneter Halbleiterleistungsschalter, der eine obere Oberfläche aufweist, die mindestens eine Elektrode umfasst und eine untere Oberfläche aufweist, die mindestens eine Elektrode umfasst. Die untere Seite der mindestens zwei Halbleiterbauelemente ist durch eine Diffusionslotverbindung mit dem Chipfeld verbunden.

Beschreibung[de]

Die Erfindung bezieht sich auf elektronische Bauelemente, im Besonderen auf elektronische Bauelementen, die mindestens einen vertikal angeordneten Halbleiterleistungsschalter und mindestens ein weiteres Halbleiterbauelement umfassen, und auf Verfahren dafür, elektronische Bauelemente zusammenzusetzen.

Elektronische Multichip-Bauelemente umfassen typischerweise zwei oder mehr Halbleiterbauelemente, die benachbart zu einander auf einem Chipfeld montiert sind. Bei Multichip-Modulen, die vertikal angeordnete MOSFET Leistungsanordnungen umfassen, ist die elektrische Leistung des Moduls von der Fläche oder den lateralen Dimensionen der MOSFET Anordnungen abhängig. Folglich ist die elektrische Leistung des Moduls von der gewünschten Größe der Baugruppe abhängig, da die Größe der Baugruppe die laterale Größe des Chipfelds begrenzt, welche wiederum die für die Vorrichtungen verfügbare maximale Fläche definiert.

In der Praxis beträgt die maximal mögliche laterale Fläche der Vorrichtungen weniger als die Fläche des Chipfelds, da ein Bereich um die Halbleitervorrichtung herum unbelegt gelassen wird, um den so genannten „Solder Splash" unterzubringen. Die Halbleiterbauelemente werden typischerweise durch das Bereitstellen einer Schicht aus Weichlot auf dem Chipfeld und durch Drücken des Halbleiterbauelements in die Schicht aus Weichlot auf das Chipfeld montiert. Dies hat zur Folge, dass Lötzinn aus dem Bereich unter dem Halbleiterbauelement in benachbarte Bereiche gedrückt wird, der so genannte „Solder Splash". Dieses Verbreitern der Schicht aus Weichlot grenzt den für die Halbleiterbauelemente innerhalb des Bereichs des Chipfelds verfügbaren Bereich ein. Deshalb sind die innerhalb einer Baugruppe einer gewissen Größe erzielbaren elektrischen Eigenschaften beschränkt.

Ein weiteres mit der Verbreiterung der Lötzinnschicht verbundenes Problem kann auftreten, wenn ein mehrstufiges Verfahren zur Befestigung der Chips verwendet wird. Während der Befestigung eines zweiten oder anschließenden Chips schmilzt das Weichlot wieder, das den ersten Chip verbindet. Dies kann zu einer Bewegung des ersten Chips führen, besonders wenn die zwei Lötzinnschichten eine Brücke bilden, durch die eine einzige Lötzinnschicht ausgeformt wird. Auf Grund der verschiedenen Größen der Halbleiterbauelemente können die Bauelemente um verschiedene Größenordnungen in die Lötzinnschicht einsinken, so dass die oberen Oberflächen der Bauelemente in verschiedenen Ebenen liegen und in geneigtem Winkel zum Chipfeld liegen können. Dies ist nachteilig, da die Anschlussbereiche dadurch nicht in der gewünschten Position liegen können und die Drahtverbindungen folglich nicht korrekt von den Bauelementen zum Trägerstreifen oder zu der Umverdrahtungsanordnung des elektronischen Bauelements ausgeformt werden können.

Um diese Probleme zu überwinden, ist es bekannt, ein größeres Chipfeld und folglich eine größere Baugruppe zu verwenden, wenn die Fläche der Halbleiterbauelemente gesteigert werden soll. Jedoch ist eine größere Baugruppe oft unerwünscht auf Grund der wachsenden Anforderungen an die Miniaturisierung von elektronischen Bauelementen in Verbindung mit der Forderung nach gesteigerter Leistung für eine Baugruppe einer vorgegebenen Größe.

Es besteht ein Bedarf für ein elektronisches Bauelement, das in der Lage ist, Halbleiterbauelemente einer größeren lateralen Fläche unterzubringen, um eine verbesserte elektrische Leistung innerhalb einer definierten Baugruppenanschlussfläche zur Verfügung zu stellen.

Es gibt auch eine Notwendigkeit, Verfahren zur Verfügung zu stellen, durch die ein elektronisches Bauelement mit einer gesteigerten Fläche der Halbleiterbauelemente kostengünstig hergestellt werden kann.

Die vorliegende Erfindung stellt ein elektronisches Bauelement und ein Verfahren zu dessen Herstellung zur Verfügung. In einer Ausführungsform stellt die vorliegende Erfindung ein elektronisches Bauelement zur Verfügung, das mindestens zwei Halbleiterbauelemente aufweist, wobei jedes Halbleiterbauelement eine obere Seite und eine untere Seite umfasst und wobei mindestens ein Halbleiterbauelement ein vertikal angeordneter Halbleiterleistungsschalter ist. Die obere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters umfasst mindestens eine Elektrode und die untere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters umfasst mindestens eine Elektrode. Ein Schaltungsträger wird zur Verfügung gestellt und umfasst ein Chipfeld und eine Umverdrahtungsanordnung, wobei die untere Seite der mindestens zwei Halbleiterbauelemente durch eine Diffusionslotverbindung mit dem Chipfeld verbunden ist.

Die begleitenden Figuren werden einbezogen, um ein weitergehendes Verständnis der vorliegenden Erfindung zur Verfügung zu stellen, und sind integriert in und bilden einen Teil dieser Beschreibung. Die Figuren erläutern die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären. Andere Ausführungsformen der vorliegenden Erfindung und viele der beabsichtigten Vorzüge der vorliegenden Erfindung können leicht eingeschätzt werden, wenn sie unter Verweis auf die folgende detaillierte Beschreibung besser verstanden werden. Die Elemente der Figuren sind verglichen mit einander nicht unbedingt maßstäblich. Gleiche Bezugszeichen bezeichnen entsprechende gleiche Teile.

1 veranschaulicht eine Draufsicht auf einen Halbleiterbaustein entsprechend einer ersten Ausführungsform der Erfindung.

2 veranschaulicht eine Ansicht im Querschnitt auf den Halbleiterbaustein gemäß 1.

3 veranschaulicht eine Draufsicht auf einen Halbleiterbaustein entsprechend einer zweiten Ausführungsform der Erfindung.

4 beschreibt eine Ansicht im Querschnitt auf den Halbleiterbaustein gemäß 3.

In der folgenden detaillierten Beschreibung wird Bezug genommen auf die begleitenden Figuren, die einen Teil hiervon ausformen, und in welchen auf dem Weg der Veranschaulichung bestimmte Ausführungsformen gezeigt werden, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird richtungsabhängige Terminologie, wie zum Beispiel „oben", „unten", „vorne", „hinten", „führend", „nachlaufend" und so weiter mit Bezug auf die Ausrichtung der Figur(en) verwendet, die beschrieben werden. Weil Bauelemente von Ausführungsformen der vorliegenden Erfindung in einer Anzahl von verschiedenen Orientierungen positioniert werden können, wird die richtungsabhängige Terminologie zum Zweck der Veranschaulichung verwendet und ist in keinem Fall eingrenzend. Es ist zu verstehen, dass von anderen Ausführungsformen Gebrauch gemacht werden kann, und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung ist deshalb nicht in einem einschränkenden Sinn zu verstehen, und der Schutzumfang der vorliegenden Erfindung ist durch die angehängten Ansprüche definiert.

Die vorliegende Erfindung stellt ein elektronisches Bauelement zur Verfügung, das in der Lage ist, Halbleiterbauelemente mit einer größeren lateralen Fläche unterzubringen, um eine verbesserte elektrische Leistung innerhalb einer definierten Anschlussfläche der Baugruppe zur Verfügung zu stellen.

Die vorliegende Erfindung stellt auch ein Verfahren zur Verfügung, mit dessen Hilfe ein elektronisches Bauelement mit einer vergrößerten Fläche der Halbleiterbauelemente kostengünstig hergestellt werden kann.

In einer Ausführungsform stellt die Erfindung ein elektronisches Bauelement zur Verfügung, das mindestens zwei Halbleiterbauelemente aufweist. Jedes Halbleiterbauelement umfasst eine obere Seite und eine untere Seite. Mindestens ein Halbleiterbauelement ist ein vertikal angeordneter Halbleiterleistungsschalter. Die obere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters umfasst mindestens eine Elektrode, und die untere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters umfasst mindestens eine Elektrode. Das elektronische Bauelement umfasst weiter einen Schaltungsträger, der ein Chipfeld und eine Umverdrahtungsanordnung umfasst. Die untere Seite der mindestens zwei Halbleiterbauelemente ist durch eine Diffusionslotverbindung mit dem Chipfeld verbunden.

Mindestens zwei Halbleiterbauelemente sind deshalb Seite an Seite und mit Kontakt zwischen ihren Oberflächen und der oberen Oberfläche des Chipfelds durch eine Diffusionslotverbindung befestigt. Die Diffusionslotverbindung stellt eine mechanische und elektrische Verbindung zwischen der unteren Seite der zwei Halbleiterbauelemente und dem Chipfeld zur Verfügung. In einer Ausführungsform sind die mindestens zwei Halbleiterbauelemente, die mit Kontakt zwischen ihren Oberflächen und der Oberfläche des Chipfelds befestigt sind, vertikal angeordnete Halbleiterbauelemente.

In dieser Beschreibung werden „obere" und „untere" verwendet, um die Seite der Halbleiterbauelemente in Bezug auf das Chipfeld der Baugruppe zu definieren. Dabei bezieht sich „untere" auf die Seite, die in Richtung des Chipfelds liegt und „obere" auf die Seite, die vom Chipfeld wegzeigt.

Der Begriff „Diffusionslotverbindung" wird in diesem Kontext verwendet, um eine Anschlussanordnung zu bezeichnen, die mechanisch und elektrisch mit einer Oberfläche einer Schicht verbunden ist, die intermetallische Phasen umfasst. Die intermetallischen Phasen befinden sich in der Schnittstelle zwischen der Anschlussanordnung und der Oberfläche. Die intermetallischen Phasen werden in Folge eines Diffusionslötvorganges ausgeformt und umfassen chemische Elemente des Diffusionslots und des mindestens einen angrenzenden Materials, zum Beispiel des Chipfelds.

Eine Diffusionslotverbindung weist den Vorzug auf, dass der Schmelzpunkt der intermetallischen Phasen höher ist als der Schmelzpunkt des Diffusionslots selbst. Folglich weist die Verbindung, die in Folge des Diffusionsprozesses ausgeformt wird, eine Schmelztemperatur auf, die höher ist als die Temperatur, bei der die Verbindung ausgeformt wird. Eine Diffusionslotverbindung hat deshalb den Vorzug, dass ein zweites Halbleiterbauelement in einem zweiten Diffusionsverbindungsschritt auf das Chipfeld montiert werden kann, ohne die Diffusionslotverbindung, die das erste Halbleiterbauelement mit dem Chipfeld verbindet, zu schmelzen. Folglich werden die Probleme, die mit einer Verbindung durch Weichlot verbunden sind, im Besonderen die Bewegung der Halbleiterbauelemente während eines nachfolgenden Verbindungsprozesses mit dem Chip, vermieden. Eine Diffusionslotverbindung ist deshalb besonders vorteilhaft für Multichip-Module, in denen zwei oder mehr Chips oder Halbleiterbauelemente auf dem Chipfeld direkt zu einander benachbart befestigt werden.

Diffusionslotverbindungen sind typischerweise dünner als Verbindungen mit Weichlot. Diffusionslotverbindungen betragen typischerweise weniger als 10 &mgr;m in der Dicke, während Verbindungen mit Weichlot typischerweise eine Dicke von etwa 100 &mgr;m aufweisen. Die geringere Dicke der Diffusionslotverbindung weist den Vorzug auf, dass die thermische Ableitung vom Halbleiterbauelement in das Chipfeld verbessert wird, und die thermische Leistung der Baugruppe verbessert wird.

Eine Diffusionslotverbindung weist den weiteren Vorzug auf, dass die von der Verbindung eingenommene laterale Fläche im Wesentlichen der lateralen Fläche des Halbleiterbauelements entspricht. Im Gegensatz zu Weichlotverbindungen, wird die Anordnung für das Erzeugen der Diffusionslotverbindung durch Aufbringen der Anordnung auf das Halbleiterbauelement erzeugt. Das Halbleiterbauelement wird dann im Anschluss bei einer entsprechenden Temperatur mit dem Chipfeld in Kontakt gebracht, um die Verbindung zu erzeugen.

Diese Anordnung in Verbindung mit der dünneren Schicht führt zu der Diffusionslotverbindung, die im Wesentlichen laterale Dimensionen aufweist, die der Fläche der Halbleiterbauelemente entsprechen. Deshalb können die Bauelemente auf dem Chipfeld enger zu einander platziert werden. Weiterhin können, da es nicht notwendig ist, dass Bereiche um die Bauelemente herum überschüssiges Lötzinn aufnehmen, größere Bauelemente auf ein Chipfeld einer vorgegebenen Größe montiert werden. Auf diese Weise kann die elektrische Leistung der Baugruppe verbessert werden, da Bauelemente mit einer größeren Fläche innerhalb der Baugruppe untergebracht werden können.

In einer Ausführungsform der Erfindung umfasst die Diffusionslotverbindung eine Legierung. Die Legierung kann intermetallische Phasen umfassen, die Zinn und eines aus der Gruppe von Elementen umfassen, die aus Silber, Gold, Kupfer und Indium besteht. Diese Legierungen sind das Ergebnis der Verwendung von zinnbasierten Loten und weisen den Vorzug auf, dass die Schmelztemperatur des Diffusionslots weniger als etwa 230°C beträgt.

Die Diffusionslotverbindung weist eine Dicke t auf, wobei t 0,1 &mgr;m ≤ t ≤ 100 &mgr;m sein kann, vorzugsweise 0,1 &mgr;m ≤ t ≤ 10 &mgr;m, am meisten bevorzugt 1,5 &mgr;m ≤ t ≤ 3,5 &mgr;m.

In einer Ausführungsform der Erfindung umfasst die Diffusionslotverbindung drei Schichten. Eine Kontaktschicht ist direkt auf der unteren Seite des Halbleiterbauelements angeordnet. Die Diffusionslotverbindung umfasst weiterhin eine Diffusionssperrschicht, die direkt auf der Kontaktschicht angeordnet ist, und eine direkt auf der Diffusionssperrschicht angeordnete Diffusionslotschicht. Die Kontaktschicht stellt einen ohmschen Anschluss zum Halbleitermaterial des Halbleiterbauelements, typischerweise Silizium, zur Verfügung. Die Diffusionssperrschicht verhindert eine Reaktion zwischen der Kontaktschicht und der Diffusionslotschicht, die sonst die Zusammensetzung der Kontaktschicht und der Diffusionslotschicht beeinflussen würden.

Eine Reaktion ist unerwünscht, da sich erstens die elektrischen Eigenschaften der Kontaktschicht auf Grund der Ausformung einer Legierung verschlechtern können. Zweitens kann eine Reaktion zwischen der Kontaktschicht und der Diffusionslotschicht zu einer Änderung in der Schmelztemperatur des Diffusionslots und zu Änderungen am Ausformungsprozess der intermetallischen Phasen führen. Dies kann zu einer unzuverlässigen Verbindung führen, die auf Grund der Veränderung in der Schmelztemperatur der Diffusionsschicht erzeugt wird.

In einer Ausführungsform der Erfindung besteht die Kontaktschicht im Wesentlichen aus Aluminium. Eine Kontaktschicht aus Aluminium weist den Vorzug auf, dass, zusätzlich zur Bereitstellung eines niedrigen elektrischen Widerstands der ohmschen Verbindung zu Silizium, Aluminium auch die Funktion einer Pufferschicht aufweist, da Aluminium nach wiederholtem Durchlaufen von Erwärmung flüssigkeitsähnliche Eigenschaften aufweist und mechanische Spannung absorbieren kann, die als Ergebnis der unterschiedlichen thermischen Ausdehnungskoeffizienten des Halbleiterbauelements und des metallischen Chipfelds auftritt, auf dem es befestigt ist. Folglich wird die Zuverlässigkeit der Baugruppe verbessert.

Die Diffusionssperrschicht kann Titanmetall umfassen oder kann im Wesentlichen aus Titan bestehen. Die Diffusionssperrschicht kann auch zwei Schichten umfassen. Die erste Schicht kann im Wesentlichen aus Titan bestehen und ist direkt auf der Kontaktschicht angeordnet. Die zweite Schicht umfasst TiNX und ist auf der ersten Titanschicht angeordnet.

Die Diffusionslotschicht umfasst eine Legierung und umfasst Zinn und eines der Elemente Silber, Gold, Kupfer oder Indium. Die Legierung umfasst intermetallische Phasen, die das Ergebnis einer Reaktion zwischen dem Diffusionslot und dem Metall des Chipfelds sind.

Die Diffusionslotverbindung kann eine gesamte Dicke t aufweisen, bei der 0,1 &mgr;m ≤ t ≤ 100 &mgr;m ist, vorzugsweise 0,1 &mgr;m ≤ t ≤ 10 &mgr;m und am meisten bevorzugt 1,5 &mgr;m ≤ t ≤ 3,5 &mgr;m. Die Kontaktschicht kann eine Dicke a aufweisen, bei der 0,01 &mgr;m ≤ a ≤ 10 &mgr;m, vorzugsweise 0,1 &mgr;m ≤ a ≤ 1 &mgr;m ist. Die Diffusionssperrschicht kann eine Dicke b aufweisen, bei der 0,1 &mgr;m ≤ b ≤ 10 &mgr;m, vorzugsweise 0,1 &mgr;m ≤ b ≤ 1 &mgr;m ist. Die Diffusionslotschicht kann eine Dicke c aufweisen, bei der 0,1 &mgr;m ≤ c ≤ 80 &mgr;m, vorzugsweise 0,5 &mgr;m ≤ c ≤ 5 &mgr;m ist.

In einer alternativen Ausführungsform der Erfindung umfasst die Diffusionslotverbindung mindestens eine Kontaktschicht und eine Diffusionslotschicht. Die Kontaktschicht umfasst eines aus einem Metall und einer Legierung von diesem, wobei das Metall eines aus der Gruppe von Elementen ist, die aus Ti, Ni und Cr besteht, und die Diffusionslotschicht umfasst eine Legierung, wobei die Legierung Sn umfasst und eines aus der Gruppe, die aus Ag, Au, Cu und In besteht.

Die Diffusionslotverbindung entsprechend dieser Ausführungsform kann mindestens eine weitere Schicht umfassen. Die mindestens eine weitere Schicht ist zwischen der Kontaktschicht und der Diffusionslotschicht angeordnet und umfasst eines aus einem Metall und einer Legierung von diesem, wobei das Metall eines aus der Gruppe von Elementen ist, die aus Ni, Au, Ag, Pt und Pd besteht.

Die Diffusionslotverbindung kann eine der folgenden Anordnungen umfassen, wobei das erste erwähnte Metall direkt auf dem Silizium des Halbleitergehäuses angeordnet ist: Ti, Diffusionslot; Ni, Diffusionslot; Ti, Ni, Diffusionslot, Cr, Ni, Diffusionslot; Ti, Au oder Ag oder Pt oder Pd, Diffusionslot; Cr, Au oder Ag oder Pt oder Pd, Diffusionslot und Ni, Au oder Ag oder Pt oder Pd, Diffusionslot.

Der vertikal angeordnete Halbleiterleistungsschalter kann eine MOSFET (Metal Oxide Semiconductor Field Effect Transistor) Baugruppe oder eine IGBT (Isolated Gate Bipolar Transistor) Baugruppe oder eine BJT (Bipolar Junction Transistor) Baugruppe sein. Eine MOSFET Baugruppe umfasst mindestens eine Sourceelektrode und mindestens eine Gateelektrode, die auf der oberen Oberfläche angeordnet sind, und mindestens eine Drainelektrode, die auf der unteren Oberfläche des Halbleitergehäuses der Baugruppe angeordnet ist. Eine IGBT Anordnung umfasst mindestens eine Emitterelektrode, mindestens eine auf der oberen Oberfläche angeordnete Gateelektrode, und mindestens eine Kollektorelektrode, die auf der unteren Oberfläche des Halbleitergehäuses der Baugruppe angeordnet ist.

Mindestens ein Halbleiterbauelement des elektronischen Bauelements, das durch eine Diffusionslotverbindung direkt auf dem Chipfeld befestigt ist, kann eine PIN Diode oder ein Schottky Diode sein. Die Diode kann Siliziumkarbid umfassen. Eine Seite der Diode umfasst einen Kathodenkontakt und die entgegen gesetzte Seite umfasst einen Anodenanschluss.

In einer Ausführungsform der Erfindung umfasst das elektronische Bauelement eine Diode und einen vertikal angeordneten Halbleiterleistungsschalter. Der vertikal angeordnete Halbleiterleistungsschalter ist eine IGBT Baugruppe oder eine MOSFET Baugruppe. Das elektronische Bauelement kann auch nur zwei Halbleiterbauelemente umfassen, von denen eines eine Diode ist, und eines eine IGBT oder eine MOSFET Baugruppe ist.

Die Diode kann elektrisch parallel mit dem Halbleiterleistungsschalter verbunden sein. In einer weiteren Ausführungsform sind der MOSFET oder der IGBT und die Diode so konfiguriert, dass die Halbleiterdiode eine Freilaufdiode ist.

Die Diode und der vertikal angeordnete Halbleiterleistungsschalter können so auf dem Chipfeld angeordnet werden, dass die auf der unteren Oberfläche der Diode angeordnete Elektrode eine Anode ist und die auf der unteren Oberfläche des MOSFETs angeordnete Elektrode eine Drainelektrode ist. Die Anodenelektrode der Diode und die Drainelektrode des MOSFET stehen daher in mechanischem und elektrischem Kontakt mit dem Chipfeld. Die obere Oberfläche der Diode umfasst daher eine Kathode, und die obere Oberfläche des MOSFETs umfasst mindestens eine Sourceelektrode und mindestens eine Gateelektrode.

Alternativ kann die Diode auf dem Chipfeld in einer Flip-Chip-Anordnung montiert werden. In dieser Anordnung ist die auf der unteren Oberfläche der Diode angeordnete Elektrode eine Kathode, und die auf der unteren Oberfläche des MOSFETs angeordnete Elektrode ist eine Drainelektrode. Die Drainelektrode des MOSFET und die Kathodenelektrode der Diode stehen deshalb in mechanischem und elektrischem Kontakt mit dem Chipfeld. Die obere Oberfläche der Diode umfasst in dieser Ausführungsform eine Anodenelektrode. Wie in der vorherigen Ausführungsform umfasst die obere Oberfläche des MOSFETs mindestens eine Sourceelektrode und mindestens eine Gateelektrode.

Die zwei Anordnungen der Diode sind auch für ein elektronisches Bauelement möglich, in dem der vertikal angeordnete Halbleiterleistungsschalter eine IGBT Baugruppe ist. In einer ersten Ausführungsform ist die auf der unteren Oberfläche der Diode angeordnete Elektrode eine Anode. Die auf der unteren Oberfläche des IGBTs angeordnete Elektrode ist eine Emitterelektrode. Die Anode der Diode und die Emitterelektrode des IGBT sind deshalb direkt mit dem Chipfeld verbunden. Die obere Oberfläche des IGBTs umfasst deshalb mindestens eine Kollektorelektrode und mindestens eine Gateelektrode.

In einer zweiten Ausführungsform ist die auf der unteren Oberfläche der Diode angeordnete Elektrode eine Kathode, und die auf der unteren Oberfläche des IGBTs angeordnete Elektrode ist eine Emitterelektrode. Die Kathode der Diode und die Emitterelektrode des IGBT sind deshalb direkt mit dem Chipfeld verbunden. Wie in der vorherigen Ausführungsform umfasst die obere Oberfläche des IGBTs mindestens eine Kollektorelektrode und mindestens eine Gateelektrode.

In einer alternativen Ausführungsform kann das elektronische Bauelement mindestens zwei vertikal angeordnete MOSFET Leistungsschalter umfassen. Die Halbleiterleistungsschalter können MOSFET Baugruppen oder IGBT Baugruppen sein. In einer Ausführungsform der Erfindung werden die vertikal angeordneten Halbleiterleistungsschalter in Paare konfiguriert und formen je eine halbe Brücke aus. Die halbe Brücke kann zur Verfügung gestellt werden, in dem einer der vertikal angeordneten Halbleiterleistungsschalter von jedem Paar als eine n-Kanal Anordnung und einer der vertikal angeordneten Leistungsschalter von jedem Paar als eine p-Kanal Anordnung zur Verfügung gestellt werden.

Ein elektronisches Bauelement einschließlich mindestens zweier vertikal angeordneter Halbleiterleistungsschalter kann weiterhin mindestens einen Steuerungshalbleiter oder Chip umfassen. Der Steuerungshalbleiterchip kann mit einem Klebstoff auf dem Chipfeld befestigt werden. Alternativ dazu kann der Steuerungshalbleiterchip mit einem Haftmittel auf der oberen Seite von einem der auf das Chipfeld montierten Halbleiterbauelemente befestigt werden. Diese Anordnung weist den Vorzug auf, dass die Fläche der Halbleiterleistungstransistoren maximiert werden kann, um die elektrische Leistung der Baugruppe zu verbessern.

In einer Ausführungsform der Erfindung ist der Schaltungsträger ein Trägerstreifen einschließlich eines Chipfelds und einer Vielzahl von Zuleitungen. Die Vielzahl von Zuleitungen stellt die Umverdrahtungsanordnung zur Verfügung. Die Zuleitungen können aus dem Bauelement herausragen, um Pins als außen liegende Anschlussflächen zur Verfügung zu stellen. Alternativ können die Zuleitungen in der unteren Oberfläche des Bauelements liegen und eine oberflächenmontierbare Baugruppe zur Verfügung stellen.

In einer weiteren Ausführungsform der Erfindung ist der Schaltungsträger eine gedruckte Leiterplatte, die ein Chipfeld und eine Umverdrahtungsanordnung umfasst. Die Umverdrahtungsanordnung umfasst eine Vielzahl von innen liegenden Kontaktfeldern, mit denen die Halbleiterbauelemente elektrisch verbunden sind. Die Umverdrahtungsanordnung kann auch eine Vielzahl von außen liegenden Kontaktfeldern umfassen, die es ermöglichen, dass das Bauelement auf eine übergeordnete Leiterplatte montiert wird und kann eine Vielzahl von Leiterbahnen umfassen, die die innen liegenden Kontaktfelder und die außen liegenden Kontaktfelder elektrisch verbinden.

In einer weiteren Ausführungsform der Erfindung umfasst der Schaltungsträger ein keramisches Substrat, das ein so genanntes „direct copper bond" keramisches Substrat sein kann.

Das elektronische Bauelement kann weiterhin eine Vielzahl von Verbindungsdrähten oder mehrere Vielzahlen von Verbindungsdrähten umfassen. Die Eingangs- und Ausgangselektroden des vertikal angeordneten Leistungsschalters können durch eine erste Vielzahl von Verbindungsdrähten elektrisch mit der Umverdrahtungsanordnung verbunden werden. Die Ansteuerungselektroden, wie zum Beispiel die Gateelektrode des vertikal angeordneten Leistungsschalters, können durch eine zweite Vielzahl von Verbindungsdrähten elektrisch mit der Umverdrahtungsanordnung verbunden werden und, für den Fall, dass zwei oder mehr vertikal angeordnete Halbleiterleistungsschalter im elektronischen Bauelement zur Verfügung gestellt werden, mit den weiteren vertikal angeordneten Halbleiterleistungsschaltern.

Die erste Vielzahl von Verbindungsdrähten weist typischerweise einen Durchmesser von 200 bis 300 &mgr;m auf und umfasst Aluminium. Die zweite Vielzahl von Verbindungsdrähten umfasst typischerweise Gold und weist einen Durchmesser von 20 bis 100 &mgr;m auf.

Das elektronische Bauelement kann weiterhin ein Gehäuse umfassen. Das Gehäuse aus Kunststoff kann ein Verkapselungsharz wie zum Beispiel ein Epoxidharz umfassen, das mindestens die Halbleiterbauelemente verkapselt. Das Gehäuse aus Kunststoff kann auch die innen liegenden Teilbereiche der Umverdrahtungsanordnung, der Verbindungsdrähte und mindestens der oberen Oberfläche des Chipfelds verkapseln. In einer weiteren Ausführungsform der Erfindung wird die rückseitige Seite des Chipfelds ebenfalls in dem Gehäuse aus Kunststoff verkapselt.

Das elektronische Bauelement kann eine Baugruppenkontur aufweisen, die der Kontur einer JEDEC Standardbaugruppe entspricht, zum Beispiel einer TO-220 Baugruppe. Baugruppenkontur wird in diesem Kontext verwendet, um sowohl die Dimensionen des Gehäuses des Bauelements aus Kunststoff als auch das Layout und die Größe des Trägerstreifens einschließlich der Anzahl von Zuleitungen oder Pins und ihrer lateralen Größe und ihrem lateralen Abstand zu definieren. Es kann vorteilhaft sein, wenn das elektronische Bauelement eine Baugruppenkontur aufweist, die einer Standard JEDEC Baugruppenkontur entspricht, da der Baustein leichter auf vorhandene Leiterplatten eingepasst werden kann, die diesen Standards entsprechen.

Die Erfindung bezieht sich auch auf Verfahren, ein elektronisches Bauelement zusammenzusetzen, wobei diese mindestens den folgenden Arbeitsablauf aufweisen:

  • (a) Bereitstellen von mindestens zwei Halbleiterbauelementen, wobei jedes Halbleiterbauelement eine obere Seite und eine untere Seite aufweist, wobei mindestens ein Halbleiterbauelement ein senkrechter Halbleiterleistungsschalter ist, wobei die obere Oberfläche des senkrechten Halbleiterleistungsschalters mindestens eine Elektrode aufweist und die untere Oberfläche des senkrechten Halbleiterleistungsschalters mindestens eine Elektrode aufweist und wobei ein Mittel zur Herstellung einer Diffusionslotverbindung auf der unteren Seite von jedem der Halbleiterbauelemente angeordnet wird;
  • (b) Bereitstellen eines Schaltungsträgers, der ein Chipfeld und eine Umverdrahtungsanordnung aufweist;
  • (c) Erwärmen des Schaltungsträgers auf eine ausgewählte Temperatur;
  • (d) Aufbringen der unteren Seite eines ersten Halbleiterbauelements auf das Chipfeld des Schaltungsträgers, während der Schaltungsträger die ausgewählte Temperatur aufweist;
  • (e) Herstellen einer Diffusionslotverbindung zwischen dem ersten Halbleiterbauelement und dem Chipfeld;
  • (f) Aufbringen der unteren Seite eines zweiten Halbleiterbauelements auf das Chipfeld des Schaltungsträgers, während der Schaltungsträger die ausgewählte Temperatur aufweist; und
  • (g) Herstellen einer Diffusionslotverbindung zwischen dem zweiten Halbleiterbauelement und dem Chipfeld.

Jedes Halbleiterbauelement, das auf das Chipfeld montiert werden soll, weist eine untere Seite auf, die Mittel dafür umfasst, eine Diffusionslotverbindung an der offenen Oberfläche der unteren Seite des Halbleiterbauelements zu erzeugen. Jedes Halbleiterbauelement, das auf das Chipfeld des Schaltungsträgers montiert werden soll, wird in einem separaten Arbeitsschritt auf das Chipfeld montiert.

Die Diffusionslotverbindung wird erzeugt, in dem mindestens das Chipfeld des Schaltungsträgers auf eine ausgewählte Temperatur erwärmt wird und die untere Seite des Halbleiterbauelements auf das Chipfeld aufgebracht wird, während sich das Chipfeld bei der ausgewählten Temperatur befindet.

Das Mittel dafür, eine Diffusionslotverbindung zur Verfügung zu stellen, wird deshalb in einen Oberfläche zu Oberfläche Kontakt mit der oberen Oberfläche des Chipfelds gebracht. Als Nächstes wird eine Diffusionslotverbindung zwischen dem Halbleiterbauelement und dem Chipfeld erzeugt. Dies wird durch Aufrecht erhalten des Oberfläche zu Oberfläche Kontakts zwischen dem Mittel zur Erzeugung der Diffusionslotverbindung und dem Chipfeld für eine ausgewählte Zeit erreicht. Während dieser Zeit werden intermetallische Phasen zwischen dem Mittel zur Erzeugung der Diffusionslotverbindung und der obere Oberfläche des Chipfelds ausgeformt. Diese intermetallischen Phasen weisen einen höheren Schmelzpunkt auf als den Schmelzpunkt des Mittels zur Erzeugung der Diffusionslotverbindung. Deshalb wird durch die Diffusionslotverbindung auf Grund der Verfestigung des Mittels für die Diffusionslotverbindung eine mechanische und elektrische Verbindung ausgeformt.

Da die erzeugte Diffusionslotverbindung einen höheren Schmelzpunkt aufweist als die ausgewählte Temperatur, auf die der Schaltungsträger erwärmt wird, können ein zweites oder weitere Halbleiterbauelemente mit Hilfe eines Diffusionslötverfahrens auf dem Chipfeld befestigt werden, ohne die bereits zwischen dem ersten Halbleiter und dem Chipfeld erzeugte Diffusionslotverbindung zu schmelzen. Folglich ist die Zuverlässigkeit des Chipverbindungs- oder Bauelementeverbindungsverfahrens erwiesen, da die mit der unerwünschten Bewegung der Bauelemente während einer nachfolgenden Anbringung verbundenen Probleme vermieden werden.

Die zwei oder mehr Halbleiterbauelemente, die auf das Chipfeld montiert werden sollen, können ein im Wesentlichen identisches Mittel dafür umfassen, die Diffusionslotverbindung zu erzeugen. Die Diffusionslotverbindung weist eine laterale Ausdehnung auf, die im Wesentlichen der Ausdehnung entspricht, die von dem Halbleiterbauelement eingenommen wird. Die Bauelemente können dichter auf das Chipfeld montiert werden, und Bauelemente mit einer größeren lateralen Ausdehnung können auf das Chipfeld montiert werden, da der für überschüssiges Lötzinn vorgehaltene Raum reduziert werden kann.

In einer Ausführungsform der Erfindung werden die oben aufgelisteten Arbeitsschritte (d) und (e) für jedes der Halbleiterbauelemente wiederholt, die direkt auf dem Chipfeld in Oberfläche zu Oberfläche Kontakt mit der oberen Oberfläche des Chipfelds befestigt werden sollen. In einer alternativen Ausführungsform können zwei oder mehr Bauelemente während desselben Arbeitsschritts auf das Chipfeld aufgebracht werden.

Die Arbeitsschritte (c) bis (g) können in einer inerten Atmosphäre oder einem Formierungsgas ausgeführt werden. Eine inerte Atmosphäre kann durch eine Edelgasatmosphäre wie zum Beispiel unter N2 oder einem Argongas zur Verfügung gestellt werden. Eine inerte Atmosphäre kann auch durch ein Vakuum zur Verfügung gestellt werden. Formierungsgas bezieht sich auf ein Gas, das einen Anteil an Wasserstoff, typischerweise weniger als 10%, in einem inerten Basisgas wie Stickstoff oder Argon umfasst. Ar mit 4% H2 und Ar mit 1% H2 können dabei verwendet werden. Eine inerte Atmosphäre oder eine Formierungsgasatmosphäre behindert oder verhindert die Ausformung von Oxiden während des Ablaufs der Diffusionslotverbindung. Dies stellt eine Verbindung mit niedrigem elektrischem Widerstand sicher und verhindert die Ausformung von spröden Metalloxiden in der Verbindung.

In einer Ausführungsform wird das Chipfeld erneut auf die gewünschte Temperatur erwärmt, nachdem ein Halbleiterbauelement auf dem Chipfeld befestigt wurde und bevor ein nachfolgendes Halbleiterbauelement auf dem Chipfeld befestigt wird. Dieser Arbeitsschritt des erneuten Erwärmens kann je nach Abnahme der Temperatur des Chipfelds zwischen jedem Verbindungsschritt für ein Bauelement ausgeführt werden oder nach zwei oder mehr Verbindungsschritten für die Bauelemente.

Die ausgewählte Temperatur, auf die der Schaltungsträger erwärmt wird, wird höher gewählt als der Schmelzpunkt des Mittels, um eine Diffusionslotverbindung oder ein Diffusionslot zu erzeugen. Dies stellt die Herstellung einer Diffusionslotverbindung sicher, wenn das auf der unteren Oberfläche des Bauelements angeordnete Mittel zur Erzeugung der Verbindung in den Oberfläche zu Oberfläche Kontakt mit der oberen Oberfläche des Chipfelds gebracht wird. Die ausgewählte Temperatur T kann 150°C ≤ T ≤ 280°C betragen, vorzugsweise 150°C ≤ T ≤ 230°C.

Das Mittel dafür, eine Diffusionslotverbindung zu erzeugen, kann ein Diffusionslot auf Zinnbasis umfassen, das eine Schmelztemperatur Tm im Bereich von 150°C ≤ Tm ≤ 280°C, vorzugsweise 150°C ≤ Tm ≤ 230°C aufweist.

Nach ihrer Ausformung umfasst die Diffusionslotverbindung eine Legierung. Die Legierung umfasst Sn und eines aus der Gruppe von Elementen, die aus Ag, Au, Cu und In besteht.

Das Mittel für die Herstellung einer Diffusionslotverbindung wird mit eine Dicke t zur Verfügung gestellt, wobei 0,1 &mgr;m ≤ t ≤ 100, vorzugsweise 0,1 &mgr;m ≤ t ≤ 10 &mgr;m und am meisten bevorzugt 1,5 &mgr;m ≤ t ≤ 3.5 &mgr;m ist.

In einer Ausführungsform umfasst das Mittel für die Herstellung einer Diffusionslotverbindung eine direkt auf der unteren Seite des Halbleiterbauelements angeordnete Kontaktschicht, eine direkt auf der Kontaktschicht angeordnete Diffusionsschicht und eine direkt auf der Diffusionsschicht angeordnete Diffusionslotschicht.

Die Diffusionslotschicht umfasst ein Diffusionslot auf Zinnbasis, das eine Schmelztemperatur Tm im Bereich von 150° ≤ Tm ≤ 280°C, vorzugsweise 150° ≤ Tm ≤ 230°C aufweist.

Das Mittel zur Herstellung einer Diffusionslotverbindung kann eine Dicke t aufweisen, bei der 0,1 &mgr;m ≤ t ≤ 100 &mgr;m ist, vorzugsweise 0,1 &mgr;m ≤ t ≤ 10 &mgr;m und am meisten bevorzugt 1,5 &mgr;m ≤ t ≤ 3,5 &mgr;m. Die Kontaktschicht kann eine Dicke a aufweisen, bei der 0,01 &mgr;m ≤ a ≤ 10 &mgr;m, vorzugsweise 0,1 &mgr;m ≤ a ≤ 1 &mgr;m ist. Die Diffusionssperrschicht kann eine Dicke b aufweisen, bei der 0,1 &mgr;m ≤ b ≤ 10 &mgr;m, vorzugsweise 0,1 &mgr;m ≤ b ≤ 1 &mgr;m ist. Die Diffusionslotschicht kann eine Dicke c aufweisen, bei der 0,1 &mgr;m ≤ c ≤ 80 &mgr;m, vorzugsweise 0,5 &mgr;m ≤ c ≤ 5 &mgr;m ist.

Nachdem die Halbleiterbauelemente auf das Chipfeld montiert sind, können elektrische Verbindungen zwischen den auf der oberen Oberfläche der Halbleiterbauelemente und der Umverdrahtungsanordnung angeordneten Elektroden erzeugt werden. In einer Ausführungsform werden die elektrischen Verbindungen durch Verbindungsdrähte zur Verfügung gestellt. Es kann auch eine elektrische Verbindung zur Verfügung gestellt werden, die sich zwischen den Halbleiterbauelementen erstreckt. Diese elektrische Verbindung kann ebenfalls durch Verbindungsdrähte zur Verfügung gestellt werden. Verbindungsdrähte mit verschiedenen Durchmessern und/oder aus verschiedenen Materialien können innerhalb einer Baugruppe zur Verfügung gestellt werden. Zum Beispiel weisen Steuerungsverbindungsdrähte typischerweise kleinere Durchmesser auf als Versorgungsverbindungsdrähte. Die verschiedenen Arten von Verbindungsdrähten können in unterschiedlichen Drahtverbindungsschritten hergestellt werden.

In einem weiteren Arbeitsschritt können die Halbleiterbauelemente, mindestens die obere Oberfläche des Chipfelds und die Verbindungsdrähte in eine Verkapselung aus Kunststoff, wie zum Beispiel in ein Epoxidharz eingebettet werden, um ein Gehäuse aus Kunststoff für das elektronische Bauelement zur Verfügung zu stellen.

In einer weiteren Ausführungsform der Erfindung umfasst das elektronische Bauelement weitere Halbleiterbauelemente, die nicht in Oberfläche zu Oberfläche Kontakt mit dem Chipfeld verbunden sind. Die weiteren Halbleiterbauelemente werden auf die obere Oberfläche von mindestens einem der direkt auf das Chipfeld montierten Bauelemente montiert.

Die oberhalb des mit Diffusionslot verbundenen Bauelements aufgestapelten Bauelemente können einen oder mehrere Steuerungschips in Form von integrierten Halbleiterschaltungen umfassen. Diese weiteren Bauelemente können mit einem Kleber auf die auf der oberen Oberfläche der Halbleiterbauelemente angeordnete Elektrode montiert werden. Die gestapelten Bauelemente können durch eine Vielzahl von Verbindungsdrähten elektrisch mit der Umverdrahtungsanordnung des Schaltungsträgers und/oder den anderen Bauelementen verbunden werden, die auf das Chipfeld montiert sind.

Die Verwendung einer dünnen Diffusionslotverbindung auf der rückseitigen Metallisierung der Halbleiterbauelemente ermöglicht es, die mit Lötzinnspritzern oder der unerwünschten lateralen Ausbreitung von Weichlot in Chip auf Chip Multichip-Bauelementen verbundenen Probleme zu vermeiden. Die maximal mögliche Chipfläche oder Halbleiterfläche kann wesentlich gesteigert werden, da der Abstand zwischen den Chips reduziert werden kann, da zusätzlicher Abstand um die Halbleiterbauelemente oder Chips herum nicht erforderlich ist, um die unerwünschte Ausbreitung des Lots aufzunehmen. Die elektrische Leistungsfähigkeit einer Baugruppe einer vorgegebenen Größe kann deshalb verbessert werden.

1 veranschaulicht eine Draufsicht auf einen Halbleiterbaustein 1 entsprechend einer ersten Ausführungsform der Erfindung. Der Halbleiterbaustein 1 umfasst zwei vertikal angeordnete Halbleiterbauelemente, einen vertikal angeordneten Leistungsschalter 2, welcher in dieser Ausführungsform ein IGBT (Isolated Gate Bipolar Transistor) Anordnung ist und eine Diode 3.

Der Halbleiterbaustein 1 umfasst weiterhin einen Trägerstreifen 4, der ein Chipfeld 5 und drei Zuleitungen 6 umfasst. Das Chipfeld 5 ist ungefähr rechteckig und die drei Zuleitungen 6 sind benachbart zu der der langen Seite des Chipfelds 5 angeordnet. Die drei Zuleitungen 6 erstrecken sich in Richtungen, die im Wesentlichen parallel zu einander sind und im Wesentlichen im rechten Winkel zu der Kante des Chipfelds 5 angeordnet sind.

Die mittlere Zuleitung 7 erstreckt sich ungefähr von der Mitte der langen Seite des Chipfelds 5 und ist deshalb ganzheitlich mit dem Chipfeld 5. Die zwei weiteren Zuleitungen 6 sind als eine auf jeder Seite der mittleren Zuleitung 7 angeordnet. Der innen liegende Teilbereich 8 von jeder dieser Zuleitungen 6 erstreckt sich nach innen in Richtung der mittleren Zuleitung 7, um einem Anschlussbereich 9 zur Verfügung zu stellen. Die Anschlussbereiche 9 sind in einem Abstand von der langen Seite des Chipfelds 5 angeordnet und stehen nicht in mechanischem Kontakt mit dem Chipfeld 5.

In dieser Ausführungsform der Erfindung stellt die Zuleitung 10 auf der linken Seite eine Gateleitung zur Verfügung und die Zuleitung 11 auf der rechten Seite stellt eine Eingangsleitung zur Verfügung. Die Eingangsleitung 11 wird typischerweise als die Emitterleitung bezeichnet. Die mittlere Zuleitung 7 wird typischerweise als eine Kollektorleitung bezeichnet. Der außen liegende Teilbereich 12 von jeder der Zuleitungen 6 stellt die externen Anschlüsse des Bausteins 1 zur Verfügung. In der Draufsicht gemäß 1 werden die außen liegenden Teilbereiche 12 der drei Zuleitungen 6 mechanisch durch eine Verbindungsschiene 13 verbunden, die den Trägerstreifen 4 in einem (nicht in der Figur gezeigten) Trägerstreifenband hält, das eine Vielzahl von solchen Trägerstreifen 4 umfasst. Die Verbindungsschiene 13 wird nach der Fertigung des Halbleiterbauelements 1 entfernt, um die drei Leitungen 6 mechanisch und elektrisch von einander zu trennen.

Die IGBT Anordnung 2 umfasst eine obere Oberfläche 14, auf der eine Emitterelektrode 15 und eine Gateelektrode 16 angeordnet sind. Die untere Oberfläche 17 der IGBT Anordnung 2 umfasst eine Kollektorelektrode 18, die aus der Planansicht der 1 nicht ersehen werden kann. Die untere Oberfläche 17 der IGBT Anordnung 2 ist mechanisch und elektrisch durch eine Diffusionslotverbindung 20 mit der oberen Oberfläche 19 des Chipfelds 5 verbunden. Die Diffusionslotverbindung 20 kann aus der Draufsicht gemäß 1 nicht ersehen werden und wird detaillierter mit Bezug auf die Ansicht im Querschnitt gemäß 2 erörtert.

Die Diode 3 des Halbleiterbausteins 1 umfasst eine obere Oberfläche 20 mit einer Anodenelektrode 21 und die untere Oberfläche mit einer Kathodenelektrode 22. Die untere Oberfläche der Diode 3 und daher die Kathodenelektrode 22 ist mechanisch und elektrisch mit der oberen Oberfläche 19 des Chipfelds 5 durch eine Diffusionslotverbindung 20 verbunden, die aus der Draufsicht gemäß 1 nicht ersehen werden kann. Die Diode 3 ist benachbart zu der IGBT Anordnung 2 auf der oberen Oberfläche 19 des Chipfelds 5 angeordnet.

Da die IGBT Anordnung 2 und die Diode 3 mit dem Chipfeld 5 durch eine Diffusionslotverbindung verbunden sind, sind die Bereiche, die die IGBT Anordnung 2 und die Diode 3 umgeben, frei von Lötzinn. Der Bereich der oberen Oberfläche 19 des Chipfelds 5, der von der Diffusionslotverbindung 20 bedeckt wird, entspricht im Wesentlichen der lateralen Größe der IGBT Anordnung 2 und der Diode 3. Diese Anordnung kann eindeutiger aus der Querschnittsansicht gemäß 1 ersehen werden.

Der Halbleiterbaustein 1 umfasst weiterhin Verbindungsdrähte, die sich zwischen den auf der oberen Oberfläche der Halbleiterbauelemente 2 und 3 angeordneten Elektroden 15, 16 und 21 und den Zuleitungen 6 des Trägerstreifens 4 erstrecken.

Ein erster Verbindungsdraht 23 erstreckt sich zwischen dem Anodenanschluss 21 der Diode 3 und dem Anschlussbereich 9 der Emitterleitung 11. Ein zweiter Verbindungsdraht 24 erstreckt sich zwischen der Emitterelektrode 15 des IGBT und dem innen liegenden Anschlussbereich 9 der Emitterleitung 11. Der erste Verbindungsdraht 23 und der zweite Verbindungsdraht 24 umfassen Aluminium und weisen je einen Durchmesser von etwa 250 &mgr;m auf. Ein dritter Verbindungsdraht 25 erstreckt sich zwischen der Gateelektrode 16 auf der oberen Oberfläche 14 der IGBT Anordnung 2 und dem innen liegenden Anschlussbereich 9 der Gateleitung 12. Der dritte Verbindungsdraht 25 weist einen Durchmesser von etwa 75 &mgr;m auf und umfasst Gold.

Der Kathodenanschluss 22 und die Kollektorelektrode 17 der IGBT Anordnung 2 werden elektrisch mit einer Diffusionslotverbindung 20 an einem einzelnen Chipfeld 5 und der mittleren Kollektorleitung 7 des Trägerstreifens 4 angeschlossen. Der Halbleiterbaustein 1 umfasst daher eine Diode 3, die elektrisch parallel mit der IGBT Anordnung 2 verbunden ist und als eine Freilaufdiode konfiguriert ist.

Der Halbleiterbaustein 1 umfasst weiterhin Epoxidharz 26, das die obere Oberfläche 19 des Chipfelds 5, die innen liegenden Teilbereiche 8 der Zuleitungen 6, die IGBT Anordnung 2, die Diode 3 und die drei Verbindungsdrähte 23, 24 und 25 verkapselt. Die außen liegenden Oberflächen 27 des Epoxydharzes 26 stellen die außen liegenden Oberflächen des Kunststoffgehäuses des Halbleiterbausteins 1 zur Verfügung.

Die Form und die Dimensionen der außen liegenden Oberflächen 27 des Kunststoffgehäuses 26 und die Größe und Anordnung der Zuleitungen 6 sind typischerweise die einer bekannten Baugruppenart, die mit festgelegten Industriestandards wie den JEDEC Standards übereinstimmt. Mögliche Baugruppenarten sind zum Beispiel TO-252, TO-263, TO-220 und TO-247.

Die 2 veranschaulicht eine Ansicht im Querschnitt auf den Halbleiterbaustein 1 gemäß 1 und veranschaulicht im Besonderen das Chipfeld 5, auf welchem die IGBT Anordnung 2 und die Diode 3 befestigt sind.

Die untere Oberfläche der IGBT Anordnung 2, die die Kollektorelektrode 17 umfasst, ist mit der oberen Oberfläche 19 des Chipfelds 5 durch eine Diffusionslotverbindung 20 verbunden. Ebenso wird die auf der unteren Oberfläche der Diode 3 angeordnete Kathodenelektrode 22 auf die obere Oberfläche 19 des Chipfelds 5 montiert mit einer Diffusionslotverbindung 20, die im Wesentlichen die Gleiche ist wie die der IGBT Anordnung 2. Die Diffusionslotverbindung 20 weist eine gesamte Dicke auf, die in dieser Ausführungsform der Erfindung 2 Mikron (&mgr;m) beträgt.

Die Diffusionslotverbindung 20 umfasst drei Schichten. Eine Kontaktschicht 28 wird direkt auf dem Halbleitergehäuse 29 der IGBT Anordnung 2 beziehungsweise der Diode 3 positioniert. Die Kontaktschicht 29 besteht im Wesentlichen aus Aluminium und stellt einen ohmschen Anschluss zum Silizium des Halbleitergehäuses 29 mit niedrigem elektrischem Widerstand zur Verfügung. Die Kontaktschicht weist eine Dicke a auf, welche in dieser Ausführungsform etwa 0,8 &mgr;m beträgt.

Die Diffusionslotverbindung 20 umfasst weiterhin eine Diffusionssperrschicht 30, die direkt auf der Kontaktschicht 28 angeordnet ist. Die Diffusionssperrschicht 30 besteht im Wesentlichen aus Titanmetall und weist eine Dicke b von etwa 0,2 &mgr;m auf. Die Diffusionssperrschicht 30 verhindert eine Reaktion zwischen dem Aluminium der Kontaktschicht 28 und der Diffusionslotschicht 31.

Die Diffusionslotschicht 31 ist direkt auf der Diffusionssperrschicht 30 angeordnet und weist eine Dicke von etwa 0,8 &mgr;m auf. Die Diffusionslotschicht 30 umfasst intermetallische Phasen 32. Die Diffusionslotschicht 31 wird auf den unteren Oberflächen der IGBT Anordnung 2 und der Diode 3 in der Form eines auf Zinn basierten Diffusionslots zur Verfügung gestellt, das Zinn und Gold und/oder Silber umfasst. Die Halbleiterbauelemente 2 und 3 werden durch Erwärmen des Chipfelds 5 auf eine Temperatur über dem Schmelzpunkt der Diffusionslotschicht 31 auf das Chipfeld 5 montiert.

In einem ersten Arbeitsschritt wird die Diode 3 mechanisch und elektrisch mit der oberen Oberfläche 19 des Chipfelds 5 verbunden, in dem die auf der rückseitigen Oberfläche der Diode 3 angeordnete Diffusionslotschicht 31 auf die obere Oberfläche 19 des Chipfelds 5 gepresst wird. Das Diffusionslot schmilzt unter der Ausformung von intermetallischen Phasen 32, die einen höheren Schmelzpunkt als den Schmelzpunkt des Diffusionslots aufweisen. Die Diffusionslotverbindung wird daher auf Grund der Verfestigung des Bereiches zwischen der Diffusionssperrschicht 30 und der oberen Oberfläche 19 des Chipfelds 5 ausgeformt.

In einem anschließenden Arbeitsschritt wird die IGBT Anordnung 2 benachbart zu der Diode 3 auf das Chipfeld 5 montiert. Das Chipfeld 5 ist auf eine Temperatur erwärmt die bewirkt, dass die Diffusionslotschicht 31 schmilzt, wenn sie auf die obere Oberfläche 19 des Chipfelds 5 platziert wird. Da die intermetallischen Phasen 32, die die mechanische Verbindung an der Schnittstelle zwischen der oberen Oberfläche 19 des Chipfelds 5 und der Diode 3 ausformen, einen höheren Schmelzpunkt aufweisen als diese Temperatur, verbleibt die Diode 3 mit dem Chipfeld 5 während des zweiten Arbeitsschritts der Diffusionslötung verbunden.

Die Diffusionslotverbindung 20 wird durch das Aufbringen einer ersten Kontaktschicht 28 aus Aluminium auf die untere Oberfläche des Halbleitergehäuses 29 der IGBT Anordnung 2 beziehungsweise der Diode 3 erzeugt. Die Diffusionssperrschicht 30 wird dann direkt auf die Kontaktschicht 28 aufgebracht und die Diffusionslotschicht 31 wird direkt auf die Diffusionssperrschicht 30 aufgebracht. Folglich sind die lateralen Dimensionen der Diffusionslotverbindung 20 ungefähr gleich jenen der lateralen Ausdehnung der IGBT Anordnung 2 beziehungsweise der Diode 3.

Im Gegensatz zur Diffusionslötung wird eine Weichlotschicht, die eine Dicke von mindestens 50 &mgr;m, typischerweise 100 &mgr;m aufweist, auf dem Chipfeld aufgebracht und das Halbleiterbauelement wird in die Weichlotschicht gedrückt. Dies bewirkt, dass sich das Weichlot nach außen hin ausbreitet, wodurch Platz auf dem Chipfeld eingenommen wird.

Entsprechend der Erfindung wird sowohl die mechanische Verbindung und die elektrische Verbindung zwischen der IGBT Anordnung 2 und dem Chipfeld 5 als auch die mechanische Verbindung und die elektrische Verbindung zwischen der Diode 3 und dem Chipfeld 5 durch das Schmelzen und das Verfestigen der dünnen Diffusionslotschicht 31 erzeugt. Folglich werden in einem Diffusionslötvorgang keine so großen Mengen an geschmolzenem Lötzinn erzeugt, wie dies im Falle einer Weichlotverbindung der Fall ist. Der von der Diffusionslotverbindung 20 eingenommene laterale Bereich bleibt deshalb im Wesentlichen der des Halbleiterbauelements. Dies ermöglicht es, die lateralen Größe der Halbleiterbauelemente zu steigern, da zusätzliche Aussparungen, die den Halbleiterbauelementen benachbart sind, nicht erforderlich sind, um überschüssiges, von den Bauelementen während des Befestigungsprozesses der Bauelemente nach außen verschobenes Lötzinn aufzunehmen.

Nachdem die IGBT Anordnung 2 und die Diode 3 mit der oberen Oberfläche 19 des Chipfelds 5 verbunden worden sind, werden die Verbindungsdrahtanschlüsse 23 und 24 zwischen dem Anodenanschluss 21 auf der oberen Oberfläche der Diode 3 und dem innen liegenden Anschlussbereich 9 der Emitterleitung 11 und zwischen der auf der oberen Oberfläche 14 der IGBT Anordnung 2 angeordneten Emitterelektrode 15 und dem innen liegenden Kontaktbereich 9 der Emitterleitung 11 erzeugt.

In einem zweiten Arbeitsgang der Drahtkontaktierung wird die auf der oberen Oberfläche 14 der IGBT Anordnung 2 angeordnete Gateelektrode 16 elektrisch mit dem Verbindungsdraht 25 verbunden, die sich zwischen der Gateelektrode 16 und dem Anschlussbereich 9 von dem innen liegenden Teilbereich 8 der Gateanschlussleitung 10 erstreckt.

Die obere Oberfläche 19 des Chipfelds 5, die Verbindungsdrähte 23, 24 und 25, die IGBT Anordnung 2, die Diode 3 und die innen liegenden Teilbereiche 8 der Zuleitungen 6 werden in einem Formtransferarbeitsgang in Epoxidharz verkapselt, um den Halbleiterbaustein 1 zur Verfügung zu stellen.

In einer nicht in den Figuren gezeigten alternativen Ausführungsform kann die Diode 3 auf die obere Oberfläche 19 des Chipfelds 5 montiert werden, so dass die Kathodenelektrode 21 nach unten zeigt und mit der oberen Oberfläche 19 des Chipfelds 5 durch einer Diffusionslotverbindung 20 entsprechend einer der Ausführungsformen der Erfindung verbunden wird. Die Anodenelektrode 22 zeigt deshalb nach oben und wird durch Verbindungsdrähte elektrisch mit der Umverdrahtungsanordnung verbunden.

3 veranschaulicht eine Draufsicht auf ein elektronisches Bauelement 35 entsprechend einer zweiten Ausführungsform der Erfindung. Teile des elektronischen Bauelements 35, die im Wesentlichen die Gleichen sind oder dieselbe Funktion erfüllen, wie im elektronischen Bauelement 1, das in den 1 und 2 veranschaulicht ist, werden durch dieselben Bezugszeichen bezeichnet und werden nicht unbedingt erneut im Detail beschrieben.

Das elektronische Bauelement 35 umfasst zwei MOSFET Anordnungen 36 und 37 und einen Steuerungshalbleiterchip 38 zusätzlich zu einem Trägerstreifen 4, der ein Chipfeld 5 und sieben Zuleitungen 6 umfasst. Die sieben Zuleitungen sind benachbart zu einer Seite des Chipfelds 5 angeordnet und erstrecken sich im Wesentlichen in zu dem Chipfeld 5 senkrechten Richtungen. Die sieben Zuleitungen 6 sind im Wesentlichen parallel zu einander angeordnet. Die mittlere Zuleitung erstreckt sich von dem Chipfeld 5 und ist ganzheitlich mit dem Chipfeld 5. Die weiteren Zuleitungen 6 weisen je einen Anschlussbereich 9 am innersten Teilbereich auf.

Der Anschlussbereich 9 ist in einem Abstand von der Kante des Chipfelds 5 entfernt und steht nicht in direktem mechanischem Kontakt mit dem Chipfeld 5.

Die erste MOSFET Anordnung 36 ist eine p-Kanal MOSFET Anordnung, die eine Drainelektrode 17 und zwei Gateelektroden 16 auf ihrer oberen Oberfläche 14 umfasst. Die Sourceelektrode 15 ist auf der unteren Oberfläche 41 der MOSFET Anordnung 36 angeordnet und ist durch eine Diffusionslotverbindung 20 mechanisch und elektrisch mit der oberen Oberfläche 19 des Chipfelds 5 verbunden. Diese Anordnung kann eindeutiger aus der Querschnittsansicht gemäß 4 ersehen werden.

Das in 3 veranschaulichte elektronische Bauelement stellt daher eine halbe Brückenanordnung der zwei MOSFET Anordnungen 36 und 37 zur Verfügung.

Die zweite MOSFET Anordnung 37 ist benachbart zu der ersten MOSFET Anordnung 36 auf das Chipfeld fünf montiert. Die zweite MOSFET Anordnung 37 ist eine n-Kanal MOSFET Anordnung und umfasst zwei Sourceelektroden 15 und drei Gateelektroden 16 auf ihrer oberen Oberfläche 14. Eine Drainelektrode 17 ist auf ihrer unteren Oberfläche 41 angeordnet und ist durch eine Diffusionslotverbindung 20 mechanisch und elektrisch mit der oberen Oberfläche 19 des Chipfelds 5 verbunden. Diese Anordnung wird auch in der Ansicht im Querschnitt gemäß 4 veranschaulicht.

Der Steuerungshalbleiterchip 38 ist auf die obere Oberfläche 14 der ersten MOSFET Anordnung 36 in einem Bereich der oberen Oberfläche 14 montiert, der nicht von der Drainelektrode 17 oder den Gateelektroden 16 eingenommen wird. Der Halbleitersteuerungsschalter 38 ist, wie in der Ansicht im Querschnitt gemäß 4 gezeigt, mit der oberen Oberfläche 14 der ersten MOSFET Anordnung 36 durch einen Klebstoff 39 verbunden.

Die Drainelektrode 17 der ersten MOSFET Anordnung 36 wird elektrisch mit drei Verbindungsdrähten 40 angeschlossen, wobei sich jeder der Verbindungsdrähte 40 zwischen einer Zuleitung 6 und dem Drainanschluss 17 erstreckt, der auf der oberen Oberfläche 14 der MOSFET Anordnung 36 angeordnet ist. Die auf der oberen Oberfläche 14 der ersten MOSFET Anordnung 36 angeordneten Gateelektroden 16 werden elektrisch durch Verbindungsdrähte 42 mit der oberen Oberfläche des Steuerungshalbleiterchips 38 verbunden. Der Steuerungshalbleiterchip 30 ist durch weitere Verbindungsdrähte 42 auch elektrisch an die auf der oberen Oberfläche 14 der zweiten MOSFET Anordnung 37 angeordneten Gateelektroden 16 angeschlossen. Der Halbleitersteuerungsschalter 38 ist elektrisch durch den Verbindungsdraht 43 mit einer Zuleitung 6 des Trägerstreifens verbunden. Eine vierte Vielzahl von Verbindungsdrähten 44 wird zur Verfügung gestellt, wobei sich ein Verbindungsdraht 44 zwischen jeder der zwei Zuleitungen 6 des Trägerstreifens 4 und jeder der zwei auf der oberen Oberfläche angeordneten Sourceelektroden 16 der zweiten MOSFET Anordnung 37 erstreckt.

4 veranschaulicht eine Querschnittsansicht auf das elektronische Bauelement 35 gemäß 3. Die Konfiguration der Diffusionslotverbindung 20 zwischen der unteren Oberfläche 41 von jeder der MOSFET Anordnungen 36 und 37 wird in dieser Querschnittsansicht veranschaulicht.

Die erste MOSFET Anordnung 36 ist eine p-Kanal MOSFET Anordnung, so dass sich ihre Sourceelektrode 15 auf der unteren Oberfläche 41 des Gehäuses 29 der MOSFET Anordnung 36 befindet. Die Sourceelektrode 15 wird mechanisch und elektrisch von der oberen Oberfläche 19 des Chipfelds 5 durch eine Diffusionslotverbindung 20 abgetrennt, die drei Schichten umfasst.

Die erste Schicht 28 ist eine Kontaktschicht und umfasst Aluminium und steht in direktem Oberfläche zu Oberfläche Kontakt mit dem Gehäuse 29 der MOSFET Anordnung 36. Eine Diffusionssperrschicht 30, die ein Titan umfasst, ist direkt auf der Kontaktschicht 28 angeordnet. Eine Diffusionslotschicht 31 ist direkt zwischen der Diffusionssperrschicht 28 und der oberen Oberfläche 19 des Chipfelds 5 angeordnet und umfasst intermetallische Phasen 32, die das Ergebnis eines Diffusionslötvorganges sind. Die intermetallischen Phasen 32 umfassen Zinn und Kupfer. Ebenso ist die untere Oberfläche 41 der zweiten MOSFET Anordnung 37 durch eine Diffusionslotverbindung 20 mechanisch und elektrisch mit der oberen Oberfläche 19 des Chipfelds 5 verbunden. Die Diffusionslotverbindung 20 ist im Wesentlichen die Gleiche wie die, die die untere Oberfläche 41 der ersten MOSFET Anordnung 36 mit der oberen Oberfläche 19 des Chipfelds 5 verbindet.

Der Steuerungshalbleiterchip 38, der die MOSFET Ansteuerungsschaltung umfasst, ist durch eine Klebeschicht 39 auf die obere Oberfläche 14 der ersten MOSFET Anordnung 36 montiert.

Das elektronische Bauelement 35 wurde gefertigt, in dem zuerst ein (in den Figuren nicht gezeigtes) Trägerstreifenband zur Verfügung gestellt wird, das eine Vielzahl von Trägerstreifen 4 umfasst, wobei jeder der Trägerstreifen 4 einen Trägerstreifen für ein einzelnes elektronisches Bauelement zur Verfügung stellt. In einem ersten Diffusionslotprozess wurde der erste MOSFET 36 mit der oberen Oberfläche 19 des Chipfelds 5 verbunden.

Dies wurde dadurch ausgeführt, dass der unteren Oberfläche 41 der MOSFET Anordnung 36 eine Diffusionslotverbindungsanordnung zur Verfügung gestellt wurde, die die erste Schicht 28 aus Aluminium direkt auf dem Silizium 29 angeordnet, eine Diffusionssperrschicht 30 aus einem Titan auf der Aluminiumschicht 28 angeordnet und eine Diffusionslotschicht einschließlich auf der Diffusionssperrschicht 30 angeordnetem Zinn umfasst.

Der Trägerstreifen 4 wurde dann auf eine Temperatur über dem Schmelzpunkt der Diffusionslotschicht erwärmt. Die untere Oberfläche 41 der MOSFET Anordnung 36 wurde dann in Oberfläche zu Oberfläche Kontakt mit der oberen Oberfläche 19 des Chipfelds 5 gebracht. Die Diffusionslotschicht schmolz und formte intermetallische Phasen 32 aus, die einen höheren Schmelzpunkt aufweisen als das Lötzinn, aus dem sie ausgeformt wurden. Folglich wird die MOSFET Anordnung 36 mechanisch durch eine Verfestigung der Schnittstelle zwischen der Diffusionssperrschicht 30 und der oberen Oberfläche 19 des Chipfelds 5 mit dem Chipfeld 5 verbunden.

In einem zweiten Diffusionslötvorgang wurde die zweite MOSFET Anordnung 37 auf dem Chipfeld 5 befestigt. Der zweiten MOSFET Anordnung 37 wurde ebenfalls eine Diffusionslotverbindungsanordnung zur Verfügung gestellt, die aus drei Schichten bestand. Eine erste Schicht aus Aluminium wird direkt auf dem Siliziumgehäuse 29 der MOSFET Anordnung 37 platziert. Eine Diffusionssperrschicht 30 aus Titan ist auf der Aluminiumschicht angeordnet und eine Diffusionslotschicht, die (nicht in den Figuren veranschaulichtes) Zinn umfasst, wurde auf der Titanschicht 30 angeordnet.

Das Chipfeld 5 wurde wieder auf eine Temperatur über dem Schmelzpunkt des Diffusionslots erwärmt und die untere Oberfläche 41 der zweiten MOSFET Anordnung 37 wurde in Oberfläche zu Oberfläche Kontakt mit der oberen Oberfläche 19 des Chipfelds 5 gebracht.

Das Diffusionslot schmolz und die intermetallischen Phasen 32 wurden zwischen dem Diffusionslot und dem Kupfer des Chipfelds 5 ausgeformt. Diese intermetallischen Phasen 32 weisen einen höheren Schmelzpunkt auf als das Diffusionslot, so dass die mechanische und elektrische Befestigung der MOSFET Anordnung 37 durch eine Verfestigung der Schnittstelle zwischen der MOSFET Anordnung 37 und dem Chipfeld 5 eintritt.

Da die Temperatur, auf die das Chipfeld 5 erwärmt wurde, niedriger ist als der Schmelzpunkt der intermetallischen Phasen 32, die die Diffusionslotverbindungsschicht 31 ausformen, blieb die zwischen der ersten MOSFET Anordnung 36 und dem Chipfeld 5 platzierte Diffusionslotverbindung 20 während des zweiten Diffusionslötvorgangs stabil.

Die Diffusionslotverbindung kann alternative Anordnungen umfassen, die in den Figuren nicht veranschaulicht sind. Zum Beispiel kann die Diffusionsverbindung nur zwei Schichten aufweisen, zum Beispiel eine Kontaktschicht aus Titan und eine direkt auf der Titanschicht angeordnete Diffusionslotschicht. Alternativ dazu kann die Diffusionslotverbindung aus einer Kontaktschicht, einer direkt auf der Kontaktschicht angeordneten Edelmetallschicht und einer auf der Edelmetallschicht angeordneten Diffusionslotschicht bestehen.

Wie aus der Ansicht im Querschnitt gemäß 4 ersehen werden kann, weist eine Diffusionslotverbindung den Vorzug auf, dass die laterale Ausbreitung der Lötzinnschicht 31 wesentlich reduziert wird gegenüber der, die bei einer Weichlotverbindung auftritt, da die Dicke der Diffusionslotschicht 20 wesentlich geringer ist. In dieser Ausführungsform der Erfindung weist die Diffusionslotschicht eine Dicke von etwa 2 &mgr;m auf. Im Gegensatz dazu wird Weichlot typischerweise mit einer Dicke von 50 bis 100 &mgr;m auf dem Chipfeld aufgetragen.

Da die laterale Ausbreitung der Diffusionslotschicht 31 wesentlich geringer ist als die mit Weichlot erzielte, kann der Abstand zwischen den zwei MOSFET Anordnungen 36 und 37 und der Abstand zwischen den Kanten des Chipfelds und den zwei MOSFET Anordnungen 36 und 37 reduziert werden, da die laterale Ausbreitung von übermäßigem Weichlot nicht untergebracht werden muss. Folglich können durch die Verwendung der Diffusionslotverbindung MOSFET Anordnungen mit größeren lateralen Abmessungen auf dem Chipfeld untergebracht werden, und die elektrische Leistung des elektronischen Bauelements kann verbessert werden.

In weiteren Fertigungsschritten wird der Steuerungshalbleiterchip 38 durch ein Haftmittel mit der oberen Oberfläche 14 der ersten MOSFET Anordnung 36 verbunden. Die elektrische Verbindung der MOSFET Anordnungen 36 und 37 und des Steuerungshalbleiterchips 38 zum Trägerstreifen 4 wird mittels Drahtverbindungen ausgeführt.

Die Drahtverbindung kann in zwei oder mehr Arbeitsschritten ausgeführt werden. Die breiten Verbindungen 40 und 44, die sich zwischen den MOSFET Anordnungen 36 und 37 und den Anschlussbereichen 9 der Zuleitungen 6 des Trägerstreifens 4 erstrecken, umfassen typischerweise Aluminium und weisen einen Durchmesser von etwa 250 &mgr;m auf. Diese Verbindungsdrähte können in einem ersten Drahtverbindungsvorgang ausgeformt werden.

Die Verbindungsdrähte 42 und 43, die sich zwischen dem Steuerungshalbleiterschalter 38 und den MOSFET Anordnungen 36 und 37 und dem Trägerstreifen 4 erstrecken, umfassen typischerweise Gold mit einem Durchmesser von 75 &mgr;m. Diese Verbindungsanschlüsse können in einem zweiten Drahtkontaktierungsvorgang ausgeformt werden.

Die MOSFET Anordnungen 36 und 37, der Steuerungshalbleiterchip 38, die Verbindungsdrähte 40, 42, 43 und 44, die innen liegenden Teilbereiche 8 der Zuleitungen 6 des Trägerstreifens 4 und die obere Oberfläche 19 des Chipfelds 5 werden dann in Epoxidharz 26 verkapselt, um das Gehäuse aus Kunststoff für das elektronische Bauelement 35 auszuformen. Die einzelnen elektronischen Bauelemente 35 werden dann vom Trägerstreifenband abgetrennt.

Das elektronische Bauelement 35 kann dann verwendet werden, um einen elektronischen Motor zu steuern, zum Beispiel durch Montieren des Bauelements 35 auf eine gedruckte Leiterplatte zusammen mit weiteren Bauelementen, um die gewünschte Schaltung zur Verfügung zu stellen.

Obwohl hierin bestimmte Ausführungsformen veranschaulicht und beschrieben worden sind, wird es von jenen mit gewöhnlichen Kenntnissen in der Technik erkannt werden, dass eine Vielfalt von alternativen und/oder äquivalenten Implementierungen die spezifischen gezeigten und beschriebenen Ausführungsformen ersetzen kann, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Es ist beabsichtigt, dass diese Anmeldung jegliche Anpassungen oder Abwandlungen der hierin erörterten spezifischen Ausführungsformen abdeckt. Deshalb ist es beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente eingegrenzt wird.


Anspruch[de]
Elektronisches Bauelement, das nachfolgendes umfasst:

mindestens zwei Halbleiterbauelemente, wobei jedes Halbleiterbauelement eine obere Seite und eine untere Seite umfasst, wobei mindestens ein Halbleiterbauelement ein vertikal angeordneter Halbleiterleistungsschalter ist, wobei die obere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst und die untere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst; und

einen Schaltungsträger, der ein Chipfeld und eine Umverdrahtungsanordnung umfasst, wobei die untere Seite der mindestens zwei Halbleiterbauelemente durch eine Diffusionslotverbindung mit dem Chipfeld verbunden ist.
Elektronisches Bauelement gemäß Anspruch 1, wobei die Diffusionslotverbindung eine Legierung umfasst, wobei die Legierung Sn und ein Element aus einer Gruppe bestehend aus Ag, Au, Cu und In umfasst. Elektronisches Bauelement gemäß Anspruch 1, wobei die Diffusionslotverbindung eine auf der unteren Seite des Halbleiterbauelements angeordnete Kontaktschicht, eine auf der Kontaktschicht angeordnete Diffusionssperrschicht und eine auf der Diffusionssperrschicht angeordnete Diffusionslotschicht umfasst. Elektronisches Bauelement gemäß Anspruch 3, wobei die Kontaktschicht im Wesentlichen aus Aluminium besteht. Elektronisches Bauelement gemäß Anspruch 3, wobei die Diffusionssperrschicht ein Element aus der Gruppe bestehend aus Ti Metall und einer ersten im Wesentlichen aus Ti Metall bestehenden Schicht und einer zweiten TiNX umfassenden Schicht umfasst. Elektronisches Bauelement gemäß Anspruch 3, wobei die Diffusionslotschicht eine Legierung umfasst, wobei die Legierung Sn und ein Element aus einer Gruppe bestehend aus Ag, Au, Cu und In umfasst. Elektronisches Bauelement gemäß Anspruch 1, wobei die Diffusionslotverbindung mindestens eine Kontaktschicht und eine Diffusionslotschicht umfasst, wobei die Kontaktschicht eines aus einem Metall und einer Legierung davon umfasst, wobei das Metall eines aus der Gruppe von Elementen ist, die aus Ti, Ni und Cr besteht und wobei die Diffusionslotschicht eine Legierung umfasst, wobei die Legierung Sn und ein Element aus der Gruppe bestehend aus Ag, Au, Cu und In umfasst. Elektronisches Bauelement gemäß Anspruch 7, wobei die Diffusionslotverbindung mindestens eine weitere Schicht umfasst, wobei die mindestens eine weitere Schicht zwischen der Kontaktschicht und der Diffusionslotschicht angeordnet ist und eines aus einem Metall und einer Legierung davon umfasst, wobei das Metall eines aus der Gruppe von Elementen bestehend aus Ni, Au, Ag, Pt und Pd ist. Elektronisches Bauelement gemäß Anspruch 1, wobei die Diffusionslotverbindung eine Dicke t aufweist, bei der 0,1 &mgr;m ≤ t ≤ 100 &mgr;m, vorzugsweise 0,1 &mgr;m ≤ t ≤ 10 &mgr;m, bevorzugter 1,5 ≤ t ≤ 3,5 &mgr;m ist. Elektronisches Bauelement gemäß Anspruch 1, wobei die Diffusionslotverbindung eine Dicke t aufweist, bei der 0,1 &mgr;m ≤ t ≤ 100 &mgr;m ist. Elektronisches Bauelement gemäß Anspruch 3, wobei die Diffusionslotverbindung eine Dicke t aufweist, bei der 0,1 &mgr;m ≤ t ≤ 100 &mgr;m, vorzugsweise 0,1 &mgr;m ≤ t ≤ 10 &mgr;m, bevorzugter 1,5 ≤ t ≤ 3,5 &mgr;m ist und wobei die Kontaktschicht eine Dicke a aufweist, bei der 0,01 &mgr;m ≤ a ≤ 10 &mgr;m, vorzugsweise 0,1 &mgr;m ≤ a ≤ 1 &mgr;m ist, die Diffusionssperrschicht eine Dicke b aufweist, bei der 0,1 &mgr;m ≤ b ≤ 10 &mgr;m, vorzugsweise 0,1 &mgr;m ≤ b ≤ 1 &mgr;m ist und die Diffusionslotschicht eine Dicke c aufweist, bei der 0,1 &mgr;m ≤ c ≤ 80 &mgr;m, vorzugsweise 0, 5 &mgr;m ≤ c ≤ 5 &mgr;m ist. Elektronisches Bauelement gemäß Anspruch 3, wobei die Diffusionslotverbindung eine Dicke t aufweist, bei der 0,1 &mgr;m ≤ t ≤ 100 &mgr;m ist und wobei die Kontaktschicht eine Dicke a aufweist, bei der 0,01 &mgr;m ≤ a ≤ 10 &mgr;m ist, die Diffusionssperrschicht eine Dicke b aufweist, bei der 0,1 &mgr;m ≤ b ≤ 10 &mgr;m ist und die Diffusionslotschicht eine Dicke c aufweist, bei der 0,1 &mgr;m ≤ c ≤ 80 &mgr;m ist. Elektronisches Bauelement gemäß Anspruch 1, wobei der vertikal angeordnete Halbleiterleistungsschalter einer bestehend aus einem MOSFET, einem IGBT oder einem BJT ist. Elektronisches Bauelement gemäß Anspruch 1, wobei mindestens ein Halbleiterbauelement eines aus einer PIN Diode und einer Schottky Diode ist. Elektronisches Bauelement gemäß Anspruch 14, wobei die Diode SiC umfasst. Elektronisches Bauelement gemäß Anspruch 1, wobei der Schaltungsträger ein Trägerstreifen ist, der ein Chipfeld und eine Vielzahl von Zuleitungen umfasst, wobei die Vielzahl der Zuleitungen die Umverdrahtungsanordnung zur Verfügung stellt. Elektronisches Bauelement gemäß Anspruch 1, wobei der Schaltungsträger eine gedruckte Leiterplatte ist, die gedruckte Leiterplatte ein Chipfeld und eine Umverdrahtungsanordnung umfasst, die Umverdrahtungsanordnung eine Vielzahl von innen liegenden Kontaktfeldern, eine Vielzahl von Leiterbahnen und eine Vielzahl von außen liegenden Kontaktfeldern umfasst. Elektronisches Bauelement gemäß Anspruch 1, wobei der Schaltungsträger ein keramisches Substrat umfasst. Elektronisches Bauelement gemäß Anspruch 1, wobei das elektronische Bauelement weiterhin eine Vielzahl von Verbindungsdrähten umfasst. Elektronisches Bauelement gemäß Anspruch 1, wobei das elektronische Bauelement weiterhin ein Gehäuse aus Kunststoff umfasst, wobei das Gehäuse aus Kunststoff ein Epoxidharz umfasst und mindestens die Halbleiterbauelemente verkapselt. Elektronisches Bauelement, das nachfolgendes umfasst:

mindestens zwei Halbleiterbauelemente, wobei jedes Halbleiterbauelement eine obere Seite und eine untere Seite umfasst, wobei mindestens ein Halbleiterbauelement ein vertikal angeordneter Halbleiterleistungsschalter ist, wobei die obere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst und die untere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst; und

einen Schaltungsträger, der ein Chipfeld und eine Umverdrahtungsanordnung umfasst, wobei die untere Seite der mindestens zwei Halbleiterbauelemente durch eine Diffusionslotverbindung auf dem Chipfeld befestigt ist, und

wobei das elektronische Bauelement eine Diode umfasst und der vertikal angeordnete Halbleiterleistungsschalter ein MOSFET oder ein IGBT ist.
Elektronisches Bauelement gemäß Anspruch 21, wobei die auf der unteren Oberfläche der Diode angeordnete Elektrode eine Anode ist und die auf der unteren Oberfläche des MOSFETs angeordnete Elektrode eine Drainelektrode ist. Elektronisches Bauelement gemäß Anspruch 21, wobei die auf der unteren Oberfläche der Diode angeordnete Elektrode eine Kathode ist und die auf der unteren Oberfläche des MOSFETs angeordnete Elektrode eine Drainelektrode ist. Elektronisches Bauelement gemäß Anspruch 21, wobei die auf der unteren Oberfläche der Diode angeordnete Elektrode eine Anode ist, und die auf der unteren Oberfläche des IGBTs angeordnete Elektrode eine Emitterelektrode ist. Elektronisches Bauelement gemäß Anspruch 21, wobei die auf der unteren Oberfläche der Diode angeordnete Elektrode eine Kathode ist und die auf der unteren Oberfläche des IGBTs angeordnete Elektrode eine Emitterelektrode ist. Elektronisches Bauelement gemäß Anspruch 21, wobei die Diode elektrisch parallel mit dem Halbleiterleistungsschalter verbunden ist. Elektronisches Bauelement, das nachfolgendes umfasst:

mindestens zwei Halbleiterbauelemente, wobei jedes Halbleiterbauelement eine obere Seite und eine untere Seite umfasst, wobei mindestens ein Halbleiterbauelement ein vertikal angeordneter Halbleiterleistungsschalter ist, die obere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst und die untere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst; und einen Schaltungsträger, der ein Chipfeld und eine Umverdrahtungsanordnung umfasst, wobei die untere Seite der mindestens zwei Halbleiterbauelemente durch eine Diffusionslotverbindung mit dem Chipfeld verbunden ist, und

wobei das elektronische Bauelement mindestens zwei vertikal angeordnete Halbleiterleistungsschalter umfasst, wobei die Halbleiterleistungsschalter aus einem aus der Gruppe aus einem MOSFET und einem IGBT bestehen.
Elektronisches Bauelement gemäß Anspruch 27, wobei die vertikal angeordneten Halbleiterleistungsschalter in Paaren konfiguriert sind, wovon jedes je eine Halbbrückenschaltung ausformt. Elektronisches Bauelement gemäß Anspruch 28, wobei einer der vertikal angeordneten Halbleiterleistungsschalter von jedem Paar eine n-Kanal Anordnung ist und einer der vertikal angeordneten Leistungsschalter von jedem Paar eine p-Kanal Anordnung ist. Elektronisches Bauelement gemäß Anspruch 27, wobei das elektronische Bauelement weiterhin einen Steuerungshalbleiterchip umfasst, wobei der Steuerungshalbleiterchip durch Haftmittel auf die obere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters montiert ist. Elektronisches Bauelement gemäß Anspruch 27, wobei das elektronische Bauelement weiterhin einen Steuerungshalbleiterchip umfasst, wobei der Steuerungshalbleiterchip durch Haftmittel auf dem Chipfeld montiert ist. Verfahren zur Montage eines elektronischen Bauelements, das nachfolgendes umfasst:

das Bereitstellen von mindestens zwei Halbleiterbauelementen, wobei jedes Halbleiterbauelement eine obere Seite und eine untere Seite umfasst, wobei mindestens ein Halbleiterbauelement ein vertikal angeordneter Halbleiterleistungsschalter ist, die obere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst und die untere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst, und wobei ein Mittel zur Erzeugung einer Diffusionslotverbindung auf der unteren Seite von jedem der Halbleiterbauelemente angeordnet ist;

das Bereitstellen eines Schaltungsträgers, der ein Chipfeld und eine Umverdrahtungsanordnung umfasst;

das Erwärmen des Schaltungsträgers auf eine ausgewählte Temperatur;

das Aufbringen der unteren Seite eines ersten Halbleiterbauelements auf das Chipfeld des Schaltungsträgers, während der Schaltungsträger bei der ausgewählten Temperatur ist;

das Erzeugen einer Diffusionslotverbindung zwischen dem ersten Halbleiterbauelement und dem Chipfeld;

das Aufbringen der unteren Seite eines zweiten Halbleiterbauelements auf das Chipfeld des Schaltungsträgers, während der Schaltungsträger bei der ausgewählten Temperatur ist; und

das Erzeugen einer Diffusionslotverbindung zwischen dem zweiten Halbleiterbauelement und dem Chipfeld.
Verfahren gemäß Anspruch 32, wobei der Arbeitsschritt des Aufbringens der unteren Seite eines ersten Halbleiterbauelements und des Erzeugens einer Diffusionslotverbindung für jedes der auf dem Chipfeld zu befestigenden Halbleiterbauelemente wiederholt wird. Verfahren gemäß Anspruch 32, wobei ein oder mehrere Arbeitsschritte in einem aus einer Gruppe bestehend aus einer inerten Atmosphäre und einem Formierungsgas ausgeführt werden. Verfahren gemäß Anspruch 32, wobei, nachdem ein Halbleiterbauelement dem Chipfeld befestigt worden ist, das Chipfeld erneut auf eine gewünschte Temperatur erwärmt wird, bevor ein nachfolgendes Halbleiterbauelement auf dem Chipfeld befestigt wird. Verfahren gemäß Anspruch 32, wobei die gewählte Temperatur über dem Schmelzpunkt des Mittels zur Erzeugung einer Diffusionslotverbindung liegt. Verfahren gemäß Anspruch 32, wobei die gewählte Temperatur T 150°C ≤ T ≤ 280°C ist. Verfahren gemäß Anspruch 32, wobei die Diffusionslotverbindung eine Legierung umfasst, wobei die Legierung Sn und ein Element aus der Gruppe bestehend aus Ag, Au, Cu und In umfasst. Verfahren gemäß Anspruch 32, wobei das Mittel zur Erzeugung einer Diffusionslotverbindung eine auf der unteren Seite des Halbleiterbauelements angeordnete Kontaktschicht, eine auf der Kontaktschicht angeordnete Diffusionsschicht und eine auf der Diffusionsschicht angeordnete Diffusionslotschicht umfasst. Verfahren gemäß Anspruch 32, wobei das Mittel zur Erzeugung einer Diffusionslotverbindung mit einer Dicke t zur Verfügung gestellt wird, bei der 0,1 &mgr;m ≤ t ≤ 100 &mgr;m ist. Verfahren gemäß Anspruch 39, wobei das Mittel zur Erzeugung einer Diffusionslotverbindung eine Dicke t aufweist, bei der 0,1 &mgr;m ≤ t ≤ 100 &mgr;m ist und wobei die Kontaktschicht eine Dicke a aufweist, bei der 0,01 &mgr;m ≤ a ≤ 10 &mgr;m ist, die Diffusionssperrschicht eine Dicke b aufweist, bei der 0,1 &mgr;m ≤ b ≤ 1 &mgr;m ist und die Diffusionslotschicht eine Dicke c aufweist, bei der 0,1 &mgr;m ≤ c ≤ 80 &mgr;m ist. Verfahren gemäß Anspruch 32, das weiterhin nachfolgendes umfasst:

das Erzeugen von elektrischen Verbindungen zwischen den auf der oberen Oberfläche der Halbleiterbauelemente angeordneten Elektroden und der Umverdrahtungsanordnung.
Verfahren gemäß Anspruch 42, wobei die elektrischen Verbindungen durch Verbindungsdrähte zur Verfügung gestellt wird. Elektronisches Bauelement, das nachfolgendes umfasst:

Mittel für das Bereitstellen von mindestens zwei Halbleiterbauelementen, wobei jedes Halbleiterbauelement eine obere Seite und eine untere Seite umfasst, wobei mindestens ein Halbleiterbauelement ein vertikal angeordneter Halbleiterleistungsschalter ist, die obere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst und die untere Oberfläche des vertikal angeordneten Halbleiterleistungsschalters mindestens eine Elektrode umfasst; und

Mittel für das Bereitstellen eines Schaltungsträger, der ein Chipfeld und eine Umverdrahtungsanordnung umfasst, wobei die untere Seite der mindestens zwei Halbleiterbauelemente durch eine Diffusionslotverbindung mit dem Chipfeld verbunden ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com