PatentDe  


Dokumentenidentifikation DE102004001577B4 02.08.2007
Titel Halbleiter-Speicherschaltung und Verfahren zum Betreiben derselben in einem Bereitschaftsmodus
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Menke, Manfred, 82515 Wolfratshausen, DE;
Vega-Ordonez, Ester, 80337 München, DE
Vertreter Wilhelm & Beck, 80639 München
DE-Anmeldedatum 10.01.2004
DE-Aktenzeichen 102004001577
Offenlegungstag 04.08.2005
Veröffentlichungstag der Patenterteilung 02.08.2007
Veröffentlichungstag im Patentblatt 02.08.2007
IPC-Hauptklasse G11C 5/14(2006.01)A, F, I, 20051017, B, H, DE
IPC-Nebenklasse G11C 11/407(2006.01)A, L, I, 20051017, B, H, DE   G11C 7/02(2006.01)A, L, I, 20051017, B, H, DE   

Beschreibung[de]

Die vorliegende Erfindung bezieht sich auf eine Halbleiter-Speicherschaltung mit einer Steuerung, mit der die Halbleiter-Speicherschaltung in einen Bereitschaftsmodus mit reduziertem Stromverbrauch schaltbar ist, sowie auf ein Verfahren zum Betreiben einer Halbleiter-Speicherschaltung in einem Bereitschaftsmodus mit reduziertem Stromverbrauch.

Integrierte Halbleiter-Speicherschaltungen sind häufig in einem Standby-Modus bzw. Bereitschaftsmodus betreibbar, in dem sie einerseits keine oder nur eine reduzierte Anzahl von Funktionen ausführen, andererseits auch nur einen reduzierten Stromverbrauch bzw. Leistungsbedarf aufweisen, und aus dem sie jederzeit innerhalb einer minimalen Zeitdauer in einen Arbeitsmodus mit uneingeschränkter Funktionalität versetzt werden können. Vor allem bei mobilen, durch Batterien oder Akkumulatoren mit elektrischer Leistung versorgten Geräten ist dieser Bereitschaftsmodus wichtig, um den mittleren Leistungsbedarf zu minimieren und die Einsatzzeit mit einer Batterie- bzw. einer Akkuladung zu maximieren. Dies ist umso wichtiger als einerseits diese mobilen Geräte, beispielsweise Mobiltelefone, Organizer, etc., oder zumindest viele Komponente derselben oft überwiegend in einem Bereitschaftsmodus betrieben werden oder betrieben werden können und andererseits eine immer umfangreichere Funktionalität integriert wird, was den Leistungsbedarf außerhalb des Bereitschaftsmodus in die Höhe treibt.

Zum Bereitschaftsstrom bzw. zum Leistungsbedarf im Bereitschaftsmodus tragen beispielsweise verschiedene Anteile von Refresh-Schaltungen bzw. Auffrischschaltungen, Leckströme und Versorgungsströme für analoge Komponenten bei. Für Low-Power-Anwendungen bzw. Anwendungen, die für einen niedrigen Leistungsbedarf optimiert sind, können Leckströme teilweise durch Schaltungstechnik oder durch entschärfte Technologiegrößen verringert werden. Der Leistungsbedarf von Auffrischschaltungen kann durch eine Optimierung der Partitionierung, insbesondere durch möglichst kurze Bitleitungen, klein gehalten werden.

Die US 6,163,225 A beschreibt ein periodisches Anschalten von Pumpen und eines Referenzspannungsgenerators, um positive und negative Knoten aufzuladen.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleiter-Speicherschaltung und ein Verfahren zum Betreiben einer Halbleiter-Speicherschaltung zu schaffen, die in einem Bereitschaftsmodus einen reduzierten Leistungsbedarf aufweist.

Diese Aufgabe wird durch eine Halbleiter-Speicherschaltung gemäß Anspruch 1 bzw. ein Verfahren gemäß Anspruch 11 gelöst.

Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen definiert.

Die vorliegende Erfindung schafft eine Halbleiter-Speicherschaltung mit einer Steuerung, mit der die Halbleiter-Speicherschaltung in einen Bereitschaftsmodus mit reduziertem Leistungsbedarf schaltbar ist. Die Halbleiter-Speicherschaltung umfasst eine erste analoge Teilschaltung mit einem ersten Leistungseingang und einem Signalausgang, eine zweite Teilschaltung mit einem zweiten Leistungseingang und einem Signaleingang, der mit dem Signalausgang der ersten Teilschaltung verbunden ist, eine erste Schalteinrichtung zum Zuführen elektrischer Leistung, die mit dem ersten Leistungseingang der ersten Teilschaltung verbunden ist, eine zweite Schalteinrichtung zum Zuführen elektrischer Leistung, die mit dem zweiten Leistungseingang der zweiten Teilschaltung verbunden ist, und eine Steuerung, die mit der ersten Schalteinrichtung und mit der zweiten Schalteinrichtung so verbunden ist, dass mit der Steuerung die erste Schalteinrichtung und die zweite Schalteinrichtung derart mit einer Taktperiode getaktet ansteuerbar sind, dass die erste Schalteinrichtung in dem Bereitschaftsmodus die erste analoge Teilschaltung innerhalb jeder Taktperiode während einer ersten Zeitdauer mit elektrischer Leistung versorgt und während einer zweiten Zeitdauer nicht mit elektrischer Leistung versorgt, und dass die zweite Schalteinrichtung in dem Bereitschaftsmodus die zweite Teilschaltung innerhalb jeder Taktperiode während einer dritten Zeitdauer mit elektrischer Leistung versorgt und während einer vierten Zeitdauer nicht mit elektrischer Leistung versorgt. Die Steuerung ist ausgebildet ist, um die Schalteinrichtungen so zusteuern, dass zumindest teilweise die erste Zeitdauer mit der vierten Zeitdauer oder die zweite Zeitdauer mit der dritten Zeitdauer überlappt.

Die vorliegende Erfindung schafft ferner ein Verfahren zum Betreiben einer Halbleiter-Speicherschaltung mit einer ersten analogen Teilschaltung und einer zweiten analogen Teilschaltung in einem Bereitschaftsmodus mit reduziertem Leistungsbedarf, mit folgenden Schritten:

  • a) Versorgen der ersten analogen Teilschaltung mit elektrischer Leistung während einer ersten Zeitdauer;
  • b) Nicht-Versorgen der ersten analogen Teilschaltung mit elektrischer Leistung während einer zweiten Zeitdauer;
  • c) Versorgen der zweiten Teilschaltung mit elektrischer Leistung während einer dritten Zeitdauer; und
  • d) Nicht-Versorgen der zweiten Teilschaltung mit elektrischer Leistung während einer vierten Zeitdauer,
wobei die Schritte a), b), c) und d) mit der gleichen Periode wiederholt werden,

dadurch gekennzeichnet, dass

zumindest teilweise die erste Zeitdauer mit der vierten Zeitdauer oder die zweite Zeitdauer mit der dritten Zeitdauer überlappt.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass der Leistungsbedarf analoger Schaltungen bzw. Teilschaltungen nicht beliebig klein gewählt werden kann, da sonst die Geschwindigkeit oder die Genauigkeit darunter leidet. Je geringer der Leistungsbedarf einer Analogschaltung ist, desto schlechter sind in der Regel die Parameter einzelner Schaltungskomponenten definierbar. Dies führt zu einer Verschlechterung des Matching-Verhaltens, zu einer größeren Streuung bzw. Variationsbreite der Eigenschaften der analogen Schaltung und zu einer immer schlechteren Simulierbarkeit derselben. Ferner wird mit abnehmendem Leistungsbedarf und abnehmenden Strömen die Empfindlichkeit gegen Einstreuungen bzw. äußere elektromagnetischer Störungen größer. Andererseits wirkt sich, insbesondere bei Halbleiter-Speicherschaltungen mit einem kleinen Anteil der Auffrischschaltungen am Gesamt-Leistungsbedarf der Anteil der analogen Teilschaltungen am Leistungsbedarf überproportional aus.

Ein Beispiel für eine analoge Teilschaltung ist ein Spannungsgenerator. Weil stromverbrauchende Einheiten, die durch die Spannungsgeneratoren mit einer Spannung und elektrischer Leistung versorgt werden, in der Regel weitgehend unabhängig von der Größe des Speichers immer ungefähr gleich groß sind, sind auch die für den Bereitschaftsmodus bzw. Standby-Betrieb vorgesehenen Spannungsgeneratoren unabhängig von der Speichergröße dimensioniert. Der Leistungsbedarf der Spannungsgeneratoren ist damit von der Speichergröße im Wesentlichen unabhängig. Die untere Grenze des Leistungsbedarfs einer Speicherschaltung im Bereitschaftsmodus ist deshalb insbesondere bei einer kleinen Speichergröße im Wesentlichen durch analoge Schaltungsteile der Generatoren bestimmt. Da andererseits mit Rücksicht auf Low-Power-Anforderungen bzw. aufgrund des Erfordernisses eines geringen Leistungsbedarfs auch die Versorgungsspannungen gering sind, können keine größere Ungenauigkeiten der analogen Komponenten zugelassen werden.

Entsprechendes gilt nicht nur für Spannungsgeneratoren, sondern auch für andere analoge Teilschaltungen, beispielsweise Verstärker, Zwischenverstärker, Komparatoren, etc. und zwar sowohl für Halbleiter-Speicherbauelemente, die eigenständige Bausteine bilden, als auch für Speicher, die mit anderen Halbleiterschaltungen, beispielsweise Prozessoren, auf einem gemeinsamen Halbleitersubstrat integriert sind.

Der vorliegenden Erfindung liegt die Idee zugrunde, den mittleren Leistungsbedarf einer analogen Teilschaltung einer Halbleiter-Speicherschaltung dadurch zu reduzieren, dass diese analoge Teilschaltung nicht kontinuierlich, sondern getaktet mit elektrischer Leistung versorgt wird. Beispielsweise wird die analoge Teilschaltung periodisch alle 30 &mgr;s für nur 3 &mgr;s mit elektrischer Leistung versorgt. Der mittlere Leistungsbedarf der analogen Teilschaltung wird damit gegenüber einer ständigen Leistungsversorgung um ca. 90% reduziert. Die Dimensionierung der analogen Teilschaltung unterliegt damit hinsichtlich des Leistungsbedarfs geringeren Restriktionen als ohne Taktung. Die analoge Teilschaltung kann somit ohne weiteres auf optimale Betriebseigenschaften optimiert werden. Insbesondere weist die analoge Teilschaltung ohne Rücksicht auf einen niedrigen Leistungsbedarf im aktiven Betriebsmodus eine geringe Empfindlichkeit gegenüber Einstreuungen bzw. Einkopplungen elektromagnetischer Störungen auf. Ferner sind die Parameter der einzelnen Bauteile und der gesamten analogen Teilschaltung besser bestimmbar und weisen eine geringere Variationsbreite auf. Dadurch verbessern sich auch das Matching-Verhalten und die Simulierbarkeit der analogen Teilschaltung im Entwurfsstadium.

Die beim Ein- und Ausschalten der Leistungsversorgung für die analoge Teilschaltung auftretenden bzw. aufzubringenden Ein- bzw. Ausschaltströme und die damit verbundenen Leistungsspitzen können dabei als im Verhältnis zum gesamten Leistungsbedarf im Bereitschaftsmodus gering angesehen werden. Der mittlere Leistungsbedarf wird deshalb um einen Faktor reduziert, der ziemlich genau dem Tastverhältnis entspricht. Das Tastverhältnis ist das Verhältnis zwischen der Zeitdauer, in der die analoge Teilschaltung mit Leistung versorgt wird, und der Periode des An- und Aus-Schaltzyklus.

Gemäß der vorliegenden Erfindung erfolgt eine Reduzierung des Leistungsbedarfs somit nicht über eine entsprechende Auslegung der analogen Teilschaltung, sondern über eine Taktung ihrer Leistungsversorgung. Durch diese Taktung entsteht naturgemäß eine periodische Schwankung bzw. ein Ripple der Ausgangsspannung (EN) der analogen Teilschaltung. Dieser Ripple kann jedoch beispielsweise mittels an den Signalausgängen der analogen Teilschaltung teilweise bereits herkömmlich vorhandenen Abblockkapazitäten oder auch durch eine Optimierung derselben oder zusätzliche Tiefpassfilter (RC-Glieder, etc.) minimiert werden. Durch Variation der Größe der Abblockkapazitäten kann ein Optimum zwischen der Reduzierung des Leistungsbedarfs im Bereitschaftsmodus und dem Ripple eingestellt werden. Die Abblockkapazitäten beeinflussen die Chip-Größe dabei nur unwesentlich, da sie im Regelfall bereits vorhanden sind und außerdem mit den Stromwerten im Bereitschaftsmodus skalieren, die jedoch sehr klein sind. Durch Abblockkapazitäten oder andere Tiefpassfilter können teilweise auch interne Knotenspannungen innerhalb der analogen Teilschaltung geglättet werden, wodurch auch ein möglicher Ripple auf diesen Spannungen fast beliebig klein gehalten werden kann.

Der Ripple einer Ausgangsspannung einer analogen Teilschaltung ist auch von dem Strom abhängig, der zu einer nachgeschalteten Teilschaltung fließt bzw. von dieser gezogen wird. Der Ripple kann deshalb durch eine geschickte Taktung nahezu vollständig verringert werden, indem die Taktung mehrerer in Reihe geschalteter Teilschaltungen abgestimmt wird.

Ein wichtiger weiterer Vorteil der vorliegenden Erfindung besteht darin, dass sie leicht in bestehende Schaltungen integriert bzw. bei den analogen Teilschaltungen derselben eingefügt werden kann, da lediglich Schalttransistoren an den Leistungseingängen der analogen Teilschaltungen angeordnet werden müssen. Empfindliche analoge Komponenten müssen weder modifiziert noch gar hinzugefügt werden. Dabei wird der Ripple um den niederfrequenten Rauschanteil bis zur Ein-/Ausschaltfrequenz reduziert.

Nachfolgend werden bevorzugte Ausführungsbeispiele der vorliegenden Erfindung mit Bezug auf die beiliegenden Figuren näher erläutert. Es zeigen:

1 eine schematische Darstellung einer Halbleiter-Speicherschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;

2 eine schematische Darstellung eines Ausschnitts aus der in 1 dargestellten Halbleiter-Speicherschaltung;

3 ein schematisches Schaltungsdiagramm einer analogen Teilschaltung;

4 eine schematische Darstellung einer Steuerung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; und

5 eine schematische Flussdiagramm eines Verfahrens gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.

1 ist eine schematische Darstellung einer Halbleiter-Speicherschaltung 10 mit einem Speicherzellenfeld 12 bzw. einem Array aus Speicherzellen und einem Oszillator 14 zum Erzeugen eines Zeitsignals zum Steuern einer Auffrischschaltung 16 zum Auffrischen von Speicherzellen des Speicherzellenfeldes 12. Ferner umfasst die Halbleiter-Speicherschaltung 10 eine erste, analoge Teilschaltung 22, eine zweite, nicht notwendigerweise analoge, Teilschaltung 24, eine dritte, analoge Teilschaltung 26 und eine Steuerung 28, die in 2 detaillierter dargestellt sind. Die erste Teilschaltung 22 und die dritte Teilschaltung 26 sind im vorliegenden Ausführungsbeispiel Spannungsgeneratoren zum Erzeugen einer Referenzspannung oder einer sonstigen Eingangsspannung für die zweite Teilschaltung 24. Bei der zweiten Teilschaltung 24 handelt es sich um eine digitale oder analoge Teilschaltung, beispielsweise um einen Empfänger, einen Verstärker, einen Komparator etc. Weitere Teilschaltungen der Halbleiter-Speicherschaltung 10, insbesondere weitere Spannungsgeneratoren, Verstärker, Zwischenverstärker, Komparatoren, Auffrischschaltungen etc. sind in 1 zugunsten einer klaren Darstellung nicht dargestellt.

2 ist ein schematisches Schaltungsdiagramm, in dem die Teilschaltungen 22, 24, 26, die Steuerung 28, der Oszillator 14 und deren Verknüpfung bzw. Beschaltung dargestellt sind. Die erste, analoge Teilschaltung 22 weist Anschlüsse 32, 34, 36 auf. Der erste Anschluss 32 und der zweite Anschluss 34 bilden einen ersten Leistungseingang, der erste Anschluss 32 und der dritte Anschluss 36 bilden einen zweiten Leistungseingang der ersten Teilschaltung 22. Ferner weist die erste Teilschaltung 22 einen Signalausgang 38 auf. Der erste Anschluss 32 ist über einen ersten Schalter 42 mit einem Bezugspotential VSS verbunden. Der zweite Anschluss 34 ist über einen zweiten Schalter 44 mit einem ersten Versorgungspotential VDD verbunden. Der dritte Anschluss 36 ist über einen dritten Schalter 46 mit einem zweiten Versorgungspotential VDD' verbunden.

Der erste Schalter 42, der zweite Schalter 44 und der dritte Schalter 46 bilden eine erste Schalteinrichtung, die mit dem ersten Leistungseingang 32, 34, 36 der ersten Teilschaltung 22 verbunden ist.

Die zweite Teilschaltung 24 weist einen Signaleingang 50 auf, der mit dem Signalausgang 38 der ersten Teilschaltung 22 verbunden ist. Ferner weist die zweite Teilschaltung 24 einen vierten Anschluss 52 und einen fünften Anschluss 54 auf, die einen Leistungseingang der zweiten Teilschaltung 24 bilden. Der vierte Anschluss 52 ist über einen vierten Schalter 56 mit dem Bezugspotential VSS verbunden. Der fünfte Anschluss 54 ist über einen fünften Schalter 58 mit dem ersten Versorgungspotential VDD verbunden.

Der vierte Schalter 56 und der fünfte Schalter 58 bilden eine zweite Schalteinrichtung, die mit dem zweiten Leistungseingang 52, 54 der zweiten Teilschaltung 24 verbunden ist.

Die dritte, analoge Teilschaltung 26 weist einen zweiten Signalausgang 60 auf, der parallel zu dem ersten Signalausgang 38 der ersten Teilschaltung 38 mit dem Signaleingang 50 der zweiten Teilschaltung 24 verbunden ist. Ferner weist die dritte Teilschaltung 26 einen sechsten Anschluss 62 und einen siebten Anschluss 64 auf, die einen Leistungseingang der dritten Teilschaltung 26 bilden. Der sechste Anschluss 62 ist über einen sechsten Schalter 66 mit dem Bezugspotential VSS verbunden. Der siebte Anschluss 64 ist über einen siebten Schalter 68 mit dem ersten Versorgungspotential VDD verbunden.

Der sechste Schalter 66 und der siebte Schalter 68 bilden eine dritte Schalteinrichtung, die mit dem dritten Leistungseingang 62, 64 der dritten Teilschaltung 26 verbunden ist.

Die Steuerung 28 ist mit den Oszillator 14 verbunden, um von diesem ein Zeitsignal zu empfangen, um ansprechend auf das Zeitsignal die Schalter 42, 44, 46, 56, 58, 66, 68 zu steuern.

Der erste Signalausgang 38 der ersten Teilschaltung 22, der zweite Signalausgang 60 der dritten Teilschaltung 26 und der Signaleingang 50 der zweiten Teilschaltung 24 sind ferner über eine Abblockkapazität bzw. einen Kondensator 70 mit dem Bezugspotential VSS verbunden. Der Kondensator 70 bildet zusammen mit den Ausgangsimpedanzen des ersten Signalausgangs 38 der ersten Teilschaltung 22 und des zweiten Signalausgangs 60 der dritten Teilschaltung 26 ein Tiefpassfilter zum Glätten des Ausgangssignals der ersten Teilschaltung 22 bzw. der dritten Teilschaltung 26.

Die Schalter 42, 44, 46, 56, 58, 66, 68 sind vorzugsweise als Transistoren und besonders bevorzugt als Feldeffekttransistoren ausgeführt. Dabei sind der erste Schalter 42, der vierte Schalter 56 und der sechste Schalter 66 vorzugsweise n-Kanal-Transistoren und der zweite Schalter 44, der dritte Schalter 46, der fünfte Schalter 58 und der siebte Schalter 68 p-Kanal-Transistoren. Alle p-Kanal-Transistoren 44, 46, 58, 68 oder alternativ alle p-Kanal-Transistoren 44, 46, die der gleichen Teilschaltung 22 zugeordnet sind, liegen vorzugsweise in einer gemeinsamen n-Wanne, die nicht geschaltet wird, und immer mit dem ersten Versorgungspotential VDD oder dem zweiten Versorgungspotential VDD' verbunden ist.

Die Anzahl der Anschlüsse eines Leistungseingangs einer Teilschaltung und die entsprechende Anzahl der Schalter einer Schalteinrichtung, über die die Teilschaltung mit der Leistungsversorgung verbindbar ist, kann wie im Fall der zweiten Teilschaltung 24 und der dritten Teilschaltung 26 zwei betragen oder auch, wie im Fall der ersten Teilschaltung 22 höher oder wesentlich höher sein. Vorzugsweise ist jeder oder jeder wichtige interne Bezugspotential-Knoten oder Versorgungspotential-Knoten über einen separaten Anschluss und einen separaten Schalter mit dem entsprechenden Bezugspotential oder Versorgungspotential verbunden. In diesem Fall können die Bezugspotential- oder Versorgungspotential-Knoten nach Abschalten der Leistungsversorgung voneinander unabhängige Potentiale annehmen, wodurch sich der Einschwingvorgang nach einem erneuten Anschalten der Leistungsversorgung deutlich verkürzt. Ausgewählte wichtige oder auch alle Versorgungspotential-Knoten sind vorzugsweise über Abblockkapazitäten mit dem Bezugspotential verbunden, um ihre Potentiale auch nach Ausschalten der Leistungsversorgung möglichst gut zu halten. Intern zu isolierende Knoten einer Teilschaltung werden jeweils über Transfergates von den Treibern abgetrennt.

In dem in 2 dargestellten Ausführungsbeispiel können die Versorgungspotentiale VDD, VDD' gleich oder auch voneinander verschieden sein. Jede Teilschaltung kann abhängig von der Anzahl der Anschlüsse Ihres Leistungseingangs jeweils mit einem oder mehreren Bezugs- und Versorgungspotentialen verbunden sein.

In diesem Ausführungsbeispiel handelt es sich bei der ersten, analogen Teilschaltung 22 und der dritten, analogen Teilschaltung 26 um Spannungsgeneratoren zum Erzeugen eine Eingangsspannung für die zweite Teilschaltung 24. Die erste Teilschaltung 22 ist dabei vorgesehen, um die Eingangsspannung für die zweite Teilschaltung 24 zu erzeugen, wenn sich die Halbleiter-Speicherschaltung 10 in einem Bereitschaftsmodus befindet. Die dritte Teilschaltung 26 ist vorgesehen, um die Eingangsspannung für die zweite Teilschaltung 24 zu erzeugen, wenn sich die Halbleiter-Speicherschaltung 10 in einem aktiven Betriebsmodus mit uneingeschränkter Funktionalität und somit außerhalb des Bereitschafts-Betriebsmodus befindet.

In dem aktiven Betriebsmodus verbindet die Steuerung 28 die dritte Teilschaltung 26 mit der Leistungsversorgung, wohingegen sie die dritte Teilschaltung 26 von der Leistungsversorgung trennt, wenn sich die Halbleiter-Speicherschaltung 10 im Bereitschafts-Betriebsmodus befindet. Im Bereitschaftsmodus steuert die Steuerung 28 die erste Schalteinrichtung 42, 44, 46 so, dass die erste Teilschaltung 22 periodisch mit der Leistungsversorgung verbunden und von dieser getrennt wird. Beispielsweise wird die erste Teilschaltung 22 alle 30 &mgr;s für jeweils 3 &mgr;s mit der Leistungsversorgung verbunden. Dies bedeutet, dass der erste Schalter 42, der zweite Schalter 44 und der dritte Schalter 46 periodisch alternierend für 3 &mgr;s gleichzeitig geschlossen und anschließend für 27 &mgr;s alle gleichzeitig geöffnet sind.

Vorzugsweise ist die Steuerung 28 so ausgebildet, dass sie die erste Schalteinrichtung 42, 44, 46 so steuert, dass im aktiven Modus neben der dritten Teilschaltung 26 auch die erste Teilschaltung 22 ununterbrochen mit Leistung versorgt wird.

Die Steuerung 28 steuert die zweite Schalteinrichtung 56, 58 so, dass die zweite Teilschaltung 24 im aktiven Modus ununterbrochen und im Bereitschaftsmodus ähnlich wie die erste Teilschaltung 22 periodisch getaktet mit der Leistungsversorgung verbunden ist. Vorzugsweise steuert die Steuerung 28 die zweite Schalteinrichtung 56, 58 im Bereitschaftsmodus mit der gleichen Periode, wie die dritte Schalteinrichtung 42, 44, 46, jedoch so, dass die erste Teilschaltung 22 und die zweite Teilschaltung 24 zu keinem Zeitpunkt gleichzeitig mit der Leistungsversorgung verbunden sind. Beispielsweise wird innerhalb einer Periode von insgesamt 30 &mgr;s zunächst innerhalb einer Zeitdauer von 3 &mgr;s Länge die erste Teilschaltung 22 mit der Leistungsversorgung verbunden. Anschließend wird nach einer kurzen Pause von 50 ns, in der weder die erste Teilschaltung 22 noch die zweite Teilschaltung 24 mit der Leistungsversorgung verbunden ist, die zweite Teilschaltung 24 mit der Leistungsversorgung verbunden. Während des knapp 24 &mgr;s langen Rests der Periode ist wiederum weder die erste Teilschaltung 22 noch die zweite Teilschaltung 24 mit der Leistungsversorgung verbunden. Während die erste Teilschaltung 22 nicht mit der Leistungsversorgung verbunden ist, wird das Potential am ersten Signalausgang 38 der ersten Teilschaltung 22 und am Signaleingang 50 der zweiten Teilschaltung 24 durch den Kondensator 70 im Wesentlichen konstant gehalten.

Die soeben beschriebene Leistungsversorgung der ersten Teilschaltung 22 und der zweiten Teilschaltung 24 mit einem versetzten Takt bzw. die nicht überlappenden Leistungsversorgungsphasen der ersten Teilschaltung 22 und der zweiten Teilschaltung 24 stellt sicher, dass der Ripple der ersten Teilschaltung 22 außerhalb der aktiven Phase der zweiten Teilschaltung 24 liegt. Dadurch wird ein Aufschaukeln einer Störung zuverlässig verhindert.

Für weitere analoge Komponenten bzw. Teilschaltungen kann zur Schaltungsvereinfachung der DISABLE-Testmodus verwendet werden, der für jeden Spannungsgenerator vorgesehen ist, um damit jeden einzelnen Generatorstrom stromlos zu schalten. Umschaltvorgänge und damit evtl. verbundene Regelungseinschwingvorgänge werden vorzugsweise wie beschrieben durch (große) Abblockkapazitäten unwirksam gemacht. Diese Abblockkapazitäten werden so bemessen, dass auch die geringen aber ständig fließenden Lastströmen nicht zu einem wesentlichen Ripple führen.

Im Fall von mehr als zwei Teilschaltungen, deren Leistungsversorgung im Bereitschaftsmodus getaktet wird, sind auch mehr als zwei verschiedene Phasen bzw. Taktphasen zur Steuerung der entsprechenden Schalteinrichtungen möglich und vorteilhaft. Die Einschaltphasen richten sich nach dem langsamsten Schaltungsteil, das an die jeweilige Phase angeschlossen ist. Hieraus ergibt sich die Anzahl der Phasen, wie auch die Zuordnung der Teilschaltungen zu den Taktphasen.

Die Anzahl der Taktphasen ist in der Grundkonzeption auf drei zurückzuführen, nämlich zwei nicht überlappende (wie oben beschrieben) und eine diese beiden (vorzugsweise im Wesentlichen vollständig) überlappende Taktphase. Innerhalb einer Signalkette aus einer Mehrzahl von Teilschaltungen wird deren Leistungsversorgung jeweils abwechselnd durch die beiden nicht überlappenden Taktphasen gesteuert. Die dritte, die anderen beiden Taktphasen überlappende Taktphase schafft die Möglichkeit, einen Vorlauf anzubieten, so dass sich interne Signale vor Beginn der zweiten nicht überlappenden Taktphase einpendeln können und somit die Länge dieser Taktphase kurz gehalten werden kann. Mit Hilfe dieser dritten, die anderen beiden Taktphasen überlappenden Taktphase kann somit der Kompromiss zwischen erlaubtem Ripple und mittlerem Leistungsbedarf im Bereitschaftsmodus weiter optimiert werden. Durch die dritte Taktphase wird die Leistungsversorgung einer Teilschaltung oder auch nur eines Abschnitts einer Teilschaltung gesteuert. Beispielsweise wird die Leistungsversorgung der ersten Teilschaltung in 2 über den ersten Anschluss 32 und den zweiten Anschluss 34 mit der ersten Taktphase gesteuert, während der dritte Schalter 46 mit der dritten Taktphase gesteuert wird.

Trigger-Impulse bzw. ein Zeitsignal erhält die Steuerung 28 von dem Oszillator 14, der bereits zum Steuern der Auffrischschaltung 16 zum Auffrischen der Speicherzellen des Speicherzellenfelds 12 vorgesehen ist. Da somit auf einen eigenen Oszillator oder einen anderen eigenen Erzeuger eines Zeitsignals verzichtet werden kann, wird kein zusätzlicher Leistungsbedarf erzeugt, der die Strombilanz bzw. den mittleren Leistungsbedarf im Bereitschaftsmodus verschlechtert. Dabei werden entweder für die Taktung der Leistungsversorgung der Teilschaltungen 22, 24 die gleichen Trigger-Impulse verwendet, wie für die Auffrischung der Speicherzellen des Speicherzellenfeldes 12, wodurch beide Vorgänge synchron bzw. mit einer konstanten Phasenverschiebung stattfinden. Oder es wird aus den für die Auffrischvorgänge vorgesehenen Trigger-Impulsen ein Steuersignal für die Taktung der Leistungsversorgung abgeleitet, das eine höhere oder auch niedrigere Frequenz aufweist.

Nach dem Anschalten der Leistungsversorgung für die gesamte Halbleiter-Speicherschaltung 10 wird für ein kontrolliertes Anschwingen bzw. Einschwingen aller Komponenten der Halbleiter-Speicherschaltung 10 und aller (internen) Signalpegel in einem Anschaltmodus eine Power-On-Sequenz ausgeführt, bzw. abgearbeitet. In diesem Anschaltmodus steuert die Steuerung 28 die Schalteinrichtungen so, dass die Teilschaltungen 22, 24, 26 nicht getaktet, sondern ständig bzw. ununterbrochen mit der Leistungsversorgung verbunden sind, bzw. mit elektrischer Leistung versorgt werden. Damit wird sichergestellt, dass keine gegenseitige Beeinflussung des Hochlaufens verschiedener interner Betriebszustände, Potentiale und Pegel zu (gegenseitigen) Störungen oder sogar dazu führt, dass die Halbleiter-Speicherschaltung nicht ordnungsgemäß anläuft.

Wie bereits oben anhand der 2 dargestellt, werden im aktiven Modus neben den speziell für diesen aktiven Modus vorgesehenen Spannungsgeneratoren (dritte Teilschaltung 26) auch die für den Bereitschaftsmodus vorgesehenen Standby-Spannungsgeneratoren (erste Teilschaltung 22) betrieben und zwar ständig und ohne Taktung der Leistungsversorgung. Erst wenn keine externe Anforderung für einen aktiven Zugriff auf die Halbleiter-Speicherschaltung 10 vorliegt, werden die für den aktiven Modus vorgesehenen Spannungsgeneratoren ausgeschaltet und die für den Bereitschaftsmodus vorgesehenen Standby-Spannungsgeneratoren getaktet mit elektrischer Leistung versorgt.

Im Fall von dynamischen Speichern (DRAMs; DRAM = dynamic random access memory = dynamischer Speicher mit wahlfreiem Zugriff), bei denen, wie oben beschrieben vorzugsweise der interne Oszillator zur Steuerung des Auffrischens der Speicherzellen für die Steuerung der getakteten Leistungsversorgung verwendet wird, wird das intern gesteuerte und ablaufende Auffrischen der Speicherzellen nicht als aktiver Zugriff gehandhabt. Da das Auffrischen verteilt erfolgt, kann der resultierende Leistungsbedarf kurzfristig durch die Abblockkapazitäten bedient werden. Bis zum nächsten Auffrischen bleibt ausreichend Zeit, um die Abblockkapazitäten durch die Standby-Spannungsgeneratoren nachzuladen und die Sollpotentiale wieder herzustellen. Dadurch wird vermieden, dass das Aktivieren der für den aktiven Modus vorgesehenen Spannungsgeneratoren, die hohe Querströme aufweisen, den Vorteil der getakteten Leistungsversorgung im Bereitschaftsmodus zunichte macht.

3 ist eine schematische Darstellung eines einfachen Beispiels für einen internen Aufbau der ersten, analogen Teilschaltung 22. Die Teilschaltung 22 umfasst hier einen ersten Anschluss 32 und einen zweiten Anschluss 34, die zusammen einen Leistungseingang der Teilschaltung 22 bilden.

Zwischen dem ersten Anschluss 32 und dem zweiten Anschluss 34 ist ein Spannungsteiler aus einer Serienschaltung von drei Widerständen 86, 88, 90 geschaltet. Zwischen einem ersten Knoten 92 zwischen dem ersten Widerstand 86 und dem zweiten Widerstand 88 einerseits und dem Bezugspotential andererseits existiert eine erste parasitäre Kapazität 94. Zwischen einem zweiten Knoten 96 zwischen dem zweiten Widerstand 88 und dem dritten Widerstand 90 einerseits und dem Bezugspotential andererseits existiert eine zweite parasitäre Kapazität 98. Zwischen einem dritten Knoten 100 zwischen dem dritten Widerstand 90 und dem zweiten Anschluss 34 einerseits und dem Bezugspotential andererseits existiert eine dritte parasitäre Kapazität 102. Der zweiten Knoten 96 ist mit dem Signalausgang 38 verbunden. Der Signalausgang 38 ist über eine Abblockkapazität 70 mit Masse verbunden.

Zwischen dem ersten Anschluss 32 und dem Bezugspotential VSS ist ein n-Kanal-Feldeffekttransistor 106 in der Funktion des Schalters 42 (2) angeordnet. Zwischen dem zweiten Anschluss 34 und dem Versorgungspotential VDD ist ein p-Kanal-Feldeffekttransistor 108 in der Funktion des Schalters 44 (2) angeordnet. Die Feldeffekttransistoren 106, 108 werden wie oben anhand der 2 dargestellt durch die Steuerung 28 geschaltet, um die Teilschaltung 22 mit der Leistungsversorgung zu verbinden oder von ihr zu trennen. Das Optimum in der Ausbildung der parasitären Kapazitäten 94, 98, 102 liegt vor, wenn nach Abschalten der Transistoren 108, 106 die sich am Knoten 96 einstellende Spannung derjenigen entspricht, die vor Abschalten gegeben war. Dies kann durch entsprechende zusätzliche parasitäre Kapazitäten am Knoten 100 oder 92 erreicht werden.

4 ist eine schematische Darstellung einer Steuerung 28 ähnlich der bei dem in 1 dargestellten Ausführungsbeispiel verwendeten Steuerung. Abweichend von dieser weist die in 4 dargestellte Steuerung 28 drei Steuerausgänge 110, 112, 114 auf, an denen sie, wie oben dargestellt, zwei Steuersignale mit nicht überlappenden Taktphasen und ein drittes Steuersignal mit einer Taktphase, welche beide andere Taktphasen überlappt, bereitstellt. An Steuereingängen 116, 118, 120, 122 empfängt die Steuerung 28 ein Trigger-Signal bzw. Zeitsignal und andere Steuersignale, welche beispielsweise einen Leerlaufbetrieb der Halbleiter-Speicherschaltung 10 oder einen Bereitschaftszustand derselben anzeigen oder ein Hochlaufen der Versorgungsspannung (Power-On).

5 ist ein schematisches Flussdiagramm, das ein Verfahren gemäß der vorliegenden Erfindung darstellt, wie es beispielsweise durch die oben anhand der 1 und 2 dargestellte Halbleiter-Speicherschaltung bzw. gesteuert durch deren Steuerung 28 durchgeführt wird. Dabei wird neben dem aktiven Modus und dem Bereitschaftsmodus ein weiterer Bereitschaftsmodus unterschieden, in dem die zweite Teilschaltung 24 ständig mit Leistung versorgt wird, während die erste Teilschaltung 22 getaktet mit Leistung versorgt wird.

Beim Start 130 wir die Leistungsversorgung für die gesamte Halbleiter-Speicherschaltung 10 eingeschaltet. Nach dem Start 130 wird die Halbleiter-Speicherschaltung in einem Schritt 132 in einer Power-On-Sequenz in Betrieb genommen. Wie oben bereits ausgeführt wurde, werden in dieser Power-On-Sequenz alle Standby-Spannungsgeneratoren ständig mit Leistung versorgt, um Störungen beim Hochlaufen der Halbleiter-Speicherschaltung zu verhindern. Anschließend wird in einem Schritt 134 geprüft, welcher Betriebsmodus vorliegt. Wie bereits erwähnt sind in diesem Ausführungsbeispiel drei Betriebsmodi möglich.

Ein erster Betriebmodus (1) ist ein Bereitschaftsmodus, in dem in aufeinander folgenden Schritten 142, 144, 146, 148 die Leistungsversorgung für eine erste Teilschaltung an- und nach einer vorbestimmten ersten Zeitdauer wieder ausgeschaltet und danach die Leistungsversorgung für eine zweite Teilschaltung an- und nach einer zweiten vorbestimmten Zeitdauer wieder ausgeschaltet wird. Eine typische erste vorbestimmte Zeitdauer zwischen den Schritten 142 des Anschaltens der Leistungsversorgung und 144 des Ausschaltens der Leistungsversorgung der ersten Teilschaltung bzw. zwischen den Schritten 146 und 148 des Anschaltens und des Ausschaltens der Leistungsversorgung für die zweite Teilschaltung beträgt jeweils 3 &mgr;s. Eine typische Zeitdauer zwischen den Schritten 144 des Ausschaltens der Leistungsversorgung der ersten Teilschaltung und 146 des Anschaltens der Leistungsversorgung der zweiten Teilschaltung beträgt 50 ns.

Nach dem Schritt 148 des Ausschaltens der Leistungsversorgung der zweiten Teilschaltung kehrt das Verfahren zum Schritt 134zurück, indem erneut bestimmt wird, welcher Betriebsmodus nun vorliegt. Solange der Bereitschaftsmodus vorliegt, werden die Schritte 142, 144, 146, 148 mit einer festen Periode von beispielsweise 30 &mgr;s wiederholt. Dazu kann beispielsweise der Schritt 134 zu fest vorbestimmten Zeitpunkten alle 30 &mgr;s ausgeführt oder aber auch durch einen externen Datenzugriff auf die Speichereinheit ausgelöst werden.

Wenn im Schritt 134 festgestellt wird, dass ein weiterer Bereitschaftsmodus gewählt ist, in dem lediglich die erste Teilschaltung getaktet, die zweite Teilschaltung jedoch ständig mit Leistung versorgt wird, springt das Verfahren zunächst zu einem Schritt 152, in dem die Leistungsversorgung für die zweite Teilschaltung angeschaltet wird. Anschließend wird die Leistungsversorgung für die erste Teilschaltung in einem Schritt 154 angeschaltet und nach einer vorbestimmten Zeitdauer von beispielsweise wiederum 3 &mgr;s in einem Schritt 156 ausgeschaltet.

Solange sich die Halbleiter-Speicherschaltung in dem weiteren Bereitschaftsmodus befindet, werden die Schritte 152, 154, 156 periodisch wiederholt, wobei die Periode der Widerholung vorzugsweise wiederum durch die Periode der vorbestimmten Zeitpunkte, zu denen der Schritt 134 ausgeführt wird, bestimmt ist. Dabei kann bei einer Variante des vorliegenden Ausführungsbeispiels im Schritt 152 des Anschaltens der Leistungsversorgung für die zweite Teilschaltung zunächst überprüft werden, ob die Leistungsversorgung für die zweite Teilschaltung bereits angeschaltet ist, wobei in diesem Fall kein weiteres Anschaltsignal erzeugt wird.

Wenn im Schritt 134 festgestellt wird, dass ein aktiver Betriebsmodus der Halbleiter-Speicherschaltung 10 vorliegt, wird in einem Schritt 162 die Leistungsversorgung für alle Teilschaltungen angeschaltet. Dies bedeutet beispielsweise, dass sowohl Standby-Spannungsgeneratoren (beispielsweise die erste Teilschaltung 22 in 2) als auch Spannungsgeneratoren, die ausschließlich für den aktiven Betriebsmodus vorgesehen sind (beispielsweise die dritte Teilschaltung 26 in 2) wie auch alle anderen Teilschaltungen (beispielsweise die zweite Teilschaltung 24 in 2) ständig mit Leistung versorgt werden.

Obwohl je nach konkreter Realisierung der Halbleiter-Speicherschaltung 10 und ihrer Teilschaltungen ein „Anschalten" einer Leistungsversorgung für eine Teilschaltung, die bereits mit Leistung versorgt wird, in der Regel nicht störend ist, kann jeder Schritt des Anschaltens der Leistungsversorgung für eine Teilschaltung, insbesondere die Schritte 152, 162 alternativ einen Schritt des Überprüfens ob die Teilschaltung bereits mit Leistung versorgt wird und einen Schritt des Anschaltens der Leistungsversorgung nur dann, wenn die Teilschaltung noch nicht mit Leistung versorgt wird, umfassen.

Bei den oben anhand der 1 bis 5 dargestellten Ausführungsbeispielen umfasst ein Bereitschaftsmodus jeweils zwei periodisch wiederholte und nicht überlappende, sondern zeitlich beabstandete Taktphasen, wobei in jeder Taktphase andere Teilschaltungen mit elektrischer Leistung versorgt werden. Gemäß einem weiteren bevorzugten Ausführungsbeispiel ist ferner eine dritte Taktphase vorgesehen, welche die anderen beiden Taktphasen teilweise oder vollständig überlappt. Diese dritte Taktphase wird vorzugsweise verwendet um die Leistungsversorgung von Teilschaltungen zu steuern, die selbst oder deren nachgeordnete Schaltungen eine längere Vorbereitungszeit benötigen. Schaltungstechnisch vorteilhaft ist es, die dritte Taktphase so aus den ersten beiden Taktphasen zu bilden, dass sie diese beiden vollständig überlappt.

In Verallgemeinerung der obigen Ausführungsbeispiele werden gemäß der vorliegenden Erfindung vorzugsweise alle Teilschaltungen, die in einem Bereitschaftsmodus einen Versorgungsstrom brauchen bzw. Versorgungsleistung verbrauchen und damit zum Bereitschafts-Leistungsbuget beitragen, periodisch ein- und ausgeschaltet. Um eine signifikante Einsparung zu erzielen, sollte die Einschaltphase signifikant kleiner sein als die Ausschaltphase. Das Verhältnis der beiden bestimmt im Wesentlichen den mittleren Leistungsbedarf. Insbesondere werden Teilschaltung getaktet mit Leistung versorgt, die signifikant zum Leistungsbedarf beitragen und die selbst bzw. deren nachgeschaltete Teilschaltungen gegenüber einem Ripple ihrer Ausgangsspannung tolerant sind. Dabei erfolgt die Taktung der Leistungsversorgung so, dass interne Potentiale auch in abgeschalteten Teilschaltungen möglichst weitgehend erhalten bleiben. Dies wird durch kapazitive Speicherung an internen Knoten der Teilschaltungen und besonders an ihren Ausgängen erzielt. Dadurch können ihre Ausgangspegel weiter zur Regelung benutzt werden, und das Einschwingen der internen und externen Potentiale erfolgt schnell, nachdem die Teilschaltung wieder mit Leistung versorgt wird. Durch eine Taktung der Leistungsversorgung von einander nachgeschalteten Teilschaltungen mit nicht überlappenden oder auch gezielt überlappenden Taktphasen kann eine Verstärkung eines einmal entstandenen Ripples (beispielsweise einer Referenzspannung) in Potentialen, die in nachgeschalteten Teilschaltungen abgeleitet werden, vermieden werden.

Im Rahmen der vorliegenden Erfindung können mehrere verschiedene Bereitschaftsmodi mit unterschiedlichen Bereitschaftsgrad und unterschiedlichem Leistungsbedarf vorgesehen sein, die sich dadurch unterscheiden, dass die Leistungsversorgung verschiedener Gruppen von Teilschaltungen getaktet ist. Ferner können sich verschiedene Bereitschaftsmodi durch verschiede Taktverhältnisse bzw. durch verschiedene Verhältnisse zwischen der ersten Zeitdauer, in der eine Teilschaltung mit Leistung versorgt wird, und einer zweiten Zeitdauer, in der sie nicht mit Leistung versorgt wird, unterscheiden.

10
Halbleiter-Speicherschaltung
12
Speicherzellenfeld
14
Oszillator
16
Auffrischschaltung
22
erste, analoge Teilschaltung
24
zweite Teilschaltung
26
dritte, analoge Teilschaltung
28
Steuerung
32
erster Anschluss
34
zweiter Anschluss
36
dritter Anschluss
38
erster Signalausgang
42
erster Schalter
44
zweiter Schalter
46
dritter Schalter
50
Signaleingang
52
vierter Anschluss
54
fünfter Anschluss
56
vierter Schalter
58
fünfter Schalter
60
zweiter Signalausgang
62
sechster Anschluss
64
siebter Anschluss
66
sechster Schalter
68
siebter Schalter
70
Kondensator
80
analoge Teilschaltung
82
erster Anschluss
84
zweiter Anschluss
86
erster Widerstand
88
zweiter Widerstand
90
dritter Widerstand
92
erster Knoten
94
erste parasitäre Kapazität
96
zweiter Knoten
98
zweite parasitäre Kapazität
100
dritter Knoten
102
dritte parasitäre Kapazität
104
Signalausgang
106
n-Kanal-Feldeffekttransistor
108
p-Kanal-Feldeffekttransistor
110
erster Steuerausgang
112
zweiter Steuerausgang
114
dritter Steuerausgang
116
Steuereingang
118
Steuereingang
120
Steuereingang
122
Steuereingang


Anspruch[de]
Halbleiter-Speicherschaltung (10) mit einer Steuerung, mit der die Halbleiter-Speicherschaltung (10) in einen Bereitschaftsmodus mit reduziertem Leistungsbedarf schaltbar ist, mit:

einer ersten analogen Teilschaltung (22) mit einem ersten Leistungseingang (32, 34, 36) und einem Signalausgang (38);

einer zweiten Teilschaltung (24) mit einem zweiten Leistungseingang (52, 54) und einem Signaleingang (50), der mit dem Signalausgang (38) der ersten Teilschaltung verbunden ist;

einer ersten Schalteinrichtung (42, 44, 46) zum Zuführen elektrischer Leistung, die mit dem ersten Leistungseingang (32, 34, 36) der ersten Teilschaltung (22) verbunden ist;

einer zweiten Schalteinrichtung (56, 58) zum Zuführen elektrischer Leistung, die mit dem zweiten Leistungseingang (52, 54) der zweiten Teilschaltung (24) verbunden ist; und

einer Steuerung (28), die mit der ersten Schalteinrichtung (42, 44, 46) und mit der zweiten Schalteinrichtung (56, 58) so verbunden ist, dass mit der Steuerung (28) die erste Schalteinrichtung (42, 44, 46) und die zweite Schalteinrichtung (56, 58) derart mit einer Taktperiode getaktet ansteuerbar sind, dass die erste Schalteinrichtung (42, 44, 46) in dem Bereitschaftsmodus die erste analoge Teilschaltung innerhalb jeder Taktperiode während einer ersten Zeitdauer mit elektrischer Leistung versorgt und während einer zweiten Zeitdauer nicht mit elektrischer Leistung versorgt, und dass die zweite Schalteinrichtung (56, 58) in dem Bereitschaftsmodus die zweite Teilschaltung (24) innerhalb jeder Taktperiode während einer dritten Zeitdauer mit elektrischer Leistung versorgt und während einer vierten Zeitdauer nicht mit elektrischer Leistung versorgt,

dadurch gekennzeichnet, dass

die Steuerung (28) ausgebildet ist, um die Schalteinrichtungen (56, 58) so zusteuern, dass zumindest teilweise die erste Zeitdauer mit der vierten Zeitdauer oder die zweite Zeitdauer mit der dritten Zeitdauer überlappt.
Halbleiter-Speicherschaltung (10) nach Anspruch 1, dadurch gekennzeichnet, dass

der erste Leistungseingang (32, 34, 36) der ersten analogen Teilschaltung (22) über einen ersten Schalter (42) mit einem Bezugspotential (VSS) und über einen zweiten Schalter (44) mit einem Versorgungspotential (VDD) verbunden ist, und

die erste Schalteinrichtung den ersten Schalter (42) und den zweiten Schalter (44) umfasst und mit dem ersten und zweiten Schalter (42, 44) die periodische Versorgung mit Leistung steuerbar ist.
Halbleiter-Speicherschaltung (10) nach Anspruch 2, dadurch gekennzeichnet, dass

der erste Leistungseingang (32, 34, 36) der ersten analogen Teilschaltung (22) über einen dritten Schalter (46) mit dem Versorgungspotential (VDD) oder einem weiteren Versorgungspotential (VDD') verbunden ist, und

die erste Schalteinrichtung den dritten Schalter (46) umfasst.
Halbleiter-Speicherschaltung (10) nach Anspruch 3, dadurch gekennzeichnet, dass der zweite Schalter (44) und der dritte Schalter (46) als p-Kanal-Transistoren ausgebildet sind, die in einer n-dotierten Wanne angeordnet sind, die mit dem Versorgungspotential verbunden ist. Halbleiter-Speicherschaltung (10) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet dass ein Tiefpassfilter (70) an dem Signalausgang (38) der ersten analogen Teilschaltung (22) so gebildet ist, dass das Tiefpassfilter (70) zum Glätten des Ausgangssignals vorgesehen ist. Halbleiter-Speicherschaltung (10) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Steuerung (28) ferner ausgebildet ist, um die erste Schalteinrichtung (42, 44, 46) und die zweite Schalteinrichtung (56, 58) so zu steuern, dass in einem weiteren Bereitschaftsmodus mit reduziertem Leistungsbedarf entweder die erste analoge Teilschaltung (22) oder die zweite Teilschaltung (24) ständig mit Leistung versorgt wird. Halbleiter-Speicherschaltung (10) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass:

ein Oszillator (14) zum Erzeugen eines Zeitsignals zum Steuern eines Auffrischvorgangs für Speicherzellen vorgesehen ist, und

die Steuerung (28) mit dem Oszillator verbunden ist, um von diesem das Zeitsignal zu empfangen, um ansprechend auf das Zeitsignal die erste Schalteinrichtung (42, 44, 46) zu steuern.
Halbleiter-Speicherschaltung (10) nach einem der Ansprüche 1 bis 7, gekennzeichnet dadurch, dass die Steuerung (28) ausgebildet ist, um die erste Schalteinrichtung (42, 44, 46) so zu steuern, dass die erste analoge Teilschaltung (22) in einem Anschaltmodus, in dem die Schaltung in Betrieb genommen wird, ständig mit elektrischer Leistung versorgt wird. Halbleiter-Speicherschaltung (10) nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass:

eine dritte Teilschaltung (26) mit einem dritten Leistungseingang (62, 64) und einem dritten Signalausgang (60) vorgesehen ist;

eine dritte Schalteinrichtung (66, 68) zum Zuführen elektrischer Leistung, die mit dem dritten Leistungseingang (62, 64) der dritten Teilschaltung (26) verbunden ist, vorgesehen ist; und

die Steuerung (28) ausgebildet ist, um die Schalteinrichtung (42, 44, 46) und die dritte Schalteinrichtung (62, 64) so zu steuern, dass die dritte Teilschaltung (26) in dem Bereitschaftsmodus nicht mit Leistung versorgt wird, und die erste analoge Teilschaltung (24) und die dritte Teilschaltung (26) in einem aktiven Betriebsmodus, in dem die Halbleiter-Speicherschaltung (10) uneingeschränkt betreibbar ist, mit elektrischer Leistung versorgt werden.
Halbleiter-Speicherschaltung (10) nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die analoge Teilschaltung (22) ein Spannungsgenerator ist. Verfahren zum Betreiben einer Halbleiter-Speicherschaltung (10) mit einer ersten analogen Teilschaltung (22) und einer zweiten analogen Teilschaltung (24) in einem Bereitschaftsmodus mit reduziertem Leistungsbedarf, mit folgenden Schritten:

a) Versorgen der ersten analogen Teilschaltung (22) mit elektrischer Leistung während einer ersten Zeitdauer;

b) Nicht-Versorgen der ersten analogen Teilschaltung (22) mit elektrischer Leistung während einer zweiten Zeitdauer;

c) Versorgen der zweiten Teilschaltung (24) mit elektrischer Leistung während einer dritten Zeitdauer; und

d) Nicht-Versorgen der zweiten Teilschaltung (24) mit elektrischer Leistung während einer vierten Zeitdauer,

wobei die Schritte a), b), c) und d) mit der gleichen Periode wiederholt werden,

dadurch gekennzeichnet, dass

zumindest teilweise die erste Zeitdauer mit der vierten Zeitdauer oder die zweite Zeitdauer mit der dritten Zeitdauer überlappt.
Verfahren nach Anspruch 11, bei dem die erste Zeitdauer und die dritte Zeitdauer nicht überlappen. Verfahren nach Anspruch 11, bei dem die erste Zeitdauer und die dritte Zeitdauer überlappen. Verfahren nach einem der Ansprüche 11 bis 13, ferner mit folgenden Schritten:

e) Versorgen der ersten analogen Teilschaltung (22) mit elektrischer Leistung während einer fünften Zeitdauer; und

f) Nicht-Versorgen der ersten analogen Teilschaltung (22) mit elektrischer Leistung während einer sechsten Zeitdauer,

wobei in einem weiteren Bereitschaftsmodus die Schritte e) und f) periodisch wiederholt werden und die weitere Teilschaltung (24) ständig mit elektrischer Leistung versorgt wird.
Verfahren nach einem der Ansprüche 11 bis 14, ferner mit einem dritten Bereitschaftsmodus, der sich von dem Bereitschaftsmodus dadurch unterscheidet, dass die erste Zeitdauer in dem dritten Bereitschaftsmodus länger oder kürzer ist als in dem Bereitschaftsmodus oder die dritte Zeitdauer in dem dritten Bereitschaftsmodus länger oder kürzer ist als in dem Bereitschaftsmodus. Verfahren nach einem der Ansprüche 11 bis 15, bei dem die erste analoge Teilschaltung (22) in einem Anschaltmodus, in dem die Halbleiter-Speicherschaltung (10) in Betrieb genommen wird, ständig mit elektrischer Leistung versorgt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

  Patente PDF

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com