PatentDe  


Dokumentenidentifikation DE102006060996A1 09.08.2007
Titel Verfahren zur Herstellung von Isolationsbereichen in Halbleiteranordnungen sowie zugehörige Strukturen
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Stapelmann, Chris, Tervuren, BE;
Tilke, Armin, Beacon, N.Y., US
Vertreter Kindermann, Patentanwälte, 85598 Baldham
DE-Anmeldedatum 20.12.2006
DE-Aktenzeichen 102006060996
Offenlegungstag 09.08.2007
Veröffentlichungstag im Patentblatt 09.08.2007
IPC-Hauptklasse H01L 21/762(2006.01)A, F, I, 20070329, B, H, DE
Zusammenfassung Es werden Verfahren zur Herstellung von Isolationsbereichen in Halbleiteranordnungen sowie zugehörige Strukturen offenbart. Ein bevorzugtes Ausführungsbeispiel weist das Ausbilden von zumindest einem Graben in einem Werkstück und das Ausbilden eines dünnen Nitridliners über den Seitenwänden und einer Bodenoberfläche des zumindest einen Grabens und über eine obere Oberfläche des Werkstücks unter Verwendung einer Atomlagenabscheidung (ALD) auf. Ein Isoliermaterial wird über der oberen Oberfläche des Werkstücks abgeschieden, wodurch der zumindest eine Graben aufgefüllt wird. Zumindest ein Teilbereich des Isoliermaterials wird von oberhalb der oberen Oberfläche des Werkstücks entfernt. Nach dem Entfernen des zumindest einen Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks liegt der dünne Nitridliner im zumindest einen Graben zumindest koplanar zur oberen Oberfläche des Werkstücks. Der dünne Nitridliner und das Isoliermaterial bilden einen Isolationsbereich der Halbleiteranordnung.

Beschreibung[de]
Technisches Gebiet

Die vorliegende Erfindung bezieht sich im Allgemeinen auf die Herstellung von Halbleiteranordnungen und insbesondere auf die Herstellung von Isolationsbereichen in Halbleiteranordnungen und zugehörigen Strukturen.

Hintergrund

Halbleiteranordnungen werden in einer Vielzahl von elektronischen Anwendungen verwendet, wie beispielsweise Computern, Mobiltelefonen, persönlichen Datenverarbeitungsgeräten und vielen anderen Anwendungen. Heim-, Industrie- und Kraftfahrzeug-Geräte, welche in der Vergangenheit lediglich mechanische Komponenten aufwiesen, besitzen beispielsweise heutzutage elektronische Teile, welche Halbleiteranordnungen benötigen.

Halbleiteranordnungen werden durch Abscheiden einer Vielzahl verschiedener Arten von Materialschichten über einem Halbleitersubstrat oder Wafer und einer Strukturierung der verschiedenen Materialschichten unter Verwendung einer Lithographie hergestellt. Die Materialschichten weisen üblicherweise dünne Schichten von leitendem, halbleitendem und isolierendem Material auf, welches zum Ausbilden von integrierten Schaltungen (IC, Integrated Circuit) strukturiert und geätzt werden. Hierbei kann eine Vielzahl von Transistoren, Speicheranordnungen, Schaltern, Leitbahnen, Dioden, Kondensatoren, logischen Schaltungen und anderen elektronischen Komponenten auf einem einzigen Baustein oder Chip ausgebildet werden.

Zum Bereitstellen einer elektrischen Isolation zwischen aktiven Gebieten oder elektronischen Komponenten, welche in einer integrierten Schaltung ausgebildet sind, werden Isolationsbereiche verwendet. Flache Grabenisolierung (STI, Shallow Trench Isolation) und tiefe Grabenisolierung (DT, Deep Trench) sind Beispiele für einige Isolationsbereiche, die in Halbleiteranordnungen weit verbreitet sind, obwohl auch andere Arten von Isolationsbereichen ausgebildet werden können.

STI-Bereiche werden oftmals in Komplemetär-Metall-Oxid-Halbleiter (CMOS, Complementary Metal Oxide Semiconductor)-Anordnungen verwendet, welche sowohl p-Kanal- als auch n-Kanal-Anordnungen in komplementären Konfigurationen verwenden. Die p- und n-Kanal-Anordnungen von CMOS-Anordnungen werden üblicherweise als p-Kanal-Metall-Oxid-Halbleiter (PMOS)- und n-Kanal-Metall-Oxid-Halbleiter (NMOS)-Transistoren bezeichnet. Der PMOS-Transistor ist in einer n-Wanne (z.B. einer mit n-Typ-Dotierstoffen implantierten Wanne) und der NMOS-Transistor in einer p-Wanne ausgebildet. Ein STI-Bereich ist zwischen der n-Wanne und der p-Wanne des jeweiligen PMOS-Transistors und NMOS-Transistors ausgebildet. Der STI-Bereich erstreckt sich üblicherweise innerhalb eines Halbleitersubstrats bis ca. zur Tiefe der maximalen n-Wannen- und p-Wannen-Dotierstoffkonzentration, z.B. bis ca. 0,2 bis 1,0 &mgr;m.

Zum Ausbilden von Isolationsbereichen werden üblicherweise Gräben in einem Substrat ausgebildet und die Gräben mit Isoliermaterialien aufgefüllt. Ätzprozesse und chemisch-mechanische Polierverfahren (CMP, Chemical Mechanical Polishing) werden zum Entfernen von überschüssigem Isoliermaterial von der oberen Oberfläche des Substrats verwendet.

Ein oft auftretendes Problem beim Ausbilden der Isolationsbereiche ist die Entstehung von Aussparungen oder Divots im Isoliermaterial, welches zum Auffüllen der Gräben verwendet wird. Das Fehlen von Isoliermaterial in den ausgesparten oder ausgestochenen (divoted) Bereichen kann zu einer unzureichenden elektrischen Isolation zwischen aktiven Bereichen und zu einer unerwünschten Topographie führen, welche an der oberen Oberfläche des Substrats ausgebildet wird.

Es besteht daher ein Bedürfnis beim Stand der Technik verbesserte Verfahren zum Ausbilden von Isolationsbereichen sowie zugehörige Strukturen zu schaffen.

Zusammenfassung der Erfindung

Diese und andere Probleme werden im Allgemeinen durch bevorzugte Ausführungsbeispiele der vorliegenden Erfindung, welche neuartige Verfahren zum Ausbilden von Isolationsbereichen in Halbleiteranordnungen sowie zugehörige Strukturen liefern, gelöst oder umgangen, wobei technische Vorteile allgemein erzielt werden.

Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung weist ein Verfahren zur Herstellung einer Halbleiteranordnung die Schritte auf: Bereitstellen eines Werkstücks, wobei das Werkstück eine obere Oberfläche aufweist, und Ausbilden von zumindest einem Graben im Werkstück, wobei der zumindest eine Graben Seitenwände und eine Bodenoberfläche aufweist. Ein dünner Nitridliner wird über den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens und über der oberen Oberfläche des Werkstücks unter Verwendung einer Atomlagenabscheidung (ALD, Atomic Layer Deposition) ausgebildet. Ein Isoliermaterial wird über der oberen Oberfläche des Werkstücks abgeschieden, wobei der zumindest eine Graben mit Isoliermaterial aufgefüllt wird. Zumindest ein Abschnitt des Isoliermaterials wird von der oberen Oberfläche des Werkstücks entfernt. Nach dem Entfernen des zumindest einen Abschnitts von Isoliermaterial über der oberen Oberfläche des Werkstücks liegt der dünne Nitridliner in dem zumindest einen Graben zumindest koplanar mit der oberen Oberfläche des Werkstücks. Der dünne Nitridliner und das Isoliermaterial bilden einen Isolationsbereich der Halbleiteranordnung.

Das vorstehend Beschriebene umreißt die Merkmale und technischen Vorteile der Ausführungsbeispiele der vorliegenden Erfindungen eher breit, damit die nachfolgende detaillierte Beschreibung der Erfindung besser verstanden werden kann. Zusätzliche Merkmale und Vorteile der Ausführungsbeispiele der Erfindung werden nachfolgend beschrieben, welche den Gegenstand der Ansprüche der Erfindung bilden. Der Fachmann wird hierbei abschätzen können, dass der offenbarte Aufbau und die speziellen Ausführungsbeispiele leicht als Basis zur Modifizierung oder zum Entwerfen weiterer Strukturen oder Verfahren verwendet werden können, um zum gleichen Zwecke der vorliegenden Erfindung zu gelangen. Ferner wird der Fachmann erkennen, dass äquivalente Aufbauten nicht vom Kern und Umfang der Erfindung abweichen, wie sie in den anliegenden Ansprüchen dargelegt sind.

Kurzbeschreibung der Zeichnungen

Für ein vollständigeres Verständnis der vorliegenden Erfindung und ihrer zugehörigen Vorteile wird nunmehr auf die nachfolgende Beschreibung Bezug genommen in Verbindung mit den begleitenden Zeichnungen, in denen:

1 bis 4 Schnittansichten eines herkömmlichen Verfahrens zum Ausbilden von Isolationsbereichen in einer Halbleiteranordnung bei verschiedenen Herstellungsstufen zeigen, wobei Aussparungen über einem Nitridliner innerhalb des Grabens der Isolationsbereiche ausgebildet sind;

5 bis 9 Schnittansichten eines Verfahrens zum Ausbilden von Isolationsbereichen in einer Halbleiteranordnung bei verschiedenen Herstellungsstufen zeigen, wobei ALD zum Ausbilden eines ultradünnen Nitridliners innerhalb der Isolationsgräben verwendet wird, wodurch die Entstehung von Aussparungen über dem dünnen Nitridliner in nachfolgenden Herstellungsschritten verhindert wird; und

10 eine Schnittansicht eines weiteren bevorzugten Ausführungsbeispiels der vorliegenden Erfindung zeigt, wobei Isolationsbereiche eine positive Stufenhöhe über der oberen Oberfläche des Werkstücks aufweisen.

Entsprechende Nummern und Symbole beziehen sich in den verschiedenen Figuren im Allgemeinen auf entsprechende Teile soweit nicht anders angegeben. Die Figuren sind zur klaren Darstellung der wesentlichen Aspekte der bevorzugten Ausführungsbeispiele gezeichnet und nicht notwendigerweise maßstabsgetreu.

Detaillierte Beschreibung der dargestellten Ausführungsbeispiele

Die Herstellung und Verwendung der derzeit bevorzugten Ausführungsbeispiele wird nachfolgend im Detail beschrieben. Es sollte jedoch klar sein, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer breiten Verschiedenheit von speziellen Zusammenhängen realisiert werden können. Die speziellen Ausführungsbeispiele dienen lediglich der Illustration von bestimmten Herstellungswegen und Verwendungsarten der Erfindung und begrenzen den Umfang der Erfindung nicht.

Die vorliegende Erfindung wird mit Bezug auf die bevorzugten Ausführungsbeispiele in einem bestimmten Zusammenhang beschrieben, nämlich dem Ausbilden von flachen Grabenisolationsbereichen (STI, Shallow Trench Isolation) in Halbleiteranordnungen. Die Erfindung kann jedoch auch auf die Ausbildung von anderen Arten von Isolationsstrukturen angewendet werden, wie beispielsweise einer tiefen Grabenisolation (DT, Deep Trench).

Nunmehr bezugnehmend auf die 1 bis 4 ist ein herkömmliches Verfahren zum Ausbilden von Isolationsbereichen in einer Halbleiteranordnung 100 gemäß einer Schnittansicht für verschiedene Herstellungsstufen dargestellt. Gemäß 1 sind in einem Substrat 102, welches ein Padoxid 104 und ein darauf ausgebildetes Padnitrid 106 aufweist, Gräben 108 ausgebildet. Ein Oxidliner 110 ist über den Seitenwänden des Substrats 102 ausgebildet, wobei ein Nitridliner 112 unter Verwendung einer chemischen Niederdruckgasphasenabscheidung (LPCVD, Low Pressure Chemical Vapor Deposition) wie dargestellt über dem Oxidliner 110 und über dem Padoxid 104 und Padnitrid 106 ausgebildet wird. Die Gräben 108 werden anschließend mit einem Isoliermaterial 114, welches Siliziumdioxid umfasst, aufgefüllt.

Zum Entfernen des Padnitrids 106 über dem Substrat 102 wird gemäß 2 ein Phosphorsäuren-Prozess 116 verwendet. Gemäß 3 kann ein CMP-Prozess zum Erleichtern eines Entfernens des Padnitrids und zum Entfernen des überschüssigen Isoliermaterials 114 von der Oberfläche des Substrats 102 verwendet werden.

Ein Problem beim herkömmlichen Ausbilden von Isolationsbereichen besteht darin, dass der Nitridliner 112 relativ dick ist. Beispielsweise werden herkömmliche Nitridliner 112 üblicherweise mittels LPCVD abgeschieden, wie in der US Patentschrift US 6,277,706 beschrieben ist, welche am 21. August 2001 für Ishikawa erteilt wurde und hier mit Bezug eingearbeitet ist, sowie der Patentschrift US 5,447,884, die am 05. September 1995 für Fahey, et. al. erteilt wurde und ebenfalls mit Bezug hier eingearbeitet ist. Beispielsweise wird bei Ishikawa das Ausbilden eines Nitridliners mittels LPCVD und mit einer Dicke von 5 bis 10 nm (50 bis 100 Angström) beschrieben. Fahey et. al. beschreibt das Ausbilden eines Nitridliners mittels LPCVD mit einer Dicke von weniger als 5 nm (50 Angström), insbesondere mit einer Dicke von 4 nm.

Da das Ausbilden eines Nitridliners unter Verwendung von LPCVD einen relativ dicken Nitridliner 112 tiefer, werden gemäß 3 Aussparungen 120 beim Entfernen des Padnitrids 106 und beim Entfernen des überschüssigen Isoliermaterials von der Oberfläche des Substrats 102 ausgebildet. Darüber hinaus neigt das Ausbilden von Nitridlinern mit Schichtdicken kleiner 3 bis 4 nm mittels LPCVD zu einer unvollständigen und nicht kontinuierlichen Linerausbildung, was wiederum dazu führt, dass eine schlechte Diffusionsbarriere ausgebildet wird. Beispielsweise beobachtete Fahey et. al., dass ein mittels LPCVD und mit einer Dicke von 3 nm (30 Angström) ausgebildeter Nitridliner eine Oxidation des Substrats hinter dem Nitridliner erlaubte.

Die Aussparungen 120 weisen eine Tiefe auf, die eine Funktion der Länge des Padnitrid-Ablöseprozesses darstellt und darüber hinaus teilweise eine Funktion der Dicke des Nitridliners 112 ist, und beispielsweise auch eine Funktion der Viskosität der Phosphorsäure ist, welche zum Entfernen des überschüssigen Isoliermaterials 114 von der oberen Oberfläche des Substrats 102 verwendet wird. Beispielsweise können die Aussparungen 120 eine Tiefe aufweisen, die größer oder gleich der Dicke des Nitridliners 112 ist. Wenn der Nitridliner 112 10 nm (100 Angström) dick ist, so können die Aussparungen 120 eine Tiefe unterhalb einer Oberfläche des Substrats 102 von beispielsweise ca. 10 nm (100 Angström) aufweisen. Die Aussparungen 120 können beispielsweise auf Grund von ähnlichen Ätzraten für das Padnitrid 106 und den Nitridliner 112 ausgebildet werden.

Das Ausbilden der Aussparung 120 ist dahingehend problematisch, da es eine schlechte elektrische Isolierung der aktiven Bereiche innerhalb des Substrats 102 verursacht. Die Ausbildung der Aussparung 120 verursacht darüber hinaus eine ungleichmäßige und nicht-ebene Topographie in der oberen Oberfläche des Substrats 102. Die Aussparungen 120 erhöhen die Beanspruchung des Substrats 102, können Kurzschlüsse verursachen und eine Verschlechterung der Anordnung an den Kanten in der Nähe der Aussparungen 120 bewirken. Somit sind zusätzliche Prozessschritte notwendig, um den Nitridliner über den Aussparungen 120 gemäß 4 aufzufüllen.

Beispielsweise kann ein zusätzlicher Nitridliner 122 abgeschieden oder rück-gefüllt werden, um die Aussparungen 120 aufzufüllen, wobei anschließend ein weiterer Polier- und/oder Rückbilde-Prozess verwendet wird um den Nitridliner 122 zu entfernen, wobei in einigen Anwendungen auch das Padoxid 104 über der oberen Oberfläche des Substrats 102 entfernt wird. Die hierbei auftretenden Probleme hinsichtlich der Reparatur einer Aussparung 120 beinhalten eine schlechte Haftung des rück-gefüllten Nitridliners 122: der rück-gefüllte Nitridliner 122 kann sich ablösen und abbrechen, was ähnlich schädliche Wirkungen aufweist wie die vorstehend beschriebenen Aussparungen 120.

Die Ausführungsbeispiele der vorliegenden Erfindung erzielen technische Vorteile durch die Verwendung eines ALD-Prozesses zum Ausbilden eines Nitridliners bei der Ausbildung eines Isolationsbereiches, wodurch sich ein ultradünner Nitridliner mit kontinuierlicher Bedeckung ergibt, welcher beispielsweise keine Poren oder Teilbereiche aufweist, bei denen kein Nitrid ausgebildet wird. Die Ausbildung einer dünneren, kontinuierlichen Schicht zum Ausbilden des Nitridliners kann unter Verwendung von ALD eher erzielt werden als mit LPCVD. Der Nitridliner verursacht keine Ausbildung von Aussparungen auf Grund der Viskosität der Ätzchemie, welche beispielsweise Phosphorsäure aufweisen kann, in der Nähe des sehr dünnen Nitridliners während dem Entfernungsprozess für eine Padnitridschicht und/oder eines überschüssigen Oxidfüllmaterials, wie nachfolgend beschrieben wird.

Die 5 bis 9 zeigen Schnittansichten eines Verfahrens zum Ausbilden von Isolationsbereichen in einer Halbleiteranordnung 250 für verschiedene Herstellungsstufen, wobei zum Ausbilden eines ultradünnen Nitridliners ALD verwendet wird. Neuartige mittels ALD ausgebildete dünne Nitridliner verhindern die Ausbildung von Aussparungen über dem dünnen Nitridliner in nachfolgenden Herstellungsschritten.

Zunächst wird unter Bezugnahme auf 5 ein Werkstück 202 bereitgestellt. Das Werkstück 202 kann ein Halbleitersubstrat mit Silizium oder anderen Halbleitermaterialien aufweisen, welches beispielsweise von einer Isolierschicht bedeckt ist. Das Werkstück 202 kann ebenfalls nicht dargestellte andere aktive Komponenten oder Schaltungen aufweisen. Das Werkstück 202 kann beispielsweise Siliziumoxid über einem kristallinen Silizium aufweisen. Das Werkstück 202 kann andere nicht dargestellte leitende Schichten oder andere Halbleiterelemente wie z.B. Transistoren, Dioden, Kondensatoren usw. aufweisen. Verbundhalbleiter wie beispielsweise GaAs, InP, Si/Ge oder SiC können an Stelle von Silizium verwendet werden. Das Werkstück 202 kann beispielsweise Si, SiGe, Ge, SiC oder ein SOI-Substrat (Silicon-On-Insulator) aufweisen.

Ein Padoxid 204 ist über dem Werkstück 202 ausgebildet. Das Padoxid 204 kann beispielsweise ca. 4 nm von Siliziumdioxid (SiO2) aufweisen, obwohl das Padoxid 204 alternativ andere Materialien und Abmessungen aufweisen kann. Das Padoxid 204 wird nachfolgend auch beispielsweise als Padoxidschicht bezeichnet.

Über dem Padoxid 204 ist ein Padnitrid 206 ausgebildet. Das Padnitrid 206 kann beispielsweise ca. 100 nm von Siliziumnitrid (SixNy) aufweisen, obwohl das Padnitrid 206 alternativ andere Materialien und Abmessungen aufweisen kann. Das Padnitrid 206 wird nachfolgend auch als beispielsweise Padnitridschicht bezeichnet. Das Padnitrid 206 und das Padoxid 204 werden gemeinsam nachfolgend auch als beispielsweise Opfermaterial 206/204 bezeichnet.

Gräben 208 für Isolationsbereiche werden im Padnitrid 206, im Padoxid 204 und im Werkstück 202 gemäß 6 ausgebildet. Die Gräben 208 können eine Tiefe von der oberen Oberfläche des Werkstücks 202 von etwa 350 nm in einigen Anwendungen aufweisen, obwohl die Tiefe beispielsweise auch ca. 0.2 bis 1,0 &mgr;m oder größer sein kann. Die Gräben 108 können beispielsweise eine Breite von ca. 20 nm bis einige &mgr;m aufweisen, obwohl die Grabenbereite auch andere Abmessungen aufweisen kann.

Als Nächstes werden Seitenwände und Bodenoberflächen der Gräben 208 oxidiert, wodurch gemäß 7 beispielsweise unter Verwendung eines thermischen Oxidationsprozesses in Anwesenheit von O2 ein Oxidliner 210 ausgebildet wird, obwohl andere Oxidationsverfahren alternativ verwendet werden können. Der Oxidliner 210 kann eine Dicke von beispielsweise ca. 5 bis 10 nm aufweisen, obwohl alternativ der Oxidliner 210 auch andere Abmessungen aufweisen kann. Der Oxidliner 210 weist in einigen Ausführungsbeispielen vorzugsweise eine Dicke von ca. 10 nm (100 Angström) oder weniger auf. Vorzugsweise weist der Oxidliner 210 Siliziumdioxid auf, obwohl alternativ andere Oxide und Isoliermaterialien ebenfalls verwendet werden können.

Vorzugsweise wird der Oxidliner 210 nur an den Seitenwänden eines Abschnitts des Grabens 208 wie dargestellt innerhalb des Werkstücks 202 ausgebildet. Alternativ kann gemäß 7 der Oxidliner 210 an den Seitenwänden des Padoxids 204 und darüber hinaus (nicht dargestellt) auf dem Padnitrid 206 innerhalb des Grabens 208 und über der oberen Oberfläche des Padnitrids 206 ausgebildet sein.

Ein Atomlagenabscheideprozess (ALD) 254 wird vorzugsweise zum Ausbilden eines ultradünnen Nitridliners 252 an den Seitenwänden und der Bodenoberfläche der Gräben 208 beispielsweise über dem Oxidliner 210 innerhalb der Gräben 208 und auch über den Seitenwänden des Padoxids 204, des Padnitrids 206 und über der oberen Oberfläche des Padnitrids 206 gemäß 7 ausgebildet. Der ultradünne Nitridliner 252 weist vorzugsweise Siliziumnitrid auf; beispielsweise weist der Nitridliner 252 vorzugsweise Si3N4, SixNy, oder Si3N4 oder SixNy kombiniert mit einer kleinen Menge von Wasserstoff z.B. ca. 1% oder weniger von Wasserstoff gemäß einem bevorzugten Ausführungsbeispiel auf, obwohl der Nitridliner 252 beispielsweise alternativ andere Nitridmaterialien aufweisen kann.

Der ALD-Prozess 254 kann einen schnellen ALD-Prozess (RAD, Rapid ALD process) beispielsweise in einem Ausführungsbeispiel aufweisen. Gemäß einem anderen Ausführungsbeispiel kann der ALD-Prozess 254 eine Temperatur von ca. 100 bis 500 Grad Celsius in einem Umgebungsgas von H2, N2, Ar, He unter Verwendung eines gasförmigen oder nicht gasförmigen Precursors aufweisen, obwohl andere Temperaturen und Umgebungsgase ebenfalls verwendet werden können.

Gemäß einem Ausführungsbeispiel weist der ALD-Prozess 254 vorzugsweise einen Zwei-Zyklen-Prozess auf. Beispielsweise kann ein erster Zyklus verwendet werden, der einen Si-Ausbildezyklus aufweist, und ein zweiter Zyklus verwendet werden, der einen N-Ausbildezyklus aufweist. Der erste Zyklus kann einen ersten Precursor mit SiH4, Dichlorsilan (DCS), Trichlorsilan (TCS) oder andere Silizium enthaltende Substanzen als Si-Ausbildezyklus aufweisen, wobei der zweite Zyklus einen zweiten Precursor mit beispielsweise NH3, N2H4 oder anderen Stickstoff enthaltenden Substanzen als N-Ausbildezyklus aufweisen kann. Alternativ kann der ALD-Prozess 254 einen einzigen Zyklus aufweisen oder beispielsweise drei oder mehr Zyklen besitzen.

Der ALD-Prozess 254 weist einen Druck von vorzugsweise ca. 133 bis 13323 Pascal (1 bis 100 Torr) und vorzugsweise einen Druck von ca. 133 bis 2000 Pascal (1 bis 15 Torr) auf, obwohl alternativ andere Drücke verwendet werden können. Der ALD-Prozess 254 kann beispielsweise einen oder mehrere Abscheidezyklen aufweisen. Alternativ können ebenfalls andere Prozessparameter verwendet werden. Der ALD-Prozess 254 kann beispielsweise einen selbstbegrenzenden Aufwachsprozess mit einem Wachstum von einer Atomschicht pro Zyklus aufweisen. Ein selbst-abschließender oder selbst-auslaufender Precursor kann in diesem Ausführungsbeispiel z.B. verwendet werden, wobei eine Anzahl von Zyklen zum Erreichen der gewünschten Gesamtdicke des dünnen Nitridliners 252 wiederholt durchgeführt wird. Wenn ein schneller ALD-Prozess 254 verwendet wird, so kann beispielsweise ein nicht selbstbegrenzender Precursor verwendet werden. Die Abscheidung einer konformalen Schicht von ca. 30 oder mehr Atomschichten kann beispielsweise durch einen einzigen Zyklus eines schnellen ALD-Prozesses 254 erreicht werden.

Vorteilhafterweise ist der Nitridliner 252 extrem dünn und weist gemäß einem bevorzugten Ausführungsbeispiel eine Dicke von ca. 2,5 nm (25 Angström) oder weniger auf. Gemäß einem weiteren Ausführungsbeispiel weist der Nitridliner 252 darüber hinaus vorzugsweise eine Dicke von 0,3 bis 2,5 nm ( 3 bis 25 Angström) oder weniger auf. Die Verwendung eines ALD-Prozesses 254 zum Ausbilden des Nitridliners 252 resultiert in der Ausbildung einer kontinuierlichen Schicht eines Nitridmaterials (welches beispielsweise eine vollständige Abdeckung liefert), welches beispielsweise bei derartigen Abmessungen abgeschieden werden kann. In anderen Ausführungsbeispielen weist der Nitridliner 252 vorzugsweise eine Dicke von z.B. zumindest 0,8 nm (8 Angström) auf. Wenn der Nitridliner 252 beispielsweise eine Dicke von ca. 0,8 nm (8 Angström) oder größer aufweist, so stellt der Nitridliner 252 eine effektive Barrierenschicht zum Verhindern einer Bor-Penetration (B) dar, welches einen Vorteil darstellt, wenn das Werkstück 202 mit B als Dotierstoffmaterial implantiert wird. Der Nitridliner 252 mit einer Dicke von ca. 0,8 nm (8 Angström) oder größer wirkt darüber hinaus als eine exzellente Diffusionsbarriere gegenüber anderen Dotierstoffarten. In diesem Ausführungsbeispiel verhindert der Nitridliner 252 vorzugsweise eine Diffusion von Dotierstoffmaterialien wie z.B. B aus dem Werkstück 202 in das nachfolgend abgeschiedene Isoliermaterial 214, welches nachfolgend beschrieben wird.

Da zum Ausbilden des Nitridliners 252 ein ALD- oder RAD-Prozess 254 verwendet wird, ist der Nitridliner 252 sehr dünn, wobei er dennoch eine gleichmäßige, kontinuierliche Abdeckung des Nitridliners 252 über den Seitenwänden von beispielsweise zumindest dem Oxidliner 210 aufweist. In einigen Ausführungsbeispielen weist der dünne Nitridliner 252 vorzugsweise einen nicht abgestuften Materialinhalt auf, wobei z.B. der dünne Nitridliner 252 vorzugsweise die gleiche Menge von Si und N über die gesamte Dicke des Liners 252 aufweist, beispielsweise von einem Punkt innerhalb des dünnen Nitridliners 252, der am nächsten zu den Seitenwänden und zur Bodenoberfläche des Grabens 208 liegt und sich nach innen in Richtung des Isoliermaterials 219 bewegt, welches den Graben füllt (siehe 8).

Der Nitridliner 252 weist vorzugsweise in einem Ausführungsbeispiel das gleiche Material auf wie das Padnitrid 206. In einigen Ausführungsbeispielen weist der Nitridliner 252 vorzugsweise Siliziumnitrid auf, obwohl andere Nitridmaterialien oder Isoliermaterialien oder Diffusionsbarrieren ebenfalls für beispielsweise den Nitridliner 252 verwendet werden können. In einem Ausführungsbeispiel kann der Nitridliner 252 eine einzige Atomschicht, z.B. eine Monoschicht, von Siliziumnitridmolekülen aufweisen. Alternativ kann in einem anderen Ausführungsbeispiel der Nitridliner 252 einige Monoschichten (z.B. zwei bis zehn oder mehr Monoschichten von Siliziumnitridmolekülen) aufweisen. Gemäß einem weiteren Ausführungsbeispiel weist der Nitridliner 252 vorzugsweise eine Dicke auf, die ca. ein Zehntel oder weniger der Dicke des Oxidliners 210 an den Seitenwänden und der Bodenoberfläche der Gräben 208 ist.

In einem optionalen Prozess kann nach dem Ausbilden des dünnen Nitridliners 252 mittels ALD der Nitridliner 252 zum Verbessern der Schicht-Zusammensetzung und -Eigenschaften, wie beispielsweise Verbesserung der Barriereneigenschaften und Spannungseigenschaften, behandelt werden. Beispielsweise kann das Werkstück 202 einer Behandlung ausgesetzt werden, wie z.B. einem UV-Prozess (UV, Ultra Violet), einem Plasmaprozess und/oder einem Wärmeprozess, um den Nitridliner 252 zu behandeln. Der UV-Prozess kann beispielsweise eine Belichtung des Werkstücks 202 mit Licht einer ultravioletten Wellenlänge aufweisen. Der UV-Prozess wird vorzugsweise bei einer Temperatur von ca. 250 bis 800 Grad Celsius gemäß einem Ausführungsbeispiel durchgeführt, wobei er vorzugsweise bei einer Temperatur von z.B. ca. 400 bis 550 Grad Celsius durchgeführt wird, obwohl andere Temperaturen ebenso verwendet werden können. Der UV-Prozess kann einen Druck von ca. 133 bis 6666 Pascal (1 bis 50 Torr) in einer Umgebung von beispielsweise Ar, N2 oder He aufweisen, obwohl alternativ andere Drücke und Umgebungsgase ebenfalls verwendet werden können. Der UV-Prozess kann beispielsweise eine einzige Wellenlänge oder eine breitbandige Lichtquelle aufweisen. Gemäß einem Ausführungsbeispiel weist der UV-Prozess beispielsweise einen breitbandigen Bereich auf, der zum Maximieren des UV-Behandlungseffekts optimiert ist.

Gemäß einem weiteren Ausführungsbeispiel kann die optionale Behandlung einen Plasmaprozess aufweisen. Der Plasmaprozess kann das Aussetzen des Werkstücks 202 in einem Plasma bei einer Temperatur von ca. 400 bis 550 Grad Celsius umfassen. Der Plasmaprozess kann einen Druck von ca. 133 bis 13332 Pascal (1 bis 100 Torr) aufweisen, und gemäß einem Ausführungsbeispiel vorzugsweise einen Druck von ca. 533 bis 1066 Pascal (4 bis 8 Torr) aufweisen. Der Plasmaprozess kann in einer Stickstoffumgebung durchgeführt werden, obwohl alternativ He, Ar oder andere Umgebungsgase verwendet werden können. Der Plasmaprozess kann beispielsweise bei hochfrequenter Radiofrequenz (HFRF, High Frequency Radio Frequency)-Leistung von ca. 20 bis 100 Watt durchgeführt werden. Diese Prozessparameter sind beispielhaft aufgeführt; alternativ können ebenfalls andere Prozessparameter für den Plasmaprozess verwendet werden.

Gemäß einem anderen Ausführungsbeispiel kann die optionale Behandlung einen Wärmeprozess aufweisen. Der Wärmeprozess kann das Erwärmen des Werkstücks 202 in einem Stickstoffumgebung-Ausheilprozess bei einer Temperatur von beispielsweise ca. 400 bis 1000 Grad Celsius für ca. 30 Minuten bis 3 Stunden umfassen, obwohl alternativ andere Temperaturen, Zeitdauern und Umgebungsgase verwendet werden können. Gemäß einem bevorzugten Ausführungsbeispiel wird der Wärmeprozess vorzugsweise in einer zu Sauerstoff verschiedenen Umgebung durchgeführt. Ein Vorteil der Ausführungsbeispiele der vorliegenden Erfindung liegt darin begründet, das beispielsweise ein Sauerstoffausheilprozess nach dem Ausbilden des Nitridliners 252 nicht benötigt wird.

Alternativ können eine oder mehrere dieser Behandlungsprozesse und/oder beispielsweise andere Behandlungsprozesse verwendet werden. Der optionale Behandlungsprozess kann beispielsweise einen oder mehrere UV-Prozesse, Plasma-Prozesse und/oder Wärme-Prozesse aufweisen.

Vorteilhafterweise kann die optionale Behandlung zum Modulieren der Beanspruchung des Nitridliners 252 verwendet werden. Der Nitridliner 252 kann auf Grund von unvollständiger Dissoziation der SiN-Bindungen während des Abscheideprozesses Siliziumnitrid mit Silizium und Nitrid aufweisen, welches eine geringe Menge von Wasserstoff besitzt. Beispielsweise kann der Nitridliner 252 unter Verwendung eine Zwei-Zyklen-Prozesses mit Silan und Ammoniak ausgebildet werden, welche beide Wasserstoff enthalten. Der Wasserstoff kann in geringer Menge im dünnen Nitridliner 252 vorhanden sein. Die Behandlung, z.B. mit einem UV-Prozess, Plasma-Prozess und/oder Wärme-Prozess, verändert den Wasserstoffgehalt des Nitridliners 252, und die Behandlungsparameter können derart gewählt werden, dass sie die Zug- oder Druck-Beanspruchung des Nitridliners 252 verändern, z.B. erhöhen oder verringern. Die optionale Behandlung verändert die Bindung der Atome des Liners 252 und kann beispielsweise die Leistungsfähigkeit der Anordnung verbessern.

Als ein Beispiel kann in einem Ausführungsbeispiel ein UV-Behandlungsprozess zum Entfernen von zumindest einem Teilbereich des Wasserstoffs in dem Nitridliner 252 verwendet werden, wodurch im Material des Nitridliners 252 Hohlräume erzeugt werden. Die Hohlräume verursachen ein Schrumpfen des Liners 252, und das Entfernen des Wasserstoffs wandelt die Hohlräume in Siliziumnitridbindungen um, wodurch sich eine erhöhte Zug-Beanspruchung des Liners 252 um beispielsweise 10 bis 300% oder mehr ergibt. Nach dem ALD-Prozess 254 kann der Nitridliner 252 Si3N4 oder SixNy kombiniert mit ca. 1% oder weniger von Wasserstoff aufweisen, und nach dem optionalen Behandlungsprozess kann der Nitridliner 252 Si3N4 oder SixNy kombiniert mit weniger als ca. 1% Wasserstoff aufweisen, wobei z.B. der Nitridliner 252 eine verringerte Menge von Wasserstoff enthält im Vergleich zum Wasserstoffgehalt des Nitridliners 252 nach dem ALD-Prozess 254.

Als Nächstes wird ein Isoliermaterial 214 über den Gräben 208, z.B. über dem Nitridliner 252 abgeschieden oder ausgebildet, um, wie in 8 dargestellt, die Gräben 208 bis zu einer Höhe von zumindest oberhalb der oberen Oberfläche des Werkstücks 202 aufzufüllen. Wie dargestellt, kann in einigen Ausführungsbeispielen das Isoliermaterial 214 auch bis zu einer Höhe oberhalb der Bodenoberfläche beispielsweise des Padnitrids 206 ausgebildet werden. Das Isoliermaterial 214 weist vorzugsweise ein Oxidmaterial wie beispielsweise Siliziumdioxid auf, obwohl alternativ andere Isoliermaterialien für das Isoliermaterial 214 verwendet werden können.

Als nächstes werden ein oder mehrere Entfernungs-Prozesse zum Entfernen des Padnitrids 206 von der oberen Oberfläche des Werkstücks 202 und zum Entfernen von zumindest einem Teilbereich des überschüssigen Isoliermaterials 214 von oberhalb zumindest einem Teilbereich der oberen Oberfläche des Werkstücks 202 durchgeführt, wodurch sich die Struktur gemäß 9 ergibt. Beispielsweise kann ein erster Ätzprozess mit Phosphorsäure zum Entfernen des Padnitrids 206 verwendet werden. Optional kann ein zweiter Ätzprozess mit Flusssäure anschließend verwendet werden, um zumindest einen Teilbereich des überschüssigen Isoliermaterials 214 über zumindest einem Teilbereich der oberen Oberfläche des Werkstücks 202 zu entfernen. Alternativ kann das überschüssige Isoliermaterial 214 während beispielsweise des ersten Ätzprozesses mit Phosphorsäure entfernt werden. Darüber hinaus können beispielsweise unterschiedliche Chemikalien zum Entfernen des Oxidmaterials und des Nitridmaterials verwendet werden. Ein CMP-Prozess (CMP, Chemical Mechanical Polishing) kann ebenfalls beispielsweise zum Entfernen des überschüssigen Isoliermaterials 214 und/oder des Padnitrids 206 verwendet werden.

In den Ätzprozessen zum Entfernen des Padnitrids 206 und des überschüssigen Isoliermaterials 214 oder in einem getrennten Ätzprozess kann das Padoxid 204 ebenfalls entfernt werden, obwohl gemäß der strichlierten Darstellung in 9 alternativ das Padoxid 204 auch auf der Struktur verbleiben kann. Wenn das Padoxid 204 auf der Struktur verbleibt, so sind das Isoliermaterial 214, der Oxidliner 210 und der Nitridliner 252 vorzugsweise zumindest koplanar zur oberen Oberfläche des Werkstücks 202; wie in der strichlierten Darstellung gezeigt, kann Isoliermaterial 214, der Oxidliner 210 und der Nitridliner 252 leicht über die obere Oberfläche des Werkstücks 202 um etwa die Dicke des Padoxids 204 hinausragen.

Gemäß einem anderen Ausführungsbeispiel wird das Padoxid 204 unter Verwendung eines Ätzprozesses entfernt, der vorzugsweise selektiv zu Siliziumnitrid ist. In diesem Ausführungsbeispiel werden das Padoxid 204 und ein oberer Teilbereich des Isoliermaterials 214 und des Oxidliners 210 mit einer Dicke von etwa gleich der Dicke des Padoxids 204 ebenfalls von oberhalb der oberen Oberfläche des Werkstücks 202 entfernt. Der dünne Nitridliner 252 muss während dieses Ätzprozesses zum Entfernen des beispielsweise Padoxids 204 nicht entfernt werden. Demzufolge kann der dünne Nitridliner 252 zumindest koplanar zur oberen Oberfläche des Werkstücks 202 in diesem Ausführungsbeispiel liegen; beispielsweise kann sich der dünne Nitridliner 252 leicht über die obere Oberfläche des Werkstücks 202 um einen Betrag erstrecken, der in etwa gleich der Dicke des Padoxids 204 ist.

In einem nochmals weiteren Ausführungsbeispiel wird das Padoxid 204 mittels eines CMP-Prozesses entfernt, der ebenfalls einen oberen Teilbereich des dünnen Nitridliners 252 entfernt. In diesem Ausführungsbeispiel besitzt der dünne Nitridliner 252 beispielsweise eine obere Oberfläche, welche koplanar mit der oberen Oberfläche des Werkstücks 202 ist.

Als Nächstes wird Bezug nehmend auf 10 in einigen Ausführungsbeispielen der Überschuss-Entfernungsprozess zum Entfernen des Padnitrids 206 und zumindest eines Teilbereichs der Isolierschicht 214 über dem Graben 208 derart entworfen, dass sich oberhalb des Werkstücks 202 eine positive Stufenhöhe d1 ergibt, wobei die obere Oberfläche h1 des Isoliermaterials 214 um einen Betrag d1 größer ist als die obere Oberfläche h2 des Werkstücks 202. Der Betrag der positiven Stufenhöhe d1 weist vorzugsweise ca. 30 nm und insbesondere beispielsweise ca. 0 bis 40 nm oberhalb der oberen Oberfläche h2 des Werkstücks 202 oberhalb des Grabenbereichs auf, obwohl alternativ die positive Stufenhöhe d1 andere Abmessungen aufweisen kann.

Die Abmessung d1 kann auf Grund von Variationen im Ätzprozess, welcher beispielsweise Trocken- oder Nass-Ätzprozesse aufweisen kann, welche zum Entfernen des überschüssigen Isoliermaterials 206, 214 und der Liner 204, 252 von der oberen Oberfläche des beispielsweise Werkstücks 202 verwendet werden können, entlang einer Oberfläche eines Werkstücks 202 um ca. 0 bis 40 nm oder mehr variieren. In anderen Ausführungsbeispielen kann die Abmessung d1 in etwa die gleiche Abmessung aufweisen wie für die Isolationsstrukturen 260 (gezeigt in 9) und die Isolationsstrukturen 270 (gezeigt in 10) entlang der Oberfläche eines Werkstücks 202 und kann beispielsweise 0 bis 40 nm aufweisen. Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung wird jedoch vorzugsweise eine negative Stufenhöhe nicht erzeugt, beispielsweise ist die obere Oberfläche h1 des Isoliermaterials 214 nicht unterhalb der oberen Oberfläche h2 des Werkstücks 202, was in einigen Anwendungsfällen zu einer unzureichenden Isolierung der Isolationsstrukturen 260 und 270 führen würde. Das Ziel einer positiven Stufenhöhe d1 dient in einigen Ausführungsbeispielen vorzugsweise der Sicherstellung, dass beispielsweise eine negative Stufenhöhe nicht hergestellt wird.

Die Seitenwände des Teilbereichs des Isoliermaterials 214, der sich oberhalb der oberen Oberfläche des Werkstücks 202 erstreckt, können in Richtung des Isoliermaterials 214 nach innen verjüngt sein, wie in 10 dargestellt, was sich beispielsweise auf Grund der vorangehenden Rückbildungs- und Ätzschritte ergibt.

Gemäß bevorzugten Ausführungsbeispielen der vorliegenden Erfindung liegt im endgültigen Aufbau der Isolationsstrukturen 260 und 270 der dünne Nitridliner 252 im Graben 208 zumindest koplanar mit der oberen Oberfläche des Werkstücks 202; beispielsweise liegt der dünne Nitridliner 252 koplanar mit der oberen Oberfläche des Werkstücks 202 oder der dünne Nitridliner 252 erstreckt sich leicht über die obere Oberfläche des Werkstücks 202 um ca. 0 bis 40 nm. Ferner liegt vorzugsweise im endgültigen Aufbau der Isolationsstrukturen 260 und 270 auch das Isoliermaterial 214 im Graben 208 zumindest koplanar zu der oberen Oberfläche des Werkstücks 202; beispielsweise liegt das Isoliermaterial 214 koplanar zur oberen Oberfläche des Werkstücks 202 oder das Isoliermaterial 214 erstreckt sich leicht über die obere Oberfläche des Werkstücks 202 um ca. 0 bis 40 nm. Vorteilhafterweise werden in bevorzugten Ausführungsbeispielen der dünne Nitridliner 252 und das Isotiermaterial 214 vorzugsweise nicht unter die obere Oberfläche des Werkstücks 202 zurückgebildet, nachdem der hier beschriebene neuartige Herstellungsprozess durchgeführt wurde.

Die Isolationsstrukturen 260 und 270 weisen Isolationsstrukturen auf, die das Isoliermaterial 214, den dünnen Nitridliner 252 und den Oxidliner 210 aufweisen. Die Isolationsstrukturen 260 und 270 können beispielsweise STI-Bereiche, DT-Isolationsbereiche oder andere Arten von Isolationsstrukturen aufweisen. Vor oder nach dem Ausbilden der hier beschriebenen neuartigen Isolationsstrukturen 260 und 270 können beispielsweise zwei oder mehrere (nicht dargestellte) aktive Gebiete im Werkstück 202 ausgebildet werden, wobei ein Graben 208 zwischen den zwei oder mehreren aktiven Gebieten ausgebildet wird. Die Isolationsstrukturen 260 und 270 liefern eine elektrische Isolation zwischen den aktiven Gebieten. Die optionalen hier beschriebenen Behandlungsprozesse verbessern beispielsweise die Leistungsfähigkeit der aktiven Gebiete. Beispielsweise können die aktiven Gebiete Transistoren aufweisen, wobei der Behandlungsprozess zu einer verbesserten Geräte-Leistungsfähigkeit der Transistoren führen kann, wie beispielsweise einem verringerten Leistungsverbrauch und/oder einer erhöhten Geschwindigkeit bei einem Wechsel zwischen den Zuständen der Transistoren, wenn die Transistoren beispielsweise von einem „Aus"-Zustand in einen „Ein"-Zustand übergeführt werden.

Die Vorteile der Ausführungsbeispiele der vorliegenden Erfindung liegen im Bereitstellen neuartiger Verfahren zum Ausbilden von Isolationsbereichen 260 und 270 sowie zugehöriger Strukturen, wobei beispielsweise im Bereich 256 gemäß 9 und 10 keine Aussparungen über dem ultradünnen Nitridliner 252 während der verschiedenen Entfernungs-Prozesse für das Isoliermaterial 214, 206, 204 uns 252 ausgebildet werden. Die Isolationsgebiete 260 und 270 weisen eine glatte Topographie oder eine positive Stufenhöhe oder Kombinationen hiervon entlang der Oberfläche eines Halbleiter-Werkstücks 202 gemäß Ausführungsbeispielen der vorliegenden Erfindung auf. Beispielsweise können einige Isolationsbereiche 260 eine obere Oberfläche des Isoliermaterials 214 aufweisen, welche gemäß 9 koplanar zur oberen Oberfläche des Werkstücks 202 liegt, und andere Isolationsbereiche 270 können, wie in 10 dargestellt ist, eine positive Stufenhöhe aufweisen, wobei beispielsweise die obere Oberfläche der Isolationsbereichs 270 sich über die obere Oberfläche des Werkstücks um einen Betrag d1 erstreckt.

Gemäß den bevorzugten Ausführungsbeispielen der vorliegenden Erfindung werden keine Nitridliner-Auffüllprozesse (wie beim Stand der Technik gemäß 4) benötigt, wodurch die Anzahl der für die Herstellung der Halbleiteranordnung 250 notwendigen Herstellungs-Prozessschritte vorteilhafterweise verringert sind und somit die Kosten reduziert sind. Da ein Nitridliner-Rückfüllprozess nicht benötigt wird, können die mit den Nitridliner-Rückfüllprozessen einhergehenden Probleme vermieden werden, wie beispielsweise der Möglichkeit einer schlechten Haftung des rückgefüllten Liners und nachfolgendem Aus- beuteverlust sowie einer verringerten Möglichkeit einer Kontamination der Isolationsbereiche 260 und 270.

Die hier beschriebenen optionalen Behandlungsprozesse können die Beanspruchung des Nitridliners 252 ändern, wodurch sich eine Geräte-Leistungsfähigkeit verbessert. Der dünne Nitridliner 252 liefert in einigen Ausführungsbeispielen eine hervorragende Diffusionsbarriere, wodurch Substanzen wie implantierte Dotierstoffarten (welche beispielsweise in das Werkstück 202 implantiert sind) daran gehindert werden in das Isoliermaterial 214 der Isolationsbereiche 260 und 270 zu diffundieren, wodurch beispielsweise die elektrischen Isolationseigenschaften der neuartigen Isolationsbereiche 260 und 270 bewahrt oder verbessert werden.

Experimentelle Ergebnisse zeigen, dass der hier beschriebene ultradünne Nitridliner 252 dazu führt, dass keine Aussparungen in der Nähe des Nitridliners 252 ausgebildet werden. Da der extrem dünne Nitridliner 252 ultradünn ist, konnte erwartet werden, dass die Aussparungen mit einer geringeren Tiefe ausgebildet werden als Aussparungen, welche mit dickeren Nitridlinern ausgebildet werden. Vorteilhafterweise wurden jedoch unerwartete Ergebnisse durch die experimentellen Ergebnisse der Ausführungsbeispiele der vorliegenden Erfindung dahingehend erzielt, dass überhaupt keine Aussparungen ausgebildet werden. Es wird vermutet, dass auf Grund der Extremen Dünnheit des dünnen Nitridliners 252 möglicherweise kombiniert mit der Viskosität der Ätzchemie in der Nähe des extrem dünnen Nitridliners 252 während des nachfolgenden Entfernungs-Prozesses, welcher beispielsweise zum Entfernen der Padnitridschicht 204 und/oder des überschüssigen Oxidfüllmaterials 214 verwendet wird, keine Aussparungen in der Nähe des dünnen Nitridliners 252 ausgebildet werden.

Obwohl vorstehend Ausführungsbeispiele der vorliegenden Erfindung und ihre Vorteile im Detail beschrieben wurden, können selbstverständlich verschiedene Änderungen, Ergänzungen und Umbauten durchgeführt werden, ohne hierbei vom Kern und Umfang der durch die angefügten Ansprüche definierten Erfindung abzuweichen. Beispielsweise wird vom Fachmann sicherlich verstanden, dass eine Vielzahl von Merkmalen, Funktionen, Prozessen und Materialien, die hier beschrieben wurden, variiert werden können, während man weiterhin innerhalb des Umfangs der vorliegenden Erfindung bleibt. Darüber hinaus soll der Umfang der vorliegenden Anmeldung nicht durch die bestimmten Ausführungsbeispiele des in der Beschreibung beschriebenen Prozesses, der Maschine des Herstellungsverfahrens der Zusammensetzung, der Anordnung, der Verfahren und Schritte begrenzt sein. Wie ein Fachmann aus der Offenbarung der vorliegenden Erfindung leicht verstehen wird, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen, Anordnungen, Verfahren oder Schritte, welche derzeit existieren oder später entwickelt werden und im Wesentlichen die gleiche Funktion oder im Wesentlichen das gleiche Ergebnis wie die entsprechenden Ausführungsbeispiele liefern, verwendet werden. Demzufolge sollen durch die angefügten Ansprüche derartige Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen, Anordnungen, Verfahren oder Schritte innerhalb ihres Schutzumfangs liegen.


Anspruch[de]
Verfahren zur Herstellung einer Halbleiteranordnung mit den Schritten:

Bereitstellen eines Werkstücks, wobei das Werkstück eine obere Oberfläche aufweist;

Ausbilden von zumindest einem Graben im Werkstück, wobei der zumindest eine Graben Seitenwände und eine Bodenoberfläche aufweist;

Ausbilden eines dünnen Nitridliners über den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens und über der oberen Oberfläche des Werkstücks mittels Atomlagenabscheidung (ALD);

Abscheiden eines Isoliermaterials über der oberen Oberfläche des Werkstücks, wobei der zumindest eine Graben mit Isoliermaterial aufgefüllt wird; und

Entfernen von zumindest einem Teilbereich des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks, wobei nach dem Entfernen des zumindest einen Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks, der dünne Nitridliner in dem zumindest einen Graben zumindest koplanar mit der oberen Oberfläche des Werkstücks ist und wobei der dünne Nitridliner und das Isoliermaterial einen Isolationsbereich der Halbleiteranordnung ausbilden.
Verfahren nach Patentanspruch 1, wobei das Ausbilden des dünnen Nitridliners das Ausbilden eines Liners umfasst, der kontinuierlich ist und eine Dicke von ca. 2,5 nm (25 Angström) oder weniger aufweist. Verfahren nach Patentanspruch 1, wobei das Ausbilden des dünnen Nitridliners das Ausbilden von Si3N4, SixNy, oder Si3N4 oder SixNy kombiniert mit ca. 1% oder weniger von Wasserstoff aufweist. Verfahren nach Patentanspruch 3, mit dem weiteren Schritt des Ausbildens einer Opfermaterialschicht über dem Werkstück vor dem Ausbilden des zumindest einen Grabens im Werkstück, wobei das Ausbilden des zumindest einen Grabens im Werkstück ferner den Schritt umfasst des Ausbildens von zumindest einem Graben in der Opfermaterialschicht, wobei das Ausbilden des dünnen Nitridliners ferner den Schritt umfasst des Ausbildens des dünnen Nitridliners über Seitenwänden der Opfermaterialschicht und über einer oberen Oberfläche der Opfermaterialschicht, mit dem weiteren Schritt eines Entfernens von zumindest einem Teilbereich der Opfermaterialschicht nach dem Auffüllen des zumindest einen Grabens mit Isoliermaterial. Verfahren nach Patentanspruch 1, wobei die obere Oberfläche des Werkstück eine erste Höhe aufweist, wobei nach dem Entfernen des zumindest einen Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks das Isoliermaterial eine zweite Höhe über dem zumindest einen Graben aufweist, und wobei die zweite Höhe größer oder gleich der ersten Höhe der oberen Oberfläche des Werkstücks ist. Verfahren nach Patentanspruch 5, wobei die zweite Höhe sich von der ersten Höhe um ca. 0 bis 40 nm unterscheidet. Verfahren zum Ausbilden eins Isolationsbereiches in einer Halbleiteranordnung mit den Schritten:

Bereitstellen eines Werkstücks;

Ausbilden eines Padoxids über dem Werkstück;

Ausbilden eines Padnitrids über dem Padoxid;

Ausbilden von zumindest einem Graben im Padnitrid, Padoxid und Werkstück;

Ausbilden eines Oxidliners über zumindest einem Teilbereich des zumindest einen Grabens, welcher im Werkstück ausgebildet ist;

Ausbilden eines dünnen Nitridliners über dem zumindest einen Graben und über dem Oxidliner unter Verwendung einer Atomlagenabscheidung (ALD);

Abscheiden eines Oxidmaterials zum Auffüllen des zumindest einen Grabens mit Oxidmaterial, wobei ein erster Teilbereich des Oxidmaterials über der Bodenoberfläche des Padnitrids angeordnet ist und wobei ein zweiter Teilbereich des Oxidmaterials über der oberen Oberfläche des Werkstücks angeordnet ist;

Entfernen des Padnitrids;

Entfernen des ersten Teilbereichs des Oxidmaterials von oberhalb der Bodenoberfläche des Padnitrids; und

Entfernen von zumindest einem Teilbereich des zweiten Teilbereichs des Oxidmaterials von oberhalb der oberen Oberfläche des Werkstücks, wobei nach dem Entfernen des zumindest einen Teilbereichs des zweiten Teilbereichs des Oxidmaterials von oberhalb der oberen Oberfläche des Werkstücks der dünnen Nitridliner zumindest koplanar mit der oberen Oberfläche des Werkstücks ist, und wobei der dünne Nitridliner, der Oxidliner und das Isoliermaterial einen Isolationsbereich der Halbleiteranordnung ausbilden.
Verfahren nach Patentanspruch 7, wobei das Ausbilden des dünnen Nitridliners das Ausbilden eins Liners umfasst, der kontinuierlich ist und eine Dicke von ca. 2,5 nm (25 Angström) oder weniger aufweist. Verfahren nach Patentanspruch 7, wobei das Ausbilden des Padnitrids und des dünnen Nitridliners das Ausbilden von Siliziumnitrid umfasst, und wobei das Ausbilden des Padoxids, des Oxidliners und des Oxidmaterials das Ausbilden von Siliziumdioxid umfasst. Verfahren nach Patentanspruch 7, mit dem weiteren Schritt eines Ausbildens von zumindest zwei aktiven Gebieten im Werkstück, wobei das Ausbilden des zumindest einen Grabens ein Ausbilden eines Grabens zwischen den zumindest zwei aktiven Gebieten umfasst und wobei das Abscheiden des Oxidmaterials ein Ausbilden des flachen Grabenisolationsbereichs (STI) zwischen den zumindest zwei aktiven Gebieten umfasst. Verfahren nach Patentanspruch 7 mit dem weiteren Schritt einer Behandlung des dünnen Nitridliners mit einem UV-Prozess, einem Plasmaprozess, einem Wärme-Prozess oder Kombinationen hiervon nach dem Ausbilden des dünnen Nitridliners. Verfahren nach Patentanspruch 11, wobei das Behandeln des dünnen Nitridliners die Zug- oder Druck-Beanspruchung des dünnen Nitridliners ändert. Verfahren nach Patentanspruch 11, mit dem weiteren Schritt eines Ausbildens von zumindest zwei aktiven Gebieten im Werkstück, wobei das Ausbilden des zumindest einen Grabens ein Ausbilden eines Grabens zwischen den zumindest zwei aktiven Gebieten umfasst, wobei das Abscheiden des Oxidmaterials ein Ausbilden eines flachen Grabenisolationsbereichs (STI) zwischen den zumindest zwei aktiven Gebieten umfasst, und wobei das Behandeln des dünnen Nitridliners die Leistungsfähigkeit der aktiven Gebiete verbessert. Verfahren zum Ausbilden eines Isolationsbereiches in einer Halbleiteranordnung mit den Schritten:

Bereitstellen eines Werkstücks, wobei das Werkstück eine obere Oberfläche aufweist;

Ausbilden einer Opfermaterialschicht über dem Werkstück; Ausbilden von zumindest einem Graben in der Opfermaterialschicht und dem Werkstück, wobei der zumindest eine Graben Seitenwände und eine Bodenoberfläche aufweist;

Ausbilden eines ersten Liners über zumindest den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens im Werkstück;

Ausbilden eines zweiten Liners über dem ersten Liner mittels Atomlagenabscheidung (ALD);

Auffüllen des zumindest einen Grabens mit Isoliermaterial, wobei ein Teilbereich des Isoliermaterials über der oberen Oberfläche des Werkstücks angeordnet ist;

Entfernen von zumindest einem Teilbereich der Opfermaterialschicht von oberhalb des Werkstücks; und

Entfernen des Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks, wobei nach dem Entfernen des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks zumindest der zweite Liner koplanar zur oberen Oberfläche des Werkstücks ist, und wobei der zweite Liner, der erste Liner und das Isoliermaterial einen Isolationsbereich der Halbleiteranordnung ausbilden.
Verfahren nach Patentanspruch 14, wobei das Ausbilden des zweiten Liners das Ausbilden des zweiten Liners mittels schneller Atomlagenabscheidung aufweist. Verfahren nach Patentanspruch 14, wobei zumindest ein Teilbereich der Opfermaterialschicht eine Padnitridschicht mit Siliziumnitrid aufweist, wobei das Ausbilden des zweiten Liners das Ausbilden von Siliziumnitrid aufweist, und wobei das Entfernen von zumindest dem Teilbereich des Opfermaterials von oberhalb des Werkstücks das Entfernen der Padnitridschicht aufweist. Verfahren nach Patentanspruch 14, wobei das Ausbilden des zweiten Liners das Ausbilden eines kontinuierlichen Liners mit einer Dicke von ca. 2,5 nm (25 Angström) oder weniger aufweist. Verfahren nach Patentanspruch 14, wobei zumindest ein Teilbereich der Opfermaterialschicht eine Padoxidschicht mit Siliziumdioxid aufweist, wobei das Ausbilden des ersten Liners ein Ausbilden von Siliziumdioxid aufweist, und wobei das Auffüllen des zumindest einen Grabens mit Isoliermaterial das Auffüllen des Grabens mit Siliziumdioxid aufweist. Verfahren nach Patentanspruch 14, wobei nach dem Entfernen des Teilbereichs des Isoliermaterials von oberhalb der oberen Oberfläche des Werkstücks der erste Liner und das Isoliermaterial zumindest koplanar zu der oberen Oberfläche des Werkstücks sind. Halbleiteranordnung mit:

einem Werkstück, wobei das Werkstück eine obere Oberfläche aufweist;

zumindest einem Graben, der im Werkstück ausgebildet ist, wobei der zumindest eine Graben Seitenwände und eine Bodenoberfläche aufweist;

einem dünnen Nitridliner, der über den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens angeordnet ist, wobei der dünne Nitridliner kontinuierlich ist und eine Dicke von ca. 2,5 nm (25 Angström) oder weniger aufweist; und

einem Isoliermaterial, welches über dem dünnen Nitridliner innerhalb des Grabens angeordnet ist, wobei der dünne Nitridliner zumindest koplanar zu der oberen Oberfläche des Werkstücks ist, und wobei der dünne Nitridliner und das Isoliermaterial einen Isolationsbereich der Halbleiteranordnung aufweisen.
Halbleiteranordnung nach Patentanspruch 20, wobei der dünne Nitridliner Si3N4, SixNy, oder Si3N4 oder SixNy kombiniert mit ca. 1% oder weniger von Wasserstoff aufweist. Halbleiteranordnung nach Patentanspruch 20, wobei der dünne Nitridliner eine einzige Monoschicht von Nitridmolekülen oder 2 bis 10 Monoschichten von Nitridmolekülen aufweist. Halbleiteranordnung nach Patentanspruch 20, wobei das Isoliermaterial Siliziumdioxid aufweist. Halbleiteranordnung nach Patentanspruch 20, gekennzeichnet durch einen dünnen Oxidliner, der über den Seitenwänden und der Bodenoberfläche des zumindest einen Grabens unterhalb des dünnen Nitridliners angeordnet ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com