PatentDe  


Dokumentenidentifikation DE112006000060T5 09.08.2007
Titel Vorrichtung und Verfahren zum Reduzieren der Leistungsaufnahme in einem Oszillator
Anmelder Infineon Technologies AG, 81669 München, DE
Erfinder Daniel, Alan, Durham, N.C., US
Vertreter Schoppe, Zimmermann, Stöckeler & Zinkler, 82049 Pullach
DE-Aktenzeichen 112006000060
Vertragsstaaten AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW, EP, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR, OA, BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG, AP, BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW, EA, AM, AZ, BY, KG, KZ, MD, RU, TJ, TM
WO-Anmeldetag 05.05.2006
PCT-Aktenzeichen PCT/EP2006/004238
WO-Veröffentlichungsnummer 2006117236
WO-Veröffentlichungsdatum 09.11.2006
Date of publication of WO application in German translation 09.08.2007
Veröffentlichungstag im Patentblatt 09.08.2007
IPC-Hauptklasse H03K 3/354(2006.01)A, F, I, 20060505, B, H, DE
IPC-Nebenklasse H03K 19/00(2006.01)A, L, I, 20060505, B, H, DE   

Beschreibung[de]
Hintergrund der Erfindung 1. Technisches Gebiet

Die vorliegende Erfindung bezieht sich auf Oszillatoren. Insbesondere bezieht sich die vorliegende Erfindung auf einen Oszillator mit Schaltungsanordnung zum Erhöhen der Pulsbereite eines Oszillatorausgangspulses. Da der Ausgangspuls eine Oszillatorstromquelle deaktiviert, verlängert die erhöhte Pulsbreite dieses Pulses das Zeitintervall, in dem die Stromquelle einen deaktivierten Zustand beibehält, wodurch die Oszillatorleistungsaufnahme reduziert wird.

2. Erörterung des Stands der Technik

Beinahe alle elektronischen Instrumente verwenden eine Art von Oszillator oder Signalverlaufsgenerator. Eine Quelle von regelmäßiger Oszillation ist in jedem zyklischen Messgerät notwendig, z. B. einem, das periodische Zustände oder Signalverläufe umfasst. Ein Oszillator kann verwendet werden, um eine Quelle von regelmäßig beabstandeten Pulsen zu liefern, oder kann für die Stabilität und Genauigkeit von resultierenden Signalverläufen verwendet werden, abhängig von einer Anwendung.

Obwohl Oszillatoren eine notwendige Komponente jedes elektronischen Geräts sind, nehmen Oszillatoren bei verschiedenen Anwendungen erhebliche Mengen an Leistung auf. Dies kann nachteilhaft sein, da die Leistungsaufnahme bei den meisten modernen elektronischen Geräten zu einer wichtigen Überlegung geworden ist, insbesondere bei tragbaren Geräten, wie z. B. Laptops, tragbaren Telefonen und Personaldatenassistenten.

Bei einem typischen Oszillator ist eine Stromquelle während Intervallen zwischen Ausgangspulsen leitend, wobei die Ausgangspulse allgemein von kurzer Dauer sind. Daher nimmt der Oszillator für einen Großteil der Zeit, während der der Oszillator arbeitet, fortlaufend Leistung auf, wodurch die Batterielebensdauer jedes tragbaren oder Handgeräts begrenzt wird, das diese Oszillatortypen verwendet. Ein herkömmlicher Oszillator, der Leistung auf diese Weise aufnimmt, ist in 1 dargestellt. Genauer gesagt, ein herkömmlicher Oszillator 10 umfasst eine Stromquelle 15, einen Kondensator 20 und einen Differenzverstärker 30. Der Kondensator ist zwischen der Stromquelle 15 und einem Massepotential angeordnet. Der Differenzverstärker 30 umfasst eine herkömmliche Konfiguration, die in Paar von n-Kanalfeldeffekttransistoren (NFET) 22, 32 und ein Paar von p-Kanalfeldeffekttransistoren (PFET) 24, 34 umfasst. Die Sources der NFETs 22, 32 sind miteinander verbunden, wobei eine Stormquelle 23 zwischen den verbundenen Sources und einem Massepotential angeordnet ist. Die Gates der PFETs 24, 34 sind miteinander verbunden und mit dem Drain des PFET 34 gekoppelt. Die Drains der NFETs 22, 32 sind jeweils mit den Drains der PFETs 24, 34 gekoppelt. Das Gate des NFET 22 dient als der invertierende Eingang des Differenzverstärkers, während das Gate des NFET 32 als der nichtinvertierende Verstärkereingang dient. Der Drain des NFET 22 liefert den Verstärkerausgang. Der Differenzverstärker erzeugt im Wesentlichen ein Differenzsignal auf dem Verstärkerausgang, das die Differenz zwischen Signalen darstellt, die an den nichtinvertierenden und den invertierenden Eingang geliefert werden.

Der invertierende Verstärkereingang empfängt Spannung von dem Kondensator 20 (z. B. CAP, wie in 1 zu sehen ist) und ist mit einem Übergang zwischen dem Kondensator und der Stromquelle 15 gekoppelt. Der nichtinvertierende Verstärkereingang ist mit einer Referenzspannung 60 gekoppelt. Der Kondensator 20 empfängt Strom von der Stromquelle 15 und lädt entsprechend. Wenn die Referenzspannung die Kondensatorspannung überschreitet, erzeugt der Differenzverstärker 30 ein Hochpegel- (z. B. Positivpotential-) Signal auf dem Verstärkerausgang. Ein Niedrigpegel- (z. B. Null- oder Negativpotential-) Signal wird jedoch durch den Differenzverstärker ansprechend darauf erzeugt, dass die Kondensatorspannung zumindest die Referenzspannung erreicht. Der Verstärkerausgang stellt im Wesentlichen die Differenz zwischen der Kondensator- und der Referenzspannung dar. Der Ausgang des Differenzverstärkers 30 ist mit einem Paar von Transistoren, PFET 55 und NFET 35 gekoppelt, die den Ausgangspuls des Oszillators 10 steuern. Insbesondere ist der Verstärkerausgang mit dem Gate des PFET 55 gekoppelt, wo die Transistorquelle mit einem Massepotential verbunden ist und der Transistordrain mit einem Drain des NFET 35 verbunden ist. Die Source des NFET 35 ist mit einem Massepotential verbunden, während das Transistorgate mit der Referenzspannung 60 gekoppelt ist. Der PFET 55 treibt das Verstärkerausgangssignal, während der NFET 35 die Rate steuert, mit der der Puls niedrig gezogen wird, wie es nachfolgend beschrieben ist.

Ein Inverter 40 ist mit dem Übergang zwischen dem Drain des PFET 55 und dem Drain des NFET 35 gekoppelt. Der Ausgang des Inverters 40 liefert ein Signal, um die Stromquelle während des Ausgangspulses zu deaktivieren, wie es nachfolgend beschrieben ist, und ist mit einem nachfolgenden Inverter 45 gekoppelt, der den Oszillatorausgangspuls erzeugt (z. B. OUT, wie es in 1 zu sehen ist). Die Inverter 40 und 45 liefern das Oszillatorausgangssignal bei einer ausreichenden Spannung, um eine externe Schaltungsanordnung zu treiben, während die ordnungsgemäße Logik bereitgestellt wird, um Einheitlichkeit zwischen den logischen Zuständen der Signale, die durch die Transistoren 35, 55 erzeugt werden, und den Oszillatorausgangssignalen beizubehalten.

Ein Inverter 65 ist in einem Rückkopplungsweg angeordnet, und ist mit dem Ausgang des Inverters 40 gekoppelt. Der Inverter 65 erzeugt ein Hochpegelsignal ansprechend auf einen Oszillatorausgangspuls (z. B. erzeugt der Inverter 40 ein Niedrigpegelsignal ansprechend auf den Oszillatorausgangspuls, der durch den Invertier 65 invertiert wird), um die Stromquelle 15 während dieses Pulses zu deaktivieren. Der Ausgang des Inverters 65 ist mit einem Gate eines NFET 25 gekoppelt. Der NFET-Drain ist mit dem invertierenden Eingang des Differenzverstärkers 30 gekoppelt, während die NFET-Source mit einem Massepotential verbunden ist. Der NFET 25 ermöglicht die Entladung des Kondensators 20 ansprechend auf den Oszillatorausgangspuls, wodurch ein nachfolgender Oszillatorzyklus eingeleitet wird, um einen fortlaufenden Puls zu erzeugen. Ein PFET 50 ist in dem Rückkopplungsweg angeordnet, wobei das Transistorgate zwischen den Inverters 40 und 65 gekoppelt ist, die Transistorsource mit einem Massepotential verbunden ist und der Transistordrain mit dem Differenzverstärkerausgang gekoppelt ist. Der PFET 50 ist während eines Ausgangspulses aktiviert, um den PFET 55 zu deaktivieren, und es zu ermöglichen, dass der Puls niedrig gezogen wird.

Der Betrieb des Oszillators 10 ist mit Bezugnahme auf 1 bis 2 beschrieben. Anfangs wird der Kondensator 20 entladen und liefert ein Niedrigpegelsignal an den invertierenden Eingang des Differenzverstärkers 30 (z. B. CAP, wie es in 1-2 zu sehen ist). Da die Referenzspannung, die an den nichtinvertierenden Verstärkereingang geliefert wird, die Kondensatorspannung überschreitet, erzeugt der Differenzverstärker ein Hochpegelsignal. Dieses Signal deaktiviert den PFET 45 und erzeugt dadurch ein Niedrigpegelsignal für den Eingang des Inverters 40. Der Inverter 40 invertiert das Niedrigpegelsignal und erzeugt ein Hochpegelsignal für den Rückkopplungsweg und den Inverter 45. Der Inverter 45 invertiert das Hochpegelsignal und liefert ein Niedrigpegelsignal als Oszillatorausgang (z. B. OUT, wie es in 1-2 zu sehen ist). Das Hochpegelsignal von dem Inverter 40 durchläuft den Rückkopplungsweg und deaktiviert den PFET 50. Das Signal wird ferner durch den Inverter 65 empfangen und invertiert, um ein Niedrigpegelsignal zu erzeugen, das es der Stromquelle 15 ermöglicht, in einen aktivierten Zustand einzutreten und/oder denselben beizubehalten, und deaktiviert den NFET 25, und ermöglicht es dadurch dem Kondensator 20, zu laden.

Die Stromquelle 15 in einem aktivierten Zustand liefert Strom an den Ladungskondensator 20, wie es in 2 dargestellt ist. Der Oszillator arbeitet wie oben beschrieben, bis der Kondensator auf zumindest die Referenzspannung lädt. Sobald dies auftritt, erzeugt der Differenzverstärker ein Niedrigpegelsignal, das den PFET 55 aktiviert. Die Kombination von PFET 55 und NFET 35 erzeugt einen Ausgangspuls, der durch die Invertier 40 und 45 verstärkt wird, um den Oszillatorausgang zu bilden. Dieser Ausgangspuls hat typischerweise eine kurze Dauer (z. B. ein bis zwei Prozent der Oszillatorperiode), wie es in 2 dargestellt ist. Da der Ausgangspuls durch ein Paar von Invertern invertiert wird, ist der resultierende Oszillatorausgangslogikpegel äquivalent zu dem Logikpegel des Eingangs des Anfangsausgangspulses, der durch die Kombination der Transistoren 35, 55 erzeugt wird.

Der Inverter 40 invertiert den Anfangsausgangspuls, um ein Niedrigpegelsignal entlang dem Rückkopplungsweg zu liefern. Das Niedrigpegelsignal aktiviert den PFET 50, um den PFET 55 zu deaktivieren, und ermöglicht es, dass das Signal, das durch PFET 55 und NFET 35 erzeugt wird, niedrig gezogen zu werden. Der Inverter 65 invertiert das Niedrigpegelsignal, um ein Hochpegelsignal zu erzeugen, das die Stromquelle 15 während des Ausgangspulses deaktiviert, und aktiviert den NFET 25, um den Kondensator 20 zu entladen, wie es in 2 dargestellt ist.

Sobald die Kondensatorspannung unter die Referenzspannung fällt (z. B. aufgrund der Entladung), erzeugt der Differenzverstärker 30 ein Hochpegelsignal, wie es oben beschrieben ist. Nachfolgend kehrt das Ausgangssignal, das durch die Kombination von Transistoren 35, 55 erzeugt wird, zu einem Niedrigpegel zurück, und die Inverter 40 und 45 erzeugen ein Niedrigpegeloszillatorausgangssignal, wie es oben beschrieben ist. Der Inverter 40 invertiert das Niedrigpegelausgangssignal und erzeugt ein Hochpegelsignal entlang dem Rückkopplungsweg, das den PFET 50 deaktiviert. Der Inverter 65 empfängt das Hochpegelsignal und erzeugt ein Niedrigpegelsignal, das die Stromquelle aktiviert und den NFET 25 deaktiviert, um es einem Kondensator 20 zu ermöglichen, zu laden. Die aktivierte Stormquelle lädt den Kondensator, um einen nachfolgenden Oszillatorausgangspuls zu erzeugen, wie es oben beschrieben ist. Da somit die Stromquelle 15 des Oszillators 10 während des kleinen Zeitintervalls deaktiviert ist, das der Ausgangspulsbreite entspricht, ist die Stromquelle virtuell die gesamte Zeit aktiviert, während der der Oszillator arbeitet, wodurch eine beträchtliche Menge an Leistung aufgenommen wird.

Zusammenfassung der Erfindung

Gemäß der vorliegenden Erfindung reduziert ein Oszillator die Leistungsaufnahme durch Vergrößern der Pulsbreite eines Oszillatorausgangspulses. Da dieser Puls eine Oszillatorstromquelle deaktiviert, reduziert die vergrößerte Pulsbreite das Zeitintervall, während dem die Stromquelle in einem aktivierten Zustand ist. Der Oszillatorausgangspuls wird durch einen Differenzverstärker erzeugt, der ein Differenzsignal zwischen einer Referenzspannung und der Spannung eines ersten Kondensators erzeugt, der mit der Stromquelle gekoppelt ist. Wenn der erste Kondensator auf einen Spannungspegel von zumindest der Referenzspannung lädt, erzeugt der Differenzverstärker ein Niedrigpegelsignal, das an einen Eingang eines Latch geliefert wird. Das Latch empfängt das Niedrigpegelsignal und erzeugt ein Hochpegelsignal und behält dieses bei, bis das Latch ausgelöst wird, wie es nachfolgend beschrieben ist. Das Hochpegellatchsignal durchläuft einen Rückkopplungsweg und deaktiviert die Stromquelle, während es einem Transistor ermöglicht wird, Ladung von dem ersten Kondensator zu einem zweiten Kondensator zu übertragen. Wenn der zweite Kondensator ausreichend Spannung erhält, um einen zugeordneten Inverter zu treiben, löst der Inverter das Latch aus, um ein Nierigpegelsignal zu erzeugen. Somit vergrößert das Laden des zweiten Kondensators die Pulsbreite des Oszillatorsausgangspulses. Das Latchniedrigpegelsignal durchläuft den Rückkopplungsweg, um die Stromquelle und einen zweiten Transistor zu aktivieren, was die Entladung des zweiten Kondensators ermöglicht. Der Zyklus wird wiederholt, um einen nachfolgenden Ausgangspuls zu erzeugen.

Die vorliegende Erfindung liefert mehrere Vorteile. Insbesondere wird die Oszillatorstromquelle deaktiviert für eine größere Zeitdauer, wodurch die Leistungsaufnahme reduziert wird. Da außerdem der zweite Kondensator Ladung von dem ersten Kondenstor empfängt, wird der zweite Kondensator ohne zusätzliche Leistungsquellen geladen, wodurch die Leistungsaufnahme des Oszillators weiter reduziert wird.

Die obigen und noch weitere Merkmale und Vorteile der vorliegenden Erfindung werden bei der Betrachtung der folgenden detaillierten Beschreibung von spezifischen Ausführungsbeispielen derselben offensichtlich, insbesondere in Verbindung mit den beiliegenden Zeichnungen, wobei gleiche Bezugszeichen in verschiedenen Figuren verwendet werden, um gleiche Komponenten zu bezeichnen.

Kurze Beschreibung der Zeichnungen

1 ist ein elektrisches Schaltbild eines herkömmlichen Oszillators.

2 sind graphische Darstellungen von Zeitdiagrammen einer Kondensatorspannung und eines Oszillatorausgangspulses des Oszillators von 1.

3 ist ein elektrisches Schaltbild eines Oszillators mit reduzierter Leistungsaufnahme gemäß der vorliegenden Erfindung.

4 ist eine graphische Darstellung von Zeitdiagrammen von Kondensatorspannungen und einem Oszillatorausgangspuls des Oszillators von 3.

Detaillierte Beschreibung der bevorzugten Ausführungsbeispiele

Ein Oszillator mit reduzierter Leistungsaufnahme gemäß der vorliegenden Erfindung ist in 2 dargestellt. Genauer gesagt, der Oszillator 70 umfasst eine Stromquelle 75, ein Paar von Kondensatoren 80, 85, einen Differenzverstärker 90 und einen Latch 105. Der Kondensator 80 ist zwischen der Stromquelle 75 und einem Massepotential angeordnet. Der Differenzverstärker 90 umfasst eine herkömmliche Konfiguration, die ein Paar von n-Kanalfeldeffekttransistoren (NFET) 92, 94, und ein Paar von p-Kanalfeldeffekttransistoren (PFET) 96, 98 umfasst. Die Sources von NFETs 92, 94 sind miteinander verbunden, wobei eine Stromquelle 93 zwischen den verbundenen Sources und einem Massepotential angeordnet ist. Die Gates von PFETs 96, 98 sind miteinander verbunden und mit dem Drain des PFET 98 gekoppelt. Die Drains der NFETs 92, 94 sind jeweils mit den Sources der PFETs 96, 98 gekoppelt. Das Gate des NFET 92 dient als der invertierende Eingang des Differenzverstärkers, während das Gate des NFET 94 als der nichtinvertierende Verstärkereingang dient. Der Drain des NFET 92 liefert den Verstärkerausgang. Der Differenzverstärker erzeugt im Wesentlichen ein Differenzsignal auf dem Verstärkerausgang, der die Differenz zwischen den Signalen darstellt, die an den nichtinvertierenden und an den invertierenden Eingang geliefert werden.

Der invertierende Verstärkereingang empfängt eine Spannung von dem Kondensator 80 (z. B. CRP1, wie es in 3 zu sehen ist), und ist mit einem Übergang zwischen dem Kondensator 80 und der Stromquelle 75 gekoppelt. Der nichtinvertierende Verstärkereingang ist mit einer Referenzspannung 100 gekoppelt. Der Kondensator 80 empfängt Strom von der Stromquelle 75 und lädt entsprechend. Wenn die Referenzspannung die Kondensatorspannung überschreitet, erzeugt der Differenzverstärker 90 ein Hochpegel- (z. B. Positivpotential-) Signal auf dem Verstärkerausgang. Ein Niedrigpegel- (z. B. Null- oder Negativpotential-) Signal wird durch den Differenzverstärker erzeugt, ansprechend darauf, dass die Kondensatorspannung zumindest die Referenzspannung erreicht. Das Verstärkerausgangssignal stellt im Wesentlichen die Differenz zwischen der Kondensator- und der Referenzspannung dar.

Der Ausgang des Differenzverstärkers 90 ist mit dem Latch 105 gekoppelt, der den Ausgangspuls des Oszillators 70 steuert. Insbesondere umfasst das Latch NAND-Gates 107, 109. Das NAND-Gate 107 umfasst einen Eingang 102, der als erster Latcheingang dient, und einen Eingang 104. Das NAND-Gate 109 umfasst einen Eingang 106 und einen Eingang 108, der als zweiter Latcheingang dient. Der Eingang 104 des NAND-Gates 107 ist mit dem Ausgang des NAND-Gates 109 gekoppelt, während der Ausgang des NAND-Gates 107 mit dem Eingang 106 des NAND-Gates 109 gekoppelt ist. Somit sind die NAND-Gates angeordnet, um Rückkopplung auf ähnliche Weise zu empfangen wie herkömmliche Speicherelemente (z. B. ein R-S-Typ-Flip-Flop, das durch Negativ- oder Niedrigpegelsignale ausgelöst wird). Wenn der Differenzverstärker ansprechend auf das Laden des Kondensators 80 ein Niedrigpegelsignal erzeugt, wie es oben beschrieben ist, erzeugt das Latch ein Hochpegelsignal, das den Oszillatorausgangspuls darstellt, und behält dieses bei. Das Hochpegelsignal wird beibehalten, bis das Latch ausgelöst wird, wie es nachfolgend beschrieben ist, wodurch es dem Latch ermöglicht wird, die Pulsbreite des Ausgangspulses zu steuern.

Das Latchausgangssignal wird an einen Rückkopplungsweg geliefert, um die Stromquelle 75 zu deaktivieren, ansprechend auf und während des Ausgangspulses. Ein Inverter 112 ist entlang dem Rückkopplungsweg angeordnet, wobei der Inverterausgang mit einem Gate eines NFET 116 gekoppelt ist, wobei die Source des NFET 116 mit einem Massepotential gekoppelt ist. Ein NFET 114 umfasst ein Gate, das mit Kopplungsweg zwischen dem Latch 105 und dem Inverter 112 gekoppelt ist, einen Drain, der mit dem invertierenden Eingang des Differenzverstärkers 90 gekoppelt ist, und eine Source, die mit dem Drain des NFET 116 gekoppelt ist. Der Kondensator 85 ist zwischen dem Drain des NFET 116 und einem Massepotential angeordnet, während der Drain des NFET 116 ferner mit einem Inverter 120 gekoppelt ist, mit einem Ausgang, der mit dem Latch 105 gekoppelt ist. Der NFET 114 ermöglicht die Übertragung von Ladung von dem Kondensator 80 zu dem Kondensator 85 während eines Ausgangspulses, wobei die Spannung des Kondensators 85 (z. B. CAP2, wie es in 3 zu sehen ist) das Auslösen eines Latch 105 ermöglich, um die Ausgangspulsbreite zu steuern, wie es nachfolgend beschrieben ist. Der NFET 116 ermöglicht die Entladung des Kondensators 85 bei Beendigung eines Ausgangspulses, wie es nachfolgend beschrieben wird.

Der Betrieb des Oszillators 70 ist mit Bezugnahme auf 3-4 beschrieben. Anfangs wird der Kondensator 80 entladen und liefert ein Niedrigpegelsignal an den invertierenden Eingang des Differenzverstärkers 90. Da die Referenzspannung, die an den nichtinvertierenden Verstärkereingang geliefert wird, die Spannung des Kondensators 80 überschreitet (z. B. CAP1, wie es in 3-4 zu sehen ist), erzeugt der Differenzverstärker ein Hochpegelsignal, das an den Latch 105 geliefert wird. Der Oszillator erzeugt ferner anfangs einen Niedrigausgangspuls (z. B. OUT, wie es in 3-4 zu sehen ist), der den Rückkopplungsweg durchläuft, um NFET 116 über den Inverter 112 zu aktivieren, wie es oben beschrieben ist, wodurch der Kondensator 85 in einem entladenen Zustand beibehalten wird. Das Signal von dem Kondensator 85 (z. B. CAP2, wie es in 3-4 zu sehen ist) wird durch den Inverter 120 invertiert, um ein Hochpegelsignal an den Latch 105 zu liefern.

Eine Wahrheitstabelle für den Latch 105 ist in der nachfolgenden Tabelle I dargestellt, wobei „0" Niedrigpegelsignale darstellt und „1" Hochpegelsignale darstellt. Das Latch 105 empfängt das Hochpegelsignal von dem Differenzverstärker 90 auf dem Latcheingang 102 (des NAND-Gate 107), und empfängt ferner das Hochpegelsignal von dem Inverter 120 auf dem Latcheingang 108 des NAND-Gates 109. Das Latch erzeugt ansprechend auf diese Eingangssignale ein Niedrigpegelsignal, wie es in Tabelle I nachfolgend angezeigt ist. Insbesondere erzeugt das NAND-Gate 109 ein Hochpegelsignal basierend auf dem Niedrigpegeloszillatorausgangssignal, das an den NAND-Gateeingang 106 geliefert wird, und das Hochpegelsignal von dem Inverter 120, das an den NAND-Gateeingang 108 geliefert wird. Das Hochpegelsignal von dem NAND-Gate 109 wird an den Eingang des NAND-Gate 107 geliefert. Das NAND-Gate 107 erzeugt ein Niedrigpegelsignal als Oszillatorausgangspuls basierend auf dem Hochpegelverstärkersignal, das an den NAND-Gateeingang 102 geliefert wird, und das Hochpegelausgangssignal von dem NAND-Gate 109, das an den NAND-Gateeingang 104 geliefert wird.

Tabelle I

Das Niedrigpegelausgangssignal von dem Latch 105 durchläuft den Rückkopplungsweg und ermöglicht es der Stromquelle 75, in einen aktivierten Zustand einzutreten und/oder denselben beizubehalten, und deaktiviert den NFET 114 und ermöglicht es dadurch dem Kondensator 80, sich zu laden. Der Inverter 112 invertiert das Niedrigpegelrückkopplungssignal und aktiviert den NFET 116 und behält dadurch den Kondensator 85 in einem entladenen Zustand bei.

Die Stromquelle 75 in einem aktivierten Zustand liefert Strom an den Ladungskondensator 80, wie es in 4 dargestellt ist. Der Oszillator arbeitet, wie es oben beschrieben ist, bis der Kondensator 80 auf zumindest die Referenzspannung lädt. Sobald dies auftritt, erzeugt der Differenzverstärker ein Niedrigpegelsignal, das an den Latcheingang 102 (des NAND-Gate 107) geliefert wird. Der Kondensator 85 in einem entladenen Zustand liefert ein Niedrigpegelsignal, das durch den Inverter 120 auf ein Hochpegelsignal invertiert ist, und einen Latcheingang 108 (des NAND-Gate 109) geliefert wird. Das Latch empfängt das Niedrigpegel- und Hochpegel-Signal auf den Eingängen 102 bzw. 108, und erzeugt ein Hochpegelsignal als Oszillatorausgangssignal, wie es in der Tabelle I oben angezeigt ist. Insbesondere erzeugt das NAND-Gate 109 ein Hochpegelsignal basierend auf dem Niedrigpegeloszillatorausgangssignal, das von dem NAND-Gate 107 an den NAND-Gateeingang 106 geliefert wird, und dem Hochpegelsignal, das von dem Inverter 120 an den NAND-Gateeingang 108 geliefert wird. Das NAND-Gate 107 erzeugt das Hochpegeloszillatorausgangssignal basierend auf dem Hochpegelsignal von dem NAND-Gate 109, das an den NAND-Gateeingang 104 geliefert wird, und dem Niedrigpegelsignal von dem Differenzverstärker, das an den NAND-Gateeingang 102 geliefert wird.

Das Hochpegelausgangssignal durchläuft den Rückkopplungsweg und deaktiviert die Stromquelle 75 während des Ausgangspulses und aktiviert den NFET 114, um Ladung von dem Kondensator 80 zu dem Kondensator 85 zu übertragen, wie es in 4 dargestellt ist. Der Inverter 112 invertiert das Hochpegelrückkopplungssignal und deaktiviert NFET 116, wodurch der Kondensator 85 zum Laden aktiviert wird. Während des Ladens des Kondensators 85 auf eine Schwellenwertspannung des Inverters 120 (z. B. eine Schwellenwertspannung eines Inverters NFET), entlädt der Kondensator 80 auf eine Spannung unter der Referenzspannung (4). Entsprechend erzeugt der Differenzverstärker 90 ein Hochpegelsignal, das an den Latcheingang 102 (des NAND-Gate 107) geliefert wird, wie es oben beschriebe ist, während der Inverter 120 ein Hochpegelsignal für den Latcheingang 108 (des NAND-Gate 109) erzeugt, da der Kondensator 85 die Schwellenwertspannung nicht überschritten hat. Das Latch 105 behält das Hochpegelausgangssignal bei, basierend auf den Hochpegelsignalen, die an die Latcheingänge geliefert werden, wie es in der Tabelle I oben angezeigt ist. Insbesondere erzeugt das NAND-Gate 109 ein Niedrigpegelsignal basierend auf dem Hochpegeloszillatorausgangssignal (oder dem Ausgangssignal des NAND-Gate 107), das an den NAND-Gateeingang 106 geliefert wird, und dem Hochpegelsignal, das an den NAND-Gateeingang 108 geliefert wird, von dem Inverter 120, der das Niedrigpegelsignal von dem Kondensator 85 invertiert (z. B. da der Kondensator 85 noch nicht die Schwellenwertspannung erreicht hat). Das NAND-Gate 107 behält das Hochpegeloszillatorausgangssignal bei, basierend auf dem Niedrigpegelsignal von dem NAND-Gate 109, das an den NAND-Gateeingang 104 geliefert wird, und dem Hochpegelsignal von dem Differenzverstärker 90, das an den NAND-Gateeingang 102 geliefert wird.

Wenn der Kondensator 85 eine Spannung erreicht, die die Schwellwertspannung für den Inverter 120 überschreitet, liefert der Inverter ein Niedrigpgelsignal an den Latcheingang 108 (des NAND-Gate 109), während der Latcheingang 102 (des NAND-Gate 107) das Hochpegelsignal von dem Differenzverstärker 90 empfängt. Dies schaltet das Latch 105 um, um ein Niedrigpegelausgangssignal zu erzeugen, wie es in Tabelle I oben angezeigt ist. Insbesondere erzeugt das NAND-Gate 109 ein Hochpegelsignal basierend auf dem Hochpegeloszillatorausgangssignal von dem NAND-Gate 107, das an den NAND-Gateeingang 106 geliefert wird, und dem Niedrigpegelsignal, das an den NAND-Gateeingang 108 von dem Inverter 120 geliefert wird. Das NAND-Gate 107 erzeugt ein Niedrigpegelsignal als das Oszillatorausgangssignal, basierend auf dem Hochpegelsignal, das von dem Differenzverstärker 90 an den NAND-Gateeingang 120 geliefert wird, und dem Hochpegelsignal von dem NAND-Gate 109, das an den NAND-Gateeingang 104 geliefert wird.

Da das Hochpegelausgangssignal während des Ladens des Kondensators 85 auf die Schwellenwertspannung beibehalten wird, steuert das Zeitintervall zum übertragen der Ladung zwischen den Kondensatoren 80 und 85 die Pulsbreite des Oszillatorausgangspulses. Dieses Zeitintervall kann auf jedes Intervall eingestellt werden, um eine gewünschte Pulsbreite zu erzeugen, und hängt von den Charakteristika der Kondensatoren 80, 85 und den Abmessungen des n-Kanals des NFET 114 ab (z. B. Ndis, wie es in 3 zu sehen ist). Lediglich beispielhaft kann der NFET 114 eine n-Kanallänge von 2,2 Mikrometern und eine n-Kanalbreite von 2,0 Mikrometer umfassen, wobei die Kondensatoren 80, 85 jeweils Gateflächenverhältnisse von 28/16 und 20/16 umfassen können, die Stromquelle 25 etwa 5 Mikroampere Strom liefern kann und die Referenzspannung etwa 1,1 Volt liefern kann. Diese beispielhafte Konfiguration erzeugt eine Oszillatorperiode von etwa 500 Nanosekunden und erhöht die Pulsbreite auf etwa 90% der Oszillatorperiode (z. B. 450 Nanosekunden), im Vergleich zu einer Pulsbreite von 1% der Periode (z. B. 5 Nanosekunden) des herkömmlichen Oszillators, der oben in 1 beschrieben ist. Folglich ist die Stromquelle 75 für einen Großteil der Zeit deaktiviert, während der der Oszillator arbeitet, wodurch der Großteil des Stromverlustes von der Stromquelle eliminiert wird, und die Oszillatorleistungsaufnahme wesentlich reduziert wird.

Sobald der Kondensator 85 lädt und das Latch 105 umschaltet, um ein Niedrigpegelausgangssignal zu erzeugen, durchläuft das Niedrigpegelsignal den Rückkopplungsweg und aktiviert die Stromquelle 75. Das Niedrigpegelsignal deaktiviert ferner den NFET 114, um es dem Kondensator 80 zu ermöglichen, für einen nachfolgenden Zyklus zu laden. Der Inverter 112 invertiert das Niedrigpegelrückkopplungssignal, um ein Hochpegelsignal zu erzeugen, um den NFET 116 zu aktivieren, und entlädt dadurch den Kondensator 85, wie er in 4 dargestellt ist. Die Spannung des Kondensators 85 fällt unter die Schwellenspannung des Inverters 120 während der Entladung (4), und aktiviert dadurch den Inverter 120, um ein Hochpegelsignal an den Latcheingang 108 (des NAND-Gate 109) zu liefern. Der Latcheingang 102 (des NAND-Gate 107) empfängt das Hochpegelsignal von dem Differenzverstärker 90, da die Spannung des Kondensators 80 unterhalb der Referenzspannung liegt. Somit ist die Schaltung im Wesentlichen zurückgesetzt und liefert Hochpegelsignale an die jeweiligen Latcheingänge 102, 108, um den Niedrigpegeloszillatorausgang beizubehalten, bis der Kondensator 80 auf zumindest die Referenzspannung lädt, wie es oben beschrieben ist. Der obige Prozess wird für nachfolgende Zyklen wiederholt, um die Oszillatorausgangspulse zu erzeugen.

Es ist klar, dass die oben beschriebenen Ausführungsbeispiele, die auch in den Zeichnungen dargestellt sind, nur einige der vielen Möglichkeiten zum Implementieren einer Vorrichtung und eines Verfahrens zum Reduzieren von Leistungsaufnahme in einem Oszillator darstellen.

Der Oszillator der vorliegenden Erfindung kann Pulse bei jeder gewünschten Periode liefern, wobei die Pulsbreiten jeden gewünschten Abschnitt der Oszillatorperiode besetzen können, um die Leistungsaufnahme zu reduzieren. Die Oszillatorkomponenten (z. B. Transistoren, Kondensatoren, Latch, Verstärker, Inverter usw.) können durch jede Menge an herkömmlichen oder anderen elektrischen Komponenten (z. B. Kondensatoren, Transistoren, Gates, Verstärker, Inverter, Stromquelle usw.) implementiert werden, die in jeder Weise angeordnet sind, um die Pulsbreite des Ausgangspulses zu steuern. Die Oszillatorkomponenten können jede gewünschte Charakteristik umfassen (z. B. Kapazitäten, Schwellenwertspannungen, usw.).

Die Stromquelle des Oszillators der vorliegenden Erfindung kann durch jede Menge von herkömmlichen oder anderen Stromquellen (z. B. Transistoren usw.) implementiert werden, und jede gewünschte Menge an Strom liefern. Der Oszillator kann alternativ Spannungsquellen und induktive Bauelemente verwenden, statt der Stromquelle und der Kondensatorkombination auf diese Weise, die oben beschrieben ist, um die Leistungsaufnahme zu reduzieren. Die Stromquelle kann jede geeignete Steuervorrichtung (z. B. Schalter, Regler usw.) umfassen oder kann mit derselben gekoppelt sein, um die Stromquelle zu aktivieren und/oder zu deaktivieren. Die Stromquelle kann aktiviert oder deaktiviert werden basierend auf jeder Art von Signal (z. B. aktiviert ansprechend auf ein Niedrigpegel- oder Hochpegelsignal, deaktiviert ansprechend auf ein Niedrigpegel- oder Hochpegelsignal usw.).

Der Differenzverstärker des Oszillators der vorliegenden Erfindung kann durch jede Menge von jedem herkömmlichen oder anderen Bauelement implementiert werden, das ein Vergleichs- oder Differenzsignal (z. B. Differenzverstärker, Komparator, Logik usw.) liefert, und kann jede Menge an Eingängen und Ausgängen umfassen. Der Differenzverstärker kann jede herkömmliche Konfiguration umfassen, um das Differenzsignal zu liefern (z. B. alle Typen von Transistoren (z. B. FET (N- oder P-Typ), BJT, MOSFET usw.) usw.). Die Referenzspannung kann durch jede Menge von herkömmlichen oder anderen Spannungsquellen implementiert werden und kann jeden gewünschten Spannungspegel liefern. Der Differenzverstärker kann alle Signale auf allen Eingängen empfangen, wobei der Oszillator konfiguriert sein kann, um das Differenzverstärkerausgangssignal aufzunehmen. Beispielsweise können die Kondensator- und Referenzspannung die Eingangssignale tauschen, wobei der Oszillator ansprechend auf das Laden des Kondensators ein Hochpegelsignal von dem Differenzverstärker handhabt.

Das Latch des Oszillators der vorliegenden Erfindung kann implementiert werden durch jede Menge jedes Typs von herkömmlichen und anderen Latches oder Speichereinheiten (z. B. Registern, Flip-Flops (RS, JK, D, Toggel oder andere Typen von Flip-Flops), Puffer usw.). Das Latch kann jede Menge von jedem Typ von Logikgates umfassen (z. B. NAND, AND, OR, NOR, XOR usw.), die in jeder gewünschten Weise angeordnet sind. Das Latch kann in Zustände eintreten oder eine spezifische Ausgabe liefern, basierend auf jedem gewünschten Signalpegel (z. B. kann das Latch in Zustände eintreten oder ein spezifisches Ausgangssignal liefern, basierend auf Hoch- oder Tiefpegelsignalen usw.). Das Latch kann konfiguriert sein, um in Zustände einzudringen oder eine spezifische Ausgabe zu liefern gemäß jeder gewünschten Logik oder Kombination jeder Menge von Eingangssignalen (z. B. jeder gewünschten Wahrheits- oder Logiktabelle folgen, usw.).

Die verschiedenen Transistoren (z. B. PFETs, NFETs usw.) des Oszillators der vorliegenden Erfindung können implementiert werden durch jede Menge von herkömmlichen oder anderen Transistoren (z. B. FETs, BJTs usw.), die jede gewünschte Charakteristik umfassen (z. B. Kanalbreiten, Abmessungen, Schwellenwerte, Betriebsregionen usw.). Der Oszillator der vorliegenden Erfindung kann konfiguriert sein, um wie oben beschrieben zu arbeiten, wobei Transistoren entgegengesetzte Priorität liefern (z. B. können PFETs durch NFETs ersetzt werden, NFETs können durch PFETs oder jede Kombination derselben ersetzt werden, usw.). Die Inverter des Oszillators der vorliegenden Erfindung können implementiert werden durch jede Menge an herkömmlichen oder anderen invertierenden Bauelementen (z. B. Inverter, Transistoren, Logik usw.), die jede gewünschte Charakteristik (z. B. Schwellenwerte usw.) umfassen. Die Inverter können jede Menge oder jeden Typ von geeigneten elektrischen Komponenten (z. B. Dioden, Transistoren (z. B. FET (N- oder P-Typen, BJT usw.) umfassen, und jede gewünschte Schwellenwertspannung haben.

Die Kondensatoren des Oszillators der vorliegenden Erfindung können von jeder Menge sein, können in der Oszillatorschaltung in jeder Weise angeordnet sein, und können durch jeden Typ von herkömmlichen oder anderen kapazitiven oder energiespeichernden Vorrichtung implementiert werden. Die Kondensatoren können jede gewünschte Charakteristik aufweisen (z. B. Kapazitäten, Gateflächenverhältnisse, usw.), um die gewünschte Pulsbreite zu liefern. Der Transistor, der die Übertragung der Ladung steuert (z. B. NFET 115) kann implementiert werden durch jede Menge und jeden Typ von herkömmlichem oder anderem Transistor (z. B. PFET, NFET, BJT usw.). Der Transistor kann jede gewünschte Charakteristik (z. B. N- oder P-Kanallänge und Breite, Schwellenwertspannungen, Betriebsbereiche usw.) umfassen, um die Übertragung der Ladung und die Pulsbreite zu steuern. Die verschiedenen Signale des Oszillators der vorliegenden Erfindung können alle gewünschte Spannungspegel umfassen können, wobei Hochpegelsignale jeden gewünschten Spannungsbereich umfassen, der ausreicht, um für eine Anwendung als Hochlogikpegelsignal erkannt zu werden. Gleichartig dazu können Niedrigpegelsignale jeden gewünschten Spannungsbereich umfassen, der ausreicht, um für eine Anwendung als Niedriglogikpegel erkannt zu werden. Ferner kann der Oszillator konfiguriert sein, um jede gewünschte Logik oder Logikpegel für die verschiedenen Oszillatorsignale zu verwenden (z. B. Latcheingänge, Differenzverstärkerausgang, Rückkopplungssignal für Stromquelle und andere Steuerung usw.). Der Oszillator der vorliegenden Erfindung kann konfiguriert sein zum Verlängern oder Verkürzen der Hoch- oder Niedrigpegelabschnitte des Ausgangspulses, um die Leistungsaufnahme zu reduzieren, abhängig von einer bestimmten Anwendung (z. B. abhängig von den Signaltypen, die verwendet werden, um die Strom- oder andere Leistungsquelle zu steuern). Die Oszillatorschaltung kann jeden Leistungsquellentyp umfassen (z. B. Stromquelle, Spannungsquelle usw.), und kann den Ausgangspuls auf jede Weise einstellen, um die Zeitdauer zu steuern, die die Leistungsquelle aktiv ist, um die Leistungsaufnahme zu reduzieren.

Die vorliegende Erfindung ist nicht auf die oben beschriebenen Anwendungen begrenzt, aber kann auf jeden Typ von Schaltungen angewendet werden, die einen Signalverlauf erzeugen, um das Zeitintervall zu steuern, in dem die Leistungsquelle aktiv ist, um die Leistungsaufnahme zu reduzieren. Die Oszillatorschaltung der vorliegenden Erfindung kann auf jede gewünschte Weise modifiziert werden, um die Pulsbreite eines Ausgangspulses einer Schaltung einzustellen (Verlängern oder Verkürzen der Hoch- oder Tiefpegelabschnitte des Pulses), um die Leistungsaufnahme wie oben beschrieben zu steuern.

Von der vorhergehenden Beschreibung ist klar, dass die Erfindung eine neuartige Vorrichtung und ein neuartiges Verfahren zum Reduzieren der Leistungsaufnahme in einem Oszillator verfügbar macht, wobei ein Oszillator eine Schaltungsanordung umfasst, um die Pulsbreite eines Oszillatorausgangspulses zu erhöhen, und das Zeitintervall zu verlängern, das eine Oszillatorstromquelle in einem deaktivierten Zustand bleibt, wodurch die Oszillatorleistungsaufnahme reduziert wird.

Nachdem bevorzugte Ausführungsbeispiele einer neuen und verbesserten Vorrichtung und eines Verfahrens zum Reduzieren von Leistungsaufnahme in einem Oszillator beschrieben wurden, wird davon ausgegangen, dass andere Modifikationen, Variationen und Änderungen für Fachleute auf diesem Gebiet in Anbetracht der hierin beschriebenen Lehren offensichtlich sind. Es ist daher klar, dass alle solche Variationen, Modifikationen und Änderungen in den Schutzbereich der vorliegenden Erfindung fallen, wie er durch die angehängten Ansprüche definiert ist.

Zusammenfassung

Ein Oszillator gemäß der vorliegenden Erfindung reduziert die Leistungsaufnahme durch Vergrößern der Pulsbreite eines Oszillatorausgangspulses. Da dieser Puls eine Oszillatorstromquelle deaktiviert, reduziert die vergrößerte Pulsbreite die Zeit, während der die Stromquelle aktiviert ist. Wenn ein erster Kondensator auf zumindest eine Referenzspannung lädt, erzeugt ein Differenzverstärker ein Niedrigpegelsignal, das an ein Latch geliefert wird, das den Ausgangspuls erzeugt. Das Niedrigpegelsignal steuert das Latch, um ein Hochpegelsignal zu erzeugen und beizubehalten, bis das Latch ausgelöst ist. Das Latchsignal deaktiviert die Stromquelle, während ein Transistor aktiviert wird, um Ladung von dem ersten Kondensator zu einem zweiten Kondensator zu übertragen. Wenn der zweite Kondensator eine ausreichende Spannung erreicht, wird das Latch ausgelöst, um ein Niedrigpegelsignal zu erzeugen, wodurch die Pulsbreite des Ausgangspulses vergrößert wird. Das Niedrigpegelsignal aktiviert die Stromquelle und ermöglicht die Entladung des zweiten Kondensators.


Anspruch[de]
Ein Verfahren zum Reduzieren von Leistungsaufnahme in einem Signalgenerator, der einen Ausgangspuls bei einer vorbestimmten Periode erzeugt, wobei der Ausgangspuls eine Signalgeneratorleistungsquelle steuert, wobei das Verfahren folgenden Schritt umfasst:

(a) Einstellen einer Pulsbreite des Signalgeneratorausgangspulses, um das Zeitintervall in der vorbestimmten Periode zu erhöhen, während der die Leistungsquelle in einem deaktivierten Zustand ist, wodurch die Leistungsaufnahme des Signalgenerators reduziert wird.
Das Verfahren gemäß Anspruch 1, bei dem der Signalgenerator ein Latch umfasst, um einen Zustand des Ausgangspulses zu erzeugen, wobei Schritt (a) ferner folgende Schritte umfasst:

(a.1) Auslösen des Latch, um den Ausgangspuls während des Zeitintervalls in einem ersten Zustand zu erzeugen und beizubehalten, wobei der erste Zustand die Leistungsquelle deaktiviert; und

(a.2) Auslösen des Latch nach dem Zeitintervall, um den Ausgangspuls in einem zweiten Zustand zu erzeugen und beizubehalten, wobei der zweite Zustand die Leistungsquelle aktiviert.
Das Verfahren gemäß Anspruch 2, bei dem der Signalgenerator ein erstes und zweites kapazitives Bauelement umfasst, und Schritt (a.1) ferner folgende Schritte umfasst:

(a.1.1) Auslösen des Latch ansprechend darauf, dass das erste kapazitive Bauelement auf einen ersten Referenzpegel lädt; und

wobei Schritt (a.2) ferner folgenden Schritt umfasst:

(a.2.1) Übertragen von Ladung von dem ersten kapazitiven Bauelement zu dem zweiten kapazitiven Bauelement, um das zweite kapazitive Bauelement zu laden, und Auslösen des Latch ansprechend darauf, dass das zweite kapazitive Bauelement auf einen zweiten Referenzpegel lädt.
Das Verfahren gemäß Anspruch 3, bei dem der Signalgenerator ein Schaltelement umfasst, das das erste und zweite kapazitive Bauelement koppelt, und Schritt (a.2.1) ferner folgenden Schritt umfasst:

(a.2.1.1) Steuern der Übertragung von Ladung von dem ersten kapazitiven Bauelement zu dem zweiten kapazitiven Bauelement über das Schaltelement.
Das Verfahren gemäß Anspruch 1, bei dem der Signalgenerator ein Oszillator ist. Ein Signalgenerator mit reduzierter Leistungsaufnahme, der folgende Merkmale umfasst:

eine Leistungsquelle;

eine Signalerzeugungseinheit zum Erzeugen eines Ausgangssignals bei einer vorbestimmten Periode, wobei das Ausgangssignal die Leistungsquelle steuert; und

eine Einstellungseinheit zum Einstellen einer Pulsbreite des Ausgangssignals, um das Zeitintervall in der vorbestimmten Periode zu erhöhen, in der die Leistungsquelle in einem deaktivierten Zustand ist, wodurch die Leistungsaufnahme des Signalgenerators reduziert wird.
Der Signalgenerator gemäß Anspruch 6, bei dem die Einstellungseinheit folgendes Merkmal umfasst:

ein Latch zum Erzeugen und Beibehalten eines Zustands des Ausgangssignals, wobei das Latch den Ausgangspuls in einem ersten Zustand erzeugt und beibehält, der die Leistungsquelle während dieses Zeitintervalls ansprechend auf ein erstes Auslöseereignis deaktiviert, und den Ausgangspuls in einem zweiten Zustand erzeugt und beibehält, der die Leistungsquelle ansprechend auf ein zweites Auslöseereignis aktiviert, das am Ende des Zeitintervalls auftritt.
Der Signalgenerator gemäß Anspruch 7, bei dem die Einstellungseinheit ferner folgende Merkmale umfasst:

ein erstes kapazitives Bauelement, das mit der Leistungsquelle gekoppelt ist, wobei das erste Auslöseereignis dem entspricht, dass das erste kapazitive Bauelement auf einen ersten Referenzpegel lädt;

ein zweites kapazitives Bauelement; und

ein Schaltelement, das zwischen das erste und das zweite kapazitive Bauelement gekoppelt ist, um die Übertragung von Ladung von dem ersten kapazitiven Bauelement zu dem zweiten kapazitiven Bauelement zu steuern, um das zweite kapazitive Bauelement zu laden, wobei das zweite Auslöseereignis dem entspricht, dass das zweite kapazitive Bauelement auf einen zweiten Referenzpegel lädt.
Der Signalgenerator gemäß Anspruch 8, bei dem die Signalerzeugungseinheit folgendes Merkmal umfasst:

einen Differenzverstärker, der mit dem ersten kapazitiven Bauelement und mit einer Leistungsversorgung gekoppelt ist, die ein Signal bei dem ersten Referenzpegel liefert, wobei der Differenzverstärker ein Signal erzeugt, um das Latch zu steuern, um das Ausgangssignal in dem ersten Zustand zu erzeugen, ansprechend darauf, dass das erste kapazitive Bauelement auf den ersten Referenzpegel lädt.
Der Signalgenerator gemäß Anspruch 8, bei dem das Schaltelement einen Transistor umfasst, und das erste und zweite kapazitive Bauelement Kondensatoren umfassen, und das Zeitintervall auf Kanalabmessungen des Transistors und Kapazitäten der Kondensatoren basiert. Der Signalgenerator gemäß Anspruch 6, bei dem der Signalgenerator ein Oszillator ist. Ein Signalgenerator mit reduzierter Leistungsaufnahme, der folgende Merkmale umfasst:

eine Leistungseinrichtung zum Liefern von Leistung für den Signalgenerator;

eine Signalerzeugungseinrichtung zum Erzeugen eines Ausgangssignals bei einer vorbestimmten Periode, wobei das Ausgangssignal die Leistungseinrichtung steuert; und

eine Einstellungseinrichtung zum Einstellen einer Pulsbreite des Ausgangssignals, um das Zeitintervall in der vorbestimmten Periode zu erhöhen, in der die Leistungseinrichtung in einem deaktivierten Zustand ist, wodurch die Leistungsaufnahme des Signalgenerators reduziert wird.
Der Signalgenerator gemäß Anspruch 12, bei dem die Einstellungseinrichtung folgendes Merkmal umfasst:

eine Latcheinrichtung zum Erzeugen und Beibehalten eines Zustands des Ausgangssignals, wobei die Latcheinrichtung den Ausgangspuls in einem ersten Zustand erzeugt und beibehält, der die Leistungseinrichtung während des Zeitintervalls ansprechend auf ein erstes Auslöseereignis deaktiviert, und den Ausgangspuls in einem zweiten Zustand erzeugt und beibehält, der die Leistungseinrichtung ansprechend auf ein zweites Auslöseereignis aktiviert, das am Ende des Zeitintervalls auftritt.
Der Signalgenerator gemäß Anspruch 13, bei dem die Einstellungseinrichtung ferner folgende Merkmale umfasst:

eine erste kapazitive Einrichtung, die mit der Leistungseinrichtung gekoppelt ist, zum Ansammeln von Ladung, wobei das erste Auslöseereignis dem entspricht, dass die erste kapazitive Einrichtung auf einen ersten Referenzpegel lädt;

eine zweite kapazitive Einrichtung zum Ansammeln von Ladung; und

eine Schalteinrichtung, die zwischen die erste und die zweite kapazitive Einrichtung gekoppelt ist, um die Übertragung von Ladung von der ersten kapazitiven Einrichtung zu der zweiten kapazitiven Einrichtung zu steuern, um die zweite kapazitive Einrichtung zu laden, wobei das zweite Auslöseereignis dem entspricht, dass die zweite kapazitive Einrichtung auf einen zweiten Referenzpegel lädt.
Der Signalgenerator gemäß Anspruch 14, bei dem die Signalerzeugungseinrichtung folgendes Merkmal umfasst:

eine Verstärkereinrichtung, die mit der ersten kapazitiven Einrichtung und mit einer Leistungsversorgung gekoppelt ist, die ein Signal bei dem ersten Referenzpegel liefert, wobei die Verstärkereinrichtung ein Signal erzeugt, um die Latcheinrichtung zu steuern, um das Ausgangssignal in dem ersten Signal zu erzeugen, ansprechend darauf, dass die erste kapazitive Einrichtung auf den ersten Referenzpegel lädt.
Der Signalgenerator gemäß Anspruch 14, bei dem die Schalteinrichtung einen Transistor umfasst, und die erste und die zweite kapazitive Einrichtung Kondensatoren umfassen, und das Zeitintervall auf Kanalabmessungen des Transistors und Kapazitäten der Kondensatoren basiert. Der Signalgenerator gemäß Anspruch 12, bei dem der Signalgenerator ein Oszillator ist. Ein Oszillator mit reduzierter Leistungsaufnahme, um einen Ausgangspuls bei einer vorbestimmten Periode zu erzeugen, der folgende Merkmale umfasst:

eine Leistungsquelle;

ein erstes kapazitives Bauelement, das mit der Leistungsquelle gekoppelt ist;

einen Differenzverstärker, der mit dem ersten kapazitiven Bauelement und mit einer Leistungsversorgung gekoppelt ist, die ein Signal bei einem ersten Referenzpegel liefert;

ein Latch zum Erzeugen und Beibehalten des Oszillatorausgangspulses in einem ersten Zustand, der die Leistungsquelle ansprechend auf ein erstes Auslöseereignis deaktiviert, und zum Erzeugen und beibehalten des Oszillatorausgangspulses in einem zweiten Zustand, der die Leistungsquelle ansprechend auf ein zweites Auslöseereignis aktiviert, wobei das erste Auslöseereignis dem entspricht, dass das erste kapazitive Bauelement auf den ersten Referenzpegel lädt, um den Differenzverstärker zu aktivieren, um ein Signal zu erzeugen, um das Latch auszulösen;

ein Schaltelement, das zwischen das erste und das zweite kapazitive Bauelement gekoppelt ist, um die Übertragung von Ladung von dem ersten kapazitiven Bauelement zu dem zweiten kapazitiven Bauelement zu steuern, um das zweite kapazitive Bauelement zu laden, wobei das Laden des zweiten kapazitiven Bauelements auf einen zweiten Referenzpegel dem zweiten Auslöseereignis entspricht, und eine Pulsbreite des Ausgangspulses einstellt, um das Zeitintervall in der vorbestimmten Periode zu erhöhen, in der die Leistungsquelle in einem deaktivierten Zustand ist, wodurch die Leistungsaufnahme des Oszillators reduziert wird.
Der Oszillator gemäß Anspruch 18, bei dem das Schaltelement einen Transistor umfasst, und das erste und zweite kapazitive Bauelement Kondensatoren umfassen, und das Zeitintervall auf Kanalabmessungen des Transistors und Kapazitäten des Kondensators basiert.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com