PatentDe  


Dokumentenidentifikation DE102006053281A1 16.08.2007
Titel Halbleiterbauelement, Testsystem und ODT-Testverfahren
Anmelder Samsung Electronics Co., Ltd., Suwon, Kyonggi, KR
Erfinder Chang, Young-Uk, Suwon, Kyonggi, KR;
Hyun, Dong-Ho, Suwon, Kyonggi, KR;
Hwang, Seok-Won, Seoul/Soul, KR
Vertreter Patentanwälte Ruff, Wilhelm, Beier, Dauster & Partner, 70174 Stuttgart
DE-Anmeldedatum 02.11.2006
DE-Aktenzeichen 102006053281
Offenlegungstag 16.08.2007
Veröffentlichungstag im Patentblatt 16.08.2007
IPC-Hauptklasse G11C 29/12(2006.01)A, F, I, 20070417, B, H, DE
IPC-Nebenklasse G11C 29/48(2006.01)A, L, I, 20070417, B, H, DE   G11C 7/10(2006.01)A, L, I, 20070417, B, H, DE   
Zusammenfassung Die Erfindung bezieht sich auf ein Halbleiterbauelement, ein zugehöriges Testsystem und ein Verfahren zum Testen einer On-Die-Termination(ODT)-Schaltung.
Erfindungsgemäß umfasst das Halbleiterbauelement eine Abschlussimpedanzsteuerschaltung (1200), die konfiguriert ist, in Reaktion auf einen Testmodusbefehl (CMD) ein Abschlussimpedanzsteuersignal (ICONPi, ICONNi) zu erzeugen, eine On-Die-Termination(ODT)-Schaltung (1100), die mit einer Mehrzahl von Anschlüssen gekoppelt ist und konfiguriert ist, eine Mehrzahl von Abschlussimpedanzen (ODT01 bis ODT0m) zu erzeugen, und eine Grenzpfadabtastschaltung (1300), die konfiguriert ist, die Abschlussimpedanzen zu speichern und die gespeicherten Abschlussimpedanzen sequentiell auszugeben.
Verwendung z. B. zum Testen von ODT-Schaltungen in Halbleiterspeicherbauelementen.

Beschreibung[de]

Die Erfindung betrifft ein Halbleiterbauelement, ein zugehöriges Testsystem und ein Verfahren zum Testen einer On-Die-Termination-Schaltung (ODT-Schaltung).

In jüngster Zeit wurde die Hubtoleranz von zwischen Halbleiterbauelementen übertragenen Signalen immer weiter reduziert, um die Übertragungsgeschwindigkeit eines Signals zu erhöhen. Wenn die Hubtoleranz reduziert wird, werden die Halbleiterbauelemente stärker durch externes Rauschen beeinflusst und die Signalreflektion erhöht sich. Die Signalreflektion wird durch Impedanzfehlanpassung zwischen den Halbleiterbauelementen verursacht.

Wenn zwischen den Halbleiterbauelementen eine Impedanzfehlanpassung auftritt, wird es schwierig, Signale mit einer hohen Geschwindigkeit zu übertragen, und es besteht eine höhere Wahrscheinlichkeit, dass aufgrund von Verzerrungen von Daten, die von den Halbleiterbauelementen ausgegeben werden, ein Übertragungsfehler auftritt.

Daher ist in elektronischen Bauelementen eine Termination-Schaltung zur Impedanzanpassung zwischen den Halbleiterbauelementen vorhanden. Die Termination-Schaltung kann auch reflektierte Wellen reduzieren, die während der Signalübertragung erzeugt werden.

Aus den oben genannten Gründen wurden Halbleiterbauelemente und insbesondere Halbleiterspeicherbauelemente entwickelt, die On-Die-Termination-Schaltungen (ODT-Schaltungen) umfassen, die mit Anschlüssen gekoppelt sind.

1 ist ein Schaltbild, das eine herkömmliche ODT-Schaltung veranschaulicht, die in Halbleiterbauelementen enthalten ist. Die in 1 dargestellte, herkömmliche ODT-Schaltung ist in der Offenlegungsschrift KR 2003-0096064 offenbart. Unter Bezugnahme auf 1 umfasst die ODT-Schaltung einen Metall-Oxid-Halbleiter-Transistor MP1 mit positivem Kanal (PMOS-Transistor), einen Metall-Oxid-Halbleiter-Transistor MN1 mit negativem Kanal (NMOS-Transistor), einen Inverter 2, Widerstände R1 und R2 und einen Anschluss 4. Die Widerstände R1, R2 sind Abschlusswiderstände zur Impedanzanpassung. Wenn ein ODT-Steuersignal ODT_EN auf niedrigem logischem Pegel ist, sind der PMOS-Transistor MP1 und der NMOS-Transistor MN1 beide sperrend geschaltet und die ODT-Schaltung ist daher nicht freigegeben. Wenn das ODT-Steuersignal ODT_EN auf hohem logischem Pegel ist, sind der PMOS-Transistor MP1 und der NMOS-Transistor MN1 beide leitend geschaltet und ein an den Anschluss 4 angelegtes Signal wird mit einer Spannung abgeschlossen, die durch die Widerstände R1, R2 geteilt wird.

Eine Abschlussspannung weist einen Spannungspegel zwischen einer Leistungsversorgungsspannung VDDQ und einer Massespannung auf. Wenn der Widerstand R1 und der Widerstand R2 den gleichen Widerstandswert aufweisen und die Transistoren MP1 und MN1 identische Durchschaltwiderstände aufweisen, korrespondiert die Abschlussspannung mit der halben Versorgungsspannung VDDQ. Das bedeutet, dass die ODT-Schaltung gemäß 1 einen gewünschten Abschlusswiderstand mit den beiden Widerständen R1 und R2 bereitstellen kann.

Der PMOS-Transistor MP1 und der NMOS-Transistor MN1 weisen typischerweise große Abmessungen auf, um den Durchschaltwiderstand zu reduzieren. Das ODT-Steuersignal ODT_EN wird mit dem hohen logischen Pegel so angelegt, dass das Signal mit einem vorbestimmten Spannungspegel abgeschlossen wird. Im Gegensatz wird, wenn kein Bedarf an einem Abschluss eines über den Anschluss 4 angelegten Signals besteht, das ODT-Steuersignal ODT_EN mit niedrigem logischem Pegel angelegt, um die ODT-Schaltung zu sperren.

Zur Impedanzanpassung zwischen Halbleiterbauelementen ist eine ODT-Schaltung in Halbleiterbauelementen enthalten. Die ODT-Schaltung sollte im Voraus getestet werden, um zu bestätigen, dass die ODT-Schaltung richtig arbeitet. Die ODT-Schaltung umfasst jedoch zehn oder mehr Anschlüsse. Es ist keine leichte Aufgabe, jeden der mit der ODT-Schaltung gekoppelten Anschlüsse zu testen. Des Weiteren ist, wenn Hunderte von Halbleiterspeicherbauelementen gleichzeitig getestet werden, die Anzahl der gleichzeitig zu prüfenden Anschlüsse beachtlich, wodurch die Testgenauigkeit abnimmt.

Daher ist es für ein genaues Testergebnis wünschenswert, die Anzahl der für einen ODT-Test verwendeten Anschlüsse zu reduzieren.

Als technisches Problem liegt der Erfindung die Bereitstellung eines Halbleiterbauelements, eines zugehörigen Testsystems und eines ODT-Schaltungstestverfahrens zugrunde, die in der Lage sind, die oben genannten Unzulänglichkeiten des Standes der Technik zu reduzieren oder zu vermeiden und insbesondere einen genauen ODT-Schaltungstest mit einer reduzierten Anzahl von Anschlüssen und/oder einer reduzierten Testzeit zu ermöglichen.

Die Erfindung löst dieses Problem durch die Bereitstellung eines Halbleiterbauelements mit den Merkmalen des Patentanspruchs 1, eines Testsystems mit den Merkmalen des Patentanspruchs 11 und eines Testverfahrens mit den Merkmalen des Patentanspruchs 17. Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Die vorliegende Erfindung stellt ein Halbleiterbauelement zur Verfügung, das in der Lage ist, eine On-Die-Termination-Schaltung (ODT-Schaltung) unter Verwendung einer kleineren Anzahl von Anschlüssen genau zu testen. Zudem stellte die vorliegende Erfindung ein ODT-Testsystem und ein ODT-Testverfahren zur Verfügung, die in der Lage sind, eine ODT-Schaltung unter Verwendung einer kleineren Anzahl von Anschlüssen genau zu testen.

Erfindungsgemäß kann eine ODT-Schaltung im Vergleich zum oben beschriebenen Stand der Technik unter Verwendung einer kleineren Anzahl von Anschlüssen getestet werden, und/oder die erforderliche Zeit zum Testen der Halbleiterbauelemente kann reduziert werden.

Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:

1 ein Schaltbild zur Darstellung einer herkömmlichen ODT-Schaltung, die in Halbleiterbauelementen enthalten ist,

2 ein Blockdiagramm zur Darstellung eines erfindungsgemäßen ODT-Testsystems, das eine ODT-Schaltung und eine Grenzpfadabtastschaltung umfasst,

3 ein Schaltbild zur Darstellung eines Ausführungsbeispiels einer in einem Halbleiterspeicherbauelement in 2 enthaltenen ODT-Schaltung,

4 ein Blockdiagramm zur Darstellung eines Ausführungsbeispiels einer Abschlussimpedanzsteuerschaltung im Halbleiterspeicherbauelement in 2,

5 ein Schaltbild zur Darstellung eines Ausführungsbeispiels einer in der Abschlussimpedanzsteuerschaltung gemäß 4 enthaltenen Selbststeuereinheit,

6 ein Blockdiagramm zur Darstellung eines anderen erfindungsgemäßen ODT-Testsystems, das eine ODT-Schaltung und eine Grenzpfadabtastschaltung umfasst,

7 ein Schaltbild zur Darstellung eines Ausführungsbeispiels der in einem Halbleiterspeicherbauelement in 6 enthaltenen ODT-Schaltung,

8 ein Blockdiagramm zur Darstellung eines Ausführungsbeispiels einer Abschlussimpedanzsteuerschaltung im Halbleiterspeicherbauelement in 6 und

9 ein Schaltbild zur Darstellung eines Ausführungsbeispiels einer in der Abschlussimpedanzsteuerschaltung in 8 enthaltenen Selbststeuereinheit.

Ausführungsformen der Erfindung werden nun unter Bezugnahme auf die beiliegenden 2 bis 9 im Detail beschrieben, die Ausführungsformen der Erfindung zeigen. Es versteht sich, dass ein Element direkt mit einem anderen Element oder über Zwischenelemente mit dem anderen Element verbunden oder gekoppelt sein kann, wenn in der Beschreibung angegeben wird, dass das Element mit dem anderen Element „verbunden" oder „gekoppelt" ist. Im Gegensatz dazu sind keine Zwischenelemente vorhanden, wenn ein Element als „direkt verbunden" bzw. „direkt gekoppelt" mit einem anderen Element bezeichnet wird. Andere Begriffe, die zur Beschreibung der Beziehung zwischen Elementen verwendet werden (z.B. „zwischen" und „direkt zwischen", „benachbart" und „direkt benachbart" usw.) sind in gleicher Weise zu verstehen.

2 zeigt ein On-Die-Termination-Testsystem (ODT-Testsystem) mit einem Halbleiterbauelement gemäß einem Ausführungsbeispiel der Erfindung. Unter Bezugnahme auf 2 umfasst das ODT-Testsystem ein Halbleiterbauelement 1000 und eine Testeinheit 2000. Das Halbleiterbauelement 1000 (z.B. ein Halbleiterspeicherbauelement) umfasst eine ODT-Schaltung 1100, eine Abschlussimpedanzsteuerschaltung 1200, eine Grenzpfadabtastschaltung („Boundary-Scan-Schaltung") 1300 und Anschlüsse 1410, 1420, 1430, 1440 und 1450. Die Testeinheit 2000 umfasst Widerstände R3, R4 und R5, die mit den Anschlüssen 1420, 1430 und 1440 gekoppelt sind. Die ODT-Schaltung 1100 umfasst Abschlussschaltungen 1110, 1120 und 1130, die mit den Anschlüssen 1420, 1430 und 1440 gekoppelt sind. Die Grenzpfadabtastschaltung 1300 umfasst Grenzpfadabtastregister 1310, 1320 und 1330.

Die Abschlussimpedanzsteuerschaltung 1200 kann über den Anschluss 1410 mit einem externen Widerstand Rext gekoppelt werden. Die Anschlüsse 1410, 1420, 1430, 1440 und 1450 sind mit Eingabe-/Ausgabepins (nicht dargestellt) gekoppelt.

Die Abschlussimpedanzsteuerschaltung 1200 erzeugt in Reaktion auf einen Testmodusbefehl CMD Abschlussimpedanzsteuersignale ICONPi und ICONNi. Die ODT-Schaltung 1100 ist mit der Mehrzahl von Eingabe-/Ausgabeanschlüssen 1420, 1430 und 1440 gekoppelt. Die ODT-Schaltung 1100 erzeugt in Reaktion auf die Impedanzsteuersignale ICONPi und ICONNi eine Mehrzahl von Abschlussimpedanzen ODT01 bis ODT0m. Die Grenzpfadabtastschaltung 1300 speichert die Abschlussimpedanzen ODT01 bis ODT0m, um die gespeicherten Abschlussimpedanzen ODT01 bis ODT0m sequentiell auszugeben, wenn der Testmodusbefehl CMD freigegeben ist. Allgemein umfasst das Halbleiterbauelement die Grenzpfadabtastschaltung 1300, die mit den Anschlüssen des Halbleiterbauelements gekoppelt ist, um zu testen, ob die Kontakte der Pins defekt sind.

Die Testeinheit 2000 erzeugt den Testmodusbefehl CMD, der dem Halbleiterspeicherbauelement 1000 zur Verfügung gestellt wird, und misst die Abschlussimpedanzen ODT01 bis ODT0m.

3 zeigt ein Schaltbild zur Darstellung eines Ausführungsbeispiels der im Halbleiterspeicherbauelement gemäß 2 enthaltenen ODT-Schaltung. Unter Bezugnahme auf 3 umfasst die Abschlussschaltung 1110 eine Mehrzahl von Abschlussschaltungszweigen 1111, 1112 und 1113. Der Abschlussschaltungszweig 1111 umfasst einen PMOS-Transistor MP11 und einen Widerstand R11, die zwischen einer Leitung L2 und einer Versorgungsspannung VDDQ in Reihe eingeschleift sind. Der Abschlussschaltungszweig 1111 umfasst einen NMOS-Transistor MN11 und einen Widerstand R12, die zwischen der Leitung L2 und einer Massespannung VSS in Reihe eingeschleift sind. Der Abschlussschaltungszweig 1112 umfasst einen PMOS-Transistor MP12 und einen Widerstand R13, die zwischen der Leitung L2 und der Versorgungsspannung VDDQ in Reihe eingeschleift sind. Der Abschlussschaltungszweig 1112 umfasst einen NMOS-Transistor MN12 und einen Widerstand R14, die zwischen der Leitung L2 und der Massespannung VSS in Reihe eingeschleift sind. Der Abschlussschaltungszweig 1113 umfasst einen PMOS-Transistor MP13 und einen Widerstand R15, die zwischen der Leitung L2 und der Versorgungsspannung VDDQ in Reihe eingeschleift sind. Der Abschlussschaltungszweig 1113 umfasst einen NMOS-Transistor MN13 und einen Widerstand R16, die zwischen der Leitung L2 und der Massespannung VSS in Reihe eingeschleift sind.

Nachfolgend wird die Funktionsweise der Abschlussschaltung 1110 beschrieben. Die Leitung L2 ist in 2 über den Anschluss 1420 mit der Testeinheit 2000 gekoppelt. Wenn die Abschlussimpedanzsteuersignale ICONP1 bis ICONPn alle auf hohem logischem Pegel sind, und die Abschlussimpedanzsteuersignale ICONN1 bis ICONNn alle auf niedrigem logischem Pegel sind, sind die PMOS-Transistoren MP11, MP12 und MP13 und die NMOS-Transistoren MN11, MN12 und MN13 alle sperrend geschaltet. In diesem Fall beeinflussen die Widerstände R11 bis R16 die mit dem Anschluss 1420 gekoppelte Leitung L2 nicht, was bedeutet, dass die Abschlussschaltung 1110 gesperrt ist.

Wenn das Abschlussimpedanzsteuersignal ICONP1 auf niedrigem logischem Pegel ist und das Abschlussimpedanzsteuersignal ICONN1 auf hohem logischem Pegel ist, sind der PMOS-Transistor MP11 und der NMOS-Transistor MN11 leitend geschaltet. Daher stellt der Abschlussschaltungszweig 1111 der Leitung L2 die Abschlussimpedanz zur Verfügung. Der Wert der Abschlussimpedanz wird durch die zwei Widerstände R11 und R12 bestimmt.

Wenn das Abschlussimpedanzsteuersignal ICONP2 auf niedrigem logischem Pegel ist und das Abschlussimpedanzsteuersignal ICONN2 auf hohem logischem Pegel ist, sind der PMOS-Transistor MP12 und der NMOS-Transistor MN12 leitend geschaltet. Daher stellt der Abschlussschaltungszweig 1112 der Leitung L2 die Abschlussimpedanz zur Verfügung. Der Wert der Abschlussimpedanz wird durch die zwei Widerstände R13 und R14 bestimmt.

Wenn die Abschlussimpedanzsteuersignale ICONP1 und ICONP2 auf niedrigem logischem Pegel sind und die Abschlussimpedanzsteuersignale ICONN1 und ICONN2 auf hohem logischem Pegel sind, sind die PMOS-Transistoren MP11 und MP12 und die NMOS-Transistoren MN11 und MN12 alle leitend geschaltet. Daher stellen die Abschlussschaltungszweige 1111 und 1112 der Leitung L2 die Abschlussimpedanz zur Verfügung.

Wie oben ausgeführt ist, erzeugt die Abschlussschaltung 1110 in Reaktion auf die Abschlussimpedanzsteuersignale ICONP1 bis ICONPn verschiedene Abschlussimpedanzen.

4 zeigt ein Blockdiagramm zur Darstellung eines Ausführungsbeispiels der Abschlussimpedanzsteuerschaltung 1200 im Halbleiterspeicherbauelement gemäß 2. Unter Bezugnahme auf 4 umfasst die Abschlussimpedanzsteuerschaltung 1200 eine Modusregistersatzschaltung (MRS-Schaltung) 1210, eine Selbststeuereinheit 1220 und einen Multiplexer 1230. Nachfolgend wird die Funktionsweise der Abschlussimpedanzsteuerschaltung 1200 beschrieben.

Die MRS-Schaltung 1210 erzeugt in Reaktion auf den Testmodusbefehl CMD ein MRS-Signal MRSi. Die Selbststeuereinheit 1220 erzeugt ein erstes variables Selbststeuersignal CONPi und ein zweites variables Selbststeuersignal CONNi zur Selbstabschlusssteuerung. Der Multiplexer 1230 multiplext in Reaktion auf das MRS-Signal MRSi das erste und zweite variable Selbststeuersignal CONPi und CONNi, um die Abschlussimpedanzsteuersignale ICONPi und ICONNi zu erzeugen.

5 zeigt ein Schaltbild zur Darstellung eines Ausführungsbeispiels der Selbststeuereinheit 1220 in der Abschlussimpedanzsteuerschaltung gemäß 4. Unter Bezugnahme auf 5 umfasst die Selbststeuereinheit 1220 eine erste Selbststeuerschaltung 1221, eine zweite Selbststeuerschaltung 1222, Komparatoren 1223 und 1225 und Aufwärts-/Abwärtszähler 1224 und 1226. Nachfolgend wird die Funktionsweise der Selbststeuereinheit 1220 beschrieben.

Die Impedanz der ersten Selbststeuerschaltung 1221 wird gesteuert, nachdem die Impedanz der zweiten Selbststeuerschaltung 1222 eingestellt ist. Wenn beispielsweise eine Impedanz der zweiten Selbststeuerschaltung 1222 mit einem externen Widerstand Rext von 140&OHgr; auf 70&OHgr; gesteuert wird, erzeugt der erste Komparator 1223 durch Vergleichen einer Spannung am Anschluss 1410 mit der Referenzspannung VREF ein Vergleichssignal UP1/DN1. Wenn die Spannung am Anschluss 1410 mit einem Wert korrespondiert, der durch einen Widerstand von unter 70&OHgr; erzeugt wird, stellt der erste Komparator 1223 dem ersten Aufwärts-/Abwärtszähler 1224 das Aufwärtssignal UP1 mit niedrigem logischem Pegel zur Verfügung. Der erste Aufwärts-/Abwärtszähler 1224 führt in Reaktion auf das Aufwärtssignal UP1 einen Aufwärtszählvorgang aus und erzeugt das erste variable Selbststeuersignal CONPi zum Steuern eines PMOS-Transistorfelds. Entsprechend wird ein ausgewählter Transistor unter den PMOS-Transistoren MP21, MP22, MP23, MP24, MP25 und MP26 in der ersten und zweiten Selbststeuerschaltung 1221 und 1222 leitend geschaltet. Wenn beispielsweise das Signal CONP1 der ersten variablen Selbststeuersignale CONPi auf niedrigem logischem Pegel ist, werden die PMOS-Transistoren MP21 und MP24 leitend geschaltet und ein Widerstand RP11 wird elektrisch mit der Versorgungsspannung VDDQ verbunden. Wenn die Spannung am Anschluss 1410 mit dem Widerstand von 70&OHgr; korrespondiert, oszilliert das Vergleichssignal UP1/DN1 zwischen dem Aufwärtssignal UP1 und dem Abwärtssignal DN1, und der erste Aufwärts-/Abwärtszähler 1224 gibt ein Endesignal END aus, das repräsentiert, dass die Impedanzsteuerung der zweiten Selbststeuerschaltung 1222 abgeschlossen ist. Der zweite Komparator 1225 beginnt in Reaktion auf das Endesignal END mit einem Vergleichsvorgang. Der zweite Komparator 1225 erzeugt durch Vergleichen einer Spannung an einem Verbindungspunkt zwischen einem Widerstand RPi (nicht dargestellt) und einem Widerstand RNi (nicht dargestellt) mit der Spannung am Anschluss 1410 ein Vergleichssignal UP2/DN2. Der zweite Aufwärts-/Abwärtszähler 1226 führt in Reaktion auf das Vergleichssignal UP2/DN2 einen Aufwärts-/Abwärtszählvorgang aus und erzeugt das zweite variable Selbststeuersignal CONNi zum Steuern eines NMOS-Transistorfelds. Entsprechend wird ein ausgewählter Transistor unter den NMOS-Transistoren MN21, MN22 und MN23 in der ersten Selbststeuerschaltung 1221 leitend geschaltet. Ein zusammengesetzter Widerstandswert aus Widerständen, die zwischen der Versorgungsspannung VDDQ und Masse eingeschleift sind, wird abhängig vom leitenden/sperrenden Betrieb der MOS-Transistoren in der ersten und zweiten Selbststeuerschaltung 1221 und 1222 variiert, und dadurch wird die Impedanz variiert, die abhängig von der Versorgungsspannung und der Temperatur gesteuert wird. Das erste und zweite variable Selbststeuersignal CONPi und CONNi werden dem Multiplexer 1230 zur Verfügung gestellt.

Nachfolgend wird die Funktionsweise des ODT-Testsystems gemäß 2 unter Bezugnahme auf die 2 bis 5 beschrieben. Die Grenzpfadabtastschaltung 1300 (siehe 2) kann eine Schaltung sein, die mit den Anschlüssen des Halbleiterbauelements gekoppelt ist, um zu testen, ob die Kontakte der Pins defekt sind.

Die Grenzpfadabtastregister 1310, 1320 und 1330, die in der Grenzpfadabtastschaltung 1300 enthalten sind, weisen eine Speicherfunktion und eine Schiebefunktion auf und bilden eine Abtastkette. Eine Ausgabe BS01 des Grenzpfadabtastregisters 1310 wird in das Grenzpfadabtastregister 1320 eingegeben, und eine Ausgabe BS02 des Grenzpfadabtastregisters 1320 wird in das nächste Grenzpfadabtastregister eingegeben.

Wenn die mit dem Anschluss 1410 gekoppelte Abschlussschaltung 1110 durch die Testeinheit 2000 als Testobjekt ausgewählt wird, wird ein Wert der Abschlussimpedanz ODT01 (eine Ausgabe der Abschlussschaltung 1110) im Grenzpfadabtastregister 1310 gespeichert. Der gespeicherte Wert wird durch einen Schiebevorgang über die Grenzpfadabtastregister 1320 und 1330 ausgegeben. Eine Ausgabe BS0m des Grenzpfadabtastregisters 1330 wird der Testeinheit 2000 über den Anschluss 1450 zur Verfügung gestellt. Das bedeutet, dass die Abschlussimpedanz ODT01 (die Ausgabe der Abschlussschaltung 1110) über den Anschluss 1450 ausgegeben und von der Testeinheit 2000 gemessen wird.

Wenn die mit dem Anschluss 1430 gekoppelte Abschlussschaltung 1120 durch die Testeinheit 2000 als Testobjekt ausgewählt wird, wird ein Wert der Abschlussimpedanz ODT02 (eine Ausgabe der Abschlussschaltung 1120) im Grenzpfadabtastregister 1320 gespeichert. Der gespeicherte Wert wird durch einen Schiebevorgang über das Grenzpfadabtastregister 1330 ausgegeben. Das bedeutet, dass die Abschlussimpedanz ODT02 (die Ausgabe der Abschlussschaltung 1120) über den Anschluss 1450 ausgegeben und von der Testeinheit 2000 gemessen wird.

Wie oben ausgeführt ist, wird ein Anschluss 1450 durch die Grenzpfadabtastschaltung 1300 im erfindungsgemäßen ODT-Testsystem gemäß 2 verwendet, so dass die Abschlussimpedanzen der Abschlussschaltungen 1110, 1120 und 1130, die mit den Anschlüssen 1420, 1430 und 1440 im Halbleiterspeicherbauelement 1000 gekoppelt sind, gemessen werden können. Entsprechend kann das Halbleiterspeicherbauelement 1000 unter Verwendung von einem, mit dem Anschluss 1450 gekoppelten Pin testen, ob die Abschlussschaltungen 1110, 1120 und 1130 defekt sind oder nicht.

6 zeigt ein Blockdiagramm zur Darstellung eines On-Die-Termination-Testsystems (ODT-Testsystems) mit einem Halbleiterbauelement gemäß einem anderen Ausführungsbeispiel der Erfindung. Unter Bezugnahme auf 6 umfasst das ODT-Testsystem ein Halbleiterbauelement 3000 und eine Testeinheit 2000. Das Halbleiterbauelement 3000 (z.B. ein Halbleiterspeicherbauelement) umfasst eine ODT-Einheit 3100, eine Abschlussimpedanzsteuerschaltung 3200, eine Grenzpfadabtastschaltung 3300 und Anschlüsse 3410 bis 3450. Die Testeinheit 2000 umfasst Widerstände R3, R4 und R5, die mit den Anschlüssen 3420, 3430 und 3440 gekoppelt sind. Die ODT-Einheit 3100 umfasst Abschlussschaltungen 3110, 3120 und 3130, die mit den Anschlüssen 3420, 3430 und 3440 gekoppelt sind. Die Grenzpfadabtastschaltung 3300 umfasst Grenzpfadabtastregister 3310, 3320 und 3330.

Die Abschlussimpedanzsteuerschaltung 3200 kann über den Anschluss 3410 mit einem externen Widerstand Rext gekoppelt werden. Die Anschlüsse 3410, 3420, 3430, 3440 und 3450 sind mit Eingabe-/Ausgabepins gekoppelt (nicht darstellt).

Das ODT-Testsystem gemäß 6 weist eine ähnliche Schaltungskonfiguration wie das ODT-Testsystem gemäß 2 auf. Im Unterschied zum ODT-Testsystem gemäß 2 weist das ODT-Testsystem von 6 ein anderes Abschlussimpedanzsteuersignal zum Steuern der ODT-Schaltung 3100 im Halbleiterspeicherbauelement 3000 auf. Die ODT-Schaltung 3100 umfasst PMOS-Transistoren, und das Abschlussimpedanzsteuersignal umfasst nur das Abschlussimpedanzsteuersignal ICONPi zum Steuern der PMOS-Transistoren.

Die Abschlussimpedanzsteuerschaltung 3200 erzeugt in Reaktion auf einen Testmodusbefehl CMD das Abschlussimpedanzsteuersignal ICONPi. Die ODT-Schaltung 3200 ist mit der Mehrzahl von Eingabe-/Ausgabeanschlüssen 3420, 3430 und 3440 gekoppelt. Die ODT-Schaltung 3200 erzeugt in Reaktion auf das Impedanzsteuersignal ICONPi eine Mehrzahl von Abschlussimpedanzen ODT01 bis ODT0m. Die Grenzpfadabtastschaltung 3300 speichert die Abschlussimpedanzen ODT01 bis ODT0m, um die gespeicherten Abschlussimpedanzen ODT01 bis ODT0m sequentiell auszugeben, wenn der Testmodusbefehl CMD freigegeben ist. Allgemein umfasst das Halbleiterbauelement die Grenzflächenabtastschaltung 3300, die mit den Anschlüssen im Halbleiterbauelement gekoppelt ist, um zu testen, ob die Kontakte der Pins defekt sind.

Die Testeinheit 2000 erzeugt den Testmodusbefehl CMD, der dem Halbleiterspeicherbauelement 3000 zur Verfügung gestellt wird, und misst die Abschlussimpedanzen ODT01 bis ODT0m.

7 zeigt ein Schaltbild zur Darstellung eines Ausführungsbeispiels der im Halbleiterspeicherbauelement gemäß 6 enthaltenen ODT-Schaltung. Unter Bezugnahme auf 7 umfasst die Abschlussschaltung 3110 eine Mehrzahl von Abschlussschaltungszweigen 3111, 3112 und 3113. Der Abschlussschaltungszweig 3111 umfasst einen PMOS-Transistor MP31 und einen Widerstand R31, die zwischen einer Leitung L2 und einer Versorgungsspannung VDDQ in Reihe eingeschleift sind. Der Abschlussschaltungszweig 3112 umfasst einen PMOS-Transistor MP32 und einen Widerstand R32, die zwischen der Leitung L2 und der Versorgungsspannung VDDQ in Reihe eingeschleift sind. Der Abschlussschaltungszweig 3113 umfasst einen PMOS-Transistor MP33 und einen Widerstand R33, die zwischen der Leitung L2 und der Versorgungsspannung VDDQ in Reihe eingeschleift sind.

Nachfolgend wird die Funktionsweise der Abschlussschaltung 3110 beschrieben. Die Leitung L2 ist in 6 über den Anschluss 3420 mit der Testeinheit 2000 gekoppelt. Wenn die Abschlussimpedanzsteuersignale ICONP1 bis ICONPn alle auf hohem logischem Pegel sind, sind die PMOS-Transistoren MP31, MP32 und MP33 alle sperrend geschaltet. In diesem Fall beeinflussen die Widerstände R31, R32 und R33 die mit dem Anschluss 3420 gekoppelte Leitung L2 nicht, was bedeutet, dass die Abschlussschaltung 3110 gesperrt ist.

Wenn das Abschlussimpedanzsteuersignal ICONP1 auf niedrigem logischem Pegel ist, ist der PMOS-Transistor MP31 leitend geschaltet, und der Abschlussschaltungszweig 3111 stellt dann der Leitung L2 die Abschlussimpedanz zur Verfügung. Der Wert der Abschlussimpedanz wird durch den Widerstand R31 bestimmt.

Wenn das Abschlussimpedanzsteuersignal ICONP1 auf niedrigem logischem Pegel ist, ist der PMOS-Transistor MP32 leitend geschaltet, und der Abschlussschaltungszweig 3112 stellt dann der Leitung L2 die Abschlussimpedanz zur Verfügung. Der Wert der Abschlussimpedanz wird durch den Widerstand R32 bestimmt.

Wenn die Abschlussimpedanzsteuersignale ICONP1 und ICONP2 auf niedrigem logischem Pegel sind, sind die PMOS-Transistoren MP31 und MP32 leitend geschaltet, und die Abschlussschaltungszweige 3111 und 3112 stellen dann der Leitung L2 die Abschlussimpedanz zur Verfügung.

Wie oben ausgeführt ist, erzeugt die Abschlussschaltung 3110 in Reaktion auf die Abschlussimpedanzsteuersignale ICONP1 bis ICONPn verschiedene Abschlussimpedanzen.

8 zeigt ein Blockdiagramm zur Darstellung eines Ausführungsbeispiels der Abschlussimpedanzsteuerschaltung 3200 im Halbleiterspeicherbauelement gemäß 6. Unter Bezugnahme auf 8 umfasst die Abschlussimpedanzsteuerschaltung 3200 eine Modusregistersatzschaltung (MRS-Schaltung) 3210, eine Selbststeuereinheit 3220 und einen Multiplexer 3230. Nachfolgend wird die Funktionsweise der Abschlussimpedanzsteuerschaltung 3200 beschrieben.

Die MRS-Schaltung 3210 erzeugt in Reaktion auf einen Testmodusbefehl CMD ein MRS-Signal MRSi. Die Selbststeuereinheit 3220 erzeugt ein variables Selbststeuersignal CONPi zur Selbstabschlusssteuerung. Der Multiplexer 3230 multiplext die ersten variablen Selbststeuersignale CONPi, um in Reaktion auf das MRS-Signal MRSi die Abschlussimpedanzsteuersignale ICONPi zu erzeugen.

9 zeigt ein Schaltbild zur Darstellung eines Ausführungsbeispiels der Selbststeuereinheit 3220 in der Abschlussimpedanzsteuerschaltung gemäß 8. Unter Bezugnahme auf 9 umfasst die Selbststeuereinheit 3220 eine Selbststeuerschaltung 3221, einen Komparator 3223 und einen Aufwärts-/Abwärtszähler 3224.

Nachfolgend wird die Funktionsweise der Selbststeuereinheit 3220 beschrieben. Die Selbststeuerschaltung 3221 umfasst PMOS-Transistoren MP24, MP25 und MP26.

Wenn die Selbststeuerschaltung 3222 beispielsweise auf eine Impedanz von 70&OHgr; mit dem auf 140&OHgr; gesetzten externen Widerstand Rext gesteuert werden soll, erzeugt der Komparator 3223 durch Vergleichen einer Spannung am Anschluss 3410 mit der Referenzspannung VREF ein Vergleichssignal UP1/DN1. Wenn die Spannung am Anschluss 3410 durch einen Widerstand von unter 70&OHgr; erzeugt wird, stellt der Komparator 3223 dem Aufwärts-/Abwärtszähler 3224 das Aufwärtssignal UP1 mit niedrigem logischem Pegel zur Verfügung. Der Aufwärts-/Abwärtszähler 3224 führt in Reaktion auf das Aufwärtssignal UP1 einen Aufwärtszählvorgang aus und erzeugt das variable Selbststeuersignal CONPi zum Steuern eines PMOS-Transistorfelds. Entsprechend wird ein ausgewählter Transistor unter den PMOS-Transistoren MP24, MP25 und MP26 in der Selbststeuerschaltung 3221 leitend geschaltet. Wenn beispielsweise das Signal CONP1 der variablen Selbststeuersignale CONPi auf niedrigem logischem Pegel ist, wird der PMOS-Transistor MP24 leitend geschaltet und ein Widerstand RP11 wird elektrisch mit der Versorgungsspannung VDDQ verbunden. Wenn die Spannung am Anschluss 3410 einen Spannungswert annimmt, der mit dem Widerstand von 70&OHgr; korrespondiert, oszilliert das Vergleichssignal UP1/DN1 zwischen dem Aufwärtssignal UP1 und dem Abwärtssignal DN1. Mit Änderung eines zusammengesetzten Widerstandswertes aus Widerständen, die zwischen der Versorgungsspannung VDDQ und Masse eingeschleift sind, wird entsprechend abhängig vom leitenden/sperrenden Betrieb der MOS-Transistoren in der Selbststeuerschaltung 3221 die Impedanz variiert, die abhängig von der Versorgungsspannung und der Temperatur eingestellt wird. Das variable Selbststeuersignal CONPi wird dem Multiplexer 3230 zur Verfügung gestellt (in 8 gezeigt).

Obwohl ein Halbleiterspeicherbauelement, das in der Lage ist, ODT-Schaltungen unter Verwendung einer Grenzpfadabtastschaltung zu testen, unter Bezugnahme auf die obigen Ausführungsbeispiele beschrieben wurde, ist dem Fachmann klar, dass die Erfindung auch auf andere Halbleiterbauelemente angewendet werden kann.

Wie oben ausgeführt ist, können die erfindungsgemäßen Halbleiterbauelemente eine ODT-Schaltung unter Verwendung einer kleineren Anzahl von Pins genau testen und können eine erforderliche Zeit zum Testen der Halbleiterbauelemente reduzieren. Zusätzlich können die Halbleiterbauelemente die ODT-Schaltung erfindungsgemäß unter Verwendung von einem einzigen Pin testen.


Anspruch[de]
Halbleiterbauelement mit

– einer Abschlussimpedanzsteuerschaltung (1200), die konfiguriert ist, in Reaktion auf einen Testmodusbefehl (CMD) ein Abschlussimpedanzsteuersignal (ICONPi, ICONNi) zu erzeugen,

– einer On-Die-Termination(ODT)-Schaltung (1100), die mit einer Mehrzahl von Anschlüssen gekoppelt ist und konfiguriert ist, eine Mehrzahl von Abschlussimpedanzen (ODT01 bis ODT0m) zu erzeugen, und

– einer Grenzpfadabtastschaltung (1300), die konfiguriert ist, die Abschlussimpedanzen zu speichern, um die gespeicherten Abschlussimpedanzen sequentiell auszugeben.
Halbleiterbauelement nach Anspruch 1, wobei die Abschlussimpedanzen über einen einzigen Pin ausgegeben werden. Halbleiterbauelement nach Anspruch 1 oder 2, wobei das Abschlussimpedanzsteuersignal ein erstes Abschlussimpedanzsteuersignal zum Steuern eines p-Kanal-Transistorfeldes und/oder ein zweites Abschlussimpedanzsteuersignal zum Steuern eines n-Kanal-Transistorfeldes umfasst. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei die ODT-Schaltung eine Mehrzahl von Abschlussschaltungen (1110, 1120, 1130) umfasst, die jeweils mit den Anschlüssen gekoppelt sind und konfiguriert sind, die Mehrzahl von Abschlussimpedanzen zu erzeugen. Halbleiterbauelement nach Anspruch 4, wobei jede der Abschlussschaltungen wenigstens einen Abschlussschaltungszweig (1111, 1112, 1113) umfasst, der konfiguriert ist, einem ersten Knoten, der mit einem korrespondierenden Anschluss gekoppelt ist, in Reaktion auf das erste und zweite Abschlussimpedanzsteuersignal eine vorbestimmte Impedanz zur Verfügung zu stellen. Halbleiterbauelement nach Anspruch 5, wobei der Abschlussschaltungszweig einen PMOS-Transistor und einen ersten Widerstand, die in Reihe zwischen einer ersten Versorgungsspannung und dem ersten Knoten eingeschleift sind, und/oder einen NMOS-Transistor und einen zweiten Widerstand aufweist, die in Reihe zwischen dem ersten Knoten und einer zweiten Versorgungsspannung eingeschleift sind. Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei die Abschlussimpedanzsteuerschaltung umfasst:

– eine Modusregistersatz(MRS)-Schaltung (1210), die konfiguriert ist, in Reaktion auf den Testmodusbefehl ein MRS-Signal (MRSi) zu erzeugen,

– eine Selbststeuereinheit (1220), die konfiguriert ist, ein erstes und/oder ein zweites variables Selbststeuersignal (CONPi, CONNi) zur Selbstabschlusssteuerung zu erzeugen, und

– einen Multiplexer (1230), der konfiguriert ist, in Reaktion auf das MRS-Signal das erste und/oder zweite variable Selbststeuersignal zu multiplexen, um die Abschlussimpedanzsteuersignale auszugeben.
Halbleiterbauelement nach Anspruch 7, wobei die Selbststeuereinheit mit einem externen Widerstand außerhalb des Halbleiterbauelements gekoppelt ist. Halbleiterbauelement nach einem der Ansprüche 1 bis 8, wobei die Grenzpfadabtastschaltung miteinander kaskadiert verschaltete Grenzpfadabtastregister (1310, 1320, 1330) umfasst. Halbleiterbauelement nach Anspruch 9, wobei die Grenzflächenabtastregister jeweils die Abschlussimpedanzen speichern, um die Abschlussimpedanzen durch einen Schiebevorgang sequentiell auszugeben. Testsystem mit

– einer Abschlussimpedanzsteuerschaltung (1200), die konfiguriert ist, in Reaktion auf einen Testmodusbefehl (CMD) ein Abschlussimpedanzsteuersignal (ICONPi, ICONNi) zu erzeugen,

– einer On-Die-Termination(ODT)-Schaltung (1100), die mit einer Mehrzahl von Anschlüssen (1410 bis 1450) gekoppelt ist und konfiguriert ist, in Reaktion auf das Abschlussimpedanzsteuersignal eine Mehrzahl von Abschlussimpedanzen (ODT01 bis ODT0m) zu erzeugen,

– einem Halbleiterspeicherbauelement (1000), dass eine Grenzpfadabtastschaltung (1300) umfasst, die konfiguriert ist, die Abschlussimpedanzen zu speichern, um die gespeicherten Abschlussimpedanzen sequentiell auszugeben, und

– einer Testeinheit (2000), die konfiguriert ist, den Testmodusbefehl zur Bereitstellung an das Halbleiterspeicherbauelement zu erzeugen, und konfiguriert ist, die Abschlussimpedanzen zu messen.
Testsystem nach Anspruch 11, wobei die Abschlussimpedanzen durch einen einzigen Pin ausgegeben werden. Testsystem nach Anspruch 11 oder 12, wobei das Abschlussimpedanzsteuersignal ein erstes Abschlussimpedanzsteuersignal zum Steuern eines p-Kanal-Transistorfeldes und ein zweites Abschlussimpedanzsteuersignal zum Steuern eines n-Kanal-Transistorfeldes umfasst. Testsystem nach einem der Ansprüche 11 bis 13, wobei das Abschlussimpedanzsteuersignal ein erstes Abschlussimpedanzsteuersignal zum Steuern eines p-Kanal-Transistorfeldes umfasst. Testsystem nach einem der Ansprüche 11 bis 14, wobei die Grenzpfadabtastschaltung miteinander kaskadiert verschaltete Grenzpfadabtastregister umfasst. Testsystem nach Anspruch 15, wobei die Grenzflächenabtastregister jeweils die Abschlussimpedanzen speichern, um die Abschlussimpedanzen durch einen Schiebevorgang sequentiell auszugeben. Verfahren zum Testen einer On-Die-Termination(ODT)-Schaltung mit den Schritten:

– Erzeugen eines Testmodusbefehls (CMD),

– Erzeugen eines Abschlussimpedanzsteuersignals (ICONPi, ICONNi) in Reaktion auf den Testmodusbefehl,

– Erzeugen einer Mehrzahl von Abschlussimpedanzen (ODT01 bis ODT0m) in Reaktion auf das Abschlussimpedanzsteuersignal,

– Speichern der Abschlussimpedanzen, um die gespeicherten Abschlussimpedanzen sequentiell auszugeben, unter Verwendung einer Grenzpfadabtastschaltung (1300), und

– Messen der Abschlussimpedanzen.
Verfahren nach Anspruch 17, wobei weiter ein erster Anschluss eines Widerstands auf niedrigen logischen Pegel gesetzt wird und der Widerstand mit einem Anschluss eines Halbleiterbauelements gekoppelt wird.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com