PatentDe  


Dokumentenidentifikation DE102006031038A1 30.08.2007
Titel Speicheranordnung
Anmelder Qimonda AG, 81739 München, DE
Erfinder Menke, Manfred, 82515 Wolfratshausen, DE;
Sichert, Christian, 81827 München, DE;
Wallner, Paul, Dr., 83209 Prien, DE;
Spirkl, Wolfgang, 82110 Germering, DE;
Gregorius, Peter, 81476 München, DE;
Mayr, Roman, 80689 München, DE;
Schoenauer, Tim, Dr., 85622 Feldkirchen, DE
Vertreter Patent- und Rechtsanwälte Kraus & Weisert, 80539 München
DE-Anmeldedatum 05.07.2006
DE-Aktenzeichen 102006031038
Offenlegungstag 30.08.2007
Veröffentlichungstag im Patentblatt 30.08.2007
IPC-Hauptklasse G11C 29/12(2006.01)A, F, I, 20060705, B, H, DE
Zusammenfassung Eine Speicheranordnung (10) umfasst eine Schnittstelle (4) zum Übertragen von Daten in Form von Datenpaketen, eine Speicherbank (6), eine Speicherbankzugriffsvorrichtung (1) und eine Prüfvorrichtung (2), welche zum Verarbeiten von Daten in Form von Datenpaketen gemäß einem vorbestimmten Prüfprotokoll zum Überprüfen der korrekten Funktionsweise der Speicheranordnung ausgestaltet ist.

Beschreibung[de]
Speicheranordnung

Die vorliegende Erfindung betrifft eine Speicheranordnung, insbesondere eine Speicheranordnung mit einem datenpaketorientierten Übertragungsverfahren.

In modernen Speicheranordnungen für Computersysteme erfolgt die Ansteuerung der Speicheranordnung nicht, wie in herkömmlichen Speicheranordnungen, über paralleles Anlegen von Daten-, Adress- und Steuersignalen, sondern über Datenpakete, die mit hoher Geschwindigkeit und hoher Frequenz gemäß einem vorbestimmten Protokoll zwischen einem Computersystem und einer Schnittstelle der Speicheranordnung übertragen werden. Diese Datenpakete können Schreibdaten, Lesedaten, Adressierungsdaten und Befehlsdaten enthalten.

2 zeigt eine schematische Darstellung einer derartigen Speicheranordnung. Eine Schnittstelle 4 weist beispielsweise mehrere Anschlüsse 3, mehrere Synchronisiereinheiten 22 und eine Synchronisiervorrichtung 23 auf. Die Anschlüsse 3 der Schnittstelle 4 sind beispielsweise mit einem Computersystem verbunden. Datenpakete, welche zum Beispiel von einem Computersystem an die Speicheranordnung gesendet werden, können derart strukturiert sein, dass ein Datenpaket aus einer bestimmten Anzahl von Bits besteht, die über mehrere parallele Leitungen übertragen werden. Die Anzahl der parallelen Leitungen kann dabei geringer sein als die Anzahl der Bits eines Datenpakets. Dies ist möglich, indem mehrere aufeinander folgende Bitgruppen über parallele Leitungen übertragen werden und dann zu einem Datenpaket zusammengesetzt werden. Die Datenpakete von dem Computersystem gelangen über die mehreren parallelen Leitungen und die Anschlüsse 3 zu den Synchronisiereinheiten 22. Die Synchronisiereinheiten 22 synchronisieren sich auf den Datenstrom einer jeden der parallelen Leitungen auf. Die derart synchronisierten Daten der parallelen Leitungen werden von den Synchronisiereinheiten 22 zu der Synchronisiervorrichtung 23 übertragen, welche daraus die Datenpakete zurückgewinnt. Die somit zurückgewonnenen Datenpakete werden an eine Datenpaketverarbeitungsvorrichtung 8 übertragen, welche den Inhalt jedes Datenpakets decodiert und interpretiert und gemäß dem vorbestimmten Protokoll weiterverarbeitet. Beispielsweise können Schreibdaten über die Speicherbankzugriffsvorrichtung 1 an die entsprechende Speicherbank 6 übertragen werden. Umgekehrt können aufgrund eines Lesebefehls über die Speicherbankzugriffsvorrichtung 1 Daten von der Speicherbank 6 angefordert werden, welche dann über die Speicherbankzugriffsvorrichtung 1 an die Datenpaketverarbeitungsvorrichtung 8 übertragen werden. Die Datenpaketverarbeitungsvorrichtung 8 codiert die Lesedaten entsprechend dem vorbestimmten Protokoll und überträgt das codierte Datenpaket an die Synchronisiervorrichtung 23, welche das Datenpaket serialisiert und über die Synchronisiereinheiten 22 und die Anschlüsse 3 and das Computersystem überträgt.

Eine derartige paketorientierte Ansteuerung moderner Speicheranordnungen ermöglicht, dass nur sehr wenig Verbindungsleitungen zwischen einem Computersystem und der Speicheranordnung angeordnet werden müssen. Die Datenraten auf jeder einzelnen dieser Leitungen sind jedoch sehr hoch. Derzeit gängige kostengünstige Speichertestvorrichtungen, die zum Überprüfen der korrekten Funktionsweise der Speicheranordnung zu verschiedenen Fertigungsschritten der Speicheranordnung eingesetzt werden, sind zwar geeignet die korrekte Funktionsweise der Speicherzellen zu prüfen, sind jedoch nicht in der Lage, die hohen Datenraten zu erzeugen, welche für die paketorientierte Übertragung erforderlich sind. Des Weiteren erfordert die paketorientierte Datenübertragung, dass einzelne Operationen in Datenpaketsequenzen aufgeteilt werden müssen. So werden beispielsweise bei Schreibzugriffen zunächst in ein oder mehreren Datenpaketen die Schreibdaten übertragen und anschließen in ein oder mehreren Datenpaketen die Adressierungsinformation und abschließend der Schreibbefehl übertragen. Diese komplexen Abläufe stellen nicht nur erhöhte Anforderungen an die Speichertestvorrichtung, sondern erhöhen außerdem die Anzahl der Testschritte während des Testvorgangs und somit die Dauer des Tests. Dies betrifft sowohl einen Test der Speicheranordnung auf dem Wafer (Front End-Test) als auch einen Test der in einem Gehäuse (Package) verpackten Speicheranordnung (Back End-Test).

Daher ist es Aufgabe der vorliegenden Erfindung, eine Speicheranordnung der zuvor beschriebenen Art bereitzustellen, welche mit gängigen kostengünstigen Speichertestvorrichtungen auf ihre korrekte Funktionsweise überprüft werden kann, wobei sowohl die Speicherzellen als auch die Speicherlogik überprüft werden können, wobei die Speicheranordnung sowohl auf dem Wafer (Front End-Test) als auch in dem Zustand, in dem die Speicheranordnung in einem Gehäuse untergebracht ist (Back End-Test), gestestet werden kann, und wobei der Test möglichst schnell durchgeführt werden kann.

Erfindungsgemäß wird diese Aufgabe durch eine Speicheranordnung gemäß Anspruch 1 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.

Im Rahmen der vorliegenden Erfindung wird eine Speicheranordnung bereitgestellt, welche eine Schnittstelle zum Übertragen von Daten in Form von Datenpaketen gemäß einem vorbestimmten Protokoll, mindestens eine Speicherbank mit mindestens einer Speicherzelle, eine Speicherbankzugriffsvorrichtung, über welche mit Hilfe einer Adressierungsinformation ein Zugriff auf die Daten der mindestens eine Speicherzelle der Speicherbank erfolgt, und eine Prüfvorrichtung, welche zum Verarbeiten von Daten in Form von Datenpaketen gemäß einem vorbestimmten Prüfprotokoll zum Überprüfen der korrekten Funktionsweise der Speicheranordnung ausgestaltet ist, aufweist, wobei die Schnittstelle mindestens einen Anschluss aufweist und wobei die Prüfvorrichtung mit dem mindestens einen Anschluss verbunden ist, und wobei die Prüfvorrichtung die Speicherbankzugriffsvorrichtung ansteuert.

Durch Verwenden einer Prüfvorrichtung, die in der Speicheranordnung integriert ist, ist es möglich, die korrekte Funktionsweise der Speicheranordnung mit Hilfe der Prüfvorrichtung zu überprüfen, wobei die Prüfvorrichtung gemäß einem vorbestimmten Prüfprotokoll angesteuert wird, wobei das Prüfprotokoll derart ausgestaltet sein kann, dass die Prüfvorrichtung mit Hilfe des vorbestimmten Prüfprotokolls von einer gängigen Speichertestvorrichtung angesteuert werden kann. Zur Übertragung der Datenpakete des vorbestimmten Prüfprotokolls werden die Anschlüsse der Schnittstelle verwendet, die auch zum Übertragen von Daten in Form von Datenpaketen gemäß dem vorbestimmten Protokoll verwendet werden. Dadurch sind keine zusätzlichen Anschlüsse zur Ansteuerung der Prüfvorrichtung notwendig.

Vorteilhafterweise weist die Speicheranordnung einen Initialisierungsanschluss zum Übertragen von Daten zum Initialisieren der Speicheranordnung und der Prüfvorrichtung auf. Dazu ist die Prüfvorrichtung mit dem Initialisierungsanschluss verbunden und derart ausgestaltet, dass sie durch das über den Initialisierungsanschluss übertragene Protokoll initialisiert werden kann. Die Speicheranordnung kann ferner Umschaltmittel zum Umschalten zwischen einem Normalbetrieb und einem Prüfbetrieb aufweisen. Ein Umschalten erfolgt beispielsweise über das über den Initialisierungsanschluss übertragene Protokoll. Im Normalbetrieb verarbeitet die Speicheranordnung Daten in Form von Datenpaketen gemäß dem vorbestimmten Protokoll. Zur einfacheren begrifflichen Unterscheidung zwischen diesem vorbestimmten Protokoll und dem Prüfprotokoll wird dieses vorbestimmte Protokoll im Folgenden auch mit „normales Protokoll" bezeichnet werden. Im Prüfbetrieb werden dieselben Anschlüsse, über die im Normalbetrieb die Daten in Form von Datenpaketen gemäß dem normalen Protokoll übertragen werden, die Daten in Form von Datenpaketen gemäß dem vorbestimmten Prüfprotokoll übertragen und von der Prüfvorrichtung verarbeitet. Das Prüfprotokoll kann eine deutlich einfachere Struktur als das normale Protokoll aufweisen. Außerdem erfolgt die Übertragung der Daten in Form von Datenpaketen gemäß dem vorbestimmten Prüfprotokoll mit einer deutlich geringeren Datenrate als die Übertragung der Daten in Form von Datenpaketen gemäß dem normalen Protokoll. Dadurch ist es möglich, eine herkömmliche Speichertestvorrichtung zum Test der Speicheranordnung zu verwenden.

Da die Datenübertragungsraten der Daten in Form von Datenpaketen gemäß dem normalen Protokoll sehr hoch sind, kann die Speicheranordnung eine gerade Anzahl von Anschlüssen aufweisen, welche im Normalbetrieb differenzielle digitale Anschlusspaare bilden. Dadurch wird die Störanfälligkeit der Übertragung durch Übersprechen oder Rauschen verringert. Beispielsweise können zwölf Anschlüsse vorhanden sein, die im Normalbetrieb sechs differenzielle digitale Anschlusspaare bilden. Somit werden jeweils sechs Bits eines Datenpakets parallel über die zwölf Anschlüsse übertragen. Bei einer Datenpaketgröße von beispielsweise 54 Bits werden somit zur Übertragung eines Datenpakets neun dieser Sechs-Bit-Gruppen nacheinander übertragen. Da die Datenübertragungsraten im Prüfbetrieb deutlich niedriger sind, können die Anschlüsse im Prüfbetrieb von der Prüfvorrichtung jeweils als „Single-Ended" digitale Anschlüsse verwendet werden. Im oben genannten Beispiel mit zwölf Anschlüssen stehen somit im Prüfbetrieb zwölf Anschlüsse als „Single-Ended" digitale Anschlüsse zur Verfügung. Da die Datenpakete gemäß dem vorbestimmten Prüfprotokoll erheblich einfachere Datenstrukturen aufweisen, kann ein Prüfprotokoll beispielsweise eine Datenpaketgröße von zwölf Bits aufweisen. Somit kann ein Datenpaket gemäß dem vorbestimmten Prüfprotokoll über die zwölf Anschlüsse parallel von der Speichertestvorrichtung zu der Speicheranordnung übertragen werden. Ein Zusammensetzen des Datenpakets aus mehreren aufeinander folgenden Bitgruppen entfällt somit, wodurch die Datenübertragung erheblich vereinfacht wird und somit mit Hilfe von gängigen Speichertestvorrichtungen durchgeführt werden kann.

Das vorbestimmte Prüfprotokoll kann Befehle zum Lesen von Speicherzellen einer Speicherbank, Befehle zum Schreiben von Speicherzellen einer Speicherbank, Befehle zum Aktivieren einer Speicherbank und/oder Befehle zum Auffrischen von Ladungen der Speicherzellen einer Speicherbank aufweisen. Dadurch ist es möglich, mit Hilfe des Prüfprotokolls die wesentlichen Funktionen der Speicherzellen der Speicherbänke und der Speicherbankzugriffsvorrichtungen zu testen. Durch Verwenden einer universellen Adressierungsvorschrift innerhalb des Prüfprotokolls können Speicheranordnung mit unterschiedlichen Speichergrößen und Speicherbankstrukturen gleichermaßen getestet werden. Außerdem ist ein Test der Speicheranordnung sowohl auf dem Wafer (Front End-Test) als auch ein Test der in einem Gehäuse verpackten Speicheranordnung möglich (Back End-Test).

Die Speicheranordnung kann ferner mehrere Speicherbänke, auf die über mehrere Speicherbankzugriffsvorrichtungen zugegriffen wird, aufweisen. In diesem Fall muss die Prüfvorrichtung jede der Speicherbankzugriffsvorrichtungen ansteuern können, um auf die über die Speicherbankzugriffsvorrichtungen erreichbaren Speicherbänke zuzugreifen. Ferner kann die Speicheranordnung einen Zwischenspeicher aufweisen, welcher zur Zwischenspeicherung von Daten dient, um im Normalbetrieb die Systemleistung zu erhöhen. In diese Zwischenspeicher können beispielsweise Schreibdaten eingespeichert werden, um zu einem späteren Zeitpunkt über die Speicherbankzugriffsvorrichtungen in die Speicherbänke eingespeichert zu werden. Multiplexeranordnungen steuern in Abhängigen von dem Normal- oder Prüfbetrieb den Zugriff auf die Speicherbankzugriffsvorrichtungen. Im Normalbetrieb greifen eine Datenpaketverarbeitungsvorrichtung zum Codieren und Decodieren der Datenpakete gemäß dem vorbestimmten Protokoll und die Zwischenspeichervorrichtung auf die Speicherbankzugriffsvorrichtungen zu und im Prüfbetrieb greift die Prüfvorrichtung auf die Speicherbankzugriffsvorrichtungen zu.

Gemäß einer weiteren Ausführungsform der Erfindung kann die Speicheranordnung derart ausgestaltet sein, dass die Speicheranordnung mindestens eine Verbindungsleitung zwischen der Schnittstelle und der Datenpaketverarbeitungsvorrichtung aufweist, und das mindestens eine der mindestens einen Verbindungsleitung zur Übertragung der Daten von dem mindestens einen Anschluss der Schnittstelle zu der Prüfvorrichtung verwendet wird, wenn sich die Speicheranordnung im Prüfbetrieb befindet. Da der mindestens eine Anschluss der Schnittstelle sich nicht in unmittelbarer Nähe der Datenpaketverarbeitungsvorrichtung und der Prüfvorrichtung befindet, kann durch eine derartige Ausgestaltung der Speicheranordnung die Anzahl der Verbindungsleitungen zwischen der Schnittstelle und der Prüfvorrichtung bzw. der Datenpaketverarbeitungsvorrichtung verringert werden. Dadurch kann Chipfläche eingespart werden und somit können die Herstellkosten des Chips gesenkt werden.

Gleichermaßen können Verbindungsleitungen zwischen der Prüfvorrichtung und der Speicherbankzugriffsvorrichtung bzw. zwischen der Datenpaketverarbeitungsvorrichtung und der Speicherbankzugriffsvorrichtung eingespart werden, indem über die Leitungen zwischen der Datenpaketverarbeitungsvorrichtung und der Speicherbankzugriffsvorrichtung im Prüfbetrieb die Daten zwischen der Prüfvorrichtung und der Speicherbankzugriffsvorrichtung übertragen werden. Auch in diesem Fall kann Chipfläche eingespart werden und somit können die Kosten für den Chip verringert werden.

In einer weiteren Ausführungsform kann die Speicheranordnung zwei Speicherbankzugriffsvorrichtungen, zwei Zwischenspeichervorrichtungen, mindestens zwei Speicherbänke und zwei Prüfvorrichtungen aufweisen. Bei derartigen Speicheranordnungen mit zwei Speicherbankzugriffsvorrichtungen und mindestens zwei Speicherbänken wird die Steuerlogik der Speicheranordnung, welche die Speicherbankzugriffsvorrichtungen, die Zwischenspeichervorrichtungen, die Datenpaketverarbeitungsvorrichtung, die Schnittstelle und die Prüfvorrichtung umfasst, typischerweise in einem schmalen Streifen des Chips angeordnet, wobei sich dieser schmale Streifen zwischen zwei Bereichen befindet, in welchen jeweils einen Anteil der Speicherbänke angeordnet ist, und welche beabstandet angeordneten sind. Dieser streifenförmige Bereich wird auch Spine genannt. Die beiden Speicherbankzugriffsvorrichtungen befinden sich jeweils im Wesentlichen in einer Mitte einer Hälfte der Länge des Spine. Aus Gründen des Zeitsteuerverhaltens werden viele Vorrichtungen der Speicheranordnung in diesem mittleren Bereich des Spine angeordnet, so dass die Breite des Spine maßgeblich durch die benötigte Fläche der dort angeordneten Vorrichtungen bestimmt wird. Da die Prüfvorrichtung direkt auf die Speicherbankzugriffsvorrichtung zugreift, liegt zwischen der Prüfvorrichtung und den Speicherbankzugriffsvorrichtungen ebenfalls ein kritisches Zeitsteuerverhalten vor, so dass eine symmetrische Anordnung in der Mitte des Spine vorteilhaft ist.

Durch Anordnen von zwei Prüfvorrichtungen können jedoch die Anforderungen an das Zeitsteuerverhalten erfüllt werden, und gleichzeitig die Prüfvorrichtungen außerhalb der Mitte des Spine angeordnet werden. Dazu wird eine erste der Prüfvorrichtungen in einem Bereich angeordnet, welcher sich von einer Mitte zwischen einer ersten Speicherbankzugriffsvorrichtung und einer zweiten Speicherbankzugriffsvorrichtung in Richtung der ersten Speicherbankzugriffsvorrichtung erstreckt, und eine zweite der Prüfvorrichtungen in einem Bereich angeordnet, welcher sich von der Mitte zwischen der ersten Speicherbankzugriffsvorrichtung und der zweiten Speicherbankzugriffsvorrichtung in Richtung der zweiten Speicherbankzugriffsvorrichtung erstreckt. Somit benötigen die Prüfvorrichtungen keine Chipfläche in der Mitte des Spine, wodurch die Breite des Spine reduziert wird und die Kosten des Chip verringert werden können.

In einer weiteren Ausführungsform der Erfindung ist die Speicheranordnung derart ausgestaltet, dass die Datenpaketverarbeitungsvorrichtung im Normalbetrieb die zu verarbeitenden Datenpakete von der Synchronisiervorrichtung und im Prüfbetrieb von der Prüfvorrichtung empfängt. Im Prüfbetrieb setzt die Prüfvorrichtung die Datenpakete gemäß dem Prüfprotokoll in Datenpakete gemäß dem normalen Protokoll um und sendet diese an die Datenpaketverarbeitungsvorrichtung weiter. In umgekehrter Richtung empfängt die Prüfvorrichtung Datenpakete gemäß dem normalen Protokoll von der Datenpaketverarbeitungsvorrichtung und setzt diese in Datenpakete des Prüfprotokolls um. Vorteil dieser Ausführungsform ist, dass neben den Speicherzellen der Speicherbänke und den Speicherbankzugriffsvorrichtungen auch die Datenpaketverarbeitungsvorrichtung auf ihre korrekte Funktionsweise geprüft wird.

Gemäß einer weiteren Ausführungsform der Erfindung weist die Speicheranordnung eine Verschlüsselungsvorrichtung auf, welche ein in eine Speicherbank zu schreibendes Datenwort verschlüsselt, wobei die Verschlüsselungsvorrichtung zur Verschlüsselung einen Anteil des Datenworts und einen Anteil der Adressierungsinformation des zu schreibenden Datenworts verknüpft. Ferner weist die Speicheranordnung eine Entschlüsselungsvorrichtung auf, welche ein aus der Speicherbank ausgelesenes Datenwort entschlüsselt, wobei die Entschlüsselungsvorrichtung zur Entschlüsselung einen Anteil des verschlüsselten Datenworts und einen Anteil der Adressierungsinformation des ausgelesenen Datenworts verknüpft. Die Verschlüsselungsvorrichtung kann zum Beispiel in die Prüfvorrichtung, die Speicherbankzugriffsvorrichtung oder die Zwischenspeichervorrichtung integriert sein. Die Entschlüsselungsvorrichtung kann zum Beispiel in die Speicherbankzugriffsvorrichtung integriert sein. Durch die Integration einer Verschlüsselungsvorrichtung und einer Entschlüsselungsvorrichtung in der Speicheranordnung kann die Testabdeckung der Speicheranordnung erhöht werden, ohne zusätzliche Daten zwischen einer Speichertestvorrichtung und der Speicheranordnung zu übertragen, indem adressierungsabhängige Datenmuster bei aktivierter Verschlüsselungsvorrichtung und Entschlüsselungsvorrichtung in die Speicheranordnung geschrieben bzw. aus der Speicheranordnung gelesen werden können.

Vorteilhafterweise kann die Speicheranordnung einen Phasenregelkreis aufweisen, welcher im Prüfbetrieb die Datenpaketverarbeitungsvorrichtung und die Prüfvorrichtung mit einem Prüftaktsteuersignal versorgt. Der Phasenregelkreis erhält über einen Takteingangsanschluss ein Taktsignal von der Speichertestvorrichtung. Der Phasenregelkreis ist derart ausgestaltet, dass er aus dem von der Speichertestvorrichtung empfangenen Taktsignal das Prüftaktsteuersignal erzeugen kann, wobei das Prüftaktsteuersignal eine deutlich höhere Frequenz als das von der Speichertestvorrichtung empfangene Taktsignal aufweisen kann. Ferner ist der Phasenregelkreis derart ausgestaltet, dass in Abhängigkeit von Umschaltmitteln wahlweise verschiedene Prüftaktsteuersignale erzeugt werden können oder das Prüftaktsteuersignal direkt von dem empfangenen Taktsignal angesteuert wird. Die Umschaltmittel werden über Daten eingestellt, welche über das über den Initialisierungsanschluss übertragene Protokoll übertragen werden. Dadurch ist es möglich, die korrekte Funktionsweise der Speicheranordnung bei verschiedenen Frequenzen zu überprüfen, insbesondere bei sehr hohen Frequenzen, die von einer kostengünstigen Speichertestvorrichtung nicht bereitgestellt werden können, und bei Frequenzvariationen und Frequenzsprüngen, die beispielsweise bei einem Test der Speicheranordnung auf dem Wafer (Front End-Test) durchgeführt werden. Wenn die Speichertestvorrichtung Frequenzen bis beispielsweise maximal 200 MHz bereitstellt, ist es mit Hilfe des Phasenregelkreises möglich, die Datenpaketverarbeitungsvorrichtung und die Prüfvorrichtung beispielsweise mit Prüftaktsteuersignalen von 400 MHz oder 800 MHz zu versorgen.

Die erfindungsgemäße Speicheranordnung wird insbesondere bei DRAM-Speicherbausteinen auf einem gemeinsamen Chip eingesetzt. Selbstverständlich ist die Erfindung nicht auf diese bevorzugten Anwendungsbereich beschränkt, sondern kann auch beispielsweise in SRAM-Speicherbausteinen oder ROM-Speicherbausteinen eingesetzt werden.

Die vorliegende Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung anhand bevorzugter Ausführungsformen erläutert.

1 ist eine schematische Darstellung der Funktionseinheiten einer erfindungsgemäßen Ausführungsform der Speicheranordnung.

2 ist eine schematische Darstellung der Funktionseinheiten einer Speicheranordnung.

3 zeigt eine schematische Darstellung der Funktionseinheiten einer weiteren erfindungsgemäßen Ausführungsform der Speicheranordnung.

4 zeigt schematisch die Funktionseinheiten einer Prüfvorrichtung einer erfindungsgemäßen Ausführungsform der Speicheranordnung.

5 zeigt tabellarisch die Struktur eines Datenpakets gemäß einem vorbestimmten Prüfprotokoll.

6 zeigt schematisch die Anordnung einiger Funktionseinheiten der Speicheranordnung auf einem Chip gemäß einer erfindungsgemäßen Ausführungsform der Speicheranordnung mit zwei Speicherbankzugriffsvorrichtungen

7 zeigt schematisch die Anordnung einiger Funktionseinheiten einer erfindungsgemäßen Ausführungsform der Speicheranordnung mit zwei Speicherbankzugriffsvorrichtungen und zwei Zwischenspeichervorrichtungen.

8 zeigt die Anordnung einiger Funktionseinheiten einer erfindungsgemäßen Ausführungsform der Speicheranordnung mit zwei Speicherbankzugriffsvorrichtungen.

9 zeigt eine weitere Anordnung verschiedener Funktionseinheiten einer erfindungsgemäßen Ausführungsform der Speicheranordnung mit zwei Speicherbankzugriffsvorrichtungen und zwei Zwischenspeichervorrichtungen

10 zeigt schematisch die gemeinsame Verwendung einer Verbindungsleitung mit Hilfe von Multiplexern.

11 zeigt schematisch die gemeinsame Verwendung einer Verbindungsleitung mit Hilfe von Tri-State-Gattern.

12 zeigt schematisch die Anordnung verschiedener Funktionseinheiten einer erfindungsgemäßen Ausführungsform der Speicheranordnung mit zwei Prüfvorrichtungen.

13 zeigt schematisch den Aufbau eines Phasenregelkreises gemäß einer erfindungsgemäßen Ausführungsform der Speicheranordnung.

14 zeigt schematisch die Anordnung verschiedener Funktionseinheiten einer erfindungsgemäßen Ausführungsform der Speicheranordnung mit einer in die Zwischenspeichervorrichtung integrierten Verschlüsselungsvorrichtung.

15 zeigt schematisch die Anordnung von Verschlüsselungsvorrichtungen, die in eine Prüfvorrichtung integriert sind.

16 zeigt schematisch eine erfindungsgemäße Ausführungsform der Speicheranordnung mit zwei Zwischenspeichervorrichtungen, in die jeweils eine Verschlüsselungsvorrichtung integriert ist.

17 zeigt schematisch eine erfindungsgemäße Ausführungsform der Speicheranordnung mit zwei Prüfvorrichtungen, in die jeweils eine Verschlüsselungsvorrichtung integriert ist.

18 zeigt schematisch die Verwendung eines XOR-Gatters in einer Verschlüsselungsvorrichtung der erfindungsgemäßen Speicheranordnung.

1 zeigt eine erfindungsgemäße Ausführungsform einer Speicheranordnung 10.

Eine Schnittstelle 4 der Speicheranordnung 10 weist mindestens einen Anschluss 3, mindestens eine Synchronisiereinheit 22 und eine Synchronisiervorrichtung 23 auf. Die Speicheranordnung 10 wird über den mindestens einen Anschluss 3 mit beispielsweise einem Computersystem verbunden. Die Datenübertragung zwischen dem Computersystem und der Speicheranordnung erfolgt in Form von Datenpaketen gemäß einem vorbestimmten Protokoll. Im Folgenden wird dieses Protokoll zur Unterscheidung von weiteren Protokollen auch als „normales Protokoll" bezeichnet werden.

Ein Datenpaket kann dabei aus einer bestimmten Anzahl von Bits bestehen, welche über mehrere parallele Leitungen übertragen werden. Die Anzahl der parallelen Leitungen kann dabei deutlich geringer sein als die Anzahl der Bits eines Datenpakets, indem mehrere aufeinander folgende Bitgruppen über parallele Leitungen übertragen werden und dann zu einem Datenpaket zusammengesetzt werden. Datenpakete mit einer Länge von beispielsweise 54 Bits können beispielsweise über sechs Leitungen in neun aufeinander folgenden Sechs-Bit-Gruppen übertragen werden. Wird ein derartiges Datenpaket beispielsweise von einem Computersystem zu der Speicheranordnung übertragen, so werden die neun Sechs-Bit-Gruppen nacheinander von dem Computersystem an sechs Anschlüsse 3 der Schnittstelle 4 übertragen. Sechs Synchronisiereinheiten 22 synchronisieren sich auf diese sechs Datenströme auf und geben diese an die Synchronisiervorrichtung 23 weiter, welche aus neun aufeinander folgenden Sechs-Bit-Gruppen ein 54 Bit-Datenpaket bildet. Dieses 54 Bit-Datenpaket wird zur Decodierung und Weiterverarbeitung an eine Datenpaketverarbeitungsvorrichtung 8 weitergegeben. In einem Normalbetrieb der Speicheranordnung greift die Datenpaketverarbeitungsvorrichtung 8 über einen ersten Eingang der Multiplexeranordnung 5 und die Speicherbankzugriffsvorrichtung 1 auf die Speicherzellen der Speicherbank 6 zu.

Eine Prüfvorrichtung 2 ist ebenfalls mit dem mindestens einen Anschluss 3 der Schnittstelle 4 verbunden. Die Prüfvorrichtung 2 ist zum Verarbeiten von Daten in Form von Datenpaketen gemäß einem vorbestimmten Prüfprotokoll und zum Überprüfen der korrekten Funktionsweise der Speicheranordnung ausgestaltet. Die Daten in Form der Datenpakete gemäß dem vorbestimmten Prüfprotokoll werden zwischen einer (nicht gezeigten) Speichertestvorrichtung und der Prüfvorrichtung 2 über die Anschlüsse 3 übertragen. Die Prüfvorrichtung 2 decodiert und verarbeitet die empfangenen Datenpakete gemäß dem vorbestimmten Prüfprotokoll und steuert in einem Prüfbetrieb der Speicheranordnung 10 über einen zweiten Eingang der Multiplexeranordnung 5 und die Speicherbankzugriffsvorrichtung 1 die Speicherzellen in der Speicherbank 6 an. Ein Umschalten zwischen dem Normalbetrieb und dem Prüfbetrieb der Speicheranordnung erfolgt über hardwaremäßig realisierte Umschaltmittel, welche beispielsweise in der Prüfvorrichtung 2 angeordnet sind, und welche über ein Protokoll, das über einen Initialisierungsanschluss 7 übertragen wird, eingestellt werden.

Die im Normalbetrieb übertragenen Datenpakete werden mit sehr hoher Datenrate und sehr hoher Frequenz übertragen. Um die Einwirkung von Störungen, wie zum Beispiel Rauschen oder Übersprechen, zu verringern, können die Daten auf den Verbindungsleitungen zwischen dem Computersystem und der Speicheranordnung über differenzielle digitale Anschlusspaare übertragen werden. Somit werden beispielsweise für sechs Signale, die parallel übertragen werden, zwölf Anschlüsse 3 benötigt. Die Übertragung der Daten des Prüfprotokolls erfolgt mit wesentlich niedrigerer Datenrate, so dass hier eine Übertragung über „Single-Ended" digitale Anschlüsse ausreichend ist. Werden im Normalbetrieb beispielsweise sechs Signale paralle über sechs differenzielle digitale Anschlusspaare übertragen, so können im Prüfbetrieb zwölf Signale parallel übertragen werden, indem die sechs Anschlusspaare als zwölf „Single-Ended" digitale Anschlüsse verwendet werden. Ferner kann das Prüfprotokoll derart ausgelegt sein, dass ein Datenpaket des Prüfprotokolls beispielsweise zwölf Bit aufweist, so dass ein Datenpaket über die zwölf Anschlüsse 3 parallel übertragen werden kann. Dadurch vereinfacht sich die Ansteuerung der Speicheranordnung im Prüfbetrieb erheblich und es können gängige Speichertestvorrichtungen zum Prüfen der Speicheranordnung verwendet werden. Durch Verwenden der Anschlüsse 3 sowohl im Normalbetrieb als auch im Prüfbetrieb werden keine zusätzlichen Anschlüsse zum Prüfen der Speicheranordnung benötigt.

3 zeigt schematisch eine weitere erfindungsgemäße Ausführungsform der Speicheranordnung 10. Vergleichbar zu 1 werden die Anschlüsse 3 im Normalbetrieb zum Übertragen der Datenpakete gemäß dem normalen Protokoll verwendet, wobei die Datenpakete mit Hilfe der Synchronisiereinheiten 22 und der Synchronisiervorrichtung 23 parallelisiert werden und über die Multiplexeranordnung 5 von der Synchronisiervorrichtung 23 zu der Datenpaketverarbeitungsvorrichtung 8 übertragen werden. Im Prüfbetrieb werden über die Anschlüsse 3 Datenpakete gemäß dem vorbestimmten Prüfprotokoll zwischen der Prüfvorrichtung 2 und der Speichertestvorrichtung übertragen. In dieser Ausführungsform der Erfindung greift die Prüfvorrichtung 2 nicht direkt über die Multiplexeranordnung 5 und die Speicherbankzugriffsvorrichtung 1 auf die Speicherzellen der Speicherbank 6 zu, sondern setzt die Daten des vorbestimmten Prüfprotokolls in Datenpakete des normalen Protokolls um und überträgt diese über die Multiplexeranordnung 5 an die Datenpaketverarbeitungsvorrichtung 8, welche die Datenpakete gemäß dem normalen Protokoll decodiert und verarbeitet und entsprechende Zugriffe über die Speicherbankzugriffsvorrichtung 1 auf die Speicherzellen der Speicherbank 6 durchführt. Vorteil dieser Ausführungsform ist, dass neben den Speicherbankzugriffsvorrichtungen und den Speicherzellen der Speicherbank 6 zusätzlich die Datenpaketverarbeitungsvorrichtung 8 auf ihre korrekte Funktionsweise überprüft wird.

4 zeigt schematisch den Aufbau der Prüfvorrichtung 2, die beispielsweise in der in 1 gezeigten Ausführungsform der Erfindung eingesetzt wird. Die Prüfvorrichtung 2 weist eine Decodiervorrichtung 47 zum Decodieren von Daten, welche gemäß einem vorbestimmten Protokoll über den Initialisierungsanschluss 7 übertragen werden, auf. Diese Daten können Adressierungsdaten, Schreibdaten, Maskierungsdaten und Konfigurationsdaten für das Zeitsteuerverhalten und eine später beschriebene Verschlüsselungsvorrichtung aufweisen. Diese Daten werden in einem Speicher 41 der Prüfvorrichtung 2 gespeichert. Eine weitere Decodiervorrichtung 48 zum Decodieren von Daten in Form von Datenpaketen gemäß dem vorbestimmten Prüfprotokoll, welche über den mindestens einen Anschluss 3 übertragen werden, ist mit dem Speicher 41, einem ersten Koordinatenspeicher 42, einem zweiten Koordinatenspeicher 43, einem Datenreplizierer 45, einer Auffrischvorrichtung 44 und einer Speicherbankauswahleinheit 46 verbunden. Abhängig von dem Inhalt der empfangenen und decodierten Datenpakete gemäß dem vorbestimmten Prüfprotokoll werden die Inhalte des Speichers 41, des ersten Koordinatenspeichers 42, des zweiten Koordinationsspeichers 43 oder der Speicherbankauswahleinheit 46 verändert oder Operationen der Auffrischvorrichtung 44 oder des Datenreplizierers 45 angestoßen oder Operationen in der Synchronisiervorrichtung 49 angestoßen, welche daraufhin über die Multiplexeranordnung 5 und die Speicherbankzugriffsvorrichtung 1 auf Speicherzellen der Speicherbank zugreift.

Der Datenreplizierer 45 ist derart ausgestaltet, dass er ein zu schreibendes Datenwort durch wiederholtes Aneinanderreihen eines kürzeren Datenwortes bildet. Ein 128 Bit-Datenwort kann beispielsweise durch 32-faches Wiederholen eines vier Bit-Datenwortes gebildet werden. Dadurch ist es möglich, dass ein kleines Datenpaket, welches beispielsweise ein zu replizierendes 4 Bit Datenwort enthält, gemäß dem vorbestimmten Prüfprotokoll zwischen der Speichertestvorrichtung und der Speicheranordnung im Prüfbetrieb übertragen wird und trotzdem ein langes Datenwort, welches beispielsweise 128 Bits aufweist, in die Speicheranordnung eingeschrieben wird.

Die ersten und zweiten Koordinatenspeicher 42, 43 bilden jeweils einen Anteil der Adressierungsinformation zum Adressieren von Speicherzellen in der Speicherbank, wobei der erste Koordinatenspeicher 42 beispielsweise eine Zeilenadressierungsinformation und der zweite Koordinatenspeicher 43 eine Spaltenadressierungsinformation speichern bzw. bereitstellen kann. Das Prüfprotokoll kann Befehle vorsehen, mit denen jeweils der erste oder zweite Koordinatenspeicher um einen bestimmten Wert erniedrigt oder erhöht werden kann. Dadurch ist es möglich, die Adressierungsinformation auf einfache Art und Weise mit Befehlen gemäß dem Prüfprotokoll zu verändern, anstatt mittels einer Sequenz von Prüfprotokolldatenpaketen die ganze Adressierungsinformation zu übertragen. Dadurch vereinfacht sich der Ablauf des Testvorgangs und, da weniger Datenpakete gemäß dem Prüfprotokoll übertragen werden müssen, kann der Test schneller durchgeführt werden.

Die Speicherbankauswahleinheit 46 stellt einen weiteren Anteil der Adressierungsinformation zum Adressieren von Speicherzellen der Speicherbank bereit. Die Speicherbankauswahleinheit ist mittels Befehlen des Prüfprotokolls einstellbar. Somit muss nicht für jeden Speicherzugriff die Speicherbankinformation mit übertragen werden, wodurch die Anzahl der zu übertragenden Datenpakete gemäß dem Prüfprotokoll reduziert wird und somit eine Überprüfung der Speicheranordnung schneller erfolgt.

5 zeigt einen Aufbau eines Datenpakets 50 gemäß dem Prüfprotokoll gemäß einer bevorzugten Ausführungsform der Erfindung. Ein Datenpaket gemäß dem Prüfprotokoll besteht aus zwölf Bit. In einem ersten Anteil 51 des Datenpakets, welcher drei Bit umfasst, wird ein Befehl codiert. Dies kann ein Befehl zum Verändern der Einstellungen der in 4 gezeigten Vorrichtungen der Prüfvorrichtung sein, oder ein Befehl sein, welcher Operationen innerhalb der Speicheranordnung anstößt, wie zum Beispiel einen Schreibzugriff. Die folgenden Anteile des Datenpakets weisen eine Struktur in Abhängigkeit von dem in dem ersten Anteil des Datenpakets codierten Befehl auf. Beispielsweise kann in einem weiteren Anteil 52 des Datenpakets ein Wert codiert sein, der zum Erhöhen oder Erniedrigen des Koordinatenspeichers 42 verwendet wird.

6 zeigt schematisch die Anordnung der Funktionseinheiten der Speicheranordnung auf einem Speicherchip. Die Chipfläche gliedert sich im Wesentlichen in drei Bereiche. In einem ersten und einem zweiten Bereich sind jeweils ein oder mehrere Speicherbänke 6 angeordnet. Diese Bereiche entsprechen in 6 dem oberen und dem unteren mit den Bezugszeichen 6 versehenen Bereich. Der erste und der zweite Bereich sind beabstandet angeordnet, so dass zwischen dem ersten und dem zweiten Bereich ein streifenförmiger dritter Bereich 66 ausgebildet wird, der auch „Spine" genannt wird. In dem Spine 66 sind zwei Speicherbankzugriffsvorrichtungen 61, 62, die Schnittstelle 4, welche in dieser Ausführungsform verteilt angeordnet ist, mit ihren Anschlüssen 3, die Prüfvorrichtung 2, die Datenpaketverarbeitungsvorrichtung 8, eine Zwischenspeichervorrichtung 65, eine erste Multiplexeranordnung 63 und eine zweite Multiplexeranordnung 64 angeordnet. Die Prüfvorrichtung 2 ist mit den Anschlüssen 3 verbunden, über welche Daten in Form von Datenpaketen gemäß dem Prüfprotokoll übertragen werden. Die Datenpaketverarbeitungsvorrichtung 8 ist mit der Schnittstelle 4 verbunden, über die Daten in Form von Datenpaketen gemäß dem normalen Protokoll übertragen werden. Die Speicherbankzugriffsvorrichtungen 61, 62 sind mit den Speicherbänken 6 verbunden. Die Zwischenspeichervorrichtung 65 ist mit der Datenpaketverarbeitungsvorrichtung 8 verbunden und speichert Schreibdaten, die über die Speicherbankzugriffsvorrichtungen 61, 62 in die Speicherzellen der Speicherbänke 6 einzuspeichern sind, zwischen. Durch das Zwischenspeichern der Daten in der Zwischenspeichervorrichtung 65 wird die Systemleistung erhöht, da die Datenpaketverarbeitungsvorrichtung 8 weitere Datenpakete verarbeiten kann, während zeitlich unabhängig davon Daten von der Zwischenspeichervorrichtung 65 über die Speicherbankzugriffsvorrichtungen 61, 62 in die Speicherzellen der Speicherbänke 6 eingespeichert werden können.

Im Normalbetrieb erfolgt ein Zugriff auf die Speicherbankzugriffsvorrichtungen 61, 62 von der Datenpaketverarbeitungsvorrichtung 8 und von der Zwischenspeichervorrichtung 65. Im Prüfbetrieb erfolgt ein Zugriff auf die Speicherbankzugriffsvorrichtungen 61, 62 von der Prüfvorrichtung 2. Die Zugriffsteuerung auf die Speicherbankzugriffsvorrichtungen 61, 62 erfolgt durch die Multiplexeranordnungen 63, 64, die an ihren Eingängen mit der Prüfvorrichtung 2, der Zwischenspeichervorrichtung 65 und der Datenpaketverarbeitungsvorrichtung 8 verbunden sind und deren Ausgänge jeweils mit den Speicherbankzugriffsvorrichtungen 61 bzw. 62 verbunden sind. Ein Umschalten der Multiplexer zwischen Normalbetrieb und Prüfbetrieb erfolgt mittels oben genannter Umschaltmittel.

Eine derartige symmetrische Anordnung der Prüfvorrichtung 2, der Zwischenspeichervorrichtung 65 und der Datenpaketverarbeitungsvorrichtung 8 ermöglicht ein gleichmäßiges zeitliches Ansteuerverhalten der einzelnen Speicherbänke.

7 zeigt eine Ausführungsform der Speicheranordnung mit zwei Zwischenspeichervorrichtungen, welche jeweils benachbart zu einer Speicherbankzugriffsvorrichtung 61 bzw. 62 angeordnet sind. Der Vorteil einer derartigen Anordnung wird im Folgenden erläutert werden. Die in 7 gezeigt Ausführungsform entspricht in weiten Teilen der in 6 gezeigten Ausführungsform. Daher gelten entsprechende Beschreibungen der 6 auch für 7.

Die Größe des Spine 66 wird durch seine Breite, d.h. dem Abstand zwischen dem ersten Bereich der Speicherbänke 6 und dem zweiten Bereich der Speicherbänke 6, und durch seine Länge definiert. Wie aus 6 ersichtlich, ist die Länge des Spine 66, d.h. seine Ausdehnung in einer Richtung entlang einer Geraden durch die beiden Speicherbankzugriffsvorrichtungen 61 und 62 im Wesentlichen durch die Größe der Bereiche, in denen die Speicherbänke 6 angeordnet sind, vorgegeben. Ziel einer bevorzugten Anordnung der Vorrichtungen innerhalb der Speicheranordnung ist es, möglichst wenig Chipfläche für den Spine 66 zu verwenden. Dies kann somit nur erreicht werden, indem die Breite des Spine 66 minimiert wird. Aus Gründen des Zeitsteuerverhaltens werden viele Vorrichtungen der Speicheranordnung vorteilhafterweise in einem mittleren Bereich des Spine 66 angeordnet, wie zum Beispiel die Datenpaketverarbeitungsvorrichtung 8 und die Zwischenspeichervorrichtung 65 in 6. Dies führt dazu, dass die Breite des Spine 66 im Wesentlichen durch den Flächenbedarf der in der Mitte des Spine 66 angeordneten Vorrichtungen bestimmt wird. Indem die Zwischenspeichervorrichtungen 73 bzw. 74 aufgeteilt und benachbart zu den Speicherbankvorrichtungen 61 bzw. 62 angeordnet werden, kann ein erheblicher Anteil an Chipfläche in der Mitte des Spine 66 eingespart werden und somit die Breite des Spine 66 reduziert werden.

Die Anordnung und die Verbindungen zwischen der Schnittstelle 4 mit ihren Anschlüssen 3 und der Prüfvorrichtung 2 sowie der Datenpaketverarbeitungsvorrichtung 8 sind ähnlich zu der Anordnung und den Verbindungen in 6. Eine erste Zwischenspeichervorrichtung 73 wird in einem Bereich zwischen der ersten Speicherbankzugriffsvorrichtung 61 und der Datenpaketverarbeitungsvorrichtung 8 benachbart zu der Speicherbankzugriffsvorrichtung 61 angeordnet. Eine zweite Zwischenspeichervorrichtung 74 wird zwischen der zweiten Speicherbankzugriffsvorrichtung 62 und der Datenpaketverarbeitungsvorrichtung 8 benachbart zur zweiten Speicherbankzugriffsvorrichtung angeordnet. Die Datenpaketverarbeitungsvorrichtung 8 ist jeweils mit der ersten und zweiten Zwischenspeichervorrichtung 73, 74 verbunden. Daten, die nur in Speicherbänke, welche über die Speicherbankzugriffsvorrichtung 61 erreichbar sind, übertragen werden, werden nur in der Zwischenspeichervorrichtung 73 zwischengespeichert. Daten, die nur in Speicherbänke, welche über die Speicherbankzugriffsvorrichtung 62 erreichbar sind, übertragen werden, werden nur in der zweiten Zwischenspeichervorrichtung 74 gespeichert. Eine erste Multiplexeranordnung 63, deren Eingänge zum einen mit der Prüfvorrichtung 2 und zum anderen mit der Datenpaketverarbeitungsvorrichtung 8 und der ersten Zwischenspeichervorrichtung 73 verbunden sind, und deren Ausgänge mit der ersten Speicherbankzugriffsvorrichtung 61 verbunden sind, ermöglicht im Normalbetrieb den Zugriff der Datenpaketverarbeitungsvorrichtung 8 und der ersten Zwischenspeichervorrichtung 73 auf die erste Speicherbankzugriffsvorrichtung 61 und im Prüfbetrieb einen Zugriff von der Prüfvorrichtung 2 auf die erste Speicherbankzugriffsvorrichtung 61. Eine zweite Multiplexeranordnung 64 steuert entsprechend den Zugriff auf die zweite Speicherbankzugriffsvorrichtung 62.

8 zeigt eine weitere bevorzugte Ausführungsform der erfindungsgemäßen Speicheranordnung. Der Aufbau ist im Wesentlichen gleich dem Aufbau der in 6 gezeigten Speicheranordnung. Im Unterschied zu 6 weist diese Ausführungsform keine direkte Verbindung zwischen den Anschlüssen 3 und der Prüfvorrichtung 2 auf. Stattdessen werden die Signale zwischen den Anschlüssen 3 und der Prüfvorrichtung 2 über Verbindungsleitungen 81, welche die Schnittstelle 4 und der Datenpaketverarbeitungsvorrichtung 8 verbinden, übertragen. Da sich die Speicheranordnung entweder in einem Normalbetrieb oder in einem Prüfbetrieb befindet, besteht niemals die Notwendigkeit, gleichzeitig Signale zwischen der Schnittstelle 4 und der Datenpaketverarbeitungsvorrichtung 8 sowie zwischen den Anschlüssen 3 und der Prüfvorrichtung 2 zu übertragen. Dementsprechend ist es möglich, die Verbindungsleitungen 81 zum Übertragen der Signale von den Anschlüssen 3 zu der Prüfvorrichtung 2 mitzuverwenden. Dies ist durch Verwenden geeigneter Multiplexer, welche entsprechend dem Normalbetrieb oder Prüfbetrieb umschalten, oder mittels geeigneter Ausgangstreiber, welche im Prüfbetrieb die Ausgänge der Schnittstelle 4 hochohmig schalten und im Normalbetrieb die Ausgänge der Anschlüsse 3 hochohmig schalten, möglich. Damit können Verbindungsleitungen innerhalb des Spine 66 eingespart werden und somit die für den Spine 66 benötigte Fläche reduziert werden.

9 zeigt eine weitere bevorzugte Ausführungsform der erfindungsgemäßen Speicheranordnung. 9 zeigt im Wesentlichen eine Speicheranordnung wie sie in 7 beschrieben wurde mit dem Unterschied, dass die Speicheranordnung keine direkte Verbindung zwischen der Datenpaketverarbeitungsvorrichtung 8 und der ersten Zwischenspeichervorrichtung 73 bzw. der Datenpaketverarbeitungsvorrichtung 8 und der zweiten Zwischenspeichervorrichtung 74 aufweist. Zur Übertragung der Signale zwischen der Datenpaketverarbeitungsvorrichtung 8 und den Zwischenspeichervorrichtungen 73 bzw. 74 werden Signalleitungen verwendet, welche die Prüfvorrichtung 2 und den Anteil der Multiplexeranordnungen 63 bzw. 64, welcher benachbart zu den Speicherbankzugriffsvorrichtungen 61 bzw. 62 angeordnet ist, verbindet. Mittels geeigneter Multiplexer oder Ausgangstreiber werden über die Verbindungsleitungen 91 im Prüfbetrieb Signale zwischen der Prüfvorrichtung 2 und dem benachbart zu der ersten Speicherbankzugriffsvorrichtung 61 angeordneten Anteil der Multiplexeranordnung 63 übertragen, und im Normalbetrieb über die Verbindungen 91 Signale zwischen der Datenpaketverarbeitungsvorrichtung 8 und der Zwischenspeichervorrichtung 73 übertragen. Analog werden im Prüfbetrieb über die Verbindungen 92 Signale zwischen der Prüfvorrichtung 2 und der zweiten Speicherbankzugriffsanordnung 62 benachbart angeordneten Anteil der Multiplexeranordnung 64 übertragen, und im Normalbetrieb Signale zwischen der Datenpaketverarbeitungsvorrichtung 8 und der zweiten Zwischenspeichervorrichtung 74 übertragen. Durch eine derartige Ausgestaltung der Speicheranordnung lassen sich eine erhebliche Anzahl von Verbindungsleitungen einsparen und somit die benötigte Chipfläche des Spine verringern und somit die gesamte Chipfläche verringern.

10 zeigt schematisch die gemeinsame alternative Verwendung der Verbindungsleitung 91 zur alternativen Übertragung zweier Signale mittels Multiplexer 102 und Demultiplexer 103, wie sie für die in 8 und 9 gezeigten bevorzugten Ausführungsformen verwendet werden kann. Der Multiplexer 102 ist mit seinem ersten Eingang mit der Prüfvorrichtung 2 und seinem zweiten Eingang mit der Datenpaketverarbeitungsvorrichtung 8 verbunden. Der Ausgang des Multiplexers 102 ist über die gemeinsam verwendete Verbindungsleitung 91 mit dem Eingang des Demultiplexers 103 verbunden. Ein erster Ausgang des Demultiplexers 103 ist mit einem Eingang der Multiplexeranordnung 63 verbunden und ein zweiter Ausgang des Demultiplexers 103 ist mit der Zwischenspeichervorrichtung 73 verbunden. Über die Betriebsmodusleitung 101 werden der Multiplexer 102 und der Demultiplexer 103 von dem Umschaltmittel zum Umschalten zwischen dem Prüfbetrieb und dem Normalbetrieb derart angesteuert, dass im Normalbetrieb die Datenpaketverarbeitungsvorrichtung 8 mit der Zwischenspeichervorrichtung 73 verbunden ist, und dass im Prüfbetrieb die Prüfvorrichtung 2 mit dem Eingang der Multiplexeranordnung 63 verbunden ist. Entsprechende Ausgestaltungen gelten entsprechend für die gemeinsam genutzten Verbindungsleitungen in den 8 und 9.

11 zeigt schematisch die gemeinsame alternative Verwendung der Verbindungsleitung 91 zur alternativen Übertragung zweier Signale mittels Ausgangstreibern mit Tri-State-Gattern, wie sie für die in 8 und 9 gezeigten bevorzugten Ausführungsformen verwendet werden kann. Die Ausgänge der Prüfvorrichtung 2 und der Datenpaketverarbeitungsvorrichtung 8 sind mit Tri-State-Gattern versehen und sind beide mit einem Ende der Verbindungsleitung 91 verbunden. Das andere Ende der Verbindungsleitung 91 ist mit einem Eingang der Multiplexeranordnung 63 und der Zwischenspeichervorrichtung 73 verbunden. Über die Betriebsmodusleitung 101 wird der Prüfvorrichtung 2, der Datenpaketverarbeitungsvorrichtung 8, der Multiplexeranordnung 63 und Zwischenspeichervorrichtung 73 signalisiert, ob sich die Speicheranordnung 10 im Normalbetrieb oder im Prüfbetrieb befindet. Im Normalbetrieb ist der Ausgang der Datenpaketverarbeitungsvorrichtung 8 aktiv und der Ausgang der Prüfvorrichtung 2 hochohmig. Im Prüfbetrieb ist der Ausgang der Datenpaketverarbeitungsvorrichtung 8 hochohmig und der Ausgang der Prüfvorrichtung 2 aktiv. Entsprechende Ausgestaltungen gelten entsprechend für die gemeinsam genutzten Verbindungsleitungen in den 8 und 9.

12 zeigt eine weitere bevorzugte Ausführungsform der Erfindung. Ähnlich zu 6 werden in 12 die Anordnung und die Verbindungen verschiedener Vorrichtungen innerhalb des Spine 66 dargestellt. Wesentlicher Unterschied zu 6 ist, dass die Speicheranordnung nun neben zwei Zwischenspeichervorrichtungen 73, 74 auch zwei Prüfvorrichtungen 121, 122 aufweist.

Die erste Prüfvorrichtung 121 ist mit den Anschlüssen 3 der Schnittstelle 4 verbunden und kann über einen Eingang der Multiplexeranordnung 63 mit der ersten Speicherbankzugriffsvorrichtung 61 zugreifen. Die zweite Prüfvorrichtung 122 ist mit den Anschlüssen 3 der Schnittstelle 4 verbunden und kann über einen Eingang der zweiten Multiplexeranordnung 64 auf die zweite Speicherbankzugriffsvorrichtung 62 zugreifen. Die Datenpaketverarbeitungsvorrichtung 8 ist mit der Schnittstelle 4, den beiden Zwischenspeichervorrichtungen 73, 74 und jeweils einem Eingang der ersten und zweiten Multiplexeranordnungen 63, 64 verbunden. Die Ausgänge der ersten bzw. zweiten Multiplexeranordnung sind mit den ersten bzw. zweiten Speicherbankzugriffsvorrichtung 61 bzw. 62 verbunden.

Im Prüfbetrieb sind die Multiplexeranordnungen 63, 64 derart angesteuert, dass die Prüfvorrichtungen 121, 122 auf die Speicherbankzugriffsvorrichtungen 61, 62 zugreifen können. Im Normalbetrieb sind die Multiplexeranordnungen 63, 64 derart angesteuert, dass die Zwischenspeichervorrichtungen 73 bzw. 74 und die Datenpaketverarbeitungsvorrichtung 8 auf die Speicherbankzugriffsvorrichtungen 61 bzw. 62 zugreifen können. Dadurch, dass die Speicheranordnung 10 zwei Prüfvorrichtungen 121, 122 aufweist, ist es möglich, eine erste Prüfvorrichtung 121 in einem Bereich zwischen der ersten Speicherbankzugriffsvorrichtung 61 und der in der Mitte des Spine 66 angeordneten Datenpaketverarbeitungsvorrichtung 8 benachbart zu der ersten Speicherbankzugriffsvorrichtung 61 anzuordnen und die zweite Prüfvorrichtung 122 in einem Bereich zwischen der Datenpaketverarbeitungsvorrichtung 8 und der zweiten Speicherbankzugriffsvorrichtung 62 benachbart zu der zweiten Speicherbankzugriffsvorrichtung 62 anzuordnen. Ebenso werden die Zwischenspeichervorrichtungen 73 bzw. 74 benachbart zu den Speicherbankzugriffsvorrichtung 61 bzw. 62 angeordnet. Dadurch, dass die Prüfvorrichtungen 121, 122 und die Zwischenspeichervorrichtungen 73, 74 nicht in einem mittleren Bereich des Spine 66 angeordnet sind, wird in dem mittleren Bereich des Spine 66 weniger Chipfläche benötigt und somit ein weniger breiter Spine 66 benötigt, wodurch die gesamte Chipfläche der Speicheranordnung verringert wird.

13 zeigt einen Phasenregelkreis 131 einer bevorzugten Ausführungsform der Erfindung. Der Phasenregelkreis 131 wird von einem Taktsteuersignal 132 angesteuert, welches über einen Taktsteuersignaleingang 134 von einer Speichertestvorrichtung geliefert wird. In Abhängigkeit von Umschaltmitteln, die mittels Befehlen des Prüfprotokolls oder über das über den Initialisierungsanschluss 7 übertragene Protokoll eingestellt werden können, wird mittels des Multiplexers 136 entweder das Taktsteuersignal unverändert als Prüftaktsteuersignal 133 an die Prüfvorrichtung 2 und die Datenpaketverarbeitungsvorrichtung 8 weitergegeben oder ein Prüftaktsteuersignal 133, welches ein Vielfaches der Frequenz des Taktsteuersignals 132 aufweist, an die Prüfvorrichtung 2 und die Datenpaketverarbeitungsvorrichtung 8 weitergegeben. Dabei erzeugt eine Vorrichtung 135 zum Vervielfachen der Frequenz ein Signal, welches ein Vielfaches der Frequenz des Taktsteuersignals 132 aufweist.

Gängige Speichertestvorrichtungen stellen Frequenzen bis maximal 200 MHz zur Verfügung. Da die vorliegende Speicheranordnung intern mit weitaus höheren Frequenzen arbeitet, ist es wünschenswert zu überprüfen, ob die Speicheranordnung auch bei Frequenzen über 200 MHz korrekt funktioniert. Mit Hilfe des oben genannten Phasenregelkreises 131 ist es möglich, die Speicheranordnung intern mit beispielsweise 400 MHz zu betreiben, um somit eine korrekte Funktionsweise der Speicheranordnung bei 400 MHz zu überprüfen. Andere Überprüfungen erfordern Frequenzvariationen und Frequenzsprünge. Frequenzsprünge können zu Problemen bei der Erzeugung des Prüftaktsteuersignals mit Hilfe der Vorrichtung 135 zum Vervielfachen der Frequenz führen. Wenn mittels des Multiplexers 136 das Prüftaktsteuersignal 133 direkt von dem Taktsteuersignal 132 angesteuert werden kann, können auch Taktsteuersignale 132 mit Frequenzsprüngen problemlos im Prüfbetrieb angewendet werden. Indem die Frequenz des Prüftaktsteuersignals 133 durch Konfiguration des Phasenregelkreises 131 umgestellt werden kann, können einige Prüfungen bei hohen Frequenzen, beispielsweise 400 MHz, durchgeführt werden, während andere Prüfungen bei niedrigeren Frequenzen, beispielsweise 200 MHz, und/oder mit Frequenzvariationen durchgeführt werden. Dadurch ist es möglich, gängige kostengünstige Speichertestvorrichtungen zum Überprüfen der Speicheranordnung 10 zu verwenden.

14 zeigt eine schematische Darstellung einer erfindungsgemäßen Ausführungsform der Speicheranordnung ähnlich zu der in 8 dargestellten Speicheranordnung. In 14 sind zusätzlich Verschlüsselungsvorrichtungen 141, 142 zur Verschlüsselung der über die Speicherbankzugriffsvorrichtungen 61, 62 in die Speicherbank 6 zu schreibenden Daten dargestellt. In Abhängigkeit von einem Verschlüsselungsfreigabesignal, welches über eine Leitung 143 von der Prüfvorrichtung 2 zu den Verschlüsselungsvorrichtungen 141, 142 übertragen wird, werden die zu schreibenden Daten der Zwischenspeichervorrichtung 65 entweder unverschlüsselt oder verschlüsselt von den Verschlüsselungsvorrichtungen 141, 142 an die Speicherbankzugriffsvorrichtungen 61, 62 weitergeleitet. Wenn die Prüfvorrichtung 2 über die Leitung 143 die Verschlüsselung nicht freigibt, werden die Daten der Zwischenspeichervorrichtung 65 unverändert an die Speicherbankzugriffsvorrichtungen 61, 62 von den Verschlüsselungsvorrichtungen 141, 142 weitergeleitet. Wenn die Prüfvorrichtung 2 über die Leitung 143 die Verschlüsselung freigibt, werden die zu schreibenden Daten von der Zwischenspeichervorrichtung 65 in den Verschlüsselungsvorrichtungen 141, 142 verschlüsselt und anschließend an die Speicherbankzugriffsvorrichtungen 61, 62 ausgegeben.

18 zeigt eine mögliche Ausführungsform einer Verschlüsselungsvorrichtung für eine einzelne Datenleitung. Dabei wird der Wert einer Datenleitung über die Leitung 172 einem ersten Eingang eines XOR-Gatters 171 zugeführt. Einem zweiten Eingang des XOR-Gatters 171 wird über die Leitung 173 das Ergebnis einer logischen Verknüpfung innerhalb des Logikblocks 175 zugeführt. Der Logikblock 175 kombiniert eine Adressierungsinformation des zu schreibenden Datenworts, welche über die Leitungen 176 dem Logikblock 175 zugeführt wird, und ein Verschlüsselungsfreigabesignal, welches über die Leitung 143 dem Logikblock 175 zugeführt wird.

14 zeigt weiterhin die Anordnung der Entschlüsselungsvorrichtungen 146, 147, welche in der dargestellten Ausführungsform in die Speicherbankzugriffsvorrichtungen 61 bzw. 62 integriert sind. Die Entschlüsselungsvorrichtungen 146, 147 werden ebenfalls über die Leitung 143 mit dem Verschlüsselungsfreigabesignal angesteuert. In Abhängigkeit von dem Zustand des Verschlüsselungsfreigabesignals leiten die Entschlüsselungsvorrichtungen 146, 147 entweder die aus der Speicherbank 6 ausgelesenen Daten von der Speicherbankzugriffsvorrichtung 61, 62 unverändert zu den Anschlüssen 144, 145 weiter (Verschlüsselung nicht freigegeben) oder entschlüsseln die von der Speicherbank 6 über die Speicherbankzugriffsvorrichtungen 61, 62 ausgelesenen Daten gemäß einer zu der in der Verschlüsselungsvorrichtung 141, 142 realisierten Verschlüsselungsfunktion inversen Verschlüsselungsfunktion zu den Anschlüssen 144, 145 weiter.

Durch Verwendung der Verschlüsselungsvorrichtung können viele verschiedene Datenwortmuster in die Speicherbank 6 geschrieben werden, ohne dass diese Datenwortmuster über die Anschlüsse 3 in die Zwischenspeichervorrichtung 65 übertragen werden müssen. Dadurch wird eine hohe Testabdeckung der Speicherbank 6 erzielt und gleichzeitig die Anzahl der zu übertragenden Daten zwischen einer Speichervorrichtung und der Speicheranordnung minimiert.

15 zeigt eine weitere Ausführungsform einer Speicheranordnung mit einer Prüfvorrichtung 2 und Verschlüsselungsvorrichtungen 141, 142, wobei die Verschlüsselungsvorrichtungen 141, 142 nicht wie in 14 gezeigt in die Zwischenspeichervorrichtung 65 integriert sind, sondern in die Prüfvorrichtung 2 integriert sind. Diese Ausführungsform ist insbesondere dann von Vorteil, wenn die Prüfvorrichtung 2 derart ausgestaltet ist, dass sie die Speicherbank 6 der Speicheranordnung direkt ohne Verwendung der Zwischenspeichervorrichtung 65 testet. Die Realisierung der Verschlüsselungsfunktionalität kann wie zuvor beschrieben gemäß 18 realisiert sein.

Auch bei dieser Ausführungsform wird eine erhöhte Testabdeckung erreicht, ohne dass zusätzliche Daten zwischen einer Speichertestvorrichtung und der Speicheranordnung übertragen werden müssen.

16 zeigt eine weitere Ausführungsform einer Speicheranordnung mit zwei Prüfvorrichtungen 121, 122, einer ersten Zwischenspeichervorrichtung 73 und einer zweiten Zwischenspeichervorrichtung 74, und zwei Verschlüsselungsvorrichtungen 141, 142. Die erste Zwischenspeichervorrichtung 73 und die Prüfvorrichtung 121 sind benachbart zu einer Speicherbankzugriffsvorrichtung 61 angeordnet. Die zweite Zwischenspeichervorrichtung 74 und die Prüfvorrichtung 122 sind benachbart zu einer Speicherbankzugriffsvorrichtung 62 angeordnet. Die Verschlüsselungsvorrichtungen 141, 142 sind in die erste bzw. zweite Zwischenspeichervorrichtung 73, 74 integriert und verschlüsseln wie zuvor beschrieben in Abhängigkeit von einem Verschlüsselungsfreigabesignal die Daten, welche von der ersten Zwischenspeichervorrichtung 73 bzw. der zweiten Zwischenspeichervorrichtung 74 über die Speicherbankzugriffsvorrichtungen 61 bzw. 62 in eine Speicherbank 6 geschrieben werden.

Funktional ist die in 16 gezeigte Speicheranordnung gleich zu der in 14 gezeigten Speicheranordnung. Indem die Zwischenspeichervorrichtungen 73 bzw. 74 aufgeteilt und benachbart zu den Speicherbankvorrichtungen 61 bzw. 62 angeordnet werden und zusätzlich die Verschlüsselungsvorrichtungen 141, 142 sowie die Prüfvorrichtungen 121, 122 benachbart zu den Speicherbankzugriffsvorrichtungen 61 bzw. 62 angeordnet werden, kann, wie bereits im Zusammenhang mit 7 beschrieben, ein erheblicher Anteil an Chipfläche in der Mitte des Spine 66 eingespart werden und somit die Breite des Spine reduziert werden. Ferner ist bei dieser Ausführungsform die Länge der Leitung 143 zur Freigabe der Verschlüsselung und Entschlüsselung wesentlich kürzer als in der in 14 gezeigten Ausführungsform. Dadurch kann das Zeitsteuerverhalten der Speicheranordnung verbessert werden und die Systemleistung insgesamt gesteigert werden.

17 zeigt eine Speicheranordnung mit zwei Zwischenspeichervorrichtungen 73, 74, zwei Prüfvorrichtungen 121, 122 sowie zwei in die Prüfvorrichtungen 121, 122 integrierte Verschlüsselungseinheit 141, 142. Die erste Zwischenspeichervorrichtung 73, die Prüfvorrichtung 121 und die Verschlüsselungseinheit 141 sind benachbart zu der Speicherbankzugriffsvorrichtung 61 angeordnet. Die zweite Zwischenspeichervorrichtung 74, die Prüfvorrichtung 122 und die Verschlüsselungsvorrichtung 142 sind benachbart zu der Speicherbankzugriffsvorrichtung 62 angeordnet. Funktional ist die in 17 gezeigte Speicheranordnung gleichwertig zu der in 15 gezeigten Speicheranordnung und weist somit die gleichen für die 15 dargestellten Vorteile auf. Zusätzlich, indem die Zwischenspeichervorrichtungen 73, 74, die Prüfvorrichtungen 121, 122 und die Verschlüsselungsvorrichtungen 141, 142 benachbart zu den Speicherbankzugriffsvorrichtungen 61 bzw. 62 angeordnet sind, wird bei dieser Anordnung ähnlich wie im Zusammenhang mit 16 beschrieben ein erheblicher Anteil an Chipfläche in der Mitte des Spine 66 eingespart und somit kann die Breite des Spine reduziert werden, wodurch die gesamte Chipgröße reduziert werden kann. Ferner ist auch hier die Länge der Leitung 143 zur Freigabe der Ver- und Entschlüsselung wesentlich gegenüber der in 15 verkürzt, wodurch sich das Zeitsteuerverhalten der Speicheranordnung verbessert.

In den in den 14-17 dargestellten Ausführungsformen sind die Verschlüsselungsvorrichtungen 141, 142 in die Zwischenspeichervorrichtungen 73, 74, 65 bzw. in die Prüfvorrichtungen 2, 121, 122 integriert dargestellt. Alternativ können die Verschlüsselungsvorrichtungen 141, 142 auch in die Speicherbankzugriffsvorrichtungen 61 bzw. 62 integriert werden oder in einem Bereich zwischen den Speicherbankzugriffsvorrichtungen 61 bzw. 62 und der Zwischenspeichervorrichtung 65, 73, 74 oder zwischen den Speicherbankzugriffsvorrichtungen 61 bzw. 62 und den Prüfvorrichtungen 2, 121, 122 angeordnet sein. Außerdem können die Entschlüsselungsvorrichtungen 146, 147, anders als in den 1417 dargestellt, auch in die Anschlüsse 144 bzw. 145 integriert werden oder in einem Bereich zwischen den Speicherbankzugriffsvorrichtungen 61 bzw. 62 und den Anschlüssen 144, 145 angeordnet werden.


Anspruch[de]
Speicheranordnung, umfassend:

– eine Schnittstelle (4) zum Übertragen von Daten in Form von Datenpaketen gemäß einem vorbestimmten Protokoll, wobei die Schnittstelle (4) mindestens einen Anschluss (3) aufweist,

– mindestens eine Speicherbank (6) mit mindestens einer Speicherzelle, und

– eine Speicherbankzugriffsvorrichtung (1; 61, 62), über welche mit Hilfe einer Adressierungsinformation ein Zugriff auf die Daten der mindestens einen Speicherzelle der mindestens einen Speicherbank (6) erfolgt, dadurch gekennzeichnet, dass eine Prüfvorrichtung (2; 121, 122), welche zum Verarbeiten von Daten in Form von Datenpaketen gemäß einem vorbestimmten Prüfprotokoll zum Überprüfen der korrekten Funktionsweise der Speicheranordnung ausgestaltet ist, vorhanden ist, wobei die Prüfvorrichtung (2; 121, 122) mit dem mindestens einen Anschluss (3) der Schnittstelle (4) verbunden ist und die Speicherbankzugriffsvorrichtung (1; 61, 62) ansteuert.
Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet,

dass die Speicheranordnung (10) einen Initialisierungsanschluss (7) zum Übertragen von Daten zum Initialisieren der Prüfvorrichtung (2; 121, 122) aufweist, und

dass die Prüfvorrichtung (2; 121, 122) mit dem Initialisierungsanschluss (7) verbunden und derart ausgestaltet ist,

dass sie durch das über den Initialisierungsanschluss (7) übertragene Protokoll initialisiert werden kann.
Speicheranordnung nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Speicheranordnung (10) Umschaltmittel zum Umschalten zwischen einem Normalbetrieb und einem Prüfbetrieb der Speicheranordnung aufweist. Speicheranordnung nach Anspruch 3, dadurch gekennzeichnet,

dass eine gerade Anzahl von Anschlüssen (3) vorhanden ist,

und dass die Anschlüsse (3) im Normalbetrieb differentielle digitale Anschlusspaare bilden.
Speicheranordnung nach einem der Ansprüche 3–4, dadurch gekennzeichnet, dass jeder des mindestens einen Anschlusses (3) von der Prüfvorrichtung (2; 121, 122) im Prüfbetrieb einen "single-ended" digitalen Anschluss bildet. Speicheranordnung nach einem der Ansprüche 3–5, dadurch gekennzeichnet, dass genau zwölf Anschlüsse (3) vorhanden sind, und dass die zwölf Anschlüsse (3) im Normalbetrieb differentielle digitale Anschlusspaare bilden. Speicheranordnung nach einem der Ansprüche 3–6, dadurch gekennzeichnet, dass genau zwölf Anschlüsse (3) vorhanden sind, und dass die zwölf Anschlüsse (3) im Prüfbetrieb "single-ended" digitale Anschlüsse bilden. Speicheranordnung nach einem der Ansprüche 3–7, dadurch gekennzeichnet,

dass die Speicheranordnung (10) eine Multiplexeranordnung (5; 63, 64) und eine Datenpaketverarbeitungsvorrichtung (8) zum Codieren und/oder Decodieren der Datenpakete gemäß dem vorbestimmten Protokoll aufweist,

dass die Prüfvorrichtung (2; 121, 122) mit einem ersten Eingang der Multiplexeranordnung (5; 63, 64) verbunden ist,

dass die Datenpaketverarbeitungsvorrichtung (8) mit einem zweiten Eingang der Multiplexeranordnung (5; 63, 64) verbunden ist, und

dass ein Ausgang der Multiplexeranordnung (5; 63, 64) mit der Speicherbankzugriffsvorrichtung (1; 61, 62) verbunden ist,

wobei die Multiplexeranordnung (5; 63, 64) im Normalbetrieb Signale der Datenpaketverarbeitungsvorrichtung (8) und im Prüfbetrieb Signale der Prüfvorrichtung (2; 121, 122) an die Speicherbankzugriffsvorrichtung (1) überträgt.
Speicheranordnung nach einem der Ansprüche 1–8, dadurch gekennzeichnet, dass die Prüfvorrichtung (2; 121, 122) einen Speicher (41) aufweist, wobei der Speicher (41) zum Speichern von Initialisierungsdaten und/oder decodierten Daten ausgestaltet ist. Speicheranordnung nach einem der Ansprüche 1–9, dadurch gekennzeichnet, dass das vorbestimmte Prüfprotokoll einen Befehl zum Lesen von Daten aus der Speicherbank (6), einen Befehl zum Schreiben von Daten in die Speicherbank (6), einen Befehl zum Aktivieren der Speicherbank (6) und/oder einen Befehl zum Auffrischen von Ladungen der Speicherbank (6) aufweist. Speicheranordnung nach einem der Ansprüche 1–10, dadurch gekennzeichnet, dass die Prüfvorrichtung (2; 121, 122) zur Verarbeitung von Maskierungs- und/oder Fehlerkorrekturcode-Informationen ausgestaltet ist, welche zum Überprüfen der korrekten Funktionsweise von Speicherbank (6) und der Speicherbankzugriffsvorrichtung (1) verwendet werden. Speicheranordnung nach einem der Ansprüche 1–11, dadurch gekennzeichnet, dass die Prüfvorrichtung (2; 121, 122) einen ersten Speicher (42, 43) aufweist, welcher zumindest einen Anteil der Adressierungsinformation zum Adressieren von Speicherzellen in der mindestens einen Speicherbank (6) speichert und welcher mittels Befehlen des Prüfprotokolls veränderbar ist. Speicheranordnung nach einem der Ansprüche 1–12, dadurch gekennzeichnet, dass die Prüfvorrichtung (2; 121, 122) einen Datenreplizierer (45) aufweist, welcher ein zu schreibendes Datenwort durch wiederholtes Aneinanderreihen eines kürzeren Datenwortes bildet. Speicheranordnung nach einem der Ansprüche 1–13, dadurch gekennzeichnet, dass die Prüfvorrichtung (2; 121, 122) eine Auffrischvorrichtung (44) aufweist, welche zum zyklischen Auffrischen von Ladungen der mindestens einen Speicherzelle der mindestens einen Speicherbank (6) verwendet wird. Speicheranordnung nach einem der Ansprüche 1–14, dadurch gekennzeichnet, dass die Prüfvorrichtung (2; 121, 122) eine Speicherbankauswahleinheit (46) aufweist, welche zumindest einen Anteil der Adressierungsinformation zum Adressieren von Speicherzellen in der Speicherbank (6) liefert und welche mittels Befehlen des Prüfprotokolls einstellbar ist. Speicheranordnung nach einem der Ansprüche 1–15, dadurch gekennzeichnet, dass die Speicheranordnung eine erste und eine zweite Speicherbankzugriffsvorrichtung (61, 62), eine Datenpaketverarbeitungsvorrichtung (8) zum Codieren und/oder Decodieren der Datenpakete gemäß dem vorbestimmten Protokoll, eine erste und eine zweite Multiplexeranordnung (63, 64) und eine Zwischenspeichervorrichtung (65) zum Zwischenspeichern der Daten aufweist, wobei über die erste Multiplexeranordnung (63) ein Zugriff wahlweise von der Datenpaketverarbeitungsvorrichtung (8) oder von der Prüfvorrichtung (2) oder von der Zwischenspeichervorrichtung (65) auf die erste Speicherbankzugriffsvorrichtung (61) erfolgt, und wobei über die zweite Multiplexeranordnung (64) ein Zugriff wahlweise von der Datenpaketverarbeitungsvorrichtung (8) oder von der Prüfvorrichtung (2) oder von der Zwischenspeichervorrichtung (65) auf die zweite Speicherbankzugriffsvorrichtung (62) erfolgt. Speicheranordnung nach Anspruch 16, dadurch gekennzeichnet, dass die Datenpaketverarbeitungsvorrichtung (8), die Prüfvorrichtung (2), die erste und die zweite Multiplexeranordnung (63, 64) und die Zwischenspeichervorrichtung (65) im Wesentlichen in einer Mitte eines Bereichs angeordnet sind, welcher sich zwischen der ersten Speicherbankzugriffsvorrichtung (61) und der zweiten Speicherbankzugriffsvorrichtung (62) erstreckt. Speicheranordnung nach einem der Ansprüche 1–15, dadurch gekennzeichnet, dass die Speicheranordnung (10) eine erste und eine zweite Speicherbankzugriffsvorrichtung (61, 62), eine Datenpaketverarbeitungsvorrichtung (8) zum Codieren und/oder Decodieren der Datenpakete gemäß dem vorbestimmten Protokoll, eine erste und zweite Multiplexeranordnung (63, 64) und eine erste und zweite Zwischenspeichervorrichtung (73, 74) zum Zwischenspeichern von Daten aufweist, wobei über die erste Multiplexeranordnung (63) wahlweise ein Zugriff von der Datenpaketverarbeitungsvorrichtung (8) oder von der Prüfvorrichtung (2) oder von der ersten Zwischenspeichervorrichtung (73) auf die erste Speicherbankzugriffsvorrichtung (61) erfolgt, und wobei über die zweite Multiplexeranordnung (64) wahlweise ein Zugriff von der Datenpaketverarbeitungsvorrichtung (8) oder von der Prüfvorrichtung (2) oder von der zweiten Zwischenspeichervorrichtung (74) auf die zweite Speicherbankzugriffsvorrichtung (62) erfolgt. Speicheranordnung nach Anspruch 18, dadurch gekennzeichnet,

dass die Datenpaketverarbeitungsvorrichtung (8) und die Prüfvorrichtung (2) im Wesentlichen in einer Mitte eines Bereichs angeordnet sind, welcher sich zwischen der ersten Speicherbankzugriffsvorrichtung (61) und der zweiten Speicherbankzugriffsvorrichtung (62) erstreckt, und

dass die erste Zwischenspeichereinrichtung (73) in einem Bereich angeordnet ist, welcher sich von der Mitte zwischen der ersten Speicherbankzugriffsvorrichtung (61) und der zweiten Speicherbankzugriffsvorrichtung (62) in Richtung der ersten Speicherbankzugriffsvorrichtung (61) erstreckt, und

dass die zweite Zwischenspeichereinrichtung (74) in einem Bereich angeordnet ist, welcher sich von der Mitte zwischen der ersten Speicherbankzugriffsvorrichtung (61) und der zweiten Speicherbankzugriffsvorrichtung (62) in Richtung der zweiten Speicherbankzugriffsvorrichtung (62) erstreckt.
Speicheranordnung nach einem der Ansprüche 1–19, dadurch gekennzeichnet,

dass die Speicheranordnung (10) in einem Normalbetrieb und in einem Prüfbetrieb betreibbar ist,

dass die Speicheranordnung (10) eine Datenpaketverarbeitungsvorrichtung (8) zum Codieren und/oder Decodieren der Datenpakete gemäß dem vorbestimmten Protokoll und mindestens eine Verbindungsleitung (81) zwischen der Schnittstelle (4) und der Datenpaketverarbeitungsvorrichtung (8) aufweist,

und dass die Speicheranordnung derart ausgestaltet ist, dass sie mindestens eine der mindestens einen Verbindungsleitung (81) zur Übertragung der Daten von dem mindestens einen Anschluss (3) der Schnittstelle (4) zu der Prüfvorrichtung (2) verwendet, wenn sich die Speicheranordnung im Prüfbetrieb befindet.
Speicheranordnung nach einem der Ansprüche 1–20, dadurch gekennzeichnet,

dass die Speicheranordnung (10) in einem Normalbetrieb und in einem Prüfbetrieb betreibbar ist,

dass die Speicheranordnung (10) eine Datenpaketverarbeitungsvorrichtung (8) zum Codieren und/oder Decodieren der Datenpakete gemäß dem vorbestimmten Protokoll, eine Zwischenspeichervorrichtung (65) und mindestens eine Verbindungsleitung (91, 92) zum Übertragen von Daten von der mindestens einen Prüfvorrichtung (2) zu der mindestens einen Speicherbankzugriffsvorrichtung (1; 61, 62) aufweist, und

dass die Speicheranordnung (10) derart ausgestaltet ist, dass sie mindestens eine der mindestens einen Verbindungsleitung (91, 92) auch zur Übertragung der Daten von der Datenpaketverarbeitungsvorrichtung (8) zu der mindestens einen Zwischenspeichervorrichtung (65) verwendet, wenn sich die Speicheranordnung im Normalbetrieb befindet.
Speicheranordnung nach einem der Ansprüche 1–21, dadurch gekennzeichnet,

dass zwei Prüfvorrichtungen (121, 122) vorhanden sind,

wobei eine erste der Prüfvorrichtungen (121) in einem Bereich angeordnet ist, welcher sich von einer Mitte zwischen einer ersten Speicherbankzugriffsvorrichtung (61) und einer zweiten Speicherbankzugriffsvorrichtung (62) in Richtung der ersten Speicherbankzugriffsvorrichtung (61) erstreckt, und

wobei eine zweite der Prüfvorrichtungen (122) in einem Bereich angeordnet ist, welcher sich von der Mitte zwischen der ersten Speicherbankzugriffsvorrichtung (61) und der zweiten Speicherbankzugriffsvorrichtung (62) in Richtung der zweiten Speicherbankzugriffsvorrichtung (62) erstreckt.
Speicheranordnung nach einem der Ansprüche 1–22, dadurch gekennzeichnet,

dass die Speicheranordnung (10) in einem Normalbetrieb und in einem Prüfbetrieb betreibbar ist,

dass die Speicheranordnung (10) mindestens eine Datenpaketverarbeitungsvorrichtung (8) zum Codieren und/oder Decodieren der Datenpakete gemäß dem vorbestimmten Protokoll aufweist, und

dass die Speicheranordnung (10) derart ausgestaltet ist, dass die mindestens eine Datenpaketverarbeitungsvorrichtung (8) im Normalbetrieb von der Schnittstelle (4) und im Prüfbetrieb von der Prüfvorrichtung (2; 121, 122) angesteuert wird.
Speicheranordnung nach einem der Ansprüche 1–23, dadurch gekennzeichnet,

dass die Speicheranordnung (10) eine Verschlüsselungsvorrichtung (141, 142) aufweist, welche ein in die mindestens eine Speicherbank (6) zu schreibendes Datenwort verschlüsselt, wobei die Verschlüsselungsvorrichtung (141, 142) zur Verschlüsselung einen Anteil des Datenworts und einen Anteil der Adressierungsinformation des zu schreibenden Datenworts verknüpft, und

dass die Speicheranordnung (10) eine Entschlüsselungsvorrichtung (146, 147) aufweist, welche ein aus der mindestens einen Speicherbank (6) ausgelesenes Datenwort entschlüsselt, wobei die Entschlüsselungsvorrichtung (146, 147) zur Entschlüsselung einen Anteil des verschlüsselten Datenworts und einen Anteil der Adressierungsinformation des ausgelesenen Datenworts verknüpft.
Speicheranordnung nach Anspruch 24, dadurch gekennzeichnet, dass die Verschlüsselungsvorrichtung (141, 142) in die Prüfvorrichtung (2; 121, 122) integriert ist. Speicheranordnung nach Anspruch 24, dadurch gekennzeichnet, dass die Verschlüsselungsvorrichtung (141, 142) in die Speicherbankzugriffsvorrichtung (1; 61, 62) integriert ist. Speicheranordnung nach Anspruch 24, dadurch gekennzeichnet, dass die Verschlüsselungsvorrichtung (141, 142) in eine Zwischenspeichervorrichtung (65; 73, 74) zum Zwischenspeichern von Daten integriert ist. Speicheranordnung nach einem der Ansprüche 24–27, dadurch gekennzeichnet, dass die Entschlüsselungsvorrichtung (146, 147) in die Speicherbankzugriffsvorrichtung (1; 61, 62) integriert ist. Speicheranordnung nach einem der Ansprüche 24–28, dadurch gekennzeichnet,

dass die Verschlüsselungsvorrichtung (141, 142) mindestens ein Bit des zu schreibenden Datenworts verschlüsselt,

wobei für jedes zu verschlüsselnde Bit in der Verschlüsselungsvorrichtung (141, 142) jeweils ein XOR-Gatter (171) vorgesehen ist,

wobei einem ersten Eingang des XOR-Gatters ein unverschlüsselter Wert (172) des zu verschlüsselndes Bits zugeführt ist,

wobei einem zweiten Eingang des XOR-Gatters ein Teil der Adressierungsinformation (176) des zu schreibenden Datenworts zugeführt ist, und

wobei ein Ausgang des XOR-Gatters einen verschlüsselten Wert (174) des Bits des zu schreibenden Datenworts liefert.
Speicheranordnung nach einem der Ansprüche 24–29, dadurch gekennzeichnet, dass in der Prüfvorrichtung (2; 121, 122) Mittel zum Aktivieren und Deaktivieren der Verschlüsselungsvorrichtung (141, 142) und der Entschlüsselungsvorrichtung (146, 147) vorgesehen sind. Speicheranordnung nach einem der Ansprüche 1–30, dadurch gekennzeichnet,

dass die Speicheranordnung (10) in einem Normalbetrieb und in einem Prüfbetrieb betreibbar ist,

dass die Speicheranordnung eine Datenpaketverarbeitungsvorrichtung (8) zum Codieren und/oder Decodieren der Datenpakete gemäß dem vorbestimmten Protokoll, einen Takteingangsanschluss und einen Phasenregelkreis (131) aufweist, welcher ein Taktsteuersignal (132) über den Takteingangsanschluss empfängt und welcher ein Prüftaktsteuersignal (133) erzeugt, welches zur Steuerung der Prüfvorrichtung (2; 121, 122) und der Datenpaketverarbeitungsvorrichtung (8) geeignet ist, wobei die Speicheranordnung (10) derart ausgestaltet ist, dass die Prüfvorrichtung (2; 121, 122) und die Datenpaketverarbeitungsvorrichtung (8) mit dem Prüftaktsteuersignal (133) versorgt werden, wenn sich die Speicheranordnung im Prüfbetrieb befindet.
Speicheranordnung nach Anspruch 31, dadurch gekennzeichnet, dass der Phasenregelkreis (131) zur Erzeugung verschiedener Prüftaktsteuersignale (133) zur Steuerung der Prüfvorrichtung (2; 121, 122) und der Datenpaketverarbeitungsvorrichtung (8) der Speicheranordnung ausgestaltet ist. Speicheranordnung nach einem der Ansprüche 1–32, dadurch gekennzeichnet, dass die Speicheranordnung (10) auf einem einzigen Chip angeordnet ist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com