PatentDe  


Dokumentenidentifikation DE112006000072T5 30.08.2007
Titel Phasenwechselspeicherzelle, die durch ein Strukturschrumpfungsmaterialverfahren definiert wird
Anmelder Qimonda AG, 81739 München, DE
Erfinder Happ, Thomas, Dr., Tarrytown, N.Y., US
Vertreter Bosch, Graf von Stosch, Jehle Patentanwaltsgesellschaft mbH, 80639 München
DE-Aktenzeichen 112006000072
Vertragsstaaten AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KN, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW, EP, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, RO, SE, SI, SK, TR, OA, BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG, AP, BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW, EA, AM, AZ, BY, KG, KZ, MD, RU, TJ, TM
WO-Anmeldetag 05.04.2006
PCT-Aktenzeichen PCT/EP2006/003089
WO-Veröffentlichungsnummer 2006108541
WO-Veröffentlichungsdatum 19.10.2006
Date of publication of WO application in German translation 30.08.2007
Veröffentlichungstag im Patentblatt 30.08.2007
IPC-Hauptklasse H01L 45/00(2006.01)A, F, I, 20060405, B, H, DE
IPC-Nebenklasse H01L 27/24(2006.01)A, L, I, 20060405, B, H, DE   

Beschreibung[de]
Hintergrund

Phasenwechselspeicher weisen Phasenwechselmaterialien auf, die wenigstens zwei unterschiedliche Zustände haben. Phasenwechselmaterial kann in einer Speicherzelle zum Speichern eines Datenbits verwendet werden. Die Zustände des Phasenwechselmaterials können als amorphe und kristalline Zustände bezeichnet werden. Die Zustände können unterschieden werden, weil der amorphe Zustand im Allgemeinen einen höheren Widerstand aufweist als der kristalline Zustand. Im Allgemeinen weist der amorphe Zustand eine ungeordnetere Atomstruktur auf, während der kristalline Zustand ein geordnetes Gitter ist.

Der Phasenwechsel in den Phasenwechselmaterialien kann reversibel veranlasst werden. Auf diese Weise kann der Speicher im Ansprechen auf Temperaturveränderungen vom amorphen in den kristallinen Zustand und umgekehrt wechseln. Die Temperaturveränderungen, denen das Phasenwechselmaterial unterworfen ist, können auf vielfältige Art und Weise bewirkt werden. Beispielsweise kann ein Laser auf das Phasenwechselmaterial gerichtet werden, Strom kann durch das Phasenwechselmaterial getrieben werden, oder Strom oder Spannung können durch eine Widerstands-Heizvorrichtung nahe dem Phasenwechselmaterial zugeführt werden. Bei jedem dieser Verfahren verursacht die gesteuerte Erwärmung des Phasenwechselmaterials einen steuerbaren Phasenwechsel in dem Phasenwechselmaterial.

Wenn ein Phasenwechselspeicher einen Speicherarray aufweist, der eine Vielzahl von Speicherzellen umfasst, die aus Phasenwechselspeichermaterial bestehen, kann der Speicher so programmiert werden, dass er Daten unter Verwendung der Speicherzustände des Phasenwechselmaterials speichert. Eine Art und Weise, Daten aus einer oder in eine derartige Phasenwechsel-Speichervorrichtung auszulesen oder zu schreiben ist es, den Strom- und/oder Spannungsimpuls, der an das Phasenwechselmaterial angelegt wird, zu steuern. Die Höhe des Stroms und der Spannung entspricht im Allgemeinen der Temperatur, die in dem Phasenwechselmaterial in jeder Speicherzelle induziert wird. Um die Energiemenge, die in jeder Speicherzelle verwendet wird, zu minimieren, sollte die Größe des elektrischen Kontakts für das Phasenwechselmaterial der Speicherzelle minimiert werden.

Zusammenfassung

Eine Ausführungsform der vorliegenden Erfindung stellt eine Speicherzellvorrichtung bereit. Die Speicherzellvorrichtung weist eine erste Elektrode, ein Phasenwechselmaterial nahe der ersten Elektrode, und eine zweite Elektrode nahe dem Phasenwechselmaterial auf. Das Phasenwechselmaterial hat eine sublithographische Breite, die durch ein Strukturschrumpfungsmaterialverfahren definiert wird.

Kurze Beschreibung der Zeichnungen

Ausführungsformen der Erfindung werden unter Bezug auf die folgenden Zeichnungen besser verstanden. Die Elemente der Zeichnungen sind in Bezug zueinander nicht unbedingt maßstabsgerecht. Gleiche Bezugszeichen bezeichnen entsprechende ähnliche Teile.

1 ist ein Blockdiagramm, das eine Ausführungsform einer Speicherzellvorrichtung zeigt.

2 zeigt eine Querschnittsansicht durch eine Ausführungsform einer Phasenwechselspeicherzelle.

3 zeigt eine Querschnittsansicht einer Ausführungsform eines vorbearbeiteten Wafers.

4 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers und einer Isoliermaterialschicht.

5 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und einer Maskenschicht.

6 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, der Maskenschicht und einer Strukturschrumpfungsmaterialschicht.

7A zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, der Maskenschicht und einer SAFIERTM Materialschicht nach dem Backen.

7B zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, der Maskenschicht, einer Verbundmaterialschicht und einer RELACSTM Materialschicht nach dem Backen.

8A zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und der Maskenschicht nach Entfernen der SAFIERTM Materialschicht.

8B zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, der Maskenschicht und der Verbundmaterialschicht nach Entfernen der RELACSTM Materialschicht.

9 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und der Maskenschicht nach dem Ätzen der Isoliermaterialschicht.

10 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers und der Isoliermaterialschicht nach Entfernen der Maskenschicht.

11 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und einer Phasenwechselmaterialschicht.

12 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und der Phasenwechselmaterialschicht nach Planarisierung.

13 zeigt eine Querschnittsansicht einer Ausführuugsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, der Phasenwechselmaterialschicht und einer zweiten Elektrodenmaterialschicht.

14 zeigt eine Querschnittsansicht durch eine Ausführungsform einer Heiz-Phasenwechselspeicherzelle.

15 zeigt eine Querschnittsansicht einer Ausführungsform eines vorbearbeiteten Wafers.

16 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers und einer Isoliermaterialschicht.

17 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und einer Maskenschicht.

18 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, der Maskenschicht und einer Strukturschrumpfungsmaterialschicht.

19A zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, der Maskenschicht und einer SAFIERTM Materialschicht nach dem Backen.

19B zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, der Maskenschicht, einer Verbundmaterialschicht und einer RELACSTM Materialschicht nach dem Backen.

20A zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und einer Maskenschicht nach Entfernen der SAFIERTM Materialschicht.

20B zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, der Maskenschicht und der Verbundmaterialschicht nach Entfernen der RELACSTM Materialschicht.

21 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und der Maskenschicht nach dem Ätzen der Isoliermaterialschicht

22 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers und der Isoliermaterialschicht nach Entfernen der Maskenschicht.

23 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und einer Heizmaterialschicht.

24 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht und der Heizmaterialschicht nach der Planarisierung.

25 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers, der Isoliermaterialschicht, einer Phasenwechselmaterialschicht und einer zweiten Elektrodenmaterialschicht.

26 ist eine graphische Darstellung, die eine Ausführungsform der Korrelation zwischen der kritischen Maskendimension und dem Lochabstand und dem Schrumpfungsbetrag für das SAFIERTM Verfahren zeigt.

27 ist eine graphische Darstellung, die eine Ausführungsform der Korrelation zwischen dem Lochabstand und dem Verhältnismaß der kritischen Dimension für das SAFIERTM Verfahren zeigt.

Detaillierte Beschreibung

1 ist ein Blockdiagramm, das eine Ausführungsform einer Speicherzellvorrichtung 50 zeigt. Die Speicherzellvorrichtung 50 weist einen Schreibimpulsgenerator 52, eine Verteilerschaltung 56, Speicherzellen 54a, 54b, 54c und 54d, und einen Leseverstärker 58 auf. Bei einer Ausführungsform sind die Speicherzellen 54a-54d Phasenwechselspeicherzellen, die auf dem Übergang des Speichermaterials von der amorphen zur kristallinen Phase basieren. Die Phasenwechselspeicherzellen 54a-54d werden hergestellt unter Verwendung eines Shrink Assist Film for Enhanced Resolution (SAFIERTM) Materials, das von Tokyo Ohka Kogyo Co. erhältlich ist, eines Resolution Enhancement Lithography Assisted by Chemical Shrink (RELACSTM) Materials, das von AZ Electronic Materials erhältlich ist, oder eines anderen geeigneten Strukturschrumpfungsmaterials. Strukturschrumpfungsmaterial in der vorliegenden Verwendung ist definiert als jedes geeignete Material, das, wenn es auf einen strukturierten Fotolack aufgetragen und dann erhitzt wird, die Linienbreite des strukturierten Fotolacks reduziert. Das Strukturschrumpfungsmaterial stellt Speicherstellen mit sublithographischer Breite bereit, indem die Breite der Öffnungen in einer strukturierten Fotolackmaske, die zum Definieren der Speicherstellen verwendet wird, reduziert wird. Beispiele des SAFIERTM Verfahrens und des RELACSTM Verfahrens sind beschrieben in Kim, H.W., "Analytical Study on Small Contact Hole Process for Sub-65 nm Node Generation." JVSTB 22(6), L38, 2004.

Bei einer Ausführungsform erzeugt der Schreibimpulsgenerator 52 Strom- oder Spannungsimpulse, die steuerbar über die Verteilerschaltung 56 auf die Speicherzellen 54a54d gerichtet werden. Bei einer Ausführungsform besteht die Verteilerschaltung 56 aus einer Vielzahl von Transistoren, die gesteuert Strom- oder Spannungsimpulse auf den Speicher richten, und bei einer anderen Ausführungsform aus einer Vielzahl von Transistoren, die gesteuert Strom- oder Spannungsimpulse auf Heizeinrichtungen nahe den Phasenwechselspeicherzellen richten.

Bei einer Ausführungsform bestehen die Speicherzellen 54a-54d aus Phasenwechselmaterial, das unter dem Einfluss von Temperaturveränderung von einem amorphen Zustand in einen kristallinen Zustand oder von einem kristallinen Zustand in einen amorphen Zustand wechseln kann. Der Grad der Kristallinität definiert dabei wenigstens zwei Speicherzustände zum Speichern von Daten in der Speicherzellvorrichtung 50, denen die Bitwerte "0" und "1" zugeordnet werden können. Die Bitzustände der Speicherzellen 54a-54d unterscheiden sich signifikant in ihrem elektrischen Widerstand. Im amorphen Zustand zeigt ein Phasenwechselmaterial deutlich höheren Widerstand, als im kristallinen Zustand. Auf diese Weise liest der Leseverstärker 58 den Zellwiderstand, so dass der einer bestimmten Speicherzelle 54a-54d zugeordnete Bitwert ermittelt wird.

Um eine Speicherzelle 54a-54d in der Speicherzellvorrichtung 50 zu programmieren, erzeugt der Schreibimpulsgenerator 52 einen Strom- oder Spannungsimpuls zum Erhitzen des Phasenwechselmaterials in der Ziel-Speicherzelle. Bei einer Ausführungsform erzeugt der Schreibimpulsgenerator 52 einen entsprechenden Strom- oder Spannungsimpuls, der in die Verteilerschaltung 56 eingespeist und an die entsprechende Ziel-Speicherzelle 54a-54d verteilt wird. Die Amplitude und die Dauer des Strom- oder Spannungsimpulses werden in Abhängigkeit davon, ob die Speicherzelle gesetzt oder zurückgesetzt wird, gesteuert. Im Allgemeinen erhitzt eine „Setzen"-Operation einer Speicherzelle das Phasenwechselmaterial der Ziel-Speicherzelle über ihre Kristallisationstemperatur ((jedoch unter ihre Schmelztemperatur) genügend lange, um den kristallinen Zustand zu erreichen. Im Allgemeinen ist eine „Rücksetzen"-Operation einer Speicherzelle das schnelle Erhitzen des Phasenwechselmaterials der Ziel-Speicherzelle über ihre Schmelztemperatur, und dann das schnelle Kühlen des Materials durch Abschrecken, wodurch der amorphe Zustand erreicht wird.

2 zeigt eine Querschnittsansicht durch eine Ausführungsform einer Phasenwechselspeicherzelle 100. Die Phasenwechselspeicherzelle 100 weist eine erste Elektrode 102, ein Phasenwechselmaterial 106, eine zweite Elektrode 108, Isoliermaterial 104 und Isoliermaterial 110 auf. Bei einer Ausführungsform umfasst das Isoliermaterial 110 das Isoliermaterial 104. Das Phasenwechselmaterial 106 stellt eine Speicherstelle zum Speichern eines oder mehrerer Datenbits bereit. Das Phasenwechselmaterial 106 ist seitlich vollständig von dem Isoliermaterial 110 umschlossen, das den Strompfad und somit die Stelle des Phasenwechselbereichs in dem Phasenwechselmaterial 106 definiert. Die Breite 115 des Phasenwechselmaterials 106 ist eine sublithographische Breite, die von einem SAFIERTM Materialverfahren, einem RELACSTM Materialverfahren oder einem anderen geeigneten Strukturschrumpfungsmaterialverfahren definiert wird. Eine Auswählvorrichtung, beispielsweise eine aktive Vorrichtung wie ein Transistor oder eine Diode, ist an die erste Elektrode 102 gekoppelt, um das Anlegen von Strom oder Spannung an die erste Elektrode 102 und somit an das Phasenwechselmaterial 106 zu steuern, um das Phasenwechselmaterial 106 zu setzen und zurückzusetzen.

Auf diese Weise wird während einer Setzen-Operation der Phasenwechselspeicherzelle 100 ein Setzen-Strom- oder -Spannungsimpuls selektiv an das Phasenwechselmaterial 106 gelegt, wodurch es über seine Kristallisationstemperatur (jedoch unter seine Schmelztemperatur) erhitzt wird. Auf diese Weise erreicht das Phasenwechselmaterial 106 während dieser Setzen-Operation seinen kristallinen Zustand. Während einer Rücksetzen-Operation der Phasenwechselspeicherzelle 100 wird ein Rücksetzen-Strom- oder -Spannungsimpuls selektiv durch die Auswählvorrichtung aktiviert und durch die erste Elektrode 102 an das Phasenwechselmaterial 106 geschickt. Der Rücksetzen-Strom bzw. die Rücksetzen-Spannung erhitzt das Phasenwechselmaterial 106 schnell über seine Schmelztemperatur, und dann wird das Phasenwechselmaterial 106 schnell durch Abschrecken gekühlt, um seinen amorphen Zustand zu erreichen.

Bei einer Ausführungsform ist das Isoliermaterial 110 ein gutes dielektrisches Wärmeisoliermaterial, beispielsweise ein poröser Oxidfilm mit einer Wärmeleitfähigkeit zwischen 0,1 und 0,8 W/mK. Bei einer Ausführungsform kann das Isoliermaterial 110 ein dielektrisches Material, z.B. ein Aerogel-Material mit einer Wärmeleitfähigkeit von ca. 0,12–0,18 W/mK sein, und bei einer anderen Ausführungsform kann es ein templiertes poröses Oxid-Dielektrikum, z.B. Philk mit einer Wärmeleitfähigkeit von ca. 0,13–0,17 W/mK sein.

Das Phasenwechselmaterial 106 kann aus einer Vielzahl von Materialien gemäß der vorliegenden Erfindung aufgebaut sein. Im Allgemeinen sind Chalkegonid-Legierungen, die ein oder mehrere Elemente aus Spalte IV des Periodensystems enthalten, als derartige Materialien nützlich. Bei einer Ausführungsform besteht das Phasenwechselmaterial 106 der Speicherzelle 100 aus einem Chalkogenid-Verbundmaterial, z.B. GeSbTe oder AgInSbTe. Bei einer anderen Ausführungsform kann das Phasenwechselmaterial chalkogenid-frei sein, z.B. GeSb, GaSb oder GeGaSb.

Die folgenden 313 zeigen Ausführungsformen eines Verfahrens zur Herstellung der Phasenwechselspeicherzelle 100 mittels eines Strukturschrumpfungsmaterials, z.B. eines SAFIERTM Materials oder eines RELACSTM Materials. Die von einem „A" gefolgten Nummern der Figuren zeigen Teile des Herstellungsverfahrens, bei denen ein SAFIERTM Material als Strukturschrumpfungsmaterial verwendet wird. Die von einem „B" gefolgten Nummern der Figuren zeigen Teile des Herstellungsverfahrens, bei denen ein RELACSTM Material als Strukturschrumpfungsmaterial verwendet wird. Das Verfahren kann auch mittels anderer Strukturschrumpfungsmaterialien, die dem SAFIERTM Material und dem RELACSTM Material ähnlich sind, durchgeführt werden.

3 zeigt eine Querschnittsansicht einer Ausführungsform eines vorbearbeiteten Wafers 105. Der vorbearbeitete Wafer 105 weist ein Isoliermaterial 104, eine erste Elektrode 102, ein optionales Kontaktmaterial 112 und (nicht gezeigte) niedrigere Waferschichten auf. Bei anderen Ausführungsformen ist das Kontaktmaterial 112 nicht vorhanden. Die erste Elektrode 102 ist ein Wolfram Stecker, ein Kupfer Stecker oder eine andere geeignete Elektrode. Das Isoliermaterial 104 ist SiO2 oder ein anderes geeignetes Isoliermaterial. Das Kontaktmaterial 112 umfasst Ta, TaN, TiN oder ein anderes geeignetes Kontaktmaterial. Das optionale Kontaktmaterial 112 wird bei einer Ausführungsform bereitgestellt, indem die erste Elektrode 102 geätzt wird, um eine Ausnehmung auszubilden, die Ausnehmung mit Kontaktmaterial 112 gefüllt und planarisiert wird, um den vorbearbeiteten Wafer 105 bereitzustellen. Bei anderen Ausführungsformen wird das Kontaktmaterial 112 unter Verwendung eines anderen geeigneten Verfahrens bereitgestellt.

4 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105 und einer Isoliermaterialschicht 110a. Eine planare Abscheidung von Isoliermaterial, z.B. SiO2, einem Low-k-Material, SiN oder einem anderen geeigneten Isoliermaterial, über dem vorbearbeiteten Wafer 105 stellt die Isoliermaterialschicht 110a bereit. Die Isoliermaterialschicht 110a wird mittels chemischer Gasphasenabscheidung (Chemical Vapor Deposition (CVD)), Atomlagenabscheidung (Atomic Layer Deposition (ALD)), metallorganischer Gasphasenabscheidung (Metal Organic Chemical Vapor Deposition (MOCVD)), Plasma-Gasphasenabscheidung (Plasma Vapor Deposition (PVD)), Strahl-Gasphasenabscheidung (Jet Vapor Deposition (JVP)) oder anderer geeigneter Abscheidungstechniken abgeschieden.

5 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a und einer Maskenschicht 114a. Bei einer Ausführungsform wird die Maskenschicht 114a bereitgestellt, indem Fotolack mittels Rotationsbeschichtung (spin coating) auf die Isoliermaterialschicht 110a aufgebracht wird und optische Lithographie durchgeführt wird, um die Maskenschicht 114a mit einer Öffnung 113a zu definieren. Bei einer Ausführungsform wird eine anti-reflektierende Beschichtung mittels Rotationsbeschichtung auf die Isoliermaterialschicht 110a aufgebracht, bevor der Fotolack aufgetragen wird. Die anti-reflektierende Beschichtung wird mittels Trockenätzens von der Öffnung 113a entfernt. Bei einer Ausführungsform ist die Öffnung 113a eine zylindrische Öffnung oberhalb einer einzelnen ersten Elektrode 102. Bei einer anderen Ausführungsform ist die Öffnung 113a eine Schlitzöffnung, die sich über eine oder einen Array erster Elektroden 102 erstreckt. Die Öffnung 113a ist durch eine lithographische Breite 115a definiert. Bei einer Ausführungsform befindet sich die Öffnung 113a in der Maskenschicht 114a ungefähr oberhalb der Mitte der ersten Elektrode 102.

6 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a, der Maskenschicht 114a und einer Strukturschrumpfungsmaterialschicht 116a, beispielsweise einer SAFIERrModer RELACSTM Materialschicht. Die Strukturschrumpfungsmaterialschicht 116a wird mittels Rotationsbeschichtung oder unter Verwendung eines anderen geeigneten Verfahrens auf exponierte Teile der Maskenschicht 114a und der Isoliermaterialschicht 110a aufgebracht.

7A zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a, der Maskenschicht 114b und einer SAFIERTM Materialschicht 116b nach dem Backen. Bei einer Ausführungsform werden der vorbearbeitete Wafer 105, die Isoliermaterialschicht 110a, die Maskenschicht 114a und die SAFIERTM Materialschicht 116a ungefähr eine Minute lang bei ca. 150–165 °C gebacken, um die SAFIERTM Materialschicht 116b und die Maskenschicht 114b mit der Öffnung 113b bereitzustellen. Die Öffnung 113b ist durch eine sublithographische Breite 115b definiert. Das Backen schrumpft die SAFIERTM Materialschicht 116a und flutet den Fotolack der Maskenschicht 114a, während die Form der Seitenwände der Öffnung 113a beibehalten wird. Die Schrumpfungsrate und das Fotolackprofil hängen von der Backtemperatur ab. Das Backen verringert die Breite 115a der Öffnung 113a in der Maskenschicht 114a, um die Maskenschicht 114b mit der Öffnung 113b mit der Breite 115b bereitzustellen. Bei einer Ausführungsform wird das Backen wiederholt, um die Breite 115b der Öffnung 113b in der Maskenschicht 114b weiter zu reduzieren. Bei einer Ausführungsform verringert das Backen die Kantenrauigkeit der Seitenwände der Öffnung 113b.

7B zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a, der Maskenschicht 114c, einer Verbundmaterialschicht 118 und einer RELACSTM Materialschicht 116c nach dem Backen. Der vorbearbeitete Wafer 105, die Isoliermaterialschicht 110a, die Maskenschicht 114a und die RELACSTM Materialschicht 116a werden gebacken, um die RELACSTM Materialschicht 116c, eine konforme Verbundmaterialschicht 118 und die Maskenschicht 114c mit der Öffnung 113c bereitzustellen. Die Öffnung 113c ist durch eine sublithographische Breite 115c definiert. Das Backen verringert die Breite 115a der Öffnung 113a in der Maskenschicht 114a, um die Maskenschicht 114c und die konforme Verbundmaterialschicht 118 mit der Öffnung 113c mit der Breite 115c bereitzustellen. Die konforme Verbundmaterialschicht 118 wird durch eine chemische Reaktion zwischen der RELACSTM Materialschicht 116a und dem Fotolack der Maskenschicht 114a während des Backens hergestellt.

8A zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a und der Maskenschicht 114b nach Entfernen der SAFIERTM Materialschicht 116b. Die SAFIERTM Materialschicht 116b wird unter Verwendung einer DI-Wasserspülung oder eines anderen geeigneten Verfahrens entfernt. Bei einer Ausführungsform wird das SAFIERrM Material wieder auf exponierte Teile der Maskenschicht 114b und der Isoliermaterialschicht 110a aufgebracht, gebacken und wiederholt entfernt, bis die gewünschte Breite 115 der Öffnung 113 in der Maskenschicht 114b erreicht ist.

8B zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a, der Maskenschicht 114c und der Verbundmaterialschicht 118 nach Entfernen der RELACSTM Materialschicht 116c. Die RELACSTM Materialschicht 116c wird unter Verwendung einer DI-Wasserspülung oder eines anderen geeigneten Verfahrens entfernt.

9 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110 und der Maskenschicht 114b nach dem Ätzen der Isoliermaterialschicht 110a. 9 zeigt die Maskenschicht 114b nach Entfernen des SAFIERTM Materials. Für die RELACSTM Ausführungsform ist der Teil der Isoliermaterialschicht 110a, der geätzt wird, durch die Maskenschicht 114c und die Verbundmaterialschicht 118 definiert, wie in 8B gezeigt ist. Unabhängig davon, ob das SAFIERTM Material, das RELACSTM Material oder ein anderes geeignetes Strukturschrumpfungsmaterial verwendet wird, wird die Isoliermaterialschicht 110a unter Verwendung von reaktivem Ionenätzen oder anderem geeigneten Ätzen geätzt, um die Isoliermaterialschicht 110 bereitzustellen und die erste Elektrode 102 zu exponieren.

10 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105 und der Isoliermaterialschicht 110 nach Entfernen der Maskenschicht 114b oder der Maskenschicht 114c und der Verbundmaterialschicht 118.

Die Maskenschicht 114b oder die Maskenschicht 114c und die Verbundmaterialschicht 118 werden mittels eines Fotolack-Abziehverfahrens entfernt.

11 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110 und einer Phasenwechselmaterialschicht 106a. Das Phasenwechselmaterial, z.B. ein Chalkogenid-Verbundmaterial oder ein anderes geeignetes Phasenwechselmaterial, wird über exponierte Teile der Isoliermaterialschicht 110 und der ersten Elektrode 102 abgeschieden, um die Phasenwechselmaterialschicht 106a bereitzustellen. Die Phasenwechselmaterialschicht 106 wird mittels CVD, ALD, MOCVD, PVD, JVP oder einer anderen geeigneten Abscheidungstechnik abgeschieden.

12 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110 und der Phasenwechselmaterialschicht 106 nach Planarisieren der Phasenwechselmaterialschicht 106a. Bei einer Ausführungsform wird die Phasenwechselmaterialschicht 106a mittels chemischmechanischen Polierens (Chemical Mechanical Polishing (CMP)) oder einer anderen geeigneten Planarisierungstechnik planarisiert, um die Phasenwechselmaterialschicht 106 bereitzustellen.

13 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110, der Phasenwechselmaterialschicht 106 und einer zweiten Elektrodenmaterialschicht 108a. Eine planare Abscheidung von Elektrodenmaterial, z.B. TiN, TaN oder einem anderen geeigneten Elektrodenmaterial über der Phasenwechselmaterialschicht 106 und der Isoliermaterialschicht 110 stellt die zweite Elektrodenmaterialschicht 108a bereit. Die zweite Elektrodenmaterialschicht 108a wird geätzt, um die zweite Elektrode 108 und die Phasenwechselspeicherzelle 100 wie in 2 gezeigt bereitzustellen. Bei einer Ausführungsform stellt die zweite Elektrode 108 eine „Landesteile" für den Metallisierungs-Stecker der nächsten Ebene bereit.

14 zeigt eine Querschnittsansicht durch eine Ausführungsform einer Heiz-Phasenwechselspeicherzelle 101. Die Heiz-Phasenwechselspeicherzelle 101 weist eine erste Elektrode 102, eine Heizeinrichtung 120, ein Phasenwechselmaterial 106, eine zweite Elektrode 108, Isoliermaterial 104 und Isoliermaterial 110 auf.

Bei einer Ausführungsform umfasst das Isoliermaterial 110 das Isoliermaterial 104. Die Heizeinrichtung 120 ist seitlich vollständig von dem Isoliermaterial 110 umschlossen, das den Strompfad und somit die Stelle des Phasenwechselbereichs in dem Phasenwechselmaterial 106 definiert. Das Phasenwechselmaterial 106 stellt eine Speicherstelle zum Speichern eines Datenbits oder mehrerer Datenbits bereit. Eine Auswählvorrichtung, z.B. eine aktive Vorrichtung wie ein Transistor oder eine Diode, ist an die erste Elektrode 102 gekoppelt, um das Anlegen von Strom oder Spannung an die erste Elektrode 102 und somit an die Heizeinrichtung 120 und das Phasenwechselmaterial 106 zu steuern, um das Phasenwechselmaterial 106 zu setzen und zurückzusetzen.

Auf diese Weise wird während einer Setzen-Operation der Heiz-Phasenwechselspeicherzelle 101 ein Setzen-Strom- oder -Spannungsimpuls selektiv an die Heizeinrichtung 120 gelegt, wodurch das Phasenwechselmaterial 106 über seine Kristallisationstemperatur (jedoch unter seine Schmelztemperatur) erhitzt wird. Auf diese Weise erreicht das Phasenwechselmaterial 106 während dieser Setzen-Operation seinen kristallinen Zustand. Während einer Rücksetzen-Operation der Heiz-Phasenwechselspeicherzelle 101 wird ein Rücksetzen-Strom- oder -Spannungsimpuls selektiv durch die Auswählvorrichtung aktiviert und durch die erste Elektrode 102 an die Heizeinrichtung 120 und an das Phasenwechselmaterial 106 geschickt. Der Rücksetzen-Strom bzw. die Rücksetzen-Spannung erhitzt das Phasenwechselmaterial 106 schnell über seine Schmelztemperatur, und dann wird das Phasenwechselmaterial 106 schnell durch Abschrecken gekühlt, um seinen amorphen Zustand zu erreichen.

Die folgenden 15-25 zeigen Ausführungsformen eines Verfahrens zur Herstellung der Heiz-Phasenwechselspeicherzelle 101 mittels eines Strukturschrumpfungsmaterials, z.B. eines SAFIERTM Materials oder eines RELACSTM Materials. Die von einem „A" gefolgten Nummern der Figuren zeigen Teile des Herstellungsverfahrens, bei denen ein SAFIERTM Material als Strukturschrumpfungsmaterial verwendet wird. Die von einem „B" gefolgten Nummern der Figuren zeigen Teile des Herstellungsverfahrens, bei denen ein RELACSTM Material als Strukturschrumpfungsmaterial verwendet wird. Das Verfahren kann auch mittels anderer Strukturschrumpfungsmaterialien, die dem SAFIERTM Material und dem RELACSTM Material ähnlich sind, durchgeführt werden.

15 zeigt eine Querschnittsansicht einer Ausführungsform eines vorbearbeiteten Wafers 105. Der vorbearbeitete Wafer 105 weist ein Isoliermaterial 104, eine erste Elektrode 102, ein optionales Kontaktmaterial 112 und (nicht gezeigte) niedrigere Waferschichten auf. Bei anderen Ausführungsformen ist das Kontaktmaterial 112 nicht vorhanden. Die erste Elektrode 102 ist ein Wolfram Stecker, ein Kupfer Stecker oder eine andere geeignete Elektrode. Das Isoliermaterial 104 ist SiO2 oder ein anderes geeignetes Isoliermaterial. Das Kontaktmaterial 112 umfasst Ta, TaN, TiN oder ein anderes geeignetes Kontaktmaterial. Das optionale Kontaktmaterial 112 wird bei einer Ausführungsform bereitgestellt, indem die erste Elektrode 102 geätzt wird, um eine Ausnehmung auszubilden, die Ausnehmung mit Kontaktmaterial 112 gefüllt und planarisiert wird, um den vorbearbeiteten Wafer 105 bereitzustellen. Bei anderen Ausführungsformen wird das Kontaktmaterial 112 unter Verwendung eines anderen geeigneten Verfahrens bereitgestellt.

16 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105 und einer Isoliermaterialschicht 110. Eine planare Abscheidung von Isoliermaterial, z.B. SiO2, einem Low-k-Material, SiN oder einem anderen geeigneten Isoliermaterial, über dem vorbearbeiteten Wafer 105 stellt die Isoliermaterialschicht 110a bereit. Die Isoliermaterialschicht 110a wird mittels CVD, ALD, MOCVD, PVD, JVP oder anderer geeigneter Abscheidungstechniken abgeschieden.

17 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a und einer Maskenschicht 114a. Bei einer Ausführungsform wird die Maskenschicht 114a bereitgestellt, indem Fotolack mittels Rotationsbeschichtung (spin coating) auf die Isoliermaterialschicht 110a aufgebracht wird und optische Lithographie durchgeführt wird, um die Maskenschicht 114b mit einer Öffnung 113a zu definieren. Bei einer Ausführungsform ist die Öffnung 113a eine zylindrische Öffnung oberhalb einer einzelnen ersten Elektrode 102. Bei einer anderen Ausführungsform ist die Öffnung 113a eine Schlitzöffnung, die sich über eine oder einen Array erster Elektroden 102 erstreckt. Die Öffnung 113a ist durch eine lithographische Breite 115a definiert. Bei einer Ausführungsform befindet sich die Öffnung 113a in der Maskenschicht 114a ungefähr oberhalb der Mitte der ersten Elektrode 102.

18 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a, der Maskenschicht 114a und einer Strukturschrumpfungsmaterialschicht 116a, z.B. einer SAFIERTM oder einer RELACSTM Materialschicht. Die Strukturschrumpfungsmaterialschicht 116a wird mittels Rotationsbeschichtung oder mittels eines anderen geeigneten Verfahrens auf exponierte Teile der Maskenschicht 114a und der Isoliermaterialschicht 110a aufgebracht.

19A zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a, der Maskenschicht 114b und einer SAFIERTM Materialschicht 116b nach dem Backen. Bei einer Ausführungsform werden der vorbearbeitete Wafer 105, die Isoliermaterialschicht 110a, die Maskenschicht 114a und die SAFIERTM Materialschicht 116a ungefähr eine Minute lang bei ca. 150–165 °C gebacken, um die SAFIERTM Materialschicht 116b und die Maskenschicht 114b mit der Öffnung 113b bereitzustellen. Die Öffnung 113b ist durch eine sublithographische Breite 115b definiert. Das Backen schrumpft die SAFIERTM Materialschicht 116a und flutet den Fotolack der Maskenschicht 114a, während die Form der Seitenwände der Öffnung 113a beibehalten wird. Die Schrumpfungsrate und das Fotolackprofil hängen von der Backtemperatur ab. Das Backen verringert die Breite 115a der Öffnung 113a in der Maskenschicht 114a, um die Maskenschicht 114b mit der Öffnung 113b mit der Breite 115b bereitzustellen. Bei einer Ausführungsform wird das Backen wiederholt, um die Breite 115b der Öffnung 113b in der Maskenschicht 114b weiter zu reduzieren. Bei einer Ausführungsform verringert das Backen die Kantenrauigkeit der Seitenwände der Öffnung 113b.

19B zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a, der Maskenschicht 114c, einer Verbundmaterialschicht 118 und einer RELACSTM Materialschicht 116c nach dem Backen. Der vorbearbeitete Wafer 105, die Isoliermaterialschicht 110a, die Maskenschicht 114a und die RELACSTM Materialschicht 116a werden gebacken, um die RELACSTM Materialschicht 116c, eine konforme Verbundmaterialschicht 118 und die Maskenschicht 114c mit der Öffnung 113c bereitzustellen. Die Öffnung 113c ist durch eine sublithographische Breite 115c definiert. Das Backen verringert die Breite 115a der Öffnung 113a in der Maskenschicht 114a, um die Maskenschicht 114c und die konforme Verbundmaterialschicht 118 mit der Öffnung 113c mit der Breite 115c bereitzustellen. Die konforme Verbundmaterialschicht 118 wird durch eine chemische Reaktion zwischen der RELACSTM Materialschicht 116a und dem Fotolack der Maskenschicht 114a während des Backens hergestellt.

20A zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a und der Maskenschicht 114b nach Entfernen der SAFIERTM Materialschicht 116b. Die SAFIERTM Materialschicht 116b wird unter Verwendung einer DI-Wasserspülung oder eines anderen geeigneten Verfahrens entfernt. Bei einer Ausführungsform wird das SAFIERTM Material wieder auf exponierte Teile der Maskenschicht 114b und der Isoliermaterialschicht 110a aufgebracht, gebacken und wiederholt entfernt, bis die gewünschte Breite 115 der Öffnung 113 in der Maskenschicht 114b erreicht ist.

20B zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110a, der Maskenschicht 114c und der Verbundmaterialschicht 118 nach Entfernen der RELACSTM Materialschicht 116c. Die RELACSTM Materialschicht 116c wird unter Verwendung einer DI-Wasserspülung oder eines anderen geeigneten Verfahrens entfernt.

21 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110 und der Maskenschicht 114b nach dem Ätzen der Isoliermaterialschicht 110a. 21 zeigt die Maskenschicht 114b nach Entfernen des SAFIERTM Materials. Für die RELACSTM Ausführungsform ist der Teil der Isoliermaterialschicht 110a, der geätzt wird, von der Maskenschicht 114c und der Verbundmaterialschicht 118 definiert, wie in 20B gezeigt ist. Unabhängig davon, ob das SAFIERTM Material, das RELACSTM Material oder ein anderes geeignetes Strukturschrumpfungsmaterial verwendet wird, wird die Isoliermaterialschicht 110a unter Verwendung von reaktivem Ionenätzen oder anderem geeigneten Ätzen geätzt, um die Isoliermaterialschicht 110 bereitzustellen und die erste Elektrode 102 zu exponieren.

22 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105 und der Isoliermaterialschicht 110 nach Entfernen der Maskenschicht 114b oder der Maskenschicht 114c und der Verbundmaterialschicht 118. Die Maskenschicht 114b oder die Maskenschicht 114c und die Verbundmaterialschicht 118 werden mittels eines Fotolack-Abziehverfahrens entfernt.

23 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110 und einer Heizmaterialschicht 120a. Das Heizmaterial, beispielsweise TiN, TaN oder ein anderes geeignetes Heizmaterial, wird über exponierten Teilen der Isoliermaterialschicht 110 und der ersten Elektrode 102 mittels CVD, ALD, MOCVD, PVD, JVD oder anderen geeigneten Abscheidungstechniken abgeschieden.

24 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110 und der Heizmaterialschicht 120 nach dem Planarisieren der Heizmaterialschicht, um die Isoliermaterialschicht 110 zu exponieren. Bei einer Ausführungsform wird die Heizmaterialschicht 120a mittels CMP oder einer anderen geeigneten Planarisierungstechnik planarisiert, um die Heizmaterialschicht 120 bereitzustellen.

25 zeigt eine Querschnittsansicht einer Ausführungsform des vorbearbeiteten Wafers 105, der Isoliermaterialschicht 110, der Heizmaterialschicht 120, einer Phasenwechselmaterialschicht 106a und einer zweiten Elektrodenmaterialschicht 108a. Eine planare Abscheidung von Phasenwechselmaterial, z.B. einem Chalkogenid-Verbundmaterial oder einem anderen geeigneten Phasenwechselmaterial, über der Isoliermaterialschicht 110 und der Heizmaterialschicht 120 stellt die Phasenwechsehnaterialschicht 106a bereit. Eine planare Abscheidung von Elektrodenmaterial, z.B. TiN, TaN oder einem anderen geeigneten Elektrodenmaterial, über der Phasenwechselmaterialschicht 106a stellt die zweite Elektrodenmaterialschicht 108a bereit. Die Phasenwechselmaterialschicht 106a und die zweite Elektrodenmaterialschicht 108a werden mittels CVD, ALD, MOCVD, PVD, JVP oder anderer geeigneter Abscheidungstechniken bereitgestellt. Die zweite Elektrodenmaterialschicht 108a und die Phasenwechselmaterialschicht 106a werden geätzt, um die zweite Elektrode 108 und das Phasenwechselmaterial 106 wie in 4 gezeigt bereitzustellen. Bei einer Ausführungsform stellt die zweite Elektrode 108 eine „Landestelle" für den Metallisierungs-Stecker der nächsten Ebene bereit.

26 ist eine graphische Darstellung 200, die eine Ausführungsform der Korrelation zwischen der kritischen Maskendimension und dem Lochabstand und dem Schrumpfungsbetrag für das SAFIERTM Verfahren zeigt. Wie in der graphischen Darstellung 200 gezeigt ist, wächst mit der Erhöhung der kritischen Maskendimension auch der Schrumpfungsbetrag an. Durch Erhöhen des Schrumpfungsbetrags auf der Basis der Erhöhung der kritischen Maskendimension werden unter Verwendung des SAFIERTM Verfahrens Fehler in der kritischen Maskendimension ausgeglichen. Daher werden relativ geringe Schwankungen in der kritischen Dimension der Maske nicht zu relativ großen Schwankungen verstärkt, nachdem das lithographische Verfahren abgeschlossen ist, da größere Löcher unter Verwendung des SAFIERTM Verfahrens mehr schrumpfen, als kleinere Löcher.

27 ist eine graphische Darstellung 220, die eine Ausführungsform der Korrelation zwischen dem Lochabstand und dem Verhältnismaß der kritischen Dimension für das SAFIERTM Verfahren zeigt. Wie in der Darstellung 220 gezeigt ist, ist das Verhältnismaß der kritischen Dimension für das SAFIERTM Verfahren von dem Lochabstand ziemlich unabhängig. Diese Eigenschaft des SAFIERTM Verfahrens verbessert die Stabilität des Verfahrens.

Ausführungsformen der vorliegenden Erfindung stellen Phasenwechselspeicherzellen bereit, die Speicherstellen mit sublithographischen Dimensionen unter Verwendung von Strukturschrumpfungsmaterialverfahren aufweisen. Durch Reduzieren der Größe der Speicherzellen kann die Energiemenge, die in jeder Speicherzelle verwendet wird, reduziert werden.

Zusammenfassung

Eine Ausführungsform der vorliegenden Erfindung stellt eine Speicherzellvorrichtung bereit. Die Speicherzellvorrichtung weist eine erste Elektrode, ein Phasenwechselmaterial nahe der ersten Elektrode und eine zweite Elektrode nahe dem Phasenwechselmaterial auf. Das Phasenwechselmaterial hat eine sublithographische Breite, die durch ein Strukturschrumpfungsmaterialverfahren definiert wird.


Anspruch[de]
Speicherzellvorrichtung mit:

einer ersten Elektrode;

einem Phasenwechselmaterial nahe der ersten Elektrode, wobei das Phasenwechselmaterial eine sublithographische Breite hat, die von einem Strukturschrumpfungsmaterialverfahren definiert wird; und

einer zweiten Elektrode nahe dem Phasenwechselmaterial.
Speicherzellvorrichtung nach Anspruch 1, wobei das Strukturschrumpfungsmaterialverfahren ein SAFIERTM Materialverfahren umfasst. Speicherzellvorrichtung nach Anspruch 1, wobei das Strukturschrumpfungsmaterialverfahren ein RELACSTM Materialverfahren umfasst. Speicherzellvorrichtung nach Anspruch 1, wobei das Phasenwechselmaterial ein Chalkogenid umfasst. Speicherzellvorrichtung nach Anspruch 1, das des Weiteren aufweist: ein Isoliermaterial nahe dem Phasenwechselmaterial. Speicherzellvorrichtung mit:

einer ersten Elektrode;

einer Heizeinrichtung nahe der ersten Elektrode, wobei die Heizeinrichtung eine sublithographische Breite hat, die durch ein Strukturschrumpfungsmaterialverfahren definiert wird;

einem Phasenwechselmaterial nahe der Heizvorrichtung; und

einer zweiten Elektrode nahe dem Phasenwechselmaterial.
Speicherzellvorrichtung nach Anspruch 6, wobei das Strukturschrumpfungsmaterialverfahren ein SAFIERTM Materialverfahren umfasst. Speicherzellvorrichtung nach Anspruch 6, wobei das Strukturschrumpfungsmaterialverfahren ein RELACSTM Materialverfahren umfasst. Speicherzellvorrichtung nach Anspruch 6, wobei das Phasenwechselmaterial ein Chalkogenid umfasst. Speicherzellvorrichtung nach Anspruch 6, die des Weiteren aufweist: ein Isoliermaterial nahe der Heizeinrichtung. Speichervorrichtung mit:

einem Schreibimpulsgenerator zum Erzeugen eines Schreibimpulssignals;

einem Leseverstärker zum Abfühlen eines Lesesignals;

einer Verteilerschaltung; und

einer Vielzahl von Phasenwechselspeicherzellen, die jeweils wenigstens einen ersten Zustand und einen zweiten Zustand definieren können, wobei jede Speicherzelle des Weiteren ein Phasenwechselmaterial aufweist, das eine sublithographische Breite hat, die durch ein Strukturschrumpfungsmaterialverfahren definiert wird.
Speichervorrichtung nach Anspruch 11, wobei das Strukturschrumpfungsmaterialverfahren ein SAFIERTM Materialverfahren umfasst. Speichervorrichtung nach Anspruch 11, wobei das Strukturschrumpfungsmaterialverfahren ein RELACSTM Materialverfahren umfasst. Speichervorrichtung mit:

einem Schreibimpulsgenerator zum Erzeugen eines Schreibimpulssignals;

einem Leseverstärker zum Abfühlen eines Lesesignals;

einer Verteilerschaltung; und

einer Vielzahl von Phasenwechselspeicherzellen, die jeweils wenigstens einen ersten Zustand und einen zweiten Zustand definieren können, wobei jede Speicherzelle des Weiteren eine Heizeinrichtung aufweist, die eine sublithographische Breite hat, die durch ein Strukturschrumpfungsmaterialverfahren definiert wird.
Speichervorrichtung nach Anspruch 14, wobei das Strukturschrumpfungsmaterialverfahren ein SAFIERTM Materialverfahren umfasst. Speichervorrichtung nach Anspruch 14, wobei das Strukturschrumpfungsmaterialverfahren ein RELACSTM Materialverfahren umfasst. Verfahren zur Herstellung einer Speicherzellvorrichtung, wobei das Verfahren umfasst:

Bereitstellen eines vorbearbeiteten Wafers mit einer ersten Elektrode;

Abscheiden einer Isoliermaterialschicht nahe dem vorbearbeiteten Wafer;

Aufbingen von Fotolack nahe der Isoliermaterialschicht;

Strukturieren einer Öffnung mit einer ersten Breite in dem Fotolack;

Reduzieren der ersten Breite auf eine zweite Breite unter Beibehaltung der Form der Seitenwände der Öffnung;

Ätzen der Isoliermaterialschicht, um die erste Elektrode zu exponieren;

Entfernen des Fotolacks;

Abscheiden eines Phasenwechselmaterials in der Öffnung; und

Herstellen einer zweiten Elektrode nahe dem Phasenwechselmaterial.
Verfahren zur Herstellung einer Speicherzellvorrichtung, wobei das Verfahren umfasst:

Bereitstellen eines vorbearbeiteten Wafers mit einer ersten Elektrode;

Abscheiden einer Isoliermaterialschicht nahe dem vorbearbeiteten Wafer;

Aufbringen von Fotolack nahe der Isoliermaterialschicht;

Strukturieren einer Öffnung mit einer ersten Breite in dem Fotolack;

Aufbringen einer ersten Strukturschrumpfungsmaterialschicht über dem Fotolack und der Öffnung;

Backen, um die erste Breite zu einer zweiten Breite zu reduzieren;

Entfernen der ersten Strukturschrumpfungsmaterialschicht;

Ätzen der Isoliermaterialschicht, um die erste Elektrode zu exponieren;

Entfernen des Fotolacks;

Abscheiden eines Phasenwechselmaterials in der Öffnung; und

Herstellen einer zweiten Elektrode nahe dem Phasenwechselmaterial.
Verfahren nach Anspruch 18, das des Weiteren umfasst:

Aufbringen einer zweiten Strukturschrumpfungsmaterialschicht über dem Fotolack und der Öffnung;

Backen, um die zweite Breite zu einer dritten Breite zu reduzieren; und

Entfernen der zweiten Strukturschrumpfungsmaterialschicht.
Verfahren nach Anspruch 18, wobei das Aufbringen der ersten Strukturschrumpfungsmaterialschicht das Aufbringen einer SAFIERTM Materialschicht umfasst. Verfahren nach Anspruch 20, wobei das Backen das Backen der SAFIERrM Materialschicht umfasst, um das SAFIER Material zu schrumpfen und den Fotolack zu fluten. Verfahren nach Anspruch 18, wobei das Aufbringen der ersten Strukturschrumpfungsmaterialschichtdas Aufbringen einer RELACSTM Materialschicht umfasst. Verfahren nach Anspruch 22, wobei das Backen das Backen der RELACSTM Materialschicht umfasst, um eine Verbundschicht mit dem Fotolack zu bilden. Verfahren nach Anspruch 18, wobei das Abscheiden des Phasenwechselmaterials das Abscheiden eines Chalkogenids umfasst. Verfahren nach Anspruch 18, wobei das Bereitstellen des vorbearbeiteten Wafers das Bereitstellen eines vorbearbeiteten Wafers umfasst, der einen eines Wolfram Steckers und eines Kupfer Steckers aufweist. Verfahren nach Anspruch 18, wobei das Strukturieren der Öffnung das Strukturieren einer zylindrischen Öffnung umfasst. Verfahren nach Anspruch 18, wobei das Strukturieren der Öffnung das Strukturieren einer Schlitzöffnung umfasst. Verfahren zur Herstellung einer Speicherzellvorrichtung, wobei das Verfahren umfasst:

Bereitstellen eines vorbearbeiteten Wafers mit einer ersten Elektrode;

Abscheiden einer Isoliermaterialschicht nahe dem vorbearbeiteten Wafer;

Aufbringen von Fotolack nahe der Isoliermaterialschicht;

Strukturieren einer Öffnung mit einer ersten Breite in dem Fotolack;

Reduzieren der ersten Breite auf eine zweite Breite unter Beibehaltung der Form der Seitenwände der Öffnung;

Ätzen der Isoliermaterialschicht, um die erste Elektrode zu exponieren;

Entfernen des Fotolacks;

Abscheiden eines Heizmaterials in der Öffnung;

Abscheiden einer Phasenwechselmaterialschicht nahe dem Heizmaterial;

Abscheiden einer Elektrodenmaterialschicht nahe der Phasenwechselmaterialschicht; und

Ätzen der Elektrodenmaterialschicht und der Phasenwechselmaterialschicht, um eine zweite Elektrode und eine Speicherstelle zu bilden.
Verfahren zur Herstellung einer Speicherzellvorrichtung, wobei das Verfahren umfasst:

Bereitstellen eines vorbearbeiteten Wafers mit einer ersten Elektrode;

Abscheiden einer Isoliermaterialschicht nahe dem vorbearbeiteten Wafer;

Aufbringen von Fotolack nahe der Isoliermaterialschicht;

Strukturieren einer Öffnung mit einer ersten Breite in dem Fotolack;

Aufbringen einer ersten Strukturschrumpfungsmaterialschicht über dem Fotolack und der Öffnung;

Backen, um die erste Breite zu einer zweiten Breite zu reduzieren;

Entfernen der ersten Strukturschrumpfungsmaterialschicht;

Ätzen der Isoliermaterialschicht, um die erste Elektrode zu exponieren;

Entfernen des Fotolacks;

Abscheiden eines Heizmaterials in der Öffnung;

Abscheiden einer Phasenwechselmaterialschicht nahe dem Heizmaterial;

Abscheiden einer Elektrodenmaterialschicht nahe der Phasenwechselmaterialschicht; und

Ätzen der Elektrodenmaterialschicht und der Phasenwechselmaterialschicht, um eine zweite Elektrode und eine Speicherstelle zu bilden.
Verfahren nach Anspruch 29, das des Weiteren umfasst:

Aufbringen einer zweiten Strukturschrumpfungsmaterialschicht über dem Fotolack und der Öffnung;

Backen, um die zweite Breite zu einer dritten Breite zu reduzieren; und

Entfernen der zweiten Strukturschrumpfungsmaterialschicht.
Verfahren nach Anspruch 29, wobei das Aufbringen der ersten Strukturschrumpfungsmaterialschichtdas Aufbringen einer SAFIERTM Materialschicht umfasst. Verfahren nach Anspruch 31, wobei das Backen das Backen der SAFIERrM Materialschicht umfasst, um das SAFIER Material zu schrumpfen und den Fotolack zu fluten. Verfahren nach Anspruch 29, wobei das Aufbringen der ersten Strukturschrumpfungsmaterialschicht das Aufbringen einer RELACSTM Materialschicht umfasst. Verfahren nach Anspruch 33, wobei das Backen das Backen der RELACSTM Materialschicht umfasst, um eine Verbundschicht mit dem Fotolack zu bilden. Verfahren nach Anspruch 29, wobei das Abscheiden des Phasenwechselmaterials das Abscheiden eines Chalkogenids umfasst. Verfahren nach Anspruch 29, wobei das Bereitstellen des vorbearbeiteten Wafers das Bereitstellen eines vorbearbeiteten Wafers umfasst, der einen eines Wolfram Steckers und eines Kupfer Steckers aufweist. Verfahren nach Anspruch 29, wobei das Strukturieren der Öffnung das Strukturieren einer zylindrischen Öffnung umfasst. Verfahren nach Anspruch 29, wobei das Strukturieren der Öffnung das Strukturieren einer Schlitzöffnung umfasst.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com