PatentDe  


Dokumentenidentifikation DE102006018027A1 25.10.2007
Titel Mikromechanisches Bauelement mit Waferdurchkontaktierung sowie entsprechendes Herstellungsverfahren
Anmelder Robert Bosch GmbH, 70469 Stuttgart, DE
Erfinder Feyh, Ando, 71732 Tamm, DE
DE-Anmeldedatum 19.04.2006
DE-Aktenzeichen 102006018027
Offenlegungstag 25.10.2007
Veröffentlichungstag im Patentblatt 25.10.2007
IPC-Hauptklasse B81C 1/00(2006.01)A, F, I, 20060419, B, H, DE
IPC-Nebenklasse B81B 1/00(2006.01)A, L, I, 20060419, B, H, DE   B81B 7/00(2006.01)A, L, I, 20060419, B, H, DE   H01L 21/28(2006.01)A, L, I, 20060419, B, H, DE   
Zusammenfassung Die vorliegende Erfindung beschreibt eine Waferdurchkontaktierung durch ein Halbleitersubstrat sowie ein Herstellungsverfahren für diese Waferdurchkontaktierung. Dabei wird zur Bildung der Waferdurchkontaktierung mittels eines Trenchätzprozesses wenigstens ein Via-Loch in die Vorderseite eines Halbleitersubstrats eingebracht. Anschließend wird das Halbleitermaterial der Seitenwand des Via-Lochs in einem elektrochemischen Ätzprozess porös geätzt. Zur Erzeugung der elektrischen Verbindung der Kontaktierung wird in das Via-Loch ein Metall eingebracht. Um die elektrische Verbindung von der Vorderseite zur Rückseite des Halbleitersubstrats zu ermöglichen, wird das Via-Loch von der Rückseite her geöffnet, z. B. indem das Halbleitersubstrat abgedünnt wird. Diese Öffnung kann dabei vor oder nach dem Einbringen des Metalls in das Via-Loch erfolgen.

Beschreibung[de]
Stand der Technik

Waferdurchkontaktierungen (Vias) werden bisher mit dielektrischen Schichten elektrisch vom Substrat isoliert. Hierzu werden Vias mittels thermischer Oxidation oder LPCVD-Prozessen mit Oxiden/Nitriden beschichtet. Bei derartigen Beschichtungen sind üblicherweise hohe Temperaturen erforderlich. So werden bei der (Bulk-)Oxidation Temperaturen von typischerweise 900-1100° C erreicht. Diese hohen Temperaturen können zu einer Beschädigung von zuvor auf dem Substrat gefertigter Strukturen der Sensorelementen oder von Auswerteschaltungen in Form von ASICs führen.

Werden zur elektrischen Isolation der Waferdurchkontaktierungen Prozesse verwendet, die ohne eine derartige thermische Belastung der bereits erzeugten Strukturen bzw. Schaltungen auskommen, beispielsweise im Rahmen eines PECVD-Prozesses, kann eine konforme und tiefenhomogene Beschichtung der Vias nicht sicher gestellt werden. Eine Isolationseigenschaft bei tiefen Vias ist somit nicht gezielt erreichbar.

Die Erzeugung einer derartigen Kontaktierung ist in der Schrift DE 100 58 864 A1 aufgezeigt. In dieser Schrift wird ein Kontaktloch beschrieben, welches senkrecht in Schichten eingeätzt wird, die auf ein Substrat aufgebracht sind. Das Kontaktloch wird anschließend mit einem elektrisch leitenden Material bzw. Metall aufgefüllt und dient zur elektrischen Anbindung von vergrabenen Pads bzw. Kontaktflächen.

Eine weitere mögliche Herstellung von Kontaktlöcher wird in der DE 100 42 945 A1 beschrieben. In dieser Schrift wird ein Hohlraum mit säulenartigen Stützstrukturen innerhalb eines Bauelements erzeugt. Zur Bildung von Leitungen werden in die Stützstrukturen Kontaktlöcher geätzt, die anschließend mit Wolfram aufgefüllt werden.

Bei massiven metallischen Vias kann es aufgrund der unterschiedlichen thermischen Ausdehnungskoeffizienten zwischen dem Metall und dem das Metall direkt umgebenden Halbleitermaterial zu hohen Spannungen kommen, die einen Bruch der Vias während des Betriebs nach sich ziehen kann.

Aufgabe der Erfindung ist deshalb, unter Vermeidung eines hohen Temperatureintrags in das Substrat eine Methode zur Isolation von Waferdurchkontaktierungen bereitzustellen, die eine gute thermische und elektrische Isolationseigenschaft, gekoppelt mit einer Stressentlastung der metallischen Vias vom Substrat aufzeigen.

Vorteile der Erfindung

Die vorliegende Erfindung beschreibt eine Waferdurchkontaktierung durch ein Halbleitersubstrat sowie ein Herstellungsverfahren für diese Waferdurchkontaktierung. Dabei wird zur Bildung der Waferdurchkontaktierung mittels eines Trenchätzprozesses wenigstens ein Via-Loch in die Vorderseite eines Halbleitersubstrats eingebracht. Anschließend wird das Halbleitermaterial der Seitenwand des Via-Lochs in einem elektrochemischen Ätzprozess porös geätzt. Zur Erzeugung der elektrischen Verbindung der Kontaktierung wird in das Via-Loch ein Metall eingebracht. Um die elektrische Verbindung von der Vorderseite zur Rückseite des Halbleitersubstrats zu ermöglichen, wird das Via-Loch von der Rückseite her geöffnet, z.B. indem das Halbleitersubstrat abgedünnt wird. Diese Öffnung kann dabei vor oder nach dem Einbringen des Metalls in das Via-Loch erfolgen.

Durch die Herstellung einer derartigen Waferdurchkontaktierung (Via) kann die elektrische Leitung, die durch die Metallisierung in dem Via-Loch erzeugt wird, sowohl vom umgebenden Halbleitersubstrat als auch von weiteren Vias elektrisch und thermisch isoliert werden. Die Verwendung einer poröse Struktur kann zudem Spannungen durch thermische Belastungen abfangen. Weiterhin kann mittels des beim Trenchätzprozess verwendeten Aspektverhältnisses eine tiefenhomogene Isolationseigenschaft über die volle Vialänge erreicht werden. Im Gegensatz zu einer Isolierung der Seitenwände mittels thermischer Oxidation oder LPCVD-Abscheidung kann so die thermische Belastung des Halbleitersubstrats niedrig gehalten werden.

Vorteilhafterweise wird die Metallisierung der Vias mittels einer Galvanik erzeugt.

Weiterhin ist vorgesehen, die poröse Schicht an der Seitenwand des Via-Lochs thermisch zu oxidieren, wobei insbesondere niedrige Temperaturen von ca. 300-400° C vorgesehen sind.

In einer Weiterbildung der Erfindung kann die Porosität der Seitenwand variiert werden, z.B. indem die Porosität ausgehend von der Seitenwand in das Substrat zunimmt. Dadurch kann die Stärke der thermischen Isolation eingestellt werden. Weiterhin ist denkbar, dass die Poren der Seitenwand eine Porengröße von unter 5 nm aufweisen.

In einer besonderen Ausgestaltung der Erfindung ist vorgesehen, dass auf die Vorderseite und/oder die Rückseite des Halbleitersubstrats ein Sensorelement aufgebracht wird. Dabei kann vorgesehen sein, dass das Sensorelement direkt in dem Halbleitersubstrat erzeugt wird oder als zusätzliches Bauelement aufgebracht wird. Die Waferdurchkontaktierung ist dabei als elektrische Anbindung des Sensorelements und als Weiterführung des elektrischen Kontakts auf die dem Sensorelement abgewandte Seite des Halbleitersubstrats vorgesehen. Alternativ oder in Ergänzung kann jedoch statt eines Sensorelements auch eine Auswerteschaltung vorgesehen sein. Die Schaltung kann dabei ebenfalls in dem Halbleitersubstrat oder in Form eines zusätzlichen Bauelements auf dem Halbleitersubstrat aufgebracht werden.

Weitere Vorteile ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen bzw. aus den abhängigen Patentansprüchen.

Zeichnungen

Die 1 bis 8 zeigen beispielhaft die Herstellung einer erfindungsgemäßen Waferdurchkontaktierung. 9 stellt ein besonders Ausführungsbeispiel dar, welches die Verbindung eines Sensorelements und einer (Auswerte-)Schaltung mittels der Waferdurchkontaktierung zeigt.

Ausführungsbeispiel

Wie in 1 gezeigt, wird auf die Oberfläche (10) eines Siliziumsubstrat (100) zunächst eine erste Maskierschicht (110) beispielsweise aus SiN, Si3N4 oder einer n-dotierten Zone des Siliziumsubstrats für die Herstellung des porösen Siliziums sowie eine zweite Maskierschicht (120) aus Oxid oder Photolack für den nachfolgenden Trenchätzschritt aufgebracht. Vorzugsweise werden Siliziumwafer bei mikromechanischen Bauelementen eingesetzt wobei durchaus auch Wafer aus anderen Halbleitermaterialien Verwendung finden können.

In einem ersten Prozessschritt werden mittels einer geeigneten Strukturierung Löcher (130) in die erste und zweite Maskierschicht (110 bzw. 120) eingebracht, durch die im nachfolgenden Prozessschritt der Trenchätzschritt durchgeführt wird. Mittels dieses Trenchätzschritts werden eine oder mehrere (tiefe) Via-Löcher (135) in dem Siliziumsubstrat (100) erzeugt. Anschließend wird die zweite Maskierung (120) entfernt, wie in 4 zu sehen ist. Mit einem elektrochemischen Ätzprozess wird dann das Silizium der Seitenwände der Via-Löcher porös geätzt, wobei die erste Maskierungsschicht (110) ein Ätzen der Oberfläche (10) des Siliziumsubstrats (100) verhindert. Die Ausdehnung des so erzeugten porösen Bereichs (140) im Siliziumsubstrat (100) ist dabei abhängig von den verwendeten Ätzparametern wie Säurestärke, angelegte Stromstärke und Ätzzeit. Als Ätzmedium bietet sich ein flussäurehaltiges Elektrolyt wie HF an, wobei auch andere Medien verwendet werden können, die einen porösifizierenden Effekt auf das verwendeten Halbleitermaterial haben.

Ausgehend von der 4 wird zunächst an einem Ausführungsbeispiel gezeigt, dass nach Herstellung der Via-Löcher (135) mit porösen Seitenwänden (140) das Halbleitersubstrat (100) von der Rückseite (20) her abgedünnt wird (siehe 5) bevor mittels einer Metallisierung, z.B. einem galvanischen Prozess, die Via-Löcher (150) befüllt werden (siehe 6). Alternativ kann auch vorgesehen sein, dass die Via-Löcher (150) zuerst mit der Metallisierung befüllt werden, bevor die Via-Löcher (150) von der Rückseite (20) des Halbleitersubstrats (100) geöffnet werden (siehe 7 und 8).

Durch eine geeignete Steuerung der Ätzparameter lässt sich neben der Dicke der porösifizierten Schicht auch die Porengröße einstellen. Dabei kann beispielsweise nanoporöses Silizium mit Porengrößen von unter 5 nm erzeugt werden. Weiterhin kann der Porositätsgradient während der Porosifizierung variiert werden. Denkbar sind hierbei niederporöse Schichten an der Oberfläche der Seitenwand und hochporöse Schichten zum Substrat hin. Dies hätte Haftvorteile von zusätzlich abgeschiedenen Schichten bzw. hinsichtlich der nachfolgenden Metallisierung. Gleichzeitig würde ein derartiger Porositätsgradient eine zusätzliche Erhöhung der Isolation erzeugen.

Alternativ ist auch möglich, die poröse Schicht bei geringen Temperaturen, d.h. bei 300-400° C zu oxidieren. Hierdurch kann die Isolationswirkung ebenfalls verbessert werden. Bei geeigneter Wahl der Porosität kann nach der Oxidation aufgrund des Volumenzuwachses des oxidierten porösen Siliziums eine geschlossene Oxidationsoberfläche erzeugt werden, ohne entsprechend hohe Temperaturen verwenden zu müssen, die ansonsten für eine Bulk-Oxidation notwendig sind.

Die erfindungsgemäße Waferdurchkontaktierung kann beispielsweise bei der Herstellung eines mikromechanischen Sensorelements verwendet werden. So ist denkbar, dass auf dem Siliziumsubstrat mikromechanische Strukturen für ein Sensorelement wie beispielsweise ein Beschleunigungsmesser, ein Drehratenmessor, ein Luftmassenmesser oder ein Drucksensor erzeugt werden, die mittels der Waferdurchkontaktierung elektrisch angebunden bzw. angesteuert werden. Vorteilhaft ist dabei, dass die elektrische Ansteuerung durch das Substrat hindurch auf die andere Seite des Substrats geführt werden kann. Optional kann auch vorgesehen sein, dass auf der anderen Seite des Substrats bereits Schaltungselemente vorgesehen sind, die eine Aufnahme oder Auswertung der Sensormesswerte durchführen. Der Vorteil bei derartigen Leitungsführungen besteht darin, dass auf der Oberfläche des Sensorelements weniger Platz benötigt wird, um die Messsignale abzuführen bzw. auszuwerten.

Eine weitere Anwendung der erfindungsgemäßen Waferdurchkontaktierung besteht darin, ein oder zwei separate Bauelemente, die ihrerseits bereits fertig prozessierte Sensorelemente oder Schaltungen aufweisen, miteinander mechanisch und elektrisch zu verbinden, d.h. zu kontaktieren. Als mögliches Beispiel sei dabei auf die 9 verwiesen, bei der ein Sensorelement (200) über ein mit einer Waferdurchkontaktierung versehenes Bauelement (220) mit einem Auswertechip (230) verbunden ist. Dabei wird das Messsignal eines kapazitiven Drucksensors (210) mit einer oberen und einer unteren Elektrode (angeschlossen ist im Beispiel die untere Elektrode) nach unten weitergeleitet und zur Auswertung an einen mit einer entsprechenden Schaltung (240) versehenen Auswertechip (230) weitergeleitet.


Anspruch[de]
Verfahren zur Erzeugung wenigstens einer Waferdurchkontaktierung (150) durch ein Halbleitersubstrat (100), wobei zur Bildung der Waferdurchkontaktierung (150)

– wenigstens ein Via-Loch (135) in die Vorderseite (10) eines Halbleitersubstrats (100) mittels eines Trenchätzprozesses eingebracht wird und

– die Seitenwand (140) des wenigstens einen Via-Lochs mittels eines elektrochemischen Ätzprozesses porös geätzt wird und

– das Via-Loch (150) mittels einer Metallisierung verfüllt wird und

– das Via-Loch von der Rückseite (20) des Halbleitersubstrats geöffnet wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Metallisierung mittels einer Galvanik erfolgt. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Metallisierung nach der Öffnung des Via-Lochs erfolgt. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Öffnung des wenigstens einen Via-Lochs von der Rückseite mittels einer Rückdünnung des Halbleitersubstrats erfolgt. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die poröse Schicht (140) an der Seitenwand thermisch oxidiert wird, wobei insbesondere vorgesehen ist, dass die thermische Oxidation bei Temperaturen von 300-400° C erfolgt. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Waferdurchkontaktierung

– nach der Herstellung eines Sensorelements und/oder einer Auswerteschaltung auf der Vorderseite bzw. Rückseite des Halbleitersubstrats erzeugt wird und

– eine elektrische Verbindung mit dem Sensorelements und/oder der Auswerteschaltung aufweist.
Mikromechanisches Bauelement mit einem Halbleitersubstrat, welches eine insbesondere nach einem der Verfahren in den Ansprüche 1 bis 6 hergestellte Waferdurchkontaktierung aufweist,

wobei die Waferdurchkontaktierung ein durch einen Trenchätzprozess von der Vorderseite in das Halbleitersubstrat eingebrachtes Via-Loch aufweist, wobei das Via-Loch

– eine Seitenwand aus porös geätztem Halbleitermaterial und

– eine Metallisierung und

– eine Öffnung zur Rückseite des Halbleitersubstrats

aufweist.
Mikromechanisches Bauelement nach Anspruch 7, dadurch gekennzeichnet, dass die Porösität ausgehend von der Seitenwand des Via-Lochs in das Substrat hin zunimmt. Mikromechanisches Bauelement nach einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass die Poren eine Porengröße von unter 5 nm aufweist. Mikromechanisches Bauelement nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass das Halbleitersubstrat auf der der Vorderseite bzw. Rückseite ein Sensorelement und/oder eine Auswerteschaltung auf des Halbleitersubstrats aufweist und die Waferdurchkontaktierung eine elektrische Verbindung mit dem Sensorelements und/oder der Auswerteschaltung aufweist. Mikromechanisches Bauelement nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass auf das Halbleitersubstrat ein Bauelement mit einem Sensorelement und/oder einer Auswerteschaltung aufgebracht wird und die Waferdurchkontaktierung im Halbleitersubstrat eine elektrische Verbindung zu dem Sensorelements und/oder der Auswerteschaltung aufweist.






IPC
A Täglicher Lebensbedarf
B Arbeitsverfahren; Transportieren
C Chemie; Hüttenwesen
D Textilien; Papier
E Bauwesen; Erdbohren; Bergbau
F Maschinenbau; Beleuchtung; Heizung; Waffen; Sprengen
G Physik
H Elektrotechnik

Anmelder
Datum

Patentrecherche

Patent Zeichnungen (PDF)

Copyright © 2008 Patent-De Alle Rechte vorbehalten. eMail: info@patent-de.com